JP2003037447A - 前置増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力信号が所定の閾値レベルよりも小である
期間が長時間続いてから所定の閾値レベルよりも大にな
ると、放電状態にあった位相補償用コンデンサに対して
充電が行われ、前置増幅回路の出力信号に大きなノイズ
が発生する。 【解決手段】 入力信号が所定の閾値レベルよりも小で
ある期間は、トランジスタ１３がオンとされ、トランジ
スタ１３のドレイン、ソースを通してリファレンス電圧
がトランジスタ１６のゲートに印加され、トランジスタ
１６をオン抵抗が大である状態とする。これにより、位
相補償用コンデンサ７は入力信号が所定の閾値レベルよ
りも小である期間、充電される。また、入力信号が所定
の閾値レベルよりも大である期間は、トランジスタ１６
がオンとされ、トランジスタ１６のオン抵抗が最小値に
され、位相補償用コンデンサ７が充電されると共に位相
補償動作を行う。これにより、位相補償用コンデンサ７
は常時充電される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は前置増幅回路に係
り、特に大信号入力時帰還抵抗切替信号により利得を切
り替えるトランスインピーダンス型前置増幅回路に関す
る。

【０００２】

【従来の技術】図４は従来の前置増幅回路の一例の回路
図を示す。この従来の前置増幅回路は、特開平９−８５
６３号公報記載の前置増幅回路で、入力信号を反転増幅
する反転増幅回路１と、反転増幅回路１の出力信号をバ
ッファリングするバッファ回路２と、バッファ回路２の
出力端子から反転増幅回路１の入力端子への帰還路中に
接続されて反転増幅回路１の利得を切り替える帰還用の
抵抗３及び４と、ゲートが共通接続されたスイッチ動作
を行うＦＥＴスイッチ５及び６と、反転増幅回路１の位
相補償を行う位相補償用コンデンサ７とより構成されて
いる。

【０００３】次に、この前置増幅回路の動作について説
明する。図５（Ａ）に示す入力信号ａは、反転増幅回路
１で反転増幅された後、バッファ回路２を通して図５
（Ｅ）に示す信号ｄとして出力される。このとき、出力
信号ｄは図示しない切替信号生成回路において、基準電
圧と比較され、所定の閾値レベル以下であるときには、
図５（Ｄ）に示すようなＬレベルの利得切替信号ｃを生
成し、ＦＥＴスイッチ５及び６の各ゲートに印加し、こ
れらをオフしている。従って、ＦＥＴスイッチ５のオフ
により抵抗４はバッファ回路２と入力端子の帰還ループ
から切り離され、ＦＥＴスイッチ６のオフにより位相補
償用コンデンサ７は切り離されるため、バッファ回路２
から前置増幅回路の入力端子の間の帰還ループには抵抗
３のみが接続された状態となる。これにより、バッファ
回路２から所定の利得で前置増幅された、図５（Ｅ）に
示す信号ｄが出力される。

【０００４】ここで、入力信号ａが時刻ｔ０に前記所定
の閾値レベルよりも大レベルで入力されたときには、利
得切替信号ｃが図５（Ｄ）に示すようにハイレベルとな
り、ＦＥＴスイッチ５及び６をそれぞれオンとする。こ
れにより、バッファ回路２から前置増幅回路の入力端子
の間の帰還ループには抵抗３と抵抗４の並列抵抗回路が
接続され、また反転増幅回路１の出力端子と入力端子間
に位相補償用コンデンサ７が接続された状態になる。こ
れにより、前置増幅回路の利得は小に切り替えられ、バ
ッファ回路２からは小なる利得で前置増幅された信号ｄ
が取り出される。

【０００５】なお、上記の大入力制御が動作して、帰還
抵抗が抵抗３のみから抵抗３と４の並列抵抗に小さくな
ると、μβ特性の遮断周波数が高くなり、μβ位相余裕
が小さくなるため、それを避けるため、利得切替信号ｃ
によりＦＥＴスイッチ６をオンとし、位相補償用コンデ
ンサ７を反転増幅回路１の出力端子と入力端子間に接続
してμβ位相余裕を小さくならないようにする。また、
図示しない利得切替信号生成回路は、図５（Ｃ）に示す
一定周期のリセット信号によりリセットされる構成とさ
れている。

【０００６】

【発明が解決しようとする課題】しかるに、上記の従来
の前置増幅回路では、バースト信号である入力信号ａが
所定の閾値レベルよりも小である期間が長時間続くと、
ＦＥＴスイッチ６と位相補償用コンデンサ７との接続点
の電位ｂが図５（Ｂ）に示すように放電量が大きくな
り、この状態で入力信号ａが所定の閾値レベルよりも大
になり、利得切替信号ｃがハイレベル（アクティブ）に
なると、その時刻ｔ０で図５（Ｂ）に示すように位相補
償用コンデンサ７に対して充電が行われ、上記の電位ｂ
が上昇することから、前置増幅回路の出力信号ｄに図５
（Ｅ）にIで示すように大きなノイズが発生してしま
い、後段の回路へ影響してしまうという問題がある。

【０００７】本発明は以上の点に鑑みなされたもので、
大レベル信号入力時の利得切替時の出力信号に発生する
ノイズを抑制し得る前置増幅回路を提供することを目的
とする。

【０００８】

【課題を解決するための手段】本発明は上記の目的を達
成するため、入力信号を前置増幅する可変利得増幅部
と、入力信号が所定の閾値よりも大であるときは、所定
の閾値以下のときよりも可変利得増幅部の利得を小に切
替制御する利得切替信号を生成する回路と、可変利得増
幅部の帰還ループ中に接続された位相補償用コンデンサ
と、位相補償用コンデンサに接続されて帰還ループを構
成する可変抵抗用トランジスタと、利得切替信号を入力
として受け、可変抵抗用トランジスタのオン抵抗を、入
力信号が所定の閾値よりも大のときは最小値とし、入力
信号が所定の閾値以下のときは大なる値に制御する制御
回路とを有する構成としたものである。

【０００９】この発明では、入力信号が所定の閾値より
も大であるときには、可変抵抗用トランジスタのオン抵
抗が最小値にされて上記位相補償用コンデンサを充電す
ると共に位相補償用コンデンサによる位相補償動作を行
うが、入力信号が上記の閾値以下のときでも可変抵抗用
トランジスタが大なる値のオン抵抗を有するようにして
上記位相補償用コンデンサを充電するようにしたもので
ある。

【００１０】ここで、上記の可変利得増幅部は、位相補
償用コンデンサと可変抵抗用トランジスタとの直列回路
が帰還ループ中に接続された入力信号を反転増幅する反
転増幅回路と、反転増幅回路の出力信号をバッファリン
グして前置増幅された信号を出力するバッファ回路と、
バッファ回路の出力端子と反転増幅回路の入力端子の間
に接続された第１の帰還抵抗と、バッファ回路の出力端
子と反転増幅回路の入力端子の間に接続された第２の帰
還抵抗と第１のスイッチ素子との直列回路とよりなり、
利得制御信号により入力信号が所定の閾値よりも大であ
るときにのみ、第１のスイッチ素子をオンとされる構成
であってもよい。

【００１１】また、また、本発明は上記の目的を達成す
るため、上記の制御回路を、入力信号が所定の閾値より
も大であるときに利得切替信号によりオンに制御される
と共に、一端が第１のスイッチ素子の制御端子と可変抵
抗用トランジスタの制御端子にそれぞれ接続された第２
のスイッチ素子と、入力信号が所定の閾値よりも大であ
るときに利得制御信号によりオフとされて可変抵抗用ト
ランジスタをオンにし、入力信号が所定の閾値以下であ
るときに利得制御信号によりオンとされてリファレンス
電圧を可変抵抗用トランジスタの制御端子に供給して可
変抵抗用トランジスタのオン抵抗を大に制御するスイッ
チ回路とよりなる構成としたものである。

【００１２】ここで、上記の第１のスイッチ素子は、可
変抵抗用トランジスタと同一導電型である第１のトラン
ジスタであり、第２のスイッチ素子は、可変抵抗用トラ
ンジスタと同一導電型でゲートとドレインが利得切替信
号の入力端子に接続され、かつ、ソースが第１のトラン
ジスタのゲートと可変抵抗用トランジスタのゲートにそ
れぞれ接続された第２のトランジスタであり、スイッチ
回路は、利得切替信号の論理を反転するインパータと、
可変抵抗用トランジスタと同一導電型でインバータの出
力信号がゲートに印加され、オン時にリファレンス電圧
をドレイン、ソースを介して可変抵抗用トランジスタの
ゲートに供給する第３のトランジスタであってよい。

【００１３】また、上記の第１のスイッチ素子は、可変
抵抗用トランジスタと同一導電型である第１のトランジ
スタであり、第２のスイッチ素子は、可変抵抗用トラン
ジスタと同一導電型でゲートとドレインが利得切替信号
の入力端子に接続され、かつ、ソースが第１のトランジ
スタのゲートと可変抵抗用トランジスタのゲートにそれ
ぞれ接続された第２のトランジスタであり、スイッチ回
路は、可変抵抗用トランジスタと反対導電型で利得切替
信号がゲートに印加され、オン時にリファレンス電圧を
ドレイン、ソースを介して可変抵抗用トランジスタのゲ
ートに供給する第４のトランジスタであってもよい。

【００１４】また、本発明は、上記の目的を達成するた
め、入力信号が所定の閾値以下のときの可変抵抗用トラ
ンジスタのオン抵抗と位相補償用コンデンサとによるカ
ットオフ周波数は、前置増幅回路のカットオフ周波数よ
りも大に設定されていることを特徴とする。

【００１５】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる前置増幅回
路の第１の実施の形態の回路図を示す。同図中、図４と
同一構成部分には同一符号を付してある。図１に示す第
１の実施の形態の前置増幅回路は、バースト信号である
入力端子１０、リファレンス電圧入力端子１１及び利得
切替信号入力端子１２を有し、入力端子１０に接続され
た反転増幅回路１、バッファ回路２、抵抗３、抵抗４、
Ｎチャネル電界効果トランジスタ（ＦＥＴ）によるスイ
ッチ５及び位相補償用コンデンサ７よりなる回路部は図
４に示した従来回路と同様であるが、本実施の形態は、
従来回路のＦＥＴスイッチ６に代えて可変抵抗として動
作するＮチャネルＭＯＳ型電界効果トランジスタ（ＦＥ
Ｔ）１６を設けると共に、更にＮチャネルＭＯＳ型電界
効果トランジスタ（ＦＥＴ）１３及び１４とインバータ
１５とを新たに設けた点に特徴がある。

【００１６】上記のトランジスタ１３はドレインがリフ
ァレンス電圧入力端子１１に接続され、そのソースがト
ランジスタ１４のソースと共にトランジスタ１６のゲー
トに接続されている。また、利得切替信号入力端子１２
はインバータ１５を介してトランジスタ１３のゲートに
接続され、またトランジスタ１４のゲートとドレインに
それぞれ接続されている。トランジスタ１４のソースは
トランジスタ６及び１６の各ゲートに接続されている。
トランジスタ１３はインバータ１５の出力信号によりス
イッチング制御され、トランジスタ１４は利得切替信号
によりスイッチング制御される。

【００１７】また、帰還抵抗３の抵抗値Ｒ３は帰還抵抗
４の抵抗値Ｒ４よりも極めて大に設定されており、ま
た、リファレンス電圧がゲートに印加される時のトラン
ジスタ１６のオン抵抗と位相補償用コンデンサ７とによ
るカットオフ周波数ｆｃ１は、前置増幅回路のカットオ
フ周波数ｆｃよりも大（ｆｃ１＞ｆｃ）に設定されてい
る。

【００１８】次に、本実施の形態の動作について図２の
タイムチャートを併せ参照して説明する。入力端子１０
を介して図２（Ａ）に示すバースト信号が入力信号ａと
して入力され、反転増幅回路１で反転増幅された後バッ
ファ回路２でバッファリングされた後出力される。この
出力信号は図示しない利得切替信号生成回路に供給さ
れ、ここで予め設定されている基準電圧と比較される。
この基準電圧は、入力信号ａの閾値に対応したレベルで
ある。

【００１９】また、利得切替信号生成回路は、例えば前
記特開平９−８５６３号公報に記載されている大入力制
御回路と同様の構成でよく、バッファ回路２から取り出
される出力信号と基準電圧を比較して基準電圧の方が高
いときにのみセット信号を出力する制御回路と、上記の
セット信号によりセットされ、図２（Ｃ）に示すリセッ
ト信号によりリセットされるフリップフロップとよりな
り、そのフリップフロップより利得切替信号ｃを出力す
る。

【００２０】これにより、バッファ回路２の出力信号が
上記の基準電圧よりも低い場合は、図２（Ｄ）に示すよ
うにＬレベルの利得制御信号ｃを発生してトランジスタ
１４をオフとすると共に、トランジスタ５をオフとす
る。トランジスタ５のオフにより、帰還抵抗４は接続が
開放され、バッファ回路２の出力端子から入力端子１０
の間の帰還ループには抵抗３が接続され、これにより大
なる利得で前置増幅が行われる。

【００２１】また、このときは、インバータ１５の出力
信号がＨレベルとなり、これによりトランジスタ１３が
オンとされ、リファレンス電圧がトランジスタ１３のド
レイン、ソースを通してトランジスタ１６のゲートに印
加される。このときのトランジスタ１６のオン抵抗は、
リファレンス電圧の設定により比較的大とされ、トラン
ジスタ１６のオン抵抗と位相補償用コンデンサ７とによ
るカットオフ周波数ｆｃ１は、前置増幅回路のカットオ
フ周波数ｆｃよりも大（ｆｃ１＞ｆｃ）とされている。

【００２２】これにより、反転増幅回路１の出力端子か
らコンデンサ７及びトランジスタ１６のソース、ドレイ
ンを介して入力端子１０に接続される帰還ループのコン
デンサ７による位相補償は行われないが、位相補償補償
用コンデンサ７に対しては充電が行われている。

【００２３】一方、入力端子１０を介して入力される入
力信号ａが、図２（Ａ）に示すように、時刻ｔ１で閾値
よりも大レベルとなると、利得切替信号生成回路から出
力される利得切替信号が図２（Ｄ）に示すように、時刻
ｔ１でＨレベルになり、トランジスタ１４をオンとし、
トランジスタ５及び１６をそれぞれオンとする。トラン
ジスタ５のオンにより、バッファ回路２の出力端子から
入力端子１０の間の帰還ループには抵抗３と抵抗４との
並列抵抗回路が接続され、これにより利得が小に切替え
られて前置増幅が行われる。これにより、前置増幅回路
が飽和せずに、線形性が保たれた増幅ができる。

【００２４】また、このとき、インバータ１５の出力信
号がＬレベルとなるので、トランジスタ１３はオフとさ
れる。しかし、トランジスタ１６がトランジスタ１４を
介してＨレベルの信号がゲートに印加されることにより
オンとされ、そのオン抵抗が最小値にされるため、反転
増幅回路１の出力端子からコンデンサ７及びトランジス
タ１６のソース、ドレインを介して入力端子１０に接続
される帰還ループの位相補償用コンデンサ７による位相
補償が行われる。これにより、帰還抵抗値が小さくなる
ことによる、μβ位相余裕が小さくなることを避けるこ
とができる。

【００２５】ここで、本実施の形態では、上記の大レベ
ルの入力信号が入力された時刻ｔ１で、トランジスタ１
６がオンされることで位相補償用コンデンサ７が充電さ
れるが、時刻ｔ１直前までの小レベルの信号入力期間中
も、前述したように大なるオン抵抗のトランジスタ１６
を介してリファレンス電圧により位相補償用コンデンサ
７が充電されているので、従来のように放電状態から充
電状態に切り替わることはない。よって、トランジスタ
１６のソースと位相補償用コンデンサ７との接続点の電
位ｂは、図２（Ｂ）に示すように、略一定であり、大レ
ベルの入力信号が入力された時刻ｔ１で、位相補償用コ
ンデンサ７への大電流引き込み現象が発生しない。従っ
て、バッファ回路２の出力信号ｄは、図２（Ｅ）にIIで
示すように、時刻ｔ１直後において大きなノイズが発生
することはなく、正常な反転増幅信号が出力端子に得ら
れる。

【００２６】次に、本発明の第２の実施の形態について
説明する。図３は本発明になる前置増幅回路の第２の実
施の形態の回路図を示す。同図中、図１と同一構成部分
には同一符号を付し、その説明を省略する。図３に示す
実施の形態は、図１のトランジスタ１３とインバータ１
５の代わりに、ＰチャネルＭＯＳ型電界効果トランジス
タ（ＦＥＴ）１８を用いた点に特徴がある。

【００２７】すなわち、Ｐチャネルのトランジスタ１８
は、そのゲートが利得切替信号入力端子１２に接続さ
れ、そのドレインがリファレンス電圧入力端子１１に接
続され、そのソースがトランジスタ１６のゲートとトラ
ンジスタ１４のソースにそれぞれ接続されている。ま
た、本実施の形態の前置増幅回路に入力される利得切替
信号は、第１の実施の形態と同様にバッファ回路２から
取り出される出力信号と基準電圧を比較して基準電圧の
方が高いときにのみセット信号を出力する制御回路と、
上記のセット信号によりセットされ、一定周期のリセッ
ト信号によりリセットされるフリップフロップとよりな
る利得切替信号生成回路により生成される。

【００２８】次に、この実施の形態の動作について説明
する。図３において、入力端子１０を介して入力される
入力信号が閾値レベルのときには、利得切替信号入力端
子１２に入力される利得切替信号は、第１の実施の形態
と同様にＬレベルであるため、トランジスタ１４がオフ
とされ、これによりトランジスタ５もオフされる。トラ
ンジスタ５のオフにより、帰還抵抗４は接続が開放さ
れ、バッファ回路２の出力端子から入力端子１０の間の
帰還ループには抵抗３が接続され、これにより大なる利
得で前置増幅が行われる。

【００２９】また、このときはトランジスタ１８のゲー
トにＬレベルの利得切替信号が入力されるため、トラン
ジスタ１８がオンとされ、これにより入力端子１１から
リファレンス電圧がトランジスタ１８のドレイン、ソー
スを通してトランジスタ１６のゲートに印加され、トラ
ンジスタ１６をリファレンス電圧に応じたオン抵抗とす
る。このオン抵抗は、トランジスタ１６がオンとされた
時のそれに比べて大なる値とされ、トランジスタ１６の
オン抵抗と位相補償用コンデンサ７とによるカットオフ
周波数ｆｃ１は、前置増幅回路のカットオフ周波数ｆｃ
よりも大（ｆｃ１＞ｆｃ）とされている。

【００３０】これにより、反転増幅回路１の出力端子か
らコンデンサ７及びトランジスタ１６のソース、ドレイ
ンを介して入力端子１０に接続される帰還ループのコン
デンサ７による位相補償は行われないが、位相補償補償
用コンデンサ７に対しては充電が行われている。

【００３１】その後、閾値を越えるような大レベルの入
力信号が入力端子１０に入力されたときには、Ｈレベル
の利得制御信号が入力されるため、トランジスタ１８が
オフとされ、かつ、トランジスタ１４、５及び６がそれ
ぞれオンとされるため、第１の実施の形態と同様に、帰
還抵抗３及び４に並列接続により利得が小に切替えられ
ると共に位相補償用コンデンサ７による位相補償動作が
行われる。従って、本実施の形態の各信号は、図２のタ
イムチャートと同じになる。

【００３２】これにより、本実施の形態も第１の実施の
形態と同様に、位相補償用コンデンサ７が常に充電され
るため、従来のように放電状態から充電状態に切り替わ
ることはなく、よって位相補償用コンデンサ７への大電
流引き込み現象が発生しない。従って、バッファ回路２
の出力信号ｄは、図２（Ｅ）にIIで示したように、利得
を小に切替えた時に大きなノイズが発生することはな
く、正常な反転増幅信号が出力端子に得られる。

【００３３】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えばバッファ回路２は必ずしも設
けなくてもよい。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
入力信号が所定の閾値よりも大であるときには、可変抵
抗用トランジスタのオン抵抗が最小値にされて上記位相
補償用コンデンサを充電すると共に位相補償用コンデン
サによる位相補償動作を行うが、入力信号が上記の閾値
以下のときでも可変抵抗用トランジスタが大なる値のオ
ン抵抗を有するようにして上記位相補償用コンデンサを
充電するようにしたため、位相補償用コンデンサは常に
充電され、その結果、入力信号が所定の閾値以下である
期間が長時間続いた後、入力信号が所定の閾値よりも大
である大レベル信号入力時に、位相補償用コンデンサの
放電に起因する位相補償用コンデンサへの大電流引き込
み現象の発生を防止することができ、これにより、入力
信号が所定の閾値よりも大である大レベル信号入力時の
出力信号に発生するノイズを抑制することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の回路図である。

【図２】図１の動作説明用タイムチャートである。

【図３】本発明の第２の実施の形態の回路図である。

【図４】従来の一例の回路図である。

【図５】図４の動作説明用タイムチャートである。

【符号の説明】

１ 反転増幅回路 ２ バッファ回路 ３、４ 帰還抵抗 ５、１３、１４ スイッチング用ＮチャネルＭＯＳ型電
界効果トランジスタ ７ 位相補償用コンデンサ １０ 入力端子 １１ リファレンス電圧入力端子 １２ 利得切替信号入力端子 １５ インバータ １６ 可変抵抗用ＮチャネルＭＯＳ型電界効果トランジ
スタ １８ スイッチング用ＰチャネルＭＯＳ型電界効果トラ
ンジスタ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA46 AA51 CA41 DN02 FA18 HA10 HA17 HA25 HA27 HA29 HA39 HN15 KA03 MA11 MN02 MN04 NN12 SA01 TA01 TA06 5J092 AA01 AA46 AA51 CA41 FA18 HA10 HA17 HA25 HA27 HA29 HA39 KA03 MA11 SA01 TA01 TA06 5J100 JA01 LA00 LA10 QA01 SA00

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力信号を前置増幅する可変利得増幅部
   と、 前記入力信号が所定の閾値よりも大であるときは、該所
   定の閾値以下のときよりも前記可変利得増幅部の利得を
   小に切替制御する利得切替信号を生成する回路と、 前記可変利得増幅部の帰還ループ中に接続された位相補
   償用コンデンサと、 前記位相補償用コンデンサに接続されて前記帰還ループ
   を構成する可変抵抗用トランジスタと、 前記利得切替信号を入力として受け、前記可変抵抗用ト
   ランジスタのオン抵抗を、前記入力信号が前記所定の閾
   値よりも大のときは最小値とし、前記入力信号が前記所
   定の閾値以下のときは大なる値に制御する制御回路とを
   有することを特徴とする前置増幅回路。
2. 【請求項２】 前記可変利得増幅部は、前記位相補償用
   コンデンサと前記可変抵抗用トランジスタとの直列回路
   が帰還ループ中に接続された前記入力信号を反転増幅す
   る反転増幅回路と、該反転増幅回路の出力信号をバッフ
   ァリングして前置増幅された信号を出力するバッファ回
   路と、前記バッファ回路の出力端子と前記反転増幅回路
   の入力端子の間に接続された第１の帰還抵抗と、前記バ
   ッファ回路の出力端子と前記反転増幅回路の入力端子の
   間に接続された第２の帰還抵抗と第１のスイッチ素子と
   の直列回路とよりなり、前記利得制御信号により前記入
   力信号が前記所定の閾値よりも大であるときにのみ、前
   記第１のスイッチ素子をオンとされることを特徴とする
   請求項１記載の前置増幅回路。
3. 【請求項３】 前記制御回路は、前記入力信号が前記所
   定の閾値よりも大であるときに前記利得切替信号により
   オンに制御されると共に、一端が前記第１のスイッチ素
   子の制御端子と前記可変抵抗用トランジスタの制御端子
   にそれぞれ接続された第２のスイッチ素子と、前記入力
   信号が前記所定の閾値よりも大であるときに前記利得制
   御信号によりオフとされて前記可変抵抗用トランジスタ
   をオンにし、前記入力信号が前記所定の閾値以下である
   ときに前記利得制御信号によりオンとされてリファレン
   ス電圧を前記可変抵抗用トランジスタの制御端子に供給
   して該可変抵抗用トランジスタのオン抵抗を大に制御す
   るスイッチ回路とよりなることを特徴とする請求項１又
   は２記載の前置増幅回路。
4. 【請求項４】 前記第１のスイッチ素子は、前記可変抵
   抗用トランジスタと同一導電型である第１のトランジス
   タであり、前記第２のスイッチ素子は、前記可変抵抗用
   トランジスタと同一導電型でゲートとドレインが前記利
   得切替信号の入力端子に接続され、かつ、ソースが前記
   第１のトランジスタのゲートと前記可変抵抗用トランジ
   スタのゲートにそれぞれ接続された第２のトランジスタ
   であり、前記スイッチ回路は、前記利得切替信号の論理
   を反転するインパータと、前記可変抵抗用トランジスタ
   と同一導電型で該インバータの出力信号がゲートに印加
   され、オン時に前記リファレンス電圧をドレイン、ソー
   スを介して前記可変抵抗用トランジスタのゲートに供給
   する第３のトランジスタであることを特徴とする請求項
   ３記載の前置増幅回路。
5. 【請求項５】 前記第１のスイッチ素子は、前記可変抵
   抗用トランジスタと同一導電型である第１のトランジス
   タであり、前記第２のスイッチ素子は、前記可変抵抗用
   トランジスタと同一導電型でゲートとドレインが前記利
   得切替信号の入力端子に接続され、かつ、ソースが前記
   第１のトランジスタのゲートと前記可変抵抗用トランジ
   スタのゲートにそれぞれ接続された第２のトランジスタ
   であり、前記スイッチ回路は、前記可変抵抗用トランジ
   スタと反対導電型で前記利得切替信号がゲートに印加さ
   れ、オン時に前記リファレンス電圧をドレイン、ソース
   を介して前記可変抵抗用トランジスタのゲートに供給す
   る第４のトランジスタであることを特徴とする請求項３
   記載の前置増幅回路。
6. 【請求項６】 前記入力信号が前記所定の閾値以下のと
   きの前記可変抵抗用トランジスタのオン抵抗と前記位相
   補償用コンデンサとによるカットオフ周波数は、前置増
   幅回路のカットオフ周波数よりも大に設定されているこ
   とを特徴とする請求項１乃至５のうちいずれか一項記載
   の前置増幅回路。