JP2003029292A - Liquid crystal display device and electro-optical device - Google Patents

Liquid crystal display device and electro-optical device

Info

Publication number
JP2003029292A
JP2003029292A JP2002119737A JP2002119737A JP2003029292A JP 2003029292 A JP2003029292 A JP 2003029292A JP 2002119737 A JP2002119737 A JP 2002119737A JP 2002119737 A JP2002119737 A JP 2002119737A JP 2003029292 A JP2003029292 A JP 2003029292A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
layer
crystal display
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002119737A
Other languages
Japanese (ja)
Other versions
JP3642324B2 (en
Inventor
Kenji Uchiyama
憲治 内山
Masaru Kamimura
優 上村
Shigetoshi Yamada
滋敏 山田
Kenichi Maruyama
憲一 丸山
Eiji Muramatsu
永至 村松
Kinichi Maeda
謹一 前田
Seiichi Sakura
聖一 桜
Kazuaki Furuichi
一昭 古市
Harunori Mochizuki
治規 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002119737A priority Critical patent/JP3642324B2/en
Publication of JP2003029292A publication Critical patent/JP2003029292A/en
Application granted granted Critical
Publication of JP3642324B2 publication Critical patent/JP3642324B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a more inexpensive liquid crystal display device by making the range of mounting semiconductor chips for driving a liquid crystal small, thin, and compact. SOLUTION: On a liquid crystal display panel 16 wherein a transparent electrode on a COM (common electrode) side transparent substrate 502 is connected with an electrode terminal on a SEG (segmented electrode) side transparent substrate 501; all the electrode terminals are arranged on the SEG side transparent substrate; and a multi-layer substrate 14 with face down bonded liquid crystal driving semiconductor chips 4 are mounted as SEG side liquid crystal driving circuits, a power circuit integrated with a COM multi-layer substrate 608 integrating the liquid crystal driving semiconductor chips 4 as a COM side liquid crystal driving circuit with the power supply circuit is packaged.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、液晶駆動用半導体
チップを複数搭載した液晶表示装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device having a plurality of liquid crystal driving semiconductor chips mounted thereon.

【0002】[0002]

【従来の技術】従来の液晶表示装置における液晶駆動用
ドライバーICの搭載について、図106、図107、
図108、図109を用いて説明すると、ドライバーI
C50041はテープキャリアパッケージ(以下TCP
という)50042に搭載され、パネル16と接続部材
19を介して接続されている。TCP50042におけ
るドライバーIC50041への入力配線50044と
ドライバーIC50041からの出力配線50045は
50042の同一基板面上にあり、パネル16との接続
はそのTCP50042基板面上の出力配線パターン5
0045の先端部50046とパネル端子18とを接続
部材19を使って接続されている。
2. Description of the Related Art Mounting of a liquid crystal driving driver IC in a conventional liquid crystal display device will be described with reference to FIGS.
The driver I will be described with reference to FIGS. 108 and 109.
C50041 is a tape carrier package (hereinafter TCP
It is mounted on 50042 and is connected to the panel 16 via a connecting member 19. The input wiring 50044 to the driver IC 50041 and the output wiring 50045 from the driver IC 50041 in the TCP 50042 are on the same substrate surface of 50042, and the connection with the panel 16 is the output wiring pattern 5 on the TCP 50042 substrate surface.
The tip portion 50046 of the 0045 and the panel terminal 18 are connected to each other using a connecting member 19.

【0003】また、他の従来の液晶表示装置における液
晶駆動用ドライバーICの搭載について、図106、図
107、図108、図109、図110、図111を用
いて説明すると、ドライバーIC50041はTCP5
0042に搭載され、パネル16と異方性導電膜500
49を介して接続されている。TCP50042におけ
るドライバーIC50041への入力配線50044と
ドライバーIC50041からの出力配線50045は
TCP50042の同一基板面上にあり、パネル16と
の接続はそのTCP50042基板面上の出力配線パタ
ーン50045の先端部50046とパネル端子500
18とを異方性導電膜50049を使って接続されてい
る。この異方性導電膜50049は主に導電粒子500
50と接着剤50051より構成されていて、接着剤5
0051の厚み(H)は導電粒子50050の粒子径
(D)より大きくなっている。これにより、TCP50
042の端子の先端部50046の厚み(K)が導電粒
子50050の粒子径(D)より大きい場合には図11
1のような接続状態になり、導電粒子がつぶされ導通が
とれている。しかし、図112のように接続端子13の
厚み(k)が導電粒子50050の粒子径(D)より薄
い場合には、異方性導電膜50049では接着剤500
51が充分に排除されなくて導電粒子50050による
電気的接続がうまくとれないという不都合を生じてい
る。
Mounting of a liquid crystal driving driver IC in another conventional liquid crystal display device will be described with reference to FIGS. 106, 107, 108, 109, 110, and 111. The driver IC 50041 is TCP5.
Mounted on 0042, panel 16 and anisotropic conductive film 500
It is connected via 49. The input wiring 50044 to the driver IC 50041 and the output wiring 50045 from the driver IC 50041 in the TCP 50042 are on the same substrate surface of the TCP 50042, and the connection with the panel 16 is the tip portion 50046 of the output wiring pattern 50045 on the TCP 50042 substrate surface and the panel terminal. 500
18 is connected using an anisotropic conductive film 50049. The anisotropic conductive film 50049 is mainly composed of conductive particles 500.
50 and an adhesive 50051
The thickness (H) of 0051 is larger than the particle diameter (D) of the conductive particles 50050. This allows TCP50
When the thickness (K) of the tip end portion 50046 of the terminal 042 is larger than the particle diameter (D) of the conductive particles 50050, FIG.
The connection state as shown in 1 is established, and the conductive particles are crushed to establish conduction. However, when the thickness (k) of the connection terminal 13 is smaller than the particle diameter (D) of the conductive particles 50050 as shown in FIG. 112, the adhesive 500 is applied to the anisotropic conductive film 50049.
In this case, 51 is not sufficiently removed, and the electrical connection by the conductive particles 50050 cannot be established.

【0004】また、ドライバーIC50041への入力
配線50044は入力信号と電源等を供給する他の別の
基板(以下バス基板という)50043と半田付けによ
って接続されている。このバス基板50043は2層基
板になっていてバス配線のクロス配線を可能にしてい
る。ただし、図では配線および接続部の詳細は省略して
ある。ここで、図108にあるようにTCP50042
の大部分およびバス基板50043がパネル外形より外
側にあり、半導体チップ実装に関わるエリアが広くなっ
ている。また、バス基板が別部品として必要であり、コ
スト高になっている。また、図109を用いてCOG
(Chip On Glass)方式について説明す
る。図109はCOG方式による半導体チップの実装部
分の主要部分の断面図である。パネル基板上にバス配線
50048を設置しようとすれば、液晶駆動用のドライ
バーIC50041への入力配線50047とのクロス
配線をパネル基板上で行わなければならない。また、配
線はAu、Ni等の金属膜薄膜を使うため、抵抗値を下
げるために配線幅を広く取る必要がある。したがって、
半導体チップ実装に関わるエリアが広くなり、さらに、
金属薄膜で、かつクロス配線処理をするために非常なコ
スト高となる。
Further, the input wiring 50044 to the driver IC 50041 is connected to another board (hereinafter referred to as a bus board) 50043 for supplying an input signal and a power source by soldering. This bus board 50043 is a two-layer board and enables cross wiring of bus wiring. However, details of the wiring and the connecting portion are omitted in the drawing. Here, as shown in FIG. 108, TCP50042
, And the bus substrate 50043 are outside the panel outline, and the area related to semiconductor chip mounting is wide. In addition, the bus board is required as a separate component, which increases the cost. In addition, using FIG.
The (Chip On Glass) method will be described. FIG. 109 is a sectional view of a main part of a mounting portion of a semiconductor chip by the COG method. If the bus wiring 50048 is to be installed on the panel substrate, cross wiring with the input wiring 50047 to the driver IC 50041 for driving the liquid crystal must be performed on the panel substrate. Further, since the wiring uses a metal film thin film of Au, Ni or the like, it is necessary to widen the wiring width in order to reduce the resistance value. Therefore,
The area related to semiconductor chip mounting has become wider,
Since it is a metal thin film and the cross wiring process is performed, the cost is very high.

【0005】従来の液晶表示装置は、行電極と列電極と
から成るマトリックス電極によって表示画素が構成さ
れ、液晶表示素子の周辺部に配置したTAB(Tape
Automated Bonding)実装された半
導体素子の表示用駆動信号を表示素子の電極端子に異方
性導電接着材あるいは導電ゴムコネクタにより接続し、
供給している。
In a conventional liquid crystal display device, a display pixel is composed of a matrix electrode composed of row electrodes and column electrodes, and a TAB (Tape) arranged around the liquid crystal display element.
Connected the display drive signal of the mounted semiconductor element to the electrode terminal of the display element by an anisotropic conductive adhesive or a conductive rubber connector,
We are supplying.

【0006】図113、図114はTAB実装された半
導体素子を液晶表示素子に接続した液晶表示装置の実装
構造の一例を示すものである。
113 and 114 show an example of a mounting structure of a liquid crystal display device in which a semiconductor element mounted by TAB is connected to a liquid crystal display element.

【0007】図において、液晶駆動用のTCP5015
1は、可とう性配線部材50152上に液晶駆動用の半
導体素子111がいわゆるTAB方式で実装されてい
る。そして、該TCP50151の一辺に設けられたT
CP出力端子50153を、液晶表示体110の端子部
に異方性導電接着材115で接続し、その他の辺に設け
られたTCP入力端子50154と駆動制御回路基板5
0155は半田付けにより接続されている。
In the figure, TCP 5015 for driving liquid crystal
In No. 1, a semiconductor element 111 for driving a liquid crystal is mounted on a flexible wiring member 50152 by a so-called TAB method. The T provided on one side of the TCP50151
The CP output terminal 50153 is connected to the terminal portion of the liquid crystal display 110 with the anisotropic conductive adhesive 115, and the TCP input terminal 50154 and the drive control circuit board 5 provided on the other sides.
0155 is connected by soldering.

【0008】また、従来の液晶表示装置における液晶表
示パネルは、図116、及び図116のE−Fにおける
断面図である図117に示すように、液晶を挟み込む2
枚の透明基板のうち、例えばコモン電極(以下COMと
いう)側透明基板502の長さを、セグメント電極(以
下SEGという)側透明基板501よりも長くし、か
つ、COM側透明基板502の幅よりもSEG側透明基
板501の幅の方が広くなるようにして、2枚の透明基
板502、及び501を重ね合わせてシール剤508に
よって液晶を封入し、それぞれ他方と重なっていない部
分までSEG側透明基板501上に形成されたSEG透
明電極505、およびCOM側透明基板502上に形成
されたCOM透明電極506を延ばし、これを液晶駆動
回路との接続端子としていた。
Further, the liquid crystal display panel in the conventional liquid crystal display device has a liquid crystal sandwiched between two as shown in FIG. 116 and FIG. 117 which is a sectional view taken along line EF of FIG.
Of the transparent substrates, for example, the common electrode (hereinafter referred to as COM) side transparent substrate 502 is longer than the segment electrode (hereinafter referred to as SEG) side transparent substrate 501, and is larger than the width of the COM side transparent substrate 502. Also, by making the width of the SEG-side transparent substrate 501 wider, the two transparent substrates 502 and 501 are superposed and the liquid crystal is sealed by the sealant 508, and the SEG-side transparent is formed up to the portion not overlapping with the other. The SEG transparent electrode 505 formed on the substrate 501 and the COM transparent electrode 506 formed on the COM-side transparent substrate 502 were extended and used as connection terminals with the liquid crystal drive circuit.

【0009】また、従来の液晶表示装置は、TCP上に
実装された液晶駆動用半導体チップに画像信号および電
源を供給する電源回路が、図106に示すCOM側バス
基板50052上に形成されるか、または別体の電源回
路基板を構成し、テープ電線などを用いて半田付けでC
OM側バス基板50052と接続する構成となってい
た。
In the conventional liquid crystal display device, is a power supply circuit for supplying an image signal and a power supply to the liquid crystal driving semiconductor chip mounted on the TCP formed on the COM side bus substrate 50052 shown in FIG. 106? , Or a separate power supply circuit board is configured and soldered by using a tape electric wire, etc.
It was configured to be connected to the OM side bus board 50052.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記従
来技術はドライバーICに入力信号と電源等を供給する
別の配線基板(バス基板)が必要であったり、金属薄膜
のクロス配線が必要であったり、また搭載範囲もかなり
広くなり、安価で、コンパクトな液晶表示装置を提供す
ることが難しいという欠点を有していた。
However, the above-mentioned prior art requires a separate wiring board (bus board) for supplying an input signal and a power source to the driver IC, or a cross wiring of metal thin films. Further, the mounting range is considerably wide, and it is difficult to provide an inexpensive and compact liquid crystal display device.

【0011】そこで、本発明は上記欠点を解決するため
になされたものである。
Therefore, the present invention has been made to solve the above-mentioned drawbacks.

【0012】その目的とするところはその液晶駆動用半
導体チップの搭載範囲を小さく、薄く、コンパクトに
し、さらに安価な液晶表示装置を提供することである。
An object of the invention is to provide a liquid crystal display device in which the mounting range of the liquid crystal driving semiconductor chip is small, thin, compact and inexpensive.

【0013】また、上記従来技術は液晶駆動用半導体素
子111をTAB実装法により半導体素子単品毎のTC
P形態にして液晶表示素子110の電極端子に列順(画
素に並列でかつ順番)に接続する。そして、TCP相互
の接続と、液晶駆動電源および制御信号(以下バスライ
ンという)を供給するため駆動制御回路基板50155
に接続する。
Further, according to the above-mentioned prior art, the liquid crystal driving semiconductor element 111 is mounted on the TC by the TAB mounting method.
In the P form, the liquid crystal display elements 110 are connected to the electrode terminals in a column order (parallel to the pixels and in order). A drive control circuit board 50155 for connecting the TCPs and supplying a liquid crystal drive power source and a control signal (hereinafter referred to as a bus line).
Connect to.

【0014】このような実装構造による液晶表示装置の
場合、特にカラー表示装置においては白黒表示と同一の
解像度を得るためには3倍の画素密度が必要となるため
TCPの必要数も3倍になる。これに伴いTCP相互接
続本数が増加し接続信頼性が低下する。また駆動制御回
路基板50155の配線ルールが端子数が増えることに
より細密になり、基板を多層化せざるをえなくなるた
め、液晶表示装置が小型化できないばかりでなく、部品
点数が増え高額なものになる。
In the case of a liquid crystal display device having such a mounting structure, particularly in a color display device, triple pixel density is required to obtain the same resolution as black and white display. Therefore, the number of TCPs required is tripled. Become. Along with this, the number of TCP interconnections increases and the connection reliability decreases. Further, the wiring rule of the drive control circuit board 50155 becomes finer due to the increase in the number of terminals, and the board has to be multi-layered. Therefore, not only the liquid crystal display device cannot be downsized, but also the number of parts increases and the cost becomes high. Become.

【0015】さらに、図115は特開平2−21482
6号公報に開示された従来のカラー液晶表示装置の構造
を示す図であり、カラー表示の画素増に対応するためT
CP50151−1〜50151−3を三段重ねして実
装しているが駆動制御回路基板50155への接続箇所
は図98構造と同一であり画素密度が増えることにより
接続本数が増え接続不良が低減できない。またTCPの
多段重ねをすることにより厚さ方向に半導体素子の出っ
張りが生じ小型化できない等の課題があった。そこで、
本発明は上記の欠点を解決するためのもので、その目的
とするところは高精細かつ高密度画素のカラー液晶表示
装置であっても廉価でしかも小型化ができる構造をもつ
液晶表示装置を提供することである。
Further, FIG. 115 is shown in JP-A-2-21482.
FIG. 7 is a diagram showing a structure of a conventional color liquid crystal display device disclosed in Japanese Patent Laid-Open No. 6-63, in which T
CP50151-1 to 50151-3 are mounted in three layers, but the connection points to the drive control circuit board 50155 are the same as in the structure shown in FIG. 98, and the number of connections increases due to the increase in pixel density, and connection defects cannot be reduced. . In addition, there is a problem in that the semiconductor element is bulged in the thickness direction and the size cannot be reduced by stacking the TCPs in multiple stages. Therefore,
The present invention is intended to solve the above-mentioned drawbacks, and an object of the present invention is to provide a liquid crystal display device having a structure which is inexpensive and can be miniaturized even in a color liquid crystal display device having high definition and high density pixels. It is to be.

【0016】また、上記従来技術は、図106、図10
7、図108、図116、および図116の断面図であ
る図117に示すように、液晶509を挟み込む2枚の
透明基板、例えばSEG側透明基板501およびCOM
側透明基板502の両方に、それぞれに対応するTCP
50042を実装する端子があるため、TCP5004
2をCOM側透明基板502、およびSEG側透明基板
501に接続する際、まずSEG側透明基板501にT
CP50042を実装し、COM側透明基板502およ
びSEG側透明基板501からなる液晶表示パネル16
を裏返した後に、COM側透明基板502にTCP50
042を実装しなければならなかった。また、TCP5
0042を実装した後、COM側透明基板502および
SEG側透明基板501の端子部の透明電極が露出した
部分を保護するために紫外線硬化型樹脂のモールド21
を塗布するが、SEG側TCPの側を塗布した後に裏返
してCOM側TCPの側を塗布しなければならないた
め、SEG側TCPの側に塗布した紫外線硬化型樹脂の
モールド21がたれないようにするために、SEG側T
CPの側に紫外線硬化型樹脂のモールド21を塗布した
後これを硬化し、その後裏返してCOM側TCPの側に
紫外線硬化型樹脂のモールド21を塗布し、硬化させる
か、あるいは紫外線硬化型樹脂のモールド21自体をた
れの少ないものにするなどの工夫が必要であった。この
ため、工程が複雑になるとともに、製造装置、および製
品のコストアップの原因となっていた。この不具合を回
避する先行技術として実開昭63−62823号公報、
および特開平3−233519号公報に開示されている
ように、SEG電極を設けた上基板と、SEG電極と対
向し、かつ交差する方向に伸びるCOM電極を設けた下
基板とを貼り合わせ、上下両基板の隙間に液晶を充填し
てなる液晶表示素子において、上基板を下基板より大き
く形成し、上基板にはSEG電極端子を設けるととも
に、このSEG電極端子が設けられたと同じ上基板の表
面側に、下基板のCOM電極に対応する位置にCOM電
極端子を設け、上基板と下基板との隙間の、液晶を封入
するシール材の外側(液晶のない側)に配設した導電材
で、下基板のCOM電極と上基板のCOM電極端子とを
接続することを提案している。しかしながら、これらの
先行技術では下基板の電極と上基板の電極端子とを接続
する導電材が液晶を封入するシール材の外側、すなわち
液晶のない側にあるため、導電材が直接空気に触れて腐
食する、あるいは液晶表示装置製造工程における薬品類
の使用による導電材の腐食などの不具合を生じやすい。
またこれを防止するために樹脂モールドなどで保護する
にも、導電材の周囲に空間が生じやすく、樹脂等が導電
材の周りを完全に囲み、導電材と空気あるいは導電材と
薬品などとの接触を完全に遮断することが困難であると
いう問題があった。
Further, the above-mentioned conventional technique is shown in FIGS.
7, FIG. 108, FIG. 116, and FIG. 117, which are cross-sectional views of FIG. 116, two transparent substrates sandwiching the liquid crystal 509, for example, the SEG side transparent substrate 501 and the COM.
TCP corresponding to each of the side transparent substrates 502
TCP5004 because there is a terminal to mount 50042
2 is connected to the COM-side transparent substrate 502 and the SEG-side transparent substrate 501, first, the SEG-side transparent substrate 501 is T
A liquid crystal display panel 16 having a CP50042 mounted thereon and including a COM-side transparent substrate 502 and a SEG-side transparent substrate 501.
After flipping over, TCP50 on COM side transparent substrate 502
I had to implement 042. Also, TCP5
After mounting 0042, the UV-curable resin mold 21 is provided to protect the exposed portions of the transparent electrodes of the terminals of the COM-side transparent substrate 502 and the SEG-side transparent substrate 501.
However, since it is necessary to turn over after applying the SEG side TCP side and apply the COM side TCP side, the mold 21 of the UV curable resin applied on the SEG side TCP side is prevented from dripping. For SEG side T
After the UV-curable resin mold 21 is applied to the CP side, it is cured and then turned over and the UV-curable resin mold 21 is applied and cured to the COM side TCP side. It was necessary to devise such as making the mold 21 itself to have less dripping. For this reason, the process is complicated and the cost of the manufacturing apparatus and the product is increased. As a prior art for avoiding this problem, Japanese Utility Model Laid-Open No. 63-62823,
As disclosed in JP-A-3-233519, an upper substrate provided with an SEG electrode and a lower substrate provided with a COM electrode facing the SEG electrode and extending in a direction intersecting with each other are bonded to each other, and In a liquid crystal display device having a gap between both substrates filled with liquid crystal, an upper substrate is formed larger than a lower substrate, and an SEG electrode terminal is provided on the upper substrate, and a surface of the same upper substrate on which the SEG electrode terminal is provided. On the side, a COM electrode terminal is provided at a position corresponding to the COM electrode of the lower substrate, and a conductive material is provided outside the sealing material for enclosing the liquid crystal in the gap between the upper substrate and the lower substrate (on the side without the liquid crystal). , Connecting the COM electrode of the lower substrate and the COM electrode terminal of the upper substrate. However, in these prior arts, since the conductive material that connects the electrode of the lower substrate and the electrode terminal of the upper substrate is outside the sealing material that encloses the liquid crystal, that is, on the side without the liquid crystal, the conductive material directly contacts the air. Corrosion or problems such as corrosion of the conductive material due to the use of chemicals in the liquid crystal display manufacturing process are likely to occur.
Also, in order to prevent this, even if it is protected with a resin mold, etc., a space is likely to be created around the conductive material, and the resin etc. completely surrounds the conductive material, and the conductive material and air or the conductive material and chemicals There is a problem that it is difficult to completely cut off the contact.

【0017】さらに、従来の液晶表示装置は、電源回路
が別体になっているため、これを接続する工程が必要で
あるほか、電源回路と液晶表示装置とを接続する電線が
長くなりやすく、電源、及び画像信号に外部からノイズ
が侵入しやすくなるなどの欠点があった。
Furthermore, since the conventional liquid crystal display device has a separate power supply circuit, a step of connecting the power supply circuit is required, and the electric wire connecting the power supply circuit and the liquid crystal display device tends to be long, There is a drawback that noise easily enters from the outside to the power supply and the image signal.

【0018】本発明は上記欠点を解決し、液晶表示装置
の製造工程の単純化及び自動化を可能とし、表示品位が
高く、コンパクトで、かつ安価な液晶表示装置を提供す
ることを目的とする。
An object of the present invention is to provide a liquid crystal display device which solves the above-mentioned drawbacks, enables simplification and automation of the manufacturing process of the liquid crystal display device, has high display quality, is compact and is inexpensive.

【0019】[0019]

【課題を解決するための手段】本発明の液晶表示装置
は、液晶駆動用半導体チップを多層基板表面に実装し、
少なくとも、そのチップへの入力配線パターンとそのチ
ップからの出力配線パターンのある多層基板の表面と、
液晶パネルの端子と接続される端子を持つ裏面と、その
表面と裏面との間に少なくとも1層の中間層を設け、そ
の中間層にその入力配線またはその出力配線またはその
両配線の一部を配線パターンとして備え、それぞれの配
線をスルーホールを介して接続している多層基板をパネ
ル端子に電気的に接続し、かつ、その複数の多層基板間
が導通接続手段により電気的接続されていることを特徴
とする。
A liquid crystal display device of the present invention has a semiconductor chip for driving a liquid crystal mounted on the surface of a multilayer substrate,
At least the surface of the multi-layer substrate having the input wiring pattern to the chip and the output wiring pattern from the chip,
A back surface having terminals connected to the terminals of the liquid crystal panel and at least one intermediate layer is provided between the front surface and the back surface, and the input wiring or the output wiring or a part of both wirings is provided in the intermediate layer. A multi-layer substrate, which is provided as a wiring pattern and has respective wirings connected through through holes, is electrically connected to a panel terminal, and the plurality of multi-layer substrates are electrically connected by a conductive connecting means. Is characterized by.

【0020】また、本発明の液晶表示装置は、電源回路
と液晶駆動用集積回路を搭載した多層基板を用いたこと
を特徴とする。
The liquid crystal display device of the present invention is characterized by using a multi-layer substrate on which a power supply circuit and a liquid crystal driving integrated circuit are mounted.

【0021】また、本発明の液晶表示装置は、液晶表示
パネルを構成する2枚の透明基板のうちの一方の透明基
板上の電極が他方の透明基板上の電極に接続され、他方
の透明基板にのみ液晶駆動回路を接続するための接続端
子が形成されていることを特徴とする。
Further, in the liquid crystal display device of the present invention, the electrode on one transparent substrate of the two transparent substrates constituting the liquid crystal display panel is connected to the electrode on the other transparent substrate, and the other transparent substrate. It is characterized in that a connection terminal for connecting the liquid crystal drive circuit is formed only on.

【0022】また、本発明の液晶表示装置は、液晶表示
パネルを構成する2枚の透明基板のうち、一方の透明基
板上の電極を他方の透明基板の電極に接続し、他方の透
明基板にのみ液晶駆動回路を接続するための接続端子が
形成されている液晶表示パネルにおいて、一方の透明基
板上の電極を他方の透明基板上の電極に接続する手段と
して、2枚の透明基板の間に狭持される液晶を封入する
シール材を兼ねた導電材を用いていることを特徴とす
る。
Further, in the liquid crystal display device of the present invention, of the two transparent substrates constituting the liquid crystal display panel, the electrode on one transparent substrate is connected to the electrode on the other transparent substrate, and the other transparent substrate is connected. In a liquid crystal display panel in which a connection terminal for connecting a liquid crystal drive circuit is formed, a means for connecting an electrode on one transparent substrate to an electrode on another transparent substrate is provided between two transparent substrates. It is characterized by using a conductive material which also serves as a sealing material for enclosing the sandwiched liquid crystal.

【0023】また、本発明の液晶表示装置は、液晶表示
パネルの、X側駆動回路とY側駆動回路とが接するコー
ナー部に、電源及び信号を供給するための基板を設置し
たことを特徴とする。
Further, the liquid crystal display device of the present invention is characterized in that a substrate for supplying power and signals is installed at a corner portion of the liquid crystal display panel where the X-side drive circuit and the Y-side drive circuit are in contact with each other. To do.

【0024】[0024]

【作用】本発明における液晶表示装置の構成によれば、
バスラインおよび接続端子を多層基板に形成しそこに複
数の半導体素子を実装し表示素子の電極に接続すること
で、駆動制御回路基板が不要になると同時に半導体素子
の相互接続本数が削減できるため信頼性が向上し、装置
の小型化が可能になる。
According to the structure of the liquid crystal display device of the present invention,
By forming bus lines and connection terminals on a multi-layer substrate, mounting multiple semiconductor elements on them, and connecting them to the electrodes of the display element, the drive control circuit board becomes unnecessary and the number of semiconductor elements can be reduced. Performance is improved and the device can be downsized.

【0025】[0025]

【実施例】〔実施例1〕以下本実施例を図1、図2、図
3、図4を用いて説明する。
[Embodiment 1] This embodiment will be described below with reference to FIGS. 1, 2, 3, and 4.

【0026】図1は本発明の液晶表示装置において、液
晶駆動用半導体チップを多層基板表面にフェイスダウン
ボンディングした一実施例の多層基板を分解して示した
斜視図である。
FIG. 1 is an exploded perspective view of a multilayer substrate of one embodiment in which a liquid crystal driving semiconductor chip is face-down bonded to the surface of the multilayer substrate in the liquid crystal display device of the present invention.

【0027】1、2、3は本実施例の多層(3層)基板
の各層で、1は第1の層、2は第2の層、3は第3の層
であり、液晶駆動用半導体チップ4は公知の方法(例え
ば、半導体のAuバンプをAgペーストを用いて基板に
接続する方法、または異方性導電膜を用いる方法、半田
バンプを用いるフリップチップ方法等)により第1の層
1の表面にフェイスダウンボンディングされている。ボ
ンディング後は、液晶駆動用半導体チップ4の周囲およ
び液晶駆動用半導体チップ4と第1の層1の表面との間
は腐食防止および補強のためにモールド20を施してあ
る。このモールド材として、エポキシ、アクリル、ウレ
タン、ポリエステル等の単独またはそのいくつかの混合
または化合物であり、溶剤タイプ、熱硬化タイプ、光硬
化タイプ等またはそれらの併用タイプである。第1の層
1の表面には、液晶駆動用半導体チップ4の入力パッド
に対応する入力配線5がパターニングされている。ま
た、入力配線5はスルーホール6を介して第2の層2の
バス配線10に接続されている。さらに、入力配線5の
先端には隣接の他の同様な多層基板とワイヤーボンディ
ングするためのランド7が形成されている。
Reference numerals 1, 2, and 3 are layers of the multi-layer (three-layer) substrate of this embodiment, 1 is a first layer, 2 is a second layer, and 3 is a third layer. The chip 4 is formed on the first layer 1 by a known method (for example, a method of connecting a semiconductor Au bump to a substrate using Ag paste, a method of using an anisotropic conductive film, a flip chip method of using a solder bump, etc.). Is face-down bonded to the surface of. After bonding, a mold 20 is provided around the liquid crystal driving semiconductor chip 4 and between the liquid crystal driving semiconductor chip 4 and the surface of the first layer 1 for corrosion prevention and reinforcement. The molding material may be epoxy, acrylic, urethane, polyester, etc. alone or a mixture or compound thereof, and may be a solvent type, a thermosetting type, a photocuring type, or a combination thereof. On the surface of the first layer 1, the input wiring 5 corresponding to the input pad of the liquid crystal driving semiconductor chip 4 is patterned. Further, the input wiring 5 is connected to the bus wiring 10 of the second layer 2 through the through hole 6. Further, a land 7 is formed at the tip of the input wiring 5 for wire bonding with another adjacent similar multilayer substrate.

【0028】また、第1の層1の表面には、液晶駆動用
半導体チップ4の出力パッドに対応する出力配線8がパ
ターニングされている。ここで、液晶駆動用半導体チッ
プ4の出力パッドピッチよりパネルの端子ピッチの方が
大きいため、それぞれの出力パッドとパネルの端子が対
応するように第1の層1上でパターンを広げて配線され
ている。さらに、出力配線8の先端にスルーホール9を
形成し、第2の層2のスルーホール11を通り、第3の
層3のスルーホール12を介してパネルとの接続端子1
3に接続している。
On the surface of the first layer 1, output wirings 8 corresponding to the output pads of the liquid crystal driving semiconductor chip 4 are patterned. Here, since the panel terminal pitch is larger than the output pad pitch of the liquid crystal driving semiconductor chip 4, the pattern is widened and wired on the first layer 1 so that the respective output pads correspond to the panel terminals. ing. Further, a through hole 9 is formed at the tip of the output wiring 8, passes through the through hole 11 of the second layer 2, and through the through hole 12 of the third layer 3, the connection terminal 1 to the panel is formed.
Connected to 3.

【0029】なお、第1の層1、第2の層2、第3の層
3の各層はアルミナ基材の低温同時焼成セラミック基板
である。厚みはそれぞれ0.25mmのものを使用し
た。入力配線5、出力配線8、バス配線10はAu、A
g、AgPd、Cu等の金属ペーストの焼成物である。
また、スルーホール6、9、11、12も同様にAu、
Ag、AgPd、Cu等の金属ペーストの焼成物であ
る。また、ランド7、接続端子13も同様にAu、A
g、AgPd、Cu等の金属ペーストの焼成物である。
それらはそれぞれの層毎に公知の印刷方式によりパター
ニングされ、各層を重ね合わせ、焼成して一体化し完成
している。それぞれのパターニング焼成された金属の厚
みは通常0.001mmから0.05mm程度である
が、抵抗値を下げるために0.05mmから0.2mm
程度にしてもよい。
Each of the first layer 1, the second layer 2 and the third layer 3 is a low temperature co-fired ceramic substrate of alumina base material. The thickness of each was 0.25 mm. The input wiring 5, the output wiring 8, and the bus wiring 10 are Au, A
It is a fired product of a metal paste such as g, AgPd, or Cu.
Further, the through holes 6, 9, 11, 12 are also Au,
It is a fired product of a metal paste such as Ag, AgPd, or Cu. Similarly, the land 7 and the connection terminal 13 are Au, A
It is a fired product of a metal paste such as g, AgPd, or Cu.
Each layer is patterned by a known printing method, and the layers are stacked and baked to be integrated. The thickness of each patterned and baked metal is usually about 0.001 mm to 0.05 mm, but in order to reduce the resistance value, it is 0.05 mm to 0.2 mm.
You may make it about.

【0030】ただし、第1の層1の表面の入力配線5、
ランド7、出力配線8および第3の層3の裏面の接続端
子13は配線ピッチ、寸法精度等によっては、Au、A
g、AgPd、Cu等の金属ペーストの全面印刷後、フ
ォトリソ等によってパターン形成してもよい。この時の
パターン厚みは0.001mmから0.2mm程度であ
る。または印刷方式ではなくAu、Ag、Cu等の蒸
着、またはスパッタ等による薄膜形成後、フォトリソ、
メッキ等の工程によってパターン形成してもよい。この
時のパターン厚みは0.0005mmから0.1mm程
度である。
However, the input wiring 5 on the surface of the first layer 1,
Depending on the wiring pitch, dimensional accuracy, etc., the land 7, the output wiring 8, and the connection terminals 13 on the back surface of the third layer 3 may be Au, A
A pattern may be formed by photolithography or the like after the entire surface of a metal paste such as g, AgPd, or Cu is printed. The pattern thickness at this time is about 0.001 mm to 0.2 mm. Alternatively, instead of the printing method, after vapor deposition of Au, Ag, Cu, etc., or thin film formation by sputtering etc., photolithography,
You may form a pattern by processes, such as plating. The pattern thickness at this time is about 0.0005 mm to 0.1 mm.

【0031】焼成後のセラミック基板は温度、湿度に対
して寸法安定性が優れているため、液晶駆動用半導体チ
ップ4と多層基板14との接続部分、および多層基板1
4の接続端子13とパネル端子18との接続部分の接続
信頼性が高い。
Since the ceramic substrate after firing has excellent dimensional stability against temperature and humidity, the connecting portion between the liquid crystal driving semiconductor chip 4 and the multilayer substrate 14 and the multilayer substrate 1
The connection reliability of the connection portion between the connection terminal 13 of No. 4 and the panel terminal 18 is high.

【0032】また、第1の層1、第2の層2、第3の層
3の各層は別の素材として、ガラス繊維とエポキシ系樹
脂の複合素材であるガラスエポキシ板を使用してもよ
い。ここで、ガラスエポキシ板の厚みは0.1mmのも
のを使用したが、0.05mmから0.8mm程度の厚
みのものが使用できる。入力配線5、出力配線8、バス
配線10、ランド7、および接続端子13はそれぞれの
層毎に公知のサブトラクティブ法やアディティブ法によ
り銅等の金属をパターニングし、スルーホール6、9、
11、12は銅等の金属を公知のメッキ法等により、各
層毎、または各層を重ね合わせて形成する。パターニン
グされた金属の厚みは0.001mmから0.035m
m程度であるが、低抵抗化や大電流化に対応するため、
0.035mmから0.2mm程度にしてもよい。それ
ぞれの配線入力配線5、出力配線8、バス配線10、ラ
ンド7、接続端子13、スルーホール6、9、11、1
2の表面は、Ni、Au、Cr、Co、Pd、Sn、P
b、In等の単独または複数の組み合わせのメッキ処理
を施してもよく、メッキ厚みは0.00005mmから
0.05mm程度である。ガラスエポキシ板を使用する
と、前記セラミック基板より厚みを薄くでき、また、使
用材料、製造工程等が一般的であり安価になる。そのほ
かに、ガラス繊維のほかにアラミド繊維またはそれらの
混合素材等と、エポキシ系樹脂のほかにポリイミド系樹
脂またはBT(ビスマレイド・トリアジン)樹脂等との
複合素材を使用してもよい。
A glass epoxy plate, which is a composite material of glass fiber and epoxy resin, may be used as a separate material for the first layer 1, the second layer 2 and the third layer 3. . Here, a glass epoxy plate having a thickness of 0.1 mm was used, but a glass epoxy plate having a thickness of about 0.05 mm to 0.8 mm can be used. Each of the input wiring 5, the output wiring 8, the bus wiring 10, the land 7, and the connection terminal 13 is formed by patterning a metal such as copper by a known subtractive method or an additive method for each layer, and the through holes 6, 9,
Reference numerals 11 and 12 are formed of a metal such as copper by a known plating method or the like, or formed by stacking each layer. Thickness of patterned metal is 0.001mm to 0.035m
Although it is about m, in order to cope with low resistance and large current,
It may be about 0.035 mm to 0.2 mm. Each wiring Input wiring 5, Output wiring 8, Bus wiring 10, Land 7, Connection terminal 13, Through holes 6, 9, 11, 1
The surface of 2 is Ni, Au, Cr, Co, Pd, Sn, P
The plating treatment of b, In or the like may be performed alone or in combination, and the plating thickness is about 0.00005 mm to 0.05 mm. When the glass epoxy plate is used, the thickness can be made thinner than the ceramic substrate, and the material used, the manufacturing process, etc. are general and the cost is low. In addition to the glass fibers, a composite material of aramid fibers or a mixed material thereof, and a polyimide resin or a BT (bismaleide triazine) resin in addition to the epoxy resin may be used.

【0033】さらにまた、第1の層1、第2の層2、第
3の層3の各層は別の素材として、ポリイミド(P
I)、ポリエチレンテレフタレート(PET)、ポリエ
ーテルサルフォン(PES)、ポリカーボネート(P
C)、ポリエステル(PS)、三酢酸セルロース(TA
C)、ポリサルフォン(PS)、アクリル、エポキシ、
ポリエーテルエーテルケトン(PEEK)、ポリアリレ
ート等の単独またはそれらのいくつかを複合化した有機
樹脂フィルムを使用してもよい。ここで、有機樹脂フィ
ルムの厚みは0.025mmのポリイミドフィルムを使
用したが、フィルムの厚みは0.001mmから0.5
mm程度のものを使用できる。入力配線5、出力配線
8、バス配線10、ランド7、および接続端子13はそ
れぞれの層毎に公知のサブトラクティブ法やアディティ
ブ法により銅等の金属をパターニングし、スルーホール
6、9、11、12は銅等の金属を公知のメッキ法等に
より、各層毎、または各層を重ね合わせた後形成する。
また、銅等の金属箔にPIコート(公知のキャスティン
グ法等)したものを同様にパターニングし、積層しても
よい。パターニングされた金属の厚みは0.001mm
から0.035mm程度であるが、低抵抗化や大電流化
に対応するため、0.035mmから0.2mm程度に
してもよい。それぞれの配線5、8、10、ランド7、
接続端子13、スルーホール6、9、11、12の表面
は、Ni、Au、Cr、Co、Pd、Sn、Pb、In
等の単独または複数の組み合わせのメッキ処理を施して
もよく、メッキ厚みは0.0001mmから0.05m
m程度である。有機樹脂フィルムを使用すると、前記セ
ラミック基板、ガラスエポキシ板等より厚みを薄くで
き、パネル端子18との接続部材19による接続を容易
にし、接続信頼性、接続工程を簡略化できる。
Furthermore, each of the first layer 1, the second layer 2 and the third layer 3 is made of polyimide (P
I), polyethylene terephthalate (PET), polyether sulfone (PES), polycarbonate (P
C), polyester (PS), cellulose triacetate (TA
C), polysulfone (PS), acrylic, epoxy,
An organic resin film made of polyether ether ketone (PEEK), polyarylate, or the like or a composite of some of them may be used. Here, a polyimide film having an organic resin film thickness of 0.025 mm was used, but the film thickness was 0.001 mm to 0.5.
The thing of about mm can be used. Each of the input wiring 5, the output wiring 8, the bus wiring 10, the land 7, and the connection terminal 13 is formed by patterning a metal such as copper for each layer by a known subtractive method or an additive method, and through holes 6, 9, 11, 12 is formed of a metal such as copper by a known plating method or the like for each layer or after superimposing each layer.
Alternatively, a metal foil such as copper coated with PI (a known casting method or the like) may be similarly patterned and laminated. Thickness of patterned metal is 0.001mm
Is about 0.035 mm, but it may be about 0.035 mm to 0.2 mm in order to cope with low resistance and large current. Each wiring 5, 8, 10, land 7,
The surfaces of the connection terminal 13 and the through holes 6, 9, 11, 12 are Ni, Au, Cr, Co, Pd, Sn, Pb, In.
The plating thickness may be 0.0001 mm to 0.05 m.
It is about m. When the organic resin film is used, the thickness can be made thinner than the ceramic substrate, the glass epoxy plate, etc., the connection with the panel terminal 18 by the connection member 19 can be facilitated, and the connection reliability and the connection process can be simplified.

【0034】図2は図1に示した一実施例の多層基板を
液晶表示パネルに接続した一実施例を示す。
FIG. 2 shows an embodiment in which the multilayer substrate of the embodiment shown in FIG. 1 is connected to a liquid crystal display panel.

【0035】図3は図2の接続部の主要部分を拡大して
示す。
FIG. 3 is an enlarged view of the main part of the connection portion shown in FIG.

【0036】図4は図2の接続部の主要部分の断面を示
す。
FIG. 4 shows a cross section of the main part of the connection portion of FIG.

【0037】液晶表示式のパネル(例えば640*48
0ドット表示)16に図1に示した一実施例の多層基板
14をX側に16個、Y側に5個をそれぞれパネル端子
18に接続してある。ただし、図2ではX側の12個と
Y側の5個は表示していない。多層基板14の端子13
とパネル端子18は、接続部材19によって接続が取ら
れている。接続部材19は電気的接続を確保していると
同時にある程度多層基板14のパネルへの固定も兼ねて
いる。
A liquid crystal display type panel (for example, 640 * 48)
16 are connected to the panel terminals 18 in the X-side and five in the Y-side, respectively. However, in FIG. 2, 12 on the X side and 5 on the Y side are not shown. Terminal 13 of multilayer board 14
The panel terminal 18 and the panel terminal 18 are connected by a connecting member 19. The connecting member 19 not only secures electrical connection but also serves to fix the multilayer substrate 14 to the panel to some extent.

【0038】ここで使用する接続部材19は異方性導電
膜であり、主に導電粒子と接着剤より構成されている。
この導電粒子は半田粒子、Ni、Au、Ag、Cu、P
b、Sn等の単独またはそのいくつかの混合、合金、ま
たはメッキ等による複合金属粒子、プラスチック粒子
(ポリスチレン、ポリカーボネート、アクリル等)にN
i、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb
等の単独またはそのいくつかをメッキした粒子、カーボ
ン粒子等である。また、この接着剤はスチレンブタジエ
ンスチレン(SBS)系、エポキシ系、アクリル系、ポ
リエステル系、ウレタン系等の単独またはそのいくつか
の混合または化合物である。この異方性導電膜をパネル
端子18と多層基板14の接続端子13との間に配置
し、異方性導電膜に熱硬化性または熱可塑性と熱硬化性
とのブレンドタイプを使った場合には加熱加圧ヘッドを
多層基板14に押し当てることによって硬化接続され
る。また、この異方性導電膜にUV硬化性タイプを使っ
た場合には加圧ヘッドを多層基板14に押し当て、パネ
ル端子18(ガラス側)側からUV照射して硬化させ
る。他の接続部材として、異方性導電接着剤があり、主
に導電粒子と接着剤より構成されている。この導電粒子
は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の
単独またはそのいくつかの混合、合金、またはメッキ等
による複合金属粒子、プラスチック粒子(ポリスチレ
ン、ポリカーボネート、アクリル等)にNi、Co、P
d、Au、Ag、Cu、Fe、Sn、Pb等の単独また
はそのいくつかをメッキした粒子、カーボン粒子等であ
る。また、この接着剤はスチレンブタジエンスチレン
(SBS)系、エポキシ系、アクリル系、ポリエステル
系、ウレタン系等の単独またはそのいくつかの混合また
は化合物である。この異方性導電接着剤は液状、または
ペースト状であり、印刷方法、ディスペンサを使ったデ
ィスペンス方法等の公知の方法により、パネル端子18
の接続部分に配置する。異方性導電接着剤に熱硬化性ま
たは熱可塑性と熱硬化性とのブレンドタイプを使った場
合には加熱加圧ヘッドを多層基板14に押し当てること
によって硬化接続される。また、この異方性導電接着剤
にUV硬化性タイプを使った場合には加圧ヘッドを多層
基板14に押し当て、パネル端子18(ガラス側)側か
らUV照射して硬化させる。
The connecting member 19 used here is an anisotropic conductive film, and is mainly composed of conductive particles and an adhesive.
The conductive particles are solder particles, Ni, Au, Ag, Cu, P
b, Sn, etc., or a mixture of some of them, alloy, or composite metal particles by plating, etc., N in plastic particles (polystyrene, polycarbonate, acrylic, etc.)
i, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb
And the like, or particles obtained by plating some of them, carbon particles, and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound thereof. When this anisotropic conductive film is disposed between the panel terminal 18 and the connection terminal 13 of the multilayer substrate 14 and the anisotropic conductive film is a thermosetting type or a blend type of thermoplastic and thermosetting type, Are hardened and connected by pressing a heating and pressing head against the multilayer substrate 14. When a UV curable type is used for this anisotropic conductive film, a pressure head is pressed against the multilayer substrate 14 and UV is irradiated from the panel terminal 18 (glass side) side to cure. Another connecting member is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles may be solder particles, Ni, Au, Ag, Cu, Pb, Sn, etc. alone or a mixture of some of them, alloys, or composite metal particles by plating or the like, plastic particles (polystyrene, polycarbonate, acrylic, etc.) and Ni. , Co, P
These are particles of d, Au, Ag, Cu, Fe, Sn, Pb, etc., or particles obtained by plating some of them, carbon particles and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound thereof. This anisotropic conductive adhesive is in a liquid or paste form, and the panel terminal 18 is formed by a known method such as a printing method or a dispensing method using a dispenser.
Place it on the connection part of. When a thermosetting type or a blend type of thermoplastic and thermosetting type is used for the anisotropic conductive adhesive, the heating and pressing head is pressed against the multi-layer substrate 14 for curing connection. When a UV curable type is used for this anisotropic conductive adhesive, a pressure head is pressed against the multilayer substrate 14 and UV is irradiated from the panel terminal 18 (glass side) side to cure.

【0039】また、パネル端子18の露出部分を腐食か
ら守るために、モールド21が施されている。合わせて
モールド21は多層基板14をパネルに固定する役割も
持っている。このモールド材は、エポキシ、アクリル、
ウレタン、ポリエステル等の単独またはそのいくつかの
混合または化合物等であり、溶剤タイプ、熱硬化タイ
プ、光硬化タイプ等またはそれらの併用タイプである。
A mold 21 is provided to protect the exposed portion of the panel terminal 18 from corrosion. In addition, the mold 21 also has a role of fixing the multilayer substrate 14 to the panel. This mold material is epoxy, acrylic,
Urethane, polyester, etc. may be used alone or as a mixture or compound thereof, and may be solvent type, thermosetting type, photocuring type or the like or a combination thereof.

【0040】隣接する多層基板14間のバス配線の接続
は、ランド7を介してワイヤー15によってワイヤーボ
ンディングされている。ワイヤー15として、Au、A
l、Cu等の金属またはそれらの金属の合金(Be、S
i、Mg等を含有するものも含む)を使用できる。ワイ
ヤーボンディングされる幅は多層基板の幅以内に納ま
り、図4に示すようにパネル16の外形以内に納まるよ
うにコンパクトに搭載される。
The connection of the bus wiring between the adjacent multilayer substrates 14 is wire-bonded by the wire 15 via the land 7. As wire 15, Au, A
l, Cu and other metals or alloys of these metals (Be, S
i, Mg, etc. are also included). The width to be wire-bonded is within the width of the multi-layer substrate, and the panel 16 is compactly mounted within the outer shape of the panel 16 as shown in FIG.

【0041】また、ここで使用する接続部材19は図2
1に示すような異方性導電膜でもよく、主に導電粒子3
2と接着剤33より構成されていて、接着剤33の厚み
(h)は導電粒子32の粒子径(d)より薄くなってい
る。また、図22に示すように異方性導電膜31がセパ
レータ34(テフロン(登録商標)、PET等のシート
(フィルム)、紙等)の上に形成されたものでもよい。
この導電粒子32は半田粒子、Ni、Au、Ag、C
u、Pb、Sn等の単独または複数の混合、合金、また
はメッキ等による複合金属粒子、プラスチック粒子(ポ
リスチレン、ポリカーボネート、アクリル等)にNi、
Au、Cu、Fe等の単独または複数のメッキをした粒
子、カーボン粒子等であり、粒子径(d)は0.001
mmから0.020mm程度のものである。また、この
接着剤27はスチレンブタジエンスチレン(SBS)
系、エポキシ系、アクリル系、ポリエステル系、ウレタ
ン系等の単独、または複数の混合または化合物の接着剤
であり、厚み(h)は0.0005mmから0.018
mm程度である。
The connecting member 19 used here is shown in FIG.
The anisotropic conductive film as shown in 1 may be used, and mainly the conductive particles 3
2 and the adhesive 33, and the thickness (h) of the adhesive 33 is smaller than the particle diameter (d) of the conductive particles 32. Further, as shown in FIG. 22, the anisotropic conductive film 31 may be formed on the separator 34 (sheet (film) such as Teflon (registered trademark), PET, paper, etc.).
The conductive particles 32 are solder particles, Ni, Au, Ag, C
Composite metal particles such as u, Pb, Sn, etc., mixed or plural, alloys, or plated metal particles, plastic particles (polystyrene, polycarbonate, acrylic, etc.) with Ni,
Particles such as Au, Cu, and Fe plated individually or in plural, carbon particles, etc., having a particle diameter (d) of 0.001
It is about mm to 0.020 mm. The adhesive 27 is styrene butadiene styrene (SBS).
It is an adhesive agent of single type, epoxy type, acrylic type, polyester type, urethane type, etc., or a mixture or a plurality of types thereof, and a thickness (h) is 0.0005 mm to 0.018.
It is about mm.

【0042】この異方性導電膜31をパネル端子18と
多層基板14の接続端子13との間に配置し、異方性導
電膜31に熱硬化性または熱可塑性と熱硬化性とのブレ
ンドタイプの接着剤を使った場合には加熱加圧ヘッドを
多層基板14に押し当てることによって硬化接続され
る。また、異方性導電膜31にUV硬化性タイプの接着
剤を使った場合には加圧ヘッドを多層基板14に押し当
て、パネル端子18(ガラス側)側からUV照射して硬
化させて接続している。多層基板14の接続端子13の
厚み(k)が導電粒子32の粒子径(d)より薄い場合
(特に接続端子ピッチが0.1mm以下の場合に顕著で
ある)においても、接着剤33が充分に圧着時に排除さ
れ、パネル端子18と多層基板14の接続端子13が導
電粒子32によって確実に電気的に接続されている(図
24参照)。この接続状態を接着剤33が保持し、充分
な接続信頼性を確保している。
This anisotropic conductive film 31 is disposed between the panel terminal 18 and the connection terminal 13 of the multilayer substrate 14, and the anisotropic conductive film 31 is thermosetting or a blend type of thermoplastic and thermosetting. When the above adhesive is used, the heating and pressing head is pressed against the multi-layer substrate 14 to effect curing connection. When a UV curable type adhesive is used for the anisotropic conductive film 31, a pressure head is pressed against the multilayer substrate 14 and UV irradiation is applied from the panel terminal 18 (glass side) side to cure and connect. is doing. Even when the thickness (k) of the connection terminal 13 of the multilayer substrate 14 is smaller than the particle diameter (d) of the conductive particles 32 (particularly remarkable when the connection terminal pitch is 0.1 mm or less), the adhesive 33 is sufficient. Since the panel terminal 18 and the connection terminal 13 of the multi-layer substrate 14 are electrically connected by the conductive particles 32, the panel terminal 18 and the connection terminal 13 are securely connected (see FIG. 24). The adhesive 33 holds this connection state, and secures sufficient connection reliability.

【0043】他の接続部材として、図23に示すように
導電粒子32と接着剤33を含む液状、またはペースト
状の異方性導電接着剤35を印刷方法、ディスペンサを
使ったディスペンス方法等の公知の方法により、パネル
端子18の接続部分に配置する。この時、異方性導電接
着剤35の粘度、チキソ性等を制御して、接着剤33の
厚み(h)が導電粒子32の粒子径(d)より薄くなる
ようにし、上記異方性導電膜の圧着接続と同様な方法に
より、図24に示すように接続信頼性の高い接続ができ
る。
As another connecting member, as shown in FIG. 23, a liquid or paste-like anisotropic conductive adhesive 35 containing conductive particles 32 and an adhesive 33 is used as a printing method, a dispensing method using a dispenser, etc. It is arranged at the connecting portion of the panel terminal 18 by the above method. At this time, the anisotropic conductive adhesive 35 is controlled in viscosity and thixotropy so that the thickness (h) of the adhesive 33 becomes smaller than the particle diameter (d) of the conductive particles 32. By a method similar to the pressure-bonding connection of the film, connection with high connection reliability can be performed as shown in FIG.

【0044】また、パネル端子18の露出部分を腐食か
ら守るために、モールド21が施されている。合わせて
モールド21は多層基板14をパネルに固定する役割も
持っている。このモールド材としては、エポキシ、アク
リル、ウレタン、ポリエステル等の単独またはそのいく
つかの混合または化合物であり、溶剤タイプ、熱硬化タ
イプ、光硬化タイプまたはそれらの併用タイプである。
A mold 21 is provided to protect the exposed portion of the panel terminal 18 from corrosion. In addition, the mold 21 also has a role of fixing the multilayer substrate 14 to the panel. The molding material may be epoxy, acrylic, urethane, polyester, etc., or a mixture or compound of some of them, and may be a solvent type, a thermosetting type, a photocuring type or a combination thereof.

【0045】隣接する多層基板14間のバス配線の接続
は、ランド7を介してワイヤー15によってワイヤーボ
ンディングされている。ワイヤー15として、Au、A
l、Cu等の金属またはそれらの金属の合金(Be、S
i、Mg等を含有するものも含む)を使用できる。ワイ
ヤーボンディングされる幅は多層基板の幅以内に納ま
り、図4に示すようにパネル16の外形以内に納まるよ
うにコンパクトに搭載される。
The connection of the bus wiring between the adjacent multilayer substrates 14 is wire-bonded by the wire 15 via the land 7. As wire 15, Au, A
l, Cu and other metals or alloys of these metals (Be, S
i, Mg, etc. are also included). The width to be wire-bonded is within the width of the multi-layer substrate, and the panel 16 is compactly mounted within the outer shape of the panel 16 as shown in FIG.

【0046】このように、本実施例の多層基板を用いる
ことによって、従来、TAB方式では別のバス基板を用
いてバス配線のクロス配線を行っていたものを、同一多
層基板内でクロス配線を処理できている。したがって、
基板内の配線を高密度にすることによってTAB方式よ
りコンパクト化が可能であり、さらに別のバス基板を使
わないため低価格化が可能である。
As described above, by using the multi-layer substrate of this embodiment, the cross wiring of the bus wiring is conventionally performed by using another bus substrate in the TAB method, but the cross wiring is performed in the same multi-layer substrate. It has been processed. Therefore,
By making the wiring in the board high density, it is possible to make it more compact than the TAB method, and it is possible to reduce the cost because another bus board is not used.

【0047】また、従来のCOG方式ではパネル基板上
でバス配線のクロス配線を行っていたため、バス配線の
エリアが広く必要であり、また配線抵抗値を低くするた
めに金属配線が必要でありコスト高となるのに対して、
本実施例の多層基板を用いることによって、COG方式
よりバス配線エリアの省スペース化、および低価格化が
可能である。
Further, in the conventional COG method, since the bus wiring is cross-wired on the panel substrate, a large area for the bus wiring is required, and a metal wiring is required to reduce the wiring resistance value, and the cost is reduced. While it becomes high,
By using the multilayer substrate of this embodiment, it is possible to save the bus wiring area and reduce the cost as compared with the COG method.

【0048】〔実施例2〕本実施例を図5を用いて説明
する。
[Embodiment 2] This embodiment will be described with reference to FIG.

【0049】図5は本発明の液晶表示装置において、液
晶駆動用半導体チップを多層基板表面にワイヤーボンデ
ィングした一実施例の多層基板を分解して示した斜視図
である。
FIG. 5 is an exploded perspective view showing a multilayer substrate of one embodiment in which a liquid crystal driving semiconductor chip is wire-bonded to the surface of the multilayer substrate in the liquid crystal display device of the present invention.

【0050】多層基板の第1の層1の表面に、液晶駆動
用半導体チップ4の入出力パッドに対応して入力配線5
および出力配線8にワイヤーボンディング用ランド22
が形成されている。その他、パターン、スルーホール、
多層基板の形成方法、構成および構造は、実施例1と同
様である。
On the surface of the first layer 1 of the multi-layer substrate, the input wiring 5 corresponding to the input / output pads of the liquid crystal driving semiconductor chip 4 is formed.
And a land 22 for wire bonding on the output wiring 8.
Are formed. Others, patterns, through holes,
The method of forming the multilayer substrate, the configuration, and the structure are the same as in the first embodiment.

【0051】液晶駆動用半導体チップの裏面を多層基板
の表面に固定し液晶駆動用半導体チップ4の入出力パッ
ドとそれぞれに対応する多層基板の第1の層1の表面の
ランド22をワイヤーボンディングする。ワイヤー23
は実施例1の多層基板間の接続に使用したものと同様な
ものが使用可能である。また、図示は省略してあるが実
施例1と同様にボンディング部およびワイヤー部を保
護、補強のためにモールドしてある。
The back surface of the liquid crystal driving semiconductor chip is fixed to the front surface of the multi-layer substrate, and the land 22 on the front surface of the first layer 1 of the multi-layer substrate corresponding to each of the input / output pads of the liquid crystal driving semiconductor chip 4 is wire-bonded. . Wire 23
The same one as that used for connection between the multi-layered substrates of the first embodiment can be used. Although not shown, the bonding portion and the wire portion are molded for protection and reinforcement as in the first embodiment.

【0052】さらに、隣接する多層基板間のバス配線の
接続は、実施例1と同様にワイヤーボンディングされて
いる。また、同様に図示は省略してあるが実施例1と同
様にボンディング部およびワイヤー部を保護、補強のた
めにモールドしてある。
Furthermore, the connection of the bus wiring between the adjacent multi-layer substrates is wire-bonded as in the first embodiment. Similarly, although not shown, the bonding portion and the wire portion are molded for protection and reinforcement as in the first embodiment.

【0053】このように、本実施例の多層基板を用いる
ことによっても、従来のTAB方式、COG方式より、
実施例1と同様に、コンパクト化、低価格化が可能であ
る。 〔実施例3〕本実施例を図6を用いて説明する。
As described above, even by using the multilayer substrate of this embodiment, the conventional TAB system and COG system are
Similar to the first embodiment, it is possible to reduce the size and cost. [Embodiment 3] This embodiment will be described with reference to FIG.

【0054】図6は本発明の液晶表示装置において、実
施例1と同様に、液晶駆動用半導体チップ4を多層基板
表面にフェイスダウンボンディングした多層基板14を
液晶表示パネルのパネル端子18に異方性導電膜19を
使って接続されている。接続部の主要部分は実施例1の
図4と同様である。ただし、多層基板の第1の層1の入
力配線の先端はワイヤーボンディング用のランドではな
く、ヒートシール、またはフレキシブル基板を接続する
のに適した形状をしている。
In the liquid crystal display device of the present invention, as shown in FIG. 6, the multilayer substrate 14 in which the liquid crystal driving semiconductor chip 4 is face-down bonded to the surface of the multilayer substrate is anisotropically connected to the panel terminal 18 of the liquid crystal display panel. The conductive conductive film 19 is used for connection. The main part of the connecting portion is the same as that in FIG. 4 of the first embodiment. However, the tip of the input wiring of the first layer 1 of the multilayer substrate is not a land for wire bonding but has a shape suitable for heat sealing or for connecting a flexible substrate.

【0055】隣接する多層基板14間のバス配線の接続
は、接続基板24を使って接続している。接続基板24
としてはヒートシール、またはフレキシブル基板を用い
ることができる。
The connection of the bus wiring between the adjacent multi-layered boards 14 is made by using the connection board 24. Connection board 24
A heat seal or a flexible substrate can be used as the material.

【0056】接続基板24の接続される幅は多層基板1
4の幅以内に納まり、実施例1の図4に示すように、同
様にパネル16の外形以内に納まるようにコンパクトに
搭載される。
The width to which the connection board 24 is connected is the multilayer board 1
4, and is similarly compactly mounted so that it fits within the outer shape of the panel 16 as shown in FIG. 4 of the first embodiment.

【0057】このように、本実施例の多層基板を用いる
ことによっても、従来のTAB方式、COG方式より、
実施例1と同様に、コンパクト化、低価格化が可能であ
る。また、液晶駆動用半導体チップの多層基板表面への
接続、隣接する多層基板間の電気的接続については、実
施例1、2、および3に示すものをそれぞれに組み合わ
せて使用することも同様に可能であり、それぞれの場合
においても同様にコンパクト化、低価格化が可能であ
る。
As described above, by using the multi-layer substrate of this embodiment, the conventional TAB system and COG system are
Similar to the first embodiment, it is possible to reduce the size and cost. Further, regarding the connection of the liquid crystal driving semiconductor chip to the surface of the multi-layer substrate and the electrical connection between the adjacent multi-layer substrates, it is also possible to use the combinations shown in Examples 1, 2, and 3 in combination. In each case, it is possible to make the device compact and reduce the price.

【0058】その他に、本実施例で用いた半導体チップ
を実装した多層基板、およびその多層基板を他の表示装
置または電子印字装置に実装することは、半導体チップ
の種類をプラズマディスプレイ駆動用半導体チップ、ま
たはEL駆動用半導体チップに換えることによって、プ
ラズマディスプレイ、またはEL表示装置に同様に適用
できる。また、サーマルヘッド駆動用半導体チップを同
様に多層基板に実装し、その多層基板をサーマルヘッド
に同様に接続することで電子印字装置に適用できる。
In addition, mounting the semiconductor chip used in this embodiment on a multi-layer substrate and mounting the multi-layer substrate on another display device or electronic printing device can be performed by changing the semiconductor chip type to a semiconductor chip for driving a plasma display. , Or by changing to an EL driving semiconductor chip, the same can be applied to a plasma display or an EL display device. Also, a semiconductor chip for driving a thermal head is similarly mounted on a multi-layer substrate, and the multi-layer substrate is similarly connected to the thermal head, so that the electronic printing apparatus can be applied.

【0059】〔実施例4〕本実施例を図4、図7、図
8、図9、図10を用いて説明する。
[Embodiment 4] This embodiment will be described with reference to FIGS. 4, 7, 8, 9, and 10.

【0060】図7は本発明の液晶表示装置において、液
晶駆動用半導体チップを多層基板表面にフェイスダウン
ボンディングした他の一実施例の多層基板を分解して示
した斜視図である。
FIG. 7 is an exploded perspective view showing a multilayer substrate of another embodiment in which a liquid crystal driving semiconductor chip is face-down bonded to the surface of the multilayer substrate in the liquid crystal display device of the present invention.

【0061】1、2、3は本実施例の多層(3層)基板
の各層で、1は第1の層、2は第2の層、3は第3の層
であり、液晶駆動用半導体チップ4は公知の方法(例え
ば、半導体のAuバンプをAgペーストを用いて基板に
接続する方法、または異方性導電膜を用いる方法、半田
によるフリップチップ方法等)により第1の層1の表面
にフェイスダウンボンディングされている。ボンディン
グ後は、液晶駆動用半導体チップ4の周囲および液晶駆
動用半導体チップ4と第1の層1の表面との間は腐食防
止および補強のためにモールド20を施してある。この
モールド材として、エポキシ、アクリル、ウレタン、ポ
リエステル等の単独またはそのいくつかの混合または化
合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ
等またはそれらの併用タイプである。第1の層1の表面
には、液晶駆動用半導体チップ4の入力パッドに対応す
る入力配線5がパターニングされている。また、入力配
線5はスルーホール6およびスルーホール25を介して
第2の層2のバス配線10に接続されている。さらに、
第3の層のスルーホール26を介して、第3の層の裏面
の接続端子27に接続されている。この接続端子27
は、パネル上のバス配線28の接続端子29に接続する
ように適正な形状、大きさ、厚みになっていて、さらに
パネルとの接続端子13の配列された多層基板14の辺
とおおむね直角になっている辺側に配列されている。図
では一列配列となっているが、複数の配列になってもよ
い。
Reference numerals 1, 2 and 3 are layers of the multi-layer (three-layer) substrate of this embodiment, 1 is a first layer, 2 is a second layer, and 3 is a third layer. The chip 4 is formed on the surface of the first layer 1 by a known method (for example, a method of connecting a semiconductor Au bump to a substrate using Ag paste, a method of using an anisotropic conductive film, a flip chip method by soldering, etc.). Is face-down bonded to. After bonding, a mold 20 is provided around the liquid crystal driving semiconductor chip 4 and between the liquid crystal driving semiconductor chip 4 and the surface of the first layer 1 for corrosion prevention and reinforcement. The molding material may be epoxy, acrylic, urethane, polyester, etc. alone or a mixture or compound thereof, and may be a solvent type, a thermosetting type, a photocuring type, or a combination thereof. On the surface of the first layer 1, the input wiring 5 corresponding to the input pad of the liquid crystal driving semiconductor chip 4 is patterned. The input wiring 5 is connected to the bus wiring 10 of the second layer 2 via the through hole 6 and the through hole 25. further,
It is connected to the connection terminal 27 on the back surface of the third layer through the through hole 26 of the third layer. This connection terminal 27
Has an appropriate shape, size, and thickness so as to be connected to the connection terminal 29 of the bus wiring 28 on the panel, and is approximately at a right angle to the side of the multilayer substrate 14 on which the connection terminals 13 with the panel are arranged. It is arranged on the side that has become. Although a single-row array is shown in the figure, a plurality of arrays may be provided.

【0062】また、第1の層1の表面には、液晶駆動用
半導体チップ4の出力パッドに対応する出力配線8がパ
ターニングされている。ここで、液晶駆動用半導体チッ
プ4の出力パッドピッチよりパネルの端子ピッチの方が
大きいため、それぞれの出力パッドとパネルの端子が対
応するように第1の層1上でパターンを広げて配線され
ている。さらに、出力配線8の先端にスルーホール9を
形成し、第2の層2のスルーホール11を通り、第3の
層3のスルーホール12を介してパネルとの接続端子1
3に接続している。ここでは3層の多層基板における半
導体チップのパッドピッチとパネルの端子ピッチの整合
方法の一例を示したが、一層だけでなく複数層(2層以
上)に渡って整合させてもよい。
On the surface of the first layer 1, the output wiring 8 corresponding to the output pad of the liquid crystal driving semiconductor chip 4 is patterned. Here, since the panel terminal pitch is larger than the output pad pitch of the liquid crystal driving semiconductor chip 4, the pattern is widened and wired on the first layer 1 so that the respective output pads correspond to the panel terminals. ing. Further, a through hole 9 is formed at the tip of the output wiring 8, passes through the through hole 11 of the second layer 2, and through the through hole 12 of the third layer 3, the connection terminal 1 to the panel is formed.
Connected to 3. Here, an example of a method of matching the pad pitch of the semiconductor chip and the terminal pitch of the panel in the multi-layer substrate of three layers is shown, but the matching may be performed not only in one layer but also in a plurality of layers (two or more layers).

【0063】なお、第1の層1、第2の層2、第3の層
3の各層はアルミナ基材の低温同時焼成セラミック基板
である。厚みはそれぞれ0.25mmのものを使用し
た。入力配線5、出力配線8、バス配線10はAu、A
g、AgPd、Cu等の単独またはそのいくつかの複合
物の金属ペーストの焼成物である。また、スルーホール
6、9、11、12、25、26も同様にAu、Ag、
AgPd、Cu等の金属ペーストの焼成物である。ま
た、接続端子13、27も同様にAu、Ag、AgP
d、Cu等の単独またはそのいくつかの複合物の金属ペ
ーストの焼成物である。それらはそれぞれの層毎に公知
の印刷方式によりパターニングされ、各層を重ね合わ
せ、焼成して一体化し完成している。それぞれのパター
ニング焼成された金属の厚みは通常0.001mmから
0.05mm程度であるが、抵抗値を下げるために0.
05mmから0.2mm程度にしてもよい。
The first layer 1, the second layer 2 and the third layer 3 are low temperature co-fired ceramic substrates of alumina base material. The thickness of each was 0.25 mm. The input wiring 5, the output wiring 8, and the bus wiring 10 are Au, A
It is a fired product of a metal paste of g, AgPd, Cu, etc. alone or some of their composites. Further, the through holes 6, 9, 11, 12, 25, 26 are similarly made of Au, Ag,
It is a fired product of a metal paste such as AgPd or Cu. The connection terminals 13 and 27 are also made of Au, Ag and AgP.
It is a fired product of a metal paste of d, Cu, etc. alone or some of their composites. Each layer is patterned by a known printing method, and the layers are stacked and baked to be integrated. The thickness of each patterned and baked metal is usually about 0.001 mm to 0.05 mm, but in order to reduce the resistance value,
It may be about 05 mm to 0.2 mm.

【0064】ただし、第1の層1の表面の入力配線5、
出力配線8および第3の層3の裏面の接続端子13、2
7は配線ピッチ、寸法精度等によっては、Au、Ag、
AgPd、Cu等の単独またはそのいくつかの複合物の
金属ペーストの全面印刷後、フォトリソ等によってパタ
ーン形成してもよい。この時のパターン厚みは0.00
1mmから0.2mm程度である。または印刷方式では
なくAu、Ag、Cu等の蒸着、またはスパッタ等によ
る薄膜形成後、フォトリソ、メッキ等の工程によってパ
ターン形成してもよい。この時のパターン厚みは0.0
005mmから0.1mm程度である。
However, the input wiring 5 on the surface of the first layer 1,
The output wiring 8 and the connection terminals 13 and 2 on the back surface of the third layer 3
7 is Au, Ag, depending on the wiring pitch, dimensional accuracy, etc.
The pattern may be formed by photolithography or the like after printing the entire surface of a metal paste of AgPd, Cu or the like or a composite thereof. The pattern thickness at this time is 0.00
It is about 1 mm to 0.2 mm. Alternatively, instead of the printing method, a thin film may be formed by vapor deposition of Au, Ag, Cu or the like, sputtering, or the like, and then pattern formation may be performed by a process such as photolithography or plating. The pattern thickness at this time is 0.0
It is about 005 mm to 0.1 mm.

【0065】図8は図7に示した一実施例の多層基板を
液晶表示パネルに接続する主要部分を分解して示す。ま
た、接続部の主要部分の断面(図8のx−x断面)は実
施例1と同様に図4のようになる。パネル16におい
て、多層基板14が搭載される部分に対応して、パネル
上に接続端子18およびバス配線28とその端部に接続
端子29がパターニングされている。図8では、直線パ
ターンで示してあるが配線抵抗や接続抵抗等の低抵抗化
を考慮して配線可能なエリアいっぱいに有効にパターニ
ングしてもよい。パネル上のバス配線28はこの多層基
板間をつなぐバス配線の役割をしている。
FIG. 8 is an exploded view of a main part for connecting the multilayer substrate of the embodiment shown in FIG. 7 to a liquid crystal display panel. Further, the cross section of the main part of the connection portion (xx cross section in FIG. 8) is as shown in FIG. 4 as in the first embodiment. In the panel 16, the connection terminal 18 and the bus wiring 28 are formed on the panel and the connection terminal 29 is patterned at the end of the panel 16 corresponding to the portion where the multilayer substrate 14 is mounted. In FIG. 8, a straight line pattern is shown, but it is also possible to effectively pattern the wiringable area to the full in consideration of lowering resistance such as wiring resistance and connection resistance. The bus wiring 28 on the panel functions as a bus wiring connecting the multi-layer substrates.

【0066】図9は図8の実施例とほぼ同じであるが、
多層基板14の接続端子13がパネル16の内側に配置
されている。接続部の主要部分の断面(図9のy−y断
面)は図10のようになり、パネル端子18からパネル
内部への配線長は図4の実施例より短くなり、配線抵抗
値を小さくする効果がある。
FIG. 9 is almost the same as the embodiment of FIG.
The connection terminals 13 of the multilayer substrate 14 are arranged inside the panel 16. The cross section of the main part of the connecting portion (y-y cross section in FIG. 9) is as shown in FIG. 10, and the wiring length from the panel terminal 18 to the inside of the panel is shorter than that of the embodiment of FIG. 4, and the wiring resistance value is reduced. effective.

【0067】この多層基板14の接続端子13とパネル
端子18、および接続端子27とパネル端子29は、接
続部材19によって接続が取られている。接続部材19
は電気的接続を確保していると同時にある程度多層基板
14のパネルへの固定も兼ねている。
The connection terminal 13 and the panel terminal 18, and the connection terminal 27 and the panel terminal 29 of the multilayer substrate 14 are connected by the connection member 19. Connection member 19
Secures electrical connection and at the same time fixes the multilayer substrate 14 to the panel to some extent.

【0068】ここで使用する接続部材19は異方性導電
膜であり、主に導電粒子と接着剤より構成されている。
この導電粒子は半田粒子、Ni、Au、Ag、Cu、P
b、Sn等の単独またはそのいくつかの混合、合金、ま
たはメッキ等による複合金属粒子、プラスチック粒子
(ポリスチレン、ポリカーボネート、アクリル等)にN
i、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb
等の単独またはそのいくつかをメッキした粒子、カーボ
ン粒子等である。また、この接着剤はスチレンブタジエ
ンスチレン(SBS)系、エポキシ系、アクリル系、ポ
リエステル系、ウレタン系等の単独またはそのいくつか
の混合または化合物である。この異方性導電膜をパネル
端子18と多層基板14の接続端子13、27との間に
配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬
化性とのブレンドタイプを使った場合には加熱加圧ヘッ
ドを多層基板14に押し当てることによって硬化接続さ
れる。また、この異方性導電膜にUV硬化性タイプを使
った場合には加圧ヘッドを多層基板14に押し当て、パ
ネル端子18、29(ガラス側)側からUV照射して硬
化させる。この加圧ヘッドの形状を接続端子13、27
の配列形状に合わせてコの字形状の一体または複数体に
すれば、1回の加圧工程でこの多層基板14の入出力端
子をパネル端子18、29とそれぞれ一括で接続でき
る。
The connecting member 19 used here is an anisotropic conductive film, and is mainly composed of conductive particles and an adhesive.
The conductive particles are solder particles, Ni, Au, Ag, Cu, P
b, Sn, etc., or a mixture of some of them, alloy, or composite metal particles by plating, etc., N in plastic particles (polystyrene, polycarbonate, acrylic, etc.)
i, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb
And the like, or particles obtained by plating some of them, carbon particles, and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound thereof. This anisotropic conductive film is arranged between the panel terminal 18 and the connection terminals 13 and 27 of the multilayer substrate 14, and the anisotropic conductive film is of thermosetting type or blend type of thermoplastic and thermosetting type. In some cases, a heating / pressing head is pressed against the multi-layer substrate 14 for curing connection. When a UV curable type is used for this anisotropic conductive film, a pressure head is pressed against the multilayer substrate 14 and UV is irradiated from the panel terminals 18, 29 (glass side) side to cure. The shape of this pressure head is changed to the connection terminals 13 and 27.
If the U-shaped unitary body or a plurality of U-shaped bodies is formed in accordance with the arrangement shape, the input / output terminals of the multi-layer substrate 14 can be collectively connected to the panel terminals 18 and 29 in one pressing step.

【0069】他の接続部材として、異方性導電接着剤が
あり、主に導電粒子と接着剤より構成されている。この
導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、
Sn等の単独またはそのいくつかの混合、合金、または
メッキ等による複合金属粒子、プラスチック粒子(ポリ
スチレン、ポリカーボネート、アクリル等)にNi、C
o、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単
独またはそのいくつかをメッキした粒子、カーボン粒子
等である。また、この接着剤はスチレンブタジエンスチ
レン(SBS)系、エポキシ系、アクリル系、ポリエス
テル系、ウレタン系等の単独またはそのいくつかの混合
または化合物である。この異方性導電接着剤は液状、ま
たはペースト状であり、印刷方法、ディスペンサを使っ
たディスペンス方法等の公知の方法により、パネル端子
16の接続部分に配置する。異方性導電接着剤に熱硬化
性または熱可塑性と熱硬化性とのブレンドタイプを使っ
た場合には加熱加圧ヘッドを多層基板14に押し当てる
ことによって硬化接続される。また、この異方性導電接
着剤にUV硬化性タイプを使った場合には加圧ヘッドを
多層基板14に押し当て、パネル端子18、29(ガラ
ス側)側からUV照射して硬化させる。この加圧ヘッド
の形状を接続端子13、27の配列形状に合わせてコの
字形状の一体または複数体にすれば、1回の加圧工程で
この多層基板14の入出力端子をパネル端子18、29
とそれぞれ一括で接続できる。
Another connecting member is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb,
Ni, C in Sn, etc. alone or in a mixture of some of them, alloys, composite metal particles by plating, etc., plastic particles (polystyrene, polycarbonate, acrylic, etc.)
These are particles of o, Pd, Au, Ag, Cu, Fe, Sn, Pb, etc., or particles obtained by plating some of them, carbon particles and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound thereof. This anisotropic conductive adhesive is in a liquid or paste form, and is arranged at the connection portion of the panel terminals 16 by a known method such as a printing method or a dispensing method using a dispenser. When a thermosetting type or a blend type of thermoplastic and thermosetting type is used for the anisotropic conductive adhesive, the heating and pressing head is pressed against the multi-layer substrate 14 for curing connection. When a UV curable type is used for this anisotropic conductive adhesive, a pressure head is pressed against the multilayer substrate 14 and UV irradiation is performed from the panel terminals 18, 29 (glass side) side to cure. If the shape of the pressure head is made into a U-shape or a plurality of bodies according to the arrangement shape of the connection terminals 13 and 27, the input / output terminals of the multi-layer substrate 14 can be converted into the panel terminals 18 in a single pressure step. , 29
You can connect with each at once.

【0070】また、パネル端子18、28、29の露出
部分を腐食から守るために、モールド21が施されてい
る。合わせてモールド21は多層基板14をパネルに固
定する役割も持っている。このモールド材は、エポキ
シ、アクリル、ウレタン、ポリエステル等の単独または
そのいくつかの混合または化合物等であり、溶剤タイ
プ、熱硬化タイプ、光硬化タイプ等またはそれらの併用
タイプである。
A mold 21 is provided to protect the exposed portions of the panel terminals 18, 28 and 29 from corrosion. In addition, the mold 21 also has a role of fixing the multilayer substrate 14 to the panel. The molding material is epoxy, acrylic, urethane, polyester, etc. alone or a mixture or compound of some of them, and is a solvent type, a thermosetting type, a photocuring type or the like or a combination type thereof.

【0071】図4に示すようにパネル16の外形以内に
納まるようにコンパクトに搭載される。
As shown in FIG. 4, the panel 16 is compactly mounted so that it fits within the outer shape of the panel 16.

【0072】このように、多層基板間の導通をとる手段
として、パネル上にバス配線をすることは、このバス配
線がパネルの他の配線パターンと同時に形成されため、
別な工程は必要ない。また、ヒートシール等の別な部品
も必要ない。さらに、入出力端子の接続を一括でできる
ため接続工数が削減される。
As described above, the bus wiring is formed on the panel as a means for establishing continuity between the multi-layered boards, because the bus wiring is formed simultaneously with other wiring patterns of the panel.
No additional steps are needed. Also, no separate parts such as heat seal are required. Further, since the input / output terminals can be collectively connected, the number of connecting steps can be reduced.

【0073】〔実施例5〕本実施例を図4、図10、図
11、図12、図13、図14を用いて説明する。
[Embodiment 5] This embodiment will be described with reference to FIGS. 4, 10, 11, 12, 13, and 14.

【0074】図11は本発明の液晶表示装置において、
液晶駆動用半導体チップを多層基板表面にフェイスダウ
ンボンディングした他の一実施例の多層基板を分解して
示した斜視図である。
FIG. 11 shows the liquid crystal display device of the present invention.
FIG. 6 is a perspective view showing an exploded view of a multilayer substrate of another embodiment in which a liquid crystal driving semiconductor chip is face-down bonded on the surface of the multilayer substrate.

【0075】1、2、3は本実施例の多層(3層)基板
の各層で、1は第1の層、2は第2の層、3は第3の層
であり、液晶駆動用半導体チップ4は公知の方法(例え
ば、半導体のAuバンプをAgペーストを用いて基板に
接続する方法、または異方性導電膜を用いる方法、半田
によるフリップチップ方法等)により第1の層1の表面
にフェイスダウンボンディングされている。ボンディン
グ後は、液晶駆動用半導体チップ4の周囲および液晶駆
動用半導体チップ4と第1の層1の表面との間は腐食防
止および補強のためにモールド20を施してある。この
モールド材として、エポキシ、アクリル、ウレタン、ポ
リエステル等の単独またはそのいくつかの混合または化
合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ
等またはそれらの併用タイプである。第1の層1の表面
には、液晶駆動用半導体チップ4の入力パッドに対応す
る入力配線5がパターニングされている。また、入力配
線5はスルーホール6およびスルーホール25を介して
第2の層2のバス配線10に接続されている。さらに、
バス配線10は第2の層2のスルーホール30に接続さ
れ、さらに、スルーホール30と第3の層のスルーホー
ル26を介して、第3の層の裏面の接続端子27に接続
されている。この接続端子27は、接続端子13と同じ
並びになるように配列されている。また、この形状、大
きさ、厚みもほぼ類似している。図11では、接続端子
13と27は同一形状、同一ピッチで配列されているも
のを示しているが、それぞれの端子内、端子間で異なっ
ていてもよい。また、スルーホール13、26は一列に
配列したものを示しているが、複数列に配列してもよ
い。
Reference numerals 1, 2 and 3 are layers of the multi-layer (three-layer) substrate of this embodiment, 1 is a first layer, 2 is a second layer, and 3 is a third layer. The chip 4 is formed on the surface of the first layer 1 by a known method (for example, a method of connecting a semiconductor Au bump to a substrate using Ag paste, a method of using an anisotropic conductive film, a flip chip method by soldering, etc.). Is face-down bonded to. After bonding, a mold 20 is provided around the liquid crystal driving semiconductor chip 4 and between the liquid crystal driving semiconductor chip 4 and the surface of the first layer 1 for corrosion prevention and reinforcement. The molding material may be epoxy, acrylic, urethane, polyester, etc. alone or a mixture or compound thereof, and may be a solvent type, a thermosetting type, a photocuring type, or a combination thereof. On the surface of the first layer 1, the input wiring 5 corresponding to the input pad of the liquid crystal driving semiconductor chip 4 is patterned. The input wiring 5 is connected to the bus wiring 10 of the second layer 2 via the through hole 6 and the through hole 25. further,
The bus wiring 10 is connected to the through hole 30 of the second layer 2, and further connected to the connection terminal 27 on the back surface of the third layer via the through hole 30 and the through hole 26 of the third layer. . The connection terminals 27 are arranged in the same arrangement as the connection terminals 13. The shape, size and thickness are also similar. In FIG. 11, the connection terminals 13 and 27 are shown to have the same shape and the same pitch, but they may be different within each terminal or between the terminals. Although the through holes 13 and 26 are shown as arranged in one line, they may be arranged in a plurality of lines.

【0076】また、第1の層1の表面には、液晶駆動用
半導体チップ4の出力パッドに対応する出力配線8がパ
ターニングされている。ここで、液晶駆動用半導体チッ
プ4の出力パッドピッチよりパネルの端子ピッチの方が
大きいため、それぞれの出力パッドとパネルの端子が対
応するように第1の層1上でパターンを広げて配線され
ている。さらに、出力配線8の先端にスルーホール9を
形成し、第2の層2のスルーホール11を通り、第3の
層3のスルーホール12を介してパネルとの接続端子1
3に接続している。ここでは3層の多層基板における半
導体チップのパッドピッチとパネルの端子ピッチの整合
方法の一例を示したが、一層だけでなく複数層(2層以
上)に渡って整合させてもよい。
On the surface of the first layer 1, the output wiring 8 corresponding to the output pad of the liquid crystal driving semiconductor chip 4 is patterned. Here, since the panel terminal pitch is larger than the output pad pitch of the liquid crystal driving semiconductor chip 4, the pattern is widened and wired on the first layer 1 so that the respective output pads correspond to the panel terminals. ing. Further, a through hole 9 is formed at the tip of the output wiring 8, passes through the through hole 11 of the second layer 2, and through the through hole 12 of the third layer 3, the connection terminal 1 to the panel is formed.
Connected to 3. Here, an example of a method of matching the pad pitch of the semiconductor chip and the terminal pitch of the panel in the multi-layer substrate of three layers is shown, but the matching may be performed not only in one layer but also in a plurality of layers (two or more layers).

【0077】なお、第1の層1、第2の層2、第3の層
3の各層はアルミナ基材の低温同時焼成セラミック基板
である。厚みはそれぞれ0.25mmのものを使用し
た。入力配線5、出力配線8、バス配線10はAu、A
g、AgPd、Cu等の単独またはそのいくつかの複合
物の金属ペーストの焼成物である。また、スルーホール
6、9、11、12、25、26、30も同様にAu、
Ag、AgPd、Cu等の金属ペーストの焼成物であ
る。また、接続端子13、27も同様にAu、Ag、A
gPd、Cu等の単独またはそのいくつかの複合物の金
属ペーストの焼成物である。それらはそれぞれの層毎に
公知の印刷方式によりパターニングされ、各層を重ね合
わせ、焼成して一体化し完成している。それぞれのパタ
ーニング焼成された金属の厚みは通常0.001mmか
ら0.05mm程度であるが、抵抗値を下げるために
0.05mmから0.2mm程度にしてもよい。
Each of the first layer 1, the second layer 2 and the third layer 3 is an alumina-based low temperature co-fired ceramic substrate. The thickness of each was 0.25 mm. The input wiring 5, the output wiring 8, and the bus wiring 10 are Au, A
It is a fired product of a metal paste of g, AgPd, Cu, etc. alone or some of their composites. Further, the through holes 6, 9, 11, 12, 25, 26, 30 are similarly Au,
It is a fired product of a metal paste such as Ag, AgPd, or Cu. Similarly, the connection terminals 13 and 27 are also Au, Ag, and A.
It is a fired product of a metal paste of gPd, Cu, etc. alone or some of their composites. Each layer is patterned by a known printing method, and the layers are stacked and baked to be integrated. The thickness of each patterned and baked metal is usually about 0.001 mm to 0.05 mm, but it may be about 0.05 mm to 0.2 mm in order to reduce the resistance value.

【0078】ただし、第1の層1の表面の入力配線5、
出力配線8および第3の層3の裏面の接続端子13、2
7は配線ピッチ、寸法精度等によっては、Au、Ag、
AgPd、Cu等の単独またはそのいくつかの複合物の
金属ペーストの全面印刷後、フォトリソ等によってパタ
ーン形成してもよい。この時のパターン厚みは0.00
1mmから0.2mm程度である。または印刷方式では
なくAu、Ag、Cu等の蒸着、またはスパッタ等によ
る薄膜形成後、フォトリソ、メッキ等の工程によってパ
ターン形成してもよい。この時のパターン厚みは0.0
005mmから0.1mm程度である。
However, the input wiring 5 on the surface of the first layer 1,
The output wiring 8 and the connection terminals 13 and 2 on the back surface of the third layer 3
7 is Au, Ag, depending on the wiring pitch, dimensional accuracy, etc.
The pattern may be formed by photolithography or the like after printing the entire surface of a metal paste of AgPd, Cu or the like or a composite thereof. The pattern thickness at this time is 0.00
It is about 1 mm to 0.2 mm. Alternatively, instead of the printing method, a thin film may be formed by vapor deposition of Au, Ag, Cu or the like, sputtering, or the like, and then pattern formation may be performed by a process such as photolithography or plating. The pattern thickness at this time is 0.0
It is about 005 mm to 0.1 mm.

【0079】図12は図11に示した一実施例の多層基
板を液晶表示パネルに接続する主要部分を分解して示
す。また、接続部の主要部分の断面(図12のX−X断
面)は実施例1と同様に図4のようになる。パネル16
において、多層基板14が搭載される部分に対応して、
パネル上に接続端子18およびバス配線28とその端部
に接続端子29がパターニングされている。接続端子1
8と29は直線上に配置されている。図12では、バス
配線28を実線で簡略表示しているが、配線抵抗や接続
抵抗等を考慮してパターン幅等を変えて、各配線間の抵
抗値を均一化している。パネル上のバス配線28はこの
多層基板間をつなぐバス配線の役割をしている。
FIG. 12 is an exploded view of a main part for connecting the multilayer substrate of the embodiment shown in FIG. 11 to a liquid crystal display panel. Further, the cross section of the main part of the connection portion (XX cross section in FIG. 12) is as shown in FIG. 4 as in the first embodiment. Panel 16
In, in correspondence with the portion where the multilayer substrate 14 is mounted,
The connection terminal 18 and the bus wiring 28 are patterned on the panel, and the connection terminal 29 is patterned at the end thereof. Connection terminal 1
8 and 29 are arranged on a straight line. In FIG. 12, the bus wiring 28 is simply indicated by a solid line, but the pattern width and the like are changed in consideration of the wiring resistance, the connection resistance, and the like to make the resistance value between the wirings uniform. The bus wiring 28 on the panel functions as a bus wiring connecting the multi-layer substrates.

【0080】この多層基板14の接続端子13とパネル
端子18、および接続端子27とパネル端子29は、接
続部材19によって接続が取られている。接続部材19
は電気的接続を確保していると同時にある程度多層基板
14のパネルへの固定も兼ねている。
The connection terminal 13 and the panel terminal 18, and the connection terminal 27 and the panel terminal 29 of the multilayer substrate 14 are connected by the connection member 19. Connection member 19
Secures electrical connection and at the same time fixes the multilayer substrate 14 to the panel to some extent.

【0081】ここで使用する接続部材19は異方性導電
膜であり、主に導電粒子と接着剤より構成されている。
この導電粒子は半田粒子、Ni、Au、Ag、Cu、P
b、Sn等の単独またはそのいくつかの混合、合金、ま
たはメッキ等による複合金属粒子、プラスチック粒子
(ポリスチレン、ポリカーボネート、アクリル等)にN
i、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb
等の単独またはそのいくつかをメッキした粒子、カーボ
ン粒子等である。また、この接着剤はスチレンブタジエ
ンスチレン(SBS)系、エポキシ系、アクリル系、ポ
リエステル系、ウレタン系等の単独またはそのいくつか
の混合または化合物である。この異方性導電膜をパネル
端子18と多層基板14の接続端子13、27との間に
配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬
化性とのブレンドタイプを使った場合には加熱加圧ヘッ
ドを多層基板14に押し当てることによって硬化接続さ
れる。また、この異方性導電膜にUV硬化性タイプを使
った場合には加圧ヘッドを多層基板14に押し当て、パ
ネル端子18、29(ガラス側)側からUV照射して硬
化させる。この接続端子13、27が一直線状に配置さ
れているため、この加圧ヘッドの形状は一文字形状でよ
く、簡単な圧着接続装置で接続が可能である。また、1
回の加圧工程でこの多層基板14の入出力端子をパネル
端子18、29とそれぞれ一括で接続できる。
The connecting member 19 used here is an anisotropic conductive film, and is mainly composed of conductive particles and an adhesive.
The conductive particles are solder particles, Ni, Au, Ag, Cu, P
b, Sn, etc., or a mixture of some of them, alloy, or composite metal particles by plating, etc., N in plastic particles (polystyrene, polycarbonate, acrylic, etc.)
i, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb
And the like, or particles obtained by plating some of them, carbon particles, and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound thereof. This anisotropic conductive film is arranged between the panel terminal 18 and the connection terminals 13 and 27 of the multilayer substrate 14, and the anisotropic conductive film is of thermosetting type or blend type of thermoplastic and thermosetting type. In some cases, a heating / pressing head is pressed against the multi-layer substrate 14 for curing connection. When a UV curable type is used for this anisotropic conductive film, a pressure head is pressed against the multilayer substrate 14 and UV is irradiated from the panel terminals 18, 29 (glass side) side to cure. Since the connection terminals 13 and 27 are arranged in a straight line, the pressure head may have a single letter shape and can be connected by a simple crimp connection device. Also, 1
The input / output terminals of the multi-layer substrate 14 can be collectively connected to the panel terminals 18 and 29 by a single pressing step.

【0082】他の接続部材として、異方性導電接着剤が
あり、主に導電粒子と接着剤より構成されている。この
導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、
Sn等の単独またはそのいくつかの混合、合金、または
メッキ等による複合金属粒子、プラスチック粒子(ポリ
スチレン、ポリカーボネート、アクリル等)にNi、C
o、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単
独またはそのいくつかをメッキした粒子、カーボン粒子
等である。また、この接着剤はスチレンブタジエンスチ
レン(SBS)系、エポキシ系、アクリル系、ポリエス
テル系、ウレタン系等の単独またはそのいくつかの混合
または化合物である。この異方性導電接着剤は液状、ま
たはペースト状であり、印刷方法、ディスペンサを使っ
たディスペンス方法等の公知の方法により、パネル端子
18の接続部分に配置する。異方性導電接着剤に熱硬化
性または熱可塑性と熱硬化性とのブレンドタイプを使っ
た場合には加熱加圧ヘッドを多層基板14に押し当てる
ことによって硬化接続される。また、この異方性導電接
着剤にUV硬化性タイプを使った場合には加圧ヘッドを
多層基板14に押し当て、パネル端子18、29(ガラ
ス側)側からUV照射して硬化させる。この接続端子1
3、27が一直線状に配置されているため、この加圧ヘ
ッドの形状は一文字形状でよく、簡単な圧着接続装置で
接続が可能である。また、1回の加圧工程でこの多層基
板14の入出力端子をパネル端子18、29とそれぞれ
一括で接続できる。
Another connecting member is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb,
Ni, C in Sn, etc. alone or in a mixture of some of them, alloys, composite metal particles by plating, etc., plastic particles (polystyrene, polycarbonate, acrylic, etc.)
These are particles of o, Pd, Au, Ag, Cu, Fe, Sn, Pb, etc., or particles obtained by plating some of them, carbon particles and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound thereof. This anisotropic conductive adhesive is in a liquid or paste form, and is arranged at the connection portion of the panel terminals 18 by a known method such as a printing method or a dispensing method using a dispenser. When a thermosetting type or a blend type of thermoplastic and thermosetting type is used for the anisotropic conductive adhesive, the heating and pressing head is pressed against the multi-layer substrate 14 for curing connection. When a UV curable type is used for this anisotropic conductive adhesive, a pressure head is pressed against the multilayer substrate 14 and UV irradiation is performed from the panel terminals 18, 29 (glass side) side to cure. This connection terminal 1
Since 3 and 27 are arranged in a straight line, the pressure head may have a single letter shape and can be connected by a simple crimp connection device. Further, the input / output terminals of the multi-layer substrate 14 can be connected to the panel terminals 18 and 29 collectively by one pressing step.

【0083】また、パネル端子18、28、29の露出
部分を腐食から守るために、モールド21が施されてい
る。合わせてモールド21は多層基板14をパネルに固
定する役割も持っている。このモールド材は、エポキ
シ、アクリル、ウレタン、ポリエステル等の単独または
そのいくつかの混合または化合物等であり、溶剤タイ
プ、熱硬化タイプ、光硬化タイプ等またはそれらの併用
タイプである。
A mold 21 is provided to protect the exposed portions of the panel terminals 18, 28 and 29 from corrosion. In addition, the mold 21 also has a role of fixing the multilayer substrate 14 to the panel. The molding material is epoxy, acrylic, urethane, polyester, etc. alone or a mixture or compound of some of them, and is a solvent type, a thermosetting type, a photocuring type or the like or a combination type thereof.

【0084】図4に示すようにパネル16の外形以内に
納まるようにコンパクトに搭載される。
As shown in FIG. 4, the panel 16 is compactly mounted so that it fits within the outer shape of the panel 16.

【0085】このように、多層基板間の導通をとる手段
として、パネル上にバス配線をすることは、このバス配
線がパネルの他の配線パターンと同時に形成されため、
別な工程は必要ない。また、ヒートシール等の別な部品
も必要ない。さらに、入出力端子の接続を一括でできる
ため接続工数が削減される。
As described above, the bus wiring is formed on the panel as a means for establishing continuity between the multi-layered boards, because the bus wiring is formed at the same time as other wiring patterns of the panel.
No additional steps are needed. Also, no separate parts such as heat seal are required. Further, since the input / output terminals can be collectively connected, the number of connecting steps can be reduced.

【0086】図13は図12の実施例とほぼ同じである
が、多層基板14の接続端子13がパネル16の内側に
配置されている。接続部の主要部分の断面(図13のY
−Y断面)は図10のようになり、パネル端子18から
パネル内部への配線長は図4の実施例より短くなり、配
線抵抗値を小さくする効果がある。
FIG. 13 is almost the same as the embodiment of FIG. 12, but the connection terminals 13 of the multilayer substrate 14 are arranged inside the panel 16. A cross section of the main part of the connection portion (Y in FIG. 13)
The (-Y cross section) is as shown in FIG. 10, and the wiring length from the panel terminal 18 to the inside of the panel is shorter than that of the embodiment of FIG. 4, which has the effect of reducing the wiring resistance value.

【0087】この多層基板14の接続端子13とパネル
端子18、および接続端子27とパネル端子29は、接
続部材19によって接続が取られている。接続部材19
は電気的接続を確保していると同時にある程度多層基板
14のパネルへの固定も兼ねている。
The connection terminal 13 and the panel terminal 18, and the connection terminal 27 and the panel terminal 29 of the multilayer substrate 14 are connected by the connection member 19. Connection member 19
Secures electrical connection and at the same time fixes the multilayer substrate 14 to the panel to some extent.

【0088】ここで使用する接続部材19は異方性導電
膜であり、主に導電粒子と接着剤より構成されている。
この導電粒子は半田粒子、Ni、Au、Ag、Cu、P
b、Sn等の単独またはそのいくつかの混合、合金、ま
たはメッキ等による複合金属粒子、プラスチック粒子
(ポリスチレン、ポリカーボネート、アクリル等)にN
i、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb
等の単独またはそのいくつかをメッキした粒子、カーボ
ン粒子等である。また、この接着剤はスチレンブタジエ
ンスチレン(SBS)系、エポキシ系、アクリル系、ポ
リエステル系、ウレタン系等の単独またはそのいくつか
の混合または化合物である。この異方性導電膜をパネル
端子18と多層基板14の接続端子13、27との間に
配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬
化性とのブレンドタイプを使った場合には加熱加圧ヘッ
ドを多層基板14に押し当てることによって硬化接続さ
れる。また、この異方性導電膜にUV硬化性タイプを使
った場合には加圧ヘッドを多層基板14に押し当て、パ
ネル端子18、29(ガラス側)側からUV照射して硬
化させる。この接続端子13、27が一直線状に配置さ
れているため、この加圧ヘッドの形状は一文字形状でよ
く、簡単な圧着接続装置で接続が可能である。また、1
回の加圧工程でこの多層基板14の入出力端子をパネル
端子18、29とそれぞれ一括で接続できる。
The connecting member 19 used here is an anisotropic conductive film, and is mainly composed of conductive particles and an adhesive.
The conductive particles are solder particles, Ni, Au, Ag, Cu, P
b, Sn, etc., or a mixture of some of them, alloy, or composite metal particles by plating, etc., N in plastic particles (polystyrene, polycarbonate, acrylic, etc.)
i, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb
And the like, or particles obtained by plating some of them, carbon particles, and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound thereof. This anisotropic conductive film is arranged between the panel terminal 18 and the connection terminals 13 and 27 of the multilayer substrate 14, and the anisotropic conductive film is of thermosetting type or blend type of thermoplastic and thermosetting type. In some cases, a heating / pressing head is pressed against the multi-layer substrate 14 for curing connection. When a UV curable type is used for this anisotropic conductive film, a pressure head is pressed against the multilayer substrate 14 and UV is irradiated from the panel terminals 18, 29 (glass side) side to cure. Since the connection terminals 13 and 27 are arranged in a straight line, the pressure head may have a single letter shape and can be connected by a simple crimp connection device. Also, 1
The input / output terminals of the multi-layer substrate 14 can be collectively connected to the panel terminals 18 and 29 by a single pressing step.

【0089】他の接続部材として、異方性導電接着剤が
あり、主に導電粒子と接着剤より構成されている。この
導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、
Sn等の単独またはそのいくつかの混合、合金、または
メッキ等による複合金属粒子、プラスチック粒子(ポリ
スチレン、ポリカーボネート、アクリル等)にNi、C
o、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単
独またはそのいくつかをメッキした粒子、カーボン粒子
等である。また、この接着剤はスチレンブタジエンスチ
レン(SBS)系、エポキシ系、アクリル系、ポリエス
テル系、ウレタン系等の単独またはそのいくつかの混合
または化合物である。この異方性導電接着剤は液状、ま
たはペースト状であり、印刷方法、ディスペンサを使っ
たディスペンス方法等の公知の方法により、パネル端子
18の接続部分に配置する。異方性導電接着剤に熱硬化
性または熱可塑性と熱硬化性とのブレンドタイプを使っ
た場合には加熱加圧ヘッドを多層基板14に押し当てる
ことによって硬化接続される。また、この異方性導電接
着剤にUV硬化性タイプを使った場合には加圧ヘッドを
多層基板14に押し当て、パネル端子18、29(ガラ
ス側)側からUV照射して硬化させる。この接続端子1
3、27が一直線状に配置されているため、この加圧ヘ
ッドの形状は一文字形状でよく、簡単な圧着接続装置で
接続が可能である。また、1回の加圧工程でこの多層基
板14の入出力端子をパネル端子18、29とそれぞれ
一括で接続できる。
Another connecting member is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb,
Ni, C in Sn, etc. alone or in a mixture of some of them, alloys, composite metal particles by plating, etc., plastic particles (polystyrene, polycarbonate, acrylic, etc.)
These are particles of o, Pd, Au, Ag, Cu, Fe, Sn, Pb, etc., or particles obtained by plating some of them, carbon particles and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound thereof. This anisotropic conductive adhesive is in a liquid or paste form, and is arranged at the connection portion of the panel terminals 18 by a known method such as a printing method or a dispensing method using a dispenser. When a thermosetting type or a blend type of thermoplastic and thermosetting type is used for the anisotropic conductive adhesive, the heating and pressing head is pressed against the multi-layer substrate 14 for curing connection. When a UV curable type is used for this anisotropic conductive adhesive, a pressure head is pressed against the multilayer substrate 14 and UV irradiation is performed from the panel terminals 18, 29 (glass side) side to cure. This connection terminal 1
Since 3 and 27 are arranged in a straight line, the pressure head may have a single letter shape and can be connected by a simple crimp connection device. Further, the input / output terminals of the multi-layer substrate 14 can be connected to the panel terminals 18 and 29 collectively by one pressing step.

【0090】また、パネル端子18、28、29の露出
部分を腐食から守るために、モールド21が施されてい
る。合わせてモールド21は多層基板14をパネルに固
定する役割も持っている。このモールド材は、エポキ
シ、アクリル、ウレタン、ポリエステル等の単独または
そのいくつかの混合または化合物等であり、溶剤タイ
プ、熱硬化タイプ、光硬化タイプ等またはそれらの併用
タイプである。
A mold 21 is provided to protect the exposed portions of the panel terminals 18, 28 and 29 from corrosion. In addition, the mold 21 also has a role of fixing the multilayer substrate 14 to the panel. The molding material is epoxy, acrylic, urethane, polyester, etc. alone or a mixture or compound of some of them, and is a solvent type, a thermosetting type, a photocuring type or the like or a combination type thereof.

【0091】図10に示すようにパネル16の外形以内
に納まるようにコンパクトに搭載される。
As shown in FIG. 10, the panel 16 is compactly mounted so that it fits within the outer shape of the panel 16.

【0092】このように、多層基板間の導通をとる手段
として、パネル上にバス配線をすることは、このバス配
線がパネルの他の配線パターンと同時に形成されため、
別な工程は必要ない。また、ヒートシール等の別な部品
も必要ない。さらに、入出力端子の接続を一括でできる
ため接続工数が削減される。
As described above, the bus wiring is formed on the panel as a means for establishing continuity between the multi-layered boards, because the bus wiring is formed at the same time as other wiring patterns of the panel.
No additional steps are needed. Also, no separate parts such as heat seal are required. Further, since the input / output terminals can be collectively connected, the number of connecting steps can be reduced.

【0093】図14は図12の実施例とほぼ同じである
が、パネル上のバス配線28が多層基板14の搭載され
るエリアだけではなく、パネル内部の表示に影響のない
エリアにも配線されている。したがって、バス配線28
に使えるエリアが広くなり、配線抵抗値をより小さくす
るように、多層基板14の搭載エリアを大きくすること
なしにバス配線幅を大きくすることが可能である。ここ
でバス配線の抵抗値を小さくすることは液晶表示装置の
表示品質を向上させる効果がある。接続部の主要部分の
断面(図14のZ−Z断面)は図10のようになり、多
層基板14の搭載エリアをよりコンパクトにできた、表
示品質のよい液晶表示装置とすることができる。
FIG. 14 is almost the same as the embodiment of FIG. 12, but the bus wiring 28 on the panel is wired not only in the area where the multilayer substrate 14 is mounted but also in the area inside the panel which does not affect the display. ing. Therefore, the bus wiring 28
It is possible to increase the bus wiring width without increasing the mounting area of the multilayer substrate 14 so that the area that can be used for the wiring becomes wider and the wiring resistance value becomes smaller. Here, reducing the resistance value of the bus wiring has the effect of improving the display quality of the liquid crystal display device. The cross section (ZZ cross section in FIG. 14) of the main part of the connection portion is as shown in FIG. 10, and the liquid crystal display device having a good display quality can be obtained by making the mounting area of the multilayer substrate 14 more compact.

【0094】この多層基板14の接続端子13とパネル
端子18、および接続端子27とパネル端子29は、接
続部材19によって接続が取られている。接続部材19
は電気的接続を確保していると同時にある程度多層基板
14のパネルへの固定も兼ねている。
The connection terminal 13 and the panel terminal 18, and the connection terminal 27 and the panel terminal 29 of the multilayer substrate 14 are connected by the connection member 19. Connection member 19
Secures electrical connection and at the same time fixes the multilayer substrate 14 to the panel to some extent.

【0095】ここで使用する接続部材19は異方性導電
膜であり、主に導電粒子と接着剤より構成されている。
この導電粒子は半田粒子、Ni、Au、Ag、Cu、P
b、Sn等の単独またはそのいくつかの混合、合金、ま
たはメッキ等による複合金属粒子、プラスチック粒子
(ポリスチレン、ポリカーボネート、アクリル等)にN
i、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb
等の単独またはそのいくつかをメッキした粒子、カーボ
ン粒子等である。また、この接着剤はスチレンブタジエ
ンスチレン(SBS)系、エポキシ系、アクリル系、ポ
リエステル系、ウレタン系等の単独またはそのいくつか
の混合または化合物である。この異方性導電膜をパネル
端子18と多層基板14の接続端子13、27との間に
配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬
化性とのブレンドタイプを使った場合には加熱加圧ヘッ
ドを多層基板14に押し当てることによって硬化接続さ
れる。また、この異方性導電膜にUV硬化性タイプを使
った場合には加圧ヘッドを多層基板14に押し当て、パ
ネル端子18、29(ガラス側)側からUV照射して硬
化させる。この接続端子13、27が一直線状に配置さ
れているため、この加圧ヘッドの形状は一文字形状でよ
く、簡単な圧着接続装置で接続が可能である。また、1
回の加圧工程でこの多層基板14の入出力端子をパネル
端子18、29とそれぞれ一括で接続できる。
The connecting member 19 used here is an anisotropic conductive film, and is mainly composed of conductive particles and an adhesive.
The conductive particles are solder particles, Ni, Au, Ag, Cu, P
b, Sn, etc., or a mixture of some of them, alloy, or composite metal particles by plating, etc., N in plastic particles (polystyrene, polycarbonate, acrylic, etc.)
i, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb
And the like, or particles obtained by plating some of them, carbon particles, and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound thereof. This anisotropic conductive film is arranged between the panel terminal 18 and the connection terminals 13 and 27 of the multilayer substrate 14, and the anisotropic conductive film is of thermosetting type or blend type of thermoplastic and thermosetting type. In some cases, a heating / pressing head is pressed against the multi-layer substrate 14 for curing connection. When a UV curable type is used for this anisotropic conductive film, a pressure head is pressed against the multilayer substrate 14 and UV is irradiated from the panel terminals 18, 29 (glass side) side to cure. Since the connection terminals 13 and 27 are arranged in a straight line, the pressure head may have a single letter shape and can be connected by a simple crimp connection device. Also, 1
The input / output terminals of the multi-layer substrate 14 can be collectively connected to the panel terminals 18 and 29 by a single pressing step.

【0096】他の接続部材として、異方性導電接着剤が
あり、主に導電粒子と接着剤より構成されている。この
導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、
Sn等の単独またはそのいくつかの混合、合金、または
メッキ等による複合金属粒子、プラスチック粒子(ポリ
スチレン、ポリカーボネート、アクリル等)にNi、C
o、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単
独またはそのいくつかをメッキした粒子、カーボン粒子
等である。また、この接着剤はスチレンブタジエンスチ
レン(SBS)系、エポキシ系、アクリル系、ポリエス
テル系、ウレタン系等の単独またはそのいくつかの混合
または化合物である。この異方性導電接着剤は液状、ま
たはペースト状であり、印刷方法、ディスペンサを使っ
たディスペンス方法等の公知の方法により、パネル端子
18の接続部分に配置する。異方性導電接着剤に熱硬化
性または熱可塑性と熱硬化性とのブレンドタイプを使っ
た場合には加熱加圧ヘッドを多層基板14に押し当てる
ことによって硬化接続される。また、この異方性導電接
着剤にUV硬化性タイプを使った場合には加圧ヘッドを
多層基板14に押し当て、パネル端子18、29(ガラ
ス側)側からUV照射して硬化させる。この接続端子1
3、27が一直線状に配置されているため、この加圧ヘ
ッドの形状は一文字形状でよく、簡単な圧着接続装置で
接続が可能である。また、1回の加圧工程でこの多層基
板14の入出力端子をパネル端子18、29とそれぞれ
一括で接続できる。
As another connecting member, there is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb,
Ni, C in Sn, etc. alone or in a mixture of some of them, alloys, composite metal particles by plating, etc., plastic particles (polystyrene, polycarbonate, acrylic, etc.)
These are particles of o, Pd, Au, Ag, Cu, Fe, Sn, Pb, etc., or particles obtained by plating some of them, carbon particles and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound thereof. This anisotropic conductive adhesive is in a liquid or paste form, and is arranged at the connection portion of the panel terminals 18 by a known method such as a printing method or a dispensing method using a dispenser. When a thermosetting type or a blend type of thermoplastic and thermosetting type is used for the anisotropic conductive adhesive, the heating and pressing head is pressed against the multi-layer substrate 14 for curing connection. When a UV curable type is used for this anisotropic conductive adhesive, a pressure head is pressed against the multilayer substrate 14 and UV irradiation is performed from the panel terminals 18, 29 (glass side) side to cure. This connection terminal 1
Since 3 and 27 are arranged in a straight line, the pressure head may have a single letter shape and can be connected by a simple crimp connection device. Further, the input / output terminals of the multi-layer substrate 14 can be connected to the panel terminals 18 and 29 collectively by one pressing step.

【0097】また、パネル端子18、28、29の露出
部分を腐食から守るために、モールド21が施されてい
る。合わせてモールド21は多層基板14をパネルに固
定する役割も持っている。このモールド材は、エポキ
シ、アクリル、ウレタン、ポリエステル等の単独または
そのいくつかの混合または化合物等であり、溶剤タイ
プ、熱硬化タイプ、光硬化タイプ等またはそれらの併用
タイプである。
A mold 21 is provided to protect the exposed portions of the panel terminals 18, 28 and 29 from corrosion. In addition, the mold 21 also has a role of fixing the multilayer substrate 14 to the panel. The molding material is epoxy, acrylic, urethane, polyester, etc. alone or a mixture or compound of some of them, and is a solvent type, a thermosetting type, a photocuring type or the like or a combination type thereof.

【0098】図10に示すようにパネル16の外形以内
に納まるようにコンパクトに搭載される。
As shown in FIG. 10, the panel 16 is compactly mounted so that it fits within the outer shape of the panel 16.

【0099】このように、多層基板間の導通をとる手段
として、パネル上にバス配線をすることは、このバス配
線がパネルの他の配線パターンと同時に形成されるた
め、別な工程が必要ないこと、またヒートシール等の別
な部品も必要ないこと、さらに、入出力端子の接続を一
括でできるため接続工数が削減されること等により、よ
り安く液晶表示装置を供給できる。
As described above, the bus wiring is formed on the panel as a means for establishing electrical continuity between the multi-layered boards, since this bus wiring is formed at the same time as other wiring patterns of the panel, no separate step is required. In addition, a separate component such as a heat seal is not required, and further, since the input / output terminals can be collectively connected, the number of connecting steps can be reduced, so that the liquid crystal display device can be supplied at a lower cost.

【0100】さらに、本実施例の多層基板を用いること
によって、従来、TAB方式では別のバス基板を用いて
バス配線のクロス配線を行っていたものを、同一多層基
板内でクロス配線を処理できている。したがって、基板
内の配線を高密度にすることによってTAB方式よりコ
ンパクト化が可能であり、さらに別のバス基板を使わな
いため低価格化が可能である。
Further, by using the multi-layer substrate of this embodiment, it is possible to process the cross wiring in the same multi-layer substrate, which has conventionally been used for cross wiring of the bus wiring by using another bus substrate in the TAB method. ing. Therefore, by densifying the wiring in the board, the size can be made smaller than that of the TAB method, and the cost can be reduced because another bus board is not used.

【0101】また、従来のCOG方式ではパネル基板上
でバス配線のクロス配線を行っていたため、バス配線の
エリアが広く必要であり、また配線抵抗値を低くするた
めに金属配線が必要でありコスト高となるのに対して、
本実施例の多層基板を用いることによって、COG方式
よりバス配線エリアの省スペース化、および低価格化が
可能である。
Further, in the conventional COG method, since the bus wiring is cross-wired on the panel substrate, a large area for the bus wiring is required, and also metal wiring is required to reduce the wiring resistance value, and the cost is reduced. While it becomes high,
By using the multilayer substrate of this embodiment, it is possible to save the bus wiring area and reduce the cost as compared with the COG method.

【0102】〔実施例6〕以下本実施例を図15、図1
6、図17、図18を用いて説明する。
[Sixth Embodiment] This embodiment will be described with reference to FIGS.
6, FIG. 17 and FIG.

【0103】図15は本発明の液晶表示装置において、
2個の液晶駆動用半導体チップをひとつの多層基板表面
にフェイスダウンボンディングした一実施例の多層基板
を分解して示した斜視図である。
FIG. 15 shows the liquid crystal display device of the present invention.
It is a perspective view which decomposed | disassembled and showed the multilayer substrate of one Example which carried out the face-down bonding of the two liquid crystal drive semiconductor chips on the surface of one multilayer substrate.

【0104】1、2、3は本実施例の多層(3層)基板
の各層で、1は第1の層、2は第2の層、3は第3の層
であり、液晶駆動用半導体チップ4、4’は公知の方法
(例えば、半導体のAuバンプをAgペーストを用いて
基板に接続する方法、または異方性導電膜を用いる方
法、または半田バンプを用いたフリップチップ方法等)
により第1の層1の表面にフェイスダウンボンディング
されている。ボンディング後は、液晶駆動用半導体チッ
プ4、4’の周囲および液晶駆動用半導体チップ4、
4’と第1の層1の表面との間は腐食防止および補強の
ためにモールド20を施してある。このモールド材とし
て、エポキシ、アクリル、ウレタン、ポリエステル等の
単独またはそのいくつかの混合または化合物であり、溶
剤タイプ、熱硬化タイプ、光硬化タイプまたはそれらの
併用タイプである。第1の層1の表面には、液晶駆動用
半導体チップ4、4’の入力パッドに対応する入力配線
5、5’がパターニングされている。また、入力配線
5、5’はスルーホール6を介して第2の層2のバス配
線10に接続されている。さらに、入力配線5、5’の
先端には隣接の他の同様な多層基板とワイヤーボンディ
ングするためのランド7が形成されている。
Reference numerals 1, 2, and 3 are layers of the multi-layer (three-layer) substrate of this embodiment, 1 is a first layer, 2 is a second layer, and 3 is a third layer. The chips 4 and 4'are known methods (for example, a method of connecting a semiconductor Au bump to a substrate using Ag paste, a method of using an anisotropic conductive film, or a flip chip method of using a solder bump).
Is face-down bonded to the surface of the first layer 1. After bonding, the periphery of the liquid crystal driving semiconductor chips 4, 4'and the liquid crystal driving semiconductor chips 4,
A mold 20 is provided between 4'and the surface of the first layer 1 for corrosion prevention and reinforcement. The molding material may be epoxy, acrylic, urethane, polyester, etc. alone or a mixture or compound thereof, and may be a solvent type, a thermosetting type, a photocuring type or a combination type thereof. Input wirings 5 and 5'corresponding to the input pads of the liquid crystal driving semiconductor chips 4 and 4'are patterned on the surface of the first layer 1. The input wirings 5 and 5 ′ are connected to the bus wiring 10 of the second layer 2 through the through holes 6. Further, lands 7 are formed at the tips of the input wirings 5 and 5'for wire bonding with other similar multilayer substrates adjacent to each other.

【0105】また、第1の層1の表面には、液晶駆動用
半導体チップ4、4’の出力パッドに対応する出力配線
8、8’がパターニングされている。ここで、液晶駆動
用半導体チップ4、4’の出力パッドピッチよりパネル
の端子ピッチの方が大きいため、それぞれの出力パッド
とパネルの端子が対応するように第1の層1上でパター
ンを広げて配線されている。さらに、出力配線8、8’
の先端にスルーホール9を形成し、第2の層2のスルー
ホール11を通り、第3の層3のスルーホール12を介
してパネルとの接続端子13に接続している。
On the surface of the first layer 1, output wirings 8 and 8'corresponding to the output pads of the liquid crystal driving semiconductor chips 4 and 4'are patterned. Here, since the panel terminal pitch is larger than the output pad pitch of the liquid crystal driving semiconductor chips 4 and 4 ', the pattern is spread on the first layer 1 so that the respective output pads correspond to the panel terminals. Is wired. In addition, output wiring 8, 8 '
A through hole 9 is formed at the tip of the second layer 2, passes through the through hole 11 of the second layer 2, and is connected to the connection terminal 13 with the panel through the through hole 12 of the third layer 3.

【0106】なお、第1の層1、第2の層2、第3の層
3の各層はアルミナ基材の低温同時焼成セラミック基板
である。厚みはそれぞれ0.25mmのものを使用し
た。入力配線5、5’、出力配線8、8’、バス配線1
0はAu、Ag、AgPd、Cu等の金属ペーストの焼
成物である。また、スルーホール6、9、11、12も
同様にAu、Ag、AgPd、Cu等の金属ペーストの
焼成物である。また、ランド7、接続端子13も同様に
Au、Ag、AgPd、Cu等の金属ペーストの焼成物
である。それらはそれぞれの層毎に公知の印刷方式によ
りパターニングされ、各層を重ね合わせ、焼成して一体
化し完成している。それぞれのパターニング焼成された
金属の厚みは通常0.001mmから0.05mm程度
であるが、抵抗値を下げるために0.05mmから0.
2mm程度にしてもよい。
The first layer 1, the second layer 2 and the third layer 3 are low temperature co-fired ceramic substrates of alumina base material. The thickness of each was 0.25 mm. Input wiring 5, 5 ', output wiring 8, 8', bus wiring 1
Reference numeral 0 is a fired product of a metal paste of Au, Ag, AgPd, Cu or the like. Similarly, the through holes 6, 9, 11, and 12 are also fired products of metal paste such as Au, Ag, AgPd, and Cu. Similarly, the land 7 and the connection terminal 13 are also fired products of metal paste such as Au, Ag, AgPd, and Cu. Each layer is patterned by a known printing method, and the layers are stacked and baked to be integrated. The thickness of each patterned and baked metal is usually about 0.001 mm to 0.05 mm, but in order to reduce the resistance value, it is 0.05 mm to 0.1 mm.
It may be about 2 mm.

【0107】ただし、第1の層1の表面の入力配線
5、、5’、ランド7、出力配線8、8’および第3の
層3の裏面の接続端子13は配線ピッチ、寸法精度等に
よっては、Au、Ag、AgPd、Cu等の金属ペース
トの全面印刷後、フォトリソ等によってパターン形成し
てもよい。この時のパターン厚みは0.001mmから
0.2mm程度である。または印刷方式ではなくAu、
Ag、Cu等の蒸着、またはスパッタ等による薄膜形成
後、フォトリソ、メッキ等の工程によってパターン形成
してもよい。この時のパターン厚みは0.0005mm
から0.1mm程度である。
However, the input wirings 5 and 5 ', the lands 7, the output wirings 8 and 8'on the front surface of the first layer 1 and the connection terminals 13 on the back surface of the third layer 3 depend on the wiring pitch, dimensional accuracy, and the like. May be patterned by photolithography or the like after the entire surface of a metal paste such as Au, Ag, AgPd or Cu is printed. The pattern thickness at this time is about 0.001 mm to 0.2 mm. Or instead of printing method, Au,
After forming a thin film by vapor deposition of Ag, Cu or the like, or by sputtering, a pattern may be formed by steps such as photolithography and plating. The pattern thickness at this time is 0.0005 mm
To about 0.1 mm.

【0108】このように、ひとつの多層基板に2個の液
晶駆動用半導体チップをボンディングすることは、ひと
つの多層基板に1個の液晶駆動用半導体チップをボンデ
ィングしたもの2個分と比較すると、入出力配線を効率
よく配線でき、半導体チップも効率よく配置できるた
め、必要な多層基板の面積は小さくなり、部品費を安く
できる。また、多層基板を個々にばらす(ダイシング、
またはブレイク等)工数や半導体チップをボンディン
グ、モールドするための多層基板のセット、リセットの
工数等も削減でき、コストダウンができる。
As described above, bonding two liquid crystal driving semiconductor chips to one multi-layered substrate is as compared with two bonding of one liquid crystal driving semiconductor chip to one multi-layered substrate. Since the input / output wiring can be efficiently arranged and the semiconductor chips can also be arranged efficiently, the required area of the multilayer substrate can be reduced, and the cost of parts can be reduced. Also, separate the multi-layer substrate (dicing,
(Break or the like) and man-hours for setting and resetting a multi-layer substrate for bonding and molding a semiconductor chip can be reduced, and the cost can be reduced.

【0109】図16は図15に示した一実施例の多層基
板を液晶表示パネルに接続した一実施例を示す。
FIG. 16 shows an embodiment in which the multilayer substrate of the embodiment shown in FIG. 15 is connected to a liquid crystal display panel.

【0110】図17は図16の接続部の主要部分を拡大
して示す。
FIG. 17 is an enlarged view of the main part of the connecting portion shown in FIG.

【0111】図18は図16の接続部の主要部分の断面
を示す。
FIG. 18 shows a cross section of the main part of the connection portion shown in FIG.

【0112】液晶表示のパネル(例えば640*480
ドット表示)16に図15に示した一実施例の多層基板
14をX側に8個、Y側に5個をそれぞれパネル端子1
8に接続してある。ただし、図16ではX側の4個とY
側の5個は表示していない。多層基板14の端子13と
パネル端子18は、接続部材19によって接続が取られ
ている。導電部材19は電気的接続を確保していると同
時にある程度多層基板14のパネルへの固定も兼ねてい
る。
A liquid crystal display panel (for example, 640 * 480)
The dot display 16 indicates the multi-layer substrate 14 of the embodiment shown in FIG.
It is connected to 8. However, in FIG. 16, four on the X side and Y
The five on the side are not shown. The terminal 13 and the panel terminal 18 of the multilayer substrate 14 are connected by the connecting member 19. The conductive member 19 not only secures electrical connection but also serves to fix the multilayer substrate 14 to the panel to some extent.

【0113】ここで使用する接続部材19は異方性導電
膜であり、主に導電粒子と接着剤より構成されている。
この導電粒子は半田粒子、Ni、Au、Ag、Cu、P
b、Sn等の単独または複数の混合、合金、またはメッ
キ等による複合金属粒子、プラスチック粒子(ポリスチ
レン、ポリカーボネート、アクリル等)にNi、Au、
Cu、Fe等の単独または複数のメッキをした粒子、カ
ーボン粒子等である。また、この接着剤はスチレンブタ
ジエンスチレン(SBS)系、エポキシ系、アクリル
系、ポリエステル系、ウレタン系等の単独または複数の
混合または化合物である。この異方性導電膜をパネル端
子18と多層基板14の接続端子13との間に配置し、
異方性導電膜に熱硬化性または熱可塑性と熱硬化性との
ブレンドタイプの接着剤を使った場合には加熱加圧ヘッ
ドを多層基板14に押し当てることによって硬化接続さ
れる。また、異方性導電膜にUV硬化性タイプの接着剤
を使った場合には加圧ヘッドを多層基板14に押し当
て、パネル端子18(ガラス側)側からUV照射して硬
化させる。
The connecting member 19 used here is an anisotropic conductive film, and is mainly composed of conductive particles and an adhesive.
The conductive particles are solder particles, Ni, Au, Ag, Cu, P
b, Sn, etc., single or plural mixtures, alloys, composite metal particles by alloying or plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.) with Ni, Au,
These are particles of single or multiple plating such as Cu and Fe, carbon particles and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound. This anisotropic conductive film is arranged between the panel terminal 18 and the connection terminal 13 of the multilayer substrate 14,
When a thermosetting or a blend type adhesive of thermoplasticity and thermosetting is used for the anisotropic conductive film, it is cured and connected by pressing a heating and pressing head against the multilayer substrate 14. When a UV curable type adhesive is used for the anisotropic conductive film, a pressure head is pressed against the multilayer substrate 14 and UV is applied from the panel terminal 18 (glass side) side to cure.

【0114】他の接続部材として、異方性導電接着剤が
あり、主に導電粒子と接着剤より構成されている。この
導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、
Sn等の単独または複数の混合、合金、またはメッキ等
による複合金属粒子、プラスチック粒子(ポリスチレ
ン、ポリカーボネート、アクリル等)にNi、Au、C
u、Fe等の単独または複数のメッキをした粒子、カー
ボン粒子等である。また、この接着剤はスチレンブタジ
エンスチレン(SBS)系、エポキシ系、アクリル系、
ポリエステル系、ウレタン系等の単独または複数の混合
または化合物である。この異方性導電接着剤は液状、ま
たはペースト状であり、印刷方法、ディスペンサを使っ
たディスペンス方法等の公知の方法により、パネル端子
16の接続部分に配置する。異方性導電接着剤に熱硬化
性または熱可塑性と熱硬化性とのブレンドタイプの接着
剤を使った場合には加熱加圧ヘッドを多層基板14に押
し当てることによって硬化接続される。また、異方性導
電接着剤にUV硬化性タイプの接着剤を使った場合には
加圧ヘッドを多層基板14に押し当て、パネル端子18
(ガラス側)側からUV照射して硬化させる。
Another connecting member is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb,
Ni, Au, C on composite metal particles or plastic particles (polystyrene, polycarbonate, acrylic, etc.) obtained by mixing Sn, etc. singly or in combination, alloys, or plating
These are particles of u, Fe, etc., which are plated alone or in plural, carbon particles and the like. Also, this adhesive is styrene butadiene styrene (SBS) type, epoxy type, acrylic type,
It is a single compound or a mixture or compounds of polyester compounds and urethane compounds. This anisotropic conductive adhesive is in a liquid or paste form, and is arranged at the connection portion of the panel terminals 16 by a known method such as a printing method or a dispensing method using a dispenser. When a thermosetting or a blend type adhesive of thermoplasticity and thermosetting is used as the anisotropic conductive adhesive, the heating and pressing head is pressed against the multilayer substrate 14 for curing and connection. When a UV curable adhesive is used as the anisotropic conductive adhesive, the pressure head is pressed against the multilayer substrate 14 to remove the panel terminal 18
UV irradiation is performed from the (glass side) side to cure.

【0115】また、パネル端子18の露出部分を腐食か
ら守るために、モールド21が施されている。合わせて
モールド21は多層基板14をパネルに固定する役割も
持っている。このモールド材としては、エポキシ、アク
リル、ウレタン、ポリエステル等の単独またはそのいく
つかの混合または化合物であり、溶剤タイプ、熱硬化タ
イプ、光硬化タイプまたはそれらの併用タイプである。
A mold 21 is provided to protect the exposed portion of the panel terminal 18 from corrosion. In addition, the mold 21 also has a role of fixing the multilayer substrate 14 to the panel. The molding material may be epoxy, acrylic, urethane, polyester, etc., or a mixture or compound of some of them, and may be a solvent type, a thermosetting type, a photocuring type or a combination thereof.

【0116】隣接する多層基板14間のバス配線の接続
は、ランド7を介してワイヤー15によってワイヤーボ
ンディングされている。ワイヤー15として、Au、A
l、Cu等の金属またはそれらの金属の合金(Be、S
i、Mg等を含有するものも含む)を使用できる。ワイ
ヤーボンディングされる幅は多層基板の幅以内に納ま
り、図18に示すようにパネル16の外形以内に納まる
ようにコンパクトに搭載される。
The connection of the bus wiring between the adjacent multilayer substrates 14 is wire-bonded by the wire 15 via the land 7. As wire 15, Au, A
l, Cu and other metals or alloys of these metals (Be, S
i, Mg, etc. are also included). The width to be wire-bonded is within the width of the multi-layer substrate, and the panel 16 is compactly mounted within the outer shape of the panel 16 as shown in FIG.

【0117】ここで、ひとつの多層基板に2個の液晶駆
動用半導体チップをボンディングしたものを使用してい
るので、ひとつの多層基板に1個の液晶駆動用半導体チ
ップをボンディングしたものを接続した場合より、多層
基板間の接続箇所は、8箇所削減(14箇所から6箇所
になっている)できている。これにともなって、ワイヤ
ー15の部材の削減、およびワイヤーボンディングの工
数の削減ができている。
Here, since one liquid crystal driving semiconductor chip bonded to one multi-layer substrate is used, one liquid crystal driving semiconductor chip bonded to one multi-layer substrate is connected. In some cases, the number of connecting points between the multilayer substrates has been reduced to eight (from fourteen to six). Along with this, the number of members of the wire 15 and the number of wire bonding steps can be reduced.

【0118】このように、本実施例の多層基板を用いる
ことによって、従来、TAB方式では別のバス基板を用
いてバス配線のクロス配線を行っていたものを、同一多
層基板内でクロス配線を処理できている。したがって、
基板内の配線を高密度にすることによってTAB方式よ
りコンパクト化が可能であり、さらに別のバス基板を使
わないため低価格化が可能である。
As described above, by using the multi-layer substrate of this embodiment, the cross wiring of the bus wiring is conventionally performed by using another bus substrate in the TAB method, but the cross wiring is performed in the same multi-layer substrate. It has been processed. Therefore,
By making the wiring in the board high density, it is possible to make it more compact than the TAB method, and it is possible to reduce the cost because another bus board is not used.

【0119】また、従来のCOG方式ではパネル基板上
でバス配線のクロス配線を行っていたため、バス配線の
エリアが広く必要であり、また配線抵抗値を低くするた
めに金属配線が必要でありコスト高となるのに対して、
本実施例の多層基板を用いることによって、COG方式
よりバス配線エリアの省スペース化、および低価格化が
可能である。
Further, in the conventional COG method, the bus wiring is cross-wired on the panel substrate, so that a large area for the bus wiring is required, and metal wiring is required to reduce the wiring resistance value, and the cost is reduced. While it becomes high,
By using the multilayer substrate of this embodiment, it is possible to save the bus wiring area and reduce the cost as compared with the COG method.

【0120】〔実施例7〕本実施例を図19を用いて説
明する。
[Embodiment 7] This embodiment will be described with reference to FIG.

【0121】図19は本発明の液晶表示装置において、
2個の液晶駆動用半導体チップをひとつの多層基板表面
にワイヤーボンディングした一実施例の多層基板を分解
して示した斜視図である。
FIG. 19 shows the liquid crystal display device of the present invention.
It is a perspective view which decomposed | disassembled and showed the multilayer substrate of one Example which wire-bonded the two semiconductor chips for liquid crystal drive to the surface of one multilayer substrate.

【0122】多層基板の第1の層1の表面に、液晶駆動
用半導体チップ4、4’の入出力パッドに対応して入力
配線5、5’および出力配線8、8’にワイヤーボンデ
ィング用ランド22が形成されている。その他、パター
ン、スルーホール、多層基板の形成方法、構成および構
造は、実施例1と同様である。
On the surface of the first layer 1 of the multilayer substrate, wire bonding lands are formed on the input wirings 5 and 5'and the output wirings 8 and 8'corresponding to the input / output pads of the liquid crystal driving semiconductor chips 4 and 4 '. 22 is formed. In addition, the pattern, the through hole, the method of forming the multilayer substrate, the configuration, and the structure are the same as those in the first embodiment.

【0123】液晶駆動用半導体チップの裏面を多層基板
の表面に固定し液晶駆動用半導体チップ4、4’の入出
力パッドとそれぞれに対応する多層基板の第1の層1の
表面のランド22をワイヤーボンディングする。ワイヤ
ー23は実施例6の多層基板間の接続に使用したものと
同様なものが使用可能である。また、図示は省略してあ
るが実施例6と同様にボンディング部およびワイヤー部
を同様な材質のモールド材でモールドしてある。
The back surface of the liquid crystal driving semiconductor chip is fixed to the front surface of the multi-layer substrate, and the land 22 on the front surface of the first layer 1 of the multi-layer substrate corresponding to the input / output pads of the liquid crystal driving semiconductor chips 4 and 4'is provided. Wire bond. As the wire 23, the same wire as that used for the connection between the multilayer substrates of the sixth embodiment can be used. Although not shown, the bonding portion and the wire portion are molded with the same molding material as in the sixth embodiment.

【0124】さらに、隣接する多層基板間のバス配線の
接続は、実施例6と同様にワイヤーボンディングされて
いる。同様に、図示は省略してあるが実施例6と同様に
ボンディング部およびワイヤー部を同様な材質のモール
ド材でモールドしてある。
Furthermore, the connection of the bus wiring between the adjacent multilayer substrates is wire-bonded as in the sixth embodiment. Similarly, although not shown, the bonding portion and the wire portion are molded with the same molding material as in the sixth embodiment.

【0125】このように、本実施例の多層基板を用いる
ことによっても、従来のTAB方式、COG方式より、
実施例6と同様に、コンパクト化、低価格化が可能であ
る。 〔実施例8〕本実施例を図20を用いて説明する。
As described above, by using the multilayer substrate of this embodiment, the conventional TAB system and COG system
Similar to the sixth embodiment, it is possible to reduce the size and cost. [Embodiment 8] This embodiment will be described with reference to FIG.

【0126】図20は本発明の液晶表示装置において、
実施例6と同様に、2個の液晶駆動用半導体チップ4、
4’をひとつの多層基板表面にフェイスダウンボンディ
ングした多層基板14を液晶表示パネルのパネル端子1
8に接続部材19を使って接続されている。接続部の主
要部分は実施例6の図18と同様である。ただし、多層
基板の第1の層1の入力配線の先端はワイヤーボンディ
ング用のランドではなく、ヒートシール、またはフレキ
シブル基板を接続するのに適した形状をしている。
FIG. 20 shows the liquid crystal display device of the present invention.
As in the sixth embodiment, two liquid crystal driving semiconductor chips 4,
The panel terminal 1 of the liquid crystal display panel is a multilayer substrate 14 in which 4'is face-down bonded onto the surface of one multilayer substrate.
8 is connected using a connecting member 19. The main part of the connecting portion is the same as that in FIG. 18 of the sixth embodiment. However, the tip of the input wiring of the first layer 1 of the multilayer substrate is not a land for wire bonding but has a shape suitable for heat sealing or for connecting a flexible substrate.

【0127】隣接する多層基板14間のバス配線の接続
は、接続基板24を使って接続している。接続基板24
としてはヒートシール、またはフレキシブル基板を用い
ることができる。
The connection of the bus wiring between the adjacent multilayer substrates 14 is made by using the connection substrate 24. Connection board 24
A heat seal or a flexible substrate can be used as the material.

【0128】接続基板24の接続される幅は多層基板1
4の幅以内に納まり、実施例6の図18に示すように、
同様にパネル16の外形以内に納まるようにコンパクト
に搭載される。
The width of connection of the connection board 24 is equal to that of the multilayer board 1.
Within the width of 4, and as shown in FIG.
Similarly, it is compactly mounted so that it fits within the outer shape of the panel 16.

【0129】このように、本実施例の多層基板を用いる
ことによっても、従来のTAB方式、COG方式より、
実施例6と同様に、コンパクト化、低価格化が可能であ
る。また、液晶駆動用半導体チップの多層基板表面への
接続、隣接する多層基板間の電気的接続については、実
施例6、7、および8に示すものをそれぞれに組み合わ
せて使用することも同様に可能であり、それぞれの場合
においても同様にコンパクト化、低価格化が可能であ
る。
As described above, by using the multilayer substrate of this embodiment, the conventional TAB system and COG system
Similar to the sixth embodiment, it is possible to reduce the size and cost. Further, regarding the connection of the liquid crystal driving semiconductor chip to the surface of the multilayer substrate and the electrical connection between the adjacent multilayer substrates, it is also possible to use the combinations shown in Examples 6, 7 and 8 in combination. In each case, it is possible to make the device compact and reduce the price.

【0130】その他に、本実施例の半導体チップを実装
した多層基板、およびその多層基板を他の表示装置また
は電子印字装置に実装することは、半導体チップの種類
をプラズマディスプレイ駆動用半導体チップ、またはE
L駆動用半導体チップに換えることによって、プラズマ
ディスプレイ、またはEL表示装置に同様に適用でき
る。また、サーマルヘッド駆動用半導体チップを同様に
多層基板に実装し、その多層基板をサーマルヘッドに同
様に接続することで電子印字装置に適用できる。 〔実施例9〕以下本実施例を図25から図28に基づい
て具体的に説明する。
In addition, mounting the semiconductor chip of this embodiment on a multi-layer substrate and mounting the multi-layer substrate on another display device or electronic printing device can be performed by changing the type of the semiconductor chip to a semiconductor chip for driving a plasma display, or E
By changing to the L driving semiconductor chip, it can be similarly applied to a plasma display or an EL display device. Also, a semiconductor chip for driving a thermal head is similarly mounted on a multi-layer substrate, and the multi-layer substrate is similarly connected to the thermal head, so that the electronic printing apparatus can be applied. [Ninth Embodiment] The present embodiment will be specifically described below with reference to FIGS.

【0131】図25は、本発明の液晶表示装置におい
て、半導体素子を多層基板に実装したものを液晶表示素
子に接続した場合の実装構造の一実施例を示す断面図で
あり、図26はその平面図である。図27は上記の液晶
表示素子の端子接続部の詳細平面図である。図28は上
記実装構造を用いて構成した場合のカラー液晶表示装置
のブロック図である。
FIG. 25 is a sectional view showing an embodiment of a mounting structure in which a semiconductor device mounted on a multilayer substrate is connected to a liquid crystal display device in the liquid crystal display device of the present invention, and FIG. It is a top view. FIG. 27 is a detailed plan view of the terminal connecting portion of the above liquid crystal display element. FIG. 28 is a block diagram of a color liquid crystal display device when configured using the above mounting structure.

【0132】図25において、液晶表示素子110は内
面に行電極郡、列電極郡とカラーフィルターが形成され
た表示基板であって、それらの間に液晶組成物が封入さ
れ、電極端子郡113が形成されている。
In FIG. 25, a liquid crystal display device 110 is a display substrate having a row electrode group, a column electrode group and a color filter formed on the inner surface thereof, and a liquid crystal composition is sealed between them to form an electrode terminal group 113. Has been formed.

【0133】図25および図26の多層基板1121 、
1122 には液晶駆動出力線P11〜P3nおよびバスライ
ンがパターンニング形成され、各基板層の上下導通接続
をおこない積層され構成されている。半導体素子111
1 、1112 、1113 は接続端子にバンブが形成され
た液晶駆動用ICであり、それぞれの半導体素子111
は多層基板112に形成された接続端子にフェースダウ
ン実装で接続されている。本実施例では、3色のカラー
画素に対応するように3個の半導体素子1111、11
12 、1113 を実装しているが画素数の増減に適した
素子数を選択してもよい。
The multilayer substrate 1121 shown in FIGS. 25 and 26,
The liquid crystal drive output lines P11 to P3n and the bus line 1122 are patterned and formed on the substrate 1122, and are laminated by vertically connecting the respective substrate layers. Semiconductor device 111
Reference numerals 1, 1112 and 1113 denote liquid crystal driving ICs having bumps formed on their connection terminals.
Are connected to the connection terminals formed on the multilayer substrate 112 by face-down mounting. In this embodiment, three semiconductor elements 1111 and 11 are provided so as to correspond to three color pixels.
Although 12 and 1113 are mounted, the number of elements suitable for increasing or decreasing the number of pixels may be selected.

【0134】上記多層基板112は各半導体素子の接続
のための端子が表面層に、半導体素子1111 の入出力
線P11が第1層に半導体素子1112 の入出力線P21が
第2層に半導体素子1113 の入出力線P31が第3層
に、バスラインが第3層表面に形成されている。また本
実施例の多層基板112は三層構造であるが効率的な配
線パターンが形成できれば何層でも良いことは言うまで
もない。また多層基板112を構成する基板は本実施例
では熱膨張による伸縮を考慮してセラミックを使用した
がフレキシブル基材であるポリイミドフィルムなどを使
用してもよい。
In the multi-layer substrate 112, the terminals for connecting the respective semiconductor elements are on the surface layer, the input / output line P11 of the semiconductor element 1111 is on the first layer, and the input / output line P21 of the semiconductor element 1112 is on the second layer. Input / output lines P31 of 1113 are formed on the third layer, and bus lines are formed on the surface of the third layer. Although the multilayer substrate 112 of this embodiment has a three-layer structure, it goes without saying that any number of layers may be used as long as an efficient wiring pattern can be formed. Further, as the substrate constituting the multi-layer substrate 112, in this embodiment, ceramic is used in consideration of expansion and contraction due to thermal expansion, but a polyimide film which is a flexible base material may be used.

【0135】図25からも明らかなように、本実施例に
よる半導体素子実装構造によれば液晶表示素子110を
駆動させるための配線とバスラインを基板内に形成して
いるため駆動制御回路基板が不要になり構成部品数がき
わめて少なくすみ、部品コストを大幅に削減できるもの
である。
As is clear from FIG. 25, according to the semiconductor element mounting structure of this embodiment, since the wiring and the bus line for driving the liquid crystal display element 110 are formed in the board, the drive control circuit board is It becomes unnecessary and the number of constituent parts is extremely small, and the parts cost can be greatly reduced.

【0136】図27より多層基板1121 と液晶表示素
子110との接続は、それぞれのカラー画素R(赤)1
311 、G(緑)1312 、B(青)1313 毎に引き
出された液晶表示素子電極端子郡113と、各画素に対
応した半導体素子1111(R用)、1112 (G
用)、1113 (B用)に接続され液晶駆動出力線P11
(半導体素子1111 の出力)P21(半導体素子111
2 の出力)、P31(半導体素子1113 の出力)の延長
に形成した多層基板端子郡114を位置合わせして異方
性導電接着材115を介して圧着機により180℃、3
0Kg/Cm2 、20秒の圧着条件で接続されている。
As shown in FIG. 27, the connection between the multi-layer substrate 1121 and the liquid crystal display element 110 is performed by each color pixel R (red) 1
311, G (green) 1312, B (blue) 1313 drawn out for each liquid crystal display element electrode terminal group 113, and semiconductor elements 1111 (for R), 1112 (G) corresponding to each pixel.
Liquid crystal drive output line P11
(Output of semiconductor element 1111) P21 (semiconductor element 111
2 output), P31 (output of the semiconductor element 1113), and the multi-layered substrate terminal group 114 formed on the extension thereof are aligned and 180 ° C. is applied by the crimping machine through the anisotropic conductive adhesive 115.
It is connected under a pressure bonding condition of 0 Kg / Cm 2 and 20 seconds.

【0137】カラー表示は駆動方式が高dutyのため
白黒表示に比べクロストークが多くコントラストが低下
する欠点があるが、本実施例の接続方式によれば各カラ
ー電極毎に独立した半導体素子の出力配線を接続し、適
正な駆動波形を供給することができるたためクロースト
ークが少なく高コントラストな表示を得ることができ
る。
Since the color display has a drawback that the driving method is high duty and there is more crosstalk than the black and white display and the contrast is lowered, the output of independent semiconductor elements for each color electrode is provided by the connection method of this embodiment. Since wiring can be connected and an appropriate drive waveform can be supplied, crosstalk is reduced and high-contrast display can be obtained.

【0138】図28は本実施例による上記実装構造を用
いたカラー液晶表示装置の実施例をブロック図で示した
ものであり、表示素子110は例えば640×480ド
ット表示のSTN型カラー液晶表示体、半導体素子11
11 〜11112は160出力の液晶駆動用セグメントド
ライバである。
FIG. 28 is a block diagram showing an embodiment of a color liquid crystal display device using the above-described mounting structure according to this embodiment. The display element 110 is, for example, an STN type color liquid crystal display of 640.times.480 dots display. , Semiconductor element 11
Reference numerals 11 to 11112 denote liquid crystal driving segment drivers having 160 outputs.

【0139】多層基板1121 〜1124 は、半導体素
子1111 〜11112をR(赤)、G(緑)、B(青)
各色毎に3個づつ実装したものであり、液晶表示素子1
10の外周に形成された電極端子に4個並列に実装され
ている。また、半導体素子1111 〜11112が実装さ
れた多層基板1121 〜1124 は電源および制御信号
を供給するため相互に4箇所で接続されている。
The multi-layer substrates 1121 to 1124 have the semiconductor elements 1111 to 11112 as R (red), G (green) and B (blue).
The liquid crystal display element 1 has three elements mounted for each color.
Four electrodes are mounted in parallel on the electrode terminals formed on the outer periphery of 10. Further, the multi-layer substrates 1121 to 1124 on which the semiconductor elements 1111 to 11112 are mounted are connected to each other at four points in order to supply power and control signals.

【0140】上記の実装構造によりカラー液晶表示装置
を構成したところ半導体素子の実装構造が高密度化し
て、コンパクトな液晶表示装置が実現できた。また従来
に比較して液晶表示素子間の接続箇所が1/3になり接
続信頼性が向上した。
When a color liquid crystal display device is constructed by the above-mentioned mounting structure, the mounting structure of semiconductor elements has a high density and a compact liquid crystal display device can be realized. In addition, the connection location between the liquid crystal display elements is reduced to 1/3 as compared with the conventional case, and the connection reliability is improved.

【0141】本実施例による半導体素子の実装構造によ
り液晶表示装置を構成し信頼性試験をおこなったところ
TS試験(−30℃,80℃)1000サイクル、TH
試験(60℃90%RH)1000時間でも問題は発生
せず非常に良好な接続信頼性が実現できた。
A liquid crystal display device was constructed by the mounting structure of the semiconductor element according to the present example, and a reliability test was conducted. TS test (-30 ° C., 80 ° C.) 1000 cycles, TH
No problem occurred even after 1000 hours of testing (60 ° C., 90% RH), and very good connection reliability could be realized.

【0142】〔実施例10〕図29は、本実施例の半導
体素子の実装構造を示す主要断面図であり、電子素子と
して液晶表示素子203(以下LCDという)を用いた
実施例を示している。
[Embodiment 10] FIG. 29 is a main sectional view showing a mounting structure of a semiconductor device of this embodiment, and shows an embodiment using a liquid crystal display device 203 (hereinafter referred to as LCD) as an electronic device. .

【0143】図29において、内部導電層221、入力
配線204、出力配線205、バイアホール261、バ
ンプ206等を装備した多層基板202上の所定の位置
にLSI201がフェイスダウン方式で実装されてい
る。LSI201の入力・出力の各端子は前記入力配線
204及び出力配線205に接続されている。実装され
たLSI201は必要に応じて接着剤208で固定し、
更に耐湿性等の信頼性を向上させることもできる。多層
基板202の内部には内部導電層221があり、スルー
ホール等で各基板の表裏導通をとり各信号を入力配線2
04に伝達する役目や内部導通部221をグランドレベ
ルにしてノイズ防止の役割等を果たしている。多層基板
202のバンプ206部とLCD203の端子231は
ACF209を用いて電気的に接続されている。同図で
はACF209はバンプ206付近の限られたスペース
に用いてあるが多層基板202の全面に渡り用いてもよ
い。図30は本実施例の実装構造の多層基板202の1
個の平面図である。同図においてLSI201の出力端
子に接続されている出力配線205は、バイアホール2
61を通して多層基板の表面から裏面に導通されバンプ
206に接続されている。また図31は同多層基板20
2の1個の平面図であり裏面を示した図である。同図に
おいてLSI出力端子の信号を受けたバンプ206が必
要数千鳥に並んで形成されている。ファインピッチに対
応すべく出力端子ピッチを小さくする場合には同図の2
列の千鳥配列を3列4列と増やすことにより実現可能と
なる。本実施例での各部品・部材の特徴は次のとおりで
ある。 LSI 201…外形サイズが正方形に近い構造のも
の、外形短辺と長辺の比が1:5以上の細長く後者では
入力端子と出力端子が極力一辺に集中しているものを使
用。各端子にはバンプ付きのものを使用。 多層基板202…材料としてセラミクス・ガラスエポキ
シ樹脂等を使用。積層数は3枚。 電子素子203…液晶表示素子等の電子素子。 入力配線204…Auのみ、AgPd、CuベースにN
i・Auメッキを施したもの等 出力配線205…入力配線204と同様。形成方法はス
ルーホール内部に導電材料を充填後、ハーフカットする
方法と印刷により多層基板側面に形成する方法の2種類
で行った。 出力端子205a…同上 バンプ206 …入力配線204と同様。バンプ形状は
円、四角形等で登頂部にはフラット面があることが望ま
しい。バンプのサイズは当然ながら配線パターンピッに
より変わるが絶縁性を保てる中で最大サイズにするのが
望ましい。 モールド208…エポキシ系接着剤 ACF 209…熱硬化型ACF:日立化成社製の品番
AC6000番系、7000番系 接着剤 211…紫外線硬化型接着剤、熱硬化型エポキ
シ系接着剤 図32は、本発明の半導体素子の実装構造及び実装方法
を用いたLCDモジュールの一実施例を示す平面図であ
る。同図においてLCD203の端子に複数の多層基板
202が実装してある。本実施例では、各多層基板20
2間の接続はAu・Cu・Al等の導電ワイヤーを用い
てワイヤーボンディングして接続したがヒートシールや
FPCを用いた方法でもよい。同図のように大型のLC
Dにおいても本実装構造を用いることにより非常にコン
パクトな実装エリアを実現している。
In FIG. 29, an LSI 201 is mounted in a predetermined position on a multilayer substrate 202 equipped with an internal conductive layer 221, an input wiring 204, an output wiring 205, a via hole 261, a bump 206, etc. in a face-down manner. Input / output terminals of the LSI 201 are connected to the input wiring 204 and the output wiring 205. The mounted LSI 201 is fixed with an adhesive 208 as necessary,
Further, reliability such as moisture resistance can be improved. An internal conductive layer 221 is provided inside the multi-layer substrate 202, and each board is electrically connected to the front and back sides through through holes or the like to input each signal.
The function of transmitting noise to the circuit 04 and the internal conducting portion 221 are set to the ground level to play a role of preventing noise. The bump 206 portion of the multilayer substrate 202 and the terminal 231 of the LCD 203 are electrically connected using the ACF 209. In the figure, the ACF 209 is used in a limited space near the bump 206, but it may be used over the entire surface of the multilayer substrate 202. FIG. 30 shows one of the multilayer substrates 202 of the mounting structure of this embodiment.
FIG. In the figure, the output wiring 205 connected to the output terminal of the LSI 201 is the via hole 2
Conduction is made from the front surface to the back surface of the multilayer substrate through 61 and is connected to the bump 206. 31 shows the multilayer substrate 20.
FIG. 2 is a plan view of one of No. 2 and shows the back surface. In the figure, bumps 206 which receive signals from the LSI output terminals are formed in a line in a necessary number of thousands. To reduce the output terminal pitch to accommodate the fine pitch, the
This can be realized by increasing the staggered arrangement of rows to 3 rows and 4 rows. The features of each component / member in this embodiment are as follows. LSI 201 ... Uses a structure in which the external size is close to a square, and the external shape is long and slender with the ratio of the short side to the long side of 1: 5 or more, and the latter has the input terminals and the output terminals concentrated on one side as much as possible. Use bumps for each terminal. Multilayer substrate 202 ... Ceramics, glass epoxy resin, etc. are used as the material. The number of layers is 3. Electronic element 203 ... An electronic element such as a liquid crystal display element. Input wiring 204 ... Au only, AgPd, Cu base N
i / Au plated output wiring 205 ... Same as the input wiring 204. Two forming methods were used: a method of filling the inside of the through hole with a conductive material, followed by half-cutting, and a method of forming on the side surface of the multilayer substrate by printing. Output terminal 205a ... Same as above Bump 206 ... Same as input wiring 204. It is desirable that the bump shape is a circle, a quadrangle, etc. and that the climbing portion has a flat surface. The size of the bump naturally changes depending on the wiring pattern pitch, but it is desirable to maximize the size while maintaining the insulating property. Mold 208 ... Epoxy adhesive ACF 209 ... Thermosetting ACF: Hitachi Chemical Co., Ltd. product number AC6000 series, 7000 series adhesive 211 ... UV curing adhesive, thermosetting epoxy adhesive FIG. It is a top view which shows one Example of the LCD module using the mounting structure and mounting method of the semiconductor element of invention. In the figure, a plurality of multilayer substrates 202 are mounted on the terminals of the LCD 203. In this embodiment, each multilayer substrate 20
The two are connected by wire bonding using a conductive wire of Au, Cu, Al or the like, but a method using heat sealing or FPC may be used. Large LC as shown in the figure
Even in D, a very compact mounting area is realized by using this mounting structure.

【0144】〔実施例11〕図33は、本実施例の半導
体素子の実装構造を示す主要断面図であり、電子素子と
してLCD203を用いた実施例を示している。実施例
10に対して多層基板202をバンプ206がLCD2
03側にくるように実装してある点が特徴である。
[Embodiment 11] FIG. 33 is a main cross-sectional view showing a mounting structure of a semiconductor device of this embodiment, and shows an embodiment using an LCD 203 as an electronic device. As compared with the tenth embodiment, the bump 206 on the multilayer substrate 202 is LCD2.
The feature is that it is mounted so as to come to the 03 side.

【0145】〔実施例12〕図34は、本実施例の半導
体素子の実装構造を示す主要断面図であり、電子素子と
してLCD203を用いた実施例を示している。実施例
10に対して多層基板202の出力配線205をバイア
ホールではなく側面配線251で導通し、裏面のバンプ
206に接続してある点が特徴である。
[Embodiment 12] FIG. 34 is a main sectional view showing a mounting structure of a semiconductor element of the present embodiment, and shows an embodiment using an LCD 203 as an electronic element. The feature of the tenth embodiment is that the output wiring 205 of the multilayer substrate 202 is electrically connected not by the via hole but by the side wiring 251 and is connected to the bump 206 on the back surface.

【0146】〔実施例13〕図35は、本発明の半導体
素子の実装構造を用いた感熱式電子印字装置(以下電子
印字装置と言う)の一実施例を示す平面図である。同図
において電子印字素子であるサーマルプリンタヘッド2
13の端子に複数の多層基板202が実装されている。
また図36は、本実施例の電子印字装置を示す平面図で
あり、LCDの場合と同様に非常にコンパクトな実装エ
リアを実現している。
[Embodiment 13] FIG. 35 is a plan view showing an embodiment of a thermosensitive electronic printing device (hereinafter referred to as an electronic printing device) using the mounting structure of a semiconductor element of the present invention. In the figure, a thermal printer head 2 which is an electronic printing element
A plurality of multilayer substrates 202 are mounted on the terminals of 13.
FIG. 36 is a plan view showing the electronic printing apparatus of this embodiment, which realizes a very compact mounting area as in the case of the LCD.

【0147】〔実施例14〕図37は、本発明の半導体
素子の実装構造を用いた電子印字装置の一実施例を示す
平面図である。実施例13に対して多層基板202を1
枚の一体基板にしたことが特徴である。
[Embodiment 14] FIG. 37 is a plan view showing an embodiment of an electronic printing apparatus using the semiconductor element mounting structure of the present invention. One multilayer substrate 202 as compared with the thirteenth embodiment
The feature is that it is a single integrated substrate.

【0148】〔実施例15〕図38は、本発明の半導体
素子の実装構造を用いた電子印字装置の一実施例を示す
断面図である。実施例13に対して実施例12と同様の
多層基板202を用いたことが特徴である。
[Embodiment 15] FIG. 38 is a sectional view showing an embodiment of an electronic printing apparatus using a semiconductor element mounting structure of the present invention. A feature is that a multilayer substrate 202 similar to that of the twelfth embodiment is used for the thirteenth embodiment.

【0149】〔実施例16〕図39は、本発明の半導体
素子の実装構造の一実施例を示す主要断面図である。電
子素子として液晶表示素子を用いた実施例である。図3
9において、内部導電層221、入力配線204、出力
配線205を装備した多層基板202上の所定の位置に
LSI201がフェイスダウン方式で実装され、LSI
201の入力・出力の各端子は前記入力配線204及び
出力配線205に接続されている。実装されたLSI2
02は必要に応じて接着剤208により更に固定し、耐
湿性等の信頼性を向上させても良い。多層基板202の
内部には内部導電層221があり、入力配線204にス
ルーホール等で各基板の表裏導通をとり各信号を伝達す
る役目や内部導通部221がグランドレベルとなりノイ
ズ防止の役割等を果たしている。
[Embodiment 16] FIG. 39 is a main sectional view showing an embodiment of the mounting structure of the semiconductor element of the present invention. It is an example using a liquid crystal display element as an electronic element. Figure 3
9, the LSI 201 is mounted in a predetermined position on the multilayer substrate 202 equipped with the internal conductive layer 221, the input wiring 204, and the output wiring 205 by a face-down method.
Each input / output terminal of 201 is connected to the input wiring 204 and the output wiring 205. LSI2 mounted
If desired, 02 may be further fixed with an adhesive 208 to improve reliability such as moisture resistance. An internal conductive layer 221 is provided inside the multi-layer substrate 202, and has a role of transmitting front and back of each substrate through a through hole or the like to the input wiring 204 and transmitting each signal, and a role of the internal conductive portion 221 becoming a ground level to prevent noise. Is playing.

【0150】多層基板202の出力配線205は延長さ
れ多層基板202の側面にまで回り込んで形成され、そ
の側面部が他の電子素子と接続可能な出力端子204a
として形成されている。その出力端子205aと電子素
子203(本実施例では液晶表示素子、以下LCDとい
う)はACF209を用いて、多層基板202と電子素
子(LCD)203の平面がほぼ垂直になるように実装
され電気的に接続されている。多層基板202が実装さ
れた後、強度向上のため、接着剤211により多層基板
202と電子素子(LCD)203を接着固定してもよ
い。この実装方法により電子素子203端部の実装エリ
ア寸法Aは2mm以下に収めることが可能である。図4
0は液晶表示装置の平面図であるが、製品要求特性上、
図40のA部の寸法は小さい方が望ましく、特にLCD
背面にバックライトを装備する場合等には本実施例の実
装構造を用いることにより前記A部の寸法が非常に小さ
くなるためLCDモジュールとしての商品性を非常に高
めることができる。
The output wiring 205 of the multi-layer substrate 202 is extended and formed so as to wrap around to the side surface of the multi-layer substrate 202, and the side surface portion of the output terminal 204a is connectable to another electronic element.
Is formed as. The output terminal 205a and the electronic element 203 (liquid crystal display element in the present embodiment, hereinafter referred to as LCD) are mounted using an ACF 209 so that the planes of the multilayer substrate 202 and the electronic element (LCD) 203 are substantially vertical and electrically. It is connected to the. After the multi-layer substrate 202 is mounted, the multi-layer substrate 202 and the electronic device (LCD) 203 may be adhesively fixed to each other with an adhesive agent 211 in order to improve strength. With this mounting method, the mounting area dimension A at the end of the electronic element 203 can be kept within 2 mm. Figure 4
0 is a plan view of the liquid crystal display device.
It is desirable that the size of the portion A in FIG.
When the back surface is equipped with a backlight, the mounting structure of this embodiment can be used to greatly reduce the size of the portion A, so that the commerciality of the LCD module can be greatly improved.

【0151】本実施例での各部品・部材の特徴は次のと
おりである。 LSI 201…外形サイズが正方形に近い構造のも
の、外形短辺と長辺の比が1:5以上の細長く後者では
入力端子と出力端子が極力一辺に集中しているものを使
用。各端子にはバンプ付きのものを使用。 多層基板202…材料としてセラミクス・ガラスエポキ
シ樹脂等を使用。積層数は3枚。 電子素子203…液晶表示素子等の電子素子。 入力配線204…Auのみ、AgPd、CuベースにN
i・Auメッキを施したもの等。 出力配線205…入力配線204と同様。 出力端子205a…同上。形成方法として、スルーホー
ル(バイアホール)を形成後その中心部で切断し端子を
形成する方法と基板側面に導体パターンを印刷し形成す
る方法を用いた。 モールド208…エポキシ系接着剤。 ACF 209…熱硬化型ACF:日立化成社製の品番
AC6000番系、7000番系で圧着前の状態での導
電粒子密度1000個/mm2以上のものを使用。 接着剤 211…紫外線硬化型接着剤、熱硬化型エポキ
シ系接着剤。
The features of each component / member in this embodiment are as follows. LSI 201 ... Uses a structure in which the external size is close to a square, and the external shape is long and slender with the ratio of the short side to the long side of 1: 5 or more, and the latter has the input terminals and the output terminals concentrated on one side as much as possible. Use bumps for each terminal. Multilayer substrate 202 ... Ceramics, glass epoxy resin, etc. are used as the material. The number of layers is 3. Electronic element 203 ... An electronic element such as a liquid crystal display element. Input wiring 204 ... Au only, AgPd, Cu base N
Those with i / Au plating, etc. Output wiring 205 ... Same as the input wiring 204. Output terminal 205a ... Same as above. As a forming method, there were used a method of forming a through hole (via hole) and then cutting at a central portion thereof to form a terminal, and a method of forming a conductor pattern by printing on a side surface of the substrate. Mold 208 ... Epoxy adhesive. ACF 209 ... Thermosetting ACF: Use a product number AC6000 series, 7000 series manufactured by Hitachi Chemical Co., Ltd., having a conductive particle density of 1000 particles / mm 2 or more before pressure bonding. Adhesive 211 ... UV curable adhesive, thermosetting epoxy adhesive.

【0152】〔実施例17〕図41は、本発明の半導体
素子の実装構造を用いた液晶表示装置の一実施例であ
る。同図においてLCD203の端子に複数の多層基板
202が本発明の半導体素子の実装構造を用いて実装し
てある。基板間の接続はAu・Cu・Al等の金属ワイ
ヤーを用いてワイヤーボンディングで行ったがヒートシ
ールやFPCでACFを用いて行う方法等で接続を行っ
てもよい。同図のように大型のLCDにおいても本実装
構造を用いることにより非常にコンパクトな実装エリア
を実現している。
[Embodiment 17] FIG. 41 shows an embodiment of a liquid crystal display device using the semiconductor element mounting structure of the present invention. In the figure, a plurality of multilayer substrates 202 are mounted on the terminals of the LCD 203 by using the semiconductor element mounting structure of the present invention. The connection between the substrates was performed by wire bonding using a metal wire of Au, Cu, Al or the like, but the connection may be performed by a method of using ACF in heat sealing or FPC. Even in a large LCD as shown in the figure, by using this mounting structure, a very compact mounting area is realized.

【0153】〔実施例18〕図42は、本発明の半導体
素子の実装構造を用いた感熱式電子印字装置(以下電子
印字装置と言う)の一実施例であり、電子印字素子であ
るサーマルプリントヘッド213の端子に多層基板20
2が実装されている。LCDの場合と同様に非常にコン
パクトな実装エリアを実現している。
[Embodiment 18] FIG. 42 shows an embodiment of a thermal electronic printing apparatus (hereinafter referred to as an electronic printing apparatus) using the semiconductor element mounting structure of the present invention. The multilayer substrate 20 is provided on the terminal of the head 213.
2 is implemented. As with the LCD, it has a very compact mounting area.

【0154】〔実施例19〕以下本実施例を図43を用
いて説明する。
[Embodiment 19] This embodiment will be described below with reference to FIG.

【0155】図43は本発明の半導体素子の実装方法
で、入力端子及び出力端子の配列において、その半導体
素子の周辺のある一辺に出力端子郡のみが配列され、そ
の出力端子郡のみが配列されている辺と直交する、一辺
または二辺に入力端子郡が配列されている半導体素子3
04を第1の層301に開口部320を設けた多層基板
311にフェースダウンボンディングした一実施例の多
層基板311を分解した斜視図で、301、302、3
03は本実施例の多層(3層)配線基板の各層で、30
1は第1の層、2は第2の層、3は第3の層であり、第
1の層301に開口部320が設けてあり、第2の層3
02の表面には、半導体素子304の入力電極に対応す
る入力配線305がパターニングされている。また、入
力配線305はスルーホール306を介して第3の層3
03のバス配線309に接続されている。さらに、入力
配線305の先端には隣接の他の同様な多層基板311
とバス配線の接続をするためのランド307が形成され
ている。
FIG. 43 shows a semiconductor element mounting method according to the present invention. In the arrangement of input terminals and output terminals, only the output terminal group is arranged on one side around the semiconductor element, and only the output terminal group is arranged. The semiconductor element 3 in which the input terminal groups are arranged on one side or two sides orthogonal to the side where
04, 301, 302, and 3 are exploded perspective views of the multilayer substrate 311 of the embodiment in which 04 is face-down bonded to the multilayer substrate 311 in which the opening 320 is provided in the first layer 301.
Reference numeral 03 denotes each layer of the multilayer (three-layer) wiring board of the present embodiment.
1 is a first layer, 2 is a second layer, 3 is a third layer, an opening 320 is provided in the first layer 301, and the second layer 3
On the surface of 02, the input wiring 305 corresponding to the input electrode of the semiconductor element 304 is patterned. In addition, the input wiring 305 is connected to the third layer 3 through the through hole 306.
No. 03 bus line 309. Furthermore, another similar multilayer substrate 311 adjacent to the tip of the input wiring 305 is provided.
And a land 307 for connecting the bus wire to the bus wire are formed.

【0156】さらに、第2の層302の出力配線308
の先端に出力端子スルーホール324を形成し、第3の
層303のスルーホールを介して外部接続端子310に
接続している。
Furthermore, the output wiring 308 of the second layer 302.
An output terminal through hole 324 is formed at the tip of the, and is connected to the external connection terminal 310 through the through hole of the third layer 303.

【0157】なお、上記301、302、303の各層
はアルミナ基材の低温同時焼成セラミック基板を例にと
ってある。厚みはそれぞれ0.25mm程の薄いものを
使用し、入力配線305、出力配線308、バス配線3
09はAu、Ag、AgPd、Cu等の金属ペーストの
焼成物である。また、スルーホール306、324も同
様にAu、Ag、AgPd、Cu等の金属ペーストの焼
成物である。また、ランド307、外部接続端子310
も同様にAu、Ag、AgPd、Cu等の金属ペースト
の焼成物である。それらはそれぞれの層毎に公知の印刷
方式によりパターニングされ、各層を重ね合わせ、焼成
して一体化し完成している。それぞれのパターニング焼
成された金属の厚みは通常0.001mmから0.05
mm程度であるが、抵抗値を下げるために0.05mm
から0.2mm程度にしてもよい。
Each of the layers 301, 302 and 303 is exemplified by a low temperature co-fired ceramic substrate of alumina base material. The thickness of each is as thin as 0.25 mm, and the input wiring 305, the output wiring 308, and the bus wiring 3 are used.
Reference numeral 09 is a fired product of a metal paste of Au, Ag, AgPd, Cu or the like. Similarly, the through holes 306 and 324 are similarly fired products of a metal paste such as Au, Ag, AgPd, and Cu. In addition, the land 307 and the external connection terminal 310
Is also a fired product of a metal paste of Au, Ag, AgPd, Cu or the like. Each layer is patterned by a known printing method, and the layers are stacked and baked to be integrated. The thickness of each patterned and baked metal is usually 0.001 mm to 0.05.
mm, but 0.05 mm to reduce the resistance
To about 0.2 mm.

【0158】ただし、第1の層301の表面入力配線3
05、ランド307、第2の層302の出力配線30
8、および第3の層303裏面の外部接続端子310は
配線ピッチ、寸法精度等によっては、Au、Ag、Ag
Pd、Cu等の金属ペーストの全面印刷後、フォトリソ
等によってパターン形成してもよい。この時のパターン
厚みは0.001mmから0.2mm程度が良好であ
る。または印刷方式ではなくAu、Ag、Cu等の蒸
着、またはスパッタ等による薄膜形成後、フォトリソ、
メッキ等の工程によってパターン形成してもよい。この
時のパターン厚みは0.0005mmから0.1mm程
度が良好である。
However, the surface input wiring 3 of the first layer 301
05, the land 307, the output wiring 30 of the second layer 302
8 and the external connection terminals 310 on the back surface of the third layer 303 are Au, Ag, Ag depending on the wiring pitch, dimensional accuracy, etc.
A pattern may be formed by photolithography or the like after the entire surface of a metal paste such as Pd or Cu is printed. At this time, the pattern thickness is preferably about 0.001 mm to 0.2 mm. Alternatively, instead of the printing method, after vapor deposition of Au, Ag, Cu, etc., or thin film formation by sputtering etc., photolithography,
You may form a pattern by processes, such as plating. At this time, the pattern thickness is preferably about 0.0005 mm to 0.1 mm.

【0159】なお、多層基板の材質は今回はセラミック
基板を例にとって説明してあるが、その他にもカラエ
ポ、紙フェノール、ポリミド等の材質を使用してもよ
い。
The material of the multi-layer substrate has been described by taking a ceramic substrate as an example this time, but other materials such as color epoxy, paper phenol, and polyimide may be used.

【0160】〔実施例20〕以下本実施例を図44、4
5を用いて説明する。
[Embodiment 20] Hereinafter, this embodiment will be described with reference to FIGS.
This will be described using 5.

【0161】図44は本実施例の半導体素子の実装構造
の一実施例を示す斜視図であり、実施例19で示した多
層基板311に半導体素子304を公知の方法(例え
ば、半導体のAuバンプをAgペーストを用いて基板に
接続する方法、または異方性導電膜を用いる方法等)に
より、半導体素子304が第1の層301の開口部32
0を通過して、第2の層302の表面にフェイスダウン
ボンディングされている。
FIG. 44 is a perspective view showing an embodiment of the mounting structure of the semiconductor device of this embodiment. The semiconductor device 304 is mounted on the multilayer substrate 311 shown in Embodiment 19 by a known method (for example, semiconductor Au bumps). Is connected to the substrate using Ag paste, or a method using an anisotropic conductive film), and the semiconductor element 304 forms the opening 32 of the first layer 301.
It passes through 0 and is face-down bonded to the surface of the second layer 302.

【0162】フェースダウン後は、半導体素子304の
周囲および半導体素子304と第2の層302の表面と
の間は腐食防止および補強のためにモールド剤が充填し
てある。第2の層302の表面には、半導体素子304
の入力電極に対応する入力配線305がパターニングさ
れているのが特徴である。
After the face down, a molding agent is filled around the semiconductor element 304 and between the semiconductor element 304 and the surface of the second layer 302 for corrosion prevention and reinforcement. The semiconductor element 304 is formed on the surface of the second layer 302.
The feature is that the input wiring 305 corresponding to the input electrode of is patterned.

【0163】〔実施例21〕以下本実施例を図46、4
7を用いて説明する。
[Embodiment 21] Hereinafter, this embodiment will be described with reference to FIGS.
This will be described using 7.

【0164】図46は本実施例の半導体素子の実装構造
の一実施例を示す斜視図であり、実施例19で示した多
層基板311の第1の層301に設けて有る開口部32
0を通過して、半導体素子304が能動面を上面に位置
するように接着剤等で固定し、半導体素子304の電極
325と多層基板311の第1の層301のワイヤーボ
ンディング用ランド318とをワイヤーボンディング実
装方式で実装した一実施例である。ワイヤーボンディン
グ用ランド318のピッチとしては60μmから300
μmで配置されており、Auワイヤー312で電極32
5とワイヤーボンディング用ランド318を接続してい
ることを特徴としている。
FIG. 46 is a perspective view showing an example of the mounting structure of the semiconductor device of this example, and the opening 32 provided in the first layer 301 of the multilayer substrate 311 shown in Example 19.
After passing through 0, the semiconductor element 304 is fixed with an adhesive or the like so that the active surface is located on the upper surface, and the electrode 325 of the semiconductor element 304 and the wire bonding land 318 of the first layer 301 of the multilayer substrate 311 are connected. It is one example implemented by a wire bonding mounting method. The pitch of the wire bonding land 318 is from 60 μm to 300
The electrodes 32 are arranged with Au wires 312.
5 and the wire bonding land 318 are connected.

【0165】図47は、実施例20における、半導体素
子の実装方法の一実施例の断面図である。
FIG. 47 is a sectional view of an example of a semiconductor element mounting method according to the twentieth embodiment.

【0166】〔実施例22〕以下本実施例を図48、4
9を用いて説明する。
[Embodiment 22] Hereinafter, this embodiment will be described with reference to FIGS.
This will be described using 9.

【0167】図48は本実施例の半導体素子の実装構造
の一実施例を部品毎に分解して示す斜視図であり、実施
例20で示した半導体素子304が多層基板311の第
1の層301の開口部320を通過して、第2の層30
2にフェースダウン実装された半導体素子の、バス配線
の実装方法を示した一実施例で、複数個の半導体素子3
04の実装された多層基板311のバス配線309を、
バス配線用FPC326で行うもので、バス配線用FP
Cには多層基板311のランド307に対応するバス配
線用接続ランド328が構成されており、ランド307
とバス配線接続ランド328とが、半田、または異方性
導電膜等で接続されていることを特徴としている。
FIG. 48 is a perspective view showing an embodiment of the mounting structure of the semiconductor element of the present embodiment, disassembled for each component. The semiconductor element 304 shown in the twentieth embodiment is the first layer of the multilayer substrate 311. The second layer 30 is passed through the opening 320 of 301.
In the embodiment showing the mounting method of the bus wiring of the semiconductor element mounted face down on the second semiconductor element 3,
04, the bus wiring 309 of the mounted multilayer substrate 311
It is performed by the FPC 326 for bus wiring, and it is an FP for bus wiring.
A bus wiring connection land 328 corresponding to the land 307 of the multilayer substrate 311 is formed in C.
And the bus wiring connection land 328 are connected by solder, an anisotropic conductive film, or the like.

【0168】図49は、図48の実装後の正面図であ
る。
FIG. 49 is a front view after the mounting of FIG.

【0169】〔実施例23〕以下本実施例を図50、5
1を用いて説明する。
[Embodiment 23] Hereinafter, this embodiment will be described with reference to FIGS.
This will be described using 1.

【0170】図50は本発明の半導体素子の実装構造の
一実施例を部品毎に分解して示す斜視図であり、実施例
20で示した半導体素子304が多層基板311の第1
の層301の開口部320を通過して、第2の層302
にフェースダウン実装された半導体素子の、バス配線の
実装方法を示した一実施例で、複数個の半導体素子30
4の実装された多層基板311のバス配線309を、複
数個の開口部329を設けたバス配線用PCB基板で行
うもので、バス配線用PCB基板には多層基板311の
ランド307に対応するバス配線用接続ランド328が
構成されており、ランド307とバス配線接続ランド3
28とが、半田、または異方性導電膜等で接続されてい
る事を特徴としている。
FIG. 50 is a perspective view showing an embodiment of the mounting structure of the semiconductor device of the present invention by disassembling each component. The semiconductor device 304 shown in the embodiment 20 is the first part of the multilayer substrate 311.
Through the opening 320 in the layer 301 of the second layer 302
In the embodiment showing the mounting method of the bus wiring of the semiconductor device mounted face down in FIG.
The bus wiring 309 of the mounted multilayer substrate 311 of FIG. 4 is performed by a bus wiring PCB substrate having a plurality of openings 329. The bus wiring PCB substrate corresponds to the land 307 of the multilayer substrate 311. The wiring connection land 328 is configured, and the land 307 and the bus wiring connection land 3 are formed.
28 is connected with solder or an anisotropic conductive film or the like.

【0171】図51は、図50の実装後の正面図であ
る。
FIG. 51 is a front view after the mounting of FIG.

【0172】〔実施例24〕以下本実施例を図52を用
いて説明する。
[Embodiment 24] This embodiment will be described below with reference to FIG.

【0173】図52は本実施例の半導体素子の実装構造
の一実施例を示す斜視図であり、実施例20で示した半
導体素子304が多層基板311の第1の層301の開
口部320を通過して、第2の層302にフェースダウ
ン実装された半導体素子の、バス配線の実装方法を示し
た一実施例で、複数個の半導体素子304の実装された
多層基板311のバス配線を、多層基板311の第1の
層301の表面に設けて有るランド307を使用して、
ワイヤーボンディング実装方法でAuワイヤー312で
接続したことを特徴としている。
FIG. 52 is a perspective view showing an example of the mounting structure of the semiconductor element of the present example. The semiconductor element 304 shown in Example 20 has the opening 320 of the first layer 301 of the multilayer substrate 311. In the embodiment showing the mounting method of the bus wiring of the semiconductor element mounted on the second layer 302 face down, the bus wiring of the multilayer substrate 311 on which the plurality of semiconductor elements 304 are mounted is Using the land 307 provided on the surface of the first layer 301 of the multilayer substrate 311,
It is characterized in that they are connected by Au wires 312 by a wire bonding mounting method.

【0174】〔実施例25〕以下本実施例を図53、5
4を用いて説明する。
[Embodiment 25] Hereinafter, this embodiment will be described with reference to FIGS.
4 will be described.

【0175】図53は本実施例の半導体素子の実装構造
の一実施例を部品毎に分解して示す斜視図であり、実施
例20で示した半導体素子304が多層基板311の第
1の層301の開口部320を通過して、半導体素子3
04が能動面を上面に位置するように多層基板311の
第2の層302に接着剤等で固定され、半導体素子30
4の電極325と多層基板311の第1の層301のワ
イヤーボンディング用ランド318とをワイヤーボンデ
ィング実装方式で実装した複数の多層基板311のバス
配線の実装方法を示した一実施例で、複数個の半導体素
子304の実装された多層基板311のバス配線309
を、バス配線用FPC326で行うもので、バス配線用
FPCには多層基板311のランド307に対応するバ
ス配線用接続ランド328が構成されており、ランド3
07とバス配線接続ランド328とが、半田、または異
方性導電膜等で接続されていることを特徴としている。
FIG. 53 is a perspective view showing one embodiment of the mounting structure of the semiconductor device of this embodiment, disassembled into parts. The semiconductor device 304 shown in Embodiment 20 is the first layer of the multilayer substrate 311. The semiconductor element 3 is passed through the opening 320 of the semiconductor element 301.
04 is fixed to the second layer 302 of the multilayer substrate 311 with an adhesive or the like such that the active surface of the semiconductor element 30 is positioned on the upper surface.
No. 4 electrode 325 and the wire bonding land 318 of the first layer 301 of the multi-layer substrate 311 are mounted by the wire bonding mounting method. Bus wiring 309 of the multilayer substrate 311 on which the semiconductor element 304 of FIG.
Is performed by the bus wiring FPC 326, and the bus wiring FPC is provided with the bus wiring connection land 328 corresponding to the land 307 of the multilayer substrate 311.
07 and the bus wiring connection land 328 are connected by solder, an anisotropic conductive film, or the like.

【0176】図54は、図53の実装後の正面図であ
る。
FIG. 54 is a front view after the mounting of FIG. 53.

【0177】〔実施例26〕以下本実施例を図55、5
6を用いて説明する。
[Twenty-sixth Embodiment] This embodiment will now be described with reference to FIGS.
This will be described using 6.

【0178】図55は本実施例の半導体素子の実装構造
の一実施例を部品毎に分解して示す斜視図であり、実施
例20で示した半導体素子304が多層基板311の第
1の層301の開口部320を通過して、半導体素子3
04が能動面を上面に位置するように多層基板311の
第2の層302に接着剤等で固定され、半導体素子30
4の電極325と多層基板311の第1の層301のワ
イヤーボンディング用ランド318とをワイヤーボンデ
ィング実装方式で実装した複数の多層基板311のバス
配線の実装方法を示した一実施例で、複数個の半導体素
子304の実装された多層基板311のバス配線309
を、複数個の開口部329を設けたバス配線用PCB基
板で行うもので、バス配線用PCB基板には多層基板3
11のランド307に対応するバス配線用接続ランド3
28が構成されており、ランド307とバス配線接続ラ
ンド328とが、半田、または異方性導電膜等で接続さ
れていることを特徴としている。
FIG. 55 is a perspective view showing an embodiment of the mounting structure of the semiconductor element of the present embodiment, disassembled for each component. The semiconductor element 304 shown in the twentieth embodiment is the first layer of the multilayer substrate 311. The semiconductor element 3 is passed through the opening 320 of the semiconductor element 301.
04 is fixed to the second layer 302 of the multilayer substrate 311 with an adhesive or the like such that the active surface of the semiconductor element 30 is positioned on the upper surface.
No. 4 electrode 325 and the wire bonding land 318 of the first layer 301 of the multi-layer substrate 311 are mounted by the wire bonding mounting method. Bus wiring 309 of the multilayer substrate 311 on which the semiconductor element 304 of FIG.
Is performed on a PCB board for bus wiring provided with a plurality of openings 329.
Connection land 3 for bus wiring corresponding to the land 307 of 11
28, and the land 307 and the bus wiring connection land 328 are connected to each other by solder, an anisotropic conductive film, or the like.

【0179】図56は、図55の実装後の正面図であ
る。
FIG. 56 is a front view after the mounting of FIG. 55.

【0180】〔実施例27〕以下本実施例を図57を用
いて説明する。
[Embodiment 27] This embodiment will be described below with reference to FIG.

【0181】図57は本実施例の半導体素子の実装構造
の一実施例を示す斜視図であり、実施例20で示した半
導体素子304が多層基板311の第1の層301の開
口部320を通過して、半導体素子304が能動面を上
面に位置するように多層基板311の第2の層302に
接着剤等で固定され、半導体素子304の電極325と
多層基板311の第1の層301のワイヤーボンディン
グ用ランド318とを、ワイヤーボンディング実装方式
で実装した複数の多層基板311のバス配線の実装方法
を示した一実施例で、複数個の半導体素子304の実装
された多層基板311のバス配線を、多層基板311の
第1の層301の表面に設けて有るランド307を使用
して、ワイヤーボンディング実装方法でAuワイヤー3
12で接続したことを特徴としている。
FIG. 57 is a perspective view showing an embodiment of the mounting structure of the semiconductor device of the present embodiment. The semiconductor device 304 shown in the embodiment 20 has the opening 320 of the first layer 301 of the multilayer substrate 311. After passing through, the semiconductor element 304 is fixed to the second layer 302 of the multilayer substrate 311 with an adhesive or the like so that the active surface of the semiconductor element 304 is located on the upper surface, and the electrode 325 of the semiconductor element 304 and the first layer 301 of the multilayer substrate 311. In the embodiment showing the method of mounting the bus wiring of the plurality of multi-layer boards 311 in which the wire bonding lands 318 of FIG. 3 are mounted by the wire bonding mounting method, the bus of the multi-layer board 311 on which the plurality of semiconductor elements 304 are mounted. Using the land 307 provided with the wiring on the surface of the first layer 301 of the multilayer substrate 311, the Au wire 3 is formed by the wire bonding mounting method.
It is characterized by connecting with 12.

【0182】〔実施例28〕以下本実施例を図58を用
いて説明する。
[Embodiment 28] This embodiment will be described below with reference to FIG.

【0183】図58は本実施例の半導体素子の実装構造
を電子光学装置である液晶表示装置に実装した一実施例
を示す断面図であり、実施例22で示した半導体素子3
04が多層基板311の第1の層301の開口部320
を通過して、第2の層302にフェースダウン実装され
た半導体素子が複数個実装された多層基板311のバス
配線309を、バス配線用FPC326で実装した多層
基板311を液晶表示装置に実装したもので、多層基板
311の外部接続端子310とパネル端子315は、異
方性導電膜316によって接続が取られている。異方性
導電膜316は電気的接続を確保していると同時に、あ
る程度多層基板311の液晶パネル313への固定も兼
ねている。異方性導電膜316に熱硬化性、または熱可
塑性と熱硬化性とのブレンドタイプを使った場合には加
熱加圧ヘッドを多層基板311に押し当てることによっ
て硬化接続される。また、異方性導電膜316にUV硬
化性タイプを使った場合には、加圧ヘッドを多層基板3
11に押し当て、パネル端子315(ガラス側)側から
UV照射して硬化させる。
FIG. 58 is a sectional view showing an embodiment in which the semiconductor element mounting structure of this embodiment is mounted on a liquid crystal display device which is an electro-optical device, and the semiconductor element 3 shown in the embodiment 22 is shown.
Reference numeral 04 denotes an opening 320 of the first layer 301 of the multilayer substrate 311.
After passing through, the bus wiring 309 of the multilayer substrate 311 on which a plurality of face-down mounted semiconductor elements are mounted on the second layer 302 is mounted on the liquid crystal display device by the FPC 326 for bus wiring. Therefore, the external connection terminal 310 and the panel terminal 315 of the multilayer substrate 311 are connected by the anisotropic conductive film 316. The anisotropic conductive film 316 not only secures electrical connection, but also serves to fix the multilayer substrate 311 to the liquid crystal panel 313 to some extent. When the anisotropic conductive film 316 is a thermosetting type or a blend type of thermoplastic and thermosetting type, a heating / pressing head is pressed against the multilayer substrate 311 for curing connection. When a UV curable type is used for the anisotropic conductive film 316, a pressure head is used as the multilayer substrate 3.
It is pressed against 11, and is irradiated with UV from the panel terminal 315 (glass side) side to be cured.

【0184】また、パネル端子315の露出部分を腐食
から守るために、モールド330が充填されている。合
わせてモールド330は多層基板311を液晶パネル3
13に固定する役割も持っている。
A mold 330 is filled to protect the exposed portion of the panel terminal 315 from corrosion. In addition, the mold 330 forms the multi-layer substrate 311 on the liquid crystal panel 3.
It also has the role of fixing at 13.

【0185】このように、本実施例の多層基板311を
用いることによって、従来、TCP方式では困難とされ
ていた80μm以下のファインピッチに対応できる。
As described above, by using the multilayer substrate 311 of this embodiment, it is possible to cope with a fine pitch of 80 μm or less, which has been difficult in the conventional TCP method.

【0186】また、従来のCOG方式では液晶パネル基
板上でバス配線のクロス配線を行っているため、液晶パ
ネルのバス配線のエリアが広く必要であり、また配線抵
抗値を低くするために金属配線が必要であり、コスト高
となるのに対して、本実施例の多層基板311を用いる
ことによって、COG方式よりバス配線エリアの省スペ
ース化、および低価格化が可能である。
Further, in the conventional COG method, since the bus wiring is cross-wired on the liquid crystal panel substrate, a large area for the bus wiring of the liquid crystal panel is required, and the metal wiring is used to reduce the wiring resistance value. However, by using the multi-layer substrate 311 of this embodiment, it is possible to save the bus wiring area and reduce the cost as compared with the COG method.

【0187】〔実施例29〕以下本実施例を図59を用
いて説明する。
[Embodiment 29] This embodiment will be described below with reference to FIG.

【0188】図59は本発明の半導体素子の実装構造を
電子印字装置であるサーマルプリンタのヘッド部分に実
装した一実施例を示す断面図であり、実施例22で示し
た半導体素子304が多層基板311の第1の層301
の開口部320を通過して、第2の層302にフェース
ダウン実装された半導体素子が複数個実装された多層基
板311のバス配線309を、バス配線用FPC326
で実装した多層基板311を電子印字装置のサーマルプ
リンタヘッドに実装したもので、多層基板311の外部
接続端子310とパネル端子315は、異方性導電膜3
16によって接続が取られている。
FIG. 59 is a sectional view showing an embodiment in which the semiconductor element mounting structure of the present invention is mounted on the head portion of a thermal printer which is an electronic printing apparatus. The semiconductor element 304 shown in the embodiment 22 is a multilayer substrate. 311 first layer 301
The bus wiring 309 of the multilayer substrate 311 on which a plurality of semiconductor elements face-down mounted on the second layer 302 are mounted through the opening 320 of the FPC 326 for bus wiring.
The multi-layer substrate 311 mounted on the multi-layer substrate 311 is mounted on a thermal printer head of an electronic printing apparatus, and the external connection terminal 310 and the panel terminal 315 of the multi-layer substrate 311 are the anisotropic conductive film 3
The connection is made by 16.

【0189】〔実施例30〕以下本実施例を図60を用
いて説明する。
[Embodiment 30] This embodiment will be described below with reference to FIG.

【0190】図60は実施例23の多層基板の実装構造
を、電子光学装置である液晶表示装置に実装した一実施
例を示す断面図である。実施例28に対して複数の多層
基板311のバス配線を複数の開口部321を有するバ
ス配線用PCB基板327を用いて実装されていること
を特徴としている。
FIG. 60 is a sectional view showing an embodiment in which the mounting structure of the multilayer substrate of the embodiment 23 is mounted on a liquid crystal display device which is an electro-optical device. The feature of the twenty-eighth embodiment is that the bus wirings of the plurality of multilayer substrates 311 are mounted using the bus wiring PCB substrate 327 having the plurality of openings 321.

【0191】〔実施例31〕以下本実施例を図61を用
いて説明する。
[Embodiment 31] This embodiment will be described below with reference to FIG.

【0192】図61は実施例23の多層基板の実装構造
を、電子印字装置であるサーマルプリンタのヘッド部分
に実装した一実施例を示す断面図である。実施例29に
対して複数の多層基板311のバス配線を複数の開口部
321を有するバス配線用PCB基板327を用いて実
装されていることを特徴としている。
FIG. 61 is a sectional view showing an embodiment in which the mounting structure of the multilayer substrate of the embodiment 23 is mounted on the head portion of a thermal printer which is an electronic printing device. A feature of the twenty-ninth embodiment is that the bus wirings of the plurality of multilayer boards 311 are mounted by using the bus wiring PCB board 327 having a plurality of openings 321.

【0193】〔実施例32〕以下本実施例を図62を用
いて説明する。
[Embodiment 32] This embodiment will be described below with reference to FIG.

【0194】図62は実施例20の多層基板の実装構造
を、電子光学装置である液晶表示装置に実装した一実施
例を示す斜視図である。実施例28に対して複数の多層
基板311のバス配線をワイヤーボンディングによるA
uワイヤー312で接続されていることを特徴としてい
る。
FIG. 62 is a perspective view showing an embodiment in which the mounting structure of the multilayer substrate of Embodiment 20 is mounted on a liquid crystal display device which is an electro-optical device. As compared with the twenty-eighth embodiment, the bus wirings of the plurality of multilayer substrates 311 are A by wire bonding.
It is characterized in that they are connected by a u wire 312.

【0195】〔実施例33〕以下本実施例を図63を用
いて説明する。
[Embodiment 33] This embodiment will be described below with reference to FIG. 63.

【0196】図63は実施例20の多層基板の実装構造
を、電子印字装置であるサーマルプリンタのヘッド部分
に実装した一実施例を示す斜視図である。実施例29に
対して複数の多層基板311のバス配線をワイヤーボン
ディングによるAuワイヤー312で接続されているこ
とを特徴としている。
FIG. 63 is a perspective view showing an embodiment in which the mounting structure of the multilayer substrate of the embodiment 20 is mounted on the head portion of a thermal printer which is an electronic printing device. A feature of the twenty-ninth embodiment is that the bus wirings of the plurality of multilayer substrates 311 are connected by Au wires 312 by wire bonding.

【0197】〔実施例34〕以下本実施例を図64を用
いて説明する。
[Embodiment 34] This embodiment will be described below with reference to FIG.

【0198】図64は実施例21の多層基板の実装構造
を、電子光学装置である液晶表示装置に実装した一実施
例を示す断面図である。実施例28に対して半導体素子
304の入出力端子の接続をワイヤーボンディングで実
装していることを特徴としている。
FIG. 64 is a sectional view showing an embodiment in which the mounting structure of the multilayer substrate of Embodiment 21 is mounted on a liquid crystal display device which is an electro-optical device. A feature of the twenty-eighth embodiment is that the input / output terminals of the semiconductor element 304 are mounted by wire bonding.

【0199】〔実施例35〕以下本実施例を図65を用
いて説明する。
[Embodiment 35] This embodiment will be described below with reference to FIG.

【0200】図65は実施例21の多層基板の実装構造
を、電子印字装置であるサーマルプリンタのヘッド部分
に実装した一実施例を示す断面図である。実施例29に
対して半導体素子304の入出力端子の接続をワイヤー
ボンディングで実装していることを特徴としている。
FIG. 65 is a sectional view showing an embodiment in which the mounting structure of the multilayer substrate of Embodiment 21 is mounted on the head portion of a thermal printer which is an electronic printing apparatus. A feature of the twenty-ninth embodiment is that the input / output terminals of the semiconductor element 304 are mounted by wire bonding.

【0201】〔実施例36〕以下本実施例を図66を用
いて説明する。
[Embodiment 36] This embodiment will be described below with reference to FIG. 66.

【0202】図66は実施例21の多層基板の実装構造
を、電子光学装置である液晶表示装置に実装した一実施
例を示す断面図である。実施例34に対して複数の多層
基板311のバス配線を複数の開口部321を有するバ
ス配線用PCB基板327を用いて実装されていること
を特徴としている。
FIG. 66 is a sectional view showing an example in which the mounting structure of the multilayer substrate of Example 21 is mounted on a liquid crystal display device which is an electro-optical device. The embodiment 34 is characterized in that the bus wirings of the plurality of multilayer boards 311 are mounted using the bus wiring PCB board 327 having a plurality of openings 321.

【0203】〔実施例37〕以下本実施例を図67を用
いて説明する。
[Embodiment 37] This embodiment will be described below with reference to FIG.

【0204】図67は実施例21の多層基板の実装構造
を、電子印字装置であるサーマルプリンタのヘッド部分
に実装した一実施例を示す断面図である。実施例35に
対して複数の多層基板311のバス配線を複数の開口部
321を有するバス配線用PCB基板327を用いて実
装されていることを特徴としている。
FIG. 67 is a sectional view showing an embodiment in which the mounting structure of the multilayer substrate of the embodiment 21 is mounted on the head portion of a thermal printer which is an electronic printing device. The embodiment 35 is characterized in that the bus wirings of the plurality of multilayer boards 311 are mounted using the bus wiring PCB board 327 having a plurality of openings 321.

【0205】〔実施例38〕以下本実施例を図68を用
いて説明する。
[Embodiment 38] This embodiment will be described below with reference to FIG.

【0206】図68は実施例21の多層基板の実装構造
を、電子光学装置である液晶表示装置に実装した一実施
例を示す斜視図である。実施例28に対して複数の多層
基板311のバス配線をワイヤーボンディングによるA
uワイヤー312で接続されていることを特徴としてい
る。
FIG. 68 is a perspective view showing an embodiment in which the mounting structure of the multilayer substrate of Embodiment 21 is mounted on a liquid crystal display device which is an electro-optical device. As compared with the twenty-eighth embodiment, the bus wirings of the plurality of multilayer substrates 311 are A by wire bonding.
It is characterized in that they are connected by a u wire 312.

【0207】〔実施例39〕以下本実施例を図69を用
いて説明する。
[Embodiment 39] This embodiment will be described below with reference to FIG. 69.

【0208】図69は実施例21の多層基板の実装構造
を、電子印字装置であるサーマルプリンタのヘッド部分
に実装した一実施例を示す斜視図である。実施例29に
対して複数の多層基板311のバス配線をワイヤーボン
ディングによるAuワイヤー312で接続されているこ
とを特徴としている。
FIG. 69 is a perspective view showing an embodiment in which the mounting structure of the multilayer substrate of Embodiment 21 is mounted on the head portion of a thermal printer which is an electronic printing device. A feature of the twenty-ninth embodiment is that the bus wirings of the plurality of multilayer substrates 311 are connected by Au wires 312 by wire bonding.

【0209】〔実施例40〕本実施例を図70を用いて
説明する。
[Embodiment 40] This embodiment will be described with reference to FIG.

【0210】図70は本発明の液晶表示装置において、
実施例1と同様に、液晶駆動用半導体チップ4を多層基
板表面にフェイスダウンボンディングした多層基板14
を液晶表示パネルの端子18に接続部材19を使って接
続されている。接続部の主要部分は実施例1の図4と同
様である。ただし、多層基板は多層基板間の接続長を縮
めるため、ワイヤーボンディングに必要な部分のみ突出
している。
FIG. 70 shows a liquid crystal display device of the present invention.
Similar to the first embodiment, the multilayer substrate 14 in which the liquid crystal driving semiconductor chip 4 is face-down bonded on the surface of the multilayer substrate
Is connected to the terminal 18 of the liquid crystal display panel using a connecting member 19. The main part of the connecting portion is the same as that in FIG. 4 of the first embodiment. However, in the multi-layer substrate, in order to reduce the connection length between the multi-layer substrates, only the portion necessary for wire bonding is projected.

【0211】このように、本実施例の多層基板を用いる
ことによって、多層基板に不要部分を有することなく必
要最小限の形状で多層基板間の距離を縮めることによ
り、ワイヤーボンディングのワイヤー長が短くなり、ワ
イヤーの断線による接続不良の発生が低減し、低価格で
信頼性の高い液晶表示装置が可能である。
As described above, by using the multilayer substrate of this embodiment, the distance between the multilayer substrates can be shortened with the minimum required shape without having an unnecessary portion in the multilayer substrate, thereby shortening the wire length of wire bonding. Therefore, the occurrence of connection failure due to wire breakage is reduced, and a low-cost and highly reliable liquid crystal display device is possible.

【0212】〔実施例41〕本実施例を図71を用いて
説明する。
[Embodiment 41] This embodiment will be described with reference to FIG.

【0213】図71は本発明の液晶表示装置において、
実施例1と同様に、液晶駆動用半導体チップ4を多層基
板表面にフェイスダウンボンディングした多層基板14
を液晶表示パネルの端子18に接続部材19を使って接
続され、多層基板間はワイヤーボンディングによって接
続されている。接続部の主要部分は実施例1の図4と同
様である。ただし、多層基板の上層は他の層より小さく
なっており、多層基板の端部に段差が形成されおり、隣
接する多層基板間の接続はワイヤーボンディングを二段
に分けておこなっている。
FIG. 71 shows a liquid crystal display device of the present invention.
Similar to the first embodiment, the multilayer substrate 14 in which the liquid crystal driving semiconductor chip 4 is face-down bonded on the surface of the multilayer substrate
Is connected to the terminal 18 of the liquid crystal display panel using a connecting member 19, and the multilayer substrates are connected by wire bonding. The main part of the connecting portion is the same as that in FIG. 4 of the first embodiment. However, the upper layer of the multi-layer substrate is smaller than the other layers, a step is formed at the end of the multi-layer substrate, and the connection between adjacent multi-layer substrates is performed by wire bonding in two stages.

【0214】このように、本実施例の多層基板を用いる
ことによって、そのワイヤーボンディングを複数段に分
けることにより、ワイヤーボンディング用のランドをま
とめることが出来その結果、多層基板の外形を小さく
し、コンパクト化、低価格化が可能である。
As described above, by using the multilayer substrate of the present embodiment, the wire bonding can be divided into a plurality of stages so that the lands for wire bonding can be gathered and, as a result, the outer shape of the multilayer substrate can be reduced, It is possible to make it compact and low-priced.

【0215】〔実施例42〕本実施例を図72を用いて
説明する。
[Embodiment 42] This embodiment will be described with reference to FIG.

【0216】図72は本発明の液晶表示装置において、
実施例1と同様に、液晶駆動用半導体チップ4を多層基
板表面にフェイスダウンボンディングした多層基板14
を液晶表示パネルの端子18に接続部材19を使って接
続されている。接続部の主要部分は実施例1の図4と同
様である。ただし、図72のM部は、多層基板は上層と
下層との間に少なくとも一層の中間層を設け、その中間
層または下層または中間層および下層を上層より面積を
小さくしているため、溝状となっている。
FIG. 72 shows a liquid crystal display device of the present invention.
Similar to the first embodiment, the multilayer substrate 14 in which the liquid crystal driving semiconductor chip 4 is face-down bonded on the surface of the multilayer substrate
Is connected to the terminal 18 of the liquid crystal display panel using a connecting member 19. The main part of the connecting portion is the same as that in FIG. 4 of the first embodiment. However, in the portion M of FIG. 72, the multilayer substrate is provided with at least one intermediate layer between the upper layer and the lower layer, and the intermediate layer or the lower layer or the intermediate layer and the lower layer has a smaller area than the upper layer. Has become.

【0217】このように、本実施例の多層基板を用いる
ことによって、その多層基板の上層以外の中間層または
下層または中間層および下層の両方を上層より面積を小
さくし、治工具を取り付ける部分を設けたことによりリ
ワーク作業時の取り扱いを容易にする。
As described above, by using the multilayer substrate of this embodiment, the intermediate layer or the lower layer other than the upper layer of the multilayer substrate or both the intermediate layer and the lower layer has a smaller area than the upper layer, and the portion to which the jig and tool is attached is The provision makes it easier to handle during rework work.

【0218】〔実施例43〕本実施例を図73、図7
4、図75を用いて説明する。
[Embodiment 43] This embodiment is shown in FIGS.
4 and FIG. 75.

【0219】図73は本発明の液晶表示装置において、
液晶駆動用半導体チップを多層基板表面にフェイスダウ
ンボンディングした一実施例の多層基板を分解して示し
た斜視図である。
FIG. 73 shows a liquid crystal display device of the present invention.
It is a perspective view which decomposed | disassembled and showed the multilayer substrate of one Example which carried out the face-down bonding of the semiconductor chip for liquid crystal drive on the surface of a multilayer substrate.

【0220】1、2、3は本実施例の多層(3層)基板
の各層で、1は第1の層、2は第2の層、3は第3の層
であり、実施例1と同様に、液晶駆動用半導体チップ4
を多層基板表面にフェイスダウンボンディングされてい
る。ボンディング後は、液晶駆動用半導体チップ4の周
囲および液晶駆動用半導体チップ4と第1の層1の表面
との間は腐食防止および補強のためにモールドしてあ
る。第1の層1の表面には、液晶駆動用半導体チップ4
の入力パッドに対応する入力配線5がパターニングされ
ている。また、入力配線5はスルーホール6を介して第
2の層2のバス配線10に接続されている。さらに、入
力配線5の先端には隣接の他の同様な多層基板とワイヤ
ーボンディングするためのランド7が形成されている。
Reference numerals 1, 2, and 3 are layers of the multilayer (three-layer) substrate of this embodiment, 1 is a first layer, 2 is a second layer, and 3 is a third layer. Similarly, the liquid crystal driving semiconductor chip 4
Is face-down bonded to the surface of the multilayer substrate. After the bonding, the periphery of the liquid crystal driving semiconductor chip 4 and the space between the liquid crystal driving semiconductor chip 4 and the surface of the first layer 1 are molded for corrosion prevention and reinforcement. A liquid crystal driving semiconductor chip 4 is formed on the surface of the first layer 1.
The input wiring 5 corresponding to the input pad is patterned. Further, the input wiring 5 is connected to the bus wiring 10 of the second layer 2 through the through hole 6. Further, a land 7 is formed at the tip of the input wiring 5 for wire bonding with another adjacent similar multilayer substrate.

【0221】また、第1の層1の表面には、液晶駆動用
半導体チップ4の出力パッドに対応する出力配線8がパ
ターニングされている。ここで、液晶駆動用半導体チッ
プ4の出力パッドピッチよりパネルの端子ピッチの方が
大きいため、それぞれの出力パッドとパネルの端子が対
応するように第1の層1上でパターンを広げて配線され
ている。さらに、出力配線8の先端にスルーホール9を
形成し、第1の層の裏面のパネルとの接続端子13に接
続している。
On the surface of the first layer 1, the output wiring 8 corresponding to the output pad of the liquid crystal driving semiconductor chip 4 is patterned. Here, since the panel terminal pitch is larger than the output pad pitch of the liquid crystal driving semiconductor chip 4, the pattern is widened and wired on the first layer 1 so that the respective output pads correspond to the panel terminals. ing. Further, a through hole 9 is formed at the tip of the output wiring 8 and is connected to a connection terminal 13 with the panel on the back surface of the first layer.

【0222】なお、上記1、2、3の各層は実施例1と
同様に、アルミナ基材の低温同時焼成セラミック基板で
ある。
The layers 1, 2, and 3 are low-temperature co-fired ceramic substrates made of alumina as in Example 1.

【0223】図74は図73に示した一実施例の多層基
板を液晶表示パネルに接続した一実施例の主要部の断面
を示す。
FIG. 74 shows a cross section of a main part of an embodiment in which the multilayer substrate of the embodiment shown in FIG. 73 is connected to a liquid crystal display panel.

【0224】図75は図73に示した一実施例の多層基
板を液晶表示パネルに接続した一実施例の主要部を示
す。
FIG. 75 shows a main part of an embodiment in which the multilayer substrate of the embodiment shown in FIG. 73 is connected to a liquid crystal display panel.

【0225】このように、本実施例の多層基板を用いる
ことによって、液晶表示パネル端子上から多層基板の一
部を液晶表示パネル端子上から外すことにより、液晶表
示装置の厚みを薄くすることが可能である。
As described above, by using the multilayer substrate of this embodiment, it is possible to reduce the thickness of the liquid crystal display device by removing a part of the multilayer substrate from the liquid crystal display panel terminals from the liquid crystal display panel terminals. It is possible.

【0226】その他に、本実施例の半導体チップを実装
した多層基板、およびその多層基板を他の表示装置また
は電子印字装置に実装することは、半導体チップの種類
をプラズマディスプレイ駆動用半導体チップ、またはE
L駆動用半導体チップに換えることによって、プラズマ
ディスプレイ、またはEL表示装置に同様に適用でき
る。また、サーマルヘッド駆動用半導体チップを同様に
多層基板に実装し、その多層基板をサーマルヘッドに同
様に接続することで電子印字装置に適用できる。 〔実施例44〕本発明の他の一実施例を図76、図7
7、図78を用いて説明する。図76、図77は本発明
の液晶表示装置において、液晶駆動用半導体チップを多
層基板表面にフェイスダウンボンディングした一実施例
の多層基板を示した斜視図である。この多層基板の材質
・構成は実施例1の多層基板と同様であるが、取り付け
穴432を設けてある。取り付け穴432の形状を図で
は円形のものを示したが、長方形、楕円、正方形、長穴
等の形状でも良い。
In addition, mounting the semiconductor chip of this embodiment on a multi-layer substrate and mounting the multi-layer substrate on another display device or electronic printing device can be performed by changing the type of the semiconductor chip to a semiconductor chip for driving a plasma display, or E
By changing to the L driving semiconductor chip, it can be similarly applied to a plasma display or an EL display device. Also, a semiconductor chip for driving a thermal head is similarly mounted on a multi-layer substrate, and the multi-layer substrate is similarly connected to the thermal head, so that the electronic printing apparatus can be applied. [Embodiment 44] Another embodiment of the present invention is shown in FIGS.
7 and FIG. 78. 76 and 77 are perspective views showing a multi-layer substrate of one embodiment in which a liquid crystal driving semiconductor chip is face-down bonded to the surface of the multi-layer substrate in the liquid crystal display device of the present invention. The material and structure of this multi-layer substrate are the same as those of the multi-layer substrate of the first embodiment, but mounting holes 432 are provided. Although the mounting hole 432 has a circular shape in the drawing, it may have a rectangular shape, an elliptical shape, a square shape, an elongated hole shape, or the like.

【0227】図77は図76、図77で示した多層基板
431a〜dを使った本発明の液晶表示装置を示す。液
晶駆動用半導体チップ4を多層基板表面に搭載した多層
基板14.431a〜dをパネル16に接続している。
多層基板431a〜dに取り付け穴432を介して、パ
ネル16、バックライトユニット435と外装化粧ケー
ス436の一体物、外装化粧ケース上433を固定用ネ
ジ434により固定している。これにより、本発明の液
晶表示装置で外装化粧ケースをPC(パーソナルコンピ
ューター)等の外装ケースと兼用する事ができ、従来の
液晶表示装置では別部品として必要であったフレーム・
金枠等の部品を削減でき部品費の低減ができる。また、
組立工数も簡略化でき加工工数も低減できる。
FIG. 77 shows a liquid crystal display device of the present invention using the multilayer substrates 431a to 431a shown in FIGS. The multi-layer substrates 14.431a to 1431d having the liquid crystal driving semiconductor chip 4 mounted on the surface of the multi-layer substrate are connected to the panel 16.
The panel 16, the back light unit 435 and the exterior decorative case 436, and the exterior decorative case upper part 433 are fixed to the multilayer substrates 431a to 431d through mounting holes 432 by fixing screws 434. As a result, in the liquid crystal display device of the present invention, the exterior decorative case can be used also as the exterior case of a PC (personal computer) or the like, and a frame which is required as a separate part in the conventional liquid crystal display device.
Parts such as a metal frame can be reduced, and parts cost can be reduced. Also,
Assembly man-hours can be simplified and processing man-hours can be reduced.

【0228】ここで、多層基板14・431a〜dとパ
ネル端子18は実施例1と同様に接着部材19で接続さ
れモ−ルド21により接着補強がされているが、筺体に
組み込んだ後の強度(耐振動強度)を向上させるために
パネル端子18と多層基板14・431a〜dの側面、
または、裏面にモ−ルド21を施しても良い。 このモ
ールド材は、エポキシ、アクリル、ウレタン、ポリエス
テル等の単独またはそのいくつかの混合または化合物等
であり、溶剤タイプ、光硬化タイプまたはそれらの併用
タイプである。
Here, the multilayer boards 14, 431a to 431a-d and the panel terminal 18 are connected by the adhesive member 19 and are adhesively reinforced by the mold 21 as in the first embodiment, but the strength after being assembled in the housing is high. In order to improve (vibration resistance), the panel terminals 18 and the side surfaces of the multilayer substrates 14, 431 a to d,
Alternatively, the mold 21 may be provided on the back surface. The molding material is epoxy, acrylic, urethane, polyester, etc. alone or a mixture or compound of some of them, and is a solvent type, a photo-curing type or a combination type thereof.

【0229】多層基板のパタ−ンと取り付け穴との間の
位置精度は±0.1mm以下にする事が可能であることか
ら、パネルパタ−ンの位置と取り付け穴との位置精度は
±0.2mm以下を確保できる。筺体である外装化粧ケー
ス436への組み付けはこの取り付け穴を使用している
ため、バックライトユニット435に対しての位置再現
性と外装化粧ケース上433へのパネル表示エリアとの
位置再現性を確保向上できる。そして、取り付け用ネジ
434で組立を行った場合はリワ−ク再組立が容易であ
る。また、プラスチック製の引っかかりのある鋲状の部
品等を使うと組み付け時に押し込むだけで組立固定が可
能となり、簡単な組み込みができる。ここで、バックラ
イトユニット435と外装化粧ケ−ス436は両面テ−
プ等で固定する方式、また、取り付け用爪等により固定
する方式等でも良い。
Since the positional accuracy between the pattern and the mounting hole of the multi-layered substrate can be set to ± 0.1 mm or less, the positional accuracy between the position of the panel pattern and the mounting hole is ± 0. 2mm or less can be secured. Since this mounting hole is used to assemble to the exterior decorative case 436 which is the housing, position reproducibility with respect to the backlight unit 435 and position reproducibility with the panel display area on the exterior decorative case 433 are ensured. Can be improved. When the mounting screws 434 are used for assembly, rework reassembly is easy. In addition, if a tack-shaped component made of plastic with a hook is used, it can be assembled and fixed simply by pushing it in during assembly, and simple assembly is possible. The backlight unit 435 and the exterior makeup case 436 are double-sided.
A method of fixing with a hook or the like or a method of fixing with a mounting claw or the like may be used.

【0230】〔実施例45〕本発明の他の一実施例を図
79、図80、図81を用いて説明する。図79、図8
1で示す様に、多層基板437a〜dのサイズをガラス
端子18の端面より大きく設計し、取り付け用切り欠き
形状をガラス端面より外側に出し固定している。この多
層基板の材質・構造は実施例1の多層基板と同様である
が、取り付け用切り欠き438を設けてある、取り付け
用切り欠き438の形状は図中では半円状の物を示した
が、長方形、正方形、ひし型、楕円、長穴等の全部また
は一部の形状でも良い。ここで、取り付け用切り欠きの
位置を多層基板437a〜dの中央に配置し多層基板長
辺方向の中心線に対し左右対象の形状であれば、4個の
部品を1種類にする事ができる等部品の標準化が可能で
ある。
[Embodiment 45] Another embodiment of the present invention will be described with reference to FIGS. 79, 80 and 81. 79 and 8
As shown by 1, the size of the multilayer substrates 437a to 437a is designed to be larger than the end face of the glass terminal 18, and the mounting notch shape is fixed outside the glass end face. The material and structure of this multi-layered substrate are the same as those of the multi-layered substrate of the first embodiment, but the attachment notch 438 is provided. The shape of the attachment notch 438 is semicircular in the figure. The shape may be all or part of a rectangle, a square, a diamond, an ellipse, an elongated hole, or the like. Here, the position of the mounting notch is arranged at the center of the multilayer boards 437a to 437d, and if the shape is symmetrical with respect to the center line in the long side direction of the multilayer board, four parts can be one type. Standardization of equal parts is possible.

【0231】図80は図79に示した多層基板437a
〜dを使った本発明の液晶表示装置を示す。液晶駆動用
半導体チップ4を多層基板表面に搭載した多層基板1
4.437a〜dをパネル16に接続している。多層基
板437a〜dに取り付け用切り欠き438を介して、
パネル16、バックライトユニット435と外装化粧ケ
ース436の一体物、外装化粧ケース上433を固定用
ネジ434により固定している。これにより、本発明の
液晶表示装置で外装化粧ケースをPC(パーソナルコン
ピューター)等の外装ケースと兼用する事ができ、従来
の液晶表示装置では別部品として必要であったフレーム
・金枠等の部品を削減でき、また、多層基板437a〜
dの取り付け用切り欠き438形状統一での部品の標準
化も可能なため部品費の低減ができる。さらに、部品点
数の削減により液晶表示装置組立も簡略化でき加工工数
も低減できる。
FIG. 80 shows the multilayer substrate 437a shown in FIG.
3 shows a liquid crystal display device according to the present invention using ~ d. Multilayer substrate 1 in which semiconductor chip 4 for driving liquid crystal is mounted on the surface of the multilayer substrate
4.437a-d are connected to panel 16. Through the notch 438 for attachment to the multilayer substrates 437a to 437d,
The panel 16, the backlight unit 435 and the exterior decorative case 436 are integrally fixed, and the exterior decorative case upper part 433 is fixed by a fixing screw 434. As a result, in the liquid crystal display device of the present invention, the exterior decorative case can also be used as the exterior case of a PC (personal computer) or the like, and parts such as a frame and a metal frame which are required as separate parts in the conventional liquid crystal display device. Can be reduced, and the multilayer substrate 437a to
Since it is possible to standardize parts by unifying the shape of the mounting notch 438 of d, it is possible to reduce the cost of parts. Furthermore, by reducing the number of parts, the assembly of the liquid crystal display device can be simplified and the number of processing steps can be reduced.

【0232】ここで、図81は本発明の液晶表示装置に
おける多層基板437a〜dの接続部分の断面を示す。
多層基板14・437a〜dとパネル端子18は接着部
材19とモ−ルド21により接着補強がされているが、
筺体に組み込んだ後の強度(耐振動強度)を向上させる
ためにパネル端子18の端面と多層基板14・437a
〜dの側面または、裏面にモ−ルド21を施しても良
い。
Here, FIG. 81 shows a cross section of a connecting portion of the multilayer substrates 437a to 437a in the liquid crystal display device of the present invention.
The multi-layer substrates 14, 437a-d and the panel terminal 18 are adhesively reinforced by an adhesive member 19 and a mold 21.
In order to improve the strength (vibration resistance) after being assembled in the housing, the end face of the panel terminal 18 and the multilayer substrate 14, 437a
A mold 21 may be provided on the side surface or the back surface of ~ d.

【0233】このモールド材は、エポキシ、アクリル、
ウレタン、ポリエステル等の単独またはそのいくつかの
混合または化合物等であり、溶剤タイプ、光硬化タイプ
またはそれらの併用タイプである。
The molding material is epoxy, acrylic,
Urethane, polyester, etc. may be used alone or as a mixture or compound thereof, and may be solvent type, photocurable type or combination type thereof.

【0234】多層基板のパタ−ンと取り付け用切り欠き
との間の位置精度は±0.1mm以下にする事が可能であ
ることから、パネルパタ−ンの位置と取り付け用切り欠
きとの位置精度は±0.2mm以下を確保できる。筺体で
ある外装化粧ケース436への組み付けはこの取り付け
用切り欠きを使用しているため、バックライトユニット
435に対しての位置再現性と外装化粧ケース上433
へのパネル表示エリアとの位置再現性を確保向上でき
る、そして、取り付け用ネジ434で組立を行った場合
はリワ−ク再組立が容易である。また、プラスチック製
の引っかかりのある鋲状の部品等を使うと組み付け時に
押し込むだけで組立固定が可能となり、簡単な組み込み
ができる。ここで、バックライトユニット435と外装
化粧ケ−ス436は両面テ−プ等で固定する方式、また
は、取り付け用爪等により固定する方式でも良い。
Since the positional accuracy between the pattern of the multilayer board and the mounting notch can be set to ± 0.1 mm or less, the positional accuracy between the panel pattern position and the mounting notch. Can secure ± 0.2 mm or less. Since the mounting notch is used for mounting to the exterior decorative case 436 which is a housing, the position reproducibility with respect to the backlight unit 435 and the exterior decorative case 433 are improved.
The position reproducibility with the panel display area can be secured and improved, and when the mounting screw 434 is used for assembly, rework reassembly is easy. In addition, if a tack-shaped component made of plastic with a hook is used, it can be assembled and fixed simply by pushing it in during assembly, and simple assembly is possible. Here, the backlight unit 435 and the exterior makeup case 436 may be fixed by a double-sided tape or the like, or may be fixed by a mounting nail or the like.

【0235】〔実施例46〕以下本実施例を図82、図
83、図84、図85、図86、図87、図88、図8
9を用いて説明する。
[Embodiment 46] Hereinafter, this embodiment will be described with reference to FIGS. 82, 83, 84, 85, 86, 87, 88 and 8.
This will be described using 9.

【0236】図82は本発明の液晶表示装置において、
3個の液晶駆動用半導体チップをひとつの多層基板表面
にフェイスダウンボンディングした一実施例の多層基板
6000を示す。
FIG. 82 shows a liquid crystal display device of the present invention.
A multilayer substrate 6000 according to an embodiment in which three liquid crystal driving semiconductor chips are face-down bonded to the surface of one multilayer substrate is shown.

【0237】図83は上記図82の多層基板6000を
分解して示した斜視図である。ここで、液晶駆動用半導
体チップ1100、1200、1300の出力側のパッ
ドピッチP1は80μmであり、パネル端子18のピッ
チP2は50μmであり、P1>P2の関係となる場合
の実施例である。このパネル端子ピッチP2=50μm
は6インチクラスのVGAカラーの液晶表示装置におい
て必要となる微細な接続ピッチである。
FIG. 83 is an exploded perspective view of the multilayer substrate 6000 of FIG. Here, the pad pitch P1 on the output side of the liquid crystal driving semiconductor chips 1100, 1200, 1300 is 80 μm, the pitch P2 of the panel terminals 18 is 50 μm, and this is an example in which P1> P2. This panel terminal pitch P2 = 50 μm
Is a fine connection pitch required in a 6-inch class VGA color liquid crystal display device.

【0238】1000、2000、3000、400
0、5000は本実施例の多層(5層)基板の各層で、
1000は第1の層、2000は第2の層、3000は
第3の層、4000は第4層、5000は第5層であ
り、液晶駆動用半導体チップ1100、1200、13
00は公知の方法(例えば、半導体のAuバンプをAg
ペーストを用いて基板に接続する方法、または異方性導
電膜を用いる方法、または半田バンプを用いたフリップ
チップ方法等)により第1の層1000の表面にフェイ
スダウンボンディングされている。ボンディング後は、
液晶駆動用半導体チップ1100、1200、1300
の周囲および1100、1200、1300と1000
の表面との間は腐食防止および補強のためにモールド2
0をしてある(図示は省略してある)。このモールド材
として、エポキシ、アクリル、ウレタン、ポリエステル
等の単独またはそのいくつかの混合または化合物であ
り、溶剤タイプ、熱硬化タイプ、光硬化タイプまたはそ
れらの併用タイプである。
1000, 2000, 3000, 400
0 and 5000 are each layer of the multilayer (5 layer) substrate of this embodiment,
1000 is a first layer, 2000 is a second layer, 3000 is a third layer, 4000 is a fourth layer, 5000 is a fifth layer, and liquid crystal driving semiconductor chips 1100, 1200, 13 are provided.
00 is a known method (for example, a semiconductor Au bump is Ag.
Face down bonding is performed on the surface of the first layer 1000 by a method of connecting to a substrate using a paste, a method of using an anisotropic conductive film, a flip chip method of using a solder bump, or the like. After bonding,
Liquid crystal driving semiconductor chips 1100, 1200, 1300
Around and 1100, 1200, 1300 and 1000
Mold 2 to prevent corrosion and reinforcement between the surface and
0 (not shown). The molding material may be epoxy, acrylic, urethane, polyester, etc. alone or a mixture or compound thereof, and may be a solvent type, a thermosetting type, a photocuring type or a combination type thereof.

【0239】図84は第1の層の配線、スルーホール、
貫通穴等を示す平面図である。
FIG. 84 shows the first layer wiring, through holes,
It is a top view showing a through hole and the like.

【0240】図85は第2の層の配線、スルーホール、
貫通穴等を示す平面図である。
FIG. 85 shows the second layer wiring, through holes,
It is a top view showing a through hole and the like.

【0241】図86は第3の層の配線、スルーホール、
貫通穴等を示す平面図である。
FIG. 86 shows third layer wiring, through holes,
It is a top view showing a through hole and the like.

【0242】図87は第4の層の配線、スルーホール、
ランド等を示す平面図である。
FIG. 87 shows fourth layer wiring, through holes,
It is a top view showing a land and the like.

【0243】図88は第5の層の配線、スルーホール、
接続端子等を示す平面図である。
FIG. 88 shows the fifth layer wiring, through holes,
It is a top view showing a connection terminal and the like.

【0244】第1の層1000の表面には、1100、
1200、1300の入力パッドに対応する入力配線1
110、1210、1310がパターニングされてい
る。また、入力配線1110、1210、1310(た
だし、1110−1、1110−N、1210−1、1
210−N、1310−1、1310−Nを除く)はそ
れぞれのスルーホール1120、1220、1320を
介して第2の層2000のバス配線2020に接続され
ている。さらに、第2の層2000のバス配線2020
は第2の層2000のスルーホール2030、第3の層
3000のスルーホール3030を介して、第4の層4
000のバス配線4020に接続されている。入力配線
1110−1、1110−N、1210−1、1210
−N、1310−1、1310−Nはカスケード接続す
るため、他の入力配線と別の配線をしてある。すなわ
ち、液晶駆動用半導体チップ1100の入力配線111
0−1は第1の層1000のスルーホール1120−
1、第2の層2000のスルーホール2120、および
第3の層3000のスルーホール3120を介して配線
4020に接続している。液晶駆動用半導体チップ11
00の入力配線1110−Nは第1の層1000のスル
ーホール1120−N、第2の層2000のスルーホー
ル2120を介して、第3の層3000の配線3020
に接続している。また、液晶駆動用半導体チップ120
0の入力配線1210−1は第1の層1000のスルー
ホール1220−1、第2の層2000のスルーホール
2220を介して、第3の層3000の配線3020に
接続し、入力配線1210−Nは第1の層1000のス
ルーホール1220−N、第2の層2000のスルーホ
ール2220を介して、第3の層3000の配線302
0に接続している。また、液晶駆動用半導体チップ13
00の入力配線1310−1は第1の層1000のスル
ーホール1320−1、第2の層2000のスルーホー
ル2320を介して配線3020に接続している。液晶
駆動用半導体チップ1300の入力配線1310−Nは
第1の層1000のスルーホール1320−N、第2の
層2000のスルーホール2320を介して、第3の層
3000の配線3020に接続している。さらに、その
配線3020は第3の層3000のスルーホール312
0を介して、第4の層4000の配線4020に接続し
ている。さらに、配線4020には隣接の他の同様な多
層基板とワイヤーボンディングするためのランド404
0が形成されている。このランド4040に対応するよ
うに、第1の層1000、第2の層2000、第3の層
3000に貫通穴1010、2010、3010が設け
てあり、ワイヤーボンディングしやすくしてある。
On the surface of the first layer 1000, 1100,
Input wiring 1 corresponding to 1200, 1300 input pads
110, 1210, 1310 are patterned. In addition, input wiring 1110, 1210, 1310 (however, 1110-1, 1110-N, 1210-1, 1
210-N, 1310-1, and 1310-N) are connected to the bus wiring 2020 of the second layer 2000 via respective through holes 1120, 1220, and 1320. Further, the bus wiring 2020 of the second layer 2000
Through the through hole 2030 of the second layer 2000 and the through hole 3030 of the third layer 3000, and the fourth layer 4
000 bus wiring 4020. Input wiring 1110-1, 1110-N, 1210-1, 1210
-N, 1310-1, and 1310-N are connected in a cascade manner, and thus are provided with wiring different from other input wiring. That is, the input wiring 111 of the liquid crystal driving semiconductor chip 1100.
0-1 is a through hole 1120- of the first layer 1000.
The wiring 4020 is connected through the through holes 2120 of the first and second layers 2000 and the through holes 3120 of the third layer 3000. Liquid crystal driving semiconductor chip 11
Input wiring 1110-N of the third layer 3000 through the through hole 1120-N of the first layer 1000 and the through hole 2120 of the second layer 2000.
Connected to. Further, the liquid crystal driving semiconductor chip 120
The input wiring 1210-1 of 0 is connected to the wiring 3020 of the third layer 3000 through the through hole 1220-1 of the first layer 1000 and the through hole 2220 of the second layer 2000, and the input wiring 1210-N Through the through hole 1220-N of the first layer 1000 and the through hole 2220 of the second layer 2000, the wiring 302 of the third layer 3000.
Connected to 0. In addition, the liquid crystal driving semiconductor chip 13
The input wiring 1310-1 of 00 is connected to the wiring 3020 through the through hole 1320-1 of the first layer 1000 and the through hole 2320 of the second layer 2000. The input wiring 1310-N of the liquid crystal driving semiconductor chip 1300 is connected to the wiring 3020 of the third layer 3000 through the through hole 1320-N of the first layer 1000 and the through hole 2320 of the second layer 2000. There is. Further, the wiring 3020 is connected to the through hole 312 of the third layer 3000.
0 to the wiring 4020 of the fourth layer 4000. Further, the wiring 4020 has a land 404 for wire bonding with another similar multilayer substrate adjacent thereto.
0 is formed. Corresponding to the land 4040, through holes 1010, 2010 and 3010 are provided in the first layer 1000, the second layer 2000 and the third layer 3000 to facilitate wire bonding.

【0245】また、第1の層1000の表面には、液晶
駆動用半導体チップ1100、1200、1300の出
力パッドに対応する出力配線1130、1230、13
30がパターニングされ、第1の層1000のスルーホ
ール1140、1240、1340、第2の層2000
のスルーホール2140、2240、2340、第3の
層3000のスルーホール3140、3240、334
0、第4の層4000のスルーホール4140、424
0、4340、および第5の層5000のスルーホール
5140、5240、5340を介して配線5050、
接続端子5060に接続している。ここで、1100、
1200、1300の出力パッドピッチよりパネルの端
子ピッチの方が小さいため、それぞれの出力パッドとパ
ネルの端子が対応するように第1の層1000の表面で
パターンを狭めて配線している。本実施例では、スルー
ホール1140、1240、1340、2140、22
40、2340、3140、3240、3340、41
40、4240、4340をそれぞれ1列に配置してあ
るが、複数列の千鳥配列等でもかまわない。また、出力
パッドピッチとパネルの端子ピッチの整合を複数層に渡
って行ってもよい。なお、第1の層1000、第2の層
2000、第3の層3000、第4の層4000、第5
の層5000の各層はアルミナ基材の低温同時焼成セラ
ミック基板である。厚みはそれぞれ0.25mmのもの
を使用した。入力配線1110、1210、1310、
1110−1、1210−1、1310−1、1110
−N、1210−N、1310−N、出力配線113
0、1230、1330、配線2020、3020、4
020、5050はAu、Ag、AgPd、Cu等の金
属ペーストの焼成物である。また、スルーホール112
0、1220、1320、1120−1、1220−
1、1320−1、1120−N、1220−N、13
20−N、1140、1240、1340、2030、
2120、2220、2320、2340、3030、
3120、3140、3240、3340、4140、
4240、4340、5140、5240、5340も
同様にAu、Ag、AgPd、Cu等の金属ペーストの
焼成物である。また、ランド4040、接続端子506
0も同様にAu、Ag、AgPd、Cu等の金属ペース
トの焼成物である。それらはそれぞれの層毎に公知の印
刷方式によりパターニングされ、各層を重ね合わせ、焼
成して一体化し完成している。それぞれのパターニング
焼成された金属の厚みは通常0.001mmから0.0
5mm程度であるが、抵抗値を下げるために0.05m
mから0.2mm程度にしてもよい。
Also, on the surface of the first layer 1000, output wirings 1130, 1230, 13 corresponding to the output pads of the liquid crystal driving semiconductor chips 1100, 1200, 1300.
30 are patterned to form through holes 1140, 1240, 1340 in the first layer 1000 and the second layer 2000.
Through holes 2140, 2240, 2340 and through holes 3140, 3240, 334 in the third layer 3000.
0, through holes 4140, 424 of the fourth layer 4000
0, 4340 and the wiring 5050 through the through holes 5140, 5240, 5340 of the fifth layer 5000,
It is connected to the connection terminal 5060. Where 1100,
Since the terminal pitch of the panel is smaller than the output pad pitch of 1200 and 1300, the pattern is narrowed on the surface of the first layer 1000 so that the respective output pads correspond to the terminals of the panel. In this embodiment, the through holes 1140, 1240, 1340, 2140, 22.
40, 2340, 3140, 3240, 3340, 41
Although 40, 4240, and 4340 are arranged in one row, a staggered arrangement of a plurality of rows may be used. Further, the output pad pitch and the panel terminal pitch may be matched over a plurality of layers. Note that the first layer 1000, the second layer 2000, the third layer 3000, the fourth layer 4000, and the fifth layer
Each of the layers 5000 is a low temperature co-fired ceramic substrate based on alumina. The thickness of each was 0.25 mm. Input wiring 1110, 1210, 1310,
1110-1, 1210-1, 1310-1, 1110
-N, 1210-N, 1310-N, output wiring 113
0, 1230, 1330, wirings 2020, 3020, 4
Reference numerals 020 and 5050 denote fired products of metal pastes such as Au, Ag, AgPd and Cu. Also, the through hole 112
0, 1220, 1320, 1120-1, 1220-
1, 1320-1, 1120-N, 1220-N, 13
20-N, 1140, 1240, 1340, 2030,
2120, 2220, 2320, 2340, 3030,
3120, 3140, 3240, 3340, 4140,
Similarly, 4240, 4340, 5140, 5240, and 5340 are fired products of metal pastes such as Au, Ag, AgPd, and Cu. Also, the land 4040 and the connection terminal 506
Similarly, 0 is a fired product of a metal paste of Au, Ag, AgPd, Cu or the like. Each layer is patterned by a known printing method, and the layers are stacked and baked to be integrated. The thickness of each patterned and baked metal is usually 0.001 mm to 0.0
About 5 mm, but 0.05 m to reduce the resistance
It may be about m to 0.2 mm.

【0246】ただし、第1の層1000の表面の入力配
線1110、1210、1310、1110−1、12
10−1、1310−1、1110−N、1210−
N、1310−N、出力配線1130、1230、13
30、および第5の層5000の裏面の配線5050、
接続端子5060は配線ピッチ、寸法精度等によって
は、Au、Ag、AgPd、Cu等の金属ペーストの全
面印刷後、フォトリソ等によってパターン形成してもよ
い。この時のパターン厚みは0.001mmから0.2
mm程度である。または印刷方式ではなくAu、Ag、
Cu等の蒸着、またはスパッタ等による薄膜形成後、フ
ォトリソ、メッキ等の工程によってパターン形成しても
よい。この時のパターン厚みは0.0005mmから
0.1mm程度である。
However, the input wirings 1110, 1210, 1310, 1110-1, 12 on the surface of the first layer 1000 are used.
10-1, 1310-1, 1110-N, 1210-
N, 1310-N, output wiring 1130, 1230, 13
30, and the wiring 5050 on the back surface of the fifth layer 5000,
Depending on the wiring pitch, dimensional accuracy, etc., the connection terminals 5060 may be patterned by photolithography or the like after the entire surface of a metal paste such as Au, Ag, AgPd, Cu is printed. The pattern thickness at this time is 0.001 mm to 0.2
It is about mm. Or instead of printing method, Au, Ag,
After forming a thin film by vapor deposition of Cu or the like, or sputtering, a pattern may be formed by a process such as photolithography and plating. The pattern thickness at this time is about 0.0005 mm to 0.1 mm.

【0247】本実施例の多層基板は5層構造のものであ
ったが、当然のことながら、他の層数でもかまわない。
また、ノイズ対策や静電気対策等のために中間にグラン
ド層を1層または複数層設けてもよい。
Although the multilayer substrate of this embodiment has a five-layer structure, it goes without saying that another number of layers may be used.
Also, one or more ground layers may be provided in the middle for noise countermeasures, static electricity countermeasures, and the like.

【0248】このように、液晶駆動用半導体チップの出
力側のパッドピッチP1が80μmで、パネル端子の接
続ピッチP2が50μmであるというように、P1>P
2の関係となる場合には、従来例であるTCPで複数個
の液晶駆動用半導体チップを液晶表示装置に搭載すると
隣接のTCPどうしが重なり合ったり、入力端子へのバ
ス配線基板の接続が困難だったりという不具合があった
が、本実施例の多層基板を使うことによって、各隣接す
る多層基板の重なり合いもなく、コンパクトに搭載する
ことができる。したがって、今後益々増えるであろうP
DA(パーソナル デジタル アシスタンス)等の小型
情報端末機器の表示装置として、大容量表示(VGA、
XGA仕様等)であり、なおかつ軽量薄型化、コンパク
ト化に対応する液晶表示装置を提供できる。
As described above, the pad pitch P1 on the output side of the liquid crystal driving semiconductor chip is 80 μm and the connection pitch P2 of the panel terminals is 50 μm.
In the case of the relationship of 2, if a plurality of liquid crystal driving semiconductor chips are mounted on the liquid crystal display device by the conventional TCP, the adjacent TCPs overlap each other and it is difficult to connect the bus wiring board to the input terminal. However, by using the multilayer substrate of this embodiment, it is possible to mount the device in a compact manner without the adjacent multilayer substrates overlapping each other. Therefore, P will increase more and more in the future
As a display device for small information terminal equipment such as DA (Personal Digital Assistance), large capacity display (VGA,
It is possible to provide a liquid crystal display device that has XGA specifications, etc., and is lightweight, thin, and compact.

【0249】また、ひとつの多層基板に3個の液晶駆動
用半導体チップをボンディングすることは、ひとつの多
層基板に1個の液晶駆動用半導体チップをボンディング
したもの3個分と比較すると、入出力配線を効率よく配
線でき、半導体チップも効率よく配置できるため、必要
な多層基板の面積は小さくなり、部品費を安くできる。
また、多層基板を個々にばらす(ダイシング、またはブ
レイク等)工数や半導体チップをボンディング、モール
ドするための多層基板のセット、リセットの工数等も削
減でき、コストダウンができ、安価な液晶表示装置を提
供できる。
Further, bonding three liquid crystal driving semiconductor chips to one multi-layer substrate is equivalent to three bonding one liquid crystal driving semiconductor chip to one multi-layer substrate. Since the wiring can be arranged efficiently and the semiconductor chips can also be arranged efficiently, the required area of the multilayer substrate can be reduced and the cost of parts can be reduced.
In addition, it is possible to reduce the man-hours for individually separating the multi-layer substrate (dicing, breaking, etc.) and the man-hours for setting and resetting the multi-layer substrate for bonding and molding the semiconductor chip. Can be provided.

【0250】図89は図82に示した一実施例の多層基
板を液晶表示パネルに接続した一実施例を示す図。
FIG. 89 is a view showing an embodiment in which the multilayer substrate of the embodiment shown in FIG. 82 is connected to a liquid crystal display panel.

【0251】カラー液晶表示型のパネル16(例えば6
40*3*480ドット表示)に図82に示した一実施
例の多層基板6000(160出力の液晶駆動用半導体
チップを3個搭載してある)をX側に4個、実施例1と
同様な多層基板14(240出力の液晶駆動用半導体チ
ップを1個搭載してある)をY側に2個をそれぞれパネ
ル端子18に接続してある。ただし、図中にはパネル配
線、および多層基板の配線は表示していない。多層基板
14、6000の接続端子13、5060とパネル端子
18は、実施例1と同様に接続部材19によって接続が
取られている。導電部材19は電気的接続を確保してい
ると同時にある程度多層基板14、6000のパネルへ
の固定も兼ねている。
A color liquid crystal display type panel 16 (for example, 6
40 * 3 * 480 dot display), the multilayer substrate 6000 of one embodiment shown in FIG. 82 (three 160-output liquid crystal driving semiconductor chips are mounted) is provided on the X side, four are provided, the same as in the first embodiment. Two multi-layered substrates 14 (having one 240-output liquid crystal driving semiconductor chip mounted) are connected to the panel terminals 18 on the Y side. However, the panel wiring and the wiring of the multilayer substrate are not shown in the figure. The connection terminals 13 and 5060 of the multilayer substrates 14 and 6000 and the panel terminals 18 are connected by the connection member 19 as in the first embodiment. The conductive member 19 secures electrical connection and at the same time fixes the multilayer substrates 14 and 6000 to the panel to some extent.

【0252】ここで使用する接続部材19は異方性導電
膜であり、主に導電粒子と接着剤より構成されている。
この導電粒子は半田粒子、Ni、Au、Ag、Cu、P
b、Sn等の単独または複数の混合、合金、またはメッ
キ等による複合金属粒子、プラスチック粒子(ポリスチ
レン、ポリカーボネート、アクリル等)にNi、Au、
Cu、Fe等の単独または複数のメッキをした粒子、カ
ーボン粒子等である。また、この接着剤はスチレンブタ
ジエンスチレン(SBS)系、エポキシ系、アクリル
系、ポリエステル系、ウレタン系等の単独または複数の
混合または化合物である。この異方性導電膜をパネル端
子18と多層基板14、6000の接続端子13、50
60との間に配置し、異方性導電膜に熱硬化性または熱
可塑性と熱硬化性とのブレンドタイプの接着剤を使った
場合には加熱加圧ヘッドを多層基板14、6000に押
し当てることによって硬化接続される。また、異方性導
電膜にUV硬化性タイプの接着剤を使った場合には加圧
ヘッドを多層基板14、6000に押し当て、パネル端
子18(ガラス側)側からUV照射して硬化させる。他
の接続部材として、異方性導電接着剤があり、主に導電
粒子と接着剤より構成されている。この導電粒子は半田
粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独ま
たは複数の混合、合金、またはメッキ等による複合金属
粒子、プラスチック粒子(ポリスチレン、ポリカーボネ
ート、アクリル等)にNi、Au、Cu、Fe等の単独
または複数のメッキをした粒子、カーボン粒子等であ
る。また、この接着剤はスチレンブタジエンスチレン
(SBS)系、エポキシ系、アクリル系、ポリエステル
系、ウレタン系等の単独または複数の混合または化合物
である。この異方性導電接着剤は液状、またはペースト
状であり、印刷方法、ディスペンサを使ったディスペン
ス方法等の公知の方法により、パネル端子16の接続部
分に配置する。異方性導電接着剤に熱硬化性または熱可
塑性と熱硬化性とのブレンドタイプの接着剤を使った場
合には加熱加圧ヘッドを多層基板14、6000に押し
当てることによって硬化接続される。また、異方性導電
接着剤にUV硬化性タイプの接着剤を使った場合には加
圧ヘッドを多層基板14、6000に押し当て、パネル
端子18(ガラス側)側からUV照射して硬化させる。
The connecting member 19 used here is an anisotropic conductive film, and is mainly composed of conductive particles and an adhesive.
The conductive particles are solder particles, Ni, Au, Ag, Cu, P
b, Sn, etc., single or plural mixtures, alloys, composite metal particles by alloying or plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.) with Ni, Au,
These are particles of single or multiple plating such as Cu and Fe, carbon particles and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound. This anisotropic conductive film is used to connect the panel terminals 18 to the connection terminals 13 and 50 of the multilayer substrates 14 and 6000.
60, and when a thermosetting or a blend type adhesive of thermoplastic and thermosetting is used for the anisotropic conductive film, the heating and pressing head is pressed against the multilayer substrates 14 and 6000. It is cured and connected. When a UV curable type adhesive is used for the anisotropic conductive film, a pressure head is pressed against the multilayer substrates 14 and 6000, and UV is applied from the panel terminal 18 (glass side) side to cure. Another connecting member is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb, Sn, etc., single or plural mixtures, alloys, or composite metal particles by plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.), Ni, Au. , Cu, Fe, etc., particles of which single or plural plating has been performed, carbon particles and the like. The adhesive is styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., alone or as a mixture or compound. This anisotropic conductive adhesive is in a liquid or paste form, and is arranged at the connection portion of the panel terminals 16 by a known method such as a printing method or a dispensing method using a dispenser. When a thermosetting or a blend type adhesive of thermoplasticity and thermosetting is used as the anisotropic conductive adhesive, it is cured and connected by pressing a heating and pressing head against the multilayer substrates 14 and 6000. When a UV curable type adhesive is used as the anisotropic conductive adhesive, the pressure head is pressed against the multilayer substrates 14 and 6000, and UV irradiation is performed from the panel terminal 18 (glass side) side to cure the adhesive. .

【0253】また、パネル端子18の露出部分を腐食か
ら守るために、モールド21が施されている(図では省
略してある)。合わせてモールド21は多層基板14、
6000をパネルに固定する役割も持っている。このモ
ールド材としては、エポキシ、アクリル、ウレタン、ポ
リエステル等の単独またはそのいくつかの混合または化
合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ
またはそれらの併用タイプである。
A mold 21 is provided (not shown in the figure) to protect the exposed portion of the panel terminal 18 from corrosion. In addition, the mold 21 is a multilayer substrate 14,
It also has the role of fixing 6000 to the panel. The molding material may be epoxy, acrylic, urethane, polyester, etc., or a mixture or compound of some of them, and may be a solvent type, a thermosetting type, a photocuring type or a combination thereof.

【0254】隣接する多層基板14間、および多層基板
6000間のバス配線の接続は、ランド7、4040を
介してワイヤー15によってワイヤーボンディングされ
ている。また、パネルのX側およびY側の端に位置する
多層基板14および多層基板6000のそれぞれの片側
の入力端子は中継基板7000にワイヤー15によって
ワイヤーボンディングされている。さらに、中継基板7
000には外部から信号および電源等をいれるための接
続部材8000が接続されている。この接続部材800
0には、図では省略しているが、配線パターンが1層ま
たは複数層にあり、また電子部品等も搭載していてもか
まわない。ワイヤー15として、Au、Al、Cu等の
金属またはそれらの金属の合金(Be、Si、Mg等を
含有するものも含む)を使用できる。また、ワイヤーボ
ンディング部、ワイヤー部等を腐食から守るため、およ
び機械的に補強する等のためにモールド21が同様に施
されている(図では省略してある)。ワイヤーボンディ
ングされる幅は多層基板の幅以内に納まり、コンパクト
になっている。
Connection of bus wiring between the adjacent multilayer substrates 14 and between the multilayer substrates 6000 is wire-bonded by the wire 15 via the lands 7 and 4040. Further, the input terminals on one side of each of the multilayer substrate 14 and the multilayer substrate 6000 located at the X-side and Y-side ends of the panel are wire-bonded to the relay substrate 7000 by the wires 15. Further, the relay board 7
A connection member 8000 for inputting a signal, a power source, and the like from the outside is connected to 000. This connecting member 800
Although not shown in FIG. 0, the wiring pattern 0 may have one or more wiring patterns, and may also have electronic components mounted thereon. As the wire 15, a metal such as Au, Al, or Cu or an alloy of those metals (including one containing Be, Si, Mg, or the like) can be used. In addition, a mold 21 is similarly provided to protect the wire bonding portion, the wire portion, etc. from corrosion, and to mechanically reinforce (not shown in the figure). The width to be wire-bonded is within the width of the multi-layer substrate, which makes it compact.

【0255】ここで、ひとつの多層基板に3個の液晶駆
動用半導体チップをボンディングしたものを使用してい
るので、ひとつの多層基板に1個の液晶駆動用半導体チ
ップをボンディングしたものを接続した場合より、多層
基板間の接続箇所は、8箇所削減(11箇所から3箇所
になっている)できている。これにともなって、ワイヤ
ー15の部材の削減、およびワイヤーボンディングの工
数の削減ができている。
Since one liquid crystal driving semiconductor chip bonded to three multilayer substrates is used here, one liquid crystal driving semiconductor chip bonding to one multilayer substrate is connected. In some cases, the number of connecting points between the multilayer substrates has been reduced by 8 (from 11 to 3). Along with this, the number of members of the wire 15 and the number of wire bonding steps can be reduced.

【0256】このように、本実施例の多層基板を用いる
ことによって、従来、TAB方式では別のバス基板を用
いてバス配線のクロス配線を行っていたものを、同一多
層基板内でクロス配線を処理できている。したがって、
基板内の配線を高密度にすることによってTAB方式よ
りコンパクト化が可能であり、さらに別のバス基板を使
わないため低価格化が可能である。
As described above, by using the multi-layer substrate of this embodiment, the cross wiring of the bus wiring is conventionally performed using another bus substrate in the TAB method, but the cross wiring is performed in the same multi-layer substrate. It has been processed. Therefore,
By making the wiring in the board high density, it is possible to make it more compact than the TAB method, and it is possible to reduce the cost because another bus board is not used.

【0257】また、従来のCOG方式ではパネル基板上
でバス配線のクロス配線を行っていたため、バス配線の
エリアが広く必要であり、また配線抵抗値を低くするた
めに金属配線が必要でありコスト高となるのに対して、
本実施例の多層基板を用いることによって、COG方式
よりバス配線エリアの省スペース化、および低価格化が
可能である。
Further, in the conventional COG method, since the bus wiring is cross-wired on the panel substrate, a large area for the bus wiring is required, and metal wiring is required to reduce the wiring resistance value, and the cost is reduced. While it becomes high,
By using the multilayer substrate of this embodiment, it is possible to save the bus wiring area and reduce the cost as compared with the COG method.

【0258】また、液晶駆動用半導体チップの出力側の
パッドピッチP1が80μmで、パネル端子の接続ピッ
チP2が50μmであるというように、P1>P2の関
係となる場合においても、各隣接する多層基板の重なり
合いもなく、コンパクトに搭載することができ、今後益
々増えるであろうPDA(パーソナル デジタル アシ
スタンス)等の小型情報端末機器の表示装置として、大
容量表示(VGA、XGA等)であり、なおかつ軽量薄
型化、コンパクト化に対応する液晶表示装置を提供でき
る。
Also, in the case where the pad pitch P1 on the output side of the liquid crystal driving semiconductor chip is 80 μm and the connection pitch P2 of the panel terminals is 50 μm such that P1> P2, the adjacent multilayers It has a large capacity display (VGA, XGA, etc.) as a display device for small information terminal devices such as PDAs (Personal Digital Assistance), which can be mounted compactly without the overlapping of boards and will increase more and more in the future. It is possible to provide a liquid crystal display device that is lightweight, thin, and compact.

【0259】〔実施例47〕図90は本発明による液晶
表示装置の一実施例を示す図であり、液晶表示装置を構
成する液晶パネルを示した図である。
[Embodiment 47] FIG. 90 is a view showing an embodiment of the liquid crystal display device according to the present invention and is a view showing a liquid crystal panel constituting the liquid crystal display device.

【0260】また、図91は図90に示した液晶表示パ
ネル16のA−Bにおける断面図を表わした図である。
Further, FIG. 91 is a diagram showing a cross-sectional view taken along the line AB of the liquid crystal display panel 16 shown in FIG.

【0261】本液晶表示パネルは、COM側透明基板5
02と、COM側透明基板502よりも縦および横方向
の長さを長くしたSEG側透明基板501からなってお
り、透明基板にはガラスを用いている。SEG側透明基
板501上には、酸化インジウムからなるSEG側電極
端子503、SEG側透明電極505、SEG側透明基
板上に形成されたCOM側電極端子504が、COM側
透明基板502上にはCOM側透明電極506が、それ
ぞれスパッタ法、あるいは蒸着法によって形成されてお
り、COM側透明基板502とSEG側透明基板501
との間には液晶509がシール材508によって封入さ
れている。SEG側透明基板501上のSEG側電極端
子503は、SEG側透明基板501上にほぼ全面に形
成されたSEG側透明電極505の延長であり、SEG
側を駆動する液晶駆動用駆動回路を接続するための端子
である。また、同じくSEG側透明基板501上に形成
されているCOM側電極端子504は、COM側を駆動
する液晶駆動用集積回路を接続するための端子であり、
COM側透明基板502上のほぼ全面に形成されている
COM側透明電極506と導電材507により接続され
ている。
The liquid crystal display panel is composed of the transparent substrate 5 on the COM side.
02 and a SEG side transparent substrate 501 having a length in the vertical and horizontal directions longer than that of the COM side transparent substrate 502, and glass is used for the transparent substrate. On the SEG side transparent substrate 501, SEG side electrode terminals 503 made of indium oxide, SEG side transparent electrodes 505, COM side electrode terminals 504 formed on the SEG side transparent substrate, and on the COM side transparent substrate 502 are COM. The side transparent electrodes 506 are formed by a sputtering method or a vapor deposition method, respectively. The COM side transparent substrate 502 and the SEG side transparent substrate 501 are formed.
A liquid crystal 509 is sealed between them and by a sealant 508. The SEG side electrode terminal 503 on the SEG side transparent substrate 501 is an extension of the SEG side transparent electrode 505 formed on almost the entire surface of the SEG side transparent substrate 501.
This is a terminal for connecting a liquid crystal driving drive circuit that drives the side. A COM-side electrode terminal 504, which is also formed on the SEG-side transparent substrate 501, is a terminal for connecting a liquid crystal driving integrated circuit that drives the COM side.
The COM-side transparent electrode 506 formed on almost the entire surface of the COM-side transparent substrate 502 is connected to the COM-side transparent electrode 506 by a conductive material 507.

【0262】このCOM側透明基板502上のCOM側
透明電極506とSEG側透明基板501上のCOM側
電極端子504との接続構造を、図91を用いて説明す
る。COM側透明基板502上のCOM側透明電極50
6は、シール材508の内側の液晶509中においてS
EG側透明基板501上のCOM側電極端子504に、
導電材507によって電気的に接続される。この導電材
507としては、Au、Ag、AgPd、Cuなどの金
属ペースト、異方性導電性接着剤、異方導電性のある導
電ゴムなどを用いることができる。また、異方性導電性
接着剤としては、導電粒子として、半田粒子、Ni、A
u、Ag、Cu、Pb、Sn等の単独又は複数の混合、
合金、またはメッキ等による複合金属粒子、プラスチッ
ク粒子(ポリスチレン、ポリカーボネート、アクリルな
ど)にNi、Au、Cu、Fe等の単独または複数のメ
ッキを施した導電粒子や、この粒子に絶縁コートを施し
た導電粒子などを用いることができ、接着剤としてスチ
レンブタジエンスチレン(SBS)系、エポキシ系、ア
クリル系、ポリエステル系、ウレタン系などの単独また
は複数の混合または化合物を用いた異方性導電性接着剤
を使用することができる。また、この異方性導電性接着
剤は、厚さ数ミクロンから数十ミクロンのシート状のも
のや、ペースト状になったものなどを用いることができ
る。
A connection structure between the COM side transparent electrode 506 on the COM side transparent substrate 502 and the COM side electrode terminal 504 on the SEG side transparent substrate 501 will be described with reference to FIG. COM-side transparent electrode 50 on COM-side transparent substrate 502
6 is S in the liquid crystal 509 inside the sealing material 508.
In the COM side electrode terminal 504 on the EG side transparent substrate 501,
It is electrically connected by the conductive material 507. As the conductive material 507, a metal paste such as Au, Ag, AgPd, or Cu, an anisotropic conductive adhesive, a conductive rubber having anisotropic conductivity, or the like can be used. Further, as the anisotropic conductive adhesive, as conductive particles, solder particles, Ni, A
u, Ag, Cu, Pb, Sn, etc., alone or in combination,
Conductive particles obtained by plating alloy metal, composite metal particles by plating, etc., plastic particles (polystyrene, polycarbonate, acrylic, etc.) with single or multiple plating of Ni, Au, Cu, Fe, etc. Anisotropic conductive adhesives that can use conductive particles and the like, and use styrene-butadiene-styrene (SBS) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., or a mixture or compound of two or more thereof as an adhesive. Can be used. Further, as this anisotropic conductive adhesive, a sheet-like one having a thickness of several microns to several tens of microns, a paste-like one or the like can be used.

【0263】導電材507の塗布方法は、導電材507
に前記導電材の種類の何を用いるかによって変わってく
る。導電材507として、Au、Ag、AgPd、Cu
などの金属ペーストのように異方導電性のない導電材を
用いた場合、COM側電極端子504の一本一本の、C
OM側透明電極506と対向する部分にのみ、隣接する
透明電極とショートしないように、塗布あるいは印刷す
る。一方、各種異方性導電接着剤を用いた場合、COM
側電極端子504からCOM側透明電極506の方向に
のみ電気的導通を得ることができるので、COM側電極
端子504の、COM側透明電極506と対向する部分
に、隣接透明電極とのショートを気にすることなく、連
続的に塗布することができる。このため、大型で、CO
M側電極端子504の本数が多い液晶表示パネルを製造
する場合には、導電材507として各種異方性導電接着
剤を用いる方が、生産性に優れている。
The method of applying the conductive material 507 is as follows.
It depends on what kind of conductive material is used. As the conductive material 507, Au, Ag, AgPd, Cu
When a conductive material having no anisotropic conductivity such as a metal paste is used, each of the COM-side electrode terminals 504 has a C
Only the portion facing the OM side transparent electrode 506 is coated or printed so as not to short-circuit with the adjacent transparent electrode. On the other hand, when various anisotropic conductive adhesives are used, COM
Since electrical conduction can be obtained only in the direction from the side electrode terminal 504 to the COM side transparent electrode 506, a short-circuit with an adjacent transparent electrode may be formed in a portion of the COM side electrode terminal 504 facing the COM side transparent electrode 506. It is possible to apply continuously without applying. Therefore, it is large and CO
When manufacturing a liquid crystal display panel having a large number of M-side electrode terminals 504, it is more productive to use various anisotropic conductive adhesives as the conductive material 507.

【0264】なお、本実施例においては、COM側透明
基板502上のCOM側透明電極506をSEG側透明
基板501上のCOM側電極端子504に導電材507
を用いて接続し、SEG側透明基板501上に全ての電
極端子を形成しているが、逆にCOM側透明基板502
をSEG側透明基板501よりも幅、長さとも大きく形
成し、SEG側透明基板501上のSEG側透明電極5
05をCOM側透明基板502上の電極端子に導電材に
よって接続し、COM側透明基板502上に全ての電極
端子を設ける構造としてもよい。
In this embodiment, the COM side transparent electrode 506 on the COM side transparent substrate 502 is connected to the COM side electrode terminal 504 on the SEG side transparent substrate 501 by the conductive material 507.
, And all the electrode terminals are formed on the SEG side transparent substrate 501. On the contrary, the COM side transparent substrate 502
Is formed to be wider and longer than the SEG side transparent substrate 501, and the SEG side transparent electrode 5 on the SEG side transparent substrate 501 is formed.
05 may be connected to the electrode terminals on the COM side transparent substrate 502 by a conductive material, and all the electrode terminals may be provided on the COM side transparent substrate 502.

【0265】また、本実施例ではSEG側透明基板50
1、COM側透明基板502にガラスを用いているが、
これら透明基板の材質としては、他にエポキシ、アクリ
ル、ポリエチレンテフタレート、ポリエステル、ポリエ
ーテルサルフォン、ポリカーボネイト、三酢酸セルロー
ス、ポリサルフォン、ポリエーテルエーテルケトン、ポ
リアリレートなどの単独あるいはそれらのいくつかを複
合化した硬質透明プラスチック板、可とう性のある透明
フィルム基板などを用いることができる。
Also, in this embodiment, the SEG side transparent substrate 50 is used.
1. Glass is used for the COM-side transparent substrate 502,
As the material of these transparent substrates, epoxy, acrylic, polyethylene terephthalate, polyester, polyether sulfone, polycarbonate, cellulose triacetate, polysulfone, polyetheretherketone, polyarylate, etc. may be used alone or in combination thereof. A hard transparent plastic plate, a flexible transparent film substrate, or the like can be used.

【0266】以上のような構成にすることにより、液晶
表示パネルの製造工程において、液晶表示パネルを裏返
すことなく全ての液晶駆動回路を接続することができる
ため、製造工程を簡略化、および製造コスト低減が実現
でき、このため安くて品質のよい液晶表示装置を提供す
ることができる。また、COM側透明基板502上のC
OM側透明電極506をSEG側透明基板501上のC
OM側電極端子504に導電材507によって接続して
いる部分が、液晶509をSEG側透明基板501とC
OM側透明基板502との間に封入するシール材508
の内側(液晶509側)にあるので、導電材507が直
接空気や薬品などに触れることがなく、導電材507を
保護するための部材、および工程を必要としないため、
製造工程が複雑化せず、また製造コストも抑えることが
できるといった利点を有する。
With the above configuration, all the liquid crystal drive circuits can be connected without turning over the liquid crystal display panel in the manufacturing process of the liquid crystal display panel, which simplifies the manufacturing process and reduces the manufacturing cost. The liquid crystal display device can be reduced, and thus a cheap and high-quality liquid crystal display device can be provided. In addition, C on the COM-side transparent substrate 502
The OM side transparent electrode 506 is a C on the SEG side transparent substrate 501.
The portion connected to the OM side electrode terminal 504 by the conductive material 507 connects the liquid crystal 509 to the SEG side transparent substrate 501 and C.
Sealing material 508 sealed between the transparent substrate 502 and the OM side
Since the conductive material 507 does not come into direct contact with air or chemicals because it is inside (on the side of the liquid crystal 509), a member for protecting the conductive material 507 and a process are not required.
There are advantages that the manufacturing process is not complicated and the manufacturing cost can be suppressed.

【0267】〔実施例48〕図92は本発明による液晶
表示装置の一実施例を示す図であり、COM側透明基板
502上のCOM側透明電極506とSEG側透明基板
501上のCOM側電極端子504との電気的接続に、
シール材を兼ねた導電材510を用いた液晶パネルを示
した図である。
[Embodiment 48] FIG. 92 is a view showing an embodiment of the liquid crystal display device according to the present invention. The COM side transparent electrode 506 on the COM side transparent substrate 502 and the COM side electrode on the SEG side transparent substrate 501. For electrical connection with the terminal 504,
It is the figure which showed the liquid crystal panel which used the electrically conductive material 510 which doubled as the sealing material.

【0268】本液晶表示パネルは、外見上は実施例47
の図90で示した液晶パネルと同様であり、COM側透
明基板502と、COM側透明基板502よりも縦及び
横方向の長さを長くしたSEG側透明基板501からな
っており、透明基板にはガラスを用いている。SEG側
透明基板501上には、酸化インジウムからなるSEG
側電極端子503、SEG側透明電極505、SEG側
透明基板上に形成されたCOM側電極端子504が、ま
た、COM側透明基板502上にはCOM側透明電極5
06が、それぞれスパッタ法、あるいは蒸着法によって
形成されている。SEG側透明基板501上のSEG側
電極端子503は、SEG側透明基板501上にほぼ全
面に形成されたSEG側透明電極505の延長であり、
SEG側を駆動する液晶駆動用集積回路を接続するため
の端子である。また、同じくSEG側透明基板501上
に形成されているCOM側電極端子504は、COM側
を駆動する液晶駆動用集積回路を接続するための端子で
あり、COM側透明基板502上のほぼ全面に形成され
ているCOM側透明電極506と、シール材を兼ねた導
電材510により電気的に接続されている。また、この
シール材を兼ねた導電材510は液晶509をSEG側
透明基板501と、COM側透明基板502との間に封
入する役割も持っている。
This liquid crystal display panel is similar to that of Example 47 in appearance.
90 is similar to the liquid crystal panel shown in FIG. 90 and includes a COM-side transparent substrate 502 and an SEG-side transparent substrate 501 that is longer than the COM-side transparent substrate 502 in the vertical and horizontal directions. Uses glass. On the SEG side transparent substrate 501, an SEG made of indium oxide is formed.
The side electrode terminal 503, the SEG side transparent electrode 505, the COM side electrode terminal 504 formed on the SEG side transparent substrate, and the COM side transparent electrode 5 on the COM side transparent substrate 502.
06 are formed by the sputtering method or the vapor deposition method, respectively. The SEG side electrode terminal 503 on the SEG side transparent substrate 501 is an extension of the SEG side transparent electrode 505 formed on almost the entire surface of the SEG side transparent substrate 501,
It is a terminal for connecting a liquid crystal driving integrated circuit that drives the SEG side. A COM-side electrode terminal 504, which is also formed on the SEG-side transparent substrate 501, is a terminal for connecting a liquid crystal driving integrated circuit that drives the COM side, and is almost entirely over the COM-side transparent substrate 502. The formed COM-side transparent electrode 506 is electrically connected by the conductive material 510 that also serves as a sealing material. Further, the conductive material 510 also serving as the sealing material has a role of enclosing the liquid crystal 509 between the SEG side transparent substrate 501 and the COM side transparent substrate 502.

【0269】このシール材を兼ねた導電材510を形成
する方法を以下に説明する。図92のように、従来シー
ル材として用いられてきたエポキシ系樹脂が塗布される
部分のほぼ中央に当たり、しかもそれぞれのCOM側電
極端子504の、COM側透明電極506との重なり部
分に、導電材507を塗布あるいは印刷する。導電材5
07としては、Au、Ag、AgPd、Cuなどの金属
ペースト、あるいは、導電粒子として半田粒子、Ni、
Au、Ag、Cu、Pb、Snなどの単独またはそのい
くつかの混合、合金またはメッキなどによる複合金属粒
子、プラスチック粒子(ポリスチレン、ポリカーボネイ
ト、アクリル等)にNi、Co、Pd、Au、Ag、C
u、Fe、Sn、Pbなどの単独またはそのいくつかを
メッキした粒子、カーボン粒子などを用い、接着剤とし
てスチレンブタジエンスチレン(SBS)系、エポキシ
系、アクリル系、ポリエステル系、ウレタン系などの単
独またはそのいくつかの混合または化合物を用いた異方
性導電性接着剤などを用いることができる。金属ペース
トを導電材として用いた場合は、COM側電極端子50
4の一本一本の、COM側透明電極506と対向する部
分にのみ、隣接する透明電極とショートしないように、
塗布あるいは印刷する。一方、各種異方性導電接着剤を
用いた場合には、COM側電極端子504からCOM側
透明電極506の方向にのみ電気的導通を得ることがで
きるので、COM側電極端子504の、COM側透明電
極506と対向する部分に、隣接透明電極とのショート
を気にすることなく、連続的に塗布することができる。
この後、シール材として用いられるエポキシ系樹脂を、
先に塗布あるいは印刷された導電材を囲むように印刷あ
るいは塗布する。この後、位置合わせを行ったSEG側
透明基板501とCOM側透明基板502を重ね合わ
せ、加熱加圧、または加圧UV照射する。このようにす
ることによって中心部に導電材を持つシール材を兼ねた
導電材510を形成することができる。
A method of forming the conductive material 510 that also serves as the sealing material will be described below. As shown in FIG. 92, a conductive material is applied to almost the center of a portion to which an epoxy resin, which has been conventionally used as a sealing material, is applied, and the COM side electrode terminal 504 overlaps with the COM side transparent electrode 506. 507 is applied or printed. Conductive material 5
As 07, a metal paste such as Au, Ag, AgPd, or Cu, or as conductive particles, solder particles, Ni,
Ni, Co, Pd, Au, Ag, C for Au, Ag, Cu, Pb, Sn, etc., alone or a mixture thereof, composite metal particles by alloying or plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.).
u, Fe, Sn, Pb, etc., or particles obtained by plating some of them, carbon particles, etc., and styrene butadiene styrene (SBS) type, epoxy type, acrylic type, polyester type, urethane type etc. as adhesive Alternatively, an anisotropic conductive adhesive using some mixture or compound thereof can be used. When the metal paste is used as the conductive material, the COM-side electrode terminal 50
In order not to short-circuit with the adjacent transparent electrode, only in the portion of each of the four that faces the COM-side transparent electrode 506,
Apply or print. On the other hand, when various anisotropic conductive adhesives are used, electrical conduction can be obtained only in the direction from the COM side electrode terminal 504 to the COM side transparent electrode 506, so that the COM side of the COM side electrode terminal 504 can be obtained. The portion facing the transparent electrode 506 can be continuously applied without worrying about a short circuit with an adjacent transparent electrode.
After this, the epoxy resin used as the sealing material,
Printing or coating is performed so as to surround the conductive material previously coated or printed. After that, the SEG-side transparent substrate 501 and the COM-side transparent substrate 502, which have been aligned, are overlapped, and heated and pressurized or pressurized UV is irradiated. By doing so, it is possible to form the conductive material 510 which also functions as a sealant having a conductive material in the central portion.

【0270】また、従来シール材として用いられてきた
エポキシ系樹脂中に均一に、半田粒子、Ni、Au、A
g、Cu、Pb、Snなどの単独またはそのいくつかの
混合、合金またはメッキなどによる複合金属粒子、プラ
スチック粒子(ポリスチレン、ポリカーボネイト、アク
リル等)にNi、Co、Pd、Au、Ag、Cu、F
e、Sn、Pbなどの単独またはそのいくつかをメッキ
した粒子、カーボン粒子などを用いた導電粒子を混入し
たものをシール材を兼ねた導電材510として用いるこ
ともできる。さらに、従来シール材として使用されてき
たエポキシ系樹脂を用いずに、導電粒子として半田粒
子、Ni、Au、Ag、Cu、Pb、Snなどの単独ま
たはそのいくつかの混合、合金またはメッキなどによる
複合金属粒子、プラスチック粒子(ポリスチレン、ポリ
カーボネイト、アクリル等)にNi、Co、Pd、A
u、Ag、Cu、Fe、Sn、Pbなどの単独またはそ
のいくつかをメッキした粒子、カーボン粒子などを用
い、接着剤としてスチレンブタジエンスチレン(SB
S)系、アクリル系、ポリエステル系、ウレタン系など
の単独またはそのいくつかの混合または化合物を用いた
異方性導電性接着剤のみを用い、これをシール材を兼ね
た導電材として用いることができ、この場合、異方性導
電性接着剤としては、厚さ数ミクロンのシート状のもの
や、ペースト状のものなどを用いることができる。
Further, the solder particles, Ni, Au and A are uniformly dispersed in the epoxy resin which has been conventionally used as a sealing material.
Ni, Co, Pd, Au, Ag, Cu, F for g, Cu, Pb, Sn, etc. alone or some of them mixed, composite metal particles by alloying or plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.)
It is also possible to use, as the conductive material 510 also functioning as a sealing material, particles of e, Sn, Pb or the like, or particles obtained by plating some of them, or mixed with conductive particles such as carbon particles. Further, without using an epoxy resin that has been conventionally used as a sealing material, solder particles, Ni, Au, Ag, Cu, Pb, Sn, etc. alone or a mixture thereof may be used as conductive particles, alloys or plating. Ni, Co, Pd, A on composite metal particles and plastic particles (polystyrene, polycarbonate, acrylic, etc.)
u, Ag, Cu, Fe, Sn, Pb, etc., or particles plated with some of them, carbon particles, etc. are used, and styrene butadiene styrene (SB
It is possible to use only an anisotropic conductive adhesive containing S) type, acrylic type, polyester type, urethane type or the like, or a mixture or compound of some of them, and use this as a conductive material that also serves as a sealing material. In this case, as the anisotropic conductive adhesive, a sheet-shaped one having a thickness of several microns or a paste-shaped one can be used.

【0271】なお、本実施例においては、COM側透明
基板502上のCOM側透明電極506をSEG側透明
基板501上のCOM側電極端子504に導電材を用い
て接続し、SEG側透明基板501上に全ての電極端子
を形成しているが、逆にCOM側透明基板502をSE
G側透明基板501よりも幅、長さとも大きく形成し、
SEG側透明基板501上のSEG側透明電極505を
COM側透明基板502上の電極端子に接続し、COM
側透明基板502上に全ての電極端子を設ける構造とし
てもよい。
In this embodiment, the COM-side transparent electrode 506 on the COM-side transparent substrate 502 is connected to the COM-side electrode terminal 504 on the SEG-side transparent substrate 501 using a conductive material, and the SEG-side transparent substrate 501 is connected. All the electrode terminals are formed on the top, but on the contrary, the COM side transparent substrate 502 is SE
The width and the length are formed larger than the G side transparent substrate 501,
The SEG side transparent electrode 505 on the SEG side transparent substrate 501 is connected to the electrode terminal on the COM side transparent substrate 502,
All electrode terminals may be provided on the side transparent substrate 502.

【0272】また、本実施例ではSEG側透明基板50
1、COM側透明基板502にガラスを用いているが、
これら透明基板の材質としては、他にエポキシ、アクリ
ル、ポリエチレンテフタレート、ポリエステル、ポリエ
ーテルサルフォン、ポリカーボネイト、三酢酸セルロー
ス、ポリサルフォン、ポリエーテルエーテルケトン、ポ
リアリレートなどの単独あるいはそれらのいくつかを複
合化した硬質透明プラスチック板、可とう性のある透明
フィルム基板などを用いることができる。
Further, in this embodiment, the SEG side transparent substrate 50 is used.
1. Glass is used for the COM-side transparent substrate 502,
As the material of these transparent substrates, epoxy, acrylic, polyethylene terephthalate, polyester, polyether sulfone, polycarbonate, cellulose triacetate, polysulfone, polyetheretherketone, polyarylate, etc. may be used alone or in combination thereof. A hard transparent plastic plate, a flexible transparent film substrate, or the like can be used.

【0273】以上のような構成にすることにより、実施
例47で示した液晶表示パネルよりもシール材−導電材
間の表示に直接関係のないエリアを小さくすることがで
き、同一画面表示範囲の液晶表示パネルにおいて、表示
装置全体の大きさをよりコンパクトにすることができ
る。また、液晶表示パネルの製造工程においては、液晶
表示パネルを裏返すことなく全ての液晶駆動回路を接続
することができるため、製造工程を簡略化、および製造
コスト低減が実現でき、このため安くて品質がよく、軽
量コンパクトな液晶表示装置を提供することができる。
また、COM側透明基板502上のCOM側透明電極5
06をSEG側透明基板501上のCOM側電極端子5
04にシール材を兼ねた導電材510によって接続して
いるので、導電材部分が直接空気や薬品などに触れるこ
とがなく、導電材507を保護するための部材、および
工程を必要としないため、製造工程が複雑化せず、また
製造コストも抑えることができるといった利点を有す
る。
With the above-mentioned structure, the area not directly related to the display between the seal material and the conductive material can be made smaller than that of the liquid crystal display panel shown in the embodiment 47, and the same screen display range can be obtained. In the liquid crystal display panel, the size of the entire display device can be made more compact. Moreover, in the manufacturing process of the liquid crystal display panel, all the liquid crystal drive circuits can be connected without turning over the liquid crystal display panel, so that the manufacturing process can be simplified and the manufacturing cost can be reduced. It is possible to provide a light-weight and compact liquid crystal display device.
Further, the COM-side transparent electrode 5 on the COM-side transparent substrate 502
06 is the COM side electrode terminal 5 on the SEG side transparent substrate 501
Since 04 is connected by the conductive material 510 which also serves as a sealing material, the conductive material portion does not come into direct contact with air or chemicals, and a member for protecting the conductive material 507 and a process are not required. There are advantages that the manufacturing process is not complicated and the manufacturing cost can be suppressed.

【0274】〔実施例49〕図93は、本発明による液
晶表示装置の一実施例を示す図であり、COM側透明基
板502上の透明電極をSEG側透明基板501上の電
極端子に接続し、SEG側透明基板上に全ての電極端子
を設けた液晶表示パネル16に、液晶駆動用半導体チッ
プ4をフェイスダウンボンディングした多層基板14を
実装した一実施例を示す図である。また、図94は、図
93のB部を拡大して示した図である。
[Embodiment 49] FIG. 93 is a view showing an embodiment of the liquid crystal display device according to the present invention. The transparent electrode on the COM side transparent substrate 502 is connected to the electrode terminal on the SEG side transparent substrate 501. FIG. 3 is a diagram showing an embodiment in which a multi-layer substrate 14 to which a liquid crystal driving semiconductor chip 4 is face-down bonded is mounted on a liquid crystal display panel 16 in which all electrode terminals are provided on a SEG side transparent substrate. Further, FIG. 94 is an enlarged view of the portion B of FIG. 93.

【0275】多層基板14は、液晶パネル16を構成す
るSEG側透明基板501上の電極端子に、異方性導電
接着剤を用いて、電気的、機械的に接続されている。こ
の接続に用いられる異方性導電接着剤としては、導電粒
子として、半田粒子、Ni、Au、Ag、Cu、Pb、
Snなどの単独またはそのいくつかの混合、合金または
メッキなどによる複合金属粒子、プラスチック粒子(ポ
リスチレン、ポリカーボネイト、アクリル等)にNi、
Co、Pd、Au、Ag、Cu、Fe、Sn、Pbなど
の単独またはそのいくつかをメッキした粒子、カーボン
粒子などを用い、また接着剤としてスチレンブタジエン
スチレン(SBS)系、アクリル系、ポリエステル系、
ウレタン系などの単独またはそのいくつかの混合または
化合物を用いたものを使用することができる。
The multi-layer substrate 14 is electrically and mechanically connected to the electrode terminals on the SEG side transparent substrate 501 forming the liquid crystal panel 16 by using an anisotropic conductive adhesive. The anisotropic conductive adhesive used for this connection includes, as conductive particles, solder particles, Ni, Au, Ag, Cu, Pb,
Ni alone on composite metal particles such as Sn alone or a mixture of some of them, alloys or plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.)
Co, Pd, Au, Ag, Cu, Fe, Sn, Pb, etc., or particles plated with some of them, carbon particles, etc. are used, and styrene butadiene styrene (SBS) type, acrylic type, polyester type as an adhesive agent ,
It is possible to use a urethane type or the like alone or a mixture of some of them or a compound thereof.

【0276】隣接する多層基板14との間のバス配線の
電気的接続は、ワイヤーボンディング法を用いて、ワイ
ヤー15によって接続される。このワイヤー15として
はAu、Al、Cu等の金属、あるいはそれらの金属の
合金を用いることができる。また、SEG側透明基板5
01上には、SEG側を駆動する液晶駆動用半導体チッ
プ4を実装した多層基板14と、COM側を駆動する液
晶駆動用半導体チップ4を実装した多層基板14とを接
続する接続配線601が形成されており、SEG側を駆
動する多層基板14とCOM側を駆動する多層基板14
はこの接続配線601、及び、ワイヤー15により接続
されている。この接続配線601は、透明電極上に金属
薄膜を、メッキ、スパッタ法、蒸着法などにより形成し
たものを用いることができ、透明電極上にNiメッキを
行い、その上にAuメッキを施したもの、またはAlメ
ッキを施したものなどを用いることができる。また、外
部電源回路基板からの信号は、一連の多層基板14の最
も右側の多層基板の内蔵共通入力配線の端子から、テー
プ電線511などを用いて接続される。
The electrical connection of the bus wiring between the adjacent multi-layer substrate 14 is made by the wire 15 using the wire bonding method. As the wire 15, a metal such as Au, Al, or Cu, or an alloy of these metals can be used. In addition, the SEG side transparent substrate 5
On 01, a connection wiring 601 for connecting the multilayer substrate 14 on which the liquid crystal driving semiconductor chip 4 driving the SEG side is mounted and the multilayer substrate 14 on which the liquid crystal driving semiconductor chip 4 driving the COM side is mounted is formed. The multi-layer substrate 14 that drives the SEG side and the multi-layer substrate 14 that drives the COM side
Are connected by the connection wiring 601 and the wire 15. The connection wiring 601 may be a transparent electrode on which a metal thin film is formed by plating, a sputtering method, an evaporation method, or the like. The transparent electrode is plated with Ni, and then plated with Au. Alternatively, a material plated with Al or the like can be used. A signal from the external power supply circuit board is connected from the terminal of the built-in common input wiring of the rightmost multilayer board of the series of multilayer boards 14 using the tape electric wire 511 or the like.

【0277】さらに、図が煩雑になるため、図中には示
していないが、多層基板14を実装してある部分は、ワ
イヤー15や、多層基板14、液晶駆動用半導体チップ
4、さらにSEG側透明基板501上に形成してある電
極端子、および接続配線601などの保護のため、紫外
線硬化型樹脂、あるいはシリコン樹脂などで覆ってあ
る。
Although not shown in the figure because the figure becomes complicated, the portion where the multi-layer substrate 14 is mounted includes the wires 15, the multi-layer substrate 14, the liquid crystal driving semiconductor chip 4, and the SEG side. In order to protect the electrode terminals formed on the transparent substrate 501, the connection wiring 601, and the like, they are covered with an ultraviolet curable resin, a silicone resin, or the like.

【0278】このようにバス配線を内蔵した多層基板1
4を用いることにより、従来のTCPを用いた場合に必
要であったバス回路基板が必要なくなるため、同一表示
面積の液晶表示パネルを用いたとき、表示部以外の部分
の面積を、従来のTCPを用いた液晶表示装置より小さ
くすることができる。
[0278] In this way, the multilayer substrate 1 incorporating the bus wiring is provided.
By using No. 4, the bus circuit board which is necessary when using the conventional TCP is not required. Therefore, when using the liquid crystal display panel having the same display area, the area other than the display portion is set to the conventional TCP. It can be made smaller than the liquid crystal display device using.

【0279】また、SEG側透明基板501上に全ての
電極端子を設けたので、液晶駆動用半導体チップ4を実
装した多層基板14をSEG側透明基板501上の電極
端子に接続する製造工程において、液晶表示パネル16
を裏返す必要がない。このため、製造装置を簡単化する
ことができ、また、多層基板14の実装部の保護のため
の紫外線硬化樹脂またはシリコン樹脂などの塗布時に
も、未硬化樹脂がたれる心配がないなど、製造時間の短
縮、及び製造コストを低減することができるといった利
点を有する。
Further, since all the electrode terminals are provided on the SEG side transparent substrate 501, in the manufacturing process of connecting the multilayer substrate 14 on which the liquid crystal driving semiconductor chip 4 is mounted to the electrode terminals on the SEG side transparent substrate 501, Liquid crystal display panel 16
You don't have to turn it over. For this reason, the manufacturing apparatus can be simplified, and the uncured resin does not run down even when the ultraviolet curable resin or the silicone resin is applied to protect the mounting portion of the multilayer substrate 14. It has advantages that the time can be shortened and the manufacturing cost can be reduced.

【0280】〔実施例50〕本発明の別の一実施例を、
以下に図95、図96、図97、図98、及び図99を
用いて説明する。
[Embodiment 50] Another embodiment of the present invention
This will be described below with reference to FIGS. 95, 96, 97, 98, and 99.

【0281】図95、及び図96は、本発明による液晶
表示装置において、SEG側透明基板上にのみ電極端子
を設けた液晶表示パネルの、SEG側液晶駆動回路とC
OM側液晶駆動回路とが接するコーナー部に設置する、
液晶駆動回路に電源、及び信号を供給するための接続基
板を示したものである。
FIGS. 95 and 96 show the SEG side liquid crystal drive circuit and C of the liquid crystal display panel in which the electrode terminals are provided only on the SEG side transparent substrate in the liquid crystal display device according to the present invention.
Installed at the corner where the OM side liquid crystal drive circuit contacts,
3 illustrates a connection board for supplying power and signals to a liquid crystal drive circuit.

【0282】図95に示した接続基板602は、SEG
側液晶駆動回路とCOM側駆動回路の共通バス回路を接
続するためのもので、セラミックス製の材質の接続基板
602上に、Auペースト印刷による接続配線605が
施してある。
The connection board 602 shown in FIG.
This is for connecting a common bus circuit of the side liquid crystal drive circuit and the COM side drive circuit, and a connection wiring 605 formed by Au paste printing is provided on a connection substrate 602 made of a ceramic material.

【0283】また図96に示した入力端子付き接続基板
607は、図95に示した接続基板に電源、及び信号
を、外部の電源回路から入力するための接続基板入力端
子606を付加したもので、入力端子付き接続基板上層
基板603及び、入力端子付き接続基板下層基板604
からなる2層構造になっている。入力端子付き接続基板
上層基板603、および入力端子付き接続基板下層基板
604はセラミックスからなり、入力端子付き接続基板
上層基板603上には接続基板入力端子606、および
接続配線605が、入力端子付き接続基板下層基板60
4上には接続配線605が、それぞれAuペースト印刷
により形成されている。入力端子付き接続基板上層基板
603上の接続基板入力端子606および接続配線60
5と、入力端子付き接続基板下層基板604上の接続配
線605とは、入力端子付き接続基板上層基板603上
に設けられたスルーホールにより接続され、入力端子付
き接続基板上層基板603および入力端子付き接続基板
下層基板604上の接続配線605によって、接続基板
入力端子606から入力される電源及び信号は、SEG
側及びCOM側の駆動回路にそれぞれ分配されるように
なっている。
A connection board with input terminals 607 shown in FIG. 96 is obtained by adding a connection board input terminal 606 for inputting a power supply and a signal from an external power supply circuit to the connection board shown in FIG. , Connection board upper layer board 603 with input terminals and connection board lower layer board 604 with input terminals
It has a two-layer structure. The connection board upper layer substrate 603 with an input terminal and the connection board lower layer substrate 604 with an input terminal are made of ceramics, and the connection board input terminal 606 and the connection wiring 605 are connected with the input terminal on the connection board upper layer board 603 with an input terminal. Substrate lower layer substrate 60
Connection wirings 605 are formed on each of the surfaces 4 by Au paste printing. Connection board input terminal 606 and connection wiring 60 on connection board upper layer board 603 with input terminal
5 and the connection wiring 605 on the connection substrate with input terminal lower layer substrate 604 are connected by a through hole provided on the connection substrate with input terminal upper layer substrate 603, and the connection substrate with input terminal upper layer substrate 603 and the input terminal The power and signals input from the connection board input terminal 606 are connected to the SEG by the connection wiring 605 on the connection board lower layer board 604.
Side and COM side drive circuits, respectively.

【0284】なお、ここでは配線基板の接続基板60
2、入力端子付き接続基板上層基板603、入力端子付
き接続基板下層基板604としてセラミックス基板を用
い、接続配線605にAuペーストを用いているが、接
続基板602、入力端子付き接続基板上層基板603、
入力端子付き接続基板下層基板604の材質として、他
に、ガラスエポキシ基板、フェノール樹脂系基板などの
各種樹脂基板、ガラス、ポリイミド基板などを用いるこ
とができ、また、接続配線605としては他に、Ag、
AgPd、Cu等の金属ペースト焼成物、Cu、Au、
Alなどの金属薄膜をエッチング法により配線に形成し
たもの、Cu、Au、Alなどの金属を蒸着法、あるい
はスパッタ法などによりパターン形成したもの、Cu、
Au、Alなどの薄膜配線をメッキ法によりパターン形
成したもの、Cuなどの金属箔をエッチング法によりパ
ターン形成したものなどを用いることができる。
Here, the connection board 60 of the wiring board is used.
2, a ceramic substrate is used as the connection substrate upper layer substrate 603 with an input terminal and a connection substrate lower layer substrate 604 with an input terminal, and Au paste is used for the connection wiring 605, but the connection substrate 602, the connection substrate upper layer substrate 603 with an input terminal,
As the material of the connection substrate lower layer substrate 604 with an input terminal, various resin substrates such as a glass epoxy substrate and a phenol resin substrate, glass, a polyimide substrate, and the like can be used, and as the connection wiring 605, Ag,
AgPd, Cu or other metal paste fired product, Cu, Au,
A metal thin film of Al or the like formed on the wiring by an etching method, a metal such as Cu, Au, or Al patterned on the wiring by a vapor deposition method or a sputtering method, Cu,
It is possible to use those in which thin film wiring such as Au or Al is patterned by a plating method, or those in which a metal foil such as Cu is patterned by an etching method.

【0285】これらの配線基板を液晶パネルに使用した
例を図97、図98、図99に示す。
Examples of using these wiring boards for liquid crystal panels are shown in FIGS. 97, 98 and 99.

【0286】図97は、SEG側透明基板上にのみ電極
端子を設けた液晶表示パネルの、SEG側液晶駆動回路
とCOM側液晶駆動回路とが接するコーナー部に、液晶
駆動回路に電源、及び信号を供給するための接続基板を
実装した液晶表示装置を示したものである。
FIG. 97 shows a liquid crystal display panel in which electrode terminals are provided only on the SEG side transparent substrate, at a corner portion where the SEG side liquid crystal drive circuit and the COM side liquid crystal drive circuit are in contact with each other, a power source and a signal are supplied to the liquid crystal drive circuit. 2 is a view showing a liquid crystal display device on which a connection board for supplying the liquid crystal is mounted.

【0287】図98は、図97のC部の拡大図である。FIG. 98 is an enlarged view of portion C in FIG. 97.

【0288】図99は、図97のD部の拡大図である。FIG. 99 is an enlarged view of portion D in FIG. 97.

【0289】液晶表示パネル16は、SEG側透明基板
501、COM側透明電極502からなっており、CO
M側透明基板502上に形成されている透明電極は、導
電材によりSEG側透明基板上に形成されているCOM
側電極端子に接続されている。これによって液晶駆動用
半導体チップ4を実装された多層基板14は全てSEG
側透明基板501上に実装され、実施例1と同様に異方
性導電接着剤によりSEG側透明基板上の電極端子と接
続されている。隣接する多層基板14の共通バス回路は
全てワイヤーボンディング法によりAuワイヤー15で
電気的に接続されている。
The liquid crystal display panel 16 comprises a SEG side transparent substrate 501 and a COM side transparent electrode 502.
The transparent electrode formed on the M side transparent substrate 502 is a COM formed on the SEG side transparent substrate by a conductive material.
It is connected to the side electrode terminal. As a result, the multi-layer substrate 14 on which the liquid crystal driving semiconductor chip 4 is mounted is entirely SEG.
It is mounted on the side transparent substrate 501 and is connected to the electrode terminals on the SEG side transparent substrate by an anisotropic conductive adhesive as in the first embodiment. All the common bus circuits of the adjacent multilayer substrates 14 are electrically connected by the Au wire 15 by the wire bonding method.

【0290】COM側の液晶駆動用半導体チップ4を実
装した多層基板14と、SEG側の液晶駆動用半導体チ
ップ4を実装した多層基板14とが接するコーナー部に
は、C部にSEG側の多層基板14とCOM側の多層基
板14とを接続する接続基板602を、D部にSEG側
の多層基板14とCOM側の多層基板14とを接続し、
かつ電源回路との接続端子を持つ入力端子付き接続基板
607をそれぞれ異方性導電接着剤を用いてSEG側透
明基板501上に実装してある。接続基板602、およ
び入力端子付き接続基板607にはSEG側透明基板5
01上の透明電極基板と電気的接続をとる端子が設置さ
れていないのにもかかわらず異方性導電接着剤を用いた
のは、多層基板14が異方性導電接着剤を用いてSEG
側透明基板501上の電極端子に接続されているため、
製造工程上、同一のものを用いた方がコストダウンなど
に有利であるためである。当然他の接着剤、例えば紫外
線硬化樹脂、熱硬化型樹脂、有機溶剤を用いた各種樹脂
性接着剤、各種瞬間接着剤などさまざまな接着剤も用い
ることができる。接続基板602、および入力端子付き
接続基板607は、それぞれ隣接するSEG側の多層基
板14、およびCOM側の多層基板14とワイヤーボン
ディング法によりAuワイヤー15で接続され、これに
より一連のSEG側多層基板に電源、及び画像信号が送
られる。また、外部電源回路との接続は、入力端子付き
接続基板607上に設置されている接続基板入力端子6
06で行われ、これにより液晶表示装置全体の電源、お
よび信号が供給される。
At the corner portion where the multilayer substrate 14 on which the liquid crystal driving semiconductor chip 4 on the COM side is mounted and the multilayer substrate 14 on which the liquid crystal driving semiconductor chip 4 on the SEG side is mounted are in contact with each other, the C portion is the multilayer on the SEG side. A connection board 602 for connecting the board 14 and the COM-side multi-layer board 14 is connected, and a SEG-side multi-layer board 14 and a COM-side multi-layer board 14 are connected to a portion D.
In addition, the connection boards with input terminals 607 having the connection terminals with the power supply circuit are mounted on the SEG side transparent board 501 by using anisotropic conductive adhesives. The SEG side transparent substrate 5 is used as the connection substrate 602 and the connection substrate 607 with an input terminal.
The anisotropic conductive adhesive is used in spite of the fact that the terminal for electrical connection with the transparent electrode substrate on 01 is not installed.
Since it is connected to the electrode terminals on the side transparent substrate 501,
This is because it is advantageous to use the same one in the manufacturing process for cost reduction. Of course, other adhesives such as ultraviolet curable resins, thermosetting resins, various resinous adhesives using organic solvents, and various instant adhesives can also be used. The connection board 602 and the connection board with input terminal 607 are connected to the adjacent SEG-side multilayer board 14 and the COM-side multilayer board 14 by the Au wire 15 by a wire bonding method, thereby forming a series of SEG-side multilayer boards. A power supply and an image signal are sent to. Further, the connection with the external power supply circuit is performed by the connection board input terminal 6 installed on the connection board with input terminal 607.
06, which supplies power and signals to the entire liquid crystal display device.

【0291】なお、ここでは接続配線605のみを持っ
た接続基板602と接続配線605と接続基板入力端子
606を持った入力端子付き接続基板607の両方を用
いて液晶表示装置を構成しているが、接続配線605の
みを持った接続基板602のみを2個用いてSEG側の
多層基板14とCOM側の多層基板14とを接続基板6
02を介して接続し、外部電源回路からの信号入力は、
一連のSEG側の多層基板の接続基板の実装してあるの
と反対側(COM側の多層基板のない側)の多層基板1
4の共通バス配線端子から入力する構成としてもよい。
また逆に、接続配線605と接続基板入力端子606の
両方を持つ入力端子付き接続基板607を2枚用いて液
晶表示装置を構成し、液晶表示パネルの上下に実装され
ているSEG側の液晶駆動用半導体チップの電圧レベル
を均一にする構成としてもよい。また、ここでは隣接多
層基板同士の共通バス回路の接続、および多層基板と接
続基板との接続に、ワイヤーボンディング法によるAu
ワイヤーを用いているが、この接続には他にAl、Cu
及び、それらの合金からなるワイヤー、フレキシブル回
路基板、ビニール電線を始めとする各種電線などを用
い、ワイヤーボンディング法、半田、異方性導電性接着
剤などの手法により電気的に接続することができる。
Although the connection substrate 602 having only the connection wiring 605, the connection wiring 605, and the connection substrate with an input terminal 607 having the connection substrate input terminal 606 are used here to configure the liquid crystal display device. , The SEG-side multilayer board 14 and the COM-side multilayer board 14 are connected to each other by using only two connection boards 602 having only the connection wiring 605.
02, and the signal input from the external power supply circuit is
Multilayer substrate 1 on the side opposite to where a series of connection substrates for the SEG-side multilayer substrate are mounted (on the side without COM side multilayer substrate)
Alternatively, the configuration may be such that the input is made from the common bus wiring terminal of No. 4.
On the contrary, a liquid crystal display device is configured by using two connection boards 607 having an input terminal having both the connection wiring 605 and the connection board input terminal 606, and the liquid crystal driving on the SEG side mounted above and below the liquid crystal display panel. The semiconductor chip may have a uniform voltage level. In addition, here, the common bus circuit between adjacent multilayer substrates and the connection between the multilayer substrate and the connection substrate are connected by Au by a wire bonding method.
Wires are used, but Al and Cu are also used for this connection.
Also, it is possible to electrically connect by wires such as a wire bonding method, solder, anisotropic conductive adhesive, etc., using wires made of those alloys, flexible circuit boards, various electric wires including vinyl electric wires, and the like. .

【0292】以上のような構成にすることにより、透明
電極上に金属メッキを施した配線よりも低抵抗な配線で
SEG側多層基板とCOM側多層基板の共通バス回路を
接続することができ、液晶表示装置の表示品位をより良
好にすることができる。また、透明電極上に金属メッキ
を施す必要がないため、製造コストを低減することがで
きる。
With the above-mentioned structure, the common bus circuit of the SEG-side multilayer board and the COM-side multilayer board can be connected with a wiring having a resistance lower than that of the wiring in which the transparent electrode is metal-plated. The display quality of the liquid crystal display device can be further improved. Moreover, since it is not necessary to perform metal plating on the transparent electrode, the manufacturing cost can be reduced.

【0293】〔実施例51〕図100は、本発明による
液晶表示装置の一実施例を示す図であり、COM側透明
基板502上の透明電極をSEG側透明基板501上の
電極端子に接続し、SEG側透明基板上に全ての電極端
子を設け、SEG側の液晶駆動回路として液晶駆動用半
導体チップ4をフェイスダウンボンディングした多層基
板14を実装してある液晶表示パネル16に、COM側
の液晶駆動回路として液晶駆動用半導体チップ4および
電源回路を一体化した電源回路一体COM多層基板60
8を実装した液晶表示装置を示したものである。
[Embodiment 51] FIG. 100 is a view showing an embodiment of the liquid crystal display device according to the present invention. The transparent electrode on the COM side transparent substrate 502 is connected to the electrode terminal on the SEG side transparent substrate 501. , A liquid crystal display panel 16 on which all electrode terminals are provided on the SEG-side transparent substrate and a multi-layer substrate 14 to which the liquid crystal driving semiconductor chip 4 is face-down bonded is mounted as a liquid crystal driving circuit on the SEG side is mounted on the liquid crystal on the COM side. A power supply circuit-integrated COM multi-layer substrate 60 in which the liquid crystal drive semiconductor chip 4 and a power supply circuit are integrated as a drive circuit
9 shows a liquid crystal display device in which No. 8 is mounted.

【0294】図101は、図100の電源回路一体CO
M多層基板608の実装部分を拡大した図である。
FIG. 101 shows the power supply circuit integrated CO of FIG.
FIG. 8 is an enlarged view of a mounting portion of an M multi-layer substrate 608.

【0295】また、図102は、電源回路一体COM多
層基板608の断面図である。
Further, FIG. 102 is a sectional view of the COM multilayer substrate 608 integrated with a power supply circuit.

【0296】電源回路一体COM多層基板608は、電
源一体COM多層基板608上にフェイスダウンボンデ
ィングされているCOM側の液晶駆動用半導体チップ4
に電源およびCOM側画像信号を供給すると共に、SE
G側の液晶駆動用半導体チップ4を実装した多層基板1
4にも同様に電源とSEG側画像信号を供給する機能を
持っている。
The power supply circuit-integrated COM multi-layered substrate 608 is a liquid crystal driving semiconductor chip 4 on the COM side which is face-down bonded onto the power supply-integrated COM multi-layered substrate 608.
Power supply and COM side image signal to the
Multilayer substrate 1 on which a G side liquid crystal driving semiconductor chip 4 is mounted
4 also has a function of supplying a power source and an SEG side image signal.

【0297】この電源回路一体COM多層基板608の
構造を図101、および図102を用いて説明する。電
源回路一体COM多層基板608は、セラミックス製の
上層基板610、中間基板611、下層基板612によ
る多層構造になっており、液晶駆動用半導体チップ4、
および電源回路を構成する各種電子部品609は、公知
の方法(例えば、Agペーストを用いて基板に接続する
方法、異方性導電接着剤を用いる方法など)により上層
基板610に実装されている。なお、図100、図10
1では各配線パターンの図示は省略している。実装後
は、液晶駆動用半導体チップ4および各種電子部品60
9の周囲、および液晶駆動用半導体チップ4と上層基板
610の表面との間の腐食防止、および補強のためにモ
ールドしてある。ただし、図が煩雑になるため、モール
ドの図示は省略してある。上層基板610の表面には各
液晶駆動用半導体チップ4の入力パッドに対応する回路
パターン613−1が形成されている。これらの液晶駆
動用半導体チップ4の入力パッドに対応する回路パター
ン613−1は、スルーホール615−1、中間基板6
11上の回路パターン613−2、スルーホール615
−3、下層基板612上の回路パターン613−3、ス
ルーホール615−4を介して、同じ電源回路一体CO
M多層基板608に各種電子部品609で構成される電
源回路の回路パターン613−4に接続されている。な
お、ここではスルーホール615−1、中間基板611
上の回路パターン613−2、スルーホール615−
3、下層基板612上の回路パターン613−3、スル
ーホール615−4を経由して電源回路の回路パターン
613−4に接続しているが、回路パターンのレイアウ
ト上で、液晶駆動用半導体チップ4の入力パッドに対応
した回路パターン613−1と電源回路の回路パターン
613−4との間を横切る別の回路パターンがあるなど
の問題がなければ、液晶駆動用半導体チップ4の入力パ
ッドに対応した回路パターン613−1と電源回路の回
路パターン613−4を上層基板610上で直接接続す
ることもできる。また、上層基板610上には各液晶駆
動用半導体チップ4の出力パッドに対応する回路パター
ン613−5がそれぞれ形成されており、この各液晶駆
動用半導体チップ4の出力パッドに対応する回路パター
ン613−5はスルーホール615−2を介し、下層基
板612に形成されているパネルとの接続端子614に
接続されている。
The structure of the power circuit integrated COM multilayer substrate 608 will be described with reference to FIGS. 101 and 102. The power circuit integrated COM multilayer substrate 608 has a multilayer structure including an upper substrate 610 made of ceramics, an intermediate substrate 611, and a lower substrate 612.
The various electronic components 609 forming the power supply circuit are mounted on the upper substrate 610 by a known method (for example, a method of connecting to the substrate using Ag paste, a method of using an anisotropic conductive adhesive, etc.). Note that FIG. 100 and FIG.
In FIG. 1, the illustration of each wiring pattern is omitted. After mounting, the liquid crystal driving semiconductor chip 4 and various electronic components 60
9 is molded for the purpose of preventing corrosion and reinforcement between the liquid crystal driving semiconductor chip 4 and the surface of the upper substrate 610. However, the illustration of the mold is omitted because the figure becomes complicated. A circuit pattern 613-1 corresponding to an input pad of each liquid crystal driving semiconductor chip 4 is formed on the surface of the upper substrate 610. The circuit pattern 613-1 corresponding to the input pads of the liquid crystal driving semiconductor chip 4 includes the through hole 615-1 and the intermediate substrate 6.
11 circuit pattern 613-2, through hole 615
-3, the circuit pattern 613-3 on the lower layer substrate 612, and the through hole 615-4, the same power supply circuit integrated CO
The M multilayer board 608 is connected to the circuit pattern 613-4 of the power supply circuit including various electronic components 609. Note that here, the through hole 615-1 and the intermediate substrate 611.
Upper circuit pattern 613-2, through hole 615-
3, the circuit pattern 613-3 on the lower layer substrate 612 and the through hole 615-4 are connected to the circuit pattern 613-4 of the power supply circuit. However, in the layout of the circuit pattern, the liquid crystal driving semiconductor chip 4 is used. If there is no problem such as another circuit pattern crossing between the circuit pattern 613-1 corresponding to the input pad and the circuit pattern 613-4 of the power supply circuit, it corresponds to the input pad of the liquid crystal driving semiconductor chip 4. The circuit pattern 613-1 and the circuit pattern 613-4 of the power supply circuit may be directly connected on the upper layer substrate 610. Further, circuit patterns 613-5 corresponding to the output pads of each liquid crystal driving semiconductor chip 4 are formed on the upper layer substrate 610, and a circuit pattern 613 corresponding to the output pads of each liquid crystal driving semiconductor chip 4 is formed. -5 is connected to a panel connection terminal 614 formed on the lower substrate 612 through the through hole 615-2.

【0298】なお、ここでは電源回路一体COM多層基
板608を構成する上層基板610、中間基板611、
下層基板612としてアルミナ基材の低温同時焼成セラ
ミックス製基板を用いているが、他にガラスエポキシ基
板、フェノール樹脂系基板などの各種樹脂系基板、ポリ
イミド、アラミドなどのフレキシブル基板、ガラス、硬
質プラスチック、などを用いることができる。
Here, here, the upper layer substrate 610, the intermediate substrate 611, which constitute the power circuit integrated COM multilayer substrate 608,
Although a low-temperature co-firing ceramics substrate of alumina base material is used as the lower layer substrate 612, other various resin-based substrates such as glass epoxy substrate and phenol resin-based substrate, flexible substrates such as polyimide and aramid, glass, hard plastic, Etc. can be used.

【0299】また、ここでは回路パターン613−1、
613−2、613−3、613−4、パネルとの接続
端子614としてAuペースト焼成物を用いているが、
これらの回路パターン613−1、613−2、613
−3、613−4、接続端子614として他に、Ag、
AgPd、Cu等の金属ペースト焼成物、Cu、Au、
Alなどの金属薄膜をエッチング法により配線に形成し
たもの、Cu、Au、Alなどの金属を蒸着法、あるい
はスパッタ法などによりパターン形成したもの、Cu、
Au、Alなどの薄膜配線をメッキ法により形成したも
の、Cuなどの金属箔をエッチング法により形成したも
のなどを用いることができる。
Further, here, the circuit patterns 613-1,
613-2, 613-3, 613-4, Au paste fired material is used as the connection terminal 614 to the panel.
These circuit patterns 613-1, 613-2, 613
-3, 613-4, Ag as a connection terminal 614,
AgPd, Cu or other metal paste fired product, Cu, Au,
A metal thin film of Al or the like formed on the wiring by an etching method, a metal such as Cu, Au, or Al patterned on the wiring by a vapor deposition method or a sputtering method, Cu,
It is possible to use those in which thin film wiring of Au, Al or the like is formed by plating, or those in which metal foil such as Cu is formed by etching.

【0300】このようにして構成される電源回路一体C
OM多層基板608は、液晶表示パネル16を構成する
SEG側透明基板501上に設けられた電極端子に、異
方性導電接着剤を用いて電気的、機械的に接続される。
この異方性導電接着剤としては、導電粒子として半田粒
子、Ni、Au、Ag、Cu、Pb、Snなどの単独ま
たはそのいくつかの混合、合金またはメッキなどによる
複合金属粒子、プラスチック粒子(ポリスチレン、ポリ
カーボネイト、アクリル等)にNi、Co、Pd、A
u、Ag、Cu、Fe、Sn、Pbなどの単独またはそ
のいくつかをメッキした粒子、カーボン粒子などを用
い、接着剤としてスチレンブタジエンスチレン(SB
S)系、エポキシ系、アクリル系、ポリエステル系、ウ
レタン系などの単独またはそのいくつかの混合または化
合物を用いたものなどを使用することができる。
[0300] The power supply circuit integrated C configured as described above
The OM multilayer substrate 608 is electrically and mechanically connected to the electrode terminals provided on the SEG-side transparent substrate 501 forming the liquid crystal display panel 16 using an anisotropic conductive adhesive.
Examples of the anisotropic conductive adhesive include solder particles as conductive particles, Ni, Au, Ag, Cu, Pb, Sn and the like alone or a mixture thereof, composite metal particles by alloying or plating, plastic particles (polystyrene). , Polycarbonate, acrylic, etc.) Ni, Co, Pd, A
u, Ag, Cu, Fe, Sn, Pb, etc., or particles plated with some of them, carbon particles, etc. are used, and styrene butadiene styrene (SB
S) -based, epoxy-based, acrylic-based, polyester-based, urethane-based, etc., or a mixture of some of them or a compound thereof may be used.

【0301】また、この電源回路一体COM多層基板6
08は、SEG側駆動用の電源、および画像信号をSE
G側の液晶駆動用半導体チップに供給する機能を持ち、
電源回路一体COM基板608の上層基板610上に形
成されるSEG側の駆動回路との接続端子と、隣接する
SEG側の多層基板14とは、Auワイヤー15をワイ
ヤーボンディング法を用いて接続され、SEG側の多層
基板14に電源、および、画像信号を供給している。
Further, the COM multi-layer substrate 6 integrated with the power supply circuit
08 is a power source for driving the SEG side, and an image signal SE
With the function of supplying to the G side liquid crystal driving semiconductor chip,
A connection terminal to the SEG side drive circuit formed on the upper layer substrate 610 of the power circuit integrated COM substrate 608 and the adjacent SEG side multilayer substrate 14 are connected by using an Au wire 15 using a wire bonding method, A power source and an image signal are supplied to the multi-layer substrate 14 on the SEG side.

【0302】なお、この電源回路一体COM多層基板6
08と隣接するSEG側の多層基板14との電気的接続
はAuワイヤーの他にAl、Cu、及びそれらの合金か
らなるワイヤーなどを用いることができ、また、フレキ
シブル配線基板を用い、半田付け、あるいは異方性導電
接着剤によって電気的、機械的に接続してもよい。
It should be noted that this COM multi-layer substrate 6 with integrated power supply circuit
08 and adjacent SEG-side multilayer substrate 14 can be electrically connected by using a wire made of Al, Cu, or an alloy thereof in addition to the Au wire, and by using a flexible wiring board, soldering, Alternatively, they may be electrically or mechanically connected by an anisotropic conductive adhesive.

【0303】このような構成とすることにより、従来の
ように別体の電源回路と液晶表示装置とを接続する必要
がなくなり、また多層基板を一つ一つ液晶表示パネルに
接続する必要がないので、工程を短縮し、製造にかかる
時間を大幅に短縮することができるなど、製造コストを
大幅に削減することができる。また、電源、および信号
を接続するための長い配線を必要としないので、外部か
らのノイズの侵入が少なくなり、良好な表示を得ること
ができる。
With such a structure, it is not necessary to connect a separate power supply circuit to the liquid crystal display device as in the conventional case, and it is not necessary to connect each multilayer substrate to the liquid crystal display panel one by one. Therefore, the manufacturing cost can be significantly reduced by shortening the steps and significantly reducing the time required for the production. Further, since a long wiring for connecting a power source and a signal is not required, intrusion of noise from the outside is reduced, and a good display can be obtained.

【0304】〔実施例52〕図103は、本発明による
液晶表示装置野一実施例を示す図であり、従来用いられ
てきた、液晶を挟み込む2枚の透明基板のうち、コモン
電極(COM)側透明基板502の長さを、セグメント
電極(SEG)側透明基板501よりも長くし、かつ、
COM側透明基板502の幅よりもSEG側透明基板5
01の幅の方が広くなるようにして、2枚のCOM側透
明基板502、およびSEG側透明基板501を重ね合
わせてシール剤508によって液晶を封入し、それぞれ
他方と重なっていない部分までSEG側透明基板501
上に形成されたSEG側透明電極505、およびCOM
側透明基板502上に形成されたCOM側透明電極50
6を延ばし、これを液晶駆動回路との接続端子とする液
晶パネル16のCOM側透明電極に、COM側の液晶駆
動回路として液晶駆動用半導体チップ4および、電源回
路を一体化した、電源回路一体COM多層基板608を
実装した液晶表示装置を、SEG側透明基板501の側
から示したものである。
[Embodiment 52] FIG. 103 is a view showing an embodiment of a liquid crystal display device according to the present invention. Of two conventionally used transparent substrates sandwiching a liquid crystal, a common electrode (COM) is used. The length of the side transparent substrate 502 is made longer than that of the segment electrode (SEG) side transparent substrate 501, and
The SEG side transparent substrate 5 is wider than the width of the COM side transparent substrate 502.
01 is made wider so that the two COM-side transparent substrates 502 and the SEG-side transparent substrates 501 are overlapped and the liquid crystal is sealed by the sealant 508. Transparent substrate 501
SEG side transparent electrode 505 and COM formed on top
COM side transparent electrode 50 formed on the side transparent substrate 502
6 is extended, and the liquid crystal driving semiconductor chip 4 as the COM side liquid crystal driving circuit and the power source circuit are integrated with the COM side transparent electrode of the liquid crystal panel 16 which is used as a connection terminal with the liquid crystal driving circuit. The liquid crystal display device in which the COM multilayer substrate 608 is mounted is shown from the SEG side transparent substrate 501 side.

【0305】また、図104は、図103に示した液晶
表示装置を、COM側透明基板502の側から示した図
である。
FIG. 104 is a view showing the liquid crystal display device shown in FIG. 103 from the COM side transparent substrate 502 side.

【0306】電源回路一体COM多層基板608は、液
晶表示パネル16を構成するCOM側透明基板502上
に設けられた透明電極端子に、異方性導電接着剤を用い
て電気的、機械的に接続される。
The power circuit integrated COM multilayer substrate 608 is electrically and mechanically connected to the transparent electrode terminals provided on the COM side transparent substrate 502 constituting the liquid crystal display panel 16 by using an anisotropic conductive adhesive. To be done.

【0307】また、この電源回路一体COM多層基板6
08は、SEG側駆動用の電源、および画像信号をSE
G側液晶駆動用半導体チップに供給する機能を持ち、電
源回路一体COM基板608上に形成されるSEG側駆
動回路との接続端子と、SEG側バス基板50043と
は、テープ電線511を用いて接続され、SEG側バス
基板50043を通じて、各TCP50042上に実装
されているSEG側の液晶駆動用半導体チップ4に電
源、および、画像信号を供給している。
[0307] Further, the COM multi-layer substrate 6 with the integrated power supply circuit
08 is a power source for driving the SEG side, and an image signal SE
A connection terminal for connecting to the SEG side drive circuit, which has a function of supplying to the G side liquid crystal driving semiconductor chip and is formed on the power circuit integrated COM board 608, is connected to the SEG side bus board 50043 using a tape wire 511. Through the SEG-side bus board 50043, power and image signals are supplied to the SEG-side liquid crystal driving semiconductor chip 4 mounted on each TCP 50042.

【0308】このような構成とすることにより、従来用
いられてきた液晶表示パネルを用いた場合でも、従来の
ように別体の電源回路と液晶表示装置とを接続する必要
がなくなり、また液晶駆動用集積回路を搭載した基板を
一つ一つ液晶表示パネルに接続する必要がないので、工
程を短縮し、製造にかかる時間を大幅に短縮することが
できるなど、製造コストを大幅に削減することができ
る。また、電源、および信号を接続するための長い配線
を必要としないので、外部からのノイズの侵入が少なく
なり、良好な表示を得ることができる。
With such a structure, even when the conventionally used liquid crystal display panel is used, it is not necessary to connect a separate power supply circuit and the liquid crystal display device as in the conventional case, and liquid crystal driving is performed. Since it is not necessary to connect each substrate with integrated circuits for liquid crystal display panel to each one, it is possible to shorten the process and the time required for the manufacturing, and to significantly reduce the manufacturing cost. You can Further, since a long wiring for connecting a power source and a signal is not required, intrusion of noise from the outside is reduced, and a good display can be obtained.

【0309】〔実施例53〕図105は、本発明による
液晶表示装置の一実施例を示す図であり、実施例47ま
たは実施例48に示した、COM側透明基板502上の
透明電極をSEG側透明基板501上の電極端子に接続
し、SEG側透明基板501上に全ての電極端子を設け
た本発明による液晶表示パネル16に、従来から液晶駆
動用半導体チップの実装に用いられている、液晶駆動用
半導体チップ4を実装したTCP50042を実装した
ものである。それぞれのTCP50042は、各TCP
50042上に実装された液晶駆動用半導体チップへの
入力信号を伝えるSEG側バス基板50043およびC
OM側バス基板50052に半田付によって電気的、機
械的に接続されている。
[Embodiment 53] FIG. 105 is a view showing an embodiment of the liquid crystal display device according to the present invention. The transparent electrode on the COM side transparent substrate 502 shown in the embodiment 47 or the embodiment 48 is SEG. Conventionally used for mounting a liquid crystal driving semiconductor chip on the liquid crystal display panel 16 according to the present invention, which is connected to the electrode terminals on the side transparent substrate 501 and provided with all the electrode terminals on the SEG side transparent substrate 501. The TCP 50042 mounted with the liquid crystal driving semiconductor chip 4 is mounted. Each TCP 50042 is
SEG side bus boards 50043 and C for transmitting an input signal to a liquid crystal driving semiconductor chip mounted on 50042
It is electrically and mechanically connected to the OM side bus board 50052 by soldering.

【0310】この液晶表示装置を製造するには、まずC
OM側透明基板502およびSEG側透明基板501に
よって構成される液晶表示パネル16に、液晶駆動用半
導体チップ4を前もって実装したTCP50042を、
異方性導電接着剤などを用いて接続する。つぎに紫外線
硬化型樹脂のモールド21をSEG側透明基板501の
端子部の透明電極露出部全てに塗布し硬化させる。この
後、液晶表示パネルを、大まかな位置あわせを行ったS
EG側バス基板50043およびCOM側バス基板50
052の上にのせ、SEG側バス基板50043とTC
P50042、COM側バス基板50052とTCP5
0042の位置合わせを行った後半田付けを行い、後に
SEG側バス基板50043とCOM側バス基板500
52をテープ電線511を用いて半田にて接続する。
To manufacture this liquid crystal display device, first, C
On the liquid crystal display panel 16 composed of the OM side transparent substrate 502 and the SEG side transparent substrate 501, TCP50042 in which the liquid crystal driving semiconductor chip 4 is mounted in advance,
Connect using an anisotropic conductive adhesive or the like. Next, the UV-curable resin mold 21 is applied to all the transparent electrode exposed portions of the terminals of the SEG side transparent substrate 501 and cured. After that, the liquid crystal display panel was roughly aligned S
EG-side bus board 50043 and COM-side bus board 50
Put on 052, SEG side bus board 50043 and TC
P50042, COM side bus board 50052 and TCP5
After the alignment of 0042 is performed, soldering is performed, and later, the SEG side bus board 50043 and the COM side bus board 500.
52 is connected by soldering using the tape electric wire 511.

【0311】以上のように、従来型の液晶表示パネルを
用いた場合には、SEG側のTCPを接続した後、CO
M側のTCPを接続するとき、および、紫外線硬化型樹
脂を塗布・硬化させるときに少なくとも計2回の液晶表
示パネル裏返し作業が必要であったが、本発明の液晶表
示パネルを用いることにより、裏返し作業が必要なくな
り、また、紫外線硬化型樹脂の塗布工程が1回で済むよ
うになるなど、製造工程の大幅な単純化が実現できる。
As described above, when the conventional liquid crystal display panel is used, after connecting the TCP on the SEG side, the CO
At the time of connecting the M-side TCP and at the time of applying / curing the ultraviolet curable resin, it was necessary to turn over the liquid crystal display panel at least twice, but by using the liquid crystal display panel of the present invention, It is not necessary to turn over, and the application process of the UV-curable resin can be done only once, so that the manufacturing process can be greatly simplified.

【0312】このように従来技術であるTCPを用いて
液晶駆動回路を液晶表示パネルに実装する場合でも、本
発明の構造を持つ液晶表示パネルを用いることによって
工程が短縮・単純化され、大幅なコストダウンが可能と
なる。
As described above, even when the liquid crystal drive circuit is mounted on the liquid crystal display panel by using the conventional TCP, the process is shortened and simplified by using the liquid crystal display panel having the structure of the present invention. Cost reduction is possible.

【0313】[0313]

【発明の効果】以上説明したように、半導体素子の入出
力配線、バスラインおよび接続端子を多層基板に形成
し、そこに複数の半導体素子を実装し表示素子の電極に
接続することで、駆動制御回路基板が不要になると同時
に半導体素子の相互接続本数が削減できるため信頼性が
向上する。
As described above, by forming the input / output wiring of the semiconductor element, the bus line and the connection terminal on the multilayer substrate, mounting a plurality of semiconductor elements thereon and connecting them to the electrodes of the display element, driving is performed. Since the control circuit board is not required, the number of interconnections of semiconductor elements can be reduced and reliability is improved.

【0314】また、液晶駆動用半導体チップの搭載範囲
が小さく、薄く、コンパクトであり、さらに安価な液晶
表示装置を提供できる。
Further, it is possible to provide a liquid crystal display device in which the mounting range of the liquid crystal driving semiconductor chip is small, thin, compact, and inexpensive.

【0315】また、液晶表示パネルを構成する2枚の透
明基板のどちらか一方の電極が他方の透明基板の電極に
接続され、その透明基板にのみ液晶駆動回路を接続する
ための接続端子を形成する構成としたので、液晶表示装
置の製造工程を簡略化できるとともに、製造工程の自動
化を容易にすることができ、これにより液晶表示装置の
製造上の大幅なコスト低減を実現できるという効果を有
する。
Also, one of the electrodes of the two transparent substrates constituting the liquid crystal display panel is connected to the electrode of the other transparent substrate, and a connection terminal for connecting the liquid crystal drive circuit is formed only on the transparent substrate. Since it has the configuration described above, it is possible to simplify the manufacturing process of the liquid crystal display device and facilitate automation of the manufacturing process, which has the effect of significantly reducing the manufacturing cost of the liquid crystal display device. .

【0316】また、液晶表示パネルを構成する2枚の透
明基板のどちらか一方の電極を、他方の透明基板の電極
に接続する手段として、2枚の透明電極の間に挟持され
る液晶を封入するシール剤を兼ねた導電材を用いる構造
としたので、画像表示エリアが広く、かつ装置がコンパ
クトで、安価な液晶表示装置を提供できるという効果を
有する。
Further, as a means for connecting one electrode of the two transparent substrates constituting the liquid crystal display panel to the electrode of the other transparent substrate, a liquid crystal sandwiched between the two transparent electrodes is sealed. Since the structure uses a conductive material that also serves as a sealant, the liquid crystal display device has a large image display area, a compact device, and an inexpensive liquid crystal display device.

【0317】また、液晶表示パネルの、X側駆動回路と
Y側駆動回路とが接するコーナー部に、電源及び信号を
供給するための基板を設置する構成としたので、液晶表
示装置の表示品位を従来より良好にすることができ、ま
た製造コストを低減できるといった効果を有する。
Further, since the substrate for supplying power and signals is installed at the corner of the liquid crystal display panel where the X-side drive circuit and the Y-side drive circuit are in contact, the display quality of the liquid crystal display device is improved. It has the effect that it can be made better than before and the manufacturing cost can be reduced.

【0318】また、液晶駆動用集積回路と電源回路を搭
載した多層基板を用いたので、工程削減が可能となり、
製造コストを大幅に削減することができる。また、電源
及び、信号を接続するための長い配線を必要としないの
で、外部からのノイズの侵入が少なくなり、良好な表示
を得ることができるという効果を有する。
Further, since the multi-layer substrate on which the liquid crystal driving integrated circuit and the power supply circuit are mounted is used, the number of steps can be reduced.
Manufacturing costs can be significantly reduced. In addition, since a long wiring for connecting a power source and a signal is not required, invasion of noise from the outside is reduced, and a favorable display can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の多層基板を分解して示した
図である。
FIG. 1 is an exploded view of a multilayer substrate according to an embodiment of the present invention.

【図2】本発明の一実施例の液晶表示装置を示す図であ
る。
FIG. 2 is a diagram showing a liquid crystal display device according to an embodiment of the present invention.

【図3】本発明の一実施例の液晶表示装置の主要部分を
示す図である。
FIG. 3 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.

【図4】本発明の一実施例の液晶表示装置の主要部分の
断面を示す図である。
FIG. 4 is a diagram showing a cross section of a main part of a liquid crystal display device according to an embodiment of the present invention.

【図5】本発明の他の一実施例の多層基板を分解して示
した図である。
FIG. 5 is an exploded view of a multilayer substrate according to another embodiment of the present invention.

【図6】本発明の他の一実施例の液晶表示装置の主要部
分を示す図である。
FIG. 6 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.

【図7】本発明の他の一実施例の多層基板を分解して示
した図である。
FIG. 7 is an exploded view of a multilayer substrate according to another embodiment of the present invention.

【図8】本発明の他の一実施例の液晶表示装置の主要部
分を示す図である。
FIG. 8 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.

【図9】本発明の他の一実施例の液晶表示装置の主要部
分を示す図である。
FIG. 9 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.

【図10】本発明の他の一実施例の液晶表示装置の主要
部分の断面を示す図である。
FIG. 10 is a diagram showing a cross section of a main part of a liquid crystal display device according to another embodiment of the present invention.

【図11】本発明の他の一実施例の多層基板を分解して
示した図である。
FIG. 11 is an exploded view of a multilayer substrate according to another embodiment of the present invention.

【図12】本発明の他の一実施例の液晶表示装置の主要
部分を示す図である。
FIG. 12 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.

【図13】本発明の他の一実施例の液晶表示装置の主要
部分を示す図である。
FIG. 13 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.

【図14】本発明の他の一実施例の液晶表示装置の主要
部分を示す図である。
FIG. 14 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.

【図15】本発明の他の一実施例の多層基板を分解して
示した図である。
FIG. 15 is an exploded view of a multilayer substrate according to another embodiment of the present invention.

【図16】本発明の他の一実施例の液晶表示装置を示す
図である。
FIG. 16 is a diagram showing a liquid crystal display device according to another embodiment of the present invention.

【図17】本発明の他の一実施例の液晶表示装置の主要
部分を示す図である。
FIG. 17 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.

【図18】本発明の他の一実施例の液晶表示装置の主要
部分の断面を示す図である。
FIG. 18 is a view showing a cross section of a main part of a liquid crystal display device of another embodiment of the present invention.

【図19】本発明の他の一実施例の多層基板を分解して
示した図である。
FIG. 19 is an exploded view of a multilayer substrate according to another embodiment of the present invention.

【図20】本発明の他の一実施例の液晶表示装置の主要
部分を示す図である。
FIG. 20 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.

【図21】本発明の一実施例の異方性導電膜の断面を示
す図である。
FIG. 21 is a diagram showing a cross section of an anisotropic conductive film according to an example of the present invention.

【図22】本発明の他の一実施例の異方性導電膜の断面
を示す図である。
FIG. 22 is a view showing a cross section of an anisotropic conductive film of another example of the present invention.

【図23】本発明の一実施例の異方性導電接着剤の断面
を示す図である。
FIG. 23 is a view showing a cross section of an anisotropic conductive adhesive according to an example of the present invention.

【図24】本発明の一実施例の異方性導電膜または異方
性導電接着剤の接続部分の主要部分の断面を示す図であ
る。
FIG. 24 is a view showing a cross section of a main portion of a connection portion of an anisotropic conductive film or an anisotropic conductive adhesive according to an example of the present invention.

【図25】本発明の一実施例を示す半導体素子の実装構
造と表示素子に接続した断面図である。
FIG. 25 is a sectional view showing a mounting structure of a semiconductor device and a display device according to an embodiment of the present invention.

【図26】本発明の一実施例を示す半導体素子の実装構
造と表示素子に接続した平面図である。
FIG. 26 is a plan view showing a semiconductor element mounting structure and a display element connected to each other according to an embodiment of the present invention.

【図27】本発明の一実施例を示す接続部の詳細配線図
である。
FIG. 27 is a detailed wiring diagram of a connecting portion showing an embodiment of the present invention.

【図28】本発明の一実施例の液晶表示装置の結線ブロ
ック図である。
FIG. 28 is a connection block diagram of a liquid crystal display device according to an embodiment of the present invention.

【図29】本発明の半導体素子の実装構造の一実施例を
示す図である。
FIG. 29 is a diagram showing an example of a semiconductor element mounting structure of the present invention.

【図30】本発明の半導体素子の実装構造の一実施例を
示す図である。
FIG. 30 is a diagram showing an example of a semiconductor element mounting structure of the present invention.

【図31】本発明の半導体素子の実装構造の一実施例を
示す図である。
FIG. 31 is a diagram showing an example of a semiconductor element mounting structure according to the present invention.

【図32】本発明の半導体素子を実装したLCDモジュ
ールの一実施例を示す図である。
FIG. 32 is a diagram showing an example of an LCD module on which the semiconductor element of the present invention is mounted.

【図33】本発明の半導体素子の実装構造の一実施例を
示す図である。
FIG. 33 is a diagram showing an example of a semiconductor element mounting structure of the present invention.

【図34】本発明の半導体素子の実装構造の一実施例を
示す図である。
FIG. 34 is a diagram showing an example of a semiconductor element mounting structure of the present invention.

【図35】本発明の半導体素子の実装構造の一実施例を
示す図である。
FIG. 35 is a diagram showing an example of a semiconductor element mounting structure of the present invention.

【図36】本発明の半導体素子を実装した電子印字装置
の一実施例を示す図である。
FIG. 36 is a diagram showing an example of an electronic printing apparatus mounted with the semiconductor element of the present invention.

【図37】本発明の半導体素子を実装した電子印字装置
の一実施例を示す図である。
FIG. 37 is a diagram showing an embodiment of an electronic printing apparatus mounted with the semiconductor element of the present invention.

【図38】本発明の半導体素子の実装構造の一実施例を
示す図である。
FIG. 38 is a diagram showing an example of a semiconductor element mounting structure of the present invention.

【図39】本発明の半導体素子の実装構造の一実施例を
示す図である。
FIG. 39 is a diagram showing an example of a semiconductor element mounting structure of the present invention.

【図40】本発明の液晶表示装置の平面図である。FIG. 40 is a plan view of a liquid crystal display device of the present invention.

【図41】本発明の半導体素子を実装した液晶表示装置
の一実施例を示す図である。
FIG. 41 is a diagram showing an example of a liquid crystal display device on which the semiconductor element of the present invention is mounted.

【図42】本発明の半導体素子の実装構造の一実施例を
示す図である。
FIG. 42 is a diagram showing an example of a semiconductor element mounting structure of the present invention.

【図43】本発明の一実施例の多層基板を分解して示し
た図である。
FIG. 43 is an exploded view of a multilayer substrate according to an example of the present invention.

【図44】本発明の一実施例の多層基板に半導体素子を
実装した図である。
FIG. 44 is a diagram showing a semiconductor device mounted on a multilayer substrate according to an example of the present invention.

【図45】本発明の一実施例の多層基板に半導体素子を
実装した図である。
FIG. 45 is a diagram showing a semiconductor element mounted on a multilayer substrate according to an example of the present invention.

【図46】本発明の一実施例の多層基板に半導体素子を
実装した図である。
FIG. 46 is a diagram showing a semiconductor element mounted on a multilayer substrate according to an example of the present invention.

【図47】本発明の一実施例の多層基板に半導体素子を
実装した図である。
FIG. 47 is a diagram showing a semiconductor device mounted on a multilayer substrate according to an example of the present invention.

【図48】本発明の一実施例の多層基板に半導体素子を
複数個実装した図である。
FIG. 48 is a view showing a plurality of semiconductor devices mounted on a multilayer substrate according to an embodiment of the present invention.

【図49】本発明の一実施例の多層基板に半導体素子を
複数個実装した図である。
FIG. 49 is a diagram showing a plurality of semiconductor devices mounted on a multilayer substrate according to an embodiment of the present invention.

【図50】本発明の一実施例の多層基板に半導体素子を
複数個実装した図である。
FIG. 50 is a diagram showing a plurality of semiconductor devices mounted on a multilayer substrate according to an embodiment of the present invention.

【図51】本発明の一実施例の多層基板に半導体素子を
複数個実装した図である。
FIG. 51 is a diagram showing a plurality of semiconductor devices mounted on a multilayer substrate according to an embodiment of the present invention.

【図52】本発明の一実施例の多層基板に半導体素子を
複数個実装した図である。
FIG. 52 is a diagram showing a plurality of semiconductor devices mounted on a multilayer substrate according to an embodiment of the present invention.

【図53】本発明の一実施例の多層基板に半導体素子を
複数個実装した図である。
FIG. 53 is a diagram showing a plurality of semiconductor devices mounted on a multilayer substrate according to an embodiment of the present invention.

【図54】本発明の一実施例の多層基板に半導体素子を
複数個実装した図である。
FIG. 54 is a diagram showing a plurality of semiconductor devices mounted on a multilayer substrate according to an embodiment of the present invention.

【図55】本発明の一実施例の多層基板に半導体素子を
複数個実装した図である。
FIG. 55 is a diagram showing a plurality of semiconductor devices mounted on a multilayer substrate according to an embodiment of the present invention.

【図56】本発明の一実施例の多層基板に半導体素子を
複数個実装した図である。
FIG. 56 is a diagram showing a plurality of semiconductor devices mounted on a multilayer substrate according to an embodiment of the present invention.

【図57】本発明の一実施例の多層基板に半導体素子を
複数個実装した図である。
FIG. 57 is a diagram showing a plurality of semiconductor devices mounted on a multilayer substrate according to an embodiment of the present invention.

【図58】本発明の一実施例の多層基板を電子光学装置
に実装した図である。
FIG. 58 is a diagram in which a multilayer substrate according to an example of the present invention is mounted on an electro-optical device.

【図59】本発明の一実施例の多層基板を電子印字装置
に実装した図である。
FIG. 59 is a diagram in which the multilayer substrate according to the embodiment of the present invention is mounted on an electronic printing device.

【図60】本発明の一実施例の多層基板を電子光学装置
に実装した図である。
FIG. 60 is a diagram in which a multilayer substrate according to an embodiment of the present invention is mounted on an electro-optical device.

【図61】本発明の一実施例の多層基板を電子印字装置
に実装した図である。
FIG. 61 is a diagram in which the multilayer substrate according to one embodiment of the present invention is mounted on an electronic printing device.

【図62】本発明の一実施例の多層基板を電子光学装置
に実装した図である。
FIG. 62 is a view showing the multilayer substrate according to the embodiment of the present invention mounted on an electro-optical device.

【図63】本発明の一実施例の多層基板を電子印字装置
に実装した図である。
FIG. 63 is a diagram in which a multilayer substrate according to an example of the present invention is mounted on an electronic printing device.

【図64】本発明の一実施例の多層基板を電子光学装置
に実装した図である。
FIG. 64 is a diagram in which the multilayer substrate according to the embodiment of the present invention is mounted on an electro-optical device.

【図65】本発明の一実施例の多層基板を電子印字装置
に実装した図である。
FIG. 65 is a diagram in which the multilayer substrate according to the embodiment of the present invention is mounted on an electronic printing device.

【図66】本発明の一実施例の多層基板を電子光学装置
に実装した図である。
FIG. 66 is a diagram in which the multilayer substrate according to the embodiment of the present invention is mounted on an electro-optical device.

【図67】本発明の一実施例の多層基板を電子印字装置
に実装した図である。
FIG. 67 is a diagram in which the multilayer substrate according to one embodiment of the present invention is mounted on an electronic printing device.

【図68】本発明の一実施例の多層基板を電子光学装置
に実装した図である。
FIG. 68 is a view in which the multilayer substrate according to the embodiment of the present invention is mounted on an electro-optical device.

【図69】本発明の一実施例の多層基板を電子印字装置
に実装した図である。
FIG. 69 is a diagram in which the multilayer substrate according to the embodiment of the present invention is mounted on an electronic printing device.

【図70】本発明の一実施例の液晶表示装置の主要部分
を示す図である。
FIG. 70 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.

【図71】本発明の一実施例の液晶表示装置の主要部分
を示す図である。
FIG. 71 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.

【図72】本発明の一実施例の液晶表示装置の主要部分
を示す図である。
FIG. 72 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.

【図73】本発明の一実施例の多層基板を分解して示し
た図である。
FIG. 73 is an exploded view of a multilayer substrate according to an example of the present invention.

【図74】本発明の一実施例の液晶表示装置の主要部分
の断面を示す図である。
FIG. 74 is a diagram showing a cross section of a main portion of a liquid crystal display device according to an embodiment of the present invention.

【図75】本発明の一実施例の液晶表示装置の主要部分
を示す図である。
FIG. 75 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.

【図76】本発明の一実施例の液晶表示装置の主要部分
を示す図である。
FIG. 76 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.

【図77】本発明の一実施例の多層基板の取り付け穴を
示す図である。
FIG. 77 is a diagram showing mounting holes of a multilayer substrate according to an example of the present invention.

【図78】本発明の一実施例の多層基板の取り付け穴を
示す図である。
FIG. 78 is a diagram showing a mounting hole of a multilayer substrate according to an example of the present invention.

【図79】本発明の一実施例の多層基板の他の形状の取
り付け穴を示す斜視図である。
FIG. 79 is a perspective view showing a mounting hole of another shape of the multilayer substrate according to the embodiment of the present invention.

【図80】本発明の一実施例の液晶表示装置を示す図で
ある。
FIG. 80 is a diagram showing a liquid crystal display device of an embodiment of the present invention.

【図81】本発明の一実施例の多層基板の取り付け状態
を示す断面図である。
FIG. 81 is a cross-sectional view showing an attached state of the multilayer substrate according to an example of the present invention.

【図82】本発明の一実施例の多層基板を示した図であ
る。
FIG. 82 is a diagram showing a multilayer substrate according to an example of the present invention.

【図83】本発明の一実施例の多層基板を分解して示し
た図である。
FIG. 83 is an exploded view of a multilayer substrate according to an example of the present invention.

【図84】本発明の一実施例の多層基板の第1の層を示
した図である。
FIG. 84 is a diagram showing a first layer of a multilayer substrate according to an example of the present invention.

【図85】本発明の一実施例の多層基板の第2の層を示
した図である。
FIG. 85 is a diagram showing a second layer of the multilayer substrate according to an example of the present invention.

【図86】本発明の一実施例の多層基板の第3の層を示
した図である。
FIG. 86 is a diagram showing a third layer of the multilayer substrate according to the example of the present invention.

【図87】本発明の一実施例の多層基板の第4の層を示
した図である。
FIG. 87 is a diagram showing a fourth layer of the multilayer substrate according to an example of the present invention.

【図88】本発明の一実施例の多層基板の第5の層を示
した図である。
FIG. 88 is a diagram showing a fifth layer of the multilayer substrate according to an example of the present invention.

【図89】本発明の一実施例の液晶表示装置を示す図で
ある。
FIG. 89 is a diagram showing a liquid crystal display device of an embodiment of the present invention.

【図90】本発明の一実施例を示す図。FIG. 90 is a diagram showing an example of the present invention.

【図91】本発明の一実施例を示す図90のA−Bにお
ける断面図。
91 is a sectional view taken along the line AB of FIG. 90, showing an embodiment of the present invention.

【図92】本発明の一実施例を示す図。FIG. 92 is a diagram showing an example of the present invention.

【図93】本発明の一実施例を示す図。FIG. 93 is a diagram showing an example of the present invention.

【図94】本発明の一実施例を示す図93のB部の拡大
図。
FIG. 94 is an enlarged view of a B part in FIG. 93 showing an embodiment of the present invention.

【図95】本発明の一実施例を示す図。FIG. 95 is a diagram showing an example of the present invention.

【図96】本発明の一実施例を示す図。FIG. 96 is a diagram showing an example of the present invention.

【図97】本発明の一実施例を示す図。FIG. 97 is a diagram showing an example of the present invention.

【図98】本発明の一実施例を示す図97のC部の拡大
図。
98 is an enlarged view of a C portion in FIG. 97 showing an embodiment of the present invention. FIG.

【図99】本発明の一実施例を示す図97のD部の拡大
図。
99 is an enlarged view of a portion D in FIG. 97 showing an embodiment of the present invention. FIG.

【図100】本発明の一実施例を示す図。FIG. 100 is a diagram showing an example of the present invention.

【図101】本発明の一実施例を示す図100の電源回
路一体多層基板部分の拡大図。
101 is an enlarged view of the power circuit integrated multilayer substrate portion of FIG. 100 showing an embodiment of the present invention.

【図102】本発明の一実施例を示す図であり、電源回
路一体基板の断面図。
FIG. 102 is a view showing an embodiment of the present invention and is a cross-sectional view of a power supply circuit integrated substrate.

【図103】本発明の一実施例を示す図。FIG. 103 is a diagram showing an example of the present invention.

【図104】本発明の一実施例を示す図。FIG. 104 is a diagram showing an example of the present invention.

【図105】本発明の一実施例を示す図。FIG. 105 is a diagram showing an example of the present invention.

【図106】従来の液晶表示装置を示す図である。FIG. 106 is a diagram showing a conventional liquid crystal display device.

【図107】従来の液晶表示装置の主要部分を示す図で
ある。
FIG. 107 is a diagram showing a main part of a conventional liquid crystal display device.

【図108】従来の液晶表示装置の主要部分の断面を示
す図である。
FIG. 108 is a diagram showing a cross section of a main part of a conventional liquid crystal display device.

【図109】従来の他の液晶表示装置の主要部分の断面
を示す図である。
FIG. 109 is a diagram showing a cross section of a main part of another conventional liquid crystal display device.

【図110】従来の異方性導電膜の断面を示す図であ
る。
FIG. 110 is a view showing a cross section of a conventional anisotropic conductive film.

【図111】従来の異方性導電膜の接続部の主要部分の
断面を示す図である。
FIG. 111 is a view showing a cross section of a main part of a connection portion of a conventional anisotropic conductive film.

【図112】従来の異方性導電膜の接続部の主要部分の
断面を示す図である。
FIG. 112 is a view showing a cross section of a main part of a connection portion of a conventional anisotropic conductive film.

【図113】従来の半導体素子の実装構造と表示素子に
接続した断面図。
FIG. 113 is a cross-sectional view of a conventional semiconductor element mounting structure and a display element connected thereto.

【図114】従来の半導体素子の実装構造と表示素子に
接続した平面図。
FIG. 114 is a plan view in which a conventional semiconductor element mounting structure and a display element are connected.

【図115】従来の半導体素子の実装構造と表示素子に
接続した平面図。
FIG. 115 is a plan view in which a conventional semiconductor element mounting structure and a display element are connected.

【図116】従来の液晶表示パネルを示す図。FIG. 116 is a view showing a conventional liquid crystal display panel.

【図117】従来の液晶表示パネルを示す図であり図1
16のE−Fにおける断面図。
FIG. 117 is a diagram showing a conventional liquid crystal display panel.
16 is a cross-sectional view taken along line EF of 16. FIG.

【符号の説明】[Explanation of symbols]

1.第1の層 2.第2の層 3.第3の層 4.、4’.液晶駆動用半導体チップ 5.、5’.入力配線 6.スルーホール 7.ランド 8.出力配線 9.スルーホール 10.バス配線 11.スルーホール 12.スルーホール 13.接続端子 14.多層基板 15.ワイヤー 16.パネル 17.接続基板 18.パネル端子 19.接続部材 20.モールド 21.モールド 22.ワイヤーボンディング用ランド 23.ワイヤー 24.接続基板 25.スルーホール 26.スルーホール 27.接続端子 28.バス配線 29.パネル端子 30.スルーホール 31.異方性導電膜 32.導電粒子 33.接着剤 34.セパレータ 35.異方性導電接着剤 d.導電粒子の粒子径 D.導電粒子の粒子径 h.接着剤の厚み H.接着剤の厚み k.接続端子の厚み K.端子先端部の厚み 110.液晶表示素子 111−1.〜111−12.半導体素子 112−1.〜112−4.多層基板 113.液晶表示素子電極端子 114.多層基板端子 115.異方性導電接着剤 P11.〜P3n.液晶駆動出力線 1311.〜131n.カラー画素 201.半導体素子(LSI) 202.多層基板 203.電子素子(液晶表示素子) 204.入力配線 205.出力配線 206.バンプ 208.モールド剤 209.ACF 210.接着剤 211.LSI端子 213.電子印字素子(サーマルプリンタヘッド) 221.内部導電層 231.LCD端子 301.第1の層 302.第2の層 303.第3の層 304.半導体素子 305.入力配線 306.スルーホール 307.ランド 308.出力配線 309.バス配線 310.外部接続端子 311.多層基板 312.Auワイヤー 313.液晶パネル 314.接続基板 315.パネル端子 316.異方性導電膜 317.モールド 318.ワイヤーボンディング用ランド 319.TCP 320.開口部 321.バス基板開口部 322.バス基板 323.先端部 324.出力端子スルーホール 325.電極 326.バス配線用FPC 327.バス配線用PCB基板 328.バス配線用接続ランド 329.電子印字素子 330.モールド 431.取り付け穴を有した多層基板 431a.取り付け穴を有した多層基板 431b.取り付け穴を有した多層基板 431c.取り付け穴を有した多層基板 431d.取り付け穴を有した多層基板 432.取り付け穴 433.外装化粧ケース上 434.ネジ 435.バックライトユニット 436.外装化粧ケース 437.取り付け用切り欠きを有した多層基板 437a.取り付け用切り欠きを有した多層基板 437b.取り付け用切り欠きを有した多層基板 437c.取り付け用切り欠きを有した多層基板 437d.取り付け用切り欠きを有した多層基板 438.取り付け用切り欠き 501.SEG側透明基板 502.COM側透明基板 503.SEG側電極端子 504.COM側電極端子 505.SEG側透明電極 506.COM側透明電極 507.導電材 508.シール材 509.液晶 510.シール材を兼ねた導電材 511.テープ電線 601.接続配線 602.接続基板 603.入力端子付き接続基板上層基板 604.入力端子付き接続基板下層基板 605.接続配線 606.接続基板入力端子 607.入力端子付き接続基板 608.電源回路一体COM多層基板 609.電子部品 610.上層基板 611.中間基板 612.下層基板 613−1.液晶駆動用半導体チップの入力パッドに対
応する回路パターン 613−2.中間基板上の回路パターン 613−3.下層基板上の回路パターン 613−4.電源回路の回路パターン 613−5.液晶駆動用集積回路の出力パッドに対応す
る回路パターン 614.接続端子 615−1.スルーホール 615−2.スルーホール 615−3.スルーホール 615−4.スルーホール 615−5.スルーホール 1000.第1の層 1010.貫通穴 1100.液晶駆動用半導体チップ 1110.入力配線 1110−1.入力配線 1110−N.入力配線 1120.スルーホール 1120−1.スルーホール 1120−N.スルーホール 1130.出力配線 1130−1.出力配線 1130−N.出力配線 1140.スルーホール 1140−1.スルーホール 1140−N.スルーホール 1200.液晶駆動用半導体チップ 1210.入力配線 1210−1.入力配線 1210−N.入力配線 1220.スルーホール 1220−1.スルーホール 1220−N.スルーホール 1230.出力配線 1230−1.出力配線 1230−N.出力配線 1240.スルーホール 1240−1.スルーホール 1240−N.スルーホール 1300.液晶駆動用半導体チップ 1310.入力配線 1310−1.入力配線 1310−N.入力配線 1320.スルーホール 1320−1.スルーホール 1320−N.スルーホール 1330.出力配線 1330−1.出力配線 1330−N.出力配線 1340.スルーホール 1340−1.スルーホール 1340−N.スルーホール 2000.第2の層 2010.貫通穴 2020.配線 2030.スルーホール 2120.スルーホール 2140.スルーホール 2220.スルーホール 2240.スルーホール 2320.スルーホール 2340.スルーホール 3000.第3の層 3010.貫通穴 3020.配線 3030.スルーホール 3120.スルーホール 3140.スルーホール 3240.スルーホール 3340.スルーホール 4000.第4の層 4020.配線 4040.ランド 4140.スルーホール 4240.スルーホール 4340.スルーホール 5000.第5の層 5050.配線 5060.接続端子 5140.スルーホール 5240.スルーホール 5340.スルーホール 6000.多層基板 7000.中継基板 8000.接続部材 50041.液晶駆動用半導体チップ 50042.TCP 50043.バス基板(SEG側) 50044.入力配線 50045.出力配線 50046.先端部50047.入力配線 50048.バス配線 50049.異方性導電膜 50050.導電粒子 50051.接着剤 50052.バス基板(COM側) 50151.TCP 50152.可とう性配線部材 50153.TCP出力端子 50154.TCP入力端子 50155.駆動制御回路基板
1. First layer 2. Second layer 3. Third layer 4. 4 '. Liquid crystal driving semiconductor chip 5. 5 '. Input wiring 6. Through hole 7. Land 8. Output wiring 9. Through hole 10. Bus wiring 11. Through hole 12. Through hole 13. Connection terminal 14. Multilayer substrate 15. Wire 16. Panel 17. Connection board 18. Panel terminal 19. Connection member 20. Mold 21. Mold 22. Land for wire bonding 23. Wire 24. Connection board 25. Through hole 26. Through hole 27. Connection terminal 28. Bus wiring 29. Panel terminal 30. Through hole 31. Anisotropic conductive film 32. Conductive particles 33. Adhesive 34. Separator 35. Anisotropic conductive adhesive d. Particle size of conductive particles D. Particle diameter of conductive particles h. Adhesive thickness H. Thickness of adhesive k. Connection terminal thickness K. Thickness of terminal tip 110. Liquid crystal display element 111-1. ~ 111-12. Semiconductor element 112-1. ~ 112-4. Multilayer substrate 113. Liquid crystal display element electrode terminal 114. Multilayer substrate terminal 115. Anisotropic conductive adhesive P11. ~ P3n. Liquid crystal drive output line 1311. ~ 131n. Color pixel 201. Semiconductor device (LSI) 202. Multilayer substrate 203. Electronic element (liquid crystal display element) 204. Input wiring 205. Output wiring 206. Bump 208. Molding agent 209. ACF 210. Adhesive 211. LSI terminal 213. Electronic printing element (thermal printer head) 221. Internal conductive layer 231. LCD terminal 301. First layer 302. Second layer 303. Third layer 304. Semiconductor element 305. Input wiring 306. Through hole 307. Land 308. Output wiring 309. Bus wiring 310. External connection terminal 311. Multilayer substrate 312. Au wire 313. Liquid crystal panel 314. Connection board 315. Panel terminal 316. Anisotropic conductive film 317. Mold 318. Land for wire bonding 319. TCP 320. Opening 321. Bus board opening 322. Bus board 323. Tip 324. Output terminal through hole 325. Electrode 326. FPC for bus wiring 327. PCB board for bus wiring 328. Connection land for bus wiring 329. Electronic printing element 330. Mold 431. Multilayer substrate 431a. With mounting holes. Multilayer substrate 431b. With mounting holes. Multilayer substrate 431c. With mounting holes. Multilayer substrate 431d. With mounting holes. Multilayer substrate 432. with mounting holes. Mounting hole 433. On the outer decorative case 434. Screw 435. Backlight unit 436. Exterior cosmetic case 437. Multilayer substrate 437a. With mounting notches. Multilayer substrate 437b. With mounting notch Multilayer substrate 437c. With mounting notch. Multilayer substrate 437d. With mounting notch Multilayer substrate 438 having mounting notches. Notch for mounting 501. SEG side transparent substrate 502. COM side transparent substrate 503. SEG side electrode terminal 504. COM side electrode terminal 505. SEG side transparent electrode 506. COM side transparent electrode 507. Conductive material 508. Seal material 509. Liquid crystal 510. Conductive material that also serves as a sealing material 511. Tape electric wire 601. Connection wiring 602. Connection board 603. Connection board with input terminal Upper layer board 604. Connection board with input terminal Lower layer board 605. Connection wiring 606. Connection board input terminal 607. Connection board with input terminal 608. Power supply circuit integrated COM multi-layer substrate 609. Electronic component 610. Upper layer substrate 611. Intermediate substrate 612. Lower layer substrate 613-1. Circuit pattern 613-2. Corresponding to input pad of liquid crystal driving semiconductor chip Circuit pattern on the intermediate substrate 613-3. Circuit pattern on lower substrate 613-4. Circuit pattern of power supply circuit 613-5. Circuit pattern 614. corresponding to the output pad of the liquid crystal driving integrated circuit. Connection terminal 615-1. Through hole 615-2. Through hole 615-3. Through hole 615-4. Through hole 615-5. Through hole 1000. First layer 1010. Through hole 1100. Liquid crystal driving semiconductor chip 1110. Input wiring 1110-1. Input wiring 1110-N. Input wiring 1120. Through hole 1120-1. Through hole 1120-N. Through hole 1130. Output wiring 1130-1. Output wiring 1130-N. Output wiring 1140. Through hole 1140-1. Through hole 1140-N. Through hole 1200. Liquid crystal driving semiconductor chip 1210. Input wiring 1210-1. Input wiring 1210-N. Input wiring 1220. Through hole 1220-1. Through hole 1220-N. Through hole 1230. Output wiring 1230-1. Output wiring 1230-N. Output wiring 1240. Through hole 1240-1. Through hole 1240-N. Through hole 1300. Liquid crystal driving semiconductor chip 1310. Input wiring 1310-1. Input wiring 1310-N. Input wiring 1320. Through hole 1320-1. Through hole 1320-N. Through hole 1330. Output wiring 1330-1. Output wiring 1330-N. Output wiring 1340. Through hole 1340-1. Through hole 1340-N. Through hole 2000. Second layer 2010. Through hole 2020. Wiring 2030. Through hole 2120. Through hole 2140. Through hole 2220. Through hole 2240. Through hole 2320. Through hole 2340. Through hole 3000. Third layer 3010. Through hole 3020. Wiring 3030. Through hole 3120. Through hole 3140. Through hole 3240. Through hole 3340. Through hole 4000. Fourth layer 4020. Wiring 4040. Land 4140. Through hole 4240. Through hole 4340. Through hole 5000. Fifth layer 5050. Wiring 5060. Connection terminal 5140. Through hole 5240. Through hole 5340. Through hole 6000. Multilayer substrate 7000. Relay board 8000. Connection member 50041. Liquid crystal driving semiconductor chip 50042. TCP 50043. Bus board (SEG side) 50044. Input wiring 50045. Output wiring 50046. Tip 50047. Input wiring 50048. Bus wiring 50049. Anisotropic conductive film 50050. Conductive particles 50051. Adhesive 50052. Bus board (COM side) 50151. TCP 50152. Flexible wiring member 50153. TCP output terminal 50154. TCP input terminal 50155. Drive control circuit board

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成14年5月22日(2002.5.2
2)
[Submission date] May 22, 2002 (2002.5.2)
2)

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Name of item to be amended] Title of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【発明の名称】液晶表示装置及び電子光学装置Title: Liquid crystal display device and electro-optical device

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0019[Correction target item name] 0019

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0019】[0019]

【課題を解決するための手段】本発明の液晶表示装置
は、液晶表示装置において、第1の液晶駆動用半導体チ
ップと、第2の液晶駆動用半導体チップと、前記第1の
液晶駆動用半導体チップが実装され、且つ第1の液晶駆
動用半導体チップに電源及び第1の画像信号を供給する
と共に、第2の液晶駆動用半導体チップに電源及び第2
の画像信号を供給する多層基板と、を備えることを特徴
とする。
According to another aspect of the present invention, there is provided a liquid crystal display device comprising a first liquid crystal driving semiconductor chip, a second liquid crystal driving semiconductor chip, and the first liquid crystal driving semiconductor chip. The chip is mounted, and the power and the first image signal are supplied to the first liquid crystal driving semiconductor chip, and the power and the second image are supplied to the second liquid crystal driving semiconductor chip.
And a multi-layer substrate for supplying the image signal of.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0020[Correction target item name] 0020

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0020】本発明の液晶表示装置は、液晶表示装置に
おいて、一対の基板と、一方の前記基板に設けられる第
1の電極と、他方の前記基板に設けられる第2の電極
と、他方の前記基板に設けられ、前記第1の電極に接続
される第1の電極端子と、他方の前記基板に搭載され、
前記第1の電極端子に接続される多層基板と、前記多層
基板に実装され、前記第1の電極を駆動する第1の液晶
駆動用半導体チップと、他方の前記基板に搭載され、前
記第2の電極を駆動する第2の液晶駆動用半導体チップ
と、を備え、前記多層基板は、第1の液晶駆動用半導体
チップに電源及び第1の画像信号を供給すると共に、第
2の液晶駆動用半導体チップに電源及び第2の画像信号
を供給することを特徴とする。
The liquid crystal display device of the present invention is a liquid crystal display device, wherein a pair of substrates, a first electrode provided on one of the substrates, a second electrode provided on the other substrate, and the other of the other substrates are provided. A first electrode terminal provided on the substrate and connected to the first electrode, and mounted on the other substrate,
A multilayer substrate connected to the first electrode terminal; a first liquid crystal driving semiconductor chip mounted on the multilayer substrate and driving the first electrode; and a second substrate mounted on the other substrate, the second substrate A second liquid crystal driving semiconductor chip for driving the electrodes of the second liquid crystal driving semiconductor chip, and the multi-layer substrate supplies power and a first image signal to the first liquid crystal driving semiconductor chip and also drives a second liquid crystal driving semiconductor chip. A power supply and a second image signal are supplied to the semiconductor chip.

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0021[Correction target item name] 0021

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0021】本発明の電子光学装置は、電子光学装置に
おいて、第1の駆動用半導体チップと、第2の駆動用半
導体チップと、前記第1の駆動用半導体チップが実装さ
れ、且つ第1の駆動用半導体チップに電源及び第1の画
像信号を供給すると共に、第2の駆動用半導体チップに
電源及び第2の画像信号を供給する多層基板と、を備え
ることを特徴とする。
The electro-optical device according to the present invention is the electro-optical device, wherein the first driving semiconductor chip, the second driving semiconductor chip, and the first driving semiconductor chip are mounted, and the first driving semiconductor chip is mounted. A multi-layer substrate that supplies power and a first image signal to the driving semiconductor chip, and supplies a power and a second image signal to the second driving semiconductor chip.

【手続補正6】[Procedure correction 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0022[Name of item to be corrected] 0022

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0022】本発明の電子光学装置は、電子光学装置に
おいて、一対の基板と、一方の前記基板に設けられる第
1の電極と、他方の前記基板に設けられる第2の電極
と、他方の前記基板に設けられ、前記第1の電極に接続
される第1の電極端子と、他方の前記基板に搭載され、
前記第1の電極端子に接続される多層基板と、前記多層
基板に実装され、前記第1の電極を駆動する第1の駆動
用半導体チップと、他方の前記基板に搭載され、前記第
2の電極を駆動する第2の駆動用半導体チップと、を備
え、前記多層基板は、第1の駆動用半導体チップに電源
及び第1の画像信号を供給すると共に、第2の駆動用半
導体チップに電源及び第2の画像信号を供給することを
特徴とする。
The electro-optical device according to the present invention is the electro-optical device, wherein a pair of substrates, a first electrode provided on one of the substrates, a second electrode provided on the other substrate, and the other of the two are provided. A first electrode terminal provided on the substrate and connected to the first electrode, and mounted on the other substrate,
A multi-layer substrate connected to the first electrode terminal, a first driving semiconductor chip mounted on the multi-layer substrate and driving the first electrode, and mounted on the other substrate, and the second substrate. A second driving semiconductor chip for driving the electrodes, and the multi-layer substrate supplies a power source and a first image signal to the first driving semiconductor chip and a power source for the second driving semiconductor chip. And supplying a second image signal.

【手続補正7】[Procedure Amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0023[Name of item to be corrected] 0023

【補正方法】削除[Correction method] Delete

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/14 H05K 1/14 C J 3/46 3/46 N Z (31)優先権主張番号 特願平5−158611 (32)優先日 平成5年6月29日(1993.6.29) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平5−158612 (32)優先日 平成5年6月29日(1993.6.29) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平5−158613 (32)優先日 平成5年6月29日(1993.6.29) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平5−163645 (32)優先日 平成5年7月1日(1993.7.1) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平5−163646 (32)優先日 平成5年7月1日(1993.7.1) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平5−163647 (32)優先日 平成5年7月1日(1993.7.1) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平5−163648 (32)優先日 平成5年7月1日(1993.7.1) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平5−182924 (32)優先日 平成5年7月23日(1993.7.23) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平5−200865 (32)優先日 平成5年8月12日(1993.8.12) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平5−221389 (32)優先日 平成5年9月6日(1993.9.6) (33)優先権主張国 日本(JP) (72)発明者 山田 滋敏 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 (72)発明者 丸山 憲一 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 (72)発明者 村松 永至 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 (72)発明者 前田 謹一 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 (72)発明者 桜 聖一 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 (72)発明者 古市 一昭 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 (72)発明者 望月 治規 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 2H092 GA29 GA34 GA38 GA40 GA44 GA45 GA48 GA50 GA51 GA59 GA60 JA05 JA24 JB22 JB24 JB31 JB33 NA27 PA06 5C094 AA05 AA08 AA09 AA13 AA15 AA43 AA44 AA48 AA53 BA43 CA19 CA24 DA09 DA12 DB01 DB02 DB05 EA02 EA05 EB02 FA01 FA02 GB01 5E344 AA02 BB01 CC03 CD02 CD04 5E346 AA31 AA42 BB02 BB11 BB16 CC04 CC09 CC10 CC17 CC32 CC38 CC39 DD13 DD16 DD17 DD32 DD33 DD34 FF04 FF07 FF09 FF10 5G435 AA04 AA16 AA17 AA18 BB12 CC09 CC12 EE32 EE33 EE37 EE42 EE43 EE47 KK05 KK09─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 1/14 H05K 1/14 C J 3/46 3/46 N Z (31) Priority claim number Hei 5-158611 (32) Priority date June 29, 1993 (June 29, 1993) (33) Priority claiming country Japan (JP) (31) Priority claim number Japanese Patent Application No. 5-158612 (32) Priority date June 29, 1993 (June 29, 1993) (33) Priority claiming country Japan (JP) (31) Priority claim number Japanese Patent Application No. 5-158613 (32) Priority date June 1993 29th (1993.29.29) (33) Priority claiming country Japan (JP) (31) Priority claiming number Japanese Patent Application No. 5-163645 (32) Priority date July 1, 1993 (1993.7. 1) (33) Priority claim country Japan (JP) (31) Priority claim number Japanese Patent Application No. 5-163646 (32) Priority date July 1, 1993 (July 1, 1993) (33) Priority right Assertion Country Japan (JP) (31) Priority claim number Japanese Patent Application No. 5-163647 (32) Priority date July 1, 1993 (July 1, 1993) (33) Priority claim country Japan (JP) (31) ) Priority claim number Japanese Patent Application No. 5-163648 (32) Priority date July 1, 1993 (July 1, 1993) (33) Priority claim country Japan (JP) (31) Priority claim number Hei 5-182924 (32) Priority date July 23, 1993 (July 23, 1993) (33) Priority claiming country Japan (JP) (31) Priority claim number Japanese Patent Application No. 5-200865 (32) Priority date August 12, 1993 (August 12, 1993) (33) Priority claiming country Japan (JP) (31) Priority claim number Japanese Patent Application No. 5-221389 (32) Priority date September 1993 6th (September 9, 1993) (33) Country claiming priority Japan (JP) (72) Inventor Shigetoshi Yamada 3-3-5 Yamato, Suwa City, Nagano Seiko Epson Corporation (72) Inventor Kenichi Maruyama 3-3-5 Yamato, Suwa City, Nagano Prefecture, Seiko Epson Corporation (72) Inventor Eiji Muramatsu Suwa, Nagano Prefecture 3-5 Yamato Seiko Epson Corporation (72) Inventor Souichi Maeda Suwa City, Nagano Prefecture 3-3-5 Yamato Seiko Epson Corporation (72) Inventor Seiichi Sakura 3 Yamato Yamato, Suwa City, Nagano Prefecture Inc. 3-5 Seiko-Epson Co., Ltd. (72) Inventor Kazuaki Furuichi 3-3-5 Yamato, Suwa, Nagano Prefecture Inc. 72 Seiko-Epson Co., Ltd. (72) Haruki Mochizuki 3-3 Yamato, Suwa, Nagano Prefecture No. 5 F-term in Seiko Epson Corporation (reference) 2H092 GA29 GA34 GA38 GA40 GA44 GA45 GA48 GA50 GA51 GA59 GA60 JA05 JA24 JB22 JB24 JB31 JB33 NA27 PA06 5C094 AA05 AA08 AA09 AA13 AA15 AA43 AA44 AA19 DBA53 DAA09 DBA53 DB05 EA02 EA05 EB02 FA01 FA02 GB01 5E344 AA02 BB01 CC03 CD02 CD04 5E346 AA31 AA42 BB02 BB11 BB16 CC04 CC09 CC10 CC17 CC32 CC38 CC39 DD13 DD16 DD17 DD32 DD33 DD34 FF04 EE43 EE04 EE04 KK05 KK09

Claims (44)

【特許請求の範囲】[Claims] 【請求項1】液晶駆動用半導体チップを複数搭載した液
晶表示装置において、液晶駆動用半導体チップを多層基
板表面に実装し、少なくとも、そのチップへの入力配線
パターンとそのチップからの出力配線パターンのある多
層基板の表面と、裏面と、その表面と裏面との間に少な
くとも1層の中間層を設け、その中間層にその入力配線
またはその出力配線またはその両配線の一部を配線パタ
ーンとして備え、それぞれの配線をスルーホールを介し
て接続している多層基板をパネル端子に電気的に接続
し、かつ、その複数の多層基板間が導通接続手段により
電気的接続されていることを特徴とする液晶表示装置。
1. A liquid crystal display device having a plurality of liquid crystal driving semiconductor chips mounted, wherein the liquid crystal driving semiconductor chips are mounted on the surface of a multilayer substrate, and at least an input wiring pattern to the chip and an output wiring pattern from the chip are formed. At least one intermediate layer is provided between the front surface and the back surface of a certain multilayer substrate and between the front surface and the back surface, and the input wiring or the output wiring or a part of both wirings is provided as a wiring pattern in the intermediate layer. A multi-layer substrate in which each wiring is connected through a through hole is electrically connected to a panel terminal, and a plurality of the multi-layer substrates are electrically connected by a conductive connecting means. Liquid crystal display device.
【請求項2】請求項1記載の液晶駆動用半導体チップを
多層基板表面に実装する手段として、フェイスダウンボ
ンディング、またはワイヤーボンディングを用いたこと
を特徴とする請求項1記載の液晶表示装置。
2. A liquid crystal display device according to claim 1, wherein face down bonding or wire bonding is used as a means for mounting the liquid crystal driving semiconductor chip according to claim 1 on the surface of a multilayer substrate.
【請求項3】請求項1記載の多層基板の出力端子とパネ
ル端子の電気的接続に異方性導電膜を用いたことを特徴
とする請求項1記載の液晶表示装置。
3. A liquid crystal display device according to claim 1, wherein an anisotropic conductive film is used for electrical connection between the output terminal and the panel terminal of the multilayer substrate according to claim 1.
【請求項4】請求項1記載の多層基板の出力端子とパネ
ル端子の電気的接続に異方性導電接着剤を用いたことを
特徴とする請求項1記載の液晶表示装置。
4. A liquid crystal display device according to claim 1, wherein an anisotropic conductive adhesive is used for electrical connection between the output terminal and the panel terminal of the multilayer substrate according to claim 1.
【請求項5】請求項1記載の複数の多層基板間の導通手
段として、ワイヤーボンディング、ヒートシール接続、
またはフレキシブル基板接続を用いたことを特徴とする
請求項1記載の液晶表示装置。
5. A wire bonding, a heat seal connection, as a conduction means between the plurality of multilayer substrates according to claim 1.
The liquid crystal display device according to claim 1, wherein a flexible substrate connection is used.
【請求項6】請求項1記載の複数の多層基板間の導通手
段として、パネル上の配線を用いたことを特徴とする請
求項1記載の液晶表示装置。
6. A liquid crystal display device according to claim 1, wherein wirings on a panel are used as the conducting means between the plurality of multilayer substrates according to claim 1.
【請求項7】請求項6記載のパネル上の配線をパネル端
子部とパネルセル内部に配置したことを特徴とする請求
項6記載の液晶表示装置。
7. A liquid crystal display device according to claim 6, wherein the wiring on the panel according to claim 6 is disposed inside the panel terminal portion and the panel cell.
【請求項8】請求項6記載のパネル上の配線と請求項1
記載の多層基板の入力配線との接続と、請求項1記載の
多層基板の出力配線とパネル端子との接続とを一括して
行ったことを特徴とする請求項6記載の液晶表示装置。
8. The wiring on the panel according to claim 6 and claim 1.
7. The liquid crystal display device according to claim 6, wherein the connection with the input wiring of the multilayer substrate described above and the connection of the output wiring with the panel terminal according to claim 1 are performed at once.
【請求項9】請求項8記載の接続を異方性導電膜で行っ
たことを特徴とする請求項8記載の液晶表示装置。
9. A liquid crystal display device according to claim 8, wherein the connection according to claim 8 is made with an anisotropic conductive film.
【請求項10】請求項8記載の接続を異方性導電接着剤
で行ったことを特徴とする請求項8記載の液晶表示装
置。
10. The liquid crystal display device according to claim 8, wherein the connection according to claim 8 is made with an anisotropic conductive adhesive.
【請求項11】請求項1記載の多層基板に複数個の液晶
駆動用半導体チップを実装したことを特徴とする請求項
1記載の液晶表示装置。
11. A liquid crystal display device according to claim 1, wherein a plurality of liquid crystal driving semiconductor chips are mounted on the multilayer substrate according to claim 1.
【請求項12】請求項9記載の異方性導電膜として、導
電粒子径よりも接着剤厚みを薄くした異方性導電膜を用
いたことを特徴とする請求項9記載の液晶表示装置。
12. The liquid crystal display device according to claim 9, wherein as the anisotropic conductive film according to claim 9, an anisotropic conductive film having an adhesive thickness smaller than a conductive particle diameter is used.
【請求項13】請求項10記載の異方性導電接着剤とし
て、導電粒子径よりも接着剤厚みを薄くした異方性導電
接着剤を用いたことを特徴とする請求項10記載の液晶
表示装置。
13. The liquid crystal display according to claim 10, wherein the anisotropic conductive adhesive according to claim 10 is an anisotropic conductive adhesive having a thickness smaller than that of conductive particles. apparatus.
【請求項14】表示基板上に行電極群と列電極群を設
け、該電極群に表示用駆動信号を半導体素子から供給し
てカラー画素表示する液晶表示装置において、バスライ
ンおよび接続端子を形成した多層基板に半導体素子を実
装し、各カラー電極毎に独立した半導体素子の出力配線
を表示基板より導出した電極端子に接続したことを特徴
とする液晶表示装置。
14. A liquid crystal display device in which a row electrode group and a column electrode group are provided on a display substrate, and a display drive signal is supplied to the electrode group from a semiconductor element to display a color pixel, and a bus line and a connection terminal are formed. A liquid crystal display device characterized in that a semiconductor element is mounted on the multilayer substrate, and an output wiring of an independent semiconductor element for each color electrode is connected to an electrode terminal led out from a display substrate.
【請求項15】半導体素子が多層基板表面に実装されて
いることを特徴とする請求項14記載の液晶表示装置。
15. The liquid crystal display device according to claim 14, wherein the semiconductor element is mounted on the surface of the multilayer substrate.
【請求項16】半導体素子形状が棒状でかつ入出力端子
が平行に対向する長辺に形成された半導体素子が多層基
板に実装されていることを特徴とする請求項14記載の
液晶表示装置。
16. The liquid crystal display device according to claim 14, wherein the semiconductor element is rod-shaped, and a semiconductor element having input / output terminals formed on long sides facing each other in parallel is mounted on a multilayer substrate.
【請求項17】少なくとも1辺に出力端子を装備し、少
なくともその主たる出力端子辺と対向する辺に入力端子
を装備する半導体素子を用い、少なくとも出力配線パタ
ーンおよび入力配線パターンを装備した多層基板の所定
のパターン上に該半導体素子を実装する実装構造におい
て、該半導体素子を実装した該多層基板の端子にバンプ
が形成されてなり、他の電子素子と接続されたことを特
徴とする半導体素子の実装構造。
17. A multi-layer substrate having a semiconductor device having at least one side provided with an output terminal and at least a side opposite to a main output terminal side provided with an input terminal, and having at least an output wiring pattern and an input wiring pattern. In a mounting structure in which the semiconductor element is mounted on a predetermined pattern, bumps are formed on terminals of the multilayer substrate on which the semiconductor element is mounted, and the semiconductor element is connected to another electronic element. Mounting structure.
【請求項18】少なくとも1辺に出力端子を装備し、少
なくともその主たる出力端子辺と対向する辺に入力端子
を装備する半導体素子を用い、少なくとも出力配線パタ
ーンおよび入力配線パターンを装備した多層基板の所定
のパターン上に該半導体素子を実装する実装構造におい
て、該半導体素子を実装した該多層基板の端子にバンプ
を形成し、他の電子素子と電気的接続したことを特徴と
する半導体素子の実装方法。
18. A multi-layer substrate, comprising a semiconductor device having at least one side equipped with an output terminal and at least a side facing the main output terminal side provided with an input terminal, and equipped with at least an output wiring pattern and an input wiring pattern. In a mounting structure in which the semiconductor element is mounted on a predetermined pattern, bumps are formed on the terminals of the multilayer substrate on which the semiconductor element is mounted, and the semiconductor element is electrically connected to another electronic element. Method.
【請求項19】請求項17の半導体素子の実装構造を用
いたことを特徴とする電子光学装置。
19. An electron optical device using the semiconductor element mounting structure according to claim 17.
【請求項20】請求項17の半導体素子の実装構造を用
いたことを特徴とする電子印字装置。
20. An electronic printing apparatus comprising the semiconductor element mounting structure according to claim 17.
【請求項21】少なくとも1辺に出力端子を装備し、少
なくともその主たる出力端子辺と対向する辺に入力端子
を装備する半導体素子を用い、少なくとも出力配線パタ
ーンおよび入力配線パターンを装備した多層基板の所定
のパターン上に該半導体素子を実装する実装構造におい
て、該半導体素子を実装した該多層基板の側面部に端子
を形成し、その端子を用いて該多層基板平面と電子素子
平面がほぼ垂直に位置するように該多層基板を該電子素
子に実装したことを特徴とする半導体素子の実装構造。
21. A multi-layer substrate having at least one output terminal and at least an output wiring pattern and an input wiring pattern, using a semiconductor element having at least a side opposite to a main output terminal side thereof and an input terminal. In a mounting structure in which the semiconductor element is mounted on a predetermined pattern, a terminal is formed on a side surface portion of the multilayer substrate on which the semiconductor element is mounted, and the terminal is used to make the multilayer substrate plane and the electronic element plane substantially vertical. A mounting structure for a semiconductor device, wherein the multilayer substrate is mounted on the electronic device so as to be positioned.
【請求項22】請求項21の半導体素子の実装構造で多
層基板と電子素子の接続に異方性導電膜を用いたことを
特徴とする請求項21記載の半導体素子の実装構造。
22. The semiconductor element mounting structure according to claim 21, wherein an anisotropic conductive film is used for connecting the multilayer substrate and the electronic element in the semiconductor element mounting structure according to claim 21.
【請求項23】請求項21の半導体素子の実装構造を用
いたことを特徴とする電子光学装置。
23. An electron optical device using the semiconductor element mounting structure according to claim 21.
【請求項24】請求項21の半導体素子の実装構造を用
いたことを特徴とする電子印字装置。
24. An electronic printing apparatus using the semiconductor element mounting structure according to claim 21.
【請求項25】半導体素子を多層基板表面に実装し、そ
の半導体素子への入力配線パターンとその半導体素子か
らの出力配線パターンのある多層基板の表面と、外部端
子と接続される出力端子を持つ裏面と、その表面と裏面
との間に少なくとも1層の中間層を設け、その中間層に
その入力配線またはその出力配線、またはその両配線の
一部を配線パターンとして備え、それぞれの配線をスル
ーホールを介して接続している多層基板からなる半導体
素子において、多層基板の少なくとも第一層目に半導体
素子を実装するための開口部が設けてあることを特徴と
する多層基板。
25. A semiconductor element is mounted on a surface of a multi-layer substrate, and has a surface of the multi-layer substrate having an input wiring pattern to the semiconductor element and an output wiring pattern from the semiconductor element, and an output terminal connected to an external terminal. At least one intermediate layer is provided between the back surface and the front surface and the back surface, and the input wiring, the output wiring, or a part of both wirings is provided as a wiring pattern in the intermediate layer, and each wiring is through. A multi-layer substrate comprising a multi-layer substrate connected through a hole, wherein an opening for mounting the multi-layer substrate is provided in at least a first layer of the multi-layer substrate.
【請求項26】請求項25記載の半導体素子を多層基板
表面に実装する手段として、多層基板の第一層目に設け
た開口部を通過して、第二層目の表面にフェイスダウン
ボンディングを用いて実装したことを特徴とする半導体
素子の実装方法。
26. As means for mounting the semiconductor device according to claim 25 on the surface of a multilayer substrate, face down bonding is performed on the surface of the second layer through an opening provided in the first layer of the multilayer substrate. A method for mounting a semiconductor element, which is characterized by being mounted using.
【請求項27】請求項25記載の半導体素子を多層基板
表面に実装する手段として、多層基板の第一層目に設け
た開口部を通過して、第二層目の表面に位置した半導体
素子と多層基板とをワイヤーボンディングを用いて実装
したことを特徴とする半導体素子の実装方法。
27. As a means for mounting the semiconductor device according to claim 25 on the surface of a multilayer substrate, the semiconductor device positioned on the surface of the second layer through an opening provided in the first layer of the multilayer substrate. And a multi-layer substrate are mounted by wire bonding, which is a semiconductor element mounting method.
【請求項28】請求項26記載の半導体素子の実装され
た多層基板を、複数個使用する場合に必要となる入力信
号のバス配線をFPCを用いて一括で行うことを特徴と
する半導体素子の実装方法。
28. A semiconductor device characterized in that bus wiring for an input signal required when a plurality of the multi-layered substrates on which the semiconductor device according to claim 26 is mounted is used, is collectively performed by using an FPC. How to implement.
【請求項29】請求項27記載の半導体素子の実装され
た多層基板を、複数個使用する場合に必要となる入力信
号のバス配線をFPCを用いて一括で行うことを特徴と
する半導体素子の実装方法。
29. The semiconductor device according to claim 27, wherein bus wiring for input signals, which is required when a plurality of the multi-layered substrates on which the semiconductor device is mounted is used, are collectively formed by using an FPC. How to implement.
【請求項30】請求項26記載の半導体素子の実装され
た多層基板を、複数個使用する場合に必要となる入力信
号のバス配線を、複数個の開口部を設けたFPC基板で
行うことを特徴とする半導体素子の実装方法。
30. An FPC board having a plurality of openings is provided for bus wiring of an input signal, which is required when a plurality of the multi-layer boards on which the semiconductor element according to claim 26 is mounted is used. A characteristic semiconductor element mounting method.
【請求項31】請求項27記載の半導体素子の実装され
た多層基板を、複数個使用する場合に必要となる入力信
号のバス配線を、複数個の開口部を設けたFPC基板で
行うことを特徴とする半導体素子の実装方法。
31. A bus wiring line for an input signal, which is required when a plurality of the multi-layered boards on which the semiconductor element is mounted according to claim 27 is used, is formed by an FPC board having a plurality of openings. A characteristic semiconductor element mounting method.
【請求項32】請求項26記載の半導体素子の実装され
た多層基板を、複数個使用する場合に必要となる入力信
号のバス配線を、ワイヤーボンディングで行うことを特
徴とする半導体素子の実装方法。
32. A method for mounting a semiconductor element, wherein bus wiring for an input signal, which is required when a plurality of the multilayer boards on which the semiconductor element is mounted according to claim 26 is used, is formed by wire bonding. .
【請求項33】請求項27記載の半導体素子の実装され
た多層基板を、複数個使用する場合に必要となる入力信
号のバス配線を、ワイヤーボンディングで行うことを特
徴とする半導体素子の実装方法。
33. A method of mounting a semiconductor element, wherein bus wiring for an input signal, which is required when a plurality of the multi-layered boards on which the semiconductor element is mounted according to claim 27 is used, is formed by wire bonding. .
【請求項34】請求項28、29、30、31、32、
33いずれか1項記載の半導体素子の実装方法を用いた
電子光学装置。
34. A method according to claim 28, 29, 30, 31, 32,
33. An electro-optical device using the method for mounting a semiconductor element according to any one of items 33.
【請求項35】請求項28、29、30、31、32、
33いずれか1項記載の半導体素子の実装方法を用いた
電子印字装置。
35. A method according to claim 28, 29, 30, 31, 32,
33. An electronic printer using the method for mounting a semiconductor element according to any one of 33.
【請求項36】請求項1記載の多層基板において、多層
基板を構成する辺の少なくとも一部に凸部または凹部を
設けたことを特徴とする液晶表示装置。
36. A liquid crystal display device according to claim 1, wherein a convex portion or a concave portion is provided on at least a part of sides forming the multilayer substrate.
【請求項37】請求項1記載の多層基板において、その
任意の層を他の層より小さくしたことを特徴とする液晶
表示装置。
37. A liquid crystal display device according to claim 1, wherein an arbitrary layer is smaller than other layers.
【請求項38】請求項1記載の多層基板に取り付け穴を
設けたことを特徴とする液晶表示装置。
38. A liquid crystal display device comprising the multi-layer substrate according to claim 1 having mounting holes.
【請求項39】請求項1記載の多層基板に取り付け用切
り欠きを設けたことを特徴とする液晶表示装置。
39. A liquid crystal display device comprising the multilayer substrate according to claim 1 provided with a notch for attachment.
【請求項40】液晶駆動用半導体チップを複数搭載した
液晶表示装置において、外部回路との接続端子と、回路
を形成する配線パターンと、液晶パネルとの接続端子
と、液晶駆動用半導体チップと電源回路を構成する電子
部品とを搭載する面を多層基板の上下に持ち、そのほか
に少なくとも1層の中間層を設け、その中間層に多層基
板の上下の面の配線パターンと接続される配線パターン
を備え、電源回路と液晶駆動用半導体チップを搭載した
多層基板をパネル端子に電気的に接続したことを特徴と
する液晶表示装置。
40. In a liquid crystal display device having a plurality of liquid crystal driving semiconductor chips mounted therein, a connection terminal to an external circuit, a wiring pattern for forming a circuit, a connection terminal to a liquid crystal panel, a liquid crystal driving semiconductor chip and a power supply. The surfaces on which the electronic components that make up the circuit are mounted are placed above and below the multilayer substrate, and at least one intermediate layer is provided in addition to the wiring patterns connected to the wiring patterns on the upper and lower surfaces of the multilayer substrate. A liquid crystal display device comprising: a multi-layer substrate having a power supply circuit and a liquid crystal driving semiconductor chip electrically connected to a panel terminal.
【請求項41】請求項1記載の液晶表示装置を構成する
2枚の透明基板間に、液晶を挟持してなる液晶表示パネ
ルにおいて、一方の透明基板上の電極を他方の透明基板
上に形成した接続端子パターンに接続し、液晶駆動回路
との接続端子が他方の透明基板上にのみ形成されている
ことを特徴とする液晶表示装置。
41. A liquid crystal display panel comprising a liquid crystal sandwiched between two transparent substrates constituting the liquid crystal display device according to claim 1, wherein an electrode on one transparent substrate is formed on the other transparent substrate. A liquid crystal display device, wherein the liquid crystal display device is connected to the connection terminal pattern and the connection terminal to the liquid crystal drive circuit is formed only on the other transparent substrate.
【請求項42】液晶表示装置を構成する2枚の透明基板
のうち、一方の透明基板上の電極を他方の透明基板に接
続し、液晶駆動回路との接続端子が他方の透明基板上に
のみ形成されている請求項41記載の液晶表示パネルに
おいて、一方の透明基板上の電極を他方の透明基板上に
接続する部材として、2枚の透明基板の間に狭持される
液晶を封入するシール材を兼ねた導電材を用いたことを
特徴とする液晶表示装置。
42. Of two transparent substrates constituting a liquid crystal display device, an electrode on one transparent substrate is connected to the other transparent substrate, and a connection terminal for a liquid crystal drive circuit is provided only on the other transparent substrate. The formed liquid crystal display panel according to claim 41, wherein a seal for enclosing a liquid crystal sandwiched between two transparent substrates is used as a member for connecting an electrode on one transparent substrate to another transparent substrate. A liquid crystal display device using a conductive material that also serves as a material.
【請求項43】請求項41及び42記載の液晶表示装置
における液晶表示パネルの、X側駆動回路とY側駆動回
路とが接するコーナー部に、X側駆動回路とY側駆動回
路とを接続するための基板を設置したことを特徴とする
液晶表示装置。
43. An X-side drive circuit and a Y-side drive circuit are connected to a corner portion where the X-side drive circuit and the Y-side drive circuit contact each other in the liquid crystal display panel in the liquid crystal display device according to claim 41 or 42. A liquid crystal display device, in which a substrate is installed.
【請求項44】請求項41及び42記載の液晶表示装置
において、請求項40記載の、電源回路と液晶駆動回路
を搭載した多層基板を用いたことを特徴とする液晶表示
装置。
44. A liquid crystal display device according to any one of claims 41 and 42, wherein the multi-layer substrate on which the power supply circuit and the liquid crystal drive circuit according to claim 40 are mounted is used.
JP2002119737A 1992-09-08 2002-04-22 Liquid crystal display device and electro-optical device Expired - Fee Related JP3642324B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002119737A JP3642324B2 (en) 1992-09-08 2002-04-22 Liquid crystal display device and electro-optical device

Applications Claiming Priority (27)

Application Number Priority Date Filing Date Title
JP23969892 1992-09-08
JP15732393 1993-06-28
JP15861393 1993-06-29
JP15861193 1993-06-29
JP15861293 1993-06-29
JP15861093 1993-06-29
JP16364893 1993-07-01
JP16364593 1993-07-01
JP16364793 1993-07-01
JP16364693 1993-07-01
JP18292493 1993-07-23
JP20086593 1993-08-12
JP5-158612 1993-09-06
JP4-239698 1993-09-06
JP5-157323 1993-09-06
JP5-163646 1993-09-06
JP5-182924 1993-09-06
JP5-158611 1993-09-06
JP5-163647 1993-09-06
JP5-158610 1993-09-06
JP5-163648 1993-09-06
JP5-163645 1993-09-06
JP5-200865 1993-09-06
JP5-158613 1993-09-06
JP5-221389 1993-09-06
JP22138993 1993-09-06
JP2002119737A JP3642324B2 (en) 1992-09-08 2002-04-22 Liquid crystal display device and electro-optical device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP22362393A Division JP3321925B2 (en) 1992-09-08 1993-09-08 Liquid crystal display device, mounting structure of semiconductor chip, electro-optical device and electronic printing device

Publications (2)

Publication Number Publication Date
JP2003029292A true JP2003029292A (en) 2003-01-29
JP3642324B2 JP3642324B2 (en) 2005-04-27

Family

ID=27584905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119737A Expired - Fee Related JP3642324B2 (en) 1992-09-08 2002-04-22 Liquid crystal display device and electro-optical device

Country Status (1)

Country Link
JP (1) JP3642324B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183635B2 (en) 2004-03-31 2007-02-27 Nec Corporation Semiconductor device having a low-resistance bus interconnect, method of manufacturing same, and display apparatus employing same
JP2007108537A (en) * 2005-10-14 2007-04-26 Sharp Corp Display module and relay board and driving circuit mounting board used for the module
WO2008129857A1 (en) * 2007-04-06 2008-10-30 Panasonic Corporation Plasma display device and method for driving plasma display panel
WO2012023320A1 (en) * 2010-08-20 2012-02-23 シャープ株式会社 Liquid crystal display device and television receiver
WO2013179822A1 (en) * 2012-06-01 2013-12-05 シャープ株式会社 Display module and display apparatus
CN111443537A (en) * 2019-01-17 2020-07-24 夏普株式会社 Display device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183635B2 (en) 2004-03-31 2007-02-27 Nec Corporation Semiconductor device having a low-resistance bus interconnect, method of manufacturing same, and display apparatus employing same
US7405148B2 (en) 2004-03-31 2008-07-29 Nec Corporation Semiconductor device having a low-resistance bus interconnect, method of manufacturing same, and display apparatus employing same
JP2007108537A (en) * 2005-10-14 2007-04-26 Sharp Corp Display module and relay board and driving circuit mounting board used for the module
WO2008129857A1 (en) * 2007-04-06 2008-10-30 Panasonic Corporation Plasma display device and method for driving plasma display panel
JPWO2008129857A1 (en) * 2007-04-06 2010-07-22 パナソニック株式会社 Plasma display apparatus and driving method of plasma display panel
JP5067374B2 (en) * 2007-04-06 2012-11-07 パナソニック株式会社 Plasma display apparatus and driving method of plasma display panel
US8350833B2 (en) 2007-04-06 2013-01-08 Panasonic Corporation Plasma display device
WO2012023320A1 (en) * 2010-08-20 2012-02-23 シャープ株式会社 Liquid crystal display device and television receiver
WO2013179822A1 (en) * 2012-06-01 2013-12-05 シャープ株式会社 Display module and display apparatus
CN111443537A (en) * 2019-01-17 2020-07-24 夏普株式会社 Display device
JP2020115173A (en) * 2019-01-17 2020-07-30 シャープ株式会社 Display device

Also Published As

Publication number Publication date
JP3642324B2 (en) 2005-04-27

Similar Documents

Publication Publication Date Title
KR100370698B1 (en) LCD Display
KR100321883B1 (en) Structure and method of mounting semiconductor device and liquid crystal display device
KR100520145B1 (en) Method for manufacturing liquid crystal display device
JP3321925B2 (en) Liquid crystal display device, mounting structure of semiconductor chip, electro-optical device and electronic printing device
JP2003273476A (en) Mounting structure and method of manufacturing the same, electro-optical device and electronic device
JP2003029292A (en) Liquid crystal display device and electro-optical device
US6775149B1 (en) Multichip mounted structure, electro-optical apparatus, and electronic apparatus
JP3636159B2 (en) Liquid crystal display device, semiconductor chip mounting structure, electro-optical device, and electronic printing device
JP3664149B2 (en) Liquid crystal display
JP4103835B2 (en) Manufacturing method of electronic parts
JP3157967B2 (en) Display panel mounting structure
JP2001264794A (en) Method for manufacturing liquid crystal display device
JP2003273486A (en) Packaging structure body and manufacturing method thereof, electro-optic device, and electronic equipment
JP4370994B2 (en) Mounting board and display device
JP3797742B2 (en) Manufacturing method of liquid crystal display panel
JP3992324B2 (en) Liquid crystal display device and manufacturing method thereof
JP2000275672A (en) Liquid crystal device, production of liquid crystal device and electronic apparatus
JP3987288B2 (en) Semiconductor element mounting structure and liquid crystal display device
JP2995392B2 (en) Liquid crystal electro-optical device
JPH0567058B2 (en)
JP3608514B2 (en) Semiconductor element mounting structure and electronic device
JP2001284415A (en) Structure and method for mounting semiconductor element and liquid crystal display device
JP2003066861A (en) Display device and its manufacturing method
JPH01201995A (en) Forming wiring on insulation substrate
JPH01201994A (en) Forming wiring on insulation substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees