JP2007108537A - Display module and relay board and driving circuit mounting board used for the module - Google Patents
Display module and relay board and driving circuit mounting board used for the module Download PDFInfo
- Publication number
- JP2007108537A JP2007108537A JP2005300963A JP2005300963A JP2007108537A JP 2007108537 A JP2007108537 A JP 2007108537A JP 2005300963 A JP2005300963 A JP 2005300963A JP 2005300963 A JP2005300963 A JP 2005300963A JP 2007108537 A JP2007108537 A JP 2007108537A
- Authority
- JP
- Japan
- Prior art keywords
- circuit mounting
- drive circuit
- region
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、小型軽量化、薄型化を実現する表示モジュール、およびそれに用いられる中継基板に関する。 The present invention relates to a display module that achieves a reduction in size and weight and a reduction in thickness, and a relay substrate used therefor.
小型軽量化、薄型化が求められる携帯電話、PDA(携帯情報端末)、ノートパソコン及びテレビ等の電子機器が搭載する表示モジュールは、表示パネルと、半導体チップを接続するフレキシブル基板(以下、FPC)を備えている。半導体チップとFPCとを接続する1つの手法として、チップ・オン・フィルム(以下COF)が用いられている。 Display modules mounted on electronic devices such as mobile phones, PDAs (personal digital assistants), notebook personal computers, and televisions that are required to be smaller and lighter and thinner are flexible substrates (hereinafter referred to as FPCs) that connect display panels and semiconductor chips. It has. As one method for connecting the semiconductor chip and the FPC, a chip-on-film (hereinafter referred to as COF) is used.
COFでは、半導体チップの回路形成面に形成されたバンプと、FPCに形成された配線パターン上の電極とを対向させて電気的に接続するフリップチップ実装が行われており、複数の半導体チップがFPCに、連続的に接続されている。 In COF, flip chip mounting is performed in which bumps formed on a circuit forming surface of a semiconductor chip and electrodes on a wiring pattern formed on an FPC are electrically connected to face each other. It is continuously connected to the FPC.
図11は、特許文献1に示されている表示モジュールを示す略平面図である。図11を用いて表示モジュール80の構成を説明すると、液晶モジュール80は、液晶パネル82と、チップ搭載基板89と、外部基板85とから形成される。チップ搭載基板89は、
駆動用IC81と、チップ電子部品87と、回路基板84とを備える。
FIG. 11 is a schematic plan view showing the display module disclosed in
A driving IC 81, a chip electronic component 87, and a circuit board 84 are provided.
液晶パネル82は、駆動基板(不図示)と対向基板(不図示)とを備えている。駆動基板は、画素をスイッチングするためのスイッチング素子(不図示)が配列された表示領域Gと、表示領域G以外の領域となる周辺領域Sとを備えている。そして、周辺領域Sには、回路基板84の端子を接続するための接続端子が配置されている。 The liquid crystal panel 82 includes a drive substrate (not shown) and a counter substrate (not shown). The drive substrate includes a display region G in which switching elements (not shown) for switching pixels are arranged, and a peripheral region S that is a region other than the display region G. In the peripheral region S, connection terminals for connecting the terminals of the circuit board 84 are arranged.
駆動用IC81は、外部基板85から出力される信号を入力して、液晶パネル82のスイッチング素子を駆動するための信号を出力するICである。駆動用IC81の回路形成面における端部領域にはバンプが形成されており、また、回路基板84には、駆動用IC81のバンプと対応するように電極が形成されている。駆動用IC81の回路形成面と回路基板84の電極形成面とを対向させ、導電性粒子と充填材よりなる異方性導電膜(以下、ACFと称する)83を間に挟持し、加熱,圧着する。これにより、駆動用IC81のバンプと回路基板84の電極が導通し、駆動用IC81と回路基板84との電気的な接続が行われる。
The driving IC 81 is an IC that inputs a signal output from the external substrate 85 and outputs a signal for driving the switching element of the liquid crystal panel 82. Bumps are formed in end regions on the circuit formation surface of the driving
回路基板84には、外部基板85から供給される信号を入力する入力端子と、入力端子と繋がる入力配線(不図示)と、液晶パネル82に信号を出力する出力配線(不図示)が形成されており、前記入力配線と前記出力配線が駆動用IC81のバンプと電気的に接続されている。回路基板84における出力配線形成側の端部領域には開口部が形成されており、前記出力配線は、この開口部を介して回路基板84の裏面に形成された出力端子と接続されている。 The circuit board 84 is formed with an input terminal for inputting a signal supplied from the external board 85, an input wiring (not shown) connected to the input terminal, and an output wiring (not shown) for outputting a signal to the liquid crystal panel 82. The input wiring and the output wiring are electrically connected to the bumps of the driving IC 81. An opening is formed in an end region on the output wiring forming side of the circuit board 84, and the output wiring is connected to an output terminal formed on the back surface of the circuit board 84 through the opening.
回路基板84の入力端子は、ACFによって外部基板85と接続する信号ケーブル93と電気的に接続される。回路基板84の出力端子は、ACFによって液晶パネル82の周辺領域Sに形成された接続端子と電気的に接続される。 The input terminal of the circuit board 84 is electrically connected to a signal cable 93 connected to the external board 85 by ACF. The output terminal of the circuit board 84 is electrically connected to a connection terminal formed in the peripheral region S of the liquid crystal panel 82 by ACF.
外部基板85から出力された信号は、信号ケーブル93を介して回路基板84に接続された駆動用IC82に入力され、駆動用IC82とチップ電子部品87より液晶パネル82の駆動信号が生成される。前記駆動信号は、回路基板84を介して液晶パネル82に供給される。入力された駆動信号により画素が駆動され、液晶パネル82に所定の画像が表示されることになる。 A signal output from the external substrate 85 is input to the driving IC 82 connected to the circuit substrate 84 via the signal cable 93, and a driving signal for the liquid crystal panel 82 is generated from the driving IC 82 and the chip electronic component 87. The drive signal is supplied to the liquid crystal panel 82 via the circuit board 84. The pixels are driven by the input drive signal, and a predetermined image is displayed on the liquid crystal panel 82.
図12は、特許文献2に示されている表示モジュール80を示す略平面図である。COF86は、駆動用IC81とチップ電子部品87とFPC92とを備えている。駆動用IC81とFPC92は、駆動用IC81の回路形成面に配置されたAuバンプと、FPC92に配置された配線90に形成された電極とを対向させ、Sn−Au合金により電気的に接続される。図12(b)の部分略断面図に示すように駆動用IC81と電気的に接続する配線90は、駆動用IC81と向かい合う対向領域91内から領域外に向かって形成されている。液晶パネル82とFPC92との接続は、ACFを介して、液晶パネル82の周辺領域Sに形成された電極とFPC92に形成された出力端子とが電気的に接続されることにより行われる。
FIG. 12 is a schematic plan view showing the display module 80 shown in
図13は、特許文献3に示されている表示モジュールを示す略側面図である。COF86は、駆動用IC81とFPC92とを備えている。駆動用IC81とFPC92とは、駆動用IC81の回路形成面に配置されたバンプ電極と、FPC92に配置された電極とを対向させ、異方性導電膜を間に挟持し、加熱,圧着することにより電気的に接続される。
FIG. 13 is a schematic side view showing the display module disclosed in
COF86の出力端子は、周辺領域Sに形成された電極と、ACFを介して電気的に接続される。更に、FPC92上に接続された駆動用IC81の裏面は、周辺領域Sの裏面側と接着される。 The output terminal of the COF 86 is electrically connected to the electrode formed in the peripheral region S via the ACF. Further, the back surface of the driving IC 81 connected on the FPC 92 is bonded to the back surface side of the peripheral region S.
駆動用IC81と電気的に接続するFPC92上に形成された配線(不図示)は、駆動用IC81と向かい合う対向領域91内から領域外に形成される。液晶パネル82とFPC92との接続は、異方性導電膜を介して、液晶パネル82の周辺領域Sに形成された電極と、FPC92に形成された出力端子とが、電気的に接続されることにより行われる。
上述の駆動用ICは、例えば、走査線駆動回路(以下、ゲートドライバと称する)、信号線駆動回路(以下、ソースドライバと称する)、電源回路、レベルシフタ回路、カウンタ回路、DC−DCコンバータ回路、シリアルインターフェース回路、画像処理回路などから一つ或いは複数が組み合わされて形成される。これらの回路は、夫々別個に或いは複数の回路が組み合わされた駆動用ICとして形成される。いずれの回路を搭載するかは、液晶パネルが要求する信号と駆動用ICに入力される信号に応じて選択される。 The above driving IC includes, for example, a scanning line driving circuit (hereinafter referred to as a gate driver), a signal line driving circuit (hereinafter referred to as a source driver), a power supply circuit, a level shifter circuit, a counter circuit, a DC-DC converter circuit, One or a plurality of serial interface circuits and image processing circuits are formed. These circuits are formed as drive ICs that are separately or combined with a plurality of circuits. Which circuit is mounted is selected according to a signal required by the liquid crystal panel and a signal input to the driving IC.
すなわち、例えば、液晶パネルにゲートドライバとソースドライバがモノリシックに形成されている場合には、ゲートドライバとソースドライバは駆動用ICには配置されず、また、例えばカウンタ信号が駆動用ICに入力されている場合(つまり、新たにカウンタ信号を作成する必要のない場合)には、カウンタ回路は駆動用ICには配置されない。 That is, for example, when the gate driver and the source driver are monolithically formed on the liquid crystal panel, the gate driver and the source driver are not arranged in the driving IC, and for example, a counter signal is input to the driving IC. If there is a counter signal (that is, if it is not necessary to create a new counter signal), the counter circuit is not arranged in the driving IC.
特許文献1、特許文献2及び特許文献3では、駆動用ICのバンプを接続するFPCの面に、駆動用ICのバンプと接続する電極が形成されている。FPCに形成される配線はFPCの駆動用IC周辺領域の内側を横断せず、駆動用ICと向かい合う対向領域から領域外に向かって形成されている。このため、駆動用ICと向かい合う対向領域の周囲には、配線のみが形成される領域が生じることになる。
In
よって、駆動用ICと他の駆動用ICとの間隔、駆動用ICとチップ電子部品との間隔が広くなり、複数のチップ電子部品を接続するFPCの小型化が困難になるという問題を生じていた。 Therefore, the distance between the driving IC and the other driving IC and the distance between the driving IC and the chip electronic component are widened, which makes it difficult to miniaturize the FPC that connects a plurality of chip electronic components. It was.
そこで、本発明は、複数の駆動用ICおよび/またはチップ電子部品を接続する駆動回路搭載基板を、歩留まりの低下やコストの増加を招くことなく小型化した表示モジュールを提供することを目的とする。 Accordingly, an object of the present invention is to provide a display module in which a drive circuit mounting substrate to which a plurality of drive ICs and / or chip electronic components are connected is reduced without causing a decrease in yield or an increase in cost. .
本願発明は上記の目的を達成するためになされたものであり、このため、外部信号に基づいてパネル駆動信号を生成する複数の半導体装置と、前記複数の半導体装置の内少なくとも1以上の半導体装置がフリップチップ接続される駆動回路搭載基板と、前記半導体装置が生成するパネル駆動信号が入力される表示パネルと、を備えた表示モジュールであって、前記駆動回路搭載基板は、半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第1領域の内側に少なくとも一部が形成された第1配線と、前記第1領域と前記駆動回路搭載基板を挟んで対向する第2領域と、前記第2領域の内側に少なくとも一部が形成された第2配線と、前記第1配線と前記第2配線とを接続する内部配線とを備えた表示モジュールをその手段とする。 The present invention has been made in order to achieve the above-described object. For this reason, a plurality of semiconductor devices that generate a panel drive signal based on an external signal, and at least one semiconductor device among the plurality of semiconductor devices. Is a display module comprising a flip-chip connected drive circuit mounting substrate and a display panel to which a panel drive signal generated by the semiconductor device is input, wherein the drive circuit mounting substrate is connected to the semiconductor device. An electrode, a first wiring that is connected to the electrode and that is at least partially formed inside a first region that is opposed to the semiconductor device, and sandwiches the first region and the drive circuit mounting substrate A display module comprising: an opposing second area; a second wiring formed at least in part inside the second area; and an internal wiring connecting the first wiring and the second wiring. It is referred to as the means Yuru.
この構成によれば、半導体装置と接続する第1領域内の配線の少なくとも一部は、第1領域より内側に配置されるため、第1領域より外側の配線領域を低減することが可能である。 According to this configuration, since at least a part of the wiring in the first region connected to the semiconductor device is arranged inside the first region, it is possible to reduce the wiring region outside the first region. .
また、従来第1領域の外側にあった配線をすべて、第1領域あるいは第2領域に配置することにより、第1領域の周辺に他の半導体装置と接続する配線領域を不要にすることが出来るため、半導体装置と他の半導体装置との間隔を狭くすることが可能となる。よって、駆動回路搭載基板をより小型化することが可能となる。 In addition, by arranging all the wirings that have conventionally been outside the first region in the first region or the second region, it is possible to eliminate the need for a wiring region connected to another semiconductor device around the first region. Therefore, the interval between the semiconductor device and another semiconductor device can be reduced. Therefore, the drive circuit mounting substrate can be further downsized.
また、好ましくは、上記手段にかかる構成に加えて、前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、前記駆動回路搭載基板は、前記中継基板に接続されるとともに、前記表示パネルの表示領域以外の領域である周辺領域に対向して配置されているものとする。 Preferably, in addition to the configuration according to the above means, a relay board that is electrically connected to the driving circuit mounting board and supplies an external signal supplied from the outside to the driving circuit mounting board is provided, and the driving circuit mounting The substrate is connected to the relay substrate and is disposed to face a peripheral region that is a region other than the display region of the display panel.
この構成によれば、小型化にできることに加えて、表示パネルの仕様に応じた複数の半導体装置の組み合わせを前記駆動回路搭載基板に実現し、それを中継基板に接続すれば表示パネルの仕様に対応できるので、仕様変更への対応が容易となる。また、前記駆動回路搭載基板を表示パネルの周辺領域に配置することにより、表示モジュールの薄型化、小型化を実現できる。 According to this configuration, in addition to being able to reduce the size, a combination of a plurality of semiconductor devices according to the specifications of the display panel is realized on the drive circuit mounting substrate, and if it is connected to the relay substrate, the specification of the display panel is achieved. Since it can respond, it becomes easy to respond to specification changes. Further, by disposing the drive circuit mounting substrate in the peripheral region of the display panel, it is possible to reduce the thickness and size of the display module.
また、好ましくは、上記手段にかかる構成に加えて、前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、前記駆動回路搭載基板および前記中継基板が、ともに、前記表示パネルの表示領域以外の領域である周辺領域に対向して配置されているものとする。 Preferably, in addition to the configuration according to the above means, a relay board that is electrically connected to the driving circuit mounting board and supplies an external signal supplied from the outside to the driving circuit mounting board is provided, and the driving circuit mounting Both the board and the relay board are arranged to face a peripheral area that is an area other than the display area of the display panel.
この構成によれば、小型化にできることに加えて、表示パネルの仕様に応じた複数の半導体装置の組み合わせを前記駆動回路搭載基板に実現し、それを中継基板と接続すれば表示パネルの仕様に対応できるので、仕様変更への対応が容易となり、また、中継基板が前記駆動回路搭載基板と表示パネルの間に配置されていないので、表示モジュールの薄型が実現可能となる。 According to this configuration, in addition to being able to be miniaturized, a combination of a plurality of semiconductor devices according to the specifications of the display panel is realized on the drive circuit mounting board, and if it is connected to a relay board, the display panel specifications are achieved. Since it is possible to cope with the change in the specification, the relay substrate is not disposed between the drive circuit mounting substrate and the display panel, so that a thin display module can be realized.
また、好ましくは、上記手段にかかる構成に加えて、前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、前記駆動回路搭載基板は前記表示パネルに接続されており、前記中継基板は前記周辺領域上の前記駆動回路搭載基板と接続されているものとする。
この構成によれば、小型化にできることに加えて、表示パネルの仕様に応じた複数の半導体装置の組み合わせを前記駆動回路搭載基板に実現し、それを中継基板に接続すれば表示パネルの仕様に対応できるので、仕様変更への対応が容易となる。また、中継基板が前記駆動回路搭載基板と表示パネルの間に配置されていないので、表示モジュールの薄型が実現可能となる。
Preferably, in addition to the configuration according to the above means, a relay board that is electrically connected to the driving circuit mounting board and supplies an external signal supplied from the outside to the driving circuit mounting board is provided, and the driving circuit mounting The substrate is connected to the display panel, and the relay substrate is connected to the drive circuit mounting substrate on the peripheral region.
According to this configuration, in addition to being able to reduce the size, a combination of a plurality of semiconductor devices according to the specifications of the display panel is realized on the drive circuit mounting substrate, and if it is connected to the relay substrate, the specification of the display panel is achieved. Since it can respond, it becomes easy to respond to specification changes. In addition, since the relay substrate is not disposed between the drive circuit mounting substrate and the display panel, the display module can be thinned.
また、好ましくは、上記手段にかかる構成に加えて、前記中継基板は平面視がU字状に形成されるとともに、前記U字状の一方端に出力部を、他方端に入力部を、前記一方端と前記他方端の間に前記駆動回路搭載基板配置部を備えており、前記駆動回路搭載基板配置部に設けられた端子に駆動回路搭載基板を電気的に接続するとともに、出力部を前記周辺領域に接続し、前記駆動回路搭載基板を前記表示パネルの周辺領域が配置された面とは反対側の面に配置しているものとする。 Preferably, in addition to the configuration according to the above means, the relay board is formed in a U shape in plan view, and an output portion is provided at one end of the U shape, and an input portion is provided at the other end. The drive circuit mounting board placement portion is provided between one end and the other end, and the drive circuit mounting board is electrically connected to a terminal provided in the drive circuit mounting board placement portion, and the output portion is It is assumed that the drive circuit mounting substrate is disposed on a surface opposite to the surface on which the peripheral region of the display panel is disposed, connected to the peripheral region.
この構成によれば、前記駆動回路搭載基板を、液晶パネルを挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。 According to this configuration, the drive circuit mounting substrate can be disposed on the surface facing the peripheral region with the liquid crystal panel interposed therebetween, so that more space can be used effectively and the display module can be formed in a small size. Become.
また、好ましくは、上記手段にかかる構成に加えて、前記駆動回路搭載基板は、前記中継基板の出力部形成面と同一の面に配置されているものとする。 Preferably, in addition to the configuration according to the above means, the drive circuit mounting substrate is disposed on the same surface as the output portion forming surface of the relay substrate.
この構成によれば、 この構成によれば、前記駆動回路搭載基板を、液晶パネルを挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。 According to this configuration, according to this configuration, the drive circuit mounting substrate can be disposed on a surface facing the peripheral region with the liquid crystal panel interposed therebetween, so that more space can be used more effectively and the display module can be reduced in size. It becomes possible to form.
また、中継基板は、可撓性を備えた材料を用いて平面視でU字状に形成され、前記U字状の一方端に出力部を、他方端に入力部を、前記一方端と前記他方端の間に表示パネルを駆動するパネル駆動信号を生成するための駆動回路搭載基板を配置するための端子を備えた領域を有する特徴としている。 Further, the relay board is formed in a U shape in plan view using a material having flexibility, an output portion at one end of the U shape, an input portion at the other end, and the one end and the above It is characterized by having a region having a terminal for arranging a driving circuit mounting substrate for generating a panel driving signal for driving the display panel between the other ends.
この構成によれば、駆動回路搭載基板を一方端と前記他方端の間に配置することができるので、液晶パネルの周辺領域に駆動回路搭載基板を配置する領域を確保しなくてもよくなるため、表示モジュールを小型に形成することが可能となる。
また、駆動回路搭載基板は、外部信号に基づいてパネル駆動信号を生成する複数の半導体装置の内少なくとも1以上の半導体装置がフリップチップ接続される駆動回路搭載基板であって、前記半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第1領域の内側に少なくとも一部が形成された第1配線と、前記第1領域と前記駆動回路搭載基板を挟んで対向する第2領域と、前記第2領域の内側に少なくとも一部が形成された第2配線と、前記第1配線と前記第2配線とを接続する内部配線とを備えていることを特徴としている。
According to this configuration, since the drive circuit mounting substrate can be disposed between one end and the other end, it is not necessary to secure a region for disposing the drive circuit mounting substrate in the peripheral region of the liquid crystal panel. The display module can be made small.
The drive circuit mounting board is a drive circuit mounting board to which at least one semiconductor device among a plurality of semiconductor devices generating a panel drive signal based on an external signal is flip-chip connected, and is connected to the semiconductor device. An electrode to be connected, a first wiring that is connected to the electrode and that is at least partially formed inside a first region that is opposed to the semiconductor device, and sandwiches the first region and the drive circuit mounting substrate A second region opposed to the second region, a second wire formed at least partially inside the second region, and an internal wire connecting the first wire and the second wire. It is said.
この構成によれば、半導体装置と接続する第1領域内の配線の少なくとも一部は、第1領域より内側に配置されるため、第1領域より外側の配線領域を低減することが可能である。 According to this configuration, since at least a part of the wiring in the first region connected to the semiconductor device is arranged inside the first region, it is possible to reduce the wiring region outside the first region. .
また、従来第1領域の外側にあった配線をすべて、第1領域あるいは第2領域に配置することにより、第1領域の周辺に他の半導体装置と接続する配線領域を不要にすることが出来るため、半導体装置と他の半導体装置との間隔を狭くすることが可能となる。よって、駆動回路搭載基板をより小型化することが可能となる。
また、電子機器は、上記のいずれかの表示モジュールを備えることを特徴とする。また、好ましくは、前記駆動回路搭載基板は2層以上の樹脂基板よりなり、
前記半導体装置と対向する樹脂基板は、半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第1領域の内側に少なくとも一部が形成された第1配線とを備えており、その他の樹脂基板は、第1領域と対向する領域内に形成された配線と、第1配線と第1領域と対向する領域内に形成された配線とを接続する内部配線とを備えることを特徴とする。
In addition, by arranging all the wirings that have conventionally been outside the first region in the first region or the second region, it is possible to eliminate the need for a wiring region connected to another semiconductor device around the first region. Therefore, the interval between the semiconductor device and another semiconductor device can be reduced. Therefore, the drive circuit mounting substrate can be further downsized.
In addition, an electronic apparatus includes any one of the display modules described above. Preferably, the drive circuit mounting substrate is composed of two or more resin substrates,
The resin substrate facing the semiconductor device includes an electrode connected to the semiconductor device, and a first wiring at least partially formed inside a first region that is connected to the electrode and faces the semiconductor device The other resin substrate includes an internal wiring that connects the wiring formed in the region facing the first region and the wiring formed in the region facing the first region. It is characterized by providing.
この構成によれば、半導体装置と接続する第1領域内の配線の少なくとも一部は、第1領域より内側に配置されるため、第1領域より外側の配線領域を低減することが可能である。 According to this configuration, since at least a part of the wiring in the first region connected to the semiconductor device is arranged inside the first region, it is possible to reduce the wiring region outside the first region. .
また、従来第1領域の外側にあった配線をすべて、第1領域あるいは第1領域と対向する領域に配置することにより、第1領域の周辺に他の半導体装置と接続する配線領域を不要にすることが出来るため、半導体装置と他の半導体装置との間隔を狭くすることが可能となる。よって、駆動回路搭載基板をより小型化することが可能となる。 Further, by arranging all the wirings that have conventionally been outside the first region in the first region or in the region facing the first region, there is no need for a wiring region connected to another semiconductor device around the first region. Therefore, the interval between the semiconductor device and another semiconductor device can be reduced. Therefore, the drive circuit mounting substrate can be further downsized.
本発明によれば、半導体装置と接続する駆動回路搭載基板の配線を半導体装置と接続する端子を配置した領域より内側にも配置することで、となり合う半導体装置同士の間に配置されていた配線を減少させることが可能となる。これにより、半導体装置間の間隔が狭くなり、駆動回路搭載基板をより小型化でき、それにより表示モジュールの小型化が可能となる。 According to the present invention, the wiring of the driving circuit mounting substrate connected to the semiconductor device is also arranged inside the region where the terminals connecting to the semiconductor device are arranged, so that the wiring arranged between the adjacent semiconductor devices is arranged. Can be reduced. Thereby, the space | interval between semiconductor devices becomes narrow, a drive circuit mounting board | substrate can be reduced further, and, thereby, size reduction of a display module is attained.
以下に本発明を実施するための最良の形態として表示モジュールの一例として液晶パネルを用いた例を各実施形態に掲げ、図面を参照して詳細に説明するが、本発明はこれらの実施の形態のみに限定されるものではなく、EL表示パネル及びプラズマ表示パネルを含むフラット表示モジュール全般に適用できるものであり、また更には、PDA、パソコン、携帯電話、電子辞書、インパネ及びマルチメディアプレーヤ等のフラット表示モジュールを採用した電子機器に適用可能である。 Hereinafter, examples in which a liquid crystal panel is used as an example of a display module as the best mode for carrying out the present invention will be described in each embodiment, and the present invention will be described in detail with reference to the drawings. The present invention is not limited to this, but can be applied to all flat display modules including EL display panels and plasma display panels. Furthermore, PDA, personal computers, mobile phones, electronic dictionaries, instrument panels, multimedia players, etc. The present invention can be applied to electronic devices that employ a flat display module.
(第1の実施形態)
図1(a)は、第1の実施形態に係る表示モジュール1の構成を模式的に示した略平面図である。図1(a)に示すように、表示モジュール1は、液晶パネル2と、FPC(フレキシブル配線基板)3と、駆動回路搭載基板4とを含んで構成されている。
(First embodiment)
FIG. 1A is a schematic plan view schematically showing the configuration of the
液晶パネル2は、素子基板2aと、素子基板2aに対向して配置された対向基板2bと、その両基板間に介在する液晶層2cとを有している。この液晶パネル2は、画像を表示する表示領域21と、FPC3を配置する周辺領域22とに区分される。素子基板2aには、相互に並行に延びるように設けられた複数のゲート配線と、このゲート配線と直交する方向に並行に延びるように設けられたソース配線と、ゲート配線及びソース配線の各交差部に設けられたスイッチング素子と、各スイッチング素子に対応して設けられた画素電極が形成されている。また、対向基板2bには、表示領域21のほぼ全面に共通電極と、カラーフィルター層とが形成されている。両基板間に介在する液晶層2cは、電気光学特性を有するネマチック液晶材料で構成されている。
The
また、各画素電極には1つの画素が構成される。各画素において、ゲート配線に送られるゲート信号によりスイッチング素子がオンになると、ソース配線に送られるソース信号に応じて画素電極に電荷が書き込まれ、画素電極と共通電極との間で構成される液晶容量に印加される電圧が制御される。この制御により、液晶層の液晶分子の配向状態を変化させて光の透過率を調整し、画像表示するよう構成されている。 Each pixel electrode is configured with one pixel. In each pixel, when the switching element is turned on by a gate signal sent to the gate wiring, a charge is written to the pixel electrode according to the source signal sent to the source wiring, and the liquid crystal configured between the pixel electrode and the common electrode The voltage applied to the capacitor is controlled. By this control, the alignment state of the liquid crystal molecules in the liquid crystal layer is changed to adjust the light transmittance and display an image.
そして、表示領域21には、素子基板2aと、素子基板2aに対向して配置された対向基板2bと、その両基板間に介在する液晶層2cとが配置されている部分が該当する。また、周辺領域22は素子基板2aの一部であり、周辺領域22には例えばゲート配線及びソース配線に接続される信号線と、FPC3に接続するための接続端子5(図1(b)参照)とが形成されている。
The
図1(b)は、第1の実施形態に係る表示モジュール1の周辺領域22近傍の構成を模式的に示した断面図である。FPC3はポリイミドからなる可撓性のフィルムに銅箔による配線が形成されたものである。図1(b)に示すようにFPC3の一方側の面の一方端側には接続端子5と接続するための出力端子3aが形成され、他方端側にはFPC3への入力信号を出力するPWB(Printed Wiring Board:プリント配線基板)と接続するための入力端子3bが形成され、信号を中継する中継基板の役割を果たす。また、他方側の面には、駆動回路搭載基板4を接続するための信号供給端子3cと信号出力端子3dが形成されている。これらの信号供給端子3cと信号出力端子3dは、駆動回路搭載基板4の端子に対応して形成されている。FPC3の配線は、入力端子3bと信号供給端子3cとを接続する配線、出力端子3aと信号出力端子3dとを接続する配線が形成されている。
FIG. 1B is a cross-sectional view schematically showing a configuration in the vicinity of the
液晶パネル2の接続端子5とFPC3の出力端子3aは、異方性導電膜(Anisotropic Conductive Film:以下、ACF)によって、接続されている。また、前記FPC3の入力端子3bはPWBとACFにより接続されている。
The
前記駆動回路搭載基板4には、液晶パネル2を駆動するパネル駆動信号を生成するチップ部品6が実装される。駆動回路搭載基板4としては配線基板を用いる。なお、配線基板としては、FPC、両面配線基板、多層基板又はリジットフレキ基板を採用可能である。駆動回路搭載基板4は、ベースとなるコア層の両面にプラスチックフィルムが接着され、更に、それぞれのプラスチックフィルム上に金属配線が形成された構成をしている。駆動回路搭載基板4の両面に形成された金属配線は、プリプレグ層とプラスチックフィルムに形成された貫通孔及び電極を介して電気的に接続される。なお、コア層としては、プリプレグ、プラスチック若しくはLCP(Liquid Crystal Polymer)を採用可能である。
A
この駆動回路搭載基板4の一方の面には、FPC3の信号供給端子3cと接続する駆動回路搭載基板入力端子4aと、FPC3の信号出力端子3dと接続する駆動回路搭載基板出力端子4bが形成されている。また、駆動回路搭載基板4の上側の面(おもて面と称する)には、チップ部品と接続するための入力端子と出力端子が形成されている。
On one surface of the drive
また、駆動回路搭載基板4のチップ部品6と向かい合う領域であってチップ部品と接続される入力端子や出力端子が配置されている領域(第1領域)より内側の領域9aには、チップ部品6と電気的に接続される配線7が形成されている。
Further, the
そして、駆動回路搭載基板出力端子4bと駆動回路搭載基板入力端子4aが形成される面(裏面側と称する)であって、第1領域と駆動回路搭載基板4を挟んで対向する領域である第2領域より内側の領域9bには配線8が配置されている。
The surface on which the drive circuit mounting
この配線8は、駆動回路搭載基板4を貫通する貫通孔に設けられた内部配線を介して配線7に接続される。また、配線8は、その役割に応じて裏面側に形成され駆動回路搭載基板入力端子3b、駆動回路搭載基板出力端子3a或いは他のチップ部品の裏面側の配線に接続されている。
The
このように配線を形成することにより、チップ部品間の距離を狭くすることが可能となる。特に、図1(b)のように、おもて面のチップ部品間には配線を設けないようにすれば、チップ部品間をより狭くできるため、駆動回路搭載基板をより小さく形成しうる。また、これに基いて表示モジュールの小型化を図ることができる。 By forming the wiring in this way, the distance between the chip parts can be reduced. In particular, as shown in FIG. 1B, if no wiring is provided between the chip components on the front surface, the space between the chip components can be made narrower, so that the drive circuit mounting substrate can be made smaller. Further, based on this, the display module can be reduced in size.
駆動回路搭載基板4に接続するチップ部品6は、チップ回路部品及び/又はチップ電子部品より構成される。チップ回路部品は、PWBから入力された電位や信号等に何らかの変調を与えるICを意味し、例えばゲートドライバ401、ソースドライバ402、DCDCコンバータ403、DAC404及びEEPROM405が搭載されている。このうち、ゲートドライバ401は、選択されたゲート配線のみを高電位にして、他のゲート配線を低電位に保つようにゲート配線にゲート信号を供給する機能を有するICである。また、ソースドライバ402は、画像データを受け取り液晶容量に印加される電圧に変換し、選択されたソース配線に供給する機能を有するICである。一方、チップ電子部品406は、抵抗やセラミックコンデンサ等の部品であり、チップ回路部品405と連携して所定の電位や信号等を生じる。
The
チップ部品の電極上には金属バンプが形成されており、この金属バンプが形成されたチップ部品の面と駆動回路搭載基板4の第1領域とを対向させ固相接合若しくは液層接合することにより、チップ部品の電極と駆動回路搭載基板4の入力端子及び出力端子とをフリップチップ接続している。また、チップ部品6と駆動回路搭載基板4との接続を補強するため、チップ部品6と駆動回路搭載基板4との間にアンダーフィル樹脂を注入し封止を行っている。なお、金属バンプに用いる金属としては、半田、金若しくは銅を採用可能である。
Metal bumps are formed on the electrodes of the chip component, and the surface of the chip component on which the metal bumps are formed and the first region of the drive
液晶パネル2の周辺領域22上では、接続端子5と出力端子3aとがACFを介して接続され、更に、FPC3の信号出力端子部3dと駆動回路搭載基板出力端子4bとがACFを介して接続される。
On the
なお、上記のように形成された液晶パネルモジュールは次のように駆動される。すなわち、PWBが出力する同期信号,クロック信号,映像信号,電源電圧及びGND等の複数の信号がFPC3の入力端子3bに入力され、この複数の信号が入力端子3bより信号供給端子部3cと駆動回路搭載基板入力端子4aを介して、前記チップ部品6に供給される。前記チップ部品6では、液晶パネル2を駆動するための前記パネル駆動信号を生成する。
The liquid crystal panel module formed as described above is driven as follows. That is, a plurality of signals such as a synchronization signal, a clock signal, a video signal, a power supply voltage, and a GND output from the PWB are input to the
生成された信号は駆動回路搭載基板出力端子4bからFPC3の信号出力端子部3dを介してFPC3の出力端子3aへ供給される。出力端子3aよりパネル駆動信号は、液晶パネル2の周辺領域22に形成される接続端子5に入力される。接続端子5に入力されたパネル駆動信号は、スイッチング素子を駆動させて画素電極に電荷を書き込み、所望する表示を行う。
The generated signal is supplied from the drive circuit mounting
なお上記の説明では、駆動回路搭載基板4のすべてを周辺領域22と対向して配置するものを示したが、少なくとも一部が周辺領域と対向して配置可能であれば、対向している部分については、小型化の効果を奏しうる。
In the above description, all of the drive
また、駆動回路搭載基板に複数のチップ部品を、金属バンプに用いる金属による固相接合若しくは液層接合で接続するため、チップ部品の接続作業が容易となり接合信頼性が向上することで歩留まりが向上し、コスト削減を実現することが可能となる。 In addition, since multiple chip components are connected to the drive circuit mounting board by solid phase bonding or liquid layer bonding with metal used for metal bumps, chip component connection work is facilitated and bonding reliability is improved, improving yield. Thus, cost reduction can be realized.
更に、複数のチップ部品を駆動回路搭載基板4及びFPC3を介して一度に液晶パネル2上に配置することが可能になり、作業効率を良好にできる。
Furthermore, it becomes possible to arrange a plurality of chip parts on the
(第2の実施形態)
図2は、第2の実施形態に係る表示モジュール1bの構成を模式的に示した略平面図である。第2の実施形態にかかる表示モジュール1bについても液晶パネルを例に説明する。第1の実施形態と異なる点は、液晶パネル内にソースドライバ及びゲートドライバをドライバモノリシックに形成しているため、駆動回路搭載基板41a上にソースドライバ及びゲートドライバが配置されていない点である。
(Second Embodiment)
FIG. 2 is a schematic plan view schematically showing the configuration of the
以下、構成について説明するが、第1の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。 Hereinafter, the configuration will be described, but only differences from the first embodiment will be described, and the same components will be denoted by the same reference numerals and description thereof will be omitted.
図2に示すように、表示モジュール1bは、液晶パネル2bと、FPC3bと、駆動回路搭載基板41aとから構成されている。
As shown in FIG. 2, the
液晶パネル2bは、画像を表示する表示領域21bと、FPC3bを配置する液晶パネル2bの一辺に形成された周辺領域22bとに区分されている。
The
表示領域21bは、素子基板と、素子基板に対向して配置された対向基板と、その両基板間に介在する液晶層とを有している。素子基板には、相互に並行に延びるように設けられた複数のゲート配線と、このゲート配線と直交する方向に並行に延びるように設けられたソース配線と、ゲート配線及びソース配線の各交差部に設けられたスイッチング素子と、各スイッチング素子に対応して設けられた画素電極が形成されている。更に、ゲート配線にゲート信号を送るためのゲートドライバ回路とソース配線にソース信号を送るためのソースドライバ回路も形成されている。また、対向基板には、表示領域21のほぼ全面に共通電極と、カラーフィルター層とが形成されている。両基板間に介在する液晶層は、電気光学特性を有するネマチック液晶材料で構成されている。
The
液晶パネルの周辺領域には、ゲートドライバ駆動信号、ソースドライバ駆動信号及び液晶駆動ビデオ信号の各信号に対応する配線が形成されている。更に、この配線には、FPC3と接続される端子が形成されている。
In the peripheral area of the liquid crystal panel, wirings corresponding to the gate driver drive signal, source driver drive signal, and liquid crystal drive video signal are formed. Furthermore, a terminal connected to the
周辺領域22bに形成されたFPC3bを配置するための端子とFPC3bの出力端子は、ACFによって、接続されている。また、前記FPC3bの入力端部はACFによりPWBと接続されている。
A terminal for arranging the
前記駆動回路搭載基板41aは液晶パネル2bを駆動するパネル駆動信号(ゲートドライバ駆動信号、ソースドライバ駆動信号、共通電極駆動信号及び液晶駆動ビデオ信号)を生成するチップ部品を備える。
The drive circuit mounting substrate 41a includes chip parts for generating panel drive signals (gate driver drive signal, source driver drive signal, common electrode drive signal, and liquid crystal drive video signal) for driving the
駆動回路搭載基板41aのチップ部品を接続する面(おもて面と称する)と反対側の面(裏面と称する)には、FPC3bの信号供給端子部と接続する駆動回路搭載基板入力端子と、FPC3bの信号出力端子部と接続する駆動回路搭載基板出力端子が形成されており、駆動回路搭載基板41aのおもて面には、チップ部品と接続するための入力端子と出力端子が形成されている。
On the surface (referred to as the back surface) opposite to the surface (referred to as the front surface) to which the chip components of the drive circuit mounting substrate 41a are connected, the drive circuit mounting substrate input terminal connected to the signal supply terminal portion of the
駆動回路搭載基板41aに接続するチップ部品6は、チップ回路部品及び/又はチップ電子部品より構成される。チップ回路部品は、PWBから入力された電位や信号等に何らかの変調を与えるICを意味し、例えば、DCDCコンバータ42b、DAC41b及びEEPROMが搭載されている。一方、チップ電子部品43bは、抵抗やセラミックコンデンサ等の部品であり、チップ回路部品と連携して所定の電位や信号等を生じる。
The
チップ部品の電極上には金属バンプが形成されており、この金属バンプが形成されたチップ部品の面と駆動回路搭載基板41aの第1領域とを対向させ固相接合若しくは液層接合することにより、チップ部品の電極と駆動回路搭載基板4の入力端子及び出力端子とをフリップチップ接続している。また、チップ部品6と駆動回路搭載基板4と’の接続を補強するため、チップ部品6と駆動回路搭載基板4との間にアンダーフィル樹脂を注入し封止を行っている。なお、金属バンプに用いる金属としては、半田、金若しくは銅を採用可能である。
Metal bumps are formed on the electrodes of the chip component, and the surface of the chip component on which the metal bumps are formed and the first region of the drive circuit mounting substrate 41a are opposed to each other by solid phase bonding or liquid layer bonding. The electrode of the chip component and the input terminal and output terminal of the drive
液晶パネル2bの周辺領域上で、FPC3bの信号供給端子部と駆動回路搭載基板41aの駆動回路搭載基板入力端子とがACFを介して接続され、更に、FPC3bの信号出力端子部と駆動回路搭載基板41aの駆動回路搭載基板出力端子とがACFを介して接続される。また、駆動回路搭載基板入力端子部は、前記チップ部品を介して駆動回路搭載基板出力端子と電気的に接続される。
On the peripheral area of the
第1の実施形態と異なり、本実施形態の駆動回路搭載基板41aには、チップ回路部品としてDCDCコンバータ42b、DAC41b及びEEPROM等が接続されており、ソースドライバ回路およびゲートドライバ回路が配置されていない。
Unlike the first embodiment, a
本実施形態では、ゲートドライバ回路とソースドライバ回路を素子基板上に形成する例を示したが、更に、コントロール回路やビデオインターフェース回路等の回路を素子基板上に形成することも可能である。 In the present embodiment, an example in which the gate driver circuit and the source driver circuit are formed on the element substrate has been described, but it is also possible to form circuits such as a control circuit and a video interface circuit on the element substrate.
このような構成とした場合でも、駆動回路搭載基板41aおよびチップ部品の配線及び接続にかかる構成は第1の実施形態と同様であるので、チップ部品間の距離を狭くすることが可能となる。特に、図1(b)のように、おもて面のチップ部品間には配線を設けないようにすれば、チップ部品間をより狭くできるため、駆動回路搭載基板をより小さく形成しうる。また、これに基いて表示モジュールの小型化を図ることができる。 Even in such a configuration, the configuration related to the wiring and connection of the drive circuit mounting substrate 41a and the chip components is the same as that of the first embodiment, and thus the distance between the chip components can be reduced. In particular, as shown in FIG. 1B, if no wiring is provided between the chip components on the front surface, the space between the chip components can be made narrower, so that the drive circuit mounting substrate can be made smaller. Further, based on this, the display module can be reduced in size.
(第3の実施形態)
図3は、第2の実施形態に係る表示モジュール11の構成を模式的に示した平面図である。以下、構成について説明するが、第1の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
図3に示すように、表示モジュール11は、液晶パネル2と、FPC13と、パネル駆動信号を生成する駆動回路搭載基板4とから構成されており、FPC13と駆動回路搭載基板4は、それぞれ液晶パネル2の周辺領域22と電気的に接続されている。
液晶パネル2は、画像を表示する表示領域21と、FPC3及び駆動回路搭載基板4を配置する液晶パネル2の一辺に形成された周辺領域22とに区分される。周辺領域22は素子基板2aに配置されており、素子基板2aには相互に並行に延びるように設けられた複数のゲート配線と、このゲート配線と直交する方向に並行に延びるようにソース配線が設けられている。
(Third embodiment)
FIG. 3 is a plan view schematically showing the configuration of the
As shown in FIG. 3, the
The
周辺領域22には、ゲート配線及びソース配線に接続される入力信号配線が形成されるとともに、駆動回路搭載基板4とFPC13に接続するための中継信号配線70が形成されている。前記入力信号配線には信号供給端子14cが形成されており、駆動回路搭載基板4の駆動回路搭載基板出力端子4bとACFを介して電気的に接続される。更に、前記中継信号配線70の一方端にはFPC13に接続するための接続端子5が形成されており、他方端には液晶パネル2の接続端子14dが形成されている。接続端子5はFPC13の一方側の面に周辺領域22と接続するために形成された出力端子3aと、接続端子14dは駆動回路搭載基板入力端子4aとACFを介して電気的に接続される。
In the
FPC13の他方の端部領域にはソースドライバ及びゲートドライバを動作させる制御信号の生成や基準電源回路の極性反転のタイミングを制御するPWBと接続するための入力端子が形成されている。更に、入力端子と出力端子との間に配置された配線とを備えている。
In the other end region of the
前記駆動回路搭載基板4は、液晶パネル2を駆動するパネル駆動信号を生成するチップ部品6を備える。駆動回路搭載基板4として配線基板が使用される。ベースとなるコア層の両面にプラスチックフィルムが接着されており、更に、それぞれのプラスチックフィルム上に金属配線が形成されている。駆動回路搭載基板4の両面に形成された金属配線は、プリプレグ層とプラスチックフィルムに形成された貫通孔及び電極を介して電気的に接続される。なお、コア層としては、プリプレグ、プラスチック若しくはLCP(Liquid Crystal Polymer)を採用可能である。
The drive
駆動回路搭載基板4には、FPC、両面配線基板、多層基板又はリジットフレキ基板を採用することが可能であるが、これに限定されるものではない。
As the drive
この駆動回路搭載基板4のチップ部品6を備えている面(おもて面と称する)と反対側の面(裏面と称する)には、周辺領域の端子と接続する駆動回路搭載基板入力端子と駆動回路搭載基板出力端子が形成されている。また、駆動回路搭載基板4のおもて面には、チップ部品6と接続するための入力端子と出力端子が形成されている。
On the surface (referred to as the back surface) opposite to the surface (referred to as the front surface) on which the
そして、駆動回路搭載基板4のおもて面で、駆動回路搭載基板4とチップ部品6とをフリップチップ接続させる。このように、駆動回路搭載基板4を表示パネル2の周辺領域22に直接接続させる構成であっても、駆動回路搭載基板4とチップ部品6の配線及び接続にかかる構成は第1の実施形態と同様であるので、チップ部品間の距離を狭くすることが可能となる。特に、図1(b)のように、おもて面のチップ部品間には配線を設けないようにすれば、チップ部品間をより狭くできるため、駆動回路搭載基板をより小さく形成しうる。また、これに基いて表示モジュールの小型化を図ることができる。また、第1の実施形態および第2の実施形態と比較すれば、FPCが駆動回路搭載基板4と表示パネル2との間に配置されていないので、薄型にすることができる。
Then, the drive
なお、本実施例では、ゲートドライバとソースドライバを駆動回路搭載基板4に接続し、液晶パネル2にはゲート信号、ソース信号及び共通電極駆動信号を入力するための配線を形成する構成示したが、液晶パネルの素子基板にゲートドライバとソースドライバの回路構成を形成するドライバモノリシックの液晶パネルの場合、液晶パネルにはゲート信号、ソース信号及び液晶駆動ビデオ信号を入力するための配線を形成することになる。
In this embodiment, the gate driver and the source driver are connected to the drive
(第4の実施形態)
図4は、第3の実施形態に係る表示モジュール20の構成を示す略平面図である。以下、構成について説明するが、第3の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
(Fourth embodiment)
FIG. 4 is a schematic plan view showing the configuration of the display module 20 according to the third embodiment. Hereinafter, the configuration will be described, but only differences from the third embodiment will be described, and the same components are denoted by the same reference numerals and description thereof will be omitted.
図4に示すように、表示モジュール21は、液晶パネル2と、FPC23と、パネル駆動信号を生成する駆動回路搭載基板4とから構成されていて、第3の実施形態では、駆動回路搭載基板入力端子4aが駆動回路搭載基板出力端子4bと同じ面に配置されていたが、本実施形態では相対する面に配置されていて、駆動回路搭載基板入力端子4aに直接FPC13が接続される点が異なる。
As shown in FIG. 4, the
したがって、表示パネル2の周辺領域22には、駆動回路搭載基板出力端子4bに対応する信号供給端子14cは設けられているが、駆動回路搭載基板入力端子4aに対応する接続端子14dは設けられない。また、同様に、FPC13に接続される接続端子5も設けられていない。
Therefore, the
このような構成であっても、駆動回路搭載基板4とチップ部品6の配線及び接続にかかる構成は第1の実施形態と同様であるので、チップ部品間の距離を狭くすることが可能となる。特に、図1(b)のように、おもて面のチップ部品間には配線を設けないようにすれば、チップ部品間をより狭くできるため、駆動回路搭載基板をより小さく形成しうる。また、これに基いて表示モジュールの小型化を図ることができる。
Even with such a configuration, the configuration related to the wiring and connection between the drive
また、第1の実施形態および第2の実施形態と比較すれば、FPCが駆動回路搭載基板4と表示パネル2との間に配置されていないので、薄型にすることができる。また、第3の実施形態と比較した場合は、表示パネル2への接続箇所が少ないので、接続不良が生じにくい。
Further, as compared with the first embodiment and the second embodiment, since the FPC is not disposed between the drive
なお、本実施例では、ゲートドライバとソースドライバを駆動回路搭載基板4に接続し、液晶パネル2にはゲート信号、ソース信号及び共通電極駆動信号を入力するための配線を形成する構成示したが、液晶パネルの素子基板にゲートドライバとソースドライバの回路構成を形成するドライバモノリシックの液晶パネルの場合、液晶パネルにはゲート信号、ソース信号及び液晶駆動ビデオ信号を入力するための配線を形成することになる。
In this embodiment, the gate driver and the source driver are connected to the drive
(第5の実施形態)
図5は、第5の実施形態に係る表示モジュール31の構成を示す略平面図である。以下、構成について説明するが、第4の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
(Fifth embodiment)
FIG. 5 is a schematic plan view showing the configuration of the
図5に示すように、第5の実施形態では、駆動回路搭載基板としてリジッドフレキ基板を用いている点が異なる。
駆動回路搭載基板33は、FPC部と硬質基板部より構成される。硬質基板部はFPC層34の両面にプリプレグ層35及びリジット層36を積層し形成している。一方、FPC部は硬質基板部のFPC層34が、硬質基板部の端部より延設されて形成されている。また、プリプレグ層35あるいはリジット層36には内部に銅箔等による配線が形成されている。FPC層34の配線とプリプレグ層35の配線、リジット層36の配線あるいは硬質基板部の表面に配置される配線とは貫通孔を介して内部接続されている。
As shown in FIG. 5, the fifth embodiment is different in that a rigid flexible substrate is used as the drive circuit mounting substrate.
The drive
硬質基板部の表面の一方(おもて面)には、チップ部品の端子と接続するための端子が設けられており、この端子とチップ部品とはフリップチップ接続される。また、この端子についてもFPC層34、プリプレグ層35、リジット層36又は硬質基板部の裏面の配線と貫通穴を介して内部接続されている。
One of the surfaces (front surface) of the hard substrate portion is provided with a terminal for connecting to a terminal of the chip component, and this terminal and the chip component are flip-chip connected. This terminal is also internally connected to the
この内部接続は、その少なくとも一部が第1領域の内側に配置されるように形成される。それにより、チップ部品間の配線を低減できるため駆動回路搭載基板33の小型化が可能となる。また、おもて面におけるチップ部品間の配線を無くした場合には、よりチップ部品間の距離を近づけることが可能となる
なお、上記には、第4の実施形態を変形した例について記載したが、第1の実施形態から第3の実施形態に記載した例についても同様の変形を施すことが可能である。
The internal connection is formed so that at least a part of the internal connection is disposed inside the first region. As a result, the wiring between the chip components can be reduced, and the drive
(第6の実施形態)
図6は、第6の実施形態に係る表示モジュール41の構成を示す略平面図である。以下、構成について説明するが、第1の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
(Sixth embodiment)
FIG. 6 is a schematic plan view showing the configuration of the
図6に示すように、表示モジュール41は、液晶パネル2と、FPC43と、駆動回路搭載基板4とから構成されている。
As shown in FIG. 6, the
液晶パネル2は、画像を表示する表示領域21と、FPC43を配置する液晶パネル2の一辺に形成された周辺領域22とから構成されている。
The
周辺領域22は素子基板2aに配置されており、ゲート配線及びソース配線に接続される信号線と、FPC43を配置するための信号供給端子14cとが形成されている。液晶パネル2の周辺領域22に形成された信号供給端子14cは、ACFによってFPC43に形成された出力端子3aと電気的に接続されている。
前記FPC43は、平面視(図6の(a)の状態)でU字状に形成されており、その一端に出力端子3aが配置され、他端に入力端子3bが配置されている。そして出力端子3aが設けられている第1の短辺領域と、入力端子3bが設けられている第2の短辺領域とを繋ぐ中間領域には駆動回路搭載基板4と接続する端子3eが設けられている。また、出力端子3a、入力端子3b及び端子3eは同一の面に配置されている。
The
The
そして、端子3eには駆動回路搭載基板4に信号を入力する信号入力端子3cと、駆動回路搭載基板4から信号が出力される信号出力端子3dとがあり、信号入力端子3cは、入力端子3bと配線により接続され、信号出力端子3dは、出力端子3aと配線により接続される。
第1の短辺領域及び第2の短辺領域はともに、出力端子3aを液晶パネル2の信号供給端子14cに接続した状態で、中間領域が液晶パネル2の端面よりも外側(表示領域21側とは相対する側)に配置される程度の長さを備えている。
このようなFPC43に、チップ部品6がフリップチップ接続された駆動回路搭載基板4を接続した後、FPC43の出力端子3aを表示パネル2の信号供給端子14cに接続させる。なお、駆動回路搭載基板4とチップ部品6との接続、駆動回路搭載基板4とFPC43の接続、及びFPC43と液晶パネル2の接続については第1の実施形態と同様である。
本実施形態では、このように接続した後、駆動回路搭載基板4がソース信号線及びゲート信号線が形成されている前記液晶パネル2の面(周辺領域22が配置されている面)と反対側の面に配置されるように、FPC43の第1の短辺領域を折り曲げる。このとき、液晶パネル2を挟んで周辺領域22と相対する面には接着剤を配置して置く。
このように、駆動回路搭載基板4を、液晶パネル2を挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。
以上には、第1の実施形態を変形した例について記載したが、同様の変形は第2から第5の実施形態についても可能である。
The
In both the first short side region and the second short side region, the
After the drive
In the present embodiment, after connecting in this way, the drive
Thus, since the drive
The example in which the first embodiment is modified has been described above, but the same modification can be applied to the second to fifth embodiments.
(第7の実施形態)
図7は、第7の実施形態に係る表示モジュール51の構成を示す略平面図である。以下、構成について説明するが、第6の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
図7に示すように、第6の実施形態とはFPC53に対する駆動回路搭載基板4の配置位置が異なる。すなわち、第6の実施形態では出力端子3a、入力端子3b及び端子3eが同一の面に配置されていたが、本実施形態では入力端子3a及び出力端子3bは同一の面であるが、端子3eが相対する面に配置されていて、駆動回路搭載基板4が入力端子3a及び出力端子3bとは相対する面に配置される点が異なる。
このようにしても、第6の実施形態と同様にFPC53を折り曲げて、駆動回路搭載基板4を、液晶パネル2を挟んで周辺領域22と相対する面に固定すれば、入力端子3bは前記液晶パネル2の前記表示領域及び周辺領域のいずれにも重ならない位置に配置されることになる(図7(b)及び図7(c)参照)。
このように、駆動回路搭載基板4を、液晶パネル2を挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。
以上には、第1の実施形態を変形した例について記載したが、同様の変形は第2から第5の実施形態についても可能である。
(Seventh embodiment)
FIG. 7 is a schematic plan view showing the configuration of the
As shown in FIG. 7, the arrangement position of the drive
Even in this case, if the
Thus, since the drive
The example in which the first embodiment is modified has been described above, but the same modification can be applied to the second to fifth embodiments.
(第8の実施形態)
図8は、第8の実施形態に係る表示モジュール61の構成を示す略平面図である。以下、構成について説明するが、第6の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
図8に示すように、第6の実施形態に記載した例とは異なり、駆動回路搭載基板4が第6の実施形態のFPC43における中間領域を兼用した構成である。すなわち、FPCは、長方形状の出力側FPC63と、長方形状の入力側FPC65のそれぞれが駆動回路搭載基板4に接続され、出力側FPC63、入力側FPC65及び駆動回路搭載基板4とでU字状となるように形成されている。もちろん出力側FPCには出力端子3aが設けられ、入力側FPC65には入力端子3bが設けられている。
このように形成した場合であっても、出力側FPC63を折り曲げることによって、駆動回路搭載基板4を液晶パネル2を挟んで周辺領域22と相対する面に配置でき、入力端子3bは前記液晶パネル2の前記表示領域及び周辺領域のいずれにも重ならない位置に配置されることになる(図8(b)及び図8(c)参照)。
このように、駆動回路搭載基板4を、液晶パネル2を挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。
以上には、第1の実施形態を変形した例について記載したが、同様の変形は第2から第5の実施形態についても可能である。
(Eighth embodiment)
FIG. 8 is a schematic plan view showing the configuration of the
As shown in FIG. 8, unlike the example described in the sixth embodiment, the drive
Even in such a case, the drive
Thus, since the drive
The example in which the first embodiment is modified has been described above, but the same modification can be applied to the second to fifth embodiments.
(第9の実施形態)
図9は、第9の実施形態に係る表示モジュール61の構成を示す略平面図である。以下、構成について説明するが、第6の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
図9に示すように、第6の実施形態に記載した例とは異なり、駆動回路搭載基板にリジットフレキ基板を用いている。このリジットフレキ基板にかかる構成については、第5の実施形態に記載したものと類似しており、第5の実施形態に記載したものとの相違点は、駆動回路搭載基板から延出されたFPCが同一の辺の両端近傍から平行に為されていて、その結果、硬質基板部73がU字状の中間領域を形成し、FPCが第1の短辺領域74と第2短辺領域75とを形成するようになる。なお、第1の短辺領域74には出力端子3aが配置され、第2の短辺領域75には入力端子3bが配置されている。
このように形成した場合であっても、第1の短辺を折り曲げることによって、駆動回路搭載基板4を、液晶パネル2を挟んで周辺領域22と相対する面に配置でき、入力端子3bは第2の短辺領域のFPCを介して前記液晶パネル2の前記表示領域及び周辺領域のいずれにも重ならない位置に配置されることになる(図9(b)及び図9(c)参照)。
このように、駆動回路搭載基板4を、液晶パネル2を挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。
以上には、第1の実施形態を変形した例について記載したが、同様の変形は第2から第5の実施形態についても可能である。
(Ninth embodiment)
FIG. 9 is a schematic plan view showing the configuration of the
As shown in FIG. 9, unlike the example described in the sixth embodiment, a rigid flexible substrate is used as the drive circuit mounting substrate. The configuration of this rigid flexible substrate is similar to that described in the fifth embodiment, and the difference from the configuration described in the fifth embodiment is that the FPC extended from the drive circuit mounting substrate. Are formed in parallel from both ends of the same side, and as a result, the
Even in such a case, the drive
Thus, since the drive
The example in which the first embodiment is modified has been described above, but the same modification can be applied to the second to fifth embodiments.
(第10の実施形態)
図10は、第10の実施形態に係る表示モジュール81の構成を示す略平面図である。以下、構成について説明するが、第7の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
図10に示すように、第7の実施形態とはFPC83及び駆動回路搭載基板4が異なる。すなわち、第7の実施形態では入力端子3a及び出力端子3bが同一の面に配置され、更に端子3eが相対する面に配置されていて、駆動回路搭載基板4が入力端子3a及び出力端子3bとは相対する面に配置されているが、本実施形態では入力端子3a及び出力端子3bが配置される同一の面に、出力端子3fが配置される点が異なる。出力端子3fは、FPC83の中間領域の向かい合う辺のうち、第1の短辺領域と第2の短辺領域とが設けられている辺と向かい合う辺に配置されている。
また、図10に示すように駆動回路搭載基板4として、多層基板を用いている。なお、多層基板を構成するそれぞれの基板には、樹脂基板を採用することが可能であり、樹脂基板としてはLCP、ポリイミド若しくはエポキシ等を採用可能である。チップ部品側を第1層とする3層の例を示すが、実施の形態のみに限定されるものではなく、更に多層化された駆動回路搭載基板を用いてもよい。
駆動回路搭載基板4を構成するそれぞれの樹脂基板にはビアが形成されており、ビアに対して金属メッキ若しくは金属の埋め込みを行う。このビアにより樹脂基板に開口部が形成されるため、メッキ若しくは埋め込まれた金属により、垂直方向の配線を形成することが可能となり、他の層の樹脂基板に形成された配線やビアと電気的に接続することが可能となる。図10(c)において、ビア100aは第1層に形成されており、ビア100aを介して第1層に形成された配線と第2層に形成された配線とを電気的に接続している。また、ビア100bは、第1層に形成されたビアと第2層に形成されたビアとが電気的に接続されており、第1層に形成されたビアは第1層に形成された配線と、第2層に形成されたビアは第3層に形成された配線と電気的に接続されている。また、ビア100cについてもビア100bと同様に形成されており、ビア100bとビア100cは第3層に形成された配線によって電気的に接続されている。また、ビア100dは、第1層に形成されたビアと第2層に形成されたビアと第3層に形成されたビアとが電気的に接続されており、更に、第1層に形成されたビアは第1層に形成された配線と、第3層に形成されたビアは第2層と隣接する面と対向する面に形成された配線と電気的に接続されている。
(Tenth embodiment)
FIG. 10 is a schematic plan view showing the configuration of the
As shown in FIG. 10, the
Further, as shown in FIG. 10, a multilayer circuit board is used as the drive
Each resin substrate constituting the drive
図10に示すように、表示モジュール81は、液晶パネル2と、FPC83と、駆動回路搭載基板4と、液晶パネル201とを含んでいる。図10(c)において、液晶パネル2は上方に表示が行われ、液晶パネル201は下方に表示が行われることになる。
液晶パネル201は、画像を表示する表示領域と、FPC83を配置する液晶パネル201の一辺に形成された周辺領域とから構成されている。液晶パネル201の周辺領域は素子基板201aに配置されており、ゲート配線及びソース配線に接続される信号線と、FPC83を配置するための信号供給端子とが形成されている。液晶パネル201の周辺領域に形成された信号供給端子は、ACFによってFPC83に形成された出力端子3fと電気的に接続されている。
このようにしても、第7の実施形態と同様にFPC83を折り曲げて、液晶パネル2の素子基板2側と液晶パネル201の素子基板201a側とが向かい合うように配置すれば、入力端子3bは前記液晶パネル2の前記表示領域及び周辺領域のいずれにも重ならない位置に配置されることになる(図10(b)及び図10(c)参照)。
尚、10(c)における液晶パネル2と液晶パネル201との間の間隔202には、図中では省略するパネル2に対するバックライトとパネル202に対するバックライトとが配置される。
As shown in FIG. 10, the
The
Even if it does in this way, if FPC83 is bent similarly to 7th Embodiment and it arrange | positions so that the element board |
Note that, in the
このように、駆動回路搭載基板4を、液晶パネル2を挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。
Thus, since the drive
1 表示モジュール
2 液晶パネル
21 表示領域
22 周辺領域
2a 素子基板
2b 液晶層
2c 対向基板
3 FPC
3a 出力端子
3b 入力端子
3c 信号供給端子
3d 信号出力端子
4 駆動回路搭載基板
5 接続端子
6 チップ部品
7 配線
8 配線
DESCRIPTION OF
Claims (10)
前記駆動回路搭載基板は、半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第1領域の内側に少なくとも一部が形成された第1配線と、前記第1領域と前記駆動回路搭載基板を挟んで対向する第2領域と、前記第2領域の内側に少なくとも一部が形成された第2配線と、前記第1配線と前記第2配線とを接続する内部配線とを備えた表示モジュール。 A plurality of semiconductor devices that generate a panel drive signal based on an external signal, a drive circuit mounting substrate on which at least one semiconductor device among the plurality of semiconductor devices is flip-chip connected, and a panel drive generated by the semiconductor device A display module having a display panel to which a signal is input,
The drive circuit mounting substrate includes: an electrode connected to a semiconductor device; a first wiring that is connected to the electrode and at least partially formed inside a first region that is a region facing the semiconductor device; A first region and a second region facing each other across the drive circuit mounting substrate, a second wiring formed at least partially inside the second region, and the first wiring and the second wiring are connected to each other. Display module with internal wiring.
前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、
前記駆動回路搭載基板は、前記中継基板に接続されるとともに、前記表示パネルの表示領域以外の領域である周辺領域に対向して配置されている表示モジュール。 The display module according to claim 1,
A relay board that is electrically connected to the drive circuit mounting board and supplies an external signal supplied from the outside to the drive circuit mounting board;
The drive circuit mounting board is connected to the relay board, and is disposed to face a peripheral area that is an area other than the display area of the display panel.
前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、
前記駆動回路搭載基板および前記中継基板が、ともに、前記表示パネルの表示領域以外の領域である周辺領域に対向して配置されている表示モジュール。 The display module according to claim 1,
A relay board that is electrically connected to the drive circuit mounting board and supplies an external signal supplied from the outside to the drive circuit mounting board;
The display module in which the drive circuit mounting substrate and the relay substrate are both arranged to face a peripheral region that is a region other than the display region of the display panel.
前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、
前記駆動回路搭載基板は前記表示パネルに接続されており、前記中継基板は前記周辺領域上の前記駆動回路搭載基板と接続されている表示モジュール。 The display module according to claim 1,
A relay board that is electrically connected to the drive circuit mounting board and supplies an external signal supplied from the outside to the drive circuit mounting board;
The display module in which the driving circuit mounting substrate is connected to the display panel, and the relay substrate is connected to the driving circuit mounting substrate in the peripheral region.
前記中継基板は平面視がU字状に形成されるとともに、前記U字状の一方端に出力部を、他方端に入力部を、前記一方端と前記他方端の間に前記駆動回路搭載基板配置部を備えており、
前記駆動回路搭載基板配置部に設けられた端子に駆動回路搭載基板を電気的に接続するとともに、出力部を前記周辺領域に接続し、前記駆動回路搭載基板を前記表示パネルの周辺領域が配置された面とは反対側の面に配置している表示モジュール。 The display module according to claim 2 or claim 3,
The relay board is formed in a U shape in plan view, and an output portion is provided at one end of the U shape, an input portion is provided at the other end, and the drive circuit mounting board is provided between the one end and the other end. It has an arrangement part,
The drive circuit mounting board is electrically connected to the terminals provided in the drive circuit mounting board arrangement portion, the output section is connected to the peripheral area, and the drive circuit mounting board is arranged in the peripheral area of the display panel. Display module placed on the opposite side of the surface.
前記駆動回路搭載基板は、前記中継基板の出力部形成面と同一の面に配置されていることを特徴とする表示モジュール。 The display module according to claim 5,
The display module, wherein the drive circuit mounting substrate is disposed on the same surface as the output portion forming surface of the relay substrate.
前記半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第1領域の内側に少なくとも一部が形成された第1配線と、
前記第1領域と前記駆動回路搭載基板を挟んで対向する第2領域と、前記第2領域の内側に少なくとも一部が形成された第2配線と、前記第1配線と前記第2配線とを接続する内部配線とを備えた駆動回路搭載基板。 A drive circuit mounting substrate to which at least one semiconductor device among a plurality of semiconductor devices generating a panel drive signal based on an external signal is flip-chip connected,
An electrode connected to the semiconductor device, and a first wiring at least partially formed inside a first region that is connected to the electrode and is opposed to the semiconductor device;
A second region opposed to the first region across the drive circuit mounting substrate; a second wiring formed at least partially inside the second region; the first wiring and the second wiring; A drive circuit mounting board having internal wiring to be connected.
前記駆動回路搭載基板は2層以上の樹脂基板よりなり、
前記半導体装置と対向する樹脂基板は、半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第1領域の内側に少なくとも一部が形成された第1配線とを備えており、その他の樹脂基板は、第1領域と対向する領域内に形成された配線と、第1配線と第1領域と対向する領域内に形成された配線とを接続する内部配線とを備えることを特徴とする表示モジュール。 A plurality of semiconductor devices that generate a panel drive signal based on an external signal, a drive circuit mounting substrate on which at least one semiconductor device among the plurality of semiconductor devices is flip-chip connected, and a panel drive generated by the semiconductor device A display module having a display panel to which a signal is input,
The drive circuit mounting substrate is composed of a resin substrate having two or more layers,
The resin substrate facing the semiconductor device includes an electrode connected to the semiconductor device, and a first wiring at least partially formed inside a first region that is connected to the electrode and faces the semiconductor device The other resin substrate includes an internal wiring that connects the wiring formed in the region facing the first region and the wiring formed in the region facing the first region. And a display module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005300963A JP4907144B2 (en) | 2005-10-14 | 2005-10-14 | Display module and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005300963A JP4907144B2 (en) | 2005-10-14 | 2005-10-14 | Display module and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007108537A true JP2007108537A (en) | 2007-04-26 |
JP4907144B2 JP4907144B2 (en) | 2012-03-28 |
Family
ID=38034427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005300963A Expired - Fee Related JP4907144B2 (en) | 2005-10-14 | 2005-10-14 | Display module and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4907144B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011070709A1 (en) * | 2009-12-10 | 2011-06-16 | パナソニック株式会社 | Display panel module and display device |
WO2017045372A1 (en) * | 2015-09-16 | 2017-03-23 | 京东方科技集团股份有限公司 | Package structure, adaptor board, and packaging method of display panel, and display device |
JP2020115173A (en) * | 2019-01-17 | 2020-07-30 | シャープ株式会社 | Display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1124097A (en) * | 1997-07-03 | 1999-01-29 | Citizen Watch Co Ltd | Liquid crystal display device |
JP2001308256A (en) * | 2000-04-25 | 2001-11-02 | Fujitsu Hitachi Plasma Display Ltd | Display driver module |
JP2003029292A (en) * | 1992-09-08 | 2003-01-29 | Seiko Epson Corp | Liquid crystal display device and electro-optical device |
JP2004246351A (en) * | 2003-01-22 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | Semiconductor device and electronic equipment |
-
2005
- 2005-10-14 JP JP2005300963A patent/JP4907144B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003029292A (en) * | 1992-09-08 | 2003-01-29 | Seiko Epson Corp | Liquid crystal display device and electro-optical device |
JPH1124097A (en) * | 1997-07-03 | 1999-01-29 | Citizen Watch Co Ltd | Liquid crystal display device |
JP2001308256A (en) * | 2000-04-25 | 2001-11-02 | Fujitsu Hitachi Plasma Display Ltd | Display driver module |
JP2004246351A (en) * | 2003-01-22 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | Semiconductor device and electronic equipment |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011070709A1 (en) * | 2009-12-10 | 2011-06-16 | パナソニック株式会社 | Display panel module and display device |
JPWO2011070709A1 (en) * | 2009-12-10 | 2013-04-22 | パナソニック株式会社 | Display panel module and display device |
WO2017045372A1 (en) * | 2015-09-16 | 2017-03-23 | 京东方科技集团股份有限公司 | Package structure, adaptor board, and packaging method of display panel, and display device |
US10614988B2 (en) | 2015-09-16 | 2020-04-07 | Boe Technology Group Co., Ltd. | Package structure of display panel, connecting board, package method and display device |
JP2020115173A (en) * | 2019-01-17 | 2020-07-30 | シャープ株式会社 | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP4907144B2 (en) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3952125B2 (en) | Composite flexible wiring board, electro-optical device, electronic equipment | |
TWI476738B (en) | Flexible display panel and assembly method thereof | |
US7599193B2 (en) | Tape circuit substrate with reduced size of base film | |
US7119801B1 (en) | Display device and electronic apparatus | |
US6657696B2 (en) | Flexible substrate, electro-optical device and electronic equipment | |
KR100735988B1 (en) | Electro-optical device and electronic apparatus | |
JP2002244580A (en) | Display element driving device and display device using the same device | |
JP4093258B2 (en) | Electro-optical device and electronic apparatus | |
JP2006030368A (en) | Electrooptical apparatus, mounting structure and electronic device | |
WO2012006804A1 (en) | Liquid crystal display and circuit framework thereof | |
JP4907144B2 (en) | Display module and electronic device | |
JP2002311451A (en) | Electrode driving device and electronic equipment | |
JP4276985B2 (en) | Circuit film and display device having the same | |
JP2004087940A (en) | Electronic component mounted board, electro-optical device, method of manufacturing the same, and electronic apparatus | |
CN114677987B (en) | Display panel and display device | |
KR19990014011A (en) | LCD Display | |
JP3985634B2 (en) | Electronic component mounting substrate, electro-optical device, electro-optical device manufacturing method, and electronic apparatus | |
JP2006210809A (en) | Wiring board and mounting structure, and electro-optical device and electronic equipment | |
US11189207B2 (en) | Chip-on-film and display including the same | |
WO2016158747A1 (en) | Flexible board for component mounting, and display device | |
JP2003273486A (en) | Packaging structure body and manufacturing method thereof, electro-optic device, and electronic equipment | |
CN113870691A (en) | Display device and electronic apparatus | |
JP4626694B2 (en) | Electro-optical device and electronic apparatus | |
JP2004087939A (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
JP4617694B2 (en) | Mounting structure, electro-optical device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4907144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |