JP3636159B2 - Liquid crystal display device, semiconductor chip mounting structure, electro-optical device, and electronic printing device - Google Patents
Liquid crystal display device, semiconductor chip mounting structure, electro-optical device, and electronic printing device Download PDFInfo
- Publication number
- JP3636159B2 JP3636159B2 JP2002119736A JP2002119736A JP3636159B2 JP 3636159 B2 JP3636159 B2 JP 3636159B2 JP 2002119736 A JP2002119736 A JP 2002119736A JP 2002119736 A JP2002119736 A JP 2002119736A JP 3636159 B2 JP3636159 B2 JP 3636159B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- substrate
- wiring
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、液晶駆動用半導体チップを複数搭載した液晶表示装置に関するものである。
【0002】
【従来の技術】
従来の液晶表示装置における液晶駆動用ドライバーICの搭載について、図106、図107、図108、図109を用いて説明すると、ドライバーIC50041はテープキャリアパッケージ(以下TCPという)50042に搭載され、パネル16と接続部材19を介して接続されている。TCP50042におけるドライバーIC50041への入力配線50044とドライバーIC50041からの出力配線50045は50042の同一基板面上にあり、パネル16との接続はそのTCP50042基板面上の出力配線パターン50045の先端部50046とパネル端子18とを接続部材19を使って接続されている。
【0003】
また、他の従来の液晶表示装置における液晶駆動用ドライバーICの搭載について、図106、図107、図108、図109、図110、図111を用いて説明すると、ドライバーIC50041はTCP50042に搭載され、パネル16と異方性導電膜50049を介して接続されている。TCP50042におけるドライバーIC50041への入力配線50044とドライバーIC50041からの出力配線50045はTCP50042の同一基板面上にあり、パネル16との接続はそのTCP50042基板面上の出力配線パターン50045の先端部50046とパネル端子50018とを異方性導電膜50049を使って接続されている。この異方性導電膜50049は主に導電粒子50050と接着剤50051より構成されていて、接着剤50051の厚み(H)は導電粒子50050の粒子径(D)より大きくなっている。これにより、TCP50042の端子の先端部50046の厚み(K)が導電粒子50050の粒子径(D)より大きい場合には図111のような接続状態になり、導電粒子がつぶされ導通がとれている。しかし、図112のように接続端子13の厚み(k)が導電粒子50050の粒子径(D)より薄い場合には、異方性導電膜50049では接着剤50051が充分に排除されなくて導電粒子50050による電気的接続がうまくとれないという不都合を生じている。
【0004】
また、ドライバーIC50041への入力配線50044は入力信号と電源等を供給する他の別の基板(以下バス基板という)50043と半田付けによって接続されている。このバス基板50043は2層基板になっていてバス配線のクロス配線を可能にしている。ただし、図では配線および接続部の詳細は省略してある。ここで、図108にあるようにTCP50042の大部分およびバス基板50043がパネル外形より外側にあり、半導体チップ実装に関わるエリアが広くなっている。また、バス基板が別部品として必要であり、コスト高になっている。 また、図109を用いてCOG(Chip On Glass)方式について説明する。図109はCOG方式による半導体チップの実装部分の主要部分の断面図である。パネル基板上にバス配線50048を設置しようとすれば、液晶駆動用のドライバーIC50041への入力配線50047とのクロス配線をパネル基板上で行わなければならない。また、配線はAu、Ni等の金属膜薄膜を使うため、抵抗値を下げるために配線幅を広く取る必要がある。したがって、半導体チップ実装に関わるエリアが広くなり、さらに、金属薄膜で、かつクロス配線処理をするために非常なコスト高となる。
【0005】
従来の液晶表示装置は、行電極と列電極とから成るマトリックス電極によって表示画素が構成され、液晶表示素子の周辺部に配置したTAB(Tape Automated Bonding)実装された半導体素子の表示用駆動信号を表示素子の電極端子に異方性導電接着材あるいは導電ゴムコネクタにより接続し、供給している。
【0006】
図113、図114はTAB実装された半導体素子を液晶表示素子に接続した液晶表示装置の実装構造の一例を示すものである。
【0007】
図において、液晶駆動用のTCP50151は、可とう性配線部材50152上に液晶駆動用の半導体素子111がいわゆるTAB方式で実装されている。そして、該TCP50151の一辺に設けられたTCP出力端子50153を、液晶表示体110の端子部に異方性導電接着材115で接続し、その他の辺に設けられたTCP入力端子50154と駆動制御回路基板50155は半田付けにより接続されている。
【0008】
また、従来の液晶表示装置における液晶表示パネルは、図116、及び図116のE−Fにおける断面図である図117に示すように、液晶を挟み込む2枚の透明基板のうち、例えばコモン電極(以下COMという)側透明基板502の長さを、セグメント電極(以下SEGという)側透明基板501よりも長くし、かつ、COM側透明基板502の幅よりもSEG側透明基板501の幅の方が広くなるようにして、2枚の透明基板502、及び501を重ね合わせてシール剤508によって液晶を封入し、それぞれ他方と重なっていない部分までSEG側透明基板501上に形成されたSEG透明電極505、およびCOM側透明基板502上に形成されたCOM透明電極506を延ばし、これを液晶駆動回路との接続端子としていた。
【0009】
また、従来の液晶表示装置は、TCP上に実装された液晶駆動用半導体チップに画像信号および電源を供給する電源回路が、図106に示すCOM側バス基板50052上に形成されるか、または別体の電源回路基板を構成し、テープ電線などを用いて半田付けでCOM側バス基板50052と接続する構成となっていた。
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来技術はドライバーICに入力信号と電源等を供給する別の配線基板(バス基板)が必要であったり、金属薄膜のクロス配線が必要であったり、また搭載範囲もかなり広くなり、安価で、コンパクトな液晶表示装置を提供することが難しいという欠点を有していた。
【0011】
そこで、本発明は上記欠点を解決するためになされたものである。
【0012】
その目的とするところはその液晶駆動用半導体チップの搭載範囲を小さく、薄く、コンパクトにし、さらに安価な液晶表示装置を提供することである。
【0013】
また、上記従来技術は液晶駆動用半導体素子111をTAB実装法により半導体素子単品毎のTCP形態にして液晶表示素子110の電極端子に列順(画素に並列でかつ順番)に接続する。そして、TCP相互の接続と、液晶駆動電源および制御信号(以下バスラインという)を供給するため駆動制御回路基板50155に接続する。
【0014】
このような実装構造による液晶表示装置の場合、特にカラー表示装置においては白黒表示と同一の解像度を得るためには3倍の画素密度が必要となるためTCPの必要数も3倍になる。これに伴いTCP相互接続本数が増加し接続信頼性が低下する。また駆動制御回路基板50155の配線ルールが端子数が増えることにより細密になり、基板を多層化せざるをえなくなるため、液晶表示装置が小型化できないばかりでなく、部品点数が増え高額なものになる。
【0015】
さらに、図115は特開平2−214826号公報に開示された従来のカラー液晶表示装置の構造を示す図であり、カラー表示の画素増に対応するためTCP50151−1〜50151−3を三段重ねして実装しているが駆動制御回路基板50155への接続箇所は図98構造と同一であり画素密度が増えることにより接続本数が増え接続不良が低減できない。またTCPの多段重ねをすることにより厚さ方向に半導体素子の出っ張りが生じ小型化できない等の課題があった。そこで、本発明は上記の欠点を解決するためのもので、その目的とするところは高精細かつ高密度画素のカラー液晶表示装置であっても廉価でしかも小型化ができる構造をもつ液晶表示装置を提供することである。
【0016】
また、上記従来技術は、図106、図107、図108、図116、および図116の断面図である図117に示すように、液晶509を挟み込む2枚の透明基板、例えばSEG側透明基板501およびCOM側透明基板502の両方に、それぞれに対応するTCP50042を実装する端子があるため、TCP50042をCOM側透明基板502、およびSEG側透明基板501に接続する際、まずSEG側透明基板501にTCP50042を実装し、COM側透明基板502およびSEG側透明基板501からなる液晶表示パネル16を裏返した後に、COM側透明基板502にTCP50042を実装しなければならなかった。また、TCP50042を実装した後、COM側透明基板502およびSEG側透明基板501の端子部の透明電極が露出した部分を保護するために紫外線硬化型樹脂のモールド21を塗布するが、SEG側TCPの側を塗布した後に裏返してCOM側TCPの側を塗布しなければならないため、SEG側TCPの側に塗布した紫外線硬化型樹脂のモールド21がたれないようにするために、SEG側TCPの側に紫外線硬化型樹脂のモールド21を塗布した後これを硬化し、その後裏返してCOM側TCPの側に紫外線硬化型樹脂のモールド21を塗布し、硬化させるか、あるいは紫外線硬化型樹脂のモールド21自体をたれの少ないものにするなどの工夫が必要であった。このため、工程が複雑になるとともに、製造装置、および製品のコストアップの原因となっていた。この不具合を回避する先行技術として実開昭63−62823号公報、および特開平3−233519号公報に開示されているように、SEG電極を設けた上基板と、SEG電極と対向し、かつ交差する方向に伸びるCOM電極を設けた下基板とを貼り合わせ、上下両基板の隙間に液晶を充填してなる液晶表示素子において、上基板を下基板より大きく形成し、上基板にはSEG電極端子を設けるとともに、このSEG電極端子が設けられたと同じ上基板の表面側に、下基板のCOM電極に対応する位置にCOM電極端子を設け、上基板と下基板との隙間の、液晶を封入するシール材の外側(液晶のない側)に配設した導電材で、下基板のCOM電極と上基板のCOM電極端子とを接続することを提案している。しかしながら、これらの先行技術では下基板の電極と上基板の電極端子とを接続する導電材が液晶を封入するシール材の外側、すなわち液晶のない側にあるため、導電材が直接空気に触れて腐食する、あるいは液晶表示装置製造工程における薬品類の使用による導電材の腐食などの不具合を生じやすい。またこれを防止するために樹脂モールドなどで保護するにも、導電材の周囲に空間が生じやすく、樹脂等が導電材の周りを完全に囲み、導電材と空気あるいは導電材と薬品などとの接触を完全に遮断することが困難であるという問題があった。
【0017】
さらに、従来の液晶表示装置は、電源回路が別体になっているため、これを接続する工程が必要であるほか、電源回路と液晶表示装置とを接続する電線が長くなりやすく、電源、及び画像信号に外部からノイズが侵入しやすくなるなどの欠点があった。
【0018】
本発明は上記欠点を解決し、液晶表示装置の製造工程の単純化及び自動化を可能とし、表示品位が高く、コンパクトで、かつ安価な液晶表示装置を提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明の液晶表示装置は、液晶表示装置において、一方の面および前記一方の面と対向する他方の面を有する多層基板と、前記一方の面に接続される半導体チップと、前記多層基板に接続される液晶表示パネルと、を備え、前記多層基板は、前記一方の面には前記半導体チップに接続される入力配線及び出力配線を有し、且つ前記一方の面及び前記他方の面の間には前記入力配線に接続されるバス配線を有し、且つ他の部分よりも突出した部分を有し、且つ前記突出した部分には前記出力配線に接続される接続端子を有することを特徴とする。
【0020】
本発明の液晶表示装置は、液晶表示装置において、第1の層および前記第1の層と対向する第2の層を有する多層基板と、前記第1の層の一方の面に接続される半導体チップと、前記多層基板に接続される液晶表示パネルと、を備え、前記多層基板は、前記第1の層には前記半導体チップに接続される入力配線及び出力配線を有し、且つ前記第1の層及び前記第2の層の間には前記入力配線に接続されるバス配線を有し、前記第1の層は前記第2の層よりも突出した部分を有し、前記多層基板は、前記突出した部分には前記出力配線に接続される接続端子を有することを特徴とする。
【0021】
前記接続端子は前記液晶表示パネルに接続されることが好ましい。
前記多層基板は、前記突出した部分が前記液晶表示パネルに重なるように前記液晶表示パネルに接続されていることが好ましい。
【0022】
本発明の半導体チップの実装構造は、半導体チップの実装構造において、一方の面および前記一方の面と対向する他方の面を有する多層基板と、前記一方の面に接続される半導体チップと、を備え、前記多層基板は、前記一方の面には前記半導体チップに接続される入力配線及び出力配線を有し、且つ前記一方の面及び前記他方の面の間には前記入力配線に接続されるバス配線を有し、且つ他の部分よりも突出した部分を有し、且つ前記突出した部分には前記出力配線に接続される接続端子を有することを特徴とする。
本発明の半導体チップの実装構造は、半導体チップの実装構造において、第1の層および前記第1の層と対向する第2の層を有する多層基板と、前記第1の層の一方の面に接続される半導体チップと、を備え、前記多層基板は、前記第1の層には前記半導体チップに接続される入力配線及び出力配線を有し、且つ前記第1の層及び前記第2の層の間には前記入力配線に接続されるバス配線を有し、前記第1の層は前記第2の層よりも突出した部分を有し、前記多層基板は、前記突出した部分には前記出力配線に接続される接続端子を有することを特徴とする。
【0023】
本発明の電子光学装置は、上記半導体チップの実装構造を備えることを特徴とする。
本発明の電子印字装置は、上記半導体チップの実装構造を備えることを特徴とする。
【0024】
【作用】
本発明における液晶表示装置の構成によれば、バスラインおよび接続端子を多層基板に形成しそこに複数の半導体素子を実装し表示素子の電極に接続することで、駆動制御回路基板が不要になると同時に半導体素子の相互接続本数が削減できるため信頼性が向上し、装置の小型化が可能になる。
【0025】
【実施例】
〔実施例1〕
以下本実施例を図1、図2、図3、図4を用いて説明する。
【0026】
図1は本発明の液晶表示装置において、液晶駆動用半導体チップを多層基板表面にフェイスダウンボンディングした一実施例の多層基板を分解して示した斜視図である。
【0027】
1、2、3は本実施例の多層(3層)基板の各層で、1は第1の層、2は第2の層、3は第3の層であり、液晶駆動用半導体チップ4は公知の方法(例えば、半導体のAuバンプをAgペーストを用いて基板に接続する方法、または異方性導電膜を用いる方法、半田バンプを用いるフリップチップ方法等)により第1の層1の表面にフェイスダウンボンディングされている。ボンディング後は、液晶駆動用半導体チップ4の周囲および液晶駆動用半導体チップ4と第1の層1の表面との間は腐食防止および補強のためにモールド20を施してある。このモールド材として、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ等またはそれらの併用タイプである。第1の層1の表面には、液晶駆動用半導体チップ4の入力パッドに対応する入力配線5がパターニングされている。また、入力配線5はスルーホール6を介して第2の層2のバス配線10に接続されている。さらに、入力配線5の先端には隣接の他の同様な多層基板とワイヤーボンディングするためのランド7が形成されている。
【0028】
また、第1の層1の表面には、液晶駆動用半導体チップ4の出力パッドに対応する出力配線8がパターニングされている。ここで、液晶駆動用半導体チップ4の出力パッドピッチよりパネルの端子ピッチの方が大きいため、それぞれの出力パッドとパネルの端子が対応するように第1の層1上でパターンを広げて配線されている。さらに、出力配線8の先端にスルーホール9を形成し、第2の層2のスルーホール11を通り、第3の層3のスルーホール12を介してパネルとの接続端子13に接続している。
【0029】
なお、第1の層1、第2の層2、第3の層3の各層はアルミナ基材の低温同時焼成セラミック基板である。厚みはそれぞれ0.25mmのものを使用した。入力配線5、出力配線8、バス配線10はAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。また、スルーホール6、9、11、12も同様にAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。また、ランド7、接続端子13も同様にAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。それらはそれぞれの層毎に公知の印刷方式によりパターニングされ、各層を重ね合わせ、焼成して一体化し完成している。それぞれのパターニング焼成された金属の厚みは通常0.001mmから0.05mm程度であるが、抵抗値を下げるために0.05mmから0.2mm程度にしてもよい。
【0030】
ただし、第1の層1の表面の入力配線5、ランド7、出力配線8および第3の層3の裏面の接続端子13は配線ピッチ、寸法精度等によっては、Au、Ag、AgPd、Cu等の金属ペーストの全面印刷後、フォトリソ等によってパターン形成してもよい。この時のパターン厚みは0.001mmから0.2mm程度である。または印刷方式ではなくAu、Ag、Cu等の蒸着、またはスパッタ等による薄膜形成後、フォトリソ、メッキ等の工程によってパターン形成してもよい。この時のパターン厚みは0.0005mmから0.1mm程度である。
【0031】
焼成後のセラミック基板は温度、湿度に対して寸法安定性が優れているため、液晶駆動用半導体チップ4と多層基板14との接続部分、および多層基板14の接続端子13とパネル端子18との接続部分の接続信頼性が高い。
【0032】
また、第1の層1、第2の層2、第3の層3の各層は別の素材として、ガラス繊維とエポキシ系樹脂の複合素材であるガラスエポキシ板を使用してもよい。ここで、ガラスエポキシ板の厚みは0.1mmのものを使用したが、0.05mmから0.8mm程度の厚みのものが使用できる。入力配線5、出力配線8、バス配線10、ランド7、および接続端子13はそれぞれの層毎に公知のサブトラクティブ法やアディティブ法により銅等の金属をパターニングし、スルーホール6、9、11、12は銅等の金属を公知のメッキ法等により、各層毎、または各層を重ね合わせて形成する。パターニングされた金属の厚みは0.001mmから0.035mm程度であるが、低抵抗化や大電流化に対応するため、0.035mmから0.2mm程度にしてもよい。それぞれの配線入力配線5、出力配線8、バス配線10、ランド7、接続端子13、スルーホール6、9、11、12の表面は、Ni、Au、Cr、Co、Pd、Sn、Pb、In等の単独または複数の組み合わせのメッキ処理を施してもよく、メッキ厚みは0.00005mmから0.05mm程度である。ガラスエポキシ板を使用すると、前記セラミック基板より厚みを薄くでき、また、使用材料、製造工程等が一般的であり安価になる。そのほかに、ガラス繊維のほかにアラミド繊維またはそれらの混合素材等と、エポキシ系樹脂のほかにポリイミド系樹脂またはBT(ビスマレイド・トリアジン)樹脂等との複合素材を使用してもよい。
【0033】
さらにまた、第1の層1、第2の層2、第3の層3の各層は別の素材として、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエーテルサルフォン(PES)、ポリカーボネート(PC)、ポリエステル(PS)、三酢酸セルロース(TAC)、ポリサルフォン(PS)、アクリル、エポキシ、ポリエーテルエーテルケトン(PEEK)、ポリアリレート等の単独またはそれらのいくつかを複合化した有機樹脂フィルムを使用してもよい。ここで、有機樹脂フィルムの厚みは0.025mmのポリイミドフィルムを使用したが、フィルムの厚みは0.001mmから0.5mm程度のものを使用できる。入力配線5、出力配線8、バス配線10、ランド7、および接続端子13はそれぞれの層毎に公知のサブトラクティブ法やアディティブ法により銅等の金属をパターニングし、スルーホール6、9、11、12は銅等の金属を公知のメッキ法等により、各層毎、または各層を重ね合わせた後形成する。また、銅等の金属箔にPIコート(公知のキャスティング法等)したものを同様にパターニングし、積層してもよい。パターニングされた金属の厚みは0.001mmから0.035mm程度であるが、低抵抗化や大電流化に対応するため、0.035mmから0.2mm程度にしてもよい。それぞれの配線5、8、10、ランド7、接続端子13、スルーホール6、9、11、12の表面は、Ni、Au、Cr、Co、Pd、Sn、Pb、In等の単独または複数の組み合わせのメッキ処理を施してもよく、メッキ厚みは0.0001mmから0.05mm程度である。有機樹脂フィルムを使用すると、前記セラミック基板、ガラスエポキシ板等より厚みを薄くでき、パネル端子18との接続部材19による接続を容易にし、接続信頼性、接続工程を簡略化できる。
【0034】
図2は図1に示した一実施例の多層基板を液晶表示パネルに接続した一実施例を示す。
【0035】
図3は図2の接続部の主要部分を拡大して示す。
【0036】
図4は図2の接続部の主要部分の断面を示す。
【0037】
液晶表示式のパネル(例えば640*480ドット表示)16に図1に示した一実施例の多層基板14をX側に16個、Y側に5個をそれぞれパネル端子18に接続してある。ただし、図2ではX側の12個とY側の5個は表示していない。多層基板14の端子13とパネル端子18は、接続部材19によって接続が取られている。接続部材19は電気的接続を確保していると同時にある程度多層基板14のパネルへの固定も兼ねている。
【0038】
ここで使用する接続部材19は異方性導電膜であり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独またはそのいくつかの混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単独またはそのいくつかをメッキした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独またはそのいくつかの混合または化合物である。この異方性導電膜をパネル端子18と多層基板14の接続端子13との間に配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、この異方性導電膜にUV硬化性タイプを使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18(ガラス側)側からUV照射して硬化させる。他の接続部材として、異方性導電接着剤があり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独またはそのいくつかの混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単独またはそのいくつかをメッキした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独またはそのいくつかの混合または化合物である。この異方性導電接着剤は液状、またはペースト状であり、印刷方法、ディスペンサを使ったディスペンス方法等の公知の方法により、パネル端子18の接続部分に配置する。異方性導電接着剤に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、この異方性導電接着剤にUV硬化性タイプを使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18(ガラス側)側からUV照射して硬化させる。
【0039】
また、パネル端子18の露出部分を腐食から守るために、モールド21が施されている。合わせてモールド21は多層基板14をパネルに固定する役割も持っている。このモールド材は、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物等であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ等またはそれらの併用タイプである。
【0040】
隣接する多層基板14間のバス配線の接続は、ランド7を介してワイヤー15によってワイヤーボンディングされている。ワイヤー15として、Au、Al、Cu等の金属またはそれらの金属の合金(Be、Si、Mg等を含有するものも含む)を使用できる。ワイヤーボンディングされる幅は多層基板の幅以内に納まり、図4に示すようにパネル16の外形以内に納まるようにコンパクトに搭載される。
【0041】
また、ここで使用する接続部材19は図21に示すような異方性導電膜でもよく、主に導電粒子32と接着剤33より構成されていて、接着剤33の厚み(h)は導電粒子32の粒子径(d)より薄くなっている。また、図22に示すように異方性導電膜31がセパレータ34(テフロン(登録商標)、PET等のシート(フィルム)、紙等)の上に形成されたものでもよい。この導電粒子32は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独または複数の混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Au、Cu、Fe等の単独または複数のメッキをした粒子、カーボン粒子等であり、粒子径(d)は0.001mmから0.020mm程度のものである。また、この接着剤27はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独、または複数の混合または化合物の接着剤であり、厚み(h)は0.0005mmから0.018mm程度である。
【0042】
この異方性導電膜31をパネル端子18と多層基板14の接続端子13との間に配置し、異方性導電膜31に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプの接着剤を使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、異方性導電膜31にUV硬化性タイプの接着剤を使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18(ガラス側)側からUV照射して硬化させて接続している。多層基板14の接続端子13の厚み(k)が導電粒子32の粒子径(d)より薄い場合(特に接続端子ピッチが0.1mm以下の場合に顕著である)においても、接着剤33が充分に圧着時に排除され、パネル端子18と多層基板14の接続端子13が導電粒子32によって確実に電気的に接続されている(図24参照)。この接続状態を接着剤33が保持し、充分な接続信頼性を確保している。
【0043】
他の接続部材として、図23に示すように導電粒子32と接着剤33を含む液状、またはペースト状の異方性導電接着剤35を印刷方法、ディスペンサを使ったディスペンス方法等の公知の方法により、パネル端子18の接続部分に配置する。この時、異方性導電接着剤35の粘度、チキソ性等を制御して、接着剤33の厚み(h)が導電粒子32の粒子径(d)より薄くなるようにし、上記異方性導電膜の圧着接続と同様な方法により、図24に示すように接続信頼性の高い接続ができる。
【0044】
また、パネル端子18の露出部分を腐食から守るために、モールド21が施されている。合わせてモールド21は多層基板14をパネルに固定する役割も持っている。このモールド材としては、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプまたはそれらの併用タイプである。
【0045】
隣接する多層基板14間のバス配線の接続は、ランド7を介してワイヤー15によってワイヤーボンディングされている。ワイヤー15として、Au、Al、Cu等の金属またはそれらの金属の合金(Be、Si、Mg等を含有するものも含む)を使用できる。ワイヤーボンディングされる幅は多層基板の幅以内に納まり、図4に示すようにパネル16の外形以内に納まるようにコンパクトに搭載される。
【0046】
このように、本実施例の多層基板を用いることによって、従来、TAB方式では別のバス基板を用いてバス配線のクロス配線を行っていたものを、同一多層基板内でクロス配線を処理できている。したがって、基板内の配線を高密度にすることによってTAB方式よりコンパクト化が可能であり、さらに別のバス基板を使わないため低価格化が可能である。
【0047】
また、従来のCOG方式ではパネル基板上でバス配線のクロス配線を行っていたため、バス配線のエリアが広く必要であり、また配線抵抗値を低くするために金属配線が必要でありコスト高となるのに対して、本実施例の多層基板を用いることによって、COG方式よりバス配線エリアの省スペース化、および低価格化が可能である。
【0048】
〔実施例2〕
本実施例を図5を用いて説明する。
【0049】
図5は本発明の液晶表示装置において、液晶駆動用半導体チップを多層基板表面にワイヤーボンディングした一実施例の多層基板を分解して示した斜視図である。
【0050】
多層基板の第1の層1の表面に、液晶駆動用半導体チップ4の入出力パッドに対応して入力配線5および出力配線8にワイヤーボンディング用ランド22が形成されている。その他、パターン、スルーホール、多層基板の形成方法、構成および構造は、実施例1と同様である。
【0051】
液晶駆動用半導体チップの裏面を多層基板の表面に固定し液晶駆動用半導体チップ4の入出力パッドとそれぞれに対応する多層基板の第1の層1の表面のランド22をワイヤーボンディングする。ワイヤー23は実施例1の多層基板間の接続に使用したものと同様なものが使用可能である。また、図示は省略してあるが実施例1と同様にボンディング部およびワイヤー部を保護、補強のためにモールドしてある。
【0052】
さらに、隣接する多層基板間のバス配線の接続は、実施例1と同様にワイヤーボンディングされている。また、同様に図示は省略してあるが実施例1と同様にボンディング部およびワイヤー部を保護、補強のためにモールドしてある。
【0053】
このように、本実施例の多層基板を用いることによっても、従来のTAB方式、COG方式より、実施例1と同様に、コンパクト化、低価格化が可能である。
〔実施例3〕
本実施例を図6を用いて説明する。
【0054】
図6は本発明の液晶表示装置において、実施例1と同様に、液晶駆動用半導体チップ4を多層基板表面にフェイスダウンボンディングした多層基板14を液晶表示パネルのパネル端子18に異方性導電膜19を使って接続されている。接続部の主要部分は実施例1の図4と同様である。ただし、多層基板の第1の層1の入力配線の先端はワイヤーボンディング用のランドではなく、ヒートシール、またはフレキシブル基板を接続するのに適した形状をしている。
【0055】
隣接する多層基板14間のバス配線の接続は、接続基板24を使って接続している。接続基板24としてはヒートシール、またはフレキシブル基板を用いることができる。
【0056】
接続基板24の接続される幅は多層基板14の幅以内に納まり、実施例1の図4に示すように、同様にパネル16の外形以内に納まるようにコンパクトに搭載される。
【0057】
このように、本実施例の多層基板を用いることによっても、従来のTAB方式、COG方式より、実施例1と同様に、コンパクト化、低価格化が可能である。また、液晶駆動用半導体チップの多層基板表面への接続、隣接する多層基板間の電気的接続については、実施例1、2、および3に示すものをそれぞれに組み合わせて使用することも同様に可能であり、それぞれの場合においても同様にコンパクト化、低価格化が可能である。
【0058】
その他に、本実施例で用いた半導体チップを実装した多層基板、およびその多層基板を他の表示装置または電子印字装置に実装することは、半導体チップの種類をプラズマディスプレイ駆動用半導体チップ、またはEL駆動用半導体チップに換えることによって、プラズマディスプレイ、またはEL表示装置に同様に適用できる。また、サーマルヘッド駆動用半導体チップを同様に多層基板に実装し、その多層基板をサーマルヘッドに同様に接続することで電子印字装置に適用できる。
【0059】
〔実施例4〕
本実施例を図4、図7、図8、図9、図10を用いて説明する。
【0060】
図7は本発明の液晶表示装置において、液晶駆動用半導体チップを多層基板表面にフェイスダウンボンディングした他の一実施例の多層基板を分解して示した斜視図である。
【0061】
1、2、3は本実施例の多層(3層)基板の各層で、1は第1の層、2は第2の層、3は第3の層であり、液晶駆動用半導体チップ4は公知の方法(例えば、半導体のAuバンプをAgペーストを用いて基板に接続する方法、または異方性導電膜を用いる方法、半田によるフリップチップ方法等)により第1の層1の表面にフェイスダウンボンディングされている。ボンディング後は、液晶駆動用半導体チップ4の周囲および液晶駆動用半導体チップ4と第1の層1の表面との間は腐食防止および補強のためにモールド20を施してある。このモールド材として、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ等またはそれらの併用タイプである。第1の層1の表面には、液晶駆動用半導体チップ4の入力パッドに対応する入力配線5がパターニングされている。また、入力配線5はスルーホール6およびスルーホール25を介して第2の層2のバス配線10に接続されている。さらに、第3の層のスルーホール26を介して、第3の層の裏面の接続端子27に接続されている。この接続端子27は、パネル上のバス配線28の接続端子29に接続するように適正な形状、大きさ、厚みになっていて、さらにパネルとの接続端子13の配列された多層基板14の辺とおおむね直角になっている辺側に配列されている。図では一列配列となっているが、複数の配列になってもよい。
【0062】
また、第1の層1の表面には、液晶駆動用半導体チップ4の出力パッドに対応する出力配線8がパターニングされている。ここで、液晶駆動用半導体チップ4の出力パッドピッチよりパネルの端子ピッチの方が大きいため、それぞれの出力パッドとパネルの端子が対応するように第1の層1上でパターンを広げて配線されている。さらに、出力配線8の先端にスルーホール9を形成し、第2の層2のスルーホール11を通り、第3の層3のスルーホール12を介してパネルとの接続端子13に接続している。ここでは3層の多層基板における半導体チップのパッドピッチとパネルの端子ピッチの整合方法の一例を示したが、一層だけでなく複数層(2層以上)に渡って整合させてもよい。
【0063】
なお、第1の層1、第2の層2、第3の層3の各層はアルミナ基材の低温同時焼成セラミック基板である。厚みはそれぞれ0.25mmのものを使用した。入力配線5、出力配線8、バス配線10はAu、Ag、AgPd、Cu等の単独またはそのいくつかの複合物の金属ペーストの焼成物である。また、スルーホール6、9、11、12、25、26も同様にAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。また、接続端子13、27も同様にAu、Ag、AgPd、Cu等の単独またはそのいくつかの複合物の金属ペーストの焼成物である。それらはそれぞれの層毎に公知の印刷方式によりパターニングされ、各層を重ね合わせ、焼成して一体化し完成している。それぞれのパターニング焼成された金属の厚みは通常0.001mmから0.05mm程度であるが、抵抗値を下げるために0.05mmから0.2mm程度にしてもよい。
【0064】
ただし、第1の層1の表面の入力配線5、出力配線8および第3の層3の裏面の接続端子13、27は配線ピッチ、寸法精度等によっては、Au、Ag、AgPd、Cu等の単独またはそのいくつかの複合物の金属ペーストの全面印刷後、フォトリソ等によってパターン形成してもよい。この時のパターン厚みは0.001mmから0.2mm程度である。または印刷方式ではなくAu、Ag、Cu等の蒸着、またはスパッタ等による薄膜形成後、フォトリソ、メッキ等の工程によってパターン形成してもよい。この時のパターン厚みは0.0005mmから0.1mm程度である。
【0065】
図8は図7に示した一実施例の多層基板を液晶表示パネルに接続する主要部分を分解して示す。また、接続部の主要部分の断面(図8のx−x断面)は実施例1と同様に図4のようになる。パネル16において、多層基板14が搭載される部分に対応して、パネル上に接続端子18およびバス配線28とその端部に接続端子29がパターニングされている。図8では、直線パターンで示してあるが配線抵抗や接続抵抗等の低抵抗化を考慮して配線可能なエリアいっぱいに有効にパターニングしてもよい。パネル上のバス配線28はこの多層基板間をつなぐバス配線の役割をしている。
【0066】
図9は図8の実施例とほぼ同じであるが、多層基板14の接続端子13がパネル16の内側に配置されている。接続部の主要部分の断面(図9のy−y断面)は図10のようになり、パネル端子18からパネル内部への配線長は図4の実施例より短くなり、配線抵抗値を小さくする効果がある。
【0067】
この多層基板14の接続端子13とパネル端子18、および接続端子27とパネル端子29は、接続部材19によって接続が取られている。接続部材19は電気的接続を確保していると同時にある程度多層基板14のパネルへの固定も兼ねている。
【0068】
ここで使用する接続部材19は異方性導電膜であり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独またはそのいくつかの混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単独またはそのいくつかをメッキした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独またはそのいくつかの混合または化合物である。この異方性導電膜をパネル端子18と多層基板14の接続端子13、27との間に配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、この異方性導電膜にUV硬化性タイプを使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18、29(ガラス側)側からUV照射して硬化させる。この加圧ヘッドの形状を接続端子13、27の配列形状に合わせてコの字形状の一体または複数体にすれば、1回の加圧工程でこの多層基板14の入出力端子をパネル端子18、29とそれぞれ一括で接続できる。
【0069】
他の接続部材として、異方性導電接着剤があり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独またはそのいくつかの混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単独またはそのいくつかをメッキした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独またはそのいくつかの混合または化合物である。この異方性導電接着剤は液状、またはペースト状であり、印刷方法、ディスペンサを使ったディスペンス方法等の公知の方法により、パネル端子16の接続部分に配置する。異方性導電接着剤に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、この異方性導電接着剤にUV硬化性タイプを使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18、29(ガラス側)側からUV照射して硬化させる。この加圧ヘッドの形状を接続端子13、27の配列形状に合わせてコの字形状の一体または複数体にすれば、1回の加圧工程でこの多層基板14の入出力端子をパネル端子18、29とそれぞれ一括で接続できる。
【0070】
また、パネル端子18、28、29の露出部分を腐食から守るために、モールド21が施されている。合わせてモールド21は多層基板14をパネルに固定する役割も持っている。このモールド材は、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物等であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ等またはそれらの併用タイプである。
【0071】
図4に示すようにパネル16の外形以内に納まるようにコンパクトに搭載される。
【0072】
このように、多層基板間の導通をとる手段として、パネル上にバス配線をすることは、このバス配線がパネルの他の配線パターンと同時に形成されため、別な工程は必要ない。また、ヒートシール等の別な部品も必要ない。さらに、入出力端子の接続を一括でできるため接続工数が削減される。
【0073】
〔実施例5〕
本実施例を図4、図10、図11、図12、図13、図14を用いて説明する。
【0074】
図11は本発明の液晶表示装置において、液晶駆動用半導体チップを多層基板表面にフェイスダウンボンディングした他の一実施例の多層基板を分解して示した斜視図である。
【0075】
1、2、3は本実施例の多層(3層)基板の各層で、1は第1の層、2は第2の層、3は第3の層であり、液晶駆動用半導体チップ4は公知の方法(例えば、半導体のAuバンプをAgペーストを用いて基板に接続する方法、または異方性導電膜を用いる方法、半田によるフリップチップ方法等)により第1の層1の表面にフェイスダウンボンディングされている。ボンディング後は、液晶駆動用半導体チップ4の周囲および液晶駆動用半導体チップ4と第1の層1の表面との間は腐食防止および補強のためにモールド20を施してある。このモールド材として、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ等またはそれらの併用タイプである。第1の層1の表面には、液晶駆動用半導体チップ4の入力パッドに対応する入力配線5がパターニングされている。また、入力配線5はスルーホール6およびスルーホール25を介して第2の層2のバス配線10に接続されている。さらに、バス配線10は第2の層2のスルーホール30に接続され、さらに、スルーホール30と第3の層のスルーホール26を介して、第3の層の裏面の接続端子27に接続されている。この接続端子27は、接続端子13と同じ並びになるように配列されている。また、この形状、大きさ、厚みもほぼ類似している。図11では、接続端子13と27は同一形状、同一ピッチで配列されているものを示しているが、それぞれの端子内、端子間で異なっていてもよい。また、スルーホール13、26は一列に配列したものを示しているが、複数列に配列してもよい。
【0076】
また、第1の層1の表面には、液晶駆動用半導体チップ4の出力パッドに対応する出力配線8がパターニングされている。ここで、液晶駆動用半導体チップ4の出力パッドピッチよりパネルの端子ピッチの方が大きいため、それぞれの出力パッドとパネルの端子が対応するように第1の層1上でパターンを広げて配線されている。さらに、出力配線8の先端にスルーホール9を形成し、第2の層2のスルーホール11を通り、第3の層3のスルーホール12を介してパネルとの接続端子13に接続している。ここでは3層の多層基板における半導体チップのパッドピッチとパネルの端子ピッチの整合方法の一例を示したが、一層だけでなく複数層(2層以上)に渡って整合させてもよい。
【0077】
なお、第1の層1、第2の層2、第3の層3の各層はアルミナ基材の低温同時焼成セラミック基板である。厚みはそれぞれ0.25mmのものを使用した。入力配線5、出力配線8、バス配線10はAu、Ag、AgPd、Cu等の単独またはそのいくつかの複合物の金属ペーストの焼成物である。また、スルーホール6、9、11、12、25、26、30も同様にAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。また、接続端子13、27も同様にAu、Ag、AgPd、Cu等の単独またはそのいくつかの複合物の金属ペーストの焼成物である。それらはそれぞれの層毎に公知の印刷方式によりパターニングされ、各層を重ね合わせ、焼成して一体化し完成している。それぞれのパターニング焼成された金属の厚みは通常0.001mmから0.05mm程度であるが、抵抗値を下げるために0.05mmから0.2mm程度にしてもよい。
【0078】
ただし、第1の層1の表面の入力配線5、出力配線8および第3の層3の裏面の接続端子13、27は配線ピッチ、寸法精度等によっては、Au、Ag、AgPd、Cu等の単独またはそのいくつかの複合物の金属ペーストの全面印刷後、フォトリソ等によってパターン形成してもよい。この時のパターン厚みは0.001mmから0.2mm程度である。または印刷方式ではなくAu、Ag、Cu等の蒸着、またはスパッタ等による薄膜形成後、フォトリソ、メッキ等の工程によってパターン形成してもよい。この時のパターン厚みは0.0005mmから0.1mm程度である。
【0079】
図12は図11に示した一実施例の多層基板を液晶表示パネルに接続する主要部分を分解して示す。また、接続部の主要部分の断面(図12のX−X断面)は実施例1と同様に図4のようになる。パネル16において、多層基板14が搭載される部分に対応して、パネル上に接続端子18およびバス配線28とその端部に接続端子29がパターニングされている。接続端子18と29は直線上に配置されている。図12では、バス配線28を実線で簡略表示しているが、配線抵抗や接続抵抗等を考慮してパターン幅等を変えて、各配線間の抵抗値を均一化している。パネル上のバス配線28はこの多層基板間をつなぐバス配線の役割をしている。
【0080】
この多層基板14の接続端子13とパネル端子18、および接続端子27とパネル端子29は、接続部材19によって接続が取られている。接続部材19は電気的接続を確保していると同時にある程度多層基板14のパネルへの固定も兼ねている。
【0081】
ここで使用する接続部材19は異方性導電膜であり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独またはそのいくつかの混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単独またはそのいくつかをメッキした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独またはそのいくつかの混合または化合物である。この異方性導電膜をパネル端子18と多層基板14の接続端子13、27との間に配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、この異方性導電膜にUV硬化性タイプを使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18、29(ガラス側)側からUV照射して硬化させる。この接続端子13、27が一直線状に配置されているため、この加圧ヘッドの形状は一文字形状でよく、簡単な圧着接続装置で接続が可能である。また、1回の加圧工程でこの多層基板14の入出力端子をパネル端子18、29とそれぞれ一括で接続できる。
【0082】
他の接続部材として、異方性導電接着剤があり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独またはそのいくつかの混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単独またはそのいくつかをメッキした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独またはそのいくつかの混合または化合物である。この異方性導電接着剤は液状、またはペースト状であり、印刷方法、ディスペンサを使ったディスペンス方法等の公知の方法により、パネル端子18の接続部分に配置する。異方性導電接着剤に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、この異方性導電接着剤にUV硬化性タイプを使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18、29(ガラス側)側からUV照射して硬化させる。この接続端子13、27が一直線状に配置されているため、この加圧ヘッドの形状は一文字形状でよく、簡単な圧着接続装置で接続が可能である。また、1回の加圧工程でこの多層基板14の入出力端子をパネル端子18、29とそれぞれ一括で接続できる。
【0083】
また、パネル端子18、28、29の露出部分を腐食から守るために、モールド21が施されている。合わせてモールド21は多層基板14をパネルに固定する役割も持っている。このモールド材は、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物等であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ等またはそれらの併用タイプである。
【0084】
図4に示すようにパネル16の外形以内に納まるようにコンパクトに搭載される。
【0085】
このように、多層基板間の導通をとる手段として、パネル上にバス配線をすることは、このバス配線がパネルの他の配線パターンと同時に形成されため、別な工程は必要ない。また、ヒートシール等の別な部品も必要ない。さらに、入出力端子の接続を一括でできるため接続工数が削減される。
【0086】
図13は図12の実施例とほぼ同じであるが、多層基板14の接続端子13がパネル16の内側に配置されている。接続部の主要部分の断面(図13のY−Y断面)は図10のようになり、パネル端子18からパネル内部への配線長は図4の実施例より短くなり、配線抵抗値を小さくする効果がある。
【0087】
この多層基板14の接続端子13とパネル端子18、および接続端子27とパネル端子29は、接続部材19によって接続が取られている。接続部材19は電気的接続を確保していると同時にある程度多層基板14のパネルへの固定も兼ねている。
【0088】
ここで使用する接続部材19は異方性導電膜であり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独またはそのいくつかの混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単独またはそのいくつかをメッキした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独またはそのいくつかの混合または化合物である。この異方性導電膜をパネル端子18と多層基板14の接続端子13、27との間に配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、この異方性導電膜にUV硬化性タイプを使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18、29(ガラス側)側からUV照射して硬化させる。この接続端子13、27が一直線状に配置されているため、この加圧ヘッドの形状は一文字形状でよく、簡単な圧着接続装置で接続が可能である。また、1回の加圧工程でこの多層基板14の入出力端子をパネル端子18、29とそれぞれ一括で接続できる。
【0089】
他の接続部材として、異方性導電接着剤があり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独またはそのいくつかの混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単独またはそのいくつかをメッキした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独またはそのいくつかの混合または化合物である。この異方性導電接着剤は液状、またはペースト状であり、印刷方法、ディスペンサを使ったディスペンス方法等の公知の方法により、パネル端子18の接続部分に配置する。異方性導電接着剤に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、この異方性導電接着剤にUV硬化性タイプを使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18、29(ガラス側)側からUV照射して硬化させる。この接続端子13、27が一直線状に配置されているため、この加圧ヘッドの形状は一文字形状でよく、簡単な圧着接続装置で接続が可能である。また、1回の加圧工程でこの多層基板14の入出力端子をパネル端子18、29とそれぞれ一括で接続できる。
【0090】
また、パネル端子18、28、29の露出部分を腐食から守るために、モールド21が施されている。合わせてモールド21は多層基板14をパネルに固定する役割も持っている。このモールド材は、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物等であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ等またはそれらの併用タイプである。
【0091】
図10に示すようにパネル16の外形以内に納まるようにコンパクトに搭載される。
【0092】
このように、多層基板間の導通をとる手段として、パネル上にバス配線をすることは、このバス配線がパネルの他の配線パターンと同時に形成されため、別な工程は必要ない。また、ヒートシール等の別な部品も必要ない。さらに、入出力端子の接続を一括でできるため接続工数が削減される。
【0093】
図14は図12の実施例とほぼ同じであるが、パネル上のバス配線28が多層基板14の搭載されるエリアだけではなく、パネル内部の表示に影響のないエリアにも配線されている。したがって、バス配線28に使えるエリアが広くなり、配線抵抗値をより小さくするように、多層基板14の搭載エリアを大きくすることなしにバス配線幅を大きくすることが可能である。ここでバス配線の抵抗値を小さくすることは液晶表示装置の表示品質を向上させる効果がある。接続部の主要部分の断面(図14のZ−Z断面)は図10のようになり、多層基板14の搭載エリアをよりコンパクトにできた、表示品質のよい液晶表示装置とすることができる。
【0094】
この多層基板14の接続端子13とパネル端子18、および接続端子27とパネル端子29は、接続部材19によって接続が取られている。接続部材19は電気的接続を確保していると同時にある程度多層基板14のパネルへの固定も兼ねている。
【0095】
ここで使用する接続部材19は異方性導電膜であり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独またはそのいくつかの混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単独またはそのいくつかをメッキした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独またはそのいくつかの混合または化合物である。この異方性導電膜をパネル端子18と多層基板14の接続端子13、27との間に配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、この異方性導電膜にUV硬化性タイプを使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18、29(ガラス側)側からUV照射して硬化させる。この接続端子13、27が一直線状に配置されているため、この加圧ヘッドの形状は一文字形状でよく、簡単な圧着接続装置で接続が可能である。また、1回の加圧工程でこの多層基板14の入出力端子をパネル端子18、29とそれぞれ一括で接続できる。
【0096】
他の接続部材として、異方性導電接着剤があり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独またはそのいくつかの混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pb等の単独またはそのいくつかをメッキした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独またはそのいくつかの混合または化合物である。この異方性導電接着剤は液状、またはペースト状であり、印刷方法、ディスペンサを使ったディスペンス方法等の公知の方法により、パネル端子18の接続部分に配置する。異方性導電接着剤に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、この異方性導電接着剤にUV硬化性タイプを使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18、29(ガラス側)側からUV照射して硬化させる。この接続端子13、27が一直線状に配置されているため、この加圧ヘッドの形状は一文字形状でよく、簡単な圧着接続装置で接続が可能である。また、1回の加圧工程でこの多層基板14の入出力端子をパネル端子18、29とそれぞれ一括で接続できる。
【0097】
また、パネル端子18、28、29の露出部分を腐食から守るために、モールド21が施されている。合わせてモールド21は多層基板14をパネルに固定する役割も持っている。このモールド材は、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物等であり、溶剤タイプ、熱硬化タイプ、光硬化タイプ等またはそれらの併用タイプである。
【0098】
図10に示すようにパネル16の外形以内に納まるようにコンパクトに搭載される。
【0099】
このように、多層基板間の導通をとる手段として、パネル上にバス配線をすることは、このバス配線がパネルの他の配線パターンと同時に形成されるため、別な工程が必要ないこと、またヒートシール等の別な部品も必要ないこと、さらに、入出力端子の接続を一括でできるため接続工数が削減されること等により、より安く液晶表示装置を供給できる。
【0100】
さらに、本実施例の多層基板を用いることによって、従来、TAB方式では別のバス基板を用いてバス配線のクロス配線を行っていたものを、同一多層基板内でクロス配線を処理できている。したがって、基板内の配線を高密度にすることによってTAB方式よりコンパクト化が可能であり、さらに別のバス基板を使わないため低価格化が可能である。
【0101】
また、従来のCOG方式ではパネル基板上でバス配線のクロス配線を行っていたため、バス配線のエリアが広く必要であり、また配線抵抗値を低くするために金属配線が必要でありコスト高となるのに対して、本実施例の多層基板を用いることによって、COG方式よりバス配線エリアの省スペース化、および低価格化が可能である。
【0102】
〔実施例6〕
以下本実施例を図15、図16、図17、図18を用いて説明する。
【0103】
図15は本発明の液晶表示装置において、2個の液晶駆動用半導体チップをひとつの多層基板表面にフェイスダウンボンディングした一実施例の多層基板を分解して示した斜視図である。
【0104】
1、2、3は本実施例の多層(3層)基板の各層で、1は第1の層、2は第2の層、3は第3の層であり、液晶駆動用半導体チップ4、4’は公知の方法(例えば、半導体のAuバンプをAgペーストを用いて基板に接続する方法、または異方性導電膜を用いる方法、または半田バンプを用いたフリップチップ方法等)により第1の層1の表面にフェイスダウンボンディングされている。ボンディング後は、液晶駆動用半導体チップ4、4’の周囲および液晶駆動用半導体チップ4、4’と第1の層1の表面との間は腐食防止および補強のためにモールド20を施してある。このモールド材として、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプまたはそれらの併用タイプである。第1の層1の表面には、液晶駆動用半導体チップ4、4’の入力パッドに対応する入力配線5、5’がパターニングされている。また、入力配線5、5’はスルーホール6を介して第2の層2のバス配線10に接続されている。さらに、入力配線5、5’の先端には隣接の他の同様な多層基板とワイヤーボンディングするためのランド7が形成されている。
【0105】
また、第1の層1の表面には、液晶駆動用半導体チップ4、4’の出力パッドに対応する出力配線8、8’がパターニングされている。ここで、液晶駆動用半導体チップ4、4’の出力パッドピッチよりパネルの端子ピッチの方が大きいため、それぞれの出力パッドとパネルの端子が対応するように第1の層1上でパターンを広げて配線されている。さらに、出力配線8、8’の先端にスルーホール9を形成し、第2の層2のスルーホール11を通り、第3の層3のスルーホール12を介してパネルとの接続端子13に接続している。
【0106】
なお、第1の層1、第2の層2、第3の層3の各層はアルミナ基材の低温同時焼成セラミック基板である。厚みはそれぞれ0.25mmのものを使用した。入力配線5、5’、出力配線8、8’、バス配線10はAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。また、スルーホール6、9、11、12も同様にAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。また、ランド7、接続端子13も同様にAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。それらはそれぞれの層毎に公知の印刷方式によりパターニングされ、各層を重ね合わせ、焼成して一体化し完成している。それぞれのパターニング焼成された金属の厚みは通常0.001mmから0.05mm程度であるが、抵抗値を下げるために0.05mmから0.2mm程度にしてもよい。
【0107】
ただし、第1の層1の表面の入力配線5、、5’、ランド7、出力配線8、8’および第3の層3の裏面の接続端子13は配線ピッチ、寸法精度等によっては、Au、Ag、AgPd、Cu等の金属ペーストの全面印刷後、フォトリソ等によってパターン形成してもよい。この時のパターン厚みは0.001mmから0.2mm程度である。または印刷方式ではなくAu、Ag、Cu等の蒸着、またはスパッタ等による薄膜形成後、フォトリソ、メッキ等の工程によってパターン形成してもよい。この時のパターン厚みは0.0005mmから0.1mm程度である。
【0108】
このように、ひとつの多層基板に2個の液晶駆動用半導体チップをボンディングすることは、ひとつの多層基板に1個の液晶駆動用半導体チップをボンディングしたもの2個分と比較すると、入出力配線を効率よく配線でき、半導体チップも効率よく配置できるため、必要な多層基板の面積は小さくなり、部品費を安くできる。また、多層基板を個々にばらす(ダイシング、またはブレイク等)工数や半導体チップをボンディング、モールドするための多層基板のセット、リセットの工数等も削減でき、コストダウンができる。
【0109】
図16は図15に示した一実施例の多層基板を液晶表示パネルに接続した一実施例を示す。
【0110】
図17は図16の接続部の主要部分を拡大して示す。
【0111】
図18は図16の接続部の主要部分の断面を示す。
【0112】
液晶表示のパネル(例えば640*480ドット表示)16に図15に示した一実施例の多層基板14をX側に8個、Y側に5個をそれぞれパネル端子18に接続してある。ただし、図16ではX側の4個とY側の5個は表示していない。多層基板14の端子13とパネル端子18は、接続部材19によって接続が取られている。導電部材19は電気的接続を確保していると同時にある程度多層基板14のパネルへの固定も兼ねている。
【0113】
ここで使用する接続部材19は異方性導電膜であり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独または複数の混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Au、Cu、Fe等の単独または複数のメッキをした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独または複数の混合または化合物である。この異方性導電膜をパネル端子18と多層基板14の接続端子13との間に配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプの接着剤を使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、異方性導電膜にUV硬化性タイプの接着剤を使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18(ガラス側)側からUV照射して硬化させる。
【0114】
他の接続部材として、異方性導電接着剤があり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独または複数の混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Au、Cu、Fe等の単独または複数のメッキをした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独または複数の混合または化合物である。この異方性導電接着剤は液状、またはペースト状であり、印刷方法、ディスペンサを使ったディスペンス方法等の公知の方法により、パネル端子16の接続部分に配置する。異方性導電接着剤に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプの接着剤を使った場合には加熱加圧ヘッドを多層基板14に押し当てることによって硬化接続される。また、異方性導電接着剤にUV硬化性タイプの接着剤を使った場合には加圧ヘッドを多層基板14に押し当て、パネル端子18(ガラス側)側からUV照射して硬化させる。
【0115】
また、パネル端子18の露出部分を腐食から守るために、モールド21が施されている。合わせてモールド21は多層基板14をパネルに固定する役割も持っている。このモールド材としては、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプまたはそれらの併用タイプである。
【0116】
隣接する多層基板14間のバス配線の接続は、ランド7を介してワイヤー15によってワイヤーボンディングされている。ワイヤー15として、Au、Al、Cu等の金属またはそれらの金属の合金(Be、Si、Mg等を含有するものも含む)を使用できる。ワイヤーボンディングされる幅は多層基板の幅以内に納まり、図18に示すようにパネル16の外形以内に納まるようにコンパクトに搭載される。
【0117】
ここで、ひとつの多層基板に2個の液晶駆動用半導体チップをボンディングしたものを使用しているので、 ひとつの多層基板に1個の液晶駆動用半導体チップをボンディングしたものを接続した場合より、多層基板間の接続箇所は、8箇所削減(14箇所から6箇所になっている)できている。これにともなって、ワイヤー15の部材の削減、およびワイヤーボンディングの工数の削減ができている。
【0118】
このように、本実施例の多層基板を用いることによって、従来、TAB方式では別のバス基板を用いてバス配線のクロス配線を行っていたものを、同一多層基板内でクロス配線を処理できている。したがって、基板内の配線を高密度にすることによってTAB方式よりコンパクト化が可能であり、さらに別のバス基板を使わないため低価格化が可能である。
【0119】
また、従来のCOG方式ではパネル基板上でバス配線のクロス配線を行っていたため、バス配線のエリアが広く必要であり、また配線抵抗値を低くするために金属配線が必要でありコスト高となるのに対して、本実施例の多層基板を用いることによって、COG方式よりバス配線エリアの省スペース化、および低価格化が可能である。
【0120】
〔実施例7〕
本実施例を図19を用いて説明する。
【0121】
図19は本発明の液晶表示装置において、2個の液晶駆動用半導体チップをひとつの多層基板表面にワイヤーボンディングした一実施例の多層基板を分解して示した斜視図である。
【0122】
多層基板の第1の層1の表面に、液晶駆動用半導体チップ4、4’の入出力パッドに対応して入力配線5、5’および出力配線8、8’にワイヤーボンディング用ランド22が形成されている。その他、パターン、スルーホール、多層基板の形成方法、構成および構造は、実施例1と同様である。
【0123】
液晶駆動用半導体チップの裏面を多層基板の表面に固定し液晶駆動用半導体チップ4、4’の入出力パッドとそれぞれに対応する多層基板の第1の層1の表面のランド22をワイヤーボンディングする。ワイヤー23は実施例6の多層基板間の接続に使用したものと同様なものが使用可能である。また、図示は省略してあるが実施例6と同様にボンディング部およびワイヤー部を同様な材質のモールド材でモールドしてある。
【0124】
さらに、隣接する多層基板間のバス配線の接続は、実施例6と同様にワイヤーボンディングされている。同様に、図示は省略してあるが実施例6と同様にボンディング部およびワイヤー部を同様な材質のモールド材でモールドしてある。
【0125】
このように、本実施例の多層基板を用いることによっても、従来のTAB方式、COG方式より、実施例6と同様に、コンパクト化、低価格化が可能である。
〔実施例8〕
本実施例を図20を用いて説明する。
【0126】
図20は本発明の液晶表示装置において、実施例6と同様に、2個の液晶駆動用半導体チップ4、4’をひとつの多層基板表面にフェイスダウンボンディングした多層基板14を液晶表示パネルのパネル端子18に接続部材19を使って接続されている。接続部の主要部分は実施例6の図18と同様である。ただし、多層基板の第1の層1の入力配線の先端はワイヤーボンディング用のランドではなく、ヒートシール、またはフレキシブル基板を接続するのに適した形状をしている。
【0127】
隣接する多層基板14間のバス配線の接続は、接続基板24を使って接続している。接続基板24としてはヒートシール、またはフレキシブル基板を用いることができる。
【0128】
接続基板24の接続される幅は多層基板14の幅以内に納まり、実施例6の図18に示すように、同様にパネル16の外形以内に納まるようにコンパクトに搭載される。
【0129】
このように、本実施例の多層基板を用いることによっても、従来のTAB方式、COG方式より、実施例6と同様に、コンパクト化、低価格化が可能である。
また、液晶駆動用半導体チップの多層基板表面への接続、隣接する多層基板間の電気的接続については、実施例6、7、および8に示すものをそれぞれに組み合わせて使用することも同様に可能であり、それぞれの場合においても同様にコンパクト化、低価格化が可能である。
【0130】
その他に、本実施例の半導体チップを実装した多層基板、およびその多層基板を他の表示装置または電子印字装置に実装することは、半導体チップの種類をプラズマディスプレイ駆動用半導体チップ、またはEL駆動用半導体チップに換えることによって、プラズマディスプレイ、またはEL表示装置に同様に適用できる。また、サーマルヘッド駆動用半導体チップを同様に多層基板に実装し、その多層基板をサーマルヘッドに同様に接続することで電子印字装置に適用できる。
〔実施例9〕
以下本実施例を図25から図28に基づいて具体的に説明する。
【0131】
図25は、本発明の液晶表示装置において、半導体素子を多層基板に実装したものを液晶表示素子に接続した場合の実装構造の一実施例を示す断面図であり、図26はその平面図である。図27は上記の液晶表示素子の端子接続部の詳細平面図である。図28は上記実装構造を用いて構成した場合のカラー液晶表示装置のブロック図である。
【0132】
図25において、液晶表示素子110は内面に行電極郡、列電極郡とカラーフィルターが形成された表示基板であって、それらの間に液晶組成物が封入され、電極端子郡113が形成されている。
【0133】
図25および図26の多層基板1121 、1122 には液晶駆動出力線P11〜P3nおよびバスラインがパターンニング形成され、各基板層の上下導通接続をおこない積層され構成されている。半導体素子1111 、1112 、1113 は接続端子にバンブが形成された液晶駆動用ICであり、それぞれの半導体素子111は多層基板112に形成された接続端子にフェースダウン実装で接続されている。本実施例では、3色のカラー画素に対応するように3個の半導体素子1111、1112 、1113 を実装しているが画素数の増減に適した素子数を選択してもよい。
【0134】
上記多層基板112は各半導体素子の接続のための端子が表面層に、半導体素子1111 の入出力線P11が第1層に半導体素子1112 の入出力線P21が第2層に半導体素子1113 の入出力線P31が第3層に、バスラインが第3層表面に形成されている。また本実施例の多層基板112は三層構造であるが効率的な配線パターンが形成できれば何層でも良いことは言うまでもない。また多層基板112を構成する基板は本実施例では熱膨張による伸縮を考慮してセラミックを使用したがフレキシブル基材であるポリイミドフィルムなどを使用してもよい。
【0135】
図25からも明らかなように、本実施例による半導体素子実装構造によれば液晶表示素子110を駆動させるための配線とバスラインを基板内に形成しているため駆動制御回路基板が不要になり構成部品数がきわめて少なくすみ、部品コストを大幅に削減できるものである。
【0136】
図27より多層基板1121 と液晶表示素子110との接続は、それぞれのカラー画素R(赤)1311 、G(緑)1312 、B(青)1313 毎に引き出された液晶表示素子電極端子郡113と、各画素に対応した半導体素子1111(R用)、1112 (G用)、1113 (B用)に接続され液晶駆動出力線P11(半導体素子1111 の出力)P21(半導体素子1112 の出力)、P31(半導体素子1113 の出力)の延長に形成した多層基板端子郡114を位置合わせして異方性導電接着材115を介して圧着機により180℃、30Kg/Cm2 、20秒の圧着条件で接続されている。
【0137】
カラー表示は駆動方式が高dutyのため白黒表示に比べクロストークが多くコントラストが低下する欠点があるが、本実施例の接続方式によれば各カラー電極毎に独立した半導体素子の出力配線を接続し、適正な駆動波形を供給することができるたためクローストークが少なく高コントラストな表示を得ることができる。
【0138】
図28は本実施例による上記実装構造を用いたカラー液晶表示装置の実施例をブロック図で示したものであり、表示素子110は例えば640×480ドット表示のSTN型カラー液晶表示体、半導体素子1111 〜11112は160出力の液晶駆動用セグメントドライバである。
【0139】
多層基板1121 〜1124 は、半導体素子1111 〜11112をR(赤)、G(緑)、B(青)各色毎に3個づつ実装したものであり、液晶表示素子110の外周に形成された電極端子に4個並列に実装されている。また、半導体素子1111 〜11112が実装された多層基板1121 〜1124 は電源および制御信号を供給するため相互に4箇所で接続されている。
【0140】
上記の実装構造によりカラー液晶表示装置を構成したところ半導体素子の実装構造が高密度化して、コンパクトな液晶表示装置が実現できた。また従来に比較して液晶表示素子間の接続箇所が1/3になり接続信頼性が向上した。
【0141】
本実施例による半導体素子の実装構造により液晶表示装置を構成し信頼性試験をおこなったところTS試験(−30℃,80℃)1000サイクル、TH試験(60℃90%RH)1000時間でも問題は発生せず非常に良好な接続信頼性が実現できた。
【0142】
〔実施例10〕
図29は、本実施例の半導体素子の実装構造を示す主要断面図であり、電子素子として液晶表示素子203(以下LCDという)を用いた実施例を示している。
【0143】
図29において、内部導電層221、入力配線204、出力配線205、バイアホール261、バンプ206等を装備した多層基板202上の所定の位置にLSI201がフェイスダウン方式で実装されている。LSI201の入力・出力の各端子は前記入力配線204及び出力配線205に接続されている。実装されたLSI201は必要に応じて接着剤208で固定し、更に耐湿性等の信頼性を向上させることもできる。多層基板202の内部には内部導電層221があり、スルーホール等で各基板の表裏導通をとり各信号を入力配線204に伝達する役目や内部導通部221をグランドレベルにしてノイズ防止の役割等を果たしている。多層基板202のバンプ206部とLCD203の端子231はACF209を用いて電気的に接続されている。同図ではACF209はバンプ206付近の限られたスペースに用いてあるが多層基板202の全面に渡り用いてもよい。図30は本実施例の実装構造の多層基板202の1個の平面図である。同図においてLSI201の出力端子に接続されている出力配線205は、バイアホール261を通して多層基板の表面から裏面に導通されバンプ206に接続されている。また図31は同多層基板202の1個の平面図であり裏面を示した図である。同図においてLSI出力端子の信号を受けたバンプ206が必要数千鳥に並んで形成されている。ファインピッチに対応すべく出力端子ピッチを小さくする場合には同図の2列の千鳥配列を3列4列と増やすことにより実現可能となる。
本実施例での各部品・部材の特徴は次のとおりである。
LSI 201…外形サイズが正方形に近い構造のもの、外形短辺と長辺の比が1:5以上の細長く後者では入力端子と出力端子が極力一辺に集中しているものを使用。各端子にはバンプ付きのものを使用。
多層基板202…材料としてセラミクス・ガラスエポキシ樹脂等を使用。積層数は3枚。
電子素子203…液晶表示素子等の電子素子。
入力配線204…Auのみ、AgPd、CuベースにNi・Auメッキを施したもの等
出力配線205…入力配線204と同様。形成方法はスルーホール内部に導電材料を充填後、ハーフカットする方法と印刷により多層基板側面に形成する方法の2種類で行った。
出力端子205a…同上
バンプ206 …入力配線204と同様。バンプ形状は円、四角形等で登頂部にはフラット面があることが望ましい。バンプのサイズは当然ながら配線パターンピッにより変わるが絶縁性を保てる中で最大サイズにするのが望ましい。
モールド208…エポキシ系接着剤
ACF 209…熱硬化型ACF:日立化成社製の品番AC6000番系、7000番系
接着剤 211…紫外線硬化型接着剤、熱硬化型エポキシ系接着剤
図32は、本発明の半導体素子の実装構造及び実装方法を用いたLCDモジュールの一実施例を示す平面図である。同図においてLCD203の端子に複数の多層基板202が実装してある。本実施例では、各多層基板202間の接続はAu・Cu・Al等の導電ワイヤーを用いてワイヤーボンディングして接続したがヒートシールやFPCを用いた方法でもよい。同図のように大型のLCDにおいても本実装構造を用いることにより非常にコンパクトな実装エリアを実現している。
【0144】
〔実施例11〕
図33は、本実施例の半導体素子の実装構造を示す主要断面図であり、電子素子としてLCD203を用いた実施例を示している。実施例10に対して多層基板202をバンプ206がLCD203側にくるように実装してある点が特徴である。
【0145】
〔実施例12〕
図34は、本実施例の半導体素子の実装構造を示す主要断面図であり、電子素子としてLCD203を用いた実施例を示している。実施例10に対して多層基板202の出力配線205をバイアホールではなく側面配線251で導通し、裏面のバンプ206に接続してある点が特徴である。
【0146】
〔実施例13〕
図35は、本発明の半導体素子の実装構造を用いた感熱式電子印字装置(以下電子印字装置と言う)の一実施例を示す平面図である。同図において電子印字素子であるサーマルプリンタヘッド213の端子に複数の多層基板202が実装されている。また図36は、本実施例の電子印字装置を示す平面図であり、LCDの場合と同様に非常にコンパクトな実装エリアを実現している。
【0147】
〔実施例14〕
図37は、本発明の半導体素子の実装構造を用いた電子印字装置の一実施例を示す平面図である。実施例13に対して多層基板202を1枚の一体基板にしたことが特徴である。
【0148】
〔実施例15〕
図38は、本発明の半導体素子の実装構造を用いた電子印字装置の一実施例を示す断面図である。実施例13に対して実施例12と同様の多層基板202を用いたことが特徴である。
【0149】
〔実施例16〕
図39は、本発明の半導体素子の実装構造の一実施例を示す主要断面図である。電子素子として液晶表示素子を用いた実施例である。図39において、内部導電層221、入力配線204、出力配線205を装備した多層基板202上の所定の位置にLSI201がフェイスダウン方式で実装され、LSI201の入力・出力の各端子は前記入力配線204及び出力配線205に接続されている。実装されたLSI202は必要に応じて接着剤208により更に固定し、耐湿性等の信頼性を向上させても良い。多層基板202の内部には内部導電層221があり、入力配線204にスルーホール等で各基板の表裏導通をとり各信号を伝達する役目や内部導通部221がグランドレベルとなりノイズ防止の役割等を果たしている。
【0150】
多層基板202の出力配線205は延長され多層基板202の側面にまで回り込んで形成され、その側面部が他の電子素子と接続可能な出力端子204aとして形成されている。その出力端子205aと電子素子203(本実施例では液晶表示素子、以下LCDという)はACF209を用いて、多層基板202と電子素子(LCD)203の平面がほぼ垂直になるように実装され電気的に接続されている。多層基板202が実装された後、強度向上のため、接着剤211により多層基板202と電子素子(LCD)203を接着固定してもよい。この実装方法により電子素子203端部の実装エリア寸法Aは2mm以下に収めることが可能である。図40は液晶表示装置の平面図であるが、製品要求特性上、図40のA部の寸法は小さい方が望ましく、特にLCD背面にバックライトを装備する場合等には本実施例の実装構造を用いることにより前記A部の寸法が非常に小さくなるためLCDモジュールとしての商品性を非常に高めることができる。
【0151】
本実施例での各部品・部材の特徴は次のとおりである。
LSI 201…外形サイズが正方形に近い構造のもの、外形短辺と長辺の比が1:5以上の細長く後者では入力端子と出力端子が極力一辺に集中しているものを使用。各端子にはバンプ付きのものを使用。
多層基板202…材料としてセラミクス・ガラスエポキシ樹脂等を使用。積層数は3枚。
電子素子203…液晶表示素子等の電子素子。
入力配線204…Auのみ、AgPd、CuベースにNi・Auメッキを施したもの等。
出力配線205…入力配線204と同様。
出力端子205a…同上。形成方法として、スルーホール(バイアホール)を形成後その中心部で切断し端子を形成する方法と基板側面に導体パターンを印刷し形成する方法を用いた。
モールド208…エポキシ系接着剤。
ACF 209…熱硬化型ACF:日立化成社製の品番AC6000番系、7000番系で圧着前の状態での導電粒子密度1000個/mm2以上のものを使用。
接着剤 211…紫外線硬化型接着剤、熱硬化型エポキシ系接着剤。
【0152】
〔実施例17〕
図41は、本発明の半導体素子の実装構造を用いた液晶表示装置の一実施例である。同図においてLCD203の端子に複数の多層基板202が本発明の半導体素子の実装構造を用いて実装してある。基板間の接続はAu・Cu・Al等の金属ワイヤーを用いてワイヤーボンディングで行ったがヒートシールやFPCでACFを用いて行う方法等で接続を行ってもよい。同図のように大型のLCDにおいても本実装構造を用いることにより非常にコンパクトな実装エリアを実現している。
【0153】
〔実施例18〕
図42は、本発明の半導体素子の実装構造を用いた感熱式電子印字装置(以下電子印字装置と言う)の一実施例であり、電子印字素子であるサーマルプリントヘッド213の端子に多層基板202が実装されている。LCDの場合と同様に非常にコンパクトな実装エリアを実現している。
【0154】
〔実施例19〕
以下本実施例を図43を用いて説明する。
【0155】
図43は本発明の半導体素子の実装方法で、入力端子及び出力端子の配列において、その半導体素子の周辺のある一辺に出力端子郡のみが配列され、その出力端子郡のみが配列されている辺と直交する、一辺または二辺に入力端子郡が配列されている半導体素子304を第1の層301に開口部320を設けた多層基板311にフェースダウンボンディングした一実施例の多層基板311を分解した斜視図で、301、302、303は本実施例の多層(3層)配線基板の各層で、301は第1の層、2は第2の層、3は第3の層であり、第1の層301に開口部320が設けてあり、第2の層302の表面には、半導体素子304の入力電極に対応する入力配線305がパターニングされている。また、入力配線305はスルーホール306を介して第3の層303のバス配線309に接続されている。さらに、入力配線305の先端には隣接の他の同様な多層基板311とバス配線の接続をするためのランド307が形成されている。
【0156】
さらに、第2の層302の出力配線308の先端に出力端子スルーホール324を形成し、第3の層303のスルーホールを介して外部接続端子310に接続している。
【0157】
なお、上記301、302、303の各層はアルミナ基材の低温同時焼成セラミック基板を例にとってある。厚みはそれぞれ0.25mm程の薄いものを使用し、入力配線305、出力配線308、バス配線309はAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。また、スルーホール306、324も同様にAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。また、ランド307、外部接続端子310も同様にAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。それらはそれぞれの層毎に公知の印刷方式によりパターニングされ、各層を重ね合わせ、焼成して一体化し完成している。それぞれのパターニング焼成された金属の厚みは通常0.001mmから0.05mm程度であるが、抵抗値を下げるために0.05mmから0.2mm程度にしてもよい。
【0158】
ただし、第1の層301の表面入力配線305、ランド307、第2の層302の出力配線308、および第3の層303裏面の外部接続端子310は配線ピッチ、寸法精度等によっては、Au、Ag、AgPd、Cu等の金属ペーストの全面印刷後、フォトリソ等によってパターン形成してもよい。この時のパターン厚みは0.001mmから0.2mm程度が良好である。または印刷方式ではなくAu、Ag、Cu等の蒸着、またはスパッタ等による薄膜形成後、フォトリソ、メッキ等の工程によってパターン形成してもよい。この時のパターン厚みは0.0005mmから0.1mm程度が良好である。
【0159】
なお、多層基板の材質は今回はセラミック基板を例にとって説明してあるが、その他にもカラエポ、紙フェノール、ポリミド等の材質を使用してもよい。
【0160】
〔実施例20〕
以下本実施例を図44、45を用いて説明する。
【0161】
図44は本実施例の半導体素子の実装構造の一実施例を示す斜視図であり、実施例19で示した多層基板311に半導体素子304を公知の方法(例えば、半導体のAuバンプをAgペーストを用いて基板に接続する方法、または異方性導電膜を用いる方法等)により、半導体素子304が第1の層301の開口部320を通過して、第2の層302の表面にフェイスダウンボンディングされている。
【0162】
フェースダウン後は、半導体素子304の周囲および半導体素子304と第2の層302の表面との間は腐食防止および補強のためにモールド剤が充填してある。第2の層302の表面には、半導体素子304の入力電極に対応する入力配線305がパターニングされているのが特徴である。
【0163】
〔実施例21〕
以下本実施例を図46、47を用いて説明する。
【0164】
図46は本実施例の半導体素子の実装構造の一実施例を示す斜視図であり、実施例19で示した多層基板311の第1の層301に設けて有る開口部320を通過して、半導体素子304が能動面を上面に位置するように接着剤等で固定し、半導体素子304の電極325と多層基板311の第1の層301のワイヤーボンディング用ランド318とをワイヤーボンディング実装方式で実装した一実施例である。ワイヤーボンディング用ランド318のピッチとしては60μmから300μmで配置されており、Auワイヤー312で電極325とワイヤーボンディング用ランド318を接続していることを特徴としている。
【0165】
図47は、実施例20における、半導体素子の実装方法の一実施例の断面図である。
【0166】
〔実施例22〕
以下本実施例を図48、49を用いて説明する。
【0167】
図48は本実施例の半導体素子の実装構造の一実施例を部品毎に分解して示す斜視図であり、実施例20で示した半導体素子304が多層基板311の第1の層301の開口部320を通過して、第2の層302にフェースダウン実装された半導体素子の、バス配線の実装方法を示した一実施例で、複数個の半導体素子304の実装された多層基板311のバス配線309を、バス配線用FPC326で行うもので、バス配線用FPCには多層基板311のランド307に対応するバス配線用接続ランド328が構成されており、ランド307とバス配線接続ランド328とが、半田、または異方性導電膜等で接続されていることを特徴としている。
【0168】
図49は、図48の実装後の正面図である。
【0169】
〔実施例23〕
以下本実施例を図50、51を用いて説明する。
【0170】
図50は本発明の半導体素子の実装構造の一実施例を部品毎に分解して示す斜視図であり、実施例20で示した半導体素子304が多層基板311の第1の層301の開口部320を通過して、第2の層302にフェースダウン実装された半導体素子の、バス配線の実装方法を示した一実施例で、複数個の半導体素子304の実装された多層基板311のバス配線309を、複数個の開口部329を設けたバス配線用PCB基板で行うもので、バス配線用PCB基板には多層基板311のランド307に対応するバス配線用接続ランド328が構成されており、ランド307とバス配線接続ランド328とが、半田、または異方性導電膜等で接続されている事を特徴としている。
【0171】
図51は、図50の実装後の正面図である。
【0172】
〔実施例24〕
以下本実施例を図52を用いて説明する。
【0173】
図52は本実施例の半導体素子の実装構造の一実施例を示す斜視図であり、実施例20で示した半導体素子304が多層基板311の第1の層301の開口部320を通過して、第2の層302にフェースダウン実装された半導体素子の、バス配線の実装方法を示した一実施例で、複数個の半導体素子304の実装された多層基板311のバス配線を、多層基板311の第1の層301の表面に設けて有るランド307を使用して、ワイヤーボンディング実装方法でAuワイヤー312で接続したことを特徴としている。
【0174】
〔実施例25〕
以下本実施例を図53、54を用いて説明する。
【0175】
図53は本実施例の半導体素子の実装構造の一実施例を部品毎に分解して示す斜視図であり、実施例20で示した半導体素子304が多層基板311の第1の層301の開口部320を通過して、半導体素子304が能動面を上面に位置するように多層基板311の第2の層302に接着剤等で固定され、半導体素子304の電極325と多層基板311の第1の層301のワイヤーボンディング用ランド318とをワイヤーボンディング実装方式で実装した複数の多層基板311のバス配線の実装方法を示した一実施例で、複数個の半導体素子304の実装された多層基板311のバス配線309を、バス配線用FPC326で行うもので、バス配線用FPCには多層基板311のランド307に対応するバス配線用接続ランド328が構成されており、ランド307とバス配線接続ランド328とが、半田、または異方性導電膜等で接続されていることを特徴としている。
【0176】
図54は、図53の実装後の正面図である。
【0177】
〔実施例26〕
以下本実施例を図55、56を用いて説明する。
【0178】
図55は本実施例の半導体素子の実装構造の一実施例を部品毎に分解して示す斜視図であり、実施例20で示した半導体素子304が多層基板311の第1の層301の開口部320を通過して、半導体素子304が能動面を上面に位置するように多層基板311の第2の層302に接着剤等で固定され、半導体素子304の電極325と多層基板311の第1の層301のワイヤーボンディング用ランド318とをワイヤーボンディング実装方式で実装した複数の多層基板311のバス配線の実装方法を示した一実施例で、複数個の半導体素子304の実装された多層基板311のバス配線309を、複数個の開口部329を設けたバス配線用PCB基板で行うもので、バス配線用PCB基板には多層基板311のランド307に対応するバス配線用接続ランド328が構成されており、ランド307とバス配線接続ランド328とが、半田、または異方性導電膜等で接続されていることを特徴としている。
【0179】
図56は、図55の実装後の正面図である。
【0180】
〔実施例27〕
以下本実施例を図57を用いて説明する。
【0181】
図57は本実施例の半導体素子の実装構造の一実施例を示す斜視図であり、実施例20で示した半導体素子304が多層基板311の第1の層301の開口部320を通過して、半導体素子304が能動面を上面に位置するように多層基板311の第2の層302に接着剤等で固定され、半導体素子304の電極325と多層基板311の第1の層301のワイヤーボンディング用ランド318とを、ワイヤーボンディング実装方式で実装した複数の多層基板311のバス配線の実装方法を示した一実施例で、複数個の半導体素子304の実装された多層基板311のバス配線を、多層基板311の第1の層301の表面に設けて有るランド307を使用して、ワイヤーボンディング実装方法でAuワイヤー312で接続したことを特徴としている。
【0182】
〔実施例28〕
以下本実施例を図58を用いて説明する。
【0183】
図58は本実施例の半導体素子の実装構造を電子光学装置である液晶表示装置に実装した一実施例を示す断面図であり、実施例22で示した半導体素子304が多層基板311の第1の層301の開口部320を通過して、第2の層302にフェースダウン実装された半導体素子が複数個実装された多層基板311のバス配線309を、バス配線用FPC326で実装した多層基板311を液晶表示装置に実装したもので、多層基板311の外部接続端子310とパネル端子315は、異方性導電膜316によって接続が取られている。異方性導電膜316は電気的接続を確保していると同時に、ある程度多層基板311の液晶パネル313への固定も兼ねている。異方性導電膜316に熱硬化性、または熱可塑性と熱硬化性とのブレンドタイプを使った場合には加熱加圧ヘッドを多層基板311に押し当てることによって硬化接続される。また、異方性導電膜316にUV硬化性タイプを使った場合には、加圧ヘッドを多層基板311に押し当て、パネル端子315(ガラス側)側からUV照射して硬化させる。
【0184】
また、パネル端子315の露出部分を腐食から守るために、モールド330が充填されている。合わせてモールド330は多層基板311を液晶パネル313に固定する役割も持っている。
【0185】
このように、本実施例の多層基板311を用いることによって、従来、TCP方式では困難とされていた80μm以下のファインピッチに対応できる。
【0186】
また、従来のCOG方式では液晶パネル基板上でバス配線のクロス配線を行っているため、液晶パネルのバス配線のエリアが広く必要であり、また配線抵抗値を低くするために金属配線が必要であり、コスト高となるのに対して、本実施例の多層基板311を用いることによって、COG方式よりバス配線エリアの省スペース化、および低価格化が可能である。
【0187】
〔実施例29〕
以下本実施例を図59を用いて説明する。
【0188】
図59は本発明の半導体素子の実装構造を電子印字装置であるサーマルプリンタのヘッド部分に実装した一実施例を示す断面図であり、実施例22で示した半導体素子304が多層基板311の第1の層301の開口部320を通過して、第2の層302にフェースダウン実装された半導体素子が複数個実装された多層基板311のバス配線309を、バス配線用FPC326で実装した多層基板311を電子印字装置のサーマルプリンタヘッドに実装したもので、多層基板311の外部接続端子310とパネル端子315は、異方性導電膜316によって接続が取られている。
【0189】
〔実施例30〕
以下本実施例を図60を用いて説明する。
【0190】
図60は実施例23の多層基板の実装構造を、電子光学装置である液晶表示装置に実装した一実施例を示す断面図である。実施例28に対して複数の多層基板311のバス配線を複数の開口部321を有するバス配線用PCB基板327を用いて実装されていることを特徴としている。
【0191】
〔実施例31〕
以下本実施例を図61を用いて説明する。
【0192】
図61は実施例23の多層基板の実装構造を、電子印字装置であるサーマルプリンタのヘッド部分に実装した一実施例を示す断面図である。実施例29に対して複数の多層基板311のバス配線を複数の開口部321を有するバス配線用PCB基板327を用いて実装されていることを特徴としている。
【0193】
〔実施例32〕
以下本実施例を図62を用いて説明する。
【0194】
図62は実施例20の多層基板の実装構造を、電子光学装置である液晶表示装置に実装した一実施例を示す斜視図である。実施例28に対して複数の多層基板311のバス配線をワイヤーボンディングによるAuワイヤー312で接続されていることを特徴としている。
【0195】
〔実施例33〕
以下本実施例を図63を用いて説明する。
【0196】
図63は実施例20の多層基板の実装構造を、電子印字装置であるサーマルプリンタのヘッド部分に実装した一実施例を示す斜視図である。実施例29に対して複数の多層基板311のバス配線をワイヤーボンディングによるAuワイヤー312で接続されていることを特徴としている。
【0197】
〔実施例34〕
以下本実施例を図64を用いて説明する。
【0198】
図64は実施例21の多層基板の実装構造を、電子光学装置である液晶表示装置に実装した一実施例を示す断面図である。実施例28に対して半導体素子304の入出力端子の接続をワイヤーボンディングで実装していることを特徴としている。
【0199】
〔実施例35〕
以下本実施例を図65を用いて説明する。
【0200】
図65は実施例21の多層基板の実装構造を、電子印字装置であるサーマルプリンタのヘッド部分に実装した一実施例を示す断面図である。実施例29に対して半導体素子304の入出力端子の接続をワイヤーボンディングで実装していることを特徴としている。
【0201】
〔実施例36〕
以下本実施例を図66を用いて説明する。
【0202】
図66は実施例21の多層基板の実装構造を、電子光学装置である液晶表示装置に実装した一実施例を示す断面図である。実施例34に対して複数の多層基板311のバス配線を複数の開口部321を有するバス配線用PCB基板327を用いて実装されていることを特徴としている。
【0203】
〔実施例37〕
以下本実施例を図67を用いて説明する。
【0204】
図67は実施例21の多層基板の実装構造を、電子印字装置であるサーマルプリンタのヘッド部分に実装した一実施例を示す断面図である。実施例35に対して複数の多層基板311のバス配線を複数の開口部321を有するバス配線用PCB基板327を用いて実装されていることを特徴としている。
【0205】
〔実施例38〕
以下本実施例を図68を用いて説明する。
【0206】
図68は実施例21の多層基板の実装構造を、電子光学装置である液晶表示装置に実装した一実施例を示す斜視図である。実施例28に対して複数の多層基板311のバス配線をワイヤーボンディングによるAuワイヤー312で接続されていることを特徴としている。
【0207】
〔実施例39〕
以下本実施例を図69を用いて説明する。
【0208】
図69は実施例21の多層基板の実装構造を、電子印字装置であるサーマルプリンタのヘッド部分に実装した一実施例を示す斜視図である。実施例29に対して複数の多層基板311のバス配線をワイヤーボンディングによるAuワイヤー312で接続されていることを特徴としている。
【0209】
〔実施例40〕
本実施例を図70を用いて説明する。
【0210】
図70は本発明の液晶表示装置において、実施例1と同様に、液晶駆動用半導体チップ4を多層基板表面にフェイスダウンボンディングした多層基板14を液晶表示パネルの端子18に接続部材19を使って接続されている。接続部の主要部分は実施例1の図4と同様である。ただし、多層基板は多層基板間の接続長を縮めるため、ワイヤーボンディングに必要な部分のみ突出している。
【0211】
このように、本実施例の多層基板を用いることによって、多層基板に不要部分を有することなく必要最小限の形状で多層基板間の距離を縮めることにより、ワイヤーボンディングのワイヤー長が短くなり、ワイヤーの断線による接続不良の発生が低減し、低価格で信頼性の高い液晶表示装置が可能である。
【0212】
〔実施例41〕
本実施例を図71を用いて説明する。
【0213】
図71は本発明の液晶表示装置において、実施例1と同様に、液晶駆動用半導体チップ4を多層基板表面にフェイスダウンボンディングした多層基板14を液晶表示パネルの端子18に接続部材19を使って接続され、多層基板間はワイヤーボンディングによって接続されている。接続部の主要部分は実施例1の図4と同様である。ただし、多層基板の上層は他の層より小さくなっており、多層基板の端部に段差が形成されおり、隣接する多層基板間の接続はワイヤーボンディングを二段に分けておこなっている。
【0214】
このように、本実施例の多層基板を用いることによって、そのワイヤーボンディングを複数段に分けることにより、ワイヤーボンディング用のランドをまとめることが出来その結果、多層基板の外形を小さくし、コンパクト化、低価格化が可能である。
【0215】
〔実施例42〕
本実施例を図72を用いて説明する。
【0216】
図72は本発明の液晶表示装置において、実施例1と同様に、液晶駆動用半導体チップ4を多層基板表面にフェイスダウンボンディングした多層基板14を液晶表示パネルの端子18に接続部材19を使って接続されている。接続部の主要部分は実施例1の図4と同様である。ただし、図72のM部は、多層基板は上層と下層との間に少なくとも一層の中間層を設け、その中間層または下層または中間層および下層を上層より面積を小さくしているため、溝状となっている。
【0217】
このように、本実施例の多層基板を用いることによって、その多層基板の上層以外の中間層または下層または中間層および下層の両方を上層より面積を小さくし、治工具を取り付ける部分を設けたことによりリワーク作業時の取り扱いを容易にする。
【0218】
〔実施例43〕
本実施例を図73、図74、図75を用いて説明する。
【0219】
図73は本発明の液晶表示装置において、液晶駆動用半導体チップを多層基板表面にフェイスダウンボンディングした一実施例の多層基板を分解して示した斜視図である。
【0220】
1、2、3は本実施例の多層(3層)基板の各層で、1は第1の層、2は第2の層、3は第3の層であり、実施例1と同様に、液晶駆動用半導体チップ4を多層基板表面にフェイスダウンボンディングされている。ボンディング後は、液晶駆動用半導体チップ4の周囲および液晶駆動用半導体チップ4と第1の層1の表面との間は腐食防止および補強のためにモールドしてある。第1の層1の表面には、液晶駆動用半導体チップ4の入力パッドに対応する入力配線5がパターニングされている。また、入力配線5はスルーホール6を介して第2の層2のバス配線10に接続されている。さらに、入力配線5の先端には隣接の他の同様な多層基板とワイヤーボンディングするためのランド7が形成されている。
【0221】
また、第1の層1の表面には、液晶駆動用半導体チップ4の出力パッドに対応する出力配線8がパターニングされている。ここで、液晶駆動用半導体チップ4の出力パッドピッチよりパネルの端子ピッチの方が大きいため、それぞれの出力パッドとパネルの端子が対応するように第1の層1上でパターンを広げて配線されている。さらに、出力配線8の先端にスルーホール9を形成し、第1の層の裏面のパネルとの接続端子13に接続している。
【0222】
なお、上記1、2、3の各層は実施例1と同様に、アルミナ基材の低温同時焼成セラミック基板である。
【0223】
図74は図73に示した一実施例の多層基板を液晶表示パネルに接続した一実施例の主要部の断面を示す。
【0224】
図75は図73に示した一実施例の多層基板を液晶表示パネルに接続した一実施例の主要部を示す。
【0225】
このように、本実施例の多層基板を用いることによって、液晶表示パネル端子上から多層基板の一部を液晶表示パネル端子上から外すことにより、液晶表示装置の厚みを薄くすることが可能である。
【0226】
その他に、本実施例の半導体チップを実装した多層基板、およびその多層基板を他の表示装置または電子印字装置に実装することは、半導体チップの種類をプラズマディスプレイ駆動用半導体チップ、またはEL駆動用半導体チップに換えることによって、プラズマディスプレイ、またはEL表示装置に同様に適用できる。また、サーマルヘッド駆動用半導体チップを同様に多層基板に実装し、その多層基板をサーマルヘッドに同様に接続することで電子印字装置に適用できる。
〔実施例44〕
本発明の他の一実施例を図76、図77、図78を用いて説明する。図76、図77は本発明の液晶表示装置において、液晶駆動用半導体チップを多層基板表面にフェイスダウンボンディングした一実施例の多層基板を示した斜視図である。この多層基板の材質・構成は実施例1の多層基板と同様であるが、取り付け穴432を設けてある。取り付け穴432の形状を図では円形のものを示したが、長方形、楕円、正方形、長穴等の形状でも良い。
【0227】
図77は図76、図77で示した多層基板431a〜dを使った本発明の液晶表示装置を示す。液晶駆動用半導体チップ4を多層基板表面に搭載した多層基板14.431a〜dをパネル16に接続している。多層基板431a〜dに取り付け穴432を介して、パネル16、バックライトユニット435と外装化粧ケース436の一体物、外装化粧ケース上433を固定用ネジ434により固定している。これにより、本発明の液晶表示装置で外装化粧ケースをPC(パーソナルコンピューター)等の外装ケースと兼用する事ができ、従来の液晶表示装置では別部品として必要であったフレーム・金枠等の部品を削減でき部品費の低減ができる。また、組立工数も簡略化でき加工工数も低減できる。
【0228】
ここで、多層基板14・431a〜dとパネル端子18は実施例1と同様に接着部材19で接続されモ−ルド21により接着補強がされているが、筺体に組み込んだ後の強度(耐振動強度)を向上させるためにパネル端子18と多層基板14・431a〜dの側面、または、裏面にモ−ルド21を施しても良い。 このモールド材は、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物等であり、溶剤タイプ、光硬化タイプまたはそれらの併用タイプである。
【0229】
多層基板のパタ−ンと取り付け穴との間の位置精度は±0.1mm以下にする事が可能であることから、パネルパタ−ンの位置と取り付け穴との位置精度は±0.2mm以下を確保できる。筺体である外装化粧ケース436への組み付けはこの取り付け穴を使用しているため、バックライトユニット435に対しての位置再現性と外装化粧ケース上433へのパネル表示エリアとの位置再現性を確保向上できる。そして、取り付け用ネジ434で組立を行った場合はリワ−ク再組立が容易である。また、プラスチック製の引っかかりのある鋲状の部品等を使うと組み付け時に押し込むだけで組立固定が可能となり、簡単な組み込みができる。ここで、バックライトユニット435と外装化粧ケ−ス436は両面テ−プ等で固定する方式、また、取り付け用爪等により固定する方式等でも良い。
【0230】
〔実施例45〕
本発明の他の一実施例を図79、図80、図81を用いて説明する。図79、図81で示す様に、多層基板437a〜dのサイズをガラス端子18の端面より大きく設計し、取り付け用切り欠き形状をガラス端面より外側に出し固定している。この多層基板の材質・構造は実施例1の多層基板と同様であるが、取り付け用切り欠き438を設けてある、取り付け用切り欠き438の形状は図中では半円状の物を示したが、長方形、正方形、ひし型、楕円、長穴等の全部または一部の形状でも良い。ここで、取り付け用切り欠きの位置を多層基板437a〜dの中央に配置し多層基板長辺方向の中心線に対し左右対象の形状であれば、4個の部品を1種類にする事ができる等部品の標準化が可能である。
【0231】
図80は図79に示した多層基板437a〜dを使った本発明の液晶表示装置を示す。液晶駆動用半導体チップ4を多層基板表面に搭載した多層基板14.437a〜dをパネル16に接続している。多層基板437a〜dに取り付け用切り欠き438を介して、パネル16、バックライトユニット435と外装化粧ケース436の一体物、外装化粧ケース上433を固定用ネジ434により固定している。これにより、本発明の液晶表示装置で外装化粧ケースをPC(パーソナルコンピューター)等の外装ケースと兼用する事ができ、従来の液晶表示装置では別部品として必要であったフレーム・金枠等の部品を削減でき、また、多層基板437a〜dの取り付け用切り欠き438形状統一での部品の標準化も可能なため部品費の低減ができる。さらに、部品点数の削減により液晶表示装置組立も簡略化でき加工工数も低減できる。
【0232】
ここで、図81は本発明の液晶表示装置における多層基板437a〜dの接続部分の断面を示す。多層基板14・437a〜dとパネル端子18は接着部材19とモ−ルド21により接着補強がされているが、筺体に組み込んだ後の強度(耐振動強度)を向上させるためにパネル端子18の端面と多層基板14・437a〜dの側面または、裏面にモ−ルド21を施しても良い。
【0233】
このモールド材は、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物等であり、溶剤タイプ、光硬化タイプまたはそれらの併用タイプである。
【0234】
多層基板のパタ−ンと取り付け用切り欠きとの間の位置精度は±0.1mm以下にする事が可能であることから、パネルパタ−ンの位置と取り付け用切り欠きとの位置精度は±0.2mm以下を確保できる。筺体である外装化粧ケース436への組み付けはこの取り付け用切り欠きを使用しているため、バックライトユニット435に対しての位置再現性と外装化粧ケース上433へのパネル表示エリアとの位置再現性を確保向上できる、そして、取り付け用ネジ434で組立を行った場合はリワ−ク再組立が容易である。また、プラスチック製の引っかかりのある鋲状の部品等を使うと組み付け時に押し込むだけで組立固定が可能となり、簡単な組み込みができる。ここで、バックライトユニット435と外装化粧ケ−ス436は両面テ−プ等で固定する方式、または、取り付け用爪等により固定する方式でも良い。
【0235】
〔実施例46〕
以下本実施例を図82、図83、図84、図85、図86、図87、図88、図89を用いて説明する。
【0236】
図82は本発明の液晶表示装置において、3個の液晶駆動用半導体チップをひとつの多層基板表面にフェイスダウンボンディングした一実施例の多層基板6000を示す。
【0237】
図83は上記図82の多層基板6000を分解して示した斜視図である。ここで、液晶駆動用半導体チップ1100、1200、1300の出力側のパッドピッチP1は80μmであり、パネル端子18のピッチP2は50μmであり、P1>P2の関係となる場合の実施例である。このパネル端子ピッチP2=50μmは6インチクラスのVGAカラーの液晶表示装置において必要となる微細な接続ピッチである。
【0238】
1000、2000、3000、4000、5000は本実施例の多層(5層)基板の各層で、1000は第1の層、2000は第2の層、3000は第3の層、4000は第4層、5000は第5層であり、液晶駆動用半導体チップ1100、1200、1300は公知の方法(例えば、半導体のAuバンプをAgペーストを用いて基板に接続する方法、または異方性導電膜を用いる方法、または半田バンプを用いたフリップチップ方法等)により第1の層1000の表面にフェイスダウンボンディングされている。ボンディング後は、液晶駆動用半導体チップ1100、1200、1300の周囲および1100、1200、1300と1000の表面との間は腐食防止および補強のためにモールド20をしてある(図示は省略してある)。このモールド材として、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプまたはそれらの併用タイプである。
【0239】
図84は第1の層の配線、スルーホール、貫通穴等を示す平面図である。
【0240】
図85は第2の層の配線、スルーホール、貫通穴等を示す平面図である。
【0241】
図86は第3の層の配線、スルーホール、貫通穴等を示す平面図である。
【0242】
図87は第4の層の配線、スルーホール、ランド等を示す平面図である。
【0243】
図88は第5の層の配線、スルーホール、接続端子等を示す平面図である。
【0244】
第1の層1000の表面には、1100、1200、1300の入力パッドに対応する入力配線1110、1210、1310がパターニングされている。また、入力配線1110、1210、1310(ただし、1110−1、1110−N、1210−1、1210−N、1310−1、1310−Nを除く)はそれぞれのスルーホール1120、1220、1320を介して第2の層2000のバス配線2020に接続されている。さらに、第2の層2000のバス配線2020は第2の層2000のスルーホール2030、第3の層3000のスルーホール3030を介して、第4の層4000のバス配線4020に接続されている。入力配線1110−1、1110−N、1210−1、1210−N、1310−1、1310−Nはカスケード接続するため、他の入力配線と別の配線をしてある。すなわち、液晶駆動用半導体チップ1100の入力配線1110−1は第1の層1000のスルーホール1120−1、第2の層2000のスルーホール2120、および第3の層3000のスルーホール3120を介して配線4020に接続している。液晶駆動用半導体チップ1100の入力配線1110−Nは第1の層1000のスルーホール1120−N、第2の層2000のスルーホール2120を介して、第3の層3000の配線3020に接続している。また、液晶駆動用半導体チップ1200の入力配線1210−1は第1の層1000のスルーホール1220−1、第2の層2000のスルーホール2220を介して、第3の層3000の配線3020に接続し、入力配線1210−Nは第1の層1000のスルーホール1220−N、第2の層2000のスルーホール2220を介して、第3の層3000の配線3020に接続している。また、液晶駆動用半導体チップ1300の入力配線1310−1は第1の層1000のスルーホール1320−1、第2の層2000のスルーホール2320を介して配線3020に接続している。液晶駆動用半導体チップ1300の入力配線1310−Nは第1の層1000のスルーホール1320−N、第2の層2000のスルーホール2320を介して、第3の層3000の配線3020に接続している。さらに、その配線3020は第3の層3000のスルーホール3120を介して、第4の層4000の配線4020に接続している。さらに、配線4020には隣接の他の同様な多層基板とワイヤーボンディングするためのランド4040が形成されている。このランド4040に対応するように、第1の層1000、第2の層2000、第3の層3000に貫通穴1010、2010、3010が設けてあり、ワイヤーボンディングしやすくしてある。
【0245】
また、第1の層1000の表面には、液晶駆動用半導体チップ1100、1200、1300の出力パッドに対応する出力配線1130、1230、1330がパターニングされ、第1の層1000のスルーホール1140、1240、1340、第2の層2000のスルーホール2140、2240、2340、第3の層3000のスルーホール3140、3240、3340、第4の層4000のスルーホール4140、4240、4340、および第5の層5000のスルーホール5140、5240、5340を介して配線5050、接続端子5060に接続している。ここで、1100、1200、1300の出力パッドピッチよりパネルの端子ピッチの方が小さいため、それぞれの出力パッドとパネルの端子が対応するように第1の層1000の表面でパターンを狭めて配線している。本実施例では、スルーホール1140、1240、1340、2140、2240、2340、3140、3240、3340、4140、4240、4340をそれぞれ1列に配置してあるが、複数列の千鳥配列等でもかまわない。また、出力パッドピッチとパネルの端子ピッチの整合を複数層に渡って行ってもよい。なお、第1の層1000、第2の層2000、第3の層3000、第4の層4000、第5の層5000の各層はアルミナ基材の低温同時焼成セラミック基板である。厚みはそれぞれ0.25mmのものを使用した。入力配線1110、1210、1310、1110−1、1210−1、1310−1、1110−N、1210−N、1310−N、出力配線1130、1230、1330、配線2020、3020、4020、5050はAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。また、スルーホール1120、1220、1320、1120−1、1220−1、1320−1、1120−N、1220−N、1320−N、1140、1240、1340、2030、2120、2220、2320、2340、3030、3120、3140、3240、3340、4140、4240、4340、5140、5240、5340も同様にAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。また、ランド4040、接続端子5060も同様にAu、Ag、AgPd、Cu等の金属ペーストの焼成物である。それらはそれぞれの層毎に公知の印刷方式によりパターニングされ、各層を重ね合わせ、焼成して一体化し完成している。それぞれのパターニング焼成された金属の厚みは通常0.001mmから0.05mm程度であるが、抵抗値を下げるために0.05mmから0.2mm程度にしてもよい。
【0246】
ただし、第1の層1000の表面の入力配線1110、1210、1310、1110−1、1210−1、1310−1、1110−N、1210−N、1310−N、出力配線1130、1230、1330、および第5の層5000の裏面の配線5050、接続端子5060は配線ピッチ、寸法精度等によっては、Au、Ag、AgPd、Cu等の金属ペーストの全面印刷後、フォトリソ等によってパターン形成してもよい。この時のパターン厚みは0.001mmから0.2mm程度である。または印刷方式ではなくAu、Ag、Cu等の蒸着、またはスパッタ等による薄膜形成後、フォトリソ、メッキ等の工程によってパターン形成してもよい。この時のパターン厚みは0.0005mmから0.1mm程度である。
【0247】
本実施例の多層基板は5層構造のものであったが、当然のことながら、他の層数でもかまわない。また、ノイズ対策や静電気対策等のために中間にグランド層を1層または複数層設けてもよい。
【0248】
このように、液晶駆動用半導体チップの出力側のパッドピッチP1が80μmで、パネル端子の接続ピッチP2が50μmであるというように、P1>P2の関係となる場合には、従来例であるTCPで複数個の液晶駆動用半導体チップを液晶表示装置に搭載すると隣接のTCPどうしが重なり合ったり、入力端子へのバス配線基板の接続が困難だったりという不具合があったが、本実施例の多層基板を使うことによって、各隣接する多層基板の重なり合いもなく、コンパクトに搭載することができる。したがって、今後益々増えるであろうPDA(パーソナル デジタル アシスタンス)等の小型情報端末機器の表示装置として、大容量表示(VGA、XGA仕様等)であり、なおかつ軽量薄型化、コンパクト化に対応する液晶表示装置を提供できる。
【0249】
また、ひとつの多層基板に3個の液晶駆動用半導体チップをボンディングすることは、ひとつの多層基板に1個の液晶駆動用半導体チップをボンディングしたもの3個分と比較すると、入出力配線を効率よく配線でき、半導体チップも効率よく配置できるため、必要な多層基板の面積は小さくなり、部品費を安くできる。また、多層基板を個々にばらす(ダイシング、またはブレイク等)工数や半導体チップをボンディング、モールドするための多層基板のセット、リセットの工数等も削減でき、コストダウンができ、安価な液晶表示装置を提供できる。
【0250】
図89は図82に示した一実施例の多層基板を液晶表示パネルに接続した一実施例を示す図。
【0251】
カラー液晶表示型のパネル16(例えば640*3*480ドット表示)に図82に示した一実施例の多層基板6000(160出力の液晶駆動用半導体チップを3個搭載してある)をX側に4個、実施例1と同様な多層基板14(240出力の液晶駆動用半導体チップを1個搭載してある)をY側に2個をそれぞれパネル端子18に接続してある。ただし、図中にはパネル配線、および多層基板の配線は表示していない。多層基板14、6000の接続端子13、5060とパネル端子18は、実施例1と同様に接続部材19によって接続が取られている。導電部材19は電気的接続を確保していると同時にある程度多層基板14、6000のパネルへの固定も兼ねている。
【0252】
ここで使用する接続部材19は異方性導電膜であり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独または複数の混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Au、Cu、Fe等の単独または複数のメッキをした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独または複数の混合または化合物である。この異方性導電膜をパネル端子18と多層基板14、6000の接続端子13、5060との間に配置し、異方性導電膜に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプの接着剤を使った場合には加熱加圧ヘッドを多層基板14、6000に押し当てることによって硬化接続される。また、異方性導電膜にUV硬化性タイプの接着剤を使った場合には加圧ヘッドを多層基板14、6000に押し当て、パネル端子18(ガラス側)側からUV照射して硬化させる。
他の接続部材として、異方性導電接着剤があり、主に導電粒子と接着剤より構成されている。この導電粒子は半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独または複数の混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリル等)にNi、Au、Cu、Fe等の単独または複数のメッキをした粒子、カーボン粒子等である。また、この接着剤はスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系等の単独または複数の混合または化合物である。この異方性導電接着剤は液状、またはペースト状であり、印刷方法、ディスペンサを使ったディスペンス方法等の公知の方法により、パネル端子16の接続部分に配置する。異方性導電接着剤に熱硬化性または熱可塑性と熱硬化性とのブレンドタイプの接着剤を使った場合には加熱加圧ヘッドを多層基板14、6000に押し当てることによって硬化接続される。また、異方性導電接着剤にUV硬化性タイプの接着剤を使った場合には加圧ヘッドを多層基板14、6000に押し当て、パネル端子18(ガラス側)側からUV照射して硬化させる。
【0253】
また、パネル端子18の露出部分を腐食から守るために、モールド21が施されている(図では省略してある)。合わせてモールド21は多層基板14、6000をパネルに固定する役割も持っている。このモールド材としては、エポキシ、アクリル、ウレタン、ポリエステル等の単独またはそのいくつかの混合または化合物であり、溶剤タイプ、熱硬化タイプ、光硬化タイプまたはそれらの併用タイプである。
【0254】
隣接する多層基板14間、および多層基板6000間のバス配線の接続は、ランド7、4040を介してワイヤー15によってワイヤーボンディングされている。また、パネルのX側およびY側の端に位置する多層基板14および多層基板6000のそれぞれの片側の入力端子は中継基板7000にワイヤー15によってワイヤーボンディングされている。さらに、中継基板7000には外部から信号および電源等をいれるための接続部材8000が接続されている。この接続部材8000には、図では省略しているが、配線パターンが1層または複数層にあり、また電子部品等も搭載していてもかまわない。ワイヤー15として、Au、Al、Cu等の金属またはそれらの金属の合金(Be、Si、Mg等を含有するものも含む)を使用できる。また、ワイヤーボンディング部、ワイヤー部等を腐食から守るため、および機械的に補強する等のためにモールド21が同様に施されている(図では省略してある)。ワイヤーボンディングされる幅は多層基板の幅以内に納まり、コンパクトになっている。
【0255】
ここで、ひとつの多層基板に3個の液晶駆動用半導体チップをボンディングしたものを使用しているので、ひとつの多層基板に1個の液晶駆動用半導体チップをボンディングしたものを接続した場合より、多層基板間の接続箇所は、8箇所削減(11箇所から3箇所になっている)できている。これにともなって、ワイヤー15の部材の削減、およびワイヤーボンディングの工数の削減ができている。
【0256】
このように、本実施例の多層基板を用いることによって、従来、TAB方式では別のバス基板を用いてバス配線のクロス配線を行っていたものを、同一多層基板内でクロス配線を処理できている。したがって、基板内の配線を高密度にすることによってTAB方式よりコンパクト化が可能であり、さらに別のバス基板を使わないため低価格化が可能である。
【0257】
また、従来のCOG方式ではパネル基板上でバス配線のクロス配線を行っていたため、バス配線のエリアが広く必要であり、また配線抵抗値を低くするために金属配線が必要でありコスト高となるのに対して、本実施例の多層基板を用いることによって、COG方式よりバス配線エリアの省スペース化、および低価格化が可能である。
【0258】
また、液晶駆動用半導体チップの出力側のパッドピッチP1が80μmで、パネル端子の接続ピッチP2が50μmであるというように、P1>P2の関係となる場合においても、各隣接する多層基板の重なり合いもなく、コンパクトに搭載することができ、今後益々増えるであろうPDA(パーソナル デジタル アシスタンス)等の小型情報端末機器の表示装置として、大容量表示(VGA、XGA等)であり、なおかつ軽量薄型化、コンパクト化に対応する液晶表示装置を提供できる。
【0259】
〔実施例47〕
図90は本発明による液晶表示装置の一実施例を示す図であり、液晶表示装置を構成する液晶パネルを示した図である。
【0260】
また、図91は図90に示した液晶表示パネル16のA−Bにおける断面図を表わした図である。
【0261】
本液晶表示パネルは、COM側透明基板502と、COM側透明基板502よりも縦および横方向の長さを長くしたSEG側透明基板501からなっており、透明基板にはガラスを用いている。SEG側透明基板501上には、酸化インジウムからなるSEG側電極端子503、SEG側透明電極505、SEG側透明基板上に形成されたCOM側電極端子504が、COM側透明基板502上にはCOM側透明電極506が、それぞれスパッタ法、あるいは蒸着法によって形成されており、COM側透明基板502とSEG側透明基板501との間には液晶509がシール材508によって封入されている。SEG側透明基板501上のSEG側電極端子503は、SEG側透明基板501上にほぼ全面に形成されたSEG側透明電極505の延長であり、SEG側を駆動する液晶駆動用駆動回路を接続するための端子である。また、同じくSEG側透明基板501上に形成されているCOM側電極端子504は、COM側を駆動する液晶駆動用集積回路を接続するための端子であり、COM側透明基板502上のほぼ全面に形成されているCOM側透明電極506と導電材507により接続されている。
【0262】
このCOM側透明基板502上のCOM側透明電極506とSEG側透明基板501上のCOM側電極端子504との接続構造を、図91を用いて説明する。COM側透明基板502上のCOM側透明電極506は、シール材508の内側の液晶509中においてSEG側透明基板501上のCOM側電極端子504に、導電材507によって電気的に接続される。この導電材507としては、Au、Ag、AgPd、Cuなどの金属ペースト、異方性導電性接着剤、異方導電性のある導電ゴムなどを用いることができる。また、異方性導電性接着剤としては、導電粒子として、半田粒子、Ni、Au、Ag、Cu、Pb、Sn等の単独又は複数の混合、合金、またはメッキ等による複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネート、アクリルなど)にNi、Au、Cu、Fe等の単独または複数のメッキを施した導電粒子や、この粒子に絶縁コートを施した導電粒子などを用いることができ、接着剤としてスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系などの単独または複数の混合または化合物を用いた異方性導電性接着剤を使用することができる。また、この異方性導電性接着剤は、厚さ数ミクロンから数十ミクロンのシート状のものや、ペースト状になったものなどを用いることができる。
【0263】
導電材507の塗布方法は、導電材507に前記導電材の種類の何を用いるかによって変わってくる。導電材507として、Au、Ag、AgPd、Cuなどの金属ペーストのように異方導電性のない導電材を用いた場合、COM側電極端子504の一本一本の、COM側透明電極506と対向する部分にのみ、隣接する透明電極とショートしないように、塗布あるいは印刷する。一方、各種異方性導電接着剤を用いた場合、COM側電極端子504からCOM側透明電極506の方向にのみ電気的導通を得ることができるので、COM側電極端子504の、COM側透明電極506と対向する部分に、隣接透明電極とのショートを気にすることなく、連続的に塗布することができる。このため、大型で、COM側電極端子504の本数が多い液晶表示パネルを製造する場合には、導電材507として各種異方性導電接着剤を用いる方が、生産性に優れている。
【0264】
なお、本実施例においては、COM側透明基板502上のCOM側透明電極506をSEG側透明基板501上のCOM側電極端子504に導電材507を用いて接続し、SEG側透明基板501上に全ての電極端子を形成しているが、逆にCOM側透明基板502をSEG側透明基板501よりも幅、長さとも大きく形成し、SEG側透明基板501上のSEG側透明電極505をCOM側透明基板502上の電極端子に導電材によって接続し、COM側透明基板502上に全ての電極端子を設ける構造としてもよい。
【0265】
また、本実施例ではSEG側透明基板501、COM側透明基板502にガラスを用いているが、これら透明基板の材質としては、他にエポキシ、アクリル、ポリエチレンテフタレート、ポリエステル、ポリエーテルサルフォン、ポリカーボネイト、三酢酸セルロース、ポリサルフォン、ポリエーテルエーテルケトン、ポリアリレートなどの単独あるいはそれらのいくつかを複合化した硬質透明プラスチック板、可とう性のある透明フィルム基板などを用いることができる。
【0266】
以上のような構成にすることにより、液晶表示パネルの製造工程において、液晶表示パネルを裏返すことなく全ての液晶駆動回路を接続することができるため、製造工程を簡略化、および製造コスト低減が実現でき、このため安くて品質のよい液晶表示装置を提供することができる。また、COM側透明基板502上のCOM側透明電極506をSEG側透明基板501上のCOM側電極端子504に導電材507によって接続している部分が、液晶509をSEG側透明基板501とCOM側透明基板502との間に封入するシール材508の内側(液晶509側)にあるので、導電材507が直接空気や薬品などに触れることがなく、導電材507を保護するための部材、および工程を必要としないため、製造工程が複雑化せず、また製造コストも抑えることができるといった利点を有する。
【0267】
〔実施例48〕
図92は本発明による液晶表示装置の一実施例を示す図であり、COM側透明基板502上のCOM側透明電極506とSEG側透明基板501上のCOM側電極端子504との電気的接続に、シール材を兼ねた導電材510を用いた液晶パネルを示した図である。
【0268】
本液晶表示パネルは、外見上は実施例47の図90で示した液晶パネルと同様であり、COM側透明基板502と、COM側透明基板502よりも縦及び横方向の長さを長くしたSEG側透明基板501からなっており、透明基板にはガラスを用いている。SEG側透明基板501上には、酸化インジウムからなるSEG側電極端子503、SEG側透明電極505、SEG側透明基板上に形成されたCOM側電極端子504が、また、COM側透明基板502上にはCOM側透明電極506が、それぞれスパッタ法、あるいは蒸着法によって形成されている。SEG側透明基板501上のSEG側電極端子503は、SEG側透明基板501上にほぼ全面に形成されたSEG側透明電極505の延長であり、SEG側を駆動する液晶駆動用集積回路を接続するための端子である。また、同じくSEG側透明基板501上に形成されているCOM側電極端子504は、COM側を駆動する液晶駆動用集積回路を接続するための端子であり、COM側透明基板502上のほぼ全面に形成されているCOM側透明電極506と、シール材を兼ねた導電材510により電気的に接続されている。また、このシール材を兼ねた導電材510は液晶509をSEG側透明基板501と、COM側透明基板502との間に封入する役割も持っている。
【0269】
このシール材を兼ねた導電材510を形成する方法を以下に説明する。図92のように、従来シール材として用いられてきたエポキシ系樹脂が塗布される部分のほぼ中央に当たり、しかもそれぞれのCOM側電極端子504の、COM側透明電極506との重なり部分に、導電材507を塗布あるいは印刷する。導電材507としては、Au、Ag、AgPd、Cuなどの金属ペースト、あるいは、導電粒子として半田粒子、Ni、Au、Ag、Cu、Pb、Snなどの単独またはそのいくつかの混合、合金またはメッキなどによる複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネイト、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pbなどの単独またはそのいくつかをメッキした粒子、カーボン粒子などを用い、接着剤としてスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系などの単独またはそのいくつかの混合または化合物を用いた異方性導電性接着剤などを用いることができる。金属ペーストを導電材として用いた場合は、COM側電極端子504の一本一本の、COM側透明電極506と対向する部分にのみ、隣接する透明電極とショートしないように、塗布あるいは印刷する。一方、各種異方性導電接着剤を用いた場合には、COM側電極端子504からCOM側透明電極506の方向にのみ電気的導通を得ることができるので、COM側電極端子504の、COM側透明電極506と対向する部分に、隣接透明電極とのショートを気にすることなく、連続的に塗布することができる。この後、シール材として用いられるエポキシ系樹脂を、先に塗布あるいは印刷された導電材を囲むように印刷あるいは塗布する。この後、位置合わせを行ったSEG側透明基板501とCOM側透明基板502を重ね合わせ、加熱加圧、または加圧UV照射する。このようにすることによって中心部に導電材を持つシール材を兼ねた導電材510を形成することができる。
【0270】
また、従来シール材として用いられてきたエポキシ系樹脂中に均一に、半田粒子、Ni、Au、Ag、Cu、Pb、Snなどの単独またはそのいくつかの混合、合金またはメッキなどによる複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネイト、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pbなどの単独またはそのいくつかをメッキした粒子、カーボン粒子などを用いた導電粒子を混入したものをシール材を兼ねた導電材510として用いることもできる。さらに、従来シール材として使用されてきたエポキシ系樹脂を用いずに、導電粒子として半田粒子、Ni、Au、Ag、Cu、Pb、Snなどの単独またはそのいくつかの混合、合金またはメッキなどによる複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネイト、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pbなどの単独またはそのいくつかをメッキした粒子、カーボン粒子などを用い、接着剤としてスチレンブタジエンスチレン(SBS)系、アクリル系、ポリエステル系、ウレタン系などの単独またはそのいくつかの混合または化合物を用いた異方性導電性接着剤のみを用い、これをシール材を兼ねた導電材として用いることができ、この場合、異方性導電性接着剤としては、厚さ数ミクロンのシート状のものや、ペースト状のものなどを用いることができる。
【0271】
なお、本実施例においては、COM側透明基板502上のCOM側透明電極506をSEG側透明基板501上のCOM側電極端子504に導電材を用いて接続し、SEG側透明基板501上に全ての電極端子を形成しているが、逆にCOM側透明基板502をSEG側透明基板501よりも幅、長さとも大きく形成し、SEG側透明基板501上のSEG側透明電極505をCOM側透明基板502上の電極端子に接続し、COM側透明基板502上に全ての電極端子を設ける構造としてもよい。
【0272】
また、本実施例ではSEG側透明基板501、COM側透明基板502にガラスを用いているが、これら透明基板の材質としては、他にエポキシ、アクリル、ポリエチレンテフタレート、ポリエステル、ポリエーテルサルフォン、ポリカーボネイト、三酢酸セルロース、ポリサルフォン、ポリエーテルエーテルケトン、ポリアリレートなどの単独あるいはそれらのいくつかを複合化した硬質透明プラスチック板、可とう性のある透明フィルム基板などを用いることができる。
【0273】
以上のような構成にすることにより、実施例47で示した液晶表示パネルよりもシール材−導電材間の表示に直接関係のないエリアを小さくすることができ、同一画面表示範囲の液晶表示パネルにおいて、表示装置全体の大きさをよりコンパクトにすることができる。また、液晶表示パネルの製造工程においては、液晶表示パネルを裏返すことなく全ての液晶駆動回路を接続することができるため、製造工程を簡略化、および製造コスト低減が実現でき、このため安くて品質がよく、軽量コンパクトな液晶表示装置を提供することができる。また、COM側透明基板502上のCOM側透明電極506をSEG側透明基板501上のCOM側電極端子504にシール材を兼ねた導電材510によって接続しているので、導電材部分が直接空気や薬品などに触れることがなく、導電材507を保護するための部材、および工程を必要としないため、製造工程が複雑化せず、また製造コストも抑えることができるといった利点を有する。
【0274】
〔実施例49〕
図93は、本発明による液晶表示装置の一実施例を示す図であり、COM側透明基板502上の透明電極をSEG側透明基板501上の電極端子に接続し、SEG側透明基板上に全ての電極端子を設けた液晶表示パネル16に、液晶駆動用半導体チップ4をフェイスダウンボンディングした多層基板14を実装した一実施例を示す図である。また、図94は、図93のB部を拡大して示した図である。
【0275】
多層基板14は、液晶パネル16を構成するSEG側透明基板501上の電極端子に、異方性導電接着剤を用いて、電気的、機械的に接続されている。この接続に用いられる異方性導電接着剤としては、導電粒子として、半田粒子、Ni、Au、Ag、Cu、Pb、Snなどの単独またはそのいくつかの混合、合金またはメッキなどによる複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネイト、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pbなどの単独またはそのいくつかをメッキした粒子、カーボン粒子などを用い、また接着剤としてスチレンブタジエンスチレン(SBS)系、アクリル系、ポリエステル系、ウレタン系などの単独またはそのいくつかの混合または化合物を用いたものを使用することができる。
【0276】
隣接する多層基板14との間のバス配線の電気的接続は、ワイヤーボンディング法を用いて、ワイヤー15によって接続される。このワイヤー15としてはAu、Al、Cu等の金属、あるいはそれらの金属の合金を用いることができる。また、SEG側透明基板501上には、SEG側を駆動する液晶駆動用半導体チップ4を実装した多層基板14と、COM側を駆動する液晶駆動用半導体チップ4を実装した多層基板14とを接続する接続配線601が形成されており、SEG側を駆動する多層基板14とCOM側を駆動する多層基板14はこの接続配線601、及び、ワイヤー15により接続されている。この接続配線601は、透明電極上に金属薄膜を、メッキ、スパッタ法、蒸着法などにより形成したものを用いることができ、透明電極上にNiメッキを行い、その上にAuメッキを施したもの、またはAlメッキを施したものなどを用いることができる。また、外部電源回路基板からの信号は、一連の多層基板14の最も右側の多層基板の内蔵共通入力配線の端子から、テープ電線511などを用いて接続される。
【0277】
さらに、図が煩雑になるため、図中には示していないが、多層基板14を実装してある部分は、ワイヤー15や、多層基板14、液晶駆動用半導体チップ4、さらにSEG側透明基板501上に形成してある電極端子、および接続配線601などの保護のため、紫外線硬化型樹脂、あるいはシリコン樹脂などで覆ってある。
【0278】
このようにバス配線を内蔵した多層基板14を用いることにより、従来のTCPを用いた場合に必要であったバス回路基板が必要なくなるため、同一表示面積の液晶表示パネルを用いたとき、表示部以外の部分の面積を、従来のTCPを用いた液晶表示装置より小さくすることができる。
【0279】
また、SEG側透明基板501上に全ての電極端子を設けたので、液晶駆動用半導体チップ4を実装した多層基板14をSEG側透明基板501上の電極端子に接続する製造工程において、液晶表示パネル16を裏返す必要がない。このため、製造装置を簡単化することができ、また、多層基板14の実装部の保護のための紫外線硬化樹脂またはシリコン樹脂などの塗布時にも、未硬化樹脂がたれる心配がないなど、製造時間の短縮、及び製造コストを低減することができるといった利点を有する。
【0280】
〔実施例50〕
本発明の別の一実施例を、以下に図95、図96、図97、図98、及び図99を用いて説明する。
【0281】
図95、及び図96は、本発明による液晶表示装置において、SEG側透明基板上にのみ電極端子を設けた液晶表示パネルの、SEG側液晶駆動回路とCOM側液晶駆動回路とが接するコーナー部に設置する、液晶駆動回路に電源、及び信号を供給するための接続基板を示したものである。
【0282】
図95に示した接続基板602は、SEG側液晶駆動回路とCOM側駆動回路の共通バス回路を接続するためのもので、セラミックス製の材質の接続基板602上に、Auペースト印刷による接続配線605が施してある。
【0283】
また図96に示した入力端子付き接続基板607は、図95に示した接続基板に電源、及び信号を、外部の電源回路から入力するための接続基板入力端子606を付加したもので、入力端子付き接続基板上層基板603及び、入力端子付き接続基板下層基板604からなる2層構造になっている。入力端子付き接続基板上層基板603、および入力端子付き接続基板下層基板604はセラミックスからなり、入力端子付き接続基板上層基板603上には接続基板入力端子606、および接続配線605が、入力端子付き接続基板下層基板604上には接続配線605が、それぞれAuペースト印刷により形成されている。入力端子付き接続基板上層基板603上の接続基板入力端子606および接続配線605と、入力端子付き接続基板下層基板604上の接続配線605とは、入力端子付き接続基板上層基板603上に設けられたスルーホールにより接続され、入力端子付き接続基板上層基板603および入力端子付き接続基板下層基板604上の接続配線605によって、接続基板入力端子606から入力される電源及び信号は、SEG側及びCOM側の駆動回路にそれぞれ分配されるようになっている。
【0284】
なお、ここでは配線基板の接続基板602、入力端子付き接続基板上層基板603、入力端子付き接続基板下層基板604としてセラミックス基板を用い、接続配線605にAuペーストを用いているが、接続基板602、入力端子付き接続基板上層基板603、入力端子付き接続基板下層基板604の材質として、他に、ガラスエポキシ基板、フェノール樹脂系基板などの各種樹脂基板、ガラス、ポリイミド基板などを用いることができ、また、接続配線605としては他に、Ag、AgPd、Cu等の金属ペースト焼成物、Cu、Au、Alなどの金属薄膜をエッチング法により配線に形成したもの、Cu、Au、Alなどの金属を蒸着法、あるいはスパッタ法などによりパターン形成したもの、Cu、Au、Alなどの薄膜配線をメッキ法によりパターン形成したもの、Cuなどの金属箔をエッチング法によりパターン形成したものなどを用いることができる。
【0285】
これらの配線基板を液晶パネルに使用した例を図97、図98、図99に示す。
【0286】
図97は、SEG側透明基板上にのみ電極端子を設けた液晶表示パネルの、SEG側液晶駆動回路とCOM側液晶駆動回路とが接するコーナー部に、液晶駆動回路に電源、及び信号を供給するための接続基板を実装した液晶表示装置を示したものである。
【0287】
図98は、図97のC部の拡大図である。
【0288】
図99は、図97のD部の拡大図である。
【0289】
液晶表示パネル16は、SEG側透明基板501、COM側透明電極502からなっており、COM側透明基板502上に形成されている透明電極は、導電材によりSEG側透明基板上に形成されているCOM側電極端子に接続されている。これによって液晶駆動用半導体チップ4を実装された多層基板14は全てSEG側透明基板501上に実装され、実施例1と同様に異方性導電接着剤によりSEG側透明基板上の電極端子と接続されている。隣接する多層基板14の共通バス回路は全てワイヤーボンディング法によりAuワイヤー15で電気的に接続されている。
【0290】
COM側の液晶駆動用半導体チップ4を実装した多層基板14と、SEG側の液晶駆動用半導体チップ4を実装した多層基板14とが接するコーナー部には、C部にSEG側の多層基板14とCOM側の多層基板14とを接続する接続基板602を、D部にSEG側の多層基板14とCOM側の多層基板14とを接続し、かつ電源回路との接続端子を持つ入力端子付き接続基板607をそれぞれ異方性導電接着剤を用いてSEG側透明基板501上に実装してある。接続基板602、および入力端子付き接続基板607にはSEG側透明基板501上の透明電極基板と電気的接続をとる端子が設置されていないのにもかかわらず異方性導電接着剤を用いたのは、多層基板14が異方性導電接着剤を用いてSEG側透明基板501上の電極端子に接続されているため、製造工程上、同一のものを用いた方がコストダウンなどに有利であるためである。当然他の接着剤、例えば紫外線硬化樹脂、熱硬化型樹脂、有機溶剤を用いた各種樹脂性接着剤、各種瞬間接着剤などさまざまな接着剤も用いることができる。接続基板602、および入力端子付き接続基板607は、それぞれ隣接するSEG側の多層基板14、およびCOM側の多層基板14とワイヤーボンディング法によりAuワイヤー15で接続され、これにより一連のSEG側多層基板に電源、及び画像信号が送られる。また、外部電源回路との接続は、入力端子付き接続基板607上に設置されている接続基板入力端子606で行われ、これにより液晶表示装置全体の電源、および信号が供給される。
【0291】
なお、ここでは接続配線605のみを持った接続基板602と接続配線605と接続基板入力端子606を持った入力端子付き接続基板607の両方を用いて液晶表示装置を構成しているが、接続配線605のみを持った接続基板602のみを2個用いてSEG側の多層基板14とCOM側の多層基板14とを接続基板602を介して接続し、外部電源回路からの信号入力は、一連のSEG側の多層基板の接続基板の実装してあるのと反対側(COM側の多層基板のない側)の多層基板14の共通バス配線端子から入力する構成としてもよい。また逆に、接続配線605と接続基板入力端子606の両方を持つ入力端子付き接続基板607を2枚用いて液晶表示装置を構成し、液晶表示パネルの上下に実装されているSEG側の液晶駆動用半導体チップの電圧レベルを均一にする構成としてもよい。また、ここでは隣接多層基板同士の共通バス回路の接続、および多層基板と接続基板との接続に、ワイヤーボンディング法によるAuワイヤーを用いているが、この接続には他にAl、Cu及び、それらの合金からなるワイヤー、フレキシブル回路基板、ビニール電線を始めとする各種電線などを用い、ワイヤーボンディング法、半田、異方性導電性接着剤などの手法により電気的に接続することができる。
【0292】
以上のような構成にすることにより、透明電極上に金属メッキを施した配線よりも低抵抗な配線でSEG側多層基板とCOM側多層基板の共通バス回路を接続することができ、液晶表示装置の表示品位をより良好にすることができる。また、透明電極上に金属メッキを施す必要がないため、製造コストを低減することができる。
【0293】
〔実施例51〕
図100は、本発明による液晶表示装置の一実施例を示す図であり、COM側透明基板502上の透明電極をSEG側透明基板501上の電極端子に接続し、SEG側透明基板上に全ての電極端子を設け、SEG側の液晶駆動回路として液晶駆動用半導体チップ4をフェイスダウンボンディングした多層基板14を実装してある液晶表示パネル16に、COM側の液晶駆動回路として液晶駆動用半導体チップ4および電源回路を一体化した電源回路一体COM多層基板608を実装した液晶表示装置を示したものである。
【0294】
図101は、図100の電源回路一体COM多層基板608の実装部分を拡大した図である。
【0295】
また、図102は、電源回路一体COM多層基板608の断面図である。
電源回路一体COM多層基板608は、電源一体COM多層基板608上にフェイスダウンボンディングされているCOM側の液晶駆動用半導体チップ4に電源およびCOM側画像信号を供給すると共に、SEG側の液晶駆動用半導体チップ4を実装した多層基板14にも同様に電源とSEG側画像信号を供給する機能を持っている。
【0296】
この電源回路一体COM多層基板608の構造を図101、および図102を用いて説明する。電源回路一体COM多層基板608は、セラミックス製の上層基板610、中間基板611、下層基板612による多層構造になっており、液晶駆動用半導体チップ4、および電源回路を構成する各種電子部品609は、公知の方法(例えば、Agペーストを用いて基板に接続する方法、異方性導電接着剤を用いる方法など)により上層基板610に実装されている。なお、図100、図101では各配線パターンの図示は省略している。実装後は、液晶駆動用半導体チップ4および各種電子部品609の周囲、および液晶駆動用半導体チップ4と上層基板610の表面との間の腐食防止、および補強のためにモールドしてある。ただし、図が煩雑になるため、モールドの図示は省略してある。上層基板610の表面には各液晶駆動用半導体チップ4の入力パッドに対応する回路パターン613−1が形成されている。これらの液晶駆動用半導体チップ4の入力パッドに対応する回路パターン613−1は、スルーホール615−1、中間基板611上の回路パターン613−2、スルーホール615−3、下層基板612上の回路パターン613−3、スルーホール615−4を介して、同じ電源回路一体COM多層基板608に各種電子部品609で構成される電源回路の回路パターン613−4に接続されている。なお、ここではスルーホール615−1、中間基板611上の回路パターン613−2、スルーホール615−3、下層基板612上の回路パターン613−3、スルーホール615−4を経由して電源回路の回路パターン613−4に接続しているが、回路パターンのレイアウト上で、液晶駆動用半導体チップ4の入力パッドに対応した回路パターン613−1と電源回路の回路パターン613−4との間を横切る別の回路パターンがあるなどの問題がなければ、液晶駆動用半導体チップ4の入力パッドに対応した回路パターン613−1と電源回路の回路パターン613−4を上層基板610上で直接接続することもできる。また、上層基板610上には各液晶駆動用半導体チップ4の出力パッドに対応する回路パターン613−5がそれぞれ形成されており、この各液晶駆動用半導体チップ4の出力パッドに対応する回路パターン613−5はスルーホール615−2を介し、下層基板612に形成されているパネルとの接続端子614に接続されている。
【0297】
なお、ここでは電源回路一体COM多層基板608を構成する上層基板610、中間基板611、下層基板612としてアルミナ基材の低温同時焼成セラミックス製基板を用いているが、他にガラスエポキシ基板、フェノール樹脂系基板などの各種樹脂系基板、ポリイミド、アラミドなどのフレキシブル基板、ガラス、硬質プラスチック、などを用いることができる。
【0298】
また、ここでは回路パターン613−1、613−2、613−3、613−4、パネルとの接続端子614としてAuペースト焼成物を用いているが、これらの回路パターン613−1、613−2、613−3、613−4、接続端子614として他に、Ag、AgPd、Cu等の金属ペースト焼成物、Cu、Au、Alなどの金属薄膜をエッチング法により配線に形成したもの、Cu、Au、Alなどの金属を蒸着法、あるいはスパッタ法などによりパターン形成したもの、Cu、Au、Alなどの薄膜配線をメッキ法により形成したもの、Cuなどの金属箔をエッチング法により形成したものなどを用いることができる。
【0299】
このようにして構成される電源回路一体COM多層基板608は、液晶表示パネル16を構成するSEG側透明基板501上に設けられた電極端子に、異方性導電接着剤を用いて電気的、機械的に接続される。この異方性導電接着剤としては、導電粒子として半田粒子、Ni、Au、Ag、Cu、Pb、Snなどの単独またはそのいくつかの混合、合金またはメッキなどによる複合金属粒子、プラスチック粒子(ポリスチレン、ポリカーボネイト、アクリル等)にNi、Co、Pd、Au、Ag、Cu、Fe、Sn、Pbなどの単独またはそのいくつかをメッキした粒子、カーボン粒子などを用い、接着剤としてスチレンブタジエンスチレン(SBS)系、エポキシ系、アクリル系、ポリエステル系、ウレタン系などの単独またはそのいくつかの混合または化合物を用いたものなどを使用することができる。
【0300】
また、この電源回路一体COM多層基板608は、SEG側駆動用の電源、および画像信号をSEG側の液晶駆動用半導体チップに供給する機能を持ち、電源回路一体COM基板608の上層基板610上に形成されるSEG側の駆動回路との接続端子と、隣接するSEG側の多層基板14とは、Auワイヤー15をワイヤーボンディング法を用いて接続され、SEG側の多層基板14に電源、および、画像信号を供給している。
【0301】
なお、この電源回路一体COM多層基板608と隣接するSEG側の多層基板14との電気的接続はAuワイヤーの他にAl、Cu、及びそれらの合金からなるワイヤーなどを用いることができ、また、フレキシブル配線基板を用い、半田付け、あるいは異方性導電接着剤によって電気的、機械的に接続してもよい。
【0302】
このような構成とすることにより、従来のように別体の電源回路と液晶表示装置とを接続する必要がなくなり、また多層基板を一つ一つ液晶表示パネルに接続する必要がないので、工程を短縮し、製造にかかる時間を大幅に短縮することができるなど、製造コストを大幅に削減することができる。また、電源、および信号を接続するための長い配線を必要としないので、外部からのノイズの侵入が少なくなり、良好な表示を得ることができる。
【0303】
〔実施例52〕
図103は、本発明による液晶表示装置野一実施例を示す図であり、従来用いられてきた、液晶を挟み込む2枚の透明基板のうち、コモン電極(COM)側透明基板502の長さを、セグメント電極(SEG)側透明基板501よりも長くし、かつ、COM側透明基板502の幅よりもSEG側透明基板501の幅の方が広くなるようにして、2枚のCOM側透明基板502、およびSEG側透明基板501を重ね合わせてシール剤508によって液晶を封入し、それぞれ他方と重なっていない部分までSEG側透明基板501上に形成されたSEG側透明電極505、およびCOM側透明基板502上に形成されたCOM側透明電極506を延ばし、これを液晶駆動回路との接続端子とする液晶パネル16のCOM側透明電極に、COM側の液晶駆動回路として液晶駆動用半導体チップ4および、電源回路を一体化した、電源回路一体COM多層基板608を実装した液晶表示装置を、SEG側透明基板501の側から示したものである。
【0304】
また、図104は、図103に示した液晶表示装置を、COM側透明基板502の側から示した図である。
【0305】
電源回路一体COM多層基板608は、液晶表示パネル16を構成するCOM側透明基板502上に設けられた透明電極端子に、異方性導電接着剤を用いて電気的、機械的に接続される。
【0306】
また、この電源回路一体COM多層基板608は、SEG側駆動用の電源、および画像信号をSEG側液晶駆動用半導体チップに供給する機能を持ち、電源回路一体COM基板608上に形成されるSEG側駆動回路との接続端子と、SEG側バス基板50043とは、テープ電線511を用いて接続され、SEG側バス基板50043を通じて、各TCP50042上に実装されているSEG側の液晶駆動用半導体チップ4に電源、および、画像信号を供給している。
【0307】
このような構成とすることにより、従来用いられてきた液晶表示パネルを用いた場合でも、従来のように別体の電源回路と液晶表示装置とを接続する必要がなくなり、また液晶駆動用集積回路を搭載した基板を一つ一つ液晶表示パネルに接続する必要がないので、工程を短縮し、製造にかかる時間を大幅に短縮することができるなど、製造コストを大幅に削減することができる。また、電源、および信号を接続するための長い配線を必要としないので、外部からのノイズの侵入が少なくなり、良好な表示を得ることができる。
【0308】
〔実施例53〕
図105は、本発明による液晶表示装置の一実施例を示す図であり、実施例47または実施例48に示した、COM側透明基板502上の透明電極をSEG側透明基板501上の電極端子に接続し、SEG側透明基板501上に全ての電極端子を設けた本発明による液晶表示パネル16に、従来から液晶駆動用半導体チップの実装に用いられている、液晶駆動用半導体チップ4を実装したTCP50042を実装したものである。それぞれのTCP50042は、各TCP50042上に実装された液晶駆動用半導体チップへの入力信号を伝えるSEG側バス基板50043およびCOM側バス基板50052に半田付によって電気的、機械的に接続されている。
【0309】
この液晶表示装置を製造するには、まずCOM側透明基板502およびSEG側透明基板501によって構成される液晶表示パネル16に、液晶駆動用半導体チップ4を前もって実装したTCP50042を、異方性導電接着剤などを用いて接続する。つぎに紫外線硬化型樹脂のモールド21をSEG側透明基板501の端子部の透明電極露出部全てに塗布し硬化させる。この後、液晶表示パネルを、大まかな位置あわせを行ったSEG側バス基板50043およびCOM側バス基板50052の上にのせ、SEG側バス基板50043とTCP50042、COM側バス基板50052とTCP50042の位置合わせを行った後半田付けを行い、後にSEG側バス基板50043とCOM側バス基板50052をテープ電線511を用いて半田にて接続する。
【0310】
以上のように、従来型の液晶表示パネルを用いた場合には、SEG側のTCPを接続した後、COM側のTCPを接続するとき、および、紫外線硬化型樹脂を塗布・硬化させるときに少なくとも計2回の液晶表示パネル裏返し作業が必要であったが、本発明の液晶表示パネルを用いることにより、裏返し作業が必要なくなり、また、紫外線硬化型樹脂の塗布工程が1回で済むようになるなど、製造工程の大幅な単純化が実現できる。
【0311】
このように従来技術であるTCPを用いて液晶駆動回路を液晶表示パネルに実装する場合でも、本発明の構造を持つ液晶表示パネルを用いることによって工程が短縮・単純化され、大幅なコストダウンが可能となる。
【0312】
【発明の効果】
以上説明したように、半導体素子の入出力配線、バスラインおよび接続端子を多層基板に形成し、そこに複数の半導体素子を実装し表示素子の電極に接続することで、駆動制御回路基板が不要になると同時に半導体素子の相互接続本数が削減できるため信頼性が向上する。
【0313】
また、液晶駆動用半導体チップの搭載範囲が小さく、薄く、コンパクトであり、さらに安価な液晶表示装置を提供できる。
【0314】
また、液晶表示パネルを構成する2枚の透明基板のどちらか一方の電極が他方の透明基板の電極に接続され、その透明基板にのみ液晶駆動回路を接続するための接続端子を形成する構成としたので、液晶表示装置の製造工程を簡略化できるとともに、製造工程の自動化を容易にすることができ、これにより液晶表示装置の製造上の大幅なコスト低減を実現できるという効果を有する。
【0315】
また、液晶表示パネルを構成する2枚の透明基板のどちらか一方の電極を、他方の透明基板の電極に接続する手段として、2枚の透明電極の間に挟持される液晶を封入するシール剤を兼ねた導電材を用いる構造としたので、画像表示エリアが広く、かつ装置がコンパクトで、安価な液晶表示装置を提供できるという効果を有する。
【0316】
また、液晶表示パネルの、X側駆動回路とY側駆動回路とが接するコーナー部に、電源及び信号を供給するための基板を設置する構成としたので、液晶表示装置の表示品位を従来より良好にすることができ、また製造コストを低減できるといった効果を有する。
【0317】
また、液晶駆動用集積回路と電源回路を搭載した多層基板を用いたので、工程削減が可能となり、製造コストを大幅に削減することができる。また、電源及び、信号を接続するための長い配線を必要としないので、外部からのノイズの侵入が少なくなり、良好な表示を得ることができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の多層基板を分解して示した図である。
【図2】本発明の一実施例の液晶表示装置を示す図である。
【図3】本発明の一実施例の液晶表示装置の主要部分を示す図である。
【図4】本発明の一実施例の液晶表示装置の主要部分の断面を示す図である。
【図5】本発明の他の一実施例の多層基板を分解して示した図である。
【図6】本発明の他の一実施例の液晶表示装置の主要部分を示す図である。
【図7】本発明の他の一実施例の多層基板を分解して示した図である。
【図8】本発明の他の一実施例の液晶表示装置の主要部分を示す図である。
【図9】本発明の他の一実施例の液晶表示装置の主要部分を示す図である。
【図10】本発明の他の一実施例の液晶表示装置の主要部分の断面を示す図である。
【図11】本発明の他の一実施例の多層基板を分解して示した図である。
【図12】本発明の他の一実施例の液晶表示装置の主要部分を示す図である。
【図13】本発明の他の一実施例の液晶表示装置の主要部分を示す図である。
【図14】本発明の他の一実施例の液晶表示装置の主要部分を示す図である。
【図15】本発明の他の一実施例の多層基板を分解して示した図である。
【図16】本発明の他の一実施例の液晶表示装置を示す図である。
【図17】本発明の他の一実施例の液晶表示装置の主要部分を示す図である。
【図18】本発明の他の一実施例の液晶表示装置の主要部分の断面を示す図である。
【図19】本発明の他の一実施例の多層基板を分解して示した図である。
【図20】本発明の他の一実施例の液晶表示装置の主要部分を示す図である。
【図21】本発明の一実施例の異方性導電膜の断面を示す図である。
【図22】本発明の他の一実施例の異方性導電膜の断面を示す図である。
【図23】本発明の一実施例の異方性導電接着剤の断面を示す図である。
【図24】本発明の一実施例の異方性導電膜または異方性導電接着剤の接続部分の主要部分の断面を示す図である。
【図25】本発明の一実施例を示す半導体素子の実装構造と表示素子に接続した断面図である。
【図26】本発明の一実施例を示す半導体素子の実装構造と表示素子に接続した平面図である。
【図27】本発明の一実施例を示す接続部の詳細配線図である。
【図28】本発明の一実施例の液晶表示装置の結線ブロック図である。
【図29】本発明の半導体素子の実装構造の一実施例を示す図である。
【図30】本発明の半導体素子の実装構造の一実施例を示す図である。
【図31】本発明の半導体素子の実装構造の一実施例を示す図である。
【図32】本発明の半導体素子を実装したLCDモジュールの一実施例を示す図である。
【図33】本発明の半導体素子の実装構造の一実施例を示す図である。
【図34】本発明の半導体素子の実装構造の一実施例を示す図である。
【図35】本発明の半導体素子の実装構造の一実施例を示す図である。
【図36】本発明の半導体素子を実装した電子印字装置の一実施例を示す図である。
【図37】本発明の半導体素子を実装した電子印字装置の一実施例を示す図である。
【図38】本発明の半導体素子の実装構造の一実施例を示す図である。
【図39】本発明の半導体素子の実装構造の一実施例を示す図である。
【図40】本発明の液晶表示装置の平面図である。
【図41】本発明の半導体素子を実装した液晶表示装置の一実施例を示す図である。
【図42】本発明の半導体素子の実装構造の一実施例を示す図である。
【図43】本発明の一実施例の多層基板を分解して示した図である。
【図44】本発明の一実施例の多層基板に半導体素子を実装した図である。
【図45】本発明の一実施例の多層基板に半導体素子を実装した図である。
【図46】本発明の一実施例の多層基板に半導体素子を実装した図である。
【図47】本発明の一実施例の多層基板に半導体素子を実装した図である。
【図48】本発明の一実施例の多層基板に半導体素子を複数個実装した図である。
【図49】本発明の一実施例の多層基板に半導体素子を複数個実装した図である。
【図50】本発明の一実施例の多層基板に半導体素子を複数個実装した図である。
【図51】本発明の一実施例の多層基板に半導体素子を複数個実装した図である。
【図52】本発明の一実施例の多層基板に半導体素子を複数個実装した図である。
【図53】本発明の一実施例の多層基板に半導体素子を複数個実装した図である。
【図54】本発明の一実施例の多層基板に半導体素子を複数個実装した図である。
【図55】本発明の一実施例の多層基板に半導体素子を複数個実装した図である。
【図56】本発明の一実施例の多層基板に半導体素子を複数個実装した図である。
【図57】本発明の一実施例の多層基板に半導体素子を複数個実装した図である。
【図58】本発明の一実施例の多層基板を電子光学装置に実装した図である。
【図59】本発明の一実施例の多層基板を電子印字装置に実装した図である。
【図60】本発明の一実施例の多層基板を電子光学装置に実装した図である。
【図61】本発明の一実施例の多層基板を電子印字装置に実装した図である。
【図62】本発明の一実施例の多層基板を電子光学装置に実装した図である。
【図63】本発明の一実施例の多層基板を電子印字装置に実装した図である。
【図64】本発明の一実施例の多層基板を電子光学装置に実装した図である。
【図65】本発明の一実施例の多層基板を電子印字装置に実装した図である。
【図66】本発明の一実施例の多層基板を電子光学装置に実装した図である。
【図67】本発明の一実施例の多層基板を電子印字装置に実装した図である。
【図68】本発明の一実施例の多層基板を電子光学装置に実装した図である。
【図69】本発明の一実施例の多層基板を電子印字装置に実装した図である。
【図70】本発明の一実施例の液晶表示装置の主要部分を示す図である。
【図71】本発明の一実施例の液晶表示装置の主要部分を示す図である。
【図72】本発明の一実施例の液晶表示装置の主要部分を示す図である。
【図73】本発明の一実施例の多層基板を分解して示した図である。
【図74】本発明の一実施例の液晶表示装置の主要部分の断面を示す図である。
【図75】本発明の一実施例の液晶表示装置の主要部分を示す図である。
【図76】本発明の一実施例の液晶表示装置の主要部分を示す図である。
【図77】本発明の一実施例の多層基板の取り付け穴を示す図である。
【図78】本発明の一実施例の多層基板の取り付け穴を示す図である。
【図79】本発明の一実施例の多層基板の他の形状の取り付け穴を示す斜視図である。
【図80】本発明の一実施例の液晶表示装置を示す図である。
【図81】本発明の一実施例の多層基板の取り付け状態を示す断面図である。
【図82】本発明の一実施例の多層基板を示した図である。
【図83】本発明の一実施例の多層基板を分解して示した図である。
【図84】本発明の一実施例の多層基板の第1の層を示した図である。
【図85】本発明の一実施例の多層基板の第2の層を示した図である。
【図86】本発明の一実施例の多層基板の第3の層を示した図である。
【図87】本発明の一実施例の多層基板の第4の層を示した図である。
【図88】本発明の一実施例の多層基板の第5の層を示した図である。
【図89】本発明の一実施例の液晶表示装置を示す図である。
【図90】本発明の一実施例を示す図。
【図91】本発明の一実施例を示す図90のA−Bにおける断面図。
【図92】本発明の一実施例を示す図。
【図93】本発明の一実施例を示す図。
【図94】本発明の一実施例を示す図93のB部の拡大図。
【図95】本発明の一実施例を示す図。
【図96】本発明の一実施例を示す図。
【図97】本発明の一実施例を示す図。
【図98】本発明の一実施例を示す図97のC部の拡大図。
【図99】本発明の一実施例を示す図97のD部の拡大図。
【図100】本発明の一実施例を示す図。
【図101】本発明の一実施例を示す図100の電源回路一体多層基板部分の拡大図。
【図102】本発明の一実施例を示す図であり、電源回路一体基板の断面図。
【図103】本発明の一実施例を示す図。
【図104】本発明の一実施例を示す図。
【図105】本発明の一実施例を示す図。
【図106】従来の液晶表示装置を示す図である。
【図107】従来の液晶表示装置の主要部分を示す図である。
【図108】従来の液晶表示装置の主要部分の断面を示す図である。
【図109】従来の他の液晶表示装置の主要部分の断面を示す図である。
【図110】従来の異方性導電膜の断面を示す図である。
【図111】従来の異方性導電膜の接続部の主要部分の断面を示す図である。
【図112】従来の異方性導電膜の接続部の主要部分の断面を示す図である。
【図113】従来の半導体素子の実装構造と表示素子に接続した断面図。
【図114】従来の半導体素子の実装構造と表示素子に接続した平面図。
【図115】従来の半導体素子の実装構造と表示素子に接続した平面図。
【図116】従来の液晶表示パネルを示す図。
【図117】従来の液晶表示パネルを示す図であり図116のE−Fにおける断面図。
【符号の説明】
1.第1の層
2.第2の層
3.第3の層
4.、4’.液晶駆動用半導体チップ
5.、5’.入力配線
6.スルーホール
7.ランド
8.出力配線
9.スルーホール
10.バス配線
11.スルーホール
12.スルーホール
13.接続端子
14.多層基板
15.ワイヤー
16.パネル
17.接続基板
18.パネル端子
19.接続部材
20.モールド
21.モールド
22.ワイヤーボンディング用ランド
23.ワイヤー
24.接続基板
25.スルーホール
26.スルーホール
27.接続端子
28.バス配線
29.パネル端子
30.スルーホール
31.異方性導電膜
32.導電粒子
33.接着剤
34.セパレータ
35.異方性導電接着剤
d.導電粒子の粒子径
D.導電粒子の粒子径
h.接着剤の厚み
H.接着剤の厚み
k.接続端子の厚み
K.端子先端部の厚み
110.液晶表示素子
111−1.〜111−12.半導体素子
112−1.〜112−4.多層基板
113.液晶表示素子電極端子
114.多層基板端子
115.異方性導電接着剤
P11.〜P3n.液晶駆動出力線
1311.〜131n.カラー画素
201.半導体素子(LSI)
202.多層基板
203.電子素子(液晶表示素子)
204.入力配線
205.出力配線
206.バンプ
208.モールド剤
209.ACF
210.接着剤
211.LSI端子
213.電子印字素子(サーマルプリンタヘッド)
221.内部導電層
231.LCD端子
301.第1の層
302.第2の層
303.第3の層
304.半導体素子
305.入力配線
306.スルーホール
307.ランド
308.出力配線
309.バス配線
310.外部接続端子
311.多層基板
312.Auワイヤー
313.液晶パネル
314.接続基板
315.パネル端子
316.異方性導電膜
317.モールド
318.ワイヤーボンディング用ランド
319.TCP
320.開口部
321.バス基板開口部
322.バス基板
323.先端部
324.出力端子スルーホール
325.電極
326.バス配線用FPC
327.バス配線用PCB基板
328.バス配線用接続ランド
329.電子印字素子
330.モールド
431.取り付け穴を有した多層基板
431a.取り付け穴を有した多層基板
431b.取り付け穴を有した多層基板
431c.取り付け穴を有した多層基板
431d.取り付け穴を有した多層基板
432.取り付け穴
433.外装化粧ケース上
434.ネジ
435.バックライトユニット
436.外装化粧ケース
437.取り付け用切り欠きを有した多層基板
437a.取り付け用切り欠きを有した多層基板
437b.取り付け用切り欠きを有した多層基板
437c.取り付け用切り欠きを有した多層基板
437d.取り付け用切り欠きを有した多層基板
438.取り付け用切り欠き
501.SEG側透明基板
502.COM側透明基板
503.SEG側電極端子
504.COM側電極端子
505.SEG側透明電極
506.COM側透明電極
507.導電材
508.シール材
509.液晶
510.シール材を兼ねた導電材
511.テープ電線
601.接続配線
602.接続基板
603.入力端子付き接続基板上層基板
604.入力端子付き接続基板下層基板
605.接続配線
606.接続基板入力端子
607.入力端子付き接続基板
608.電源回路一体COM多層基板
609.電子部品
610.上層基板
611.中間基板
612.下層基板
613−1.液晶駆動用半導体チップの入力パッドに対応する回路パターン
613−2.中間基板上の回路パターン
613−3.下層基板上の回路パターン
613−4.電源回路の回路パターン
613−5.液晶駆動用集積回路の出力パッドに対応する回路パターン
614.接続端子
615−1.スルーホール
615−2.スルーホール
615−3.スルーホール
615−4.スルーホール
615−5.スルーホール
1000.第1の層
1010.貫通穴
1100.液晶駆動用半導体チップ
1110.入力配線
1110−1.入力配線
1110−N.入力配線
1120.スルーホール
1120−1.スルーホール
1120−N.スルーホール
1130.出力配線
1130−1.出力配線
1130−N.出力配線
1140.スルーホール
1140−1.スルーホール
1140−N.スルーホール
1200.液晶駆動用半導体チップ
1210.入力配線
1210−1.入力配線
1210−N.入力配線
1220.スルーホール
1220−1.スルーホール
1220−N.スルーホール
1230.出力配線
1230−1.出力配線
1230−N.出力配線
1240.スルーホール
1240−1.スルーホール
1240−N.スルーホール
1300.液晶駆動用半導体チップ
1310.入力配線
1310−1.入力配線
1310−N.入力配線
1320.スルーホール
1320−1.スルーホール
1320−N.スルーホール
1330.出力配線
1330−1.出力配線
1330−N.出力配線
1340.スルーホール
1340−1.スルーホール
1340−N.スルーホール
2000.第2の層
2010.貫通穴
2020.配線
2030.スルーホール
2120.スルーホール
2140.スルーホール
2220.スルーホール
2240.スルーホール
2320.スルーホール
2340.スルーホール
3000.第3の層
3010.貫通穴
3020.配線
3030.スルーホール
3120.スルーホール
3140.スルーホール
3240.スルーホール
3340.スルーホール
4000.第4の層
4020.配線
4040.ランド
4140.スルーホール
4240.スルーホール
4340.スルーホール
5000.第5の層
5050.配線
5060.接続端子
5140.スルーホール
5240.スルーホール
5340.スルーホール
6000.多層基板
7000.中継基板
8000.接続部材
50041.液晶駆動用半導体チップ
50042.TCP
50043.バス基板(SEG側)
50044.入力配線
50045.出力配線
50046.先端部
50047.入力配線
50048.バス配線
50049.異方性導電膜
50050.導電粒子
50051.接着剤
50052.バス基板(COM側)
50151.TCP
50152.可とう性配線部材
50153.TCP出力端子
50154.TCP入力端子
50155.駆動制御回路基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device including a plurality of liquid crystal driving semiconductor chips.
[0002]
[Prior art]
The mounting of the driver IC for driving the liquid crystal in the conventional liquid crystal display device will be described with reference to FIGS. 106, 107, 108 and 109. The driver IC 50041 is mounted on a tape carrier package (hereinafter referred to as TCP) 50042, and the
[0003]
The mounting of the driver IC for driving the liquid crystal in another conventional liquid crystal display device will be described with reference to FIGS. 106, 107, 108, 109, 110, and 111. The driver IC 50041 is mounted on the TCP 50042. The
[0004]
Further, the input wiring 50044 to the driver IC 50041 is connected to another substrate (hereinafter referred to as a bus substrate) 50043 for supplying an input signal, a power source and the like by soldering. The
[0005]
In a conventional liquid crystal display device, display pixels are configured by matrix electrodes composed of row electrodes and column electrodes, and display drive signals for semiconductor elements mounted on a TAB (Tape Automated Bonding) mounted on the periphery of the liquid crystal display elements are displayed. It is connected to the electrode terminal of the display element by an anisotropic conductive adhesive or a conductive rubber connector and supplied.
[0006]
113 and 114 show an example of a mounting structure of a liquid crystal display device in which a TAB-mounted semiconductor element is connected to a liquid crystal display element.
[0007]
In the figure, a liquid crystal driving TCP 50151 has a liquid crystal driving semiconductor element 111 mounted on a flexible wiring member 50152 by a so-called TAB method. Then, a
[0008]
In addition, as shown in FIG. 116 and FIG. 117 which is a cross-sectional view taken along line EF in FIG. 116, a liquid crystal display panel in a conventional liquid crystal display device is, for example, a common electrode (of two transparent substrates sandwiching liquid crystal). The length of the side transparent substrate 502 (hereinafter referred to as COM) is made longer than that of the segment electrode (hereinafter referred to as SEG) side
[0009]
Further, in the conventional liquid crystal display device, a power supply circuit for supplying an image signal and power to a liquid crystal driving semiconductor chip mounted on TCP is formed on a COM-side bus substrate 50052 shown in FIG. The power supply circuit board of the body is configured and connected to the COM-side bus board 50052 by soldering using a tape electric wire or the like.
[0010]
[Problems to be solved by the invention]
However, the above prior art requires a separate wiring board (bus board) for supplying input signals and power to the driver IC, requires a metal thin film cross wiring, and the mounting range is considerably widened. It has the disadvantage that it is difficult to provide an inexpensive and compact liquid crystal display device.
[0011]
Therefore, the present invention has been made to solve the above-mentioned drawbacks.
[0012]
The object is to provide a liquid crystal display device that has a small, thin, and compact mounting range for the liquid crystal driving semiconductor chip.
[0013]
Further, in the above prior art, the liquid crystal driving semiconductor elements 111 are connected to the electrode terminals of the liquid
[0014]
In the case of a liquid crystal display device having such a mounting structure, in particular, in a color display device, the pixel density three times is required to obtain the same resolution as that of black and white display, so the necessary number of TCP is also tripled. As a result, the number of TCP interconnections increases and connection reliability decreases. Further, the wiring rule of the drive
[0015]
Further, FIG. 115 is a diagram showing the structure of a conventional color liquid crystal display device disclosed in Japanese Patent Application Laid-Open No. 2-214826, and TCP 50151-1 to 50151-3 are stacked in three stages in order to cope with an increase in color display pixels. However, the connection location to the drive
[0016]
In addition, as shown in FIG. 117, which is a cross-sectional view of FIGS. 106, 107, 108, 116, and 116, the above-described prior art includes two transparent substrates that sandwich the
[0017]
Furthermore, since the conventional liquid crystal display device has a separate power supply circuit, a process for connecting the power supply circuit is necessary, and the wires connecting the power supply circuit and the liquid crystal display device tend to be long. There have been drawbacks such as noise easily entering the image signal from the outside.
[0018]
An object of the present invention is to provide a liquid crystal display device that solves the above-described drawbacks, enables simplification and automation of the manufacturing process of the liquid crystal display device, has high display quality, is compact, and is inexpensive.
[0019]
[Means for Solving the Problems]
The liquid crystal display device of the present invention is a liquid crystal display device, wherein a multilayer substrate having one surface and the other surface opposite to the one surface, a semiconductor chip connected to the one surface, and a connection to the multilayer substrate A liquid crystal display panel, and the multilayer substrate has input wiring and output wiring connected to the semiconductor chip on the one surface, and between the one surface and the other surface. Has a bus wiring connected to the input wiring, and has a portion protruding from the other portion, and the protruding portion has a connection terminal connected to the output wiring. .
[0020]
The liquid crystal display device of the present invention includes a multilayer substrate having a first layer and a second layer facing the first layer, and a semiconductor connected to one surface of the first layer. A chip and a liquid crystal display panel connected to the multilayer substrate, the multilayer substrate having input wiring and output wiring connected to the semiconductor chip on the first layer, and the first layer Between the second layer and the second layer, there is a bus wiring connected to the input wiring, the first layer has a portion protruding from the second layer, the multilayer substrate, The protruding portion has a connection terminal connected to the output wiring.
[0021]
The connection terminal is preferably connected to the liquid crystal display panel.
The multilayer substrate is preferably connected to the liquid crystal display panel so that the protruding portion overlaps the liquid crystal display panel.
[0022]
The semiconductor chip mounting structure of the present invention includes a multilayer substrate having one surface and the other surface facing the one surface, and a semiconductor chip connected to the one surface in the semiconductor chip mounting structure. The multilayer substrate has input wiring and output wiring connected to the semiconductor chip on the one surface, and is connected to the input wiring between the one surface and the other surface. It has a bus wiring and has a portion protruding from the other portion, and the protruding portion has a connection terminal connected to the output wiring.
The semiconductor chip mounting structure of the present invention includes a semiconductor chip mounting structure, a multilayer substrate having a first layer and a second layer opposed to the first layer, and one surface of the first layer. A semiconductor chip to be connected, and the multilayer substrate has input wiring and output wiring connected to the semiconductor chip in the first layer, and the first layer and the second layer. A bus wiring connected to the input wiring, the first layer has a portion protruding from the second layer, and the multilayer substrate has the output at the protruding portion It has a connection terminal connected to wiring.
[0023]
An electro-optical device according to the present invention includes the above-described semiconductor chip mounting structure.
An electronic printing apparatus according to the present invention includes the above semiconductor chip mounting structure.
[0024]
[Action]
According to the configuration of the liquid crystal display device of the present invention, when the bus line and the connection terminal are formed on the multilayer substrate, a plurality of semiconductor elements are mounted thereon and connected to the electrodes of the display element, the drive control circuit board is unnecessary. At the same time, the number of interconnections of the semiconductor elements can be reduced, so that the reliability is improved and the apparatus can be downsized.
[0025]
【Example】
[Example 1]
This embodiment will be described below with reference to FIGS. 1, 2, 3, and 4. FIG.
[0026]
FIG. 1 is an exploded perspective view showing a multilayer substrate of an embodiment in which a liquid crystal driving semiconductor chip is face-down bonded to the surface of the multilayer substrate in the liquid crystal display device of the present invention.
[0027]
[0028]
Further, the
[0029]
Each of the
[0030]
However, the input wiring 5,
[0031]
Since the sintered ceramic substrate has excellent dimensional stability with respect to temperature and humidity, the connection portion between the liquid crystal driving
[0032]
Moreover, you may use the glass epoxy board which is a composite material of glass fiber and an epoxy-type resin as each material of the
[0033]
Furthermore, the
[0034]
FIG. 2 shows an embodiment in which the multilayer substrate of the embodiment shown in FIG. 1 is connected to a liquid crystal display panel.
[0035]
FIG. 3 shows an enlarged main part of the connection part of FIG.
[0036]
FIG. 4 shows a cross section of the main part of the connecting portion of FIG.
[0037]
A liquid crystal display panel (for example, 640 * 480 dot display) 16 has 16
[0038]
The connecting
[0039]
A
[0040]
The bus wiring connection between the
[0041]
Further, the connecting
[0042]
The anisotropic
[0043]
As another connection member, as shown in FIG. 23, a liquid or paste-like anisotropic conductive adhesive 35 containing
[0044]
A
[0045]
The bus wiring connection between the
[0046]
As described above, by using the multilayer substrate of this embodiment, the cross wiring of the bus wiring can be processed in the same multilayer substrate by using the TAB method, which has been conventionally performed by using another bus substrate. Yes. Therefore, the wiring in the board can be made denser than the TAB system, and the cost can be reduced because a separate bus board is not used.
[0047]
Further, in the conventional COG method, the cross wiring of the bus wiring is performed on the panel substrate. Therefore, a large area of the bus wiring is necessary, and metal wiring is necessary to reduce the wiring resistance value, which increases the cost. On the other hand, by using the multilayer substrate of this embodiment, it is possible to reduce the space and cost of the bus wiring area as compared with the COG method.
[0048]
[Example 2]
This embodiment will be described with reference to FIG.
[0049]
FIG. 5 is an exploded perspective view showing a multilayer substrate of an embodiment in which a liquid crystal driving semiconductor chip is wire-bonded to the surface of the multilayer substrate in the liquid crystal display device of the present invention.
[0050]
On the surface of the
[0051]
The back surface of the semiconductor chip for liquid crystal driving is fixed to the surface of the multilayer substrate, and the
[0052]
Further, the bus wiring connection between adjacent multilayer substrates is wire-bonded as in the first embodiment. Similarly, although not shown, the bonding portion and the wire portion are molded for protection and reinforcement as in the first embodiment.
[0053]
As described above, by using the multilayer substrate of this embodiment, it is possible to reduce the size and the price as compared to the conventional TAB method and COG method, as in the first embodiment.
Example 3
This embodiment will be described with reference to FIG.
[0054]
FIG. 6 shows a liquid crystal display device according to the present invention, in the same manner as in the first embodiment, a
[0055]
Connection of bus wiring between adjacent
[0056]
The connecting width of the
[0057]
As described above, by using the multilayer substrate of this embodiment, it is possible to reduce the size and the price as compared to the conventional TAB method and COG method, as in the first embodiment. In addition, the connection of the semiconductor chip for driving the liquid crystal to the surface of the multilayer substrate and the electrical connection between the adjacent multilayer substrates can be used in combination with those shown in Examples 1, 2, and 3, respectively. In each case, it is possible to reduce the size and price in the same manner.
[0058]
In addition, the mounting of the semiconductor chip used in this embodiment and the multilayer board on another display device or electronic printing device can be achieved by changing the type of the semiconductor chip to a plasma display driving semiconductor chip or EL. It can be similarly applied to a plasma display or an EL display device by replacing with a driving semiconductor chip. Further, the semiconductor chip for driving the thermal head is similarly mounted on a multilayer substrate, and the multilayer substrate can be similarly connected to the thermal head to be applied to an electronic printing apparatus.
[0059]
Example 4
This embodiment will be described with reference to FIGS. 4, 7, 8, 9, and 10. FIG.
[0060]
FIG. 7 is an exploded perspective view showing a multilayer substrate of another embodiment in which a liquid crystal driving semiconductor chip is face-down bonded to the surface of the multilayer substrate in the liquid crystal display device of the present invention.
[0061]
[0062]
Further, the
[0063]
Each of the
[0064]
However, the input wiring 5 and
[0065]
FIG. 8 is an exploded view of the main part connecting the multilayer substrate of the embodiment shown in FIG. 7 to the liquid crystal display panel. Further, the cross section of the main part of the connection portion (the xx cross section of FIG. 8) is as shown in FIG. In the
[0066]
9 is substantially the same as the embodiment of FIG. 8, but the
[0067]
The
[0068]
The connecting
[0069]
As another connecting member, there is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb, Sn or the like alone or a mixture of some of them, alloys, composite metal particles by plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.) or Ni. , Co, Pd, Au, Ag, Cu, Fe, Sn, Pb or the like alone or some of them, carbon particles, and the like. The adhesive may be a styrene butadiene styrene (SBS) type, an epoxy type, an acrylic type, a polyester type, a urethane type or the like, or a mixture or compound thereof. This anisotropic conductive adhesive is liquid or pasty, and is disposed on the connection portion of the
[0070]
Also, a
[0071]
As shown in FIG. 4, it is mounted compactly so as to fit within the outer shape of the
[0072]
As described above, as a means for establishing conduction between the multi-layer substrates, the bus wiring on the panel is formed at the same time as the other wiring patterns of the panel, so that no separate process is required. Also, no separate parts such as heat seal are required. Furthermore, since the input / output terminals can be connected together, the number of connection steps can be reduced.
[0073]
Example 5
This embodiment will be described with reference to FIGS. 4, 10, 11, 12, 13, and 14. FIG.
[0074]
FIG. 11 is an exploded perspective view showing a multilayer substrate of another embodiment in which a liquid crystal driving semiconductor chip is face-down bonded to the surface of the multilayer substrate in the liquid crystal display device of the present invention.
[0075]
[0076]
Further, the
[0077]
Each of the
[0078]
However, the input wiring 5 and
[0079]
FIG. 12 is an exploded view of the main part connecting the multilayer substrate of the embodiment shown in FIG. 11 to the liquid crystal display panel. Further, the cross section of the main part of the connection part (XX cross section of FIG. 12) is as shown in FIG. In the
[0080]
The
[0081]
The connecting
[0082]
As another connecting member, there is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb, Sn or the like alone or a mixture of some of them, alloys, composite metal particles by plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.) or Ni. , Co, Pd, Au, Ag, Cu, Fe, Sn, Pb or the like alone or some of them, carbon particles, and the like. The adhesive may be a styrene butadiene styrene (SBS) type, an epoxy type, an acrylic type, a polyester type, a urethane type or the like, or a mixture or compound thereof. This anisotropic conductive adhesive is liquid or pasty, and is disposed at the connection portion of the
[0083]
Also, a
[0084]
As shown in FIG. 4, it is mounted compactly so as to fit within the outer shape of the
[0085]
As described above, as a means for establishing conduction between the multi-layer substrates, the bus wiring on the panel is formed at the same time as the other wiring patterns of the panel, so that no separate process is required. Also, no separate parts such as heat seal are required. Furthermore, since the input / output terminals can be connected together, the number of connection steps can be reduced.
[0086]
FIG. 13 is substantially the same as the embodiment of FIG. 12, but the
[0087]
The
[0088]
The connecting
[0089]
As another connecting member, there is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb, Sn or the like alone or a mixture of some of them, alloys, composite metal particles by plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.) or Ni. , Co, Pd, Au, Ag, Cu, Fe, Sn, Pb or the like alone or some of them, carbon particles, and the like. The adhesive may be a styrene butadiene styrene (SBS) type, an epoxy type, an acrylic type, a polyester type, a urethane type or the like, or a mixture or compound thereof. This anisotropic conductive adhesive is liquid or pasty, and is disposed at the connection portion of the
[0090]
Also, a
[0091]
As shown in FIG. 10, it is mounted compactly so as to fit within the outer shape of the
[0092]
As described above, as a means for establishing conduction between the multi-layer substrates, the bus wiring on the panel is formed at the same time as the other wiring patterns of the panel, so that no separate process is required. Also, no separate parts such as heat seal are required. Furthermore, since the input / output terminals can be connected together, the number of connection steps can be reduced.
[0093]
FIG. 14 is substantially the same as the embodiment of FIG. 12, but the
[0094]
The
[0095]
The connecting
[0096]
As another connecting member, there is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb, Sn or the like alone or a mixture of some of them, alloys, composite metal particles by plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.) or Ni. , Co, Pd, Au, Ag, Cu, Fe, Sn, Pb or the like alone or some of them, carbon particles, and the like. The adhesive may be a styrene butadiene styrene (SBS) type, an epoxy type, an acrylic type, a polyester type, a urethane type or the like, or a mixture or compound thereof. This anisotropic conductive adhesive is liquid or pasty, and is disposed at the connection portion of the
[0097]
Also, a
[0098]
As shown in FIG. 10, it is mounted compactly so as to fit within the outer shape of the
[0099]
As described above, as a means for establishing conduction between the multilayer substrates, the bus wiring on the panel is formed simultaneously with the other wiring patterns of the panel, so that a separate process is not necessary. The liquid crystal display device can be supplied more inexpensively because no other parts such as heat sealing are required and the connection of the input / output terminals can be performed collectively, thereby reducing the number of connection steps.
[0100]
Furthermore, by using the multilayer substrate of this embodiment, the cross wiring of the bus wiring that has been conventionally performed by using another bus substrate in the TAB method can be processed in the same multilayer substrate. Therefore, the wiring in the board can be made denser than the TAB system, and the cost can be reduced because a separate bus board is not used.
[0101]
Further, in the conventional COG method, the cross wiring of the bus wiring is performed on the panel substrate. Therefore, a large area of the bus wiring is necessary, and metal wiring is necessary to reduce the wiring resistance value, which increases the cost. On the other hand, by using the multilayer substrate of this embodiment, it is possible to reduce the space and cost of the bus wiring area as compared with the COG method.
[0102]
Example 6
This embodiment will be described below with reference to FIGS. 15, 16, 17, and 18. FIG.
[0103]
FIG. 15 is an exploded perspective view showing a multilayer substrate of an embodiment in which two liquid crystal driving semiconductor chips are face-down bonded to the surface of one multilayer substrate in the liquid crystal display device of the present invention.
[0104]
[0105]
Further, on the surface of the
[0106]
Each of the
[0107]
However, the input wiring 5, 5 ′, the
[0108]
In this way, bonding two liquid crystal driving semiconductor chips to one multi-layer substrate means that the input / output wiring is compared with two bonding one liquid crystal driving semiconductor chip to one multi-layer substrate. Can be efficiently wired, and semiconductor chips can be efficiently arranged, so that the required area of the multilayer substrate is reduced, and the cost of parts can be reduced. In addition, it is possible to reduce the number of man-hours for individually separating the multi-layer substrates (such as dicing or breaking) and the steps for setting and resetting the multi-layer substrates for bonding and molding semiconductor chips, thereby reducing costs.
[0109]
FIG. 16 shows an embodiment in which the multilayer substrate of the embodiment shown in FIG. 15 is connected to a liquid crystal display panel.
[0110]
FIG. 17 shows an enlarged main part of the connection part of FIG.
[0111]
18 shows a cross section of the main part of the connecting portion of FIG.
[0112]
A liquid crystal display panel (for example, 640 * 480 dot display) 16 has eight
[0113]
The connecting
[0114]
As another connecting member, there is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb, Sn, or a single or a mixture of them, alloys, composite metal particles by plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.), Ni, Au , Cu, Fe or the like alone or a plurality of plated particles, carbon particles, or the like. The adhesive is a styrene butadiene styrene (SBS) type, epoxy type, acrylic type, polyester type, urethane type or the like, or a mixture or a compound thereof. This anisotropic conductive adhesive is liquid or pasty, and is disposed on the connection portion of the
[0115]
A
[0116]
The bus wiring connection between the
[0117]
Here, since a single multi-layer substrate bonded with two liquid crystal driving semiconductor chips is used, the case where a single multi-layer substrate bonded with one liquid crystal driving semiconductor chip is connected, The number of connection points between the multilayer substrates is reduced by 8 (from 14 to 6). Accordingly, the number of members of the
[0118]
As described above, by using the multilayer substrate of this embodiment, the cross wiring of the bus wiring can be processed in the same multilayer substrate by using the TAB method, which has been conventionally performed by using another bus substrate. Yes. Therefore, the wiring in the board can be made denser than the TAB system, and the cost can be reduced because a separate bus board is not used.
[0119]
Further, in the conventional COG method, the cross wiring of the bus wiring is performed on the panel substrate. Therefore, a large area of the bus wiring is necessary, and metal wiring is necessary to reduce the wiring resistance value, which increases the cost. On the other hand, by using the multilayer substrate of this embodiment, it is possible to reduce the space and cost of the bus wiring area as compared with the COG method.
[0120]
Example 7
This embodiment will be described with reference to FIG.
[0121]
FIG. 19 is an exploded perspective view showing a multilayer substrate of one embodiment in which two liquid crystal driving semiconductor chips are wire-bonded to the surface of one multilayer substrate in the liquid crystal display device of the present invention.
[0122]
On the surface of the
[0123]
The back surface of the liquid crystal driving semiconductor chip is fixed to the surface of the multilayer substrate, and the input / output pads of the liquid crystal driving
[0124]
Further, the bus wiring connection between adjacent multilayer substrates is wire-bonded as in the sixth embodiment. Similarly, although not shown, the bonding portion and the wire portion are molded with the same molding material as in the sixth embodiment.
[0125]
As described above, by using the multilayer substrate of this embodiment, it is possible to reduce the size and the cost as compared to the conventional TAB method and COG method, as in the sixth embodiment.
Example 8
This embodiment will be described with reference to FIG.
[0126]
FIG. 20 shows a liquid crystal display device according to the present invention, in the same manner as in the sixth embodiment, a
[0127]
Connection of bus wiring between adjacent
[0128]
The connection width of the
[0129]
As described above, by using the multilayer substrate of this embodiment, it is possible to reduce the size and the cost as compared to the conventional TAB method and COG method, as in the sixth embodiment.
In addition, as for the connection of the semiconductor chip for driving the liquid crystal to the surface of the multilayer substrate and the electrical connection between the adjacent multilayer substrates, the combinations shown in Examples 6, 7 and 8 can be used in combination as well. In each case, it is possible to reduce the size and price in the same manner.
[0130]
In addition, a multilayer substrate on which the semiconductor chip of this embodiment is mounted, and mounting the multilayer substrate on another display device or electronic printing device can be achieved by changing the type of semiconductor chip to a plasma display driving semiconductor chip or an EL driving device. It can be similarly applied to a plasma display or an EL display device by changing to a semiconductor chip. Further, the semiconductor chip for driving the thermal head is similarly mounted on a multilayer substrate, and the multilayer substrate can be similarly connected to the thermal head to be applied to an electronic printing apparatus.
Example 9
Hereinafter, the present embodiment will be specifically described with reference to FIGS.
[0131]
FIG. 25 is a cross-sectional view showing an embodiment of a mounting structure when a semiconductor element mounted on a multilayer substrate is connected to the liquid crystal display element in the liquid crystal display device of the present invention, and FIG. 26 is a plan view thereof. is there. FIG. 27 is a detailed plan view of the terminal connection portion of the liquid crystal display element. FIG. 28 is a block diagram of a color liquid crystal display device configured using the mounting structure.
[0132]
In FIG. 25, the liquid
[0133]
The multilayer substrates 1121 and 1122 shown in FIGS. 25 and 26 are formed by patterning liquid crystal drive output lines P11 to P3n and bus lines, and stacking the substrate layers by conducting vertical conduction. The semiconductor elements 1111, 1112, and 1113 are liquid crystal driving ICs having bumps formed on the connection terminals, and each semiconductor element 111 is connected to the connection terminals formed on the
[0134]
In the
[0135]
As is clear from FIG. 25, according to the semiconductor element mounting structure of this embodiment, the wiring and bus lines for driving the liquid
[0136]
27, the connection between the multi-layer substrate 1121 and the liquid
[0137]
The color display has a drawback in that the drive system has a high duty and the crosstalk is much higher than the black and white display and the contrast is lowered. However, according to the connection system of this embodiment, the output wiring of the independent semiconductor element is connected to each color electrode. In addition, since an appropriate driving waveform can be supplied, a high contrast display with little crosstalk can be obtained.
[0138]
FIG. 28 is a block diagram showing an embodiment of a color liquid crystal display device using the mounting structure according to the present embodiment. The
[0139]
The multilayer substrates 1121 to 1124 are obtained by mounting three semiconductor elements 1111 to 11112 for each of R (red), G (green), and B (blue), and are formed on the outer periphery of the liquid
[0140]
When a color liquid crystal display device was configured with the above mounting structure, the mounting structure of the semiconductor elements was increased in density, and a compact liquid crystal display device was realized. Compared with the prior art, the connection location between the liquid crystal display elements is reduced to 1/3, and the connection reliability is improved.
[0141]
When a liquid crystal display device was configured with a semiconductor element mounting structure according to this example and a reliability test was performed, the TS test (−30 ° C., 80 ° C.) 1000 cycles and the TH test (60 ° C. 90% RH) 1000 hours were problematic. Very good connection reliability was achieved without any occurrence.
[0142]
Example 10
FIG. 29 is a main cross-sectional view showing the mounting structure of the semiconductor element of this embodiment, and shows an embodiment using a liquid crystal display element 203 (hereinafter referred to as LCD) as an electronic element.
[0143]
In FIG. 29, an
The characteristics of each part / member in the present embodiment are as follows.
LSI 201: Uses a structure whose outer size is close to a square, and is a long and thin one with a ratio of the short side to the long side of 1: 5 or more. In the latter case, the input terminal and the output terminal are concentrated on one side as much as possible. Each terminal uses bumps.
Electronic element 203: an electronic element such as a liquid crystal display element.
Bump 206 ... Same as the
Mold 208 ... Epoxy adhesive
Adhesive 211 ... UV curable adhesive, thermosetting epoxy adhesive
FIG. 32 is a plan view showing an embodiment of an LCD module using the semiconductor element mounting structure and mounting method of the present invention. In the figure, a plurality of
[0144]
Example 11
FIG. 33 is a main cross-sectional view showing the mounting structure of the semiconductor element of this embodiment, and shows an embodiment using the
[0145]
Example 12
FIG. 34 is a main cross-sectional view showing the mounting structure of the semiconductor element of this embodiment, and shows an embodiment using the
[0146]
Example 13
FIG. 35 is a plan view showing an embodiment of a thermal electronic printing apparatus (hereinafter referred to as an electronic printing apparatus) using the semiconductor element mounting structure of the present invention. In the figure, a plurality of
[0147]
Example 14
FIG. 37 is a plan view showing an embodiment of an electronic printing apparatus using the semiconductor element mounting structure of the present invention. A feature of the thirteenth embodiment is that the
[0148]
Example 15
FIG. 38 is a sectional view showing an embodiment of an electronic printing apparatus using the semiconductor element mounting structure of the present invention. A feature of the thirteenth embodiment is that a
[0149]
Example 16
FIG. 39 is a main cross-sectional view showing an embodiment of the semiconductor element mounting structure of the present invention. This is an example using a liquid crystal display element as an electronic element. In FIG. 39, an
[0150]
The
[0151]
The characteristics of each part / member in the present embodiment are as follows.
LSI 201: Uses a structure whose outer size is close to a square, and is a long and thin one with a ratio of the short side to the long side of 1: 5 or more. In the latter case, the input terminal and the output terminal are concentrated on one side as much as possible. Each terminal uses bumps.
Electronic element 203: an electronic element such as a liquid crystal display element.
Mold 208: Epoxy adhesive.
Adhesive 211 ... UV curable adhesive, thermosetting epoxy adhesive.
[0152]
Example 17
FIG. 41 shows an embodiment of a liquid crystal display device using the semiconductor element mounting structure of the present invention. In the figure, a plurality of
[0153]
Example 18
FIG. 42 shows an example of a thermal electronic printing apparatus (hereinafter referred to as an electronic printing apparatus) using the semiconductor element mounting structure of the present invention. The multilayer printed
[0154]
Example 19
Hereinafter, this embodiment will be described with reference to FIG.
[0155]
FIG. 43 shows a method of mounting a semiconductor device according to the present invention. In the arrangement of input terminals and output terminals, only the output terminal group is arranged on one side around the semiconductor element, and only the output terminal group is arranged. The
[0156]
Further, an output terminal through
[0157]
The
[0158]
However, the
[0159]
The material of the multi-layer substrate has been described by taking a ceramic substrate as an example, but other materials such as calapoe, paper phenol, and polyimide may be used.
[0160]
Example 20
Hereinafter, this embodiment will be described with reference to FIGS.
[0161]
FIG. 44 is a perspective view showing an embodiment of the semiconductor element mounting structure of the present embodiment. The
[0162]
After the face-down, a molding agent is filled around the
[0163]
Example 21
Hereinafter, this embodiment will be described with reference to FIGS.
[0164]
FIG. 46 is a perspective view showing an example of the mounting structure of the semiconductor element of this example, passing through the
[0165]
FIG. 47 is a cross-sectional view of one embodiment of a semiconductor device mounting method in
[0166]
[Example 22]
Hereinafter, this embodiment will be described with reference to FIGS.
[0167]
FIG. 48 is an exploded perspective view showing an example of the mounting structure of the semiconductor element of this embodiment for each part. The
[0168]
FIG. 49 is a front view after the mounting of FIG.
[0169]
Example 23
Hereinafter, this embodiment will be described with reference to FIGS.
[0170]
FIG. 50 is an exploded perspective view showing an embodiment of a semiconductor element mounting structure according to the present invention for each component. The
[0171]
51 is a front view of FIG. 50 after mounting.
[0172]
Example 24
Hereinafter, this embodiment will be described with reference to FIG.
[0173]
FIG. 52 is a perspective view showing an embodiment of the semiconductor element mounting structure of the present embodiment. The
[0174]
Example 25
Hereinafter, this embodiment will be described with reference to FIGS.
[0175]
53 is an exploded perspective view showing an example of the mounting structure of the semiconductor element of this embodiment for each part. The
[0176]
54 is a front view of FIG. 53 after mounting.
[0177]
Example 26
Hereinafter, this embodiment will be described with reference to FIGS.
[0178]
FIG. 55 is an exploded perspective view showing an example of the mounting structure of the semiconductor element of this embodiment for each part. The
[0179]
56 is a front view of FIG. 55 after mounting.
[0180]
Example 27
Hereinafter, this embodiment will be described with reference to FIG.
[0181]
FIG. 57 is a perspective view showing an embodiment of the semiconductor element mounting structure of this embodiment. The
[0182]
Example 28
This embodiment will be described below with reference to FIG.
[0183]
FIG. 58 is a cross-sectional view showing an embodiment in which the semiconductor element mounting structure of this embodiment is mounted on a liquid crystal display device which is an electro-optical device. The
[0184]
Also, a
[0185]
As described above, by using the
[0186]
In the conventional COG method, bus wiring is cross-wired on the liquid crystal panel substrate, so that the bus wiring area of the liquid crystal panel is required to be wide, and metal wiring is required to reduce the wiring resistance value. On the other hand, the cost is high, but by using the
[0187]
Example 29
Hereinafter, this embodiment will be described with reference to FIG.
[0188]
FIG. 59 is a cross-sectional view showing an embodiment in which the mounting structure of the semiconductor element of the present invention is mounted on the head portion of a thermal printer which is an electronic printing apparatus. The
[0189]
Example 30
Hereinafter, this embodiment will be described with reference to FIG.
[0190]
FIG. 60 is a cross-sectional view showing an example in which the multilayer substrate mounting structure of Example 23 is mounted on a liquid crystal display device which is an electro-optical device. In the twenty-eighth embodiment, the bus wiring of a plurality of
[0191]
Example 31
Hereinafter, this embodiment will be described with reference to FIG.
[0192]
FIG. 61 is a cross-sectional view showing an example in which the multilayer substrate mounting structure of Example 23 is mounted on the head portion of a thermal printer which is an electronic printing apparatus. A bus wiring of a plurality of
[0193]
[Example 32]
This embodiment will be described below with reference to FIG.
[0194]
FIG. 62 is a perspective view showing an embodiment in which the multilayer substrate mounting structure of
[0195]
Example 33
Hereinafter, this embodiment will be described with reference to FIG.
[0196]
FIG. 63 is a perspective view showing an embodiment in which the multilayer substrate mounting structure of
[0197]
Example 34
This embodiment will be described below with reference to FIG.
[0198]
FIG. 64 is a cross-sectional view showing an embodiment in which the multilayer substrate mounting structure of
[0199]
Example 35
Hereinafter, this embodiment will be described with reference to FIG.
[0200]
FIG. 65 is a cross-sectional view showing an embodiment in which the multilayer substrate mounting structure of
[0201]
Example 36
This embodiment will be described below with reference to FIG.
[0202]
FIG. 66 is a cross-sectional view showing an example in which the multilayer substrate mounting structure of Example 21 is mounted on a liquid crystal display device which is an electro-optical device. The
[0203]
Example 37
Hereinafter, this embodiment will be described with reference to FIG.
[0204]
FIG. 67 is a cross-sectional view showing an example in which the multilayer substrate mounting structure of Example 21 is mounted on the head portion of a thermal printer which is an electronic printing apparatus. The embodiment 35 is characterized in that a bus wiring of a plurality of
[0205]
Example 38
Hereinafter, this embodiment will be described with reference to FIG.
[0206]
FIG. 68 is a perspective view showing an example in which the multilayer substrate mounting structure of Example 21 is mounted on a liquid crystal display device which is an electro-optical device. The
[0207]
Example 39
This embodiment will be described below with reference to FIG.
[0208]
FIG. 69 is a perspective view showing an embodiment in which the multilayer substrate mounting structure of
[0209]
Example 40
This embodiment will be described with reference to FIG.
[0210]
FIG. 70 shows a liquid crystal display device according to the present invention, in the same manner as in the first embodiment. A
[0211]
As described above, by using the multilayer substrate of this embodiment, the distance between the multilayer substrates is reduced with the minimum necessary shape without having an unnecessary portion in the multilayer substrate, thereby shortening the wire length of the wire bonding, The occurrence of poor connection due to disconnection is reduced, and a low-cost and highly reliable liquid crystal display device is possible.
[0212]
Example 41
This embodiment will be described with reference to FIG.
[0213]
FIG. 71 shows a liquid crystal display device according to the present invention, in the same manner as in the first embodiment. A
[0214]
In this way, by using the multilayer substrate of this embodiment, by dividing the wire bonding into a plurality of stages, the lands for wire bonding can be gathered, and as a result, the outer shape of the multilayer substrate can be reduced and made compact. Lower prices are possible.
[0215]
Example 42
This embodiment will be described with reference to FIG.
[0216]
FIG. 72 shows a liquid crystal display device according to the present invention, in the same manner as in the first embodiment, using a connecting
[0217]
In this way, by using the multilayer substrate of this example, the intermediate layer other than the upper layer of the multilayer substrate or the lower layer or both the intermediate layer and the lower layer was made smaller in area than the upper layer, and a part for attaching a tool was provided. This facilitates handling during rework.
[0218]
Example 43
This embodiment will be described with reference to FIGS. 73, 74, and 75. FIG.
[0219]
FIG. 73 is an exploded perspective view showing a multilayer substrate of an embodiment in which a liquid crystal driving semiconductor chip is face-down bonded to the surface of the multilayer substrate in the liquid crystal display device of the present invention.
[0220]
1, 2 and 3 are the layers of the multilayer (three-layer) substrate of this example, 1 is the first layer, 2 is the second layer, and 3 is the third layer. The liquid crystal driving
[0221]
Further, the
[0222]
In addition, each layer of the said 1, 2, 3 is the low-temperature simultaneous baking ceramic substrate of an alumina base material similarly to Example 1. FIG.
[0223]
FIG. 74 shows a cross section of the main part of an embodiment in which the multilayer substrate of the embodiment shown in FIG. 73 is connected to a liquid crystal display panel.
[0224]
FIG. 75 shows the main part of an embodiment in which the multilayer substrate of the embodiment shown in FIG. 73 is connected to a liquid crystal display panel.
[0225]
As described above, by using the multilayer substrate of this embodiment, it is possible to reduce the thickness of the liquid crystal display device by removing a part of the multilayer substrate from the liquid crystal display panel terminal. .
[0226]
In addition, a multilayer substrate on which the semiconductor chip of this embodiment is mounted, and mounting the multilayer substrate on another display device or electronic printing device can be achieved by changing the type of semiconductor chip to a plasma display driving semiconductor chip or an EL driving device. It can be similarly applied to a plasma display or an EL display device by changing to a semiconductor chip. Further, the semiconductor chip for driving the thermal head is similarly mounted on a multilayer substrate, and the multilayer substrate can be similarly connected to the thermal head to be applied to an electronic printing apparatus.
Example 44
Another embodiment of the present invention will be described with reference to FIGS. 76, 77, and 78. FIG. 76 and 77 are perspective views showing a multilayer substrate of an embodiment in which a liquid crystal driving semiconductor chip is face-down bonded to the surface of the multilayer substrate in the liquid crystal display device of the present invention. The material and configuration of this multilayer substrate are the same as those of the multilayer substrate of Example 1, but mounting
[0227]
FIG. 77 shows a liquid crystal display device of the present invention using the multilayer substrates 431a to 431d shown in FIGS. Multilayer substrates 14.431a-d each having a liquid crystal driving
[0228]
Here, the
[0229]
Since the positional accuracy between the pattern of the multilayer board and the mounting hole can be ± 0.1 mm or less, the positional accuracy between the panel pattern and the mounting hole should be ± 0.2 mm or less. It can be secured. Since this mounting hole is used for assembly to the exterior
[0230]
Example 45
Another embodiment of the present invention will be described with reference to FIGS. 79, 80, and 81. FIG. As shown in FIGS. 79 and 81, the sizes of the multilayer substrates 437a to 437d are designed to be larger than the end face of the
[0231]
FIG. 80 shows a liquid crystal display device of the present invention using the multilayer substrates 437a to 437d shown in FIG. Multi-layer substrates 14.437a-d on which the liquid crystal driving
[0232]
Here, FIG. 81 shows a cross section of a connection portion of the multilayer substrates 437a to 437d in the liquid crystal display device of the present invention. The multilayer substrates 14 and 437a to d and the
[0233]
This molding material is an epoxy, acrylic, urethane, polyester or the like alone or a mixture or compound thereof, or the like, and is a solvent type, a photocuring type, or a combination type thereof.
[0234]
Since the positional accuracy between the pattern of the multilayer board and the mounting notch can be ± 0.1 mm or less, the positional accuracy between the panel pattern position and the mounting notch is ± 0. .2mm or less can be secured. Since the mounting cutout is used for assembling the casing to the exterior
[0235]
Example 46
The present embodiment will be described below with reference to FIGS. 82, 83, 84, 85, 86, 87, 88, and 89.
[0236]
FIG. 82 shows a
[0237]
FIG. 83 is an exploded perspective view of the
[0238]
1000, 2000, 3000, 4000, and 5000 are layers of the multilayer (five layers) substrate of this embodiment, 1000 is the first layer, 2000 is the second layer, 3000 is the third layer, and 4000 is the fourth layer. Reference numeral 5000 denotes a fifth layer, and the
[0239]
FIG. 84 is a plan view showing wiring, through holes, through holes, and the like of the first layer.
[0240]
FIG. 85 is a plan view showing wiring, through holes, through holes, and the like of the second layer.
[0241]
FIG. 86 is a plan view showing a third layer wiring, through hole, through hole and the like.
[0242]
FIG. 87 is a plan view showing a fourth layer wiring, through hole, land, and the like.
[0243]
FIG. 88 is a plan view showing a fifth layer wiring, through-holes, connection terminals, and the like.
[0244]
On the surface of the
[0245]
Further,
[0246]
However, the
[0247]
Although the multilayer substrate of this embodiment has a five-layer structure, it should be understood that other numbers of layers may be used. One or more ground layers may be provided in the middle for noise countermeasures and static electricity countermeasures.
[0248]
As described above, when the relationship of P1> P2 is established such that the pad pitch P1 on the output side of the semiconductor chip for driving the liquid crystal is 80 μm and the connection pitch P2 of the panel terminals is 50 μm, the conventional TCP is used. However, when a plurality of liquid crystal driving semiconductor chips are mounted on a liquid crystal display device, adjacent TCPs overlap each other and it is difficult to connect a bus wiring board to an input terminal. Can be mounted compactly without overlapping each adjacent multilayer substrate. Therefore, as a display device for small information terminal equipment such as PDA (Personal Digital Assistance) that will increase in the future, it is a large-capacity display (VGA, XGA specifications, etc.), and it is also a liquid crystal display that is light and thin and compact. Equipment can be provided.
[0249]
In addition, bonding three liquid crystal driving semiconductor chips to one multilayer substrate is more efficient than the three liquid crystal driving semiconductor chips bonded to one multilayer substrate. Since wiring can be performed well and semiconductor chips can be arranged efficiently, the required area of the multilayer substrate can be reduced, and the component cost can be reduced. In addition, it is possible to reduce the number of man-hours for separating the individual multi-layer substrates (such as dicing or breaking) and the steps for setting and resetting the multi-layer substrates for bonding and molding semiconductor chips, thereby reducing the cost and reducing the cost of the liquid crystal display device. Can be provided.
[0250]
FIG. 89 is a diagram showing an embodiment in which the multilayer substrate of the embodiment shown in FIG. 82 is connected to a liquid crystal display panel.
[0251]
The color liquid crystal display panel 16 (for example, 640 * 3 * 480 dot display) is mounted on the X side of the multilayer substrate 6000 (three semiconductor chips for driving liquid crystal with 160 outputs) shown in FIG. The four multi-layer substrates 14 (one mounted with a 240-output liquid crystal driving semiconductor chip) are connected to the
[0252]
The connecting
As another connecting member, there is an anisotropic conductive adhesive, which is mainly composed of conductive particles and an adhesive. The conductive particles are solder particles, Ni, Au, Ag, Cu, Pb, Sn, or a single or a mixture of them, alloys, composite metal particles by plating, plastic particles (polystyrene, polycarbonate, acrylic, etc.), Ni, Au , Cu, Fe or the like alone or a plurality of plated particles, carbon particles, or the like. The adhesive is a styrene butadiene styrene (SBS) type, epoxy type, acrylic type, polyester type, urethane type or the like, or a mixture or a compound thereof. This anisotropic conductive adhesive is liquid or pasty, and is disposed on the connection portion of the
[0253]
Further, a
[0254]
Bus wiring connections between adjacent
[0255]
Here, since one liquid crystal driving semiconductor chip bonded to one multi-layer substrate is used, the case where one liquid crystal driving semiconductor chip bonded to one multi-layer substrate is connected, The number of connection points between the multilayer substrates can be reduced by 8 (from 11 to 3). Accordingly, the number of members of the
[0256]
As described above, by using the multilayer substrate of this embodiment, the cross wiring of the bus wiring can be processed in the same multilayer substrate by using the TAB method, which has been conventionally performed by using another bus substrate. Yes. Therefore, the wiring in the board can be made denser than the TAB system, and the cost can be reduced because a separate bus board is not used.
[0257]
Further, in the conventional COG method, the cross wiring of the bus wiring is performed on the panel substrate. Therefore, a large area of the bus wiring is necessary, and metal wiring is necessary to reduce the wiring resistance value, which increases the cost. On the other hand, by using the multilayer substrate of this embodiment, it is possible to reduce the space and cost of the bus wiring area as compared with the COG method.
[0258]
In addition, even when the relation of P1> P2 is satisfied such that the pad pitch P1 on the output side of the semiconductor chip for driving the liquid crystal is 80 μm and the connection pitch P2 of the panel terminals is 50 μm, the overlapping of each adjacent multilayer substrate As a display device for small information terminal equipment such as PDA (Personal Digital Assistance), which can be mounted compactly and will increase more in the future, it has a large capacity display (VGA, XGA, etc.), and is lightweight and thin. In addition, a liquid crystal display device corresponding to downsizing can be provided.
[0259]
Example 47
FIG. 90 is a view showing an embodiment of a liquid crystal display device according to the present invention, and is a view showing a liquid crystal panel constituting the liquid crystal display device.
[0260]
FIG. 91 is a cross-sectional view taken along the line AB of the liquid
[0261]
This liquid crystal display panel is composed of a COM side
[0262]
A connection structure between the COM side
[0263]
The method of applying the conductive material 507 varies depending on what kind of conductive material is used for the conductive material 507. When a conductive material that is not anisotropically conductive, such as a metal paste such as Au, Ag, AgPd, or Cu, is used as the conductive material 507, each COM side electrode terminal 504 has a COM side
[0264]
In this embodiment, the COM-side
[0265]
Further, in this embodiment, glass is used for the SEG side
[0266]
With the above configuration, in the liquid crystal display panel manufacturing process, all the liquid crystal drive circuits can be connected without turning over the liquid crystal display panel, thus simplifying the manufacturing process and reducing manufacturing costs. Therefore, an inexpensive and high quality liquid crystal display device can be provided. Further, the portion where the COM side
[0267]
Example 48
FIG. 92 is a diagram showing an embodiment of the liquid crystal display device according to the present invention. For the electrical connection between the COM side
[0268]
This liquid crystal display panel is similar in appearance to the liquid crystal panel shown in FIG. 90 of Example 47, and is a COM side
[0269]
A method for forming the
[0270]
Also, in the epoxy resin that has been conventionally used as a sealing material, the composite metal particles are uniformly made of solder particles, Ni, Au, Ag, Cu, Pb, Sn or the like alone or a mixture thereof, an alloy or plating. Conductive particles using plastic particles (polystyrene, polycarbonate, acrylic, etc.), such as Ni, Co, Pd, Au, Ag, Cu, Fe, Sn, Pb, etc. The mixed material can also be used as the
[0271]
In this embodiment, the COM-side
[0272]
Further, in this embodiment, glass is used for the SEG side
[0273]
With the configuration as described above, the area not directly related to the display between the sealing material and the conductive material can be made smaller than the liquid crystal display panel shown in the embodiment 47, and the liquid crystal display panel having the same screen display range can be obtained. Therefore, the size of the entire display device can be made more compact. Also, in the liquid crystal display panel manufacturing process, all the liquid crystal drive circuits can be connected without turning over the liquid crystal display panel, so the manufacturing process can be simplified and the manufacturing cost can be reduced. Therefore, a lightweight and compact liquid crystal display device can be provided. Further, since the COM-side
[0274]
Example 49
FIG. 93 is a diagram showing an embodiment of a liquid crystal display device according to the present invention, in which the transparent electrode on the COM side
[0275]
The
[0276]
The electrical connection of the bus wiring between the
[0277]
Further, since the drawing becomes complicated, the portion where the
[0278]
By using the
[0279]
Further, since all the electrode terminals are provided on the SEG side
[0280]
Example 50
Another embodiment of the present invention will be described below with reference to FIGS. 95, 96, 97, 98, and 99. FIG.
[0281]
95 and 96 show a liquid crystal display device according to the present invention at a corner portion of a liquid crystal display panel in which electrode terminals are provided only on the SEG side transparent substrate, where the SEG side liquid crystal drive circuit and the COM side liquid crystal drive circuit are in contact with each other. 2 shows a connection board for supplying power and signals to a liquid crystal driving circuit to be installed.
[0282]
The
[0283]
A connection board with
[0284]
Here, a ceramic substrate is used as the
[0285]
Examples of using these wiring boards for liquid crystal panels are shown in FIGS. 97, 98, and 99. FIG.
[0286]
In FIG. 97, a power source and a signal are supplied to the liquid crystal drive circuit at a corner portion where the SEG side liquid crystal drive circuit and the COM side liquid crystal drive circuit are in contact with each other on a liquid crystal display panel provided with electrode terminals only on the SEG side transparent substrate. The liquid crystal display device which mounted the connection board for this is shown.
[0287]
FIG. 98 is an enlarged view of a portion C in FIG.
[0288]
FIG. 99 is an enlarged view of a portion D in FIG.
[0289]
The liquid
[0290]
At the corner portion where the
[0291]
Here, the liquid crystal display device is configured by using both the
[0292]
With the configuration as described above, the common bus circuit of the SEG-side multilayer substrate and the COM-side multilayer substrate can be connected by a wiring having a resistance lower than that of the metal plating on the transparent electrode. Display quality can be improved. Moreover, since it is not necessary to perform metal plating on the transparent electrode, the manufacturing cost can be reduced.
[0293]
Example 51
FIG. 100 is a diagram showing an embodiment of the liquid crystal display device according to the present invention, in which the transparent electrode on the COM side
[0294]
FIG. 101 is an enlarged view of a mounting portion of the power circuit integrated
[0295]
FIG. 102 is a cross-sectional view of the power circuit integrated
The power circuit integrated
[0296]
The structure of the power circuit integrated
[0297]
In this case, the upper substrate 610, the intermediate substrate 611, and the
[0298]
Further, here, the circuit patterns 613-1, 613-2, 613-3, 613-4, and the burned Au paste are used as the
[0299]
The power circuit integrated COM
[0300]
Further, the power circuit integrated
[0301]
In addition, the electrical connection between the power circuit integrated
[0302]
By adopting such a configuration, there is no need to connect a separate power circuit and a liquid crystal display device as in the prior art, and there is no need to connect each multilayer substrate to a liquid crystal display panel. The manufacturing cost can be greatly reduced, for example, the manufacturing time can be significantly reduced. In addition, since a long wiring for connecting a power source and a signal is not required, entry of noise from the outside is reduced, and a good display can be obtained.
[0303]
Example 52
FIG. 103 is a diagram showing an example of a liquid crystal display device according to the present invention. The length of the common electrode (COM) side
[0304]
FIG. 104 is a view showing the liquid crystal display device shown in FIG. 103 from the COM-side
[0305]
The power circuit integrated
[0306]
Further, the power circuit integrated
[0307]
With this configuration, even when a conventionally used liquid crystal display panel is used, there is no need to connect a separate power supply circuit and a liquid crystal display device as in the prior art, and an integrated circuit for driving a liquid crystal Since it is not necessary to connect each of the substrates mounted with the liquid crystal display panel one by one, the manufacturing cost can be greatly reduced, for example, the process can be shortened and the manufacturing time can be greatly shortened. In addition, since a long wiring for connecting a power source and a signal is not required, entry of noise from the outside is reduced, and a good display can be obtained.
[0308]
Example 53
FIG. 105 is a diagram showing an embodiment of the liquid crystal display device according to the present invention. The transparent electrode on the COM side
[0309]
In order to manufacture this liquid crystal display device, first,
[0310]
As described above, when a conventional liquid crystal display panel is used, after connecting the TCP on the SEG side, when connecting the TCP on the COM side, and at least when applying and curing the ultraviolet curable resin The liquid crystal display panel needs to be turned over twice in total. However, the use of the liquid crystal display panel of the present invention eliminates the need for the work of turning over, and the application process of the ultraviolet curable resin can be completed only once. The manufacturing process can be greatly simplified.
[0311]
Thus, even when the liquid crystal driving circuit is mounted on the liquid crystal display panel using the conventional TCP, the process is shortened and simplified by using the liquid crystal display panel having the structure of the present invention, and the cost is greatly reduced. It becomes possible.
[0312]
【The invention's effect】
As described above, input / output wiring, bus lines and connection terminals of semiconductor elements are formed on a multi-layer board, and a plurality of semiconductor elements are mounted on them and connected to the electrodes of a display element, thereby eliminating the need for a drive control circuit board At the same time, the number of interconnections of the semiconductor elements can be reduced, so that the reliability is improved.
[0313]
In addition, a liquid crystal display device can be provided that has a small mounting range of a semiconductor chip for driving a liquid crystal, is thin and compact, and is inexpensive.
[0314]
Further, either one of the two transparent substrates constituting the liquid crystal display panel is connected to the electrode of the other transparent substrate, and a connection terminal for connecting the liquid crystal driving circuit only to the transparent substrate is formed. As a result, the manufacturing process of the liquid crystal display device can be simplified, and the manufacturing process can be easily automated. As a result, the cost of manufacturing the liquid crystal display device can be greatly reduced.
[0315]
Further, as a means for connecting one of the electrodes of the two transparent substrates constituting the liquid crystal display panel to the electrode of the other transparent substrate, a sealing agent for enclosing the liquid crystal sandwiched between the two transparent electrodes Therefore, the liquid crystal display device can be provided with a wide image display area, a compact device, and an inexpensive liquid crystal display device.
[0316]
Also, since the substrate for supplying power and signals is installed at the corner of the liquid crystal display panel where the X side drive circuit and Y side drive circuit are in contact, the display quality of the liquid crystal display device is better than before. In addition, the manufacturing cost can be reduced.
[0317]
Further, since the multilayer substrate on which the liquid crystal driving integrated circuit and the power supply circuit are mounted is used, the number of processes can be reduced, and the manufacturing cost can be greatly reduced. In addition, since a power supply and a long wiring for connecting a signal are not required, there is an effect that noise from the outside is reduced and a good display can be obtained.
[Brief description of the drawings]
FIG. 1 is an exploded view of a multilayer substrate according to an embodiment of the present invention.
FIG. 2 is a diagram showing a liquid crystal display device according to an embodiment of the present invention.
FIG. 3 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.
FIG. 4 is a diagram showing a cross section of a main part of a liquid crystal display device according to an embodiment of the present invention.
FIG. 5 is an exploded view of a multilayer substrate according to another embodiment of the present invention.
FIG. 6 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.
FIG. 7 is an exploded view of a multilayer substrate according to another embodiment of the present invention.
FIG. 8 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.
FIG. 9 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.
FIG. 10 is a diagram showing a cross section of a main part of a liquid crystal display device according to another embodiment of the present invention.
FIG. 11 is an exploded view of a multilayer substrate according to another embodiment of the present invention.
FIG. 12 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.
FIG. 13 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.
FIG. 14 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.
FIG. 15 is an exploded view of a multilayer substrate according to another embodiment of the present invention.
FIG. 16 is a diagram showing a liquid crystal display device according to another embodiment of the present invention.
FIG. 17 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.
FIG. 18 is a diagram showing a cross section of a main part of a liquid crystal display device according to another embodiment of the present invention.
FIG. 19 is an exploded view of a multilayer substrate according to another embodiment of the present invention.
FIG. 20 is a diagram showing a main part of a liquid crystal display device according to another embodiment of the present invention.
FIG. 21 is a view showing a cross section of an anisotropic conductive film according to an example of the present invention.
FIG. 22 is a view showing a cross section of an anisotropic conductive film according to another embodiment of the present invention.
FIG. 23 is a view showing a cross section of an anisotropic conductive adhesive according to an embodiment of the present invention.
FIG. 24 is a view showing a cross section of a main part of a connecting portion of an anisotropic conductive film or anisotropic conductive adhesive according to an embodiment of the present invention.
FIG. 25 is a cross-sectional view of a semiconductor device mounting structure and a display device connected to a display device according to an embodiment of the present invention.
FIG. 26 is a plan view of a semiconductor device mounting structure and a display device connected to a display device according to an embodiment of the present invention.
FIG. 27 is a detailed wiring diagram of a connecting portion showing an embodiment of the present invention.
FIG. 28 is a connection block diagram of a liquid crystal display device according to an embodiment of the present invention.
FIG. 29 is a diagram showing one embodiment of a semiconductor element mounting structure of the present invention.
FIG. 30 is a diagram showing an example of a semiconductor device mounting structure according to the present invention.
FIG. 31 is a diagram showing an example of a semiconductor device mounting structure according to the present invention.
FIG. 32 is a diagram showing an example of an LCD module on which the semiconductor element of the present invention is mounted.
FIG. 33 is a diagram showing an example of a semiconductor device mounting structure according to the present invention.
FIG. 34 is a diagram showing an example of a semiconductor device mounting structure according to the present invention.
FIG. 35 is a diagram showing an example of a semiconductor device mounting structure according to the present invention.
FIG. 36 is a diagram showing an embodiment of an electronic printing apparatus on which the semiconductor element of the present invention is mounted.
FIG. 37 is a diagram showing an embodiment of an electronic printing apparatus on which the semiconductor element of the present invention is mounted.
FIG. 38 is a diagram showing an example of a semiconductor device mounting structure according to the present invention.
FIG. 39 is a diagram showing an example of a semiconductor device mounting structure according to the present invention.
FIG. 40 is a plan view of a liquid crystal display device of the present invention.
FIG. 41 is a diagram showing an example of a liquid crystal display device on which a semiconductor element of the present invention is mounted.
FIG. 42 is a diagram showing an example of a semiconductor element mounting structure according to the present invention.
FIG. 43 is an exploded view of the multilayer substrate according to the embodiment of the present invention.
44 is a diagram showing a semiconductor device mounted on a multilayer substrate according to an embodiment of the present invention. FIG.
FIG. 45 is a diagram of a semiconductor device mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 46 is a diagram in which a semiconductor element is mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 47 is a diagram showing a semiconductor element mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 48 is a diagram in which a plurality of semiconductor elements are mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 49 is a diagram in which a plurality of semiconductor elements are mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 50 is a diagram in which a plurality of semiconductor elements are mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 51 is a diagram in which a plurality of semiconductor elements are mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 52 is a diagram in which a plurality of semiconductor elements are mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 53 is a diagram in which a plurality of semiconductor elements are mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 54 is a diagram in which a plurality of semiconductor elements are mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 55 is a diagram in which a plurality of semiconductor elements are mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 56 is a diagram in which a plurality of semiconductor elements are mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 57 is a diagram in which a plurality of semiconductor elements are mounted on a multilayer substrate according to an embodiment of the present invention.
FIG. 58 is a diagram showing a multilayer substrate according to an embodiment of the present invention mounted on an electro-optical device.
FIG. 59 is a diagram of a multilayer substrate according to an embodiment of the present invention mounted on an electronic printing apparatus.
FIG. 60 is a diagram showing a multilayer substrate according to an embodiment of the present invention mounted on an electro-optical device.
FIG. 61 is a diagram showing a multilayer substrate according to an embodiment of the present invention mounted on an electronic printing apparatus.
FIG. 62 is a diagram showing a multilayer substrate according to an embodiment of the present invention mounted on an electro-optical device.
FIG. 63 is a diagram of a multilayer substrate according to an embodiment of the present invention mounted on an electronic printing apparatus.
FIG. 64 is a diagram showing a multilayer substrate according to an embodiment of the present invention mounted on an electro-optical device.
FIG. 65 is a diagram of a multilayer substrate according to an embodiment of the present invention mounted on an electronic printing apparatus.
FIG. 66 is a diagram showing a multilayer substrate according to an embodiment of the present invention mounted on an electro-optical device.
FIG. 67 is a diagram showing a multilayer substrate according to an embodiment of the present invention mounted on an electronic printing apparatus.
FIG. 68 is a diagram showing a multilayer substrate according to an embodiment of the present invention mounted on an electro-optical device.
FIG. 69 is a diagram of a multilayer substrate according to an embodiment of the present invention mounted on an electronic printing apparatus.
FIG. 70 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.
FIG. 71 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.
72 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention; FIG.
FIG. 73 is an exploded view of the multilayer substrate according to the embodiment of the present invention.
FIG. 74 is a diagram showing a cross section of a main part of a liquid crystal display device according to an embodiment of the present invention;
FIG. 75 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.
FIG. 76 is a diagram showing a main part of a liquid crystal display device according to an embodiment of the present invention.
FIG. 77 is a diagram showing mounting holes in the multilayer board according to the embodiment of the present invention.
FIG. 78 is a diagram showing mounting holes in a multilayer board according to an embodiment of the present invention.
FIG. 79 is a perspective view showing another shape of mounting holes in the multilayer substrate according to the embodiment of the present invention.
FIG. 80 is a diagram showing a liquid crystal display device according to an embodiment of the present invention.
FIG. 81 is a cross-sectional view showing an attached state of the multilayer board in one embodiment of the present invention.
FIG. 82 is a diagram showing a multilayer substrate according to an embodiment of the present invention.
FIG. 83 is an exploded view of the multilayer substrate according to the embodiment of the present invention.
FIG. 84 is a diagram showing a first layer of a multilayer substrate according to an embodiment of the present invention.
FIG. 85 is a diagram showing a second layer of the multilayer substrate according to the embodiment of the present invention.
FIG. 86 is a diagram showing a third layer of the multilayer substrate according to the embodiment of the present invention.
FIG. 87 is a diagram showing a fourth layer of the multilayer substrate according to the embodiment of the present invention.
FIG. 88 is a diagram showing a fifth layer of the multilayer substrate according to the embodiment of the present invention.
FIG. 89 is a diagram showing a liquid crystal display device according to an embodiment of the present invention.
FIG. 90 is a diagram showing an example of the present invention.
91 is a cross-sectional view taken along the line AB of FIG. 90 showing one embodiment of the present invention.
FIG. 92 is a diagram showing an example of the present invention.
FIG. 93 is a diagram showing an example of the present invention.
94 is an enlarged view of a portion B in FIG. 93 showing an embodiment of the present invention.
FIG. 95 is a diagram showing an example of the present invention.
FIG. 96 is a diagram showing an example of the present invention.
FIG. 97 is a diagram showing an example of the present invention.
98 is an enlarged view of part C in FIG. 97 showing an embodiment of the present invention.
99 is an enlarged view of a portion D in FIG. 97 showing an embodiment of the present invention.
FIG. 100 is a diagram showing an embodiment of the present invention.
101 is an enlarged view of the power circuit integrated multilayer substrate portion of FIG. 100 showing an embodiment of the present invention.
FIG. 102 is a diagram showing an embodiment of the present invention, and is a cross-sectional view of a power circuit integrated substrate.
FIG. 103 is a diagram showing an embodiment of the present invention.
FIG. 104 is a diagram showing an example of the present invention.
FIG. 105 is a diagram showing an example of the present invention.
FIG. 106 is a diagram showing a conventional liquid crystal display device.
FIG. 107 is a diagram showing main parts of a conventional liquid crystal display device.
FIG. 108 is a diagram showing a cross section of a main part of a conventional liquid crystal display device.
FIG. 109 is a diagram showing a cross-section of the main part of another conventional liquid crystal display device.
FIG. 110 is a view showing a cross section of a conventional anisotropic conductive film.
FIG. 111 is a view showing a cross section of a main part of a connection portion of a conventional anisotropic conductive film.
FIG. 112 is a view showing a cross section of a main part of a connection portion of a conventional anisotropic conductive film.
FIG. 113 is a cross-sectional view of a conventional semiconductor element mounting structure and connection to a display element.
FIG. 114 is a plan view of a conventional semiconductor element mounting structure and connection to a display element.
FIG. 115 is a plan view of a conventional semiconductor element mounting structure and connection to a display element.
FIG. 116 shows a conventional liquid crystal display panel.
117 is a view showing a conventional liquid crystal display panel, and is a cross-sectional view taken along line EF in FIG. 116. FIG.
[Explanation of symbols]
1. First layer
2. Second layer
3. 3rd layer
4). 4 '. Semiconductor chip for liquid crystal drive
5. 5 '. Input wiring
6). Through hole
7). land
8). Output wiring
9. Through hole
10. Bus wiring
11. Through hole
12 Through hole
13. Connecting terminal
14 Multilayer board
15. wire
16. panel
17. Connection board
18. Panel terminal
19. Connecting member
20. mold
21. mold
22. Land for wire bonding
23. wire
24. Connection board
25. Through hole
26. Through hole
27. Connecting terminal
28. Bus wiring
29. Panel terminal
30. Through hole
31. Anisotropic conductive film
32. Conductive particles
33. adhesive
34. Separator
35. Anisotropic conductive adhesive
d. Conductive particle diameter
D. Conductive particle diameter
h. Adhesive thickness
H. Adhesive thickness
k. Connection terminal thickness
K. Terminal tip thickness
110. Liquid crystal display element
111-1. ~ 111-12. Semiconductor element
112-1. -112-4. Multilayer board
113. Liquid crystal display element electrode terminals
114. Multilayer board terminal
115. Anisotropic conductive adhesive
P11. ~ P3n. LCD drive output line
1311. ~ 131n. Color pixel
201. Semiconductor device (LSI)
202. Multilayer board
203. Electronic element (liquid crystal display element)
204. Input wiring
205. Output wiring
206. bump
208. Molding agent
209. ACF
210. adhesive
211. LSI terminal
213. Electronic printing element (thermal printer head)
221. Internal conductive layer
231. LCD terminal
301. First layer
302. Second layer
303. 3rd layer
304. Semiconductor element
305. Input wiring
306. Through hole
307. land
308. Output wiring
309. Bus wiring
310. External connection terminal
311. Multilayer board
312. Au wire
313. LCD panel
314. Connection board
315. Panel terminal
316. Anisotropic conductive film
317. mold
318. Land for wire bonding
319. TCP
320. Aperture
321. Bus board opening
322. Bus board
323. Tip
324. Output terminal through hole
325. electrode
326. FPC for bus wiring
327. PCB substrate for bus wiring
328. Connection land for bus wiring
329. Electronic printing element
330. mold
431. Multilayer board with mounting holes
431a. Multilayer board with mounting holes
431b. Multilayer board with mounting holes
431c. Multilayer board with mounting holes
431d. Multilayer board with mounting holes
432. Mounting hole
433. On the exterior cosmetic case
434. screw
435. Backlight unit
436. Exterior cosmetic case
437. Multilayer board with mounting notches
437a. Multilayer board with mounting notches
437b. Multilayer board with mounting notches
437c. Multilayer board with mounting notches
437d. Multilayer board with mounting notches
438. Mounting notch
501. SEG side transparent substrate
502. COM side transparent substrate
503. SEG side electrode terminal
504. COM side electrode terminal
505. SEG side transparent electrode
506. COM side transparent electrode
507. Conductive material
508. Sealing material
509. liquid crystal
510. Conductive material that also serves as a sealing material
511. Tape electric wire
601. Connection wiring
602. Connection board
603. Connection board with input terminal Upper layer board
604. Connection board with input terminal Lower layer board
605. Connection wiring
606. Connection board input terminal
607. Connection board with input terminal
608. COM multilayer board with integrated power supply circuit
609. Electronic components
610. Upper layer substrate
611. Intermediate board
612. Lower layer substrate
613-1. Circuit pattern corresponding to the input pad of the semiconductor chip for liquid crystal drive
613-2. Circuit pattern on the intermediate board
613-3. Circuit pattern on lower substrate
613-4. Circuit pattern of power supply circuit
613-5. Circuit pattern corresponding to output pad of LCD driving integrated circuit
614. Connecting terminal
615-1. Through hole
615-2. Through hole
615-3. Through hole
615-4. Through hole
615-5. Through hole
1000. First layer
1010. Through hole
1100. Semiconductor chip for liquid crystal drive
1110. Input wiring
1110-1. Input wiring
1110-N. Input wiring
1120. Through hole
1120-1. Through hole
1120-N. Through hole
1130. Output wiring
1130-1. Output wiring
1130-N. Output wiring
1140. Through hole
1140-1. Through hole
1140-N. Through hole
1200. Semiconductor chip for liquid crystal drive
1210. Input wiring
1210-1. Input wiring
1210-N. Input wiring
1220. Through hole
1220-1. Through hole
1220-N. Through hole
1230. Output wiring
1230-1. Output wiring
1230-N. Output wiring
1240. Through hole
1240-1. Through hole
1240-N. Through hole
1300. Semiconductor chip for liquid crystal drive
1310. Input wiring
1310-1. Input wiring
1310-N. Input wiring
1320. Through hole
1320-1. Through hole
1320-N. Through hole
1330. Output wiring
1330-1. Output wiring
1330-N. Output wiring
1340. Through hole
1340-1. Through hole
1340-N. Through hole
2000. Second layer
2010. Through hole
2020. wiring
2030. Through hole
2120. Through hole
2140. Through hole
2220. Through hole
2240. Through hole
2320. Through hole
2340. Through hole
3000. 3rd layer
3010. Through hole
3020. wiring
3030. Through hole
3120. Through hole
3140. Through hole
3240. Through hole
3340. Through hole
4000. 4th layer
4020. wiring
4040. land
4140. Through hole
4240. Through hole
4340. Through hole
5000. 5th layer
5050. wiring
5060. Connecting terminal
5140. Through hole
5240. Through hole
5340. Through hole
6000. Multilayer board
7000. Relay board
8000. Connecting member
50041. Semiconductor chip for liquid crystal drive
50042. TCP
50043. Bus board (SEG side)
50044. Input wiring
50045. Output wiring
50046. Tip
50047. Input wiring
50048. Bus wiring
50049. Anisotropic conductive film
50050. Conductive particles
50051. adhesive
50052. Bus board (COM side)
50151. TCP
50152. Flexible wiring material
50153. TCP output terminal
50154. TCP input terminal
50155. Drive control circuit board
Claims (8)
一方の面および前記一方の面と対向する他方の面を有する多層基板と、
前記一方の面に接続される半導体チップと、
前記多層基板に接続される液晶表示パネルと、
を備え、
前記多層基板は、前記一方の面には前記半導体チップに接続される入力配線及び出力配線を有し、且つ前記一方の面及び前記他方の面の間には前記入力配線に接続されるバス配線を有し、且つ他の部分よりも突出した部分を有し、且つ前記突出した部分には前記出力配線に接続される接続端子を有することを特徴とする液晶表示装置。In liquid crystal display devices,
A multilayer substrate having one surface and the other surface facing the one surface;
A semiconductor chip connected to the one surface;
A liquid crystal display panel connected to the multilayer substrate;
With
The multilayer substrate has an input wiring and an output wiring connected to the semiconductor chip on the one surface, and a bus wiring connected to the input wiring between the one surface and the other surface. A liquid crystal display device comprising: a portion protruding from the other portion; and a connecting terminal connected to the output wiring in the protruding portion.
第1の層および前記第1の層と対向する第2の層を有する多層基板と、
前記第1の層の一方の面に接続される半導体チップと、
前記多層基板に接続される液晶表示パネルと、
を備え、
前記多層基板は、前記第1の層には前記半導体チップに接続される入力配線及び出力配線を有し、且つ前記第1の層及び前記第2の層の間には前記入力配線に接続されるバス配線を有し、
前記第1の層は前記第2の層よりも突出した部分を有し、
前記多層基板は、前記突出した部分には前記出力配線に接続される接続端子を有することを特徴とする液晶表示装置。In liquid crystal display devices,
A multi-layer substrate having a first layer and a second layer facing the first layer;
A semiconductor chip connected to one surface of the first layer;
A liquid crystal display panel connected to the multilayer substrate;
With
The multilayer substrate has an input wiring and an output wiring connected to the semiconductor chip in the first layer, and is connected to the input wiring between the first layer and the second layer. Bus wiring,
The first layer has a portion protruding from the second layer;
The liquid crystal display device, wherein the multilayer substrate has a connection terminal connected to the output wiring at the protruding portion.
前記接続端子は前記液晶表示パネルに接続されることを特徴とする液晶表示装置。The liquid crystal display device according to claim 1 or 2,
The liquid crystal display device, wherein the connection terminal is connected to the liquid crystal display panel.
前記多層基板は、前記突出した部分が前記液晶表示パネルに重なるように前記液晶表示パネルに接続されていることを特徴とする液晶表示装置。The liquid crystal display device according to claim 1 or 2,
The liquid crystal display device, wherein the multilayer substrate is connected to the liquid crystal display panel so that the protruding portion overlaps the liquid crystal display panel.
一方の面および前記一方の面と対向する他方の面を有する多層基板と、
前記一方の面に接続される半導体チップと、
を備え、
前記多層基板は、前記一方の面には前記半導体チップに接続される入力配線及び出力配線を有し、且つ前記一方の面及び前記他方の面の間には前記入力配線に接続されるバス配線を有し、且つ他の部分よりも突出した部分を有し、且つ前記突出した部分には前記出力配線に接続される接続端子を有することを特徴とする半導体チップの実装構造。In the semiconductor chip mounting structure,
A multilayer substrate having one surface and the other surface facing the one surface;
A semiconductor chip connected to the one surface;
With
The multilayer substrate has an input wiring and an output wiring connected to the semiconductor chip on the one surface, and a bus wiring connected to the input wiring between the one surface and the other surface. The semiconductor chip mounting structure is characterized in that the semiconductor chip mounting structure has a protruding portion than the other portion, and the protruding portion has a connection terminal connected to the output wiring.
第1の層および前記第1の層と対向する第2の層を有する多層基板と、
前記第1の層の一方の面に接続される半導体チップと、
を備え、
前記多層基板は、前記第1の層には前記半導体チップに接続される入力配線及び出力配線を有し、且つ前記第1の層及び前記第2の層の間には前記入力配線に接続されるバス配線を有し、
前記第1の層は前記第2の層よりも突出した部分を有し、
前記多層基板は、前記突出した部分には前記出力配線に接続される接続端子を有することを特徴とする半導体チップの実装構造。In the semiconductor chip mounting structure,
A multi-layer substrate having a first layer and a second layer facing the first layer;
A semiconductor chip connected to one surface of the first layer;
With
The multilayer substrate has an input wiring and an output wiring connected to the semiconductor chip in the first layer, and is connected to the input wiring between the first layer and the second layer. Bus wiring,
The first layer has a portion protruding from the second layer;
The semiconductor chip mounting structure, wherein the multilayer substrate has a connection terminal connected to the output wiring at the protruding portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002119736A JP3636159B2 (en) | 1992-09-08 | 2002-04-22 | Liquid crystal display device, semiconductor chip mounting structure, electro-optical device, and electronic printing device |
Applications Claiming Priority (27)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23969892 | 1992-09-08 | ||
JP15732393 | 1993-06-28 | ||
JP15861393 | 1993-06-29 | ||
JP15861193 | 1993-06-29 | ||
JP15861293 | 1993-06-29 | ||
JP15861093 | 1993-06-29 | ||
JP16364893 | 1993-07-01 | ||
JP16364593 | 1993-07-01 | ||
JP16364793 | 1993-07-01 | ||
JP16364693 | 1993-07-01 | ||
JP18292493 | 1993-07-23 | ||
JP20086593 | 1993-08-12 | ||
JP5-200865 | 1993-09-06 | ||
JP4-239698 | 1993-09-06 | ||
JP5-157323 | 1993-09-06 | ||
JP5-158612 | 1993-09-06 | ||
JP5-163648 | 1993-09-06 | ||
JP5-158610 | 1993-09-06 | ||
JP5-182924 | 1993-09-06 | ||
JP5-163647 | 1993-09-06 | ||
JP22138993 | 1993-09-06 | ||
JP5-163645 | 1993-09-06 | ||
JP5-158613 | 1993-09-06 | ||
JP5-163646 | 1993-09-06 | ||
JP5-221389 | 1993-09-06 | ||
JP5-158611 | 1993-09-06 | ||
JP2002119736A JP3636159B2 (en) | 1992-09-08 | 2002-04-22 | Liquid crystal display device, semiconductor chip mounting structure, electro-optical device, and electronic printing device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22362393A Division JP3321925B2 (en) | 1992-09-08 | 1993-09-08 | Liquid crystal display device, mounting structure of semiconductor chip, electro-optical device and electronic printing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003021847A JP2003021847A (en) | 2003-01-24 |
JP3636159B2 true JP3636159B2 (en) | 2005-04-06 |
Family
ID=27584904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002119736A Expired - Fee Related JP3636159B2 (en) | 1992-09-08 | 2002-04-22 | Liquid crystal display device, semiconductor chip mounting structure, electro-optical device, and electronic printing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3636159B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009186707A (en) * | 2008-02-06 | 2009-08-20 | Seiko Epson Corp | Method of manufacturing electro-optical device and electro-optical device |
JP4877365B2 (en) * | 2009-07-13 | 2012-02-15 | 日立化成工業株式会社 | Circuit connection method |
JP5540916B2 (en) * | 2010-06-15 | 2014-07-02 | デクセリアルズ株式会社 | Method for manufacturing connection structure |
-
2002
- 2002-04-22 JP JP2002119736A patent/JP3636159B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003021847A (en) | 2003-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100370698B1 (en) | LCD Display | |
KR100321883B1 (en) | Structure and method of mounting semiconductor device and liquid crystal display device | |
US6774971B2 (en) | LCD with flexible connecting means to hard transparent circuit substrate | |
JP3285168B2 (en) | Display device mounting structure and mounting method | |
JP3321925B2 (en) | Liquid crystal display device, mounting structure of semiconductor chip, electro-optical device and electronic printing device | |
JP2003273476A (en) | Mounting structure and method of manufacturing the same, electro-optical device and electronic device | |
JP3642324B2 (en) | Liquid crystal display device and electro-optical device | |
JP3636159B2 (en) | Liquid crystal display device, semiconductor chip mounting structure, electro-optical device, and electronic printing device | |
US6775149B1 (en) | Multichip mounted structure, electro-optical apparatus, and electronic apparatus | |
US20090208731A1 (en) | Conductive adhesive film, method of producing conductive adhesive film, electronic apparatus including conductive adhesive film, and method of producing electronic apparatus including conductive adhesive film | |
JP3664149B2 (en) | Liquid crystal display | |
JP3157967B2 (en) | Display panel mounting structure | |
JP2003273486A (en) | Packaging structure body and manufacturing method thereof, electro-optic device, and electronic equipment | |
JP2012113216A (en) | Display device, manufacturing method thereof, and display | |
JPH09232377A (en) | Mounting structure and its manufacture | |
JP3797742B2 (en) | Manufacturing method of liquid crystal display panel | |
JP2995392B2 (en) | Liquid crystal electro-optical device | |
JP3992324B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP3987288B2 (en) | Semiconductor element mounting structure and liquid crystal display device | |
JP2001284415A (en) | Structure and method for mounting semiconductor element and liquid crystal display device | |
JP2882394B2 (en) | Liquid crystal display | |
JP3608514B2 (en) | Semiconductor element mounting structure and electronic device | |
JPH04115228A (en) | Liquid crystal display device | |
JP2504106B2 (en) | Liquid crystal display | |
JP2003066861A (en) | Display device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |