JP2003027228A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method

Info

Publication number
JP2003027228A
JP2003027228A JP2002144838A JP2002144838A JP2003027228A JP 2003027228 A JP2003027228 A JP 2003027228A JP 2002144838 A JP2002144838 A JP 2002144838A JP 2002144838 A JP2002144838 A JP 2002144838A JP 2003027228 A JP2003027228 A JP 2003027228A
Authority
JP
Japan
Prior art keywords
main surface
sputter target
sputter
outer peripheral
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002144838A
Other languages
Japanese (ja)
Other versions
JP4005412B2 (en
Inventor
Akihiro Koshiishi
明宏 輿石
Jun Takahashi
順 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002144838A priority Critical patent/JP4005412B2/en
Publication of JP2003027228A publication Critical patent/JP2003027228A/en
Application granted granted Critical
Publication of JP4005412B2 publication Critical patent/JP4005412B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technology capable of preventing any abnormal discharge occurring during a sputtering process in manufacturing a semiconductor device, and reducing the generation of foreign matters. SOLUTION: A chamfered part of an outer peripheral part of a sputter target used in the sputtering process in manufacturing the semiconductor device is formed into a smoothly curved surface.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法におけるスパッタプロセスに適用して有効な技術に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique effectively applied to a sputtering process in a semiconductor device manufacturing method.

【0002】[0002]

【従来の技術】半導体装置の製造方法におけるスパッタ
プロセスは、Arの陽イオンのような重い荷電粒子をス
パッタターゲットに照射し、その衝撃でスパッタターゲ
ットから飛び出してきた粒子を対向する試料上に付着さ
せるものである。
2. Description of the Related Art In a sputtering process in a method of manufacturing a semiconductor device, heavy charged particles such as Ar cations are applied to a sputter target, and the particles ejected from the sputter target due to the impact thereof are attached to a facing sample. It is a thing.

【0003】そして、従来のスパッタターゲットの形状
は、図5に示すように、外周部の面取り部分が角張った
ものであった。
As shown in FIG. 5, the conventional sputter target has a chamfered outer peripheral edge.

【0004】[0004]

【発明が解決しようとする課題】スパッタプロセスは、
前述したように、Arの陽イオン等をスパッタターゲッ
トに照射し、その衝撃でスパッタターゲットから飛び出
してきた粒子を対向する試料上に付着させるものである
が、必ずしもスパッタターゲットから飛び出してきた粒
子の全てが、試料上に付着するものではなく、中にはス
パッタターゲットに戻ってきて再付着して膜を形成する
粒子がでてくる。
[Problems to be Solved by the Invention] The sputtering process is
As described above, the cations of Ar or the like are irradiated to the sputter target, and the particles ejected from the sputter target by the impact are attached to the facing sample, but not all the particles ejected from the sputter target. However, it does not adhere to the sample, but some particles return to the sputter target and adhere again to form a film.

【0005】また、Arの陽イオンを照射することによ
りスパッタターゲットに熱が発生し、この熱により熱膨
張による応力がスパッタターゲットに発生する。
Further, heat is generated in the sputter target by irradiating Ar cations, and this heat causes stress in the sputter target due to thermal expansion.

【0006】この応力は、特に、スパッタターゲットの
面取り部分の角張ったところでは、集中するため、前述
の粒子による膜が角張ったところに形成されると、膜が
剥離して、めくり上がり、異常放電を誘発する。
This stress is concentrated especially in the angular portion of the chamfered portion of the sputter target. Therefore, if the film of particles described above is formed in the angular portion, the film peels off, flips up, and abnormal discharge occurs. Induce.

【0007】この異常放電のため、スパッタリングされ
るものとは異なる大きさの粒子(以下、異物と記す)が
発生するという問題があった。
Due to this abnormal discharge, there is a problem in that particles (hereinafter referred to as "foreign matter") having a size different from that of sputtered particles are generated.

【0008】本発明の目的は、半導体装置の製造におけ
るスパッタプロセス中に発生する異常放電を防止し、異
物の発生を低減することが可能な技術を提供することに
ある。
An object of the present invention is to provide a technique capable of preventing abnormal discharge that occurs during a sputtering process in manufacturing semiconductor devices and reducing the generation of foreign matter.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0011】本発明は、第1主面及び第2主面を有する
スパッタ材と、前記スパッタ材の第1主面と接合するバ
ッキングプレートとからなるスパッタターゲットを準備
し、前記第2主面に対向させて半導体ウエーハを設置
し、前記半導体ウエーハの主面にスパッタターゲットの
粒子を付着させる工程を含む半導体装置の製造方法であ
って、前記スパッタ材はその外周部における前記第1主
面が露出しないように前記バッキングプレートに接合し
て成り、前記第1主面と第2主面との間の外周部側面に
おいて、スパッタターゲットへの再付着粒子が応力によ
り剥離しないような傾斜の面加工が施されていることを
特徴とするものである。
According to the present invention, a sputter target including a sputter material having a first main surface and a second main surface and a backing plate joined to the first main surface of the sputter material is prepared. A method of manufacturing a semiconductor device, comprising the steps of placing semiconductor wafers facing each other and adhering particles of a sputter target to the main surface of the semiconductor wafer, wherein the sputtered material has the first main surface exposed at its outer peripheral portion. So that the reattachment particles to the sputter target are not separated by stress on the outer peripheral side surface between the first main surface and the second main surface. It is characterized by being applied.

【0012】また、本発明は、第1主面及び第2主面を
有するスパッタ材と、前記スパッタ材の第1主面と接合
するバッキングプレートとからなるスパッタターゲット
を準備する工程と、スパッタ装置内において、前記スパ
ッタターゲットの前記第2主面に対向させて半導体ウエ
ーハを設置し、前記半導体ウエーハ上に薄膜を形成させ
る工程とを含む半導体装置の製造方法であって、前記ス
パッタ材はその外周部における前記第1主面が露出しな
いように前記バッキングプレートに接合して成り、前記
第1主面と第2主面との間の外周部側面において、スパ
ッタターゲットへの再付着粒子が応力により剥離しない
ような傾斜の面加工が施されて成り、前記薄膜を形成さ
せる工程で、前記スパッタターゲットに直流電界又は高
周波電界を印加してスパッタリングを行うことを特徴と
するものである。
The present invention also provides a step of preparing a sputter target including a sputter material having a first main surface and a second main surface, and a backing plate bonded to the first main surface of the sputter material, and a sputtering apparatus. Inside, and a step of forming a thin film on the semiconductor wafer by placing a semiconductor wafer facing the second main surface of the sputter target, wherein the sputter material has an outer periphery thereof. Part of the outer surface of the outer peripheral portion between the first main surface and the second main surface is adhered to the backing plate so that the first main surface of the sputter target is not exposed. In the step of forming the thin film, a direct-current electric field or a high-frequency electric field is applied to the sputter target so that the surface is processed so as not to peel. It is characterized in that the sputtering process.

【0013】(作用)上述した手段によれば、スパッタ
プロセスで使用するスパッタターゲットの外周部の面取
り部分を滑らかな曲線に加工し、その加工されたスパッ
タターゲットに直流電界または高周波電界を印加し、ス
パッタリングを行うので、電界印加により飛び出た粒子
がスパッタターゲットの外周部の面取り部分に再付着
し、膜を形成しても、スパッタターゲットの外周部の面
取り部分を滑らかな曲線に加工してあるため、スパッタ
ターゲットの熱膨張により発生する応力の集中を防ぐこ
とができる。
(Operation) According to the above-mentioned means, the chamfered portion of the outer peripheral portion of the sputtering target used in the sputtering process is processed into a smooth curve, and a DC electric field or a high frequency electric field is applied to the processed sputtering target, Since sputtering is performed, particles that fly out due to the application of an electric field are reattached to the chamfered portion of the outer peripheral portion of the sputter target, and even if a film is formed, the chamfered portion of the outer peripheral portion of the sputter target is processed into a smooth curve. It is possible to prevent concentration of stress generated by thermal expansion of the sputter target.

【0014】したがって、スパッタプロセス中に発生す
る膜剥離の防止と異物発生を低減することが可能とな
る。
Therefore, it is possible to prevent film peeling and reduce the generation of foreign matter that occur during the sputtering process.

【0015】以下、本発明の構成について、実施の形態
とともに説明する。
The structure of the present invention will be described below together with the embodiments.

【0016】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
In all the drawings for explaining the embodiments, parts having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.

【0017】[0017]

【発明の実施の形態】(実施例)図1は、本発明の参考
例であるスパッタターゲットの外周部の形状の特徴を示
すための外周部拡大図である。図1における1はスパッ
タターゲット、2はバッキングプレートである。そし
て、スパッタターゲット1の材料は、例えば、TiWを
用い、その各寸法は、次の通りである。図1に示すD1
は外周から9mm以上にならないような値にするのが好
ましく、ここでは8mmとする。D2は6.35±0.
1mmであり、D3は324±0.2mmである。R1
は角張ったところがなく滑らかにつなげるような半径の
曲面加工であり、R2は半径2.0mmの曲面加工であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment) FIG. 1 is an enlarged view of an outer peripheral portion of a sputter target, which is a reference example of the present invention, to show characteristics of the outer peripheral portion. In FIG. 1, 1 is a sputter target and 2 is a backing plate. The material of the sputter target 1 is, for example, TiW, and its dimensions are as follows. D1 shown in FIG.
Is preferably set to a value that does not exceed 9 mm from the outer circumference, and is 8 mm here. D2 is 6.35 ± 0.
1 mm and D3 is 324 ± 0.2 mm. R1
Is a curved surface processing with a radius such that there is no angular portion and smoothly connecting, and R2 is a curved surface processing with a radius of 2.0 mm.

【0018】次に、本発明の実施の形態を図2に示す。
図2は、本発明の実施の形態であるスパッタターゲット
の外周部形状の特徴を示すための外周部拡大図である。
図2におけるスパッタターゲットは、図から明らかなよ
うにスパッタ材その外周部における第1主面(下面)が
露出しないようにバッキングプレートに接合して成り、
その第1主面と第2主面(第1主面とは反対側の上面)
との間の外周部側面において、スパッタターゲットへの
再付着粒子が応力により剥離しないような傾斜の面加
工、すなわち扇状に加工したものであり、その各寸法
は、前述の例と同様に、D1は8mmであり、D2は
6.35±0.1mmであり、D3は324±0.2m
mである。本実施の形態によれば、図から明らかなよう
に第1主面(下面)が露出しないようにバッキングプレ
ートに接合しているため、第2主面(上面)側に接する
外周部側をなだらかにし、スパッタターゲットへの再付
着粒子が応力により剥離しないようにしているものであ
る。
Next, an embodiment of the present invention is shown in FIG.
FIG. 2 is an enlarged view of the outer peripheral portion for showing the characteristics of the outer peripheral portion of the sputter target according to the embodiment of the present invention.
As is apparent from the drawing, the sputter target in FIG. 2 is formed by joining the sputter material to a backing plate so that the first main surface (lower surface) of the outer peripheral portion of the sputter material is not exposed.
The first main surface and the second main surface (upper surface opposite to the first main surface)
In the side surface of the outer peripheral portion between and, the surface processing is performed so as to prevent reattachment particles to the sputter target from being separated by stress, that is, processed into a fan shape. Is 8 mm, D2 is 6.35 ± 0.1 mm, D3 is 324 ± 0.2 m
m. According to the present embodiment, as is apparent from the figure, since the first main surface (lower surface) is joined to the backing plate so as not to be exposed, the outer peripheral side that is in contact with the second main surface (upper surface) side is gentle. In order to prevent re-adhesion particles on the sputter target from peeling due to stress.

【0019】そして、各実施の形態のスパッタターゲッ
トの形状に曲面加工する加工方法の例を図3に示す。図
3における1はスパッタターゲットを示し、3は砥石を
示す。図3に示す加工方法は、砥石3を回転させて、ス
パッタターゲットを上下運動させ、外周部を滑らかにす
るものである。
FIG. 3 shows an example of a processing method for forming a curved surface into the shape of the sputter target of each embodiment. In FIG. 3, 1 indicates a sputter target and 3 indicates a grindstone. In the processing method shown in FIG. 3, the grindstone 3 is rotated to move the sputter target up and down to smooth the outer peripheral portion.

【0020】なお、スパッタターゲットの形状に加工す
る加工方法は、これに限定されるものではなく、スパッ
タターゲット材を鋳型にはめ込み外周部が滑らかなスパ
ッタターゲットを得るものでもよい。
The processing method for processing the shape of the sputter target is not limited to this, and the sputter target material may be fitted into the mold to obtain a sputter target having a smooth outer peripheral portion.

【0021】次に、本発明のスパッタターゲットを用い
て半導体ウエーハに導電膜を形成する方法について簡単
に説明する。
Next, a method for forming a conductive film on a semiconductor wafer using the sputter target of the present invention will be briefly described.

【0022】まず、導電膜を形成するスパッタターゲッ
ト材としてTiWを使用し、それを図3に示す砥石3で
図1に示す本実施の形態のスパッタターゲットの形状に
外周部の面取り部分を曲面加工する。
First, TiW is used as a sputter target material for forming a conductive film, and the chamfered portion of the outer peripheral portion is curved to be the shape of the sputter target of the present embodiment shown in FIG. 1 using a grindstone 3 shown in FIG. To do.

【0023】そして、その曲面加工されたスパッタター
ゲットを陰極上に、スパッタ対象の半導体ウエーハを陽
極に互いに対向させて設置し、陰極と陽極間にArの陽
イオンを注入し、陰極に直流電圧を印加する。
Then, the curved sputter target is placed on the cathode, and the semiconductor wafer to be sputtered is placed on the anode so as to face each other. Ar cations are injected between the cathode and the anode, and a DC voltage is applied to the cathode. Apply.

【0024】これにより、一対の電極間でプラズマを発
生させ、陰極上に設置したスパッタターゲットをプラズ
マ中のイオンではじき、対向する陽極に設置した半導体
ウエーハに導電膜を形成する。
As a result, plasma is generated between the pair of electrodes, the sputtering target placed on the cathode is repelled by the ions in the plasma, and a conductive film is formed on the semiconductor wafer placed on the opposing anode.

【0025】次に、図1に示す本実施の形態のスパッタ
ターゲットと従来のスパッタターゲットをそれぞれ実装
してスパッタリングを行ったときの異物数を比較してみ
る。
Next, the numbers of foreign substances when the sputtering target of the present embodiment shown in FIG. 1 and the conventional sputtering target are mounted and sputtering is performed will be compared.

【0026】図4は、本実施の形態と従来のスパッタタ
ーゲットをそれぞれスパッタ装置に実装してスパッタリ
ングを行ったときの消費電力当たりの異物数を示した図
である。この試験において、スパッタ装置は、公知のも
のを使用し、スパッタターゲット材は、TiWを使用し
た。図4において、横軸は累積の消費電力(KWH)を
示したものであり、縦軸は、異物の個数を示したもので
ある。また、図4における破線は、従来のスパッタター
ゲットを示し、実線は、本実施の形態のスパッタターゲ
ットをそれぞれ示している。
FIG. 4 is a diagram showing the number of foreign particles per power consumption when the sputtering target of the present embodiment and the conventional sputtering target are mounted in a sputtering apparatus and sputtering is performed. In this test, a known sputtering device was used, and TiW was used as the sputtering target material. In FIG. 4, the horizontal axis represents cumulative power consumption (KWH), and the vertical axis represents the number of foreign matters. Further, the broken line in FIG. 4 indicates the conventional sputter target, and the solid line indicates the sputter target of the present embodiment.

【0027】この図4において、破線で示した従来のス
パッタターゲットは、突発的な異物数の増加が見られ、
異常放電が発生した形跡が見られる。
In the conventional sputter target shown by the broken line in FIG. 4, a sudden increase in the number of foreign particles was observed,
There is evidence of abnormal discharge.

【0028】これに対し、本実施の形態のスパッタター
ゲットは、異物数が全般に少なく、安定しており、累積
消費電力が200KWHを越えるまで、突発的な異物数
の増加が見られない。
On the other hand, the sputter target of this embodiment has a small number of foreign matters in general and is stable, and no sudden increase in the number of foreign matters is observed until the cumulative power consumption exceeds 200 KWH.

【0029】すなわち、図4により、本実施の形態のス
パッタターゲットは、スパッタプロセス中に異常放電を
防止し、異物数を低減できることがわかる。
That is, it is understood from FIG. 4 that the sputtering target of the present embodiment can prevent abnormal discharge during the sputtering process and reduce the number of foreign matters.

【0030】このように、スパッタターゲットの外周部
の面取り部分の角張ったところをなくし、滑らかにする
ことにより、スパッタターゲットに発生する熱により熱
膨張による応力が発生しても角張ったところがないた
め、応力が集中するところがなくなる。
As described above, by eliminating and smoothing the chamfered portion of the chamfered portion of the outer peripheral portion of the sputter target, there is no chamfered portion even if stress due to thermal expansion is generated by heat generated in the sputter target. There is no place where stress concentrates.

【0031】したがって、半導体装置の製造におけるス
パッタプロセス中にスパッタターゲットから飛び出して
きた粒子が再びスパッタターゲットに付着して膜を形成
しても、応力が集中するところがないため、その膜が剥
離してめくり上がることがなくなり、異常放電を防止で
き、異物発生を低減できる。
Therefore, even if particles that have jumped out of the sputter target during the sputter process in the manufacture of a semiconductor device adhere to the sputter target again to form a film, there is no place where stress concentrates, so the film peels off. It does not turn up, abnormal discharge can be prevented, and foreign matter can be reduced.

【0032】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
The inventions made by the present inventors are as follows.
Although the specific description has been given based on the above-described embodiment, the present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made without departing from the scope of the invention.

【0033】[0033]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0034】スパッタターゲットの外周部の面取り部分
の角張ったところをなくし、滑らかにすることにより、
スパッタターゲットに発生する熱により熱膨張による応
力が発生しても角張ったところがないため、応力が集中
するところがなくなるので、半導体装置の製造における
スパッタプロセス中にスパッタターゲットから飛び出し
てきた粒子が再びスパッタターゲットに付着して膜を形
成しても、応力が集中するところがないため、その膜が
剥離してめくり上がることがなくなり、異常放電を防止
でき、異物発生を低減できる。
By eliminating the angular portion of the chamfered portion on the outer peripheral portion of the sputter target and making it smooth,
Even if stress due to thermal expansion is generated by the heat generated in the sputter target, there is no angular portion, so there is no place where the stress concentrates. Even if a film is formed by adhering to the film, there is no place where stress is concentrated, so that the film does not peel off and flip up, abnormal discharge can be prevented, and the generation of foreign matter can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の参考例であるスパッタターゲットの外
周部の形状を説明するための外周部拡大図である。
FIG. 1 is an enlarged view of an outer peripheral portion for explaining a shape of an outer peripheral portion of a sputter target which is a reference example of the present invention.

【図2】本発明の実施例であるスパッタターゲットの外
周部の形状を説明するための外周部拡大図である。
FIG. 2 is an enlarged view of the outer peripheral portion for explaining the shape of the outer peripheral portion of the sputter target according to the embodiment of the present invention.

【図3】スパッタターゲットの外周部の形状を曲面加工
する加工方法の例を示した図である。
FIG. 3 is a diagram showing an example of a processing method for processing the outer peripheral portion of the sputter target into a curved surface.

【図4】本実施例と従来のスパッタターゲットをそれぞ
れスパッタ装置に実装してスパッタリングを行ったとき
の消費電力当たりの異物数を示した図である。
FIG. 4 is a diagram showing the number of foreign particles per power consumption when the sputtering target is mounted on each of the sputtering target of the present embodiment and the conventional sputtering target.

【図5】従来のスパッタターゲットの外周部の形状を説
明するための外周部拡大図である。
FIG. 5 is an enlarged view of an outer peripheral portion for explaining the shape of the outer peripheral portion of a conventional sputter target.

【符号の説明】[Explanation of symbols]

1…スパッタターゲット、2…バッキングプレート、3
…砥石。
1 ... Sputter target, 2 ... Backing plate, 3
… Whetstone.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1主面及び第2主面を有するスパッタ
材と、前記スパッタ材の第1主面と接合するバッキング
プレートとからなるスパッタターゲットを準備し、前記
第2主面に対向させて半導体ウエーハを設置し、前記半
導体ウエーハの主面にスパッタターゲットの粒子を付着
させる工程を含む半導体装置の製造方法であって、 前記スパッタ材はその外周部における前記第1主面が露
出しないように前記バッキングプレートに接合して成
り、前記第1主面と第2主面との間の外周部側面におい
て、スパッタターゲットへの再付着粒子が応力により剥
離しないような傾斜の面加工が施されていることを特徴
とする半導体装置の製造方法。
1. A sputter target including a sputter material having a first main surface and a second main surface and a backing plate bonded to the first main surface of the sputter material is prepared and is opposed to the second main surface. A semiconductor wafer, and a method of manufacturing a semiconductor device, comprising the steps of depositing particles of a sputtering target on a main surface of the semiconductor wafer, wherein the sputtered material does not expose the first main surface in an outer peripheral portion thereof. Is joined to the backing plate, and the outer peripheral side surface between the first main surface and the second main surface is provided with an inclined surface processing so that reattachment particles to the sputter target are not separated by stress. A method of manufacturing a semiconductor device, comprising:
【請求項2】 第1主面及び第2主面を有するスパッタ
材と、前記スパッタ材の第1主面と接合するバッキング
プレートとからなるスパッタターゲットを準備する工程
と、スパッタ装置内において、前記スパッタターゲット
の前記第2主面に対向させて半導体ウエーハを設置し、
前記半導体ウエーハ上に薄膜を形成させる工程とを含む
半導体装置の製造方法であって、 前記スパッタ材はその外周部における前記第1主面が露
出しないように前記バッキングプレートに接合して成
り、前記第1主面と第2主面との間の外周部側面におい
て、スパッタターゲットへの再付着粒子が応力により剥
離しないような傾斜の面加工が施されて成り、前記薄膜
を形成させる工程で、前記スパッタターゲットに直流電
界又は高周波電界を印加してスパッタリングを行うこと
を特徴とする半導体装置の製造方法。
2. A step of preparing a sputter target including a sputter material having a first main surface and a second main surface, and a backing plate bonded to the first main surface of the sputter material; A semiconductor wafer is placed facing the second main surface of the sputter target,
A method of manufacturing a semiconductor device, comprising: forming a thin film on the semiconductor wafer, wherein the sputtered material is bonded to the backing plate so that the first main surface at an outer peripheral portion of the sputtered material is not exposed. In the step of forming the thin film, the outer peripheral side surface between the first main surface and the second main surface is subjected to surface processing with an inclination so that reattachment particles to the sputtering target are not separated by stress. A method of manufacturing a semiconductor device, which comprises applying a DC electric field or a high frequency electric field to the sputtering target to perform sputtering.
【請求項3】 前記バッキングプレートは、前記スパッ
タ材の第1主面から離間する肉薄部を有することを特徴
とする請求項1に記載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the backing plate has a thin portion separated from the first main surface of the sputter material.
JP2002144838A 2002-05-20 2002-05-20 Manufacturing method of semiconductor device Expired - Lifetime JP4005412B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002144838A JP4005412B2 (en) 2002-05-20 2002-05-20 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002144838A JP4005412B2 (en) 2002-05-20 2002-05-20 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP24806593A Division JP3442831B2 (en) 1993-10-04 1993-10-04 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2003027228A true JP2003027228A (en) 2003-01-29
JP4005412B2 JP4005412B2 (en) 2007-11-07

Family

ID=19194639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002144838A Expired - Lifetime JP4005412B2 (en) 2002-05-20 2002-05-20 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4005412B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007070715A (en) * 2005-09-09 2007-03-22 Idemitsu Kosan Co Ltd Sputtering target

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007070715A (en) * 2005-09-09 2007-03-22 Idemitsu Kosan Co Ltd Sputtering target

Also Published As

Publication number Publication date
JP4005412B2 (en) 2007-11-07

Similar Documents

Publication Publication Date Title
JP4447325B2 (en) Method for dividing semiconductor wafer
JP2002270676A (en) Method of manufacturing semiconductor device
KR101855812B1 (en) Method of manufacturing bonded wafer
JP4416108B2 (en) Manufacturing method of semiconductor wafer
CN111710648B (en) Ultra-thin wafer back and double-side processing technology for bonded glass carrier plate
JP6471000B2 (en) Magnet unit for magnetron sputtering apparatus and sputtering method using this magnet unit
JP2004095909A (en) Method and device for plasma treatment
JPH10303286A (en) Electrostatic chuck and semiconductor manufacturing equipment
JP3442831B2 (en) Method for manufacturing semiconductor device
JP2003027228A (en) Semiconductor device manufacturing method
JPH07106307A (en) Plasma treatment equipment and plasma treatment method
JP4355046B2 (en) Cleaning method and substrate processing apparatus
JPH02209476A (en) Sputtering method
CN108878342B (en) Wafer processing method
JP2000260727A (en) Wafer holder
JP2000226654A (en) Sputtering device and sputtering method
JPH1030174A (en) Sputtering device and method for working backing plate used for the same device
JPH0837169A (en) Method and apparatus for grinding semiconductor substrate and manufacture of semiconductor device
JPH11330056A (en) Method for cleaning electrode
JP2004052082A (en) Sputtering target assembly
JP2004200432A (en) Semiconductor device and its manufacturing method
CN108878284B (en) Method for processing object to be processed
JPH07310179A (en) Target structure for film forming device
JPH10303150A (en) Adhesive sheet for semiconductor and manufacture of semiconductor device using the same
JP3279762B2 (en) Plasma processing equipment

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

EXPY Cancellation because of completion of term