JP3442831B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3442831B2
JP3442831B2 JP24806593A JP24806593A JP3442831B2 JP 3442831 B2 JP3442831 B2 JP 3442831B2 JP 24806593 A JP24806593 A JP 24806593A JP 24806593 A JP24806593 A JP 24806593A JP 3442831 B2 JP3442831 B2 JP 3442831B2
Authority
JP
Japan
Prior art keywords
sputter target
plane
outer peripheral
target
flat surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24806593A
Other languages
Japanese (ja)
Other versions
JPH07102367A (en
Inventor
明宏 輿石
順 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24806593A priority Critical patent/JP3442831B2/en
Publication of JPH07102367A publication Critical patent/JPH07102367A/en
Application granted granted Critical
Publication of JP3442831B2 publication Critical patent/JP3442831B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
におけるスパッタプロセスに適用して有効な技術に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique effective when applied to a sputtering process in a semiconductor device manufacturing method.

【0002】[0002]

【従来の技術】半導体装置の製造方法におけるスパッタ
プロセスは、Arの陽イオンのような重い荷電粒子をス
パッタターゲットに照射し、その衝撃でスパッタターゲ
ットから飛び出してきた粒子を対向する試料上に付着さ
せるものである。
2. Description of the Related Art In a sputtering process in a method for manufacturing a semiconductor device, heavy charged particles such as Ar cations are applied to a sputter target, and the particles ejected from the sputter target due to the impact are attached to a facing sample. It is a thing.

【0003】そして、従来のスパッタターゲットの形状
は、図5に示すように、外周部の面取り部分が角張った
ものであった。
As shown in FIG. 5, the conventional sputter target has a chamfered outer peripheral edge.

【0004】[0004]

【発明が解決しようとする課題】スパッタプロセスは、
前述したように、Arの陽イオン等をスパッタターゲッ
トに照射し、その衝撃でスパッタターゲットから飛び出
してきた粒子を対向する試料上に付着させるものである
が、必ずしもスパッタターゲットから飛び出してきた粒
子の全てが、試料上に付着するものではなく、中にはス
パッタターゲットに戻ってきて再付着して膜を形成する
粒子がでてくる。
[Problems to be Solved by the Invention] The sputtering process is
As described above, the cations of Ar or the like are irradiated to the sputter target, and the particles ejected from the sputter target by the impact are attached to the facing sample, but not all the particles ejected from the sputter target. However, it does not adhere to the sample, but some particles return to the sputter target and adhere again to form a film.

【0005】また、Arの陽イオンを照射することによ
りスパッタターゲットに熱が発生し、この熱により熱膨
張による応力がスパッタターゲットに発生する。
Further, heat is generated in the sputter target by irradiating Ar cations, and this heat causes stress in the sputter target due to thermal expansion.

【0006】この応力は、特に、スパッタターゲットの
面取り部分の角張ったところでは、集中するため、前述
の粒子による膜が角張ったところに形成されると、膜が
剥離して、めくり上がり、異常放電を誘発する。
This stress is concentrated especially in the angular portion of the chamfered portion of the sputter target. Therefore, if the film of particles described above is formed in the angular portion, the film peels off, flips up, and abnormal discharge occurs. Induce.

【0007】この異常放電のため、スパッタリングされ
るものとは異なる大きさの粒子(以下、異物と記す)が
発生するという問題があった。
Due to this abnormal discharge, there is a problem in that particles (hereinafter referred to as "foreign matter") having a size different from that of sputtered particles are generated.

【0008】本発明の目的は、半導体装置の製造におけ
るスパッタプロセス中に発生する異常放電を防止し、異
物の発生を低減することが可能な技術を提供することに
ある。
An object of the present invention is to provide a technique capable of preventing abnormal discharge that occurs during a sputtering process in manufacturing semiconductor devices and reducing the generation of foreign matter.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0011】本発明は、第1平面及び前記第1平面に対
して反対側の第2平面を有するスパッタ材と、前記スパ
ッタ材の第1平面に接合したバッキングプレートとから
なるスパッタターゲットを準備し、前記第2平面に対向
させて半導体ウエーハを設置し、前記半導体ウエーハの
表面にスパッタターゲットの粒子を付着させる工程を含
む半導体装置の製造方法であって、 前記スパッタターゲ
ットは、前記第1平面と第2平面との間の外周部側面に
おいて、前記第1平面と前記外周部側面との境界部、お
よび前記第2平面と前記外周部側面との境界部それぞれ
に滑らかな曲面加工が施されていることを特徴とする。
The present invention is directed to a first plane and the first plane.
And a sputter material having a second flat surface on the opposite side, and the spa
From the backing plate joined to the first plane of the cutter
Prepare a sputter target that will be opposite to the second plane
Then, the semiconductor wafer is installed, and the semiconductor wafer
Including the step of attaching particles of the sputter target to the surface
A method for manufacturing a semiconductor device, comprising:
On the outer peripheral side surface between the first plane and the second plane.
At the boundary between the first plane and the side surface of the outer peripheral portion,
And a boundary portion between the second flat surface and the outer peripheral side surface, respectively.
It is characterized by smooth curved surface processing.

【0012】すなわち、本発明は、第1主面及び第2主
面を有するスパッタ材と、前記スパッタ材の第1主面に
接合したバッキングプレートとからなるスパッタターゲ
ットを準備し、前記第2主面に対向させて半導体ウエー
ハを設置し、前記半導体ウエーハの主面にスパッタター
ゲットの粒子を付着させる工程を含む半導体装置の製造
方法であって、前記スパッタ材の外周部における前記第
1主面の一部が露出して成り、前記第1主面と第2主面
との間の外周部側面において、前記第1主面および前記
第2主面に接してそれぞれに曲面加工が施されているこ
とを特徴とするものである。 また、本発明は、第1主面
及び第2主面を有するスパッタ材と、前記スパッタ材の
第1主面に接合したバッキングプレートとからなるスパ
ッタターゲットを準備する工程と、スパッタ装置内にお
いて、前記スパッタターゲットの前記第2主面に対向さ
せて半導体ウエーハを設置し、前記半導体ウエーハ上に
薄膜を形成させる工程とを含む半導体装置の製造方法で
あって、前記スパッタターゲットは、前記スパッタ材の
外周部における前記第1主面の一部が露出して成り、前
記第1主面と第2主面との間の外周部側面において、前
記第1主面および前記第2主面に接してそれぞれに曲面
加工が施されて成り、前記薄膜を形成させる工程で、前
記スパッタターゲットに直流電界又は高周波電界を印加
してスパッタリングを行うことを特徴とするものであ
る。
That is, the present invention is directed to the first main surface and the second main surface.
A sputtered material having a surface and a first main surface of the sputtered material
Sputter target consisting of joined backing plate
Of the semiconductor wafer by facing the second main surface.
A wafer is installed and a sputterer is attached to the main surface of the semiconductor wafer.
Manufacturing of a semiconductor device including a step of attaching particles of a get
A method, comprising:
Part of one main surface is exposed, and the first main surface and the second main surface
In the outer peripheral side surface between the first main surface and the
Being in contact with the second main surface and being curved
And are characterized by. The present invention also provides a first main surface.
And a sputter material having a second main surface, and
Spa consisting of a backing plate joined to the first main surface
The process of preparing the target
Facing the second main surface of the sputter target.
Install the semiconductor wafer and place it on the semiconductor wafer.
A method of manufacturing a semiconductor device, including the step of forming a thin film.
Therefore, the sputter target is
A part of the first main surface in the outer peripheral portion is exposed,
In the outer peripheral side surface between the first main surface and the second main surface,
A curved surface in contact with the first main surface and the second main surface
In the process of forming the thin film,
Apply DC electric field or high frequency electric field to sputter target
It is characterized by carrying out sputtering.
It

【0013】[0013]

【作用】上述した手段によれば、前記スパッタ材の外周
部が、滑らかな曲線になっている、すなわち、図1にお
いてバッキングプレートに接合された下面(第1主面)
に接しR2の如き曲線、また上面(第2主面)に接しR
1の如き曲線を成している。したがって、スパッタター
ゲットの外周部に再付着した粒子による膜が応力の集中
によって剥離して異常放電が発生するのを防ぐことがで
きる。 また、上述した手段によれば、スパッタプロセス
で使用するスパッタターゲットの外周部の面取り部分を
滑らかな曲線に加工し、その加工されたスパッタターゲ
ットに直流電界または高周波電界を印加し、スパッタリ
ングを行うので、電界印加により飛び出た粒子がスパッ
タターゲットの外周部の面取り部分に再付着し、膜を形
成しても、スパッタターゲットの外周部の面取り部分
滑らかな曲線に加工してあるため、スパッタターゲット
の熱膨張により発生する応力の集中を防ぐことができ
る。
According to the above-mentioned means, the outer circumference of the sputtered material is
The part has a smooth curve, that is, in FIG.
Bottom surface (first main surface) joined to the backing plate
In contact with the curved line such as R2, and in contact with the upper surface (second main surface) R
It forms a curve like 1. Therefore, the spatterer
Concentration of stress in the film due to particles reattached to the outer periphery of the get
This prevents peeling and abnormal discharge from occurring.
Wear. Further, according to the above-mentioned means, the sputtering process
The chamfered portion on the outer periphery of the sputter target used in
Processed into a smooth curve, and the processed sputter target
DC electric field or high frequency electric field is applied to the
Particles are ejected by applying an electric field.
Re-attach to the chamfered portion of the outer periphery of the target to form a film.
Even if formed, since the chamfered portion of the outer peripheral portion of the sputter target is processed into a smooth curve, it is possible to prevent concentration of stress generated by thermal expansion of the sputter target.

【0014】したがって、スパッタプロセス中に発生す
る膜剥離の防止と異物発生を低減することが可能とな
る。
Therefore, it is possible to prevent film peeling and reduce the generation of foreign matter that occur during the sputtering process.

【0015】以下、本発明の構成について、実施例とと
もに説明する。
The structure of the present invention will be described below together with embodiments.

【0016】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
In all the drawings for explaining the embodiments, parts having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.

【0017】[0017]

【実施例】図1は、本発明の一実施例のスパッタターゲ
ットの外周部の形状の特徴を示すための外周部拡大図で
ある。図1における1はスパッタターゲット、2はバッ
キングプレートである。そして、スパッタターゲット1
の材料は、例えばTiWを用い、その各寸法は、次の通
りである図1に示すD1は外周から9mm以上になら
ないような値にするのが好ましく、ここでは8mmとす
る。D2は6.35±0.1mmであり、D3は324
±0.2mmである。R1は角張ったところがなく滑ら
かにつなげるような半径の曲面加工であり、R2は半径
2.0mmの曲面加工である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an enlarged view of the outer peripheral portion of a sputtering target according to an embodiment of the present invention to show the characteristics of the shape of the outer peripheral portion. In FIG. 1, 1 is a sputter target and 2 is a backing plate. And sputter target 1
For example, TiW is used as the material of the above, and the respective dimensions are as follows . D1 shown in FIG. 1 is preferably set to a value that does not exceed 9 mm from the outer circumference, and is set to 8 mm here. D2 is 6.35 ± 0.1 mm, D3 is 324
± 0.2 mm. R1 is curved surface processing with a radius such that there is no angular portion and smoothly connecting, and R2 is curved surface processing with a radius of 2.0 mm.

【0018】次に、本発明に関連した参考例を図2に示
す。図2は、本発明に関連した参考例であって、スパッ
タターゲットの外周部形状の特徴を示すための外周部拡
大図である。図2におけるスパッタターゲットは、外周
部を扇状に加工したものであり、その各寸法は、前述の
例と同様に、D1は8mmであり、D2は6.35±
0.1mmであり、D3は324±0.2mmである。
Next, FIG. 2 shows a reference example related to the present invention . FIG. 2 is a reference example related to the present invention and is an enlarged view of the outer peripheral portion for showing the characteristics of the outer peripheral portion of the sputter target. The sputter target shown in FIG. 2 has a fan-shaped outer peripheral portion, and the respective dimensions thereof are D1 = 8 mm and D2 = 6.35 ±, similarly to the above-mentioned example.
0.1 mm and D3 is 324 ± 0.2 mm.

【0019】そして、各実施例のスパッタターゲットの
形状に曲面加工する加工方法の例を図3に示す。図3に
おける1はスパッタターゲットを示し、3は砥石を示
す。図3に示す加工方法は、砥石3を回転させて、スパ
ッタターゲットを上下運動させ、外周部を滑らかにする
ものである。
FIG. 3 shows an example of a processing method for forming a curved surface into the shape of the sputter target of each embodiment. In FIG. 3, 1 indicates a sputter target and 3 indicates a grindstone. In the processing method shown in FIG. 3, the grindstone 3 is rotated to move the sputter target up and down to smooth the outer peripheral portion.

【0020】なお、スパッタターゲットの形状に加工す
る加工方法は、これに限定されるものではなく、スパッ
タターゲット材を鋳型にはめ込み外周部が滑らかなスパ
ッタターゲットを得るものでもよい。
The processing method for processing the shape of the sputter target is not limited to this, and the sputter target material may be fitted into the mold to obtain a sputter target having a smooth outer peripheral portion.

【0021】次に、本発明のスパッタターゲットを用い
て半導体ウエーハに導電膜を形成する方法について簡単
に説明する。
Next, a method for forming a conductive film on a semiconductor wafer using the sputter target of the present invention will be briefly described.

【0022】まず、導電膜を形成するスパッタターゲッ
ト材としてTiWを使用し、それを図3に示す砥石3で
図1に示す本実施例のスパッタターゲットの形状に外周
部の面取り部分を曲面加工する。
First, TiW is used as a sputter target material for forming a conductive film, and the chamfered portion of the outer peripheral portion is curved to be the shape of the sputter target of this embodiment shown in FIG. 1 using a grindstone 3 shown in FIG. .

【0023】そして、その曲面加工されたスパッタター
ゲットを陰極上に、スパッタ対象の半導体ウエーハを陽
極に互いに対向させて設置し、陰極と陽極間にArの陽
イオンを注入し、陰極に直流電圧を印加する。
Then, the curved sputter target is placed on the cathode, the semiconductor wafer to be sputtered is placed on the anode so as to face each other, Ar cations are injected between the cathode and the anode, and a DC voltage is applied to the cathode. Apply.

【0024】これにより、一対の電極間でプラズマを発
生させ、陰極上に設置したスパッタターゲットをプラズ
マ中のイオンではじき、対向する陽極に設置した半導体
ウエーハに導電膜を形成する。
As a result, plasma is generated between the pair of electrodes, the sputter target placed on the cathode is repelled by the ions in the plasma, and a conductive film is formed on the semiconductor wafer placed on the opposing anode.

【0025】次に、図1に示す本実施例のスパッタター
ゲットと従来のスパッタターゲットをそれぞれ実装して
スパッタリングを行ったときの異物数を比較してみる。
Next, the number of foreign matters when the sputtering target of the present embodiment shown in FIG. 1 and the conventional sputtering target are mounted and sputtering is performed will be compared.

【0026】図4は、本実施例と従来のスパッタターゲ
ットをそれぞれスパッタ装置に実装してスパッタリング
を行ったときの消費電力当たりの異物数を示した図であ
る。この試験において、スパッタ装置は、公知のものを
使用し、スパッタターゲット材は、TiWを使用した。
図4において、横軸は累積の消費電力(KWH)を示し
たものであり、縦軸は、異物の個数を示したものであ
る。また、図4における破線は、従来のスパッタターゲ
ットを示し、実線は、本実施例のスパッタターゲットを
それぞれ示している。
FIG. 4 is a diagram showing the number of foreign particles per power consumption when the sputtering target of this embodiment and the conventional sputtering target are mounted on a sputtering apparatus. In this test, a known sputtering device was used, and TiW was used as the sputtering target material.
In FIG. 4, the horizontal axis represents cumulative power consumption (KWH), and the vertical axis represents the number of foreign matters. Further, the broken line in FIG. 4 indicates the conventional sputter target, and the solid line indicates the sputter target of this embodiment.

【0027】この図4において、破線で示した従来のス
パッタターゲットは、突発的な異物数の増加が見られ、
異常放電が発生した形跡が見られる。
In the conventional sputter target shown by the broken line in FIG. 4, a sudden increase in the number of foreign particles was observed,
There is evidence of abnormal discharge.

【0028】これに対し、本実施例のスパッタターゲッ
トは、異物数が全般に少なく、安定しており、累積消費
電力が200KWHを越えるまで、突発的な異物数の増
加が見られない。
On the other hand, the sputter target of this embodiment has a small number of foreign matters in general and is stable, and no sudden increase in the number of foreign matters is observed until the cumulative power consumption exceeds 200 KWH.

【0029】すなわち、図4により、本実施例のスパッ
タターゲットは、スパッタプロセス中に異常放電を防止
し、異物数を低減できることがわかる。
That is, it is understood from FIG. 4 that the sputter target of the present embodiment can prevent abnormal discharge during the sputtering process and reduce the number of foreign matters.

【0030】このように、スパッタターゲットの外周部
の面取り部分の角張ったところをなくし、滑らかにする
ことにより、スパッタターゲットに発生する熱により熱
膨張による応力が発生しても角張ったところがないた
め、応力が集中するところがなくなる。
As described above, by eliminating and smoothing the chamfered portion of the chamfered portion of the outer peripheral portion of the sputter target, there is no chamfered portion even if stress due to thermal expansion is generated by heat generated in the sputter target. There is no place where stress concentrates.

【0031】したがって、半導体装置の製造におけるス
パッタプロセス中にスパッタターゲットから飛び出して
きた粒子が再びスパッタターゲットに付着して膜を形成
しても、応力が集中するところがないため、その膜が剥
離してめくり上がることがなくなり、異常放電を防止で
き、異物発生を低減できる。
Therefore, even if particles that have jumped out of the sputter target during the sputter process in the manufacture of a semiconductor device adhere to the sputter target again to form a film, there is no place where stress concentrates, so the film peels off. It does not turn up, abnormal discharge can be prevented, and foreign matter can be reduced.

【0032】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
The inventions made by the present inventors are as follows.
Although the specific description has been given based on the above-described embodiments, the present invention is not limited to the above-described embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention.

【0033】[0033]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0034】スパッタターゲットの外周部の面取り部分
の角張ったところをなくし、滑らかにすることにより、
スパッタターゲットに発生する熱により熱膨張による応
力が発生しても角張ったところがないため、応力が集中
するところがなくなるので、半導体装置の製造における
スパッタプロセス中にスパッタターゲットから飛び出し
てきた粒子が再びスパッタターゲットに付着して膜を形
成しても、応力が集中するところがないため、その膜が
剥離してめくり上がることがなくなり、異常放電を防止
でき、異物発生を低減できる。
By eliminating the angular portion of the chamfered portion on the outer peripheral portion of the sputter target and making it smooth,
Even if stress due to thermal expansion is generated by the heat generated in the sputter target, there is no angular portion, so there is no place where the stress concentrates. Even if a film is formed by adhering to the film, there is no place where stress is concentrated, so that the film does not peel off and flip up, abnormal discharge can be prevented, and the generation of foreign matter can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例であるスパッタターゲットの
外周部の形状を説明するための外周部拡大図である。
FIG. 1 is an enlarged view of an outer peripheral portion for explaining the shape of the outer peripheral portion of a sputter target according to an embodiment of the present invention.

【図2】本発明の参考例であるスパッタターゲットの外
周部の形状を説明するための外周部拡大図である。
FIG. 2 is an enlarged view of an outer peripheral portion for explaining the shape of the outer peripheral portion of a sputter target which is a reference example of the present invention.

【図3】スパッタターゲットの外周部の形状を曲面加工
する加工方法の例を示した図である。
FIG. 3 is a diagram showing an example of a processing method for processing the outer peripheral portion of the sputter target into a curved surface.

【図4】本実施例と従来のスパッタターゲットをそれぞ
れスパッタ装置に実装してスパッタリングを行ったとき
の消費電力当たりの異物数を示した図である。
FIG. 4 is a diagram showing the number of foreign particles per power consumption when the sputtering target is mounted on each of the sputtering target of the present embodiment and the conventional sputtering target.

【図5】従来のスパッタターゲットの外周部の形状を説
明するための外周部拡大図である。
FIG. 5 is an enlarged view of an outer peripheral portion for explaining the shape of the outer peripheral portion of a conventional sputter target.

【符号の説明】[Explanation of symbols]

1…スパッタターゲット、2…バッキングプレート、3
…砥石。
1 ... Sputter target, 2 ... Backing plate, 3
… Whetstone.

フロントページの続き (56)参考文献 特開 昭63−153266(JP,A) 特開 平6−306596(JP,A) 特開 平6−306597(JP,A) 特開 平6−248444(JP,A) (58)調査した分野(Int.Cl.7,DB名) C23C 14/00 - 14/58 H01L 21/203 H01L 21/31 Continuation of the front page (56) Reference JP-A-63-153266 (JP, A) JP-A-6-306596 (JP, A) JP-A-6-306597 (JP, A) JP-A-6-248444 (JP , A) (58) Fields surveyed (Int.Cl. 7 , DB name) C23C 14/00-14/58 H01L 21/203 H01L 21/31

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1平面及び前記第1平面に対して反対
側の第2平面を有するスパッタ材と、前記スパッタ材の
第1平面に接合したバッキングプレートとからなるスパ
ッタターゲットを準備し、前記第2平面に対向させて半
導体ウエーハを設置し、前記半導体ウエーハの表面にス
パッタターゲットの粒子を付着させる工程を含む半導体
装置の製造方法であって、前記スパッタターゲットは、 前記第1平面と第2平面
の間の外周部側面において、前記第1平面と前記外周部
側面との境界部、及び前記第2平面と前記外周部側面と
の境界部それぞれに滑らかな曲面加工が施されているこ
とを特徴とする半導体装置の製造方法。
1. A first plane and opposite to the first plane
A sputtering target having a second flat surface on the side and a backing plate bonded to the first flat surface of the sputter material, and the semiconductor wafer is set to face the second flat surface . a method of manufacturing a semiconductor device including a step of depositing particles of the sputter target surface, the sputter target is at the outer periphery side between the first and second planes, the outer periphery and the first plane Department
A boundary portion with a side surface , and the second flat surface and the outer peripheral side surface
A method for manufacturing a semiconductor device, characterized in that each of the boundary portions of the is subjected to smooth curved surface processing.
【請求項2】 第1平面及び前記第1平面に対して反対
側の第2平面を有するスパッタ材と、前記スパッタ材の
第1平面に接合したバッキングプレートとからなるスパ
ッタターゲットを準備する工程と、スパッタ装置内にお
いて、前記スパッタターゲットの前記第2平面に対向さ
せて半導体ウエーハを設置し、前記半導体ウエーハ上に
薄膜を形成させる工程とを含む半導体装置の製造方法で
あって、 前記スパッタターゲットは、前記第1平面と第2平面
の間の外周部側面において、前記第1平面と前記外周部
側面との境界部、及び前記第2平面と前記外周部側面と
の境界部それぞれに滑らかな曲面加工が施されて成り、
前記薄膜を形成させる工程で、前記スパッタターゲット
に直流電界又は高周波電界を印加してスパッタリングを
行うことを特徴とする半導体装置の製造方法。
2. A first plane and opposite to the first plane
A sputter material having a second flat surface on the side and a backing plate bonded to the first flat surface of the sputter material; and a step of facing the second flat surface of the sputter target in a sputtering device. A semiconductor wafer, and a step of forming a thin film on the semiconductor wafer, wherein the sputtering target is provided on a side surface of an outer peripheral portion between the first plane and the second plane . , The first plane and the outer peripheral portion
A boundary portion with a side surface , and the second flat surface and the outer peripheral side surface
Smooth boundary surface processing is applied to each boundary part of
In the step of forming the thin film, a sputtering method is performed by applying a DC electric field or a high frequency electric field to the sputtering target.
JP24806593A 1993-10-04 1993-10-04 Method for manufacturing semiconductor device Expired - Lifetime JP3442831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24806593A JP3442831B2 (en) 1993-10-04 1993-10-04 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24806593A JP3442831B2 (en) 1993-10-04 1993-10-04 Method for manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002144838A Division JP4005412B2 (en) 2002-05-20 2002-05-20 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPH07102367A JPH07102367A (en) 1995-04-18
JP3442831B2 true JP3442831B2 (en) 2003-09-02

Family

ID=17172689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24806593A Expired - Lifetime JP3442831B2 (en) 1993-10-04 1993-10-04 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3442831B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620296B2 (en) 2000-07-17 2003-09-16 Applied Materials, Inc. Target sidewall design to reduce particle generation during magnetron sputtering
JP4672121B2 (en) * 2000-08-30 2011-04-20 株式会社東芝 Sputtering target, sputtering apparatus using the same, and thin film manufacturing method
JP4959118B2 (en) * 2004-04-30 2012-06-20 株式会社アルバック Sputtering apparatus and target for sputtering apparatus

Also Published As

Publication number Publication date
JPH07102367A (en) 1995-04-18

Similar Documents

Publication Publication Date Title
JPH0585634B2 (en)
EP0633600A1 (en) Method and apparatus for forming thin films
CN111710648B (en) Ultra-thin wafer back and double-side processing technology for bonded glass carrier plate
JP3442831B2 (en) Method for manufacturing semiconductor device
JP4005412B2 (en) Manufacturing method of semiconductor device
JPH04173965A (en) Target for sputtering
JP2002004038A (en) Sputtering target with less particle generation
JPH02209476A (en) Sputtering method
JP2844669B2 (en) Reactive magnetron sputtering equipment
JPH1030174A (en) Sputtering device and method for working backing plate used for the same device
JPH08325719A (en) Sputtering device
JPS60197873A (en) Earth shielding device for insulator target in sputtering device
JPS6152360A (en) Sputter film forming device
JPS60204878A (en) Sputtering target
JP2000226654A (en) Sputtering device and sputtering method
JP2004052082A (en) Sputtering target assembly
JP3422226B2 (en) Aperture and manufacturing method thereof
JP3914287B2 (en) Sputtering apparatus and collimator deposit processing method
JPH0219461A (en) Sputtering device
JPS5824143A (en) Photomask
JPH11251416A (en) Electrostatic chuck
JPH01319313A (en) Manufacture of surface acoustic wave element
JPH0681146A (en) Magnetron sputtering device
JP2917744B2 (en) Si target material for magnetron sputtering
JPS6277477A (en) Thin film forming device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140620

Year of fee payment: 11

EXPY Cancellation because of completion of term