JP2003017397A - ステンシルマスク、その製造方法、該ステンシルマスクを使用して製造される半導体デバイス、及びその製造方法 - Google Patents

ステンシルマスク、その製造方法、該ステンシルマスクを使用して製造される半導体デバイス、及びその製造方法

Info

Publication number
JP2003017397A
JP2003017397A JP2001203533A JP2001203533A JP2003017397A JP 2003017397 A JP2003017397 A JP 2003017397A JP 2001203533 A JP2001203533 A JP 2001203533A JP 2001203533 A JP2001203533 A JP 2001203533A JP 2003017397 A JP2003017397 A JP 2003017397A
Authority
JP
Japan
Prior art keywords
stencil
pattern
mask
stencil mask
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001203533A
Other languages
English (en)
Other versions
JP3649160B2 (ja
Inventor
Isao Ashida
勲 芦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001203533A priority Critical patent/JP3649160B2/ja
Priority to US10/184,903 priority patent/US6780659B2/en
Priority to TW091114811A priority patent/TW548713B/zh
Publication of JP2003017397A publication Critical patent/JP2003017397A/ja
Priority to US10/902,092 priority patent/US20050003282A1/en
Application granted granted Critical
Publication of JP3649160B2 publication Critical patent/JP3649160B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 従来の有限要素法応力解析を用いたステンシ
ルマスクのパターン補正では対象とするステンシル孔が
非常に多く、実用化が不可能な非現実的な処理時間を必
要としていた。本発明は、パターン補正を実用的に適用
可能な比較的短時間で実施して製造されるステンシルマ
スクを提供することを目的とする。 【解決手段】 応力解析により、ステンシルマスクパタ
ーンデータを補正する際に、各ステンシル孔パターンの
うちの所定サイズ以上のステンシル孔を用いて変位量算
出を行う。これにより、工業的に適用可能な比較的短時
間で補正されたパターンを有するステンシルマスクパタ
ーンデータが得られ、このパターンに基づいてステンシ
ルマスクを製造すると、所望パターンが形成されたステ
ンシルマスクが得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ステンシル孔の形
状補正を行ったステンシルマスク、その製造方法、前記
ステンシルマスクを使用して製造される半導体デバイス
及びその製造方法に関する。
【０００２】
【従来の技術】半導体デバイスが益々微細化され、光に
よるパターニングが困難になりつつあり、Ｘ線、電子
線、イオンビーム等によるリソグラフィ技術等が提案さ
れ、研究開発されてきている。これらの新しい手法の中
には、使用するビームが透過する硬質のプレート上に、
ビームを遮蔽あるいは吸収又は散乱する物質でパターン
を設けたような、従来の光リソグラフィで使用してきた
マスク構造とは異なり、使用するビームを透過しないプ
レートに、ビームが通過するための所望のパターン形状
の孔を設けたステンシル様のマスクを用いるものがあ
る。
【０００３】ステンシルマスクは、通過するビームが通
過する孔の側壁で反射し、パターン精度を損なわないよ
うにする等の目的で薄膜である場合が多い。ステンシル
マスク作成工程において、パターン形成、即ちステンシ
ル様の孔を空ける前の薄膜は、その結晶成長時に生じた
初期応力やマスク構造によって生じる応力等の内部応力
が残留した状態で平衡しており、ステンシル様の孔が形
成された結果、そのパターン部分による内部応力が開放
されるため、そのパターン自身が歪を受けると共に他の
パターンを歪ませることになる。特に薄膜であるステン
シルマスクの場合、材質によってはこの歪は大きく無視
できない。
【０００４】又一般にステンシルマスクの場合、マスク
材料の形状そのものが転写すべきパターンであるため、
ドーナツ状のパターンや、長い片持ち梁構造等、そのパ
ターン形状や、材質、厚さ等の条件から、自身の形状を
維持できないようなパターンを形成できないという制約
から、相補マスクあるいはコンプリメンタリマスクと呼
ばれる方式が用いられる。この方式では、マスクからウ
エハへの転写を１つのマスクによる照射ではなく、目的
のパターンを複数のマスクで分割作成しておき、これら
複数のマスクを使用し、それぞれで照射することで、目
的のパターンをウエハ上に転写する方法であるが、ここ
で問題にしている歪は、パターン形状によりその歪み方
も異なることから、複数照射間でのパターンの継ぎが正
確に行われなくなることが多い。
【０００５】同様に、歪がパターンにより決まるという
特性上、パターンの異なるマスク層間での重ね合わせ精
度を悪化させる要因にもなる。この歪の原因でもある内
部応力を低減し、あるいは応力による歪への影響度合を
低減するためのマスク作成のプロセス的工夫やマスク構
造の工夫が提案されている。これらとは別に、内部応力
による歪を応力解析などで予測し、この結果を用いて予
め補正したパターンでマスクを作成する方法が、特開平
９−326349号公報や特開平９−218032号公報に開示され
ている。これらの方法は、光源としてＸ線を用いたリソ
グラフィに関するもので、対象はステンシルマスクでは
なく、Ｘ線を透過させる基板材料が薄いため、Ｘ線を吸
収する材料のパターンによる歪の解消を対象としてい
て、その中で応力解析の処理時間を節約するために、転
写するパターンを実現するための吸収体の形状を直接応
力解析せずに、吸収体の面積密度を応力解析の際の膜厚
としている点に特徴がある。
【０００６】歪の解消という観点から、これらの技術は
原理的にはステンシルマスクにも適用できると考えられ
る。しかし取り扱うパターンを面積密度で代表するため
には、取り扱うパターンがどれも小さく、形状変化が無
視でき、歪はそのパターンの形状ではなく、位置のみに
現れるという前提が必要である。実際のＬＳＩのパター
ンには、チップ内に殆ど同一形状のパターンしかないコ
ンタクト層のマスクであってもチップ外周部には、スク
ライプラインその他を構成するコンタクトのサイズに比
して巨大なパターンが存在する。これらを含めて面積密
度で取り扱ってしまうと、巨大なパターンを含む領域で
の歪計算は大きな誤差を持つことになる。
【０００７】そこでステンシルマスクの応力補正を、大
規模なパターンが存在しても高精度且つ高速で計算し、
パターンを補正できることが望まれている。ステンシル
マスクに働く内部応力は、その材料の履歴や製造過程が
明らかであれば既知である。応力情報とパターン形状、
マスク材料の性質の情報を使用する材料力学的手法によ
り、その歪は容易に計算できる。ステンシルマスクが板
状であるため、使用する解析手段は平面応力解析で十分
で、具体的計算方法としては有限要素法が一般的であ
る。
【０００８】有限要素法で平面応力解析を行うには、解
析の対象物の形状を応力解析するために単純な要素に分
割する。例えば対象となるステンシルマスク11が図３Ａ
に示すように、１個の大ステンシル孔12と４個の小ステ
ンシル孔13を有する形状の場合は、前記対象を図３Ｂに
示すように各ステンシル孔12及び13を除いたステンシル
マスク11の表面を三角形の単純要素の集合体に分割す
る。要素には、四角形や、要素辺上に解析上の節点を持
たせた複雑な要素等様々あるが、三角形が最も単純な形
態で頻繁に利用される。
【０００９】三角形要素の場合、各要素について図４に
示したように各節点即ち三角形の各頂点ｉ，ｊ，ｋにお
ける応力によるＸ−軸方向の変位量をｕi，ｕj，ｕk、Ｙ
−軸方向の変位量をｖi，ｖj，ｖkのように取り決め、
応力解析の結果、これらの変位量を求めることができ
る。このような従来技術では、各節点が変位した結果、
所望のパターン形状になるよう元のパターンを補正する
ので、厳密には数学的処理を施して逆関数を求める等し
て、これにより補正するべき量を求めることになるが、
これには複雑な処理が必要であるとともに、必要以上に
厳密な計算を行うことになる。
【００１０】このような欠点を解消するために図５のフ
ローチャートに示すプロセスが行われている。このプロ
セスでは、まず所望の元パターンを準備し、複写して第
１補正後パターンとする。次いでこの第１補正後パター
ンに対して応力解析を行いその結果得られた変位量をマ
イナスの値の補正量であると見做し、元のパターンの各
節点の座標値より引算し、その結果を第２補正後パター
ンとして該第２補正後パターンの応力解析を行い、得ら
れる変位の結果と前記元パターンとの差分を計算し、そ
の差分が許容範囲内であれば該当する第２補正後パター
ンを出力して終了する。前記差分が許容範囲外であれば
その差分を第２補正後パターンの各節点の座標値より引
算して第３補正後パターンとし、再度応力計算を行って
差分を算出して、この差分値が許容範囲内にあるか否か
のチェックを行う。この操作を差分値が許容範囲内に収
まるまで繰り返すことで、歪の少ない所望パターンを有
するステンシルマスクを提供できる。
【００１１】つまり図６Ａに示すように実際のステンシ
ルマスク上に所望パターンと同じ形状のステンシル孔12
ａ(一点鎖線)を刳り抜くと、ステンシル孔の界面で内部
応力（図の例では引っ張り応力）が開放されて実際のス
テンシル孔12ｂは変位して実線で示すような湾曲した輪
郭の孔になる。この変位量を考慮して図６Ｂに示す通り
予め内側に向けて湾曲したステンシル孔12ｃ(一点鎖線)
を刳り抜くと、ステンシル孔の界面で内部応力が開放さ
れて実際のステンシル孔12ｄは変位して実線で示すよう
な所望パターンの直線状の孔になる。
【００１２】
【発明が解決しようとする課題】前述した通り、この応
力解析のプロセスで一般的に使用される有限要素法で
は、解析のために複雑な形状を単純な要素に分割する。
この分割により要素数は膨大になり、例えばステンシル
マスク上のパターンとして孔５個のみを有する図３Ａ及
びＢの例では200を超える要素で表現することになる。
有限要素法では、各頂点に対しそれぞれＸ−軸方向とＹ
−軸方向の変位量を算出するので、全節点数の２倍の式
を持つ連立１次方程式を解く作業が必要になる。図３Ｂ
の例では、節点数は約150あり、５個の孔を有するステ
ンシルマスクの応力解析のために300元連立1次方程式を
解くことになる。
【００１３】実際のＬＳＩのパターンは非常に図形数が
多く、例えば0.18μｍ世代のコンタクト層には１チップ
当たり約1億個の図形が存在する。このパターンを有す
るステンシルマスクを要素分割すると、更に膨大な数の
要素となる。解析の段階で分割された要素などの情報か
ら得られる連立1次方程式はマトリクスで表現される。
その効率の良い解法は種々存在するが、それらの解法を
使用したとしても膨大な要素数に対して非現実的な計算
時間を必要とする。
【００１４】本発明は、このような応力解析によるステ
ンシルマスクのパターン補正を実用的に適用可能な比較
的短時間で実施して製造されるステンシルマスク、その
製造方法、該ステンシルマスクを使用して製造される半
導体デバイス及びその製造方法を提供することを目的と
する。
【００１５】
【課題を解決するための手段】本発明は、ステンシルマ
スクにおけるステンシル孔の開口に起因するステンシル
孔形状の変位量を、平面応力解析を使用して各ステンシ
ル孔パターンごとに算出し、該算出に基づいて孔パター
ンを補正して所望のパターン形状を得て、該パターン形
状に基づいてステンシルマスクに所望パターン形状を形
成するステンシルマスクの製造方法において、前記ステ
ンシル孔パターンのうちの所定サイズ以上のステンシル
孔パターンのみの変位量算出を行うことを特徴とするス
テンシルマスクの製造方法、これにより製造されるステ
ンシルマスク、このステンシルマスクを使用して製造さ
れる半導体デバイス、及びその製造方法である。
【００１６】以下本発明を詳細に説明する。本発明で
は、実際のステンシルマスクに所望のパターンを形成す
るためのステンシルマスクパターンデータに対し、形成
するパターンの補正を行うことにより、前記所望のパタ
ーンを実際のステンシルマスクに形成することを意図し
ている。このステンシルマスクパターンデータに所望の
パターンと同じパターンを形成し、このパターンデータ
に基づいて実際のステンシルマスクにパターン形成を行
うと、前述した通り内部応力等により歪が生じて正確な
パターンが形成されないからである。
【００１７】前述の通り、有限要素法等の平面応力解析
でステンシルマスクパターンデータのパターン補正を行
う場合に全ステンシル孔パターンを対象として応力解析
を行うと、現実的に実行できない程度の長時間を要し、
正確なパターン補正が可能であるにも拘らず、工業的に
利用できなかった。本発明者は、この平面応力解析に必
要な時間を短縮して、該平面応力解析を工業的にステン
シルマスクのパターン補正に利用することを検討し、本
発明に到達したものである。
【００１８】実際のＬＳＩの半導体デバイス用ステンシ
ルマスクの製造においては、ステンシルマスクの材料と
して応力による歪が少ない材料が選択され、マスクの厚
さは可能な限り薄くするが、ＬＳＩ上の半導体デバイス
の多くの図形サイズに比べるとある程度厚くなる。従っ
てＬＳＩ上の小さい図形に対応するステンシルマスク上
のステンシル孔の形状変化は無視できる程度に小さくな
る。つまり所定サイズ未満のステンシル孔は、形状的変
位量が許容範囲内であって、補正を行わずに半導体デバ
イスへの荷電粒子線の照射に照射しても、半導体デバイ
ス上に所望のパターンと実質的に同一形状のパターンが
形成される。従って所定サイズ未満のステンシル孔パタ
ーンデータ形状に対する応力解析を省略してもステンシ
ル孔の形状の精度には殆ど影響がない。
【００１９】本発明における「所定サイズ」は、対象と
する半導体デバイスの世代毎に設定されるステンシルマ
スクに許容される寸法精度と、ステンシルマスクの材質
及び厚さにより定まる、応力に対するパターンの変化度
合の両者の関係で決定される。ここでマスクに許容され
る寸法精度は、対象とする半導体デバイスのパターンに
許容される変位範囲を半導体デバイスの用途等に応じて
設定し、この許容変位範囲に基づいて算出する。又ステ
ンシルマスクの応力に対する変化度合は理論的に算出
し、又は実験で求めることができる。
【００２０】このように本発明では、所定サイズ未満の
ステンシル孔について形状歪が実質的に存在しないもの
として取り扱うが、位置的な変位に関しては周囲のステ
ンシル孔による歪の累積値となるため無視できない。そ
こで各小図形の位置に関する変位量は、先の応力計算で
算出した小図形の周囲の節点の変位量をもとに、該節点
から小図形までの距離を考慮した単純な線形補間で算出
する。小図形による変位は非常に僅かであり、その影響
はＬＳＩのチップレベルのグローバルな領域で蓄積され
た結果が問題となるのであり、補間方法自体を厳密に実
施する意味が殆どなく、単純な線形補間で必要充分であ
る。
【００２１】又本発明では、応力解析の対象形状から多
数存在する小図形を除去することで、解析時間の短縮化
を意図しているが、前述の通り多数の小図形による累積
された変位量が考慮されていない。本発明ではこの不都
合を一般的な有限要素法で使用される基本的な下記関係
式に着目して解消又は低減する。
【００２２】｛ｐ｝＝Ａｔ〔Ｂ〕T〔Ｄ〕〔Ｂ〕｛ｄ｝
【００２３】式中、｛ｐ｝は節点に与えられる外力のベ
クトル、Ａは要素の面積、ｔは要素の厚さ、〔Ｂ〕は要
素の変位−歪マトリクス、〔Ｂ〕Tは〔Ｂ〕の転置マト
リクス、〔Ｄ〕は要素の応力−歪マトリクス、｛ｄ｝は
節点の変位量ベクトルである。前記式によると、要素の
体積であるＡｔ（面積×厚さ）が単純に積の形で式全体
に影響を与えていることが分かる。これより、各要素に
おいて該要素内にあった取り除かれた所定サイズ未満の
ステンシル孔による体積変化をＡｔに反映させること
で、小図形による歪を更に正確に計算できる。この操作
は、取り除かれたステンシル孔の部分の要素の厚さが仮
想的に薄くなったものとして解析を行っていると理解す
ることもできる。
【００２４】前述した取り除いた小図形の解析要素の体
積への反映は必須要件ではないが、本発明の必須要件で
ある、所定サイズ以上のステンシル孔のみの変位量算出
とともに行うと、更に精度良く、あるいは全てのステン
シル孔の変位量算出を行う場合と比較して殆ど精度を低
下させることなく、ステンシルマスクのパターン補正が
行える。本発明のステンシルマスクに荷電粒子線を照射
し、該ステンシルマスクを透過した前記荷電粒子線を半
導体デバイスの表面に照射して該表面に前記ステンシル
マスク上の所望パターンに対応するパターン形状を形成
することで所望のパターンを有する半導体デバイスが製
造できる。
【００２５】
【発明の実施の形態】次に、本発明に係わるステンシル
マスクの製造方法の一実施態様を図１及び２を参照しな
がら説明する。図１は本発明に係わるステンシルマスク
を製造するためのステンシルマスクパターンデータを有
限要素法による応力解析のために多数の三角形に要素分
割した例を示す平面図、図２Ａは応力解析結果による補
正を行った後の湾曲した輪郭を有するステンシル孔パタ
ーンを例示する概略図、図２Ｂは図２Ａのステンシル孔
パターンに対して階段状の補正を行った後の概略図であ
る。
【００２６】図１では、1個の大ステンシル孔パターン
１と４個の小ステンシル孔パターン２を有する長方形の
ステンシルマスクパターン３のうち、４個の小ステンシ
ル孔パターン２の存在を無視し、１個の大ステンシル孔
パターン１のみが存在するものとして、該大ステンシル
孔パターン１以外のステンシルマスクパターン３を三角
形に要素分割している。このステンシルマスクパターン
３では、例えば大ステンシル孔パターン１は一辺10μｍ
の正方形、小ステンシル孔パターン２は一辺100ｎｍの
正方形であり、ステンシル孔パターン１及び２の数及び
配置は図３Ｂのステンシルマスク11の場合と実質的に同
じである。この有限要素法による応力解析では、１個の
要素に対して単純な解析しかしないため、応力変化が大
きい(応力が集中しやすい)と予想される部分又は精密な
解析を行うことが好ましい部分、図１では、大ステンシ
ル孔パターン１の周囲でより細かい要素に分割してい
る。図１における分割した要素数は約120個である。
【００２７】一方、図３Ｂに示した従来の有限要素法に
よるステンシルマスクパターン11の応力解析では、大ス
テンシル孔パターン12と複数の小ステンシル孔パターン
13の全てについて特にその周辺に関して微細な要素分割
を行っており、小ステンシル孔パターン13の周辺では更
に微細な要素分割が行われている。図３Ｂにおける分割
した要素数は約200個である。図１と図３Ｂの有限要素
法のための要素分割を比較すると、図１において４個の
小ステンシル孔パターン２の応力解析を省略することに
より、要素数が約80個減少したことが分かる。図１の例
では、パターン数が少ないためこの程度の減少である
が、パターン数が多い程、減少への効果は大きくなる。
【００２８】このような処理により得られる補正量の値
は、各節点をそれぞれ独立にどの程度補正すべきかとい
う値である。この値をそのまま使用して補正を行うと、
大ステンシル孔パターンは、図２Ａに示すように樽型の
形状の輪郭を有する曲線１ａになる。このような斜め線
を含む図形を大量に生成すると、マスクデータ処理やマ
スク作成プロセスへの負担を大きくすることになる。マ
スクデータ処理への負担は、処理時間の浪費を招き、マ
スク作成プロセスへの負担は作成されるマスクの精度低
下を招く。
【００２９】そこでマスク作成上許容される精度から補
正処理で許容される精度を決め、その値を基準に補正用
許容ピッチを決め、その許容ピッチで斜め線となる部分
について図２Ｂに示すように階段状に補正して斜め線を
解消し縦横の直線１ｂのみにすると、データ処理につい
てもマスク作成についても、斜め線による余分な負担を
掛けることがなくなる。
【００３０】次に本発明及び従来技術によるステンシル
マスクパターンの補正に関するシミュレーションを行っ
て時間短縮量を算出する。約８億個の小図形（ステンシ
ル孔）を有する0.07μｍ世代を想定し、更に図３Ｂの４
個の矩形の小ステンシル孔パターンの周辺の各小ステン
シル孔パターンの影響を直接受ける有限要素解析のため
の三角形要素数を約100個と想定した。従って８億個の
小図形については全部で200億個の三角形を必要とす
る。
【００３１】一方本発明の一例として、形状変化が無視
できない大図形程度の大きさの要素のパターンのみに対
してマスク全体を均等に分割する。ＬＳＩのパターンに
おいて、大きい図形は少ないため、この数はパターンの
無いマスク全体を均等に分割したものとほぼ同一にな
る。この大きさを10μｍと仮定する。マスク上の解析す
べき領域の大きさを現状のリソグラフィツールの最大サ
イズとするとウエハ上寸法で22mm×22mmである。22mm×
22mmを10μｍの正方形で分割すると484万個で、三角形
分割に換算するとこの倍の約1000万個になる。有限要素
解析は、要素数に比例した元を有する多元一次連立方程
式を解く問題に相当し、この処理に要する計算複雑度は
一般にＯ（ｎｌｏｇｎ)で表され、200億個の要素数を１
／2000の1000万個にすることにより、処理時間を約１／
3000に短縮できることになる。
【００３２】
【発明の効果】本発明は、平面応力解析により、ステン
シルマスクパターンを補正する際に、それを構成するス
テンシル孔パターンのうちの所定サイズ以上のステンシ
ル孔パターンのみによる変位量算出を行う、換言すると
所定サイズ未満のステンシル孔パターンの変位量算出を
省略することにより、工業的に適用可能な比較的短時間
で補正されたパターンを有するステンシルマスクパター
ンが得られ、このパターンに基づいてステンシルマスク
を製造すると、所望パターンが形成されたステンシルマ
スクが得られる。
【００３３】更にこのステンシルマスクに、荷電粒子線
を照射し、該ステンシルマスクを透過した前記荷電粒子
線を半導体デバイスの表面に照射すると、該表面に前記
ステンシルマスク上の所望パターンに対応するパターン
形状を形成され、所望の半導体デバイスが得られる。実
際の半導体デバイス上に形成される各種パターンには圧
倒的に小図形の数が多く、本発明による効果が顕著に顕
れる。
【図面の簡単な説明】
【図１】本発明に係わるステンシルマスクを製造するた
めのステンシルマスクパターンデータを有限要素法によ
る解析のために多数の三角形に要素分割した例を示す平
面図。
【図２】図２Ａは応力解析による補正を行った後の湾曲
した輪郭を有するステンシル孔パターンを例示する概略
図、図２Ｂは図２Ａのステンシル孔パターンに対して階
段状補正を行った後の概略図。
【図３】図３Ａは大ステンシル孔との小ステンシル孔を
有するステンシルマスクを例示する平面図、図３Ｂは図
３Ａのステンシルマスクを有限要素法で解析するために
従来の方法で要素分割した例を示す平面図。
【図４】三角形要素分割の場合の各節点の変位量試算に
関する変数を示す図。
【図５】応力解析法を用いた、変位量補正のプロセスを
示すフローチャート。
【図６】図６Ａはステンシルマスクパターンデータによ
りステンシル孔(一点鎖線)を刳り抜いた場合に実際に形
成されるステンシル孔（実線）を示す図、図６Ｂは図６
Ａの結果を考慮して内側に湾曲するステンシル孔(一点
鎖線)を刳り抜いた場合の実際に形成されるステンシル
孔（実線）を示す図。
【符号の説明】
１……大ステンシル孔パターン、２……小ステンシル孔
パターン、３……ステンシルマスクパターン。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 ステンシルマスクにおけるステンシル孔
    の開口に起因するステンシル孔形状の変位量を、平面応
    力解析を使用して各ステンシル孔パターンごとに算出
    し、該算出に基づいて孔パターンを補正して所望のパタ
    ーン形状を得て、該パターン形状に基づいてステンシル
    マスクに所望パターン形状を形成するステンシルマスク
    の製造方法において、前記ステンシル孔パターンのうち
    の所定サイズ以上のステンシル孔パターンのみの変位量
    算出を行うことを特徴とするステンシルマスクの製造方
    法。
  2. 【請求項２】 各ステンシル孔パターンのうちの所定サ
    イズ以上のステンシル孔パターンのみの変位量算出に加
    えて、所定サイズ未満のステンシル孔パターンの位置変
    位量補正を行うようにした請求項１に記載のステンシル
    マスクの製造方法。
  3. 【請求項３】 ステンシル孔パターンのうちの所定サイ
    ズ以上のステンシル孔パターンのみの形状変位量算出に
    加えて、所定サイズ未満のステンシル孔パターンには、
    平面応力解析における式｛ｐ｝＝Ａｔ〔Ｂ〕T〔Ｄ〕
    〔Ｂ〕｛ｄ｝（ここで｛ｐ｝は節点に与えられる外力の
    ベクトル、Ａは要素の面積、ｔは要素の厚さ、〔Ｂ〕は
    要素の変位−歪マトリクス、〔Ｂ〕Tは〔Ｂ〕の転置マ
    トリクス、〔Ｄ〕は要素の応力−歪マトリクス、｛ｄ｝
    は節点の変位量ベクトルである）で表される応力関係を
    利用してパターン形状情報を与えずステンシル孔パター
    ンによる体積の変化を解析の各要素毎に式中のＡｔに与
    えることにより前記変位量算出を行うようにした請求項
    ２に記載のステンシルマスクの製造方法。
  4. 【請求項４】 形成された所望パターン形状の輪郭のう
    ち、斜め線及び曲線を許容値以下の補正ピッチの階段状
    に修正する請求項１から３までのいずれかに記載の方
    法。
  5. 【請求項５】 ステンシル孔パターンのうち所定サイズ
    以上のステンシル孔のみの開口に起因する変位量算出を
    各ステンシル孔パターンごとに算出し該算出に基づいて
    孔パターンを補正して所望のパターン形状を得て、該パ
    ターン形状に基づいて所望パターン形状をステンシルマ
    スク本体に形成したことを特徴とするステンシルマス
    ク。
  6. 【請求項６】 各ステンシル孔パターンのうちの所定サ
    イズ以上のステンシル孔パターンのみの変位量算出に加
    えて、所定サイズ未満のステンシル孔パターンの位置変
    位量補正を行うようにした請求項５に記載のステンシル
    マスク。
  7. 【請求項７】 ステンシル孔パターンのうちの所定サイ
    ズ以上のステンシル孔パターンのみの形状変位量算出に
    加えて、所定サイズ未満のステンシル孔パターンには、
    平面応力解析における式｛ｐ｝＝Ａｔ〔Ｂ〕T〔Ｄ〕
    〔Ｂ〕｛ｄ｝（ここで｛ｐ｝は節点に与えられる外力の
    ベクトル、Ａは要素の面積、ｔは要素の厚さ、〔Ｂ〕は
    要素の変位−歪マトリクス、〔Ｂ〕Tは〔Ｂ〕の転置マ
    トリクス、〔Ｄ〕は要素の応力−歪マトリクス、｛ｄ｝
    は節点の変位量ベクトルである）で表される応力関係を
    利用してパターン形状情報を与えずステンシル孔パター
    ンによる体積の変化を解析の各要素毎に式中のＡｔに与
    えることにより前記変位量算出を行うようにした請求項
    ６に記載のステンシルマスク。
  8. 【請求項８】 形成された所望パターン形状の輪郭のう
    ち、斜め線及び曲線を許容値以下の補正ピッチの階段状
    に修正する請求項５から７までのいずれかに記載のステ
    ンシルマスク。
  9. 【請求項９】 ステンシル孔パターンのうち所定サイズ
    以上のステンシル孔パターンのみの開口に起因する変位
    量を各ステンシル孔パターンごとに算出し該算出に基づ
    いて孔パターンを補正して所望のパターン形状を得て、
    該パターン形状に基づいて所望パターン形状を形成した
    ステンシルマスクに、荷電粒子線を照射し、該ステンシ
    ルマスクを透過した前記荷電粒子線をその表面に照射し
    て該表面に前記ステンシルマスク上の所望パターンに対
    応するパターン形状を形成したことを特徴とする半導体
    デバイス。
  10. 【請求項１０】 各ステンシル孔パターンのうちの所定
    サイズ以上のステンシル孔パターンのみの変位量算出に
    加えて、所定サイズ未満のステンシル孔パターンの位置
    変位量補正を行って形成したステンシルマスクを使用し
    てパターン形状を形成した請求項９に記載の半導体デバ
    イス。
  11. 【請求項１１】 ステンシル孔パターンのうちの所定サ
    イズ以上のステンシル孔パターンのみの形状変位量算出
    に加えて、所定サイズ未満のステンシル孔パターンに
    は、平面応力解析における式｛ｐ｝＝Ａｔ〔Ｂ〕
    T〔Ｄ〕〔Ｂ〕｛ｄ｝（ここで｛ｐ｝は節点に与えられ
    る外力のベクトル、Ａは要素の面積、ｔは要素の厚さ、
    〔Ｂ〕は要素の変位−歪マトリクス、〔Ｂ〕Tは〔Ｂ〕
    の転置マトリクス、〔Ｄ〕は要素の応力−歪マトリク
    ス、｛ｄ｝は節点の変位量ベクトルである）で表される
    応力関係を利用してパターン形状情報を与えずステンシ
    ル孔パターンによる体積の変化を解析の各要素毎に式中
    のＡｔに与えることにより前記変位量算出を行って形成
    したステンシルマスクを使用してパターン形状を形成し
    た請求項１０に記載の半導体デバイス。
  12. 【請求項１２】 形成された所望パターン形状の輪郭の
    うち、斜め線及び曲線を許容値以下の補正ピッチの階段
    状に修正したステンシルマスクを使用してパターン形状
    を形成した請求項９から１１までのいずれかに記載の半
    導体デバイス。
  13. 【請求項１３】 ステンシル孔パターンのうち所定サイ
    ズ以上のステンシル孔パターンのみの開口に起因する変
    位量を各ステンシル孔パターンごとに算出し該算出に基
    づいて孔パターンを補正して所望のパターン形状を得
    て、該パターン形状に基づいて所望パターン形状を形成
    したステンシルマスクに、荷電粒子線を照射し、該ステ
    ンシルマスクを透過した前記荷電粒子線を半導体デバイ
    スの表面に照射して該表面に前記ステンシルマスク上の
    所望パターンに対応するパターン形状を形成することを
    特徴とする半導体デバイスの製造方法。
  14. 【請求項１４】 各ステンシル孔パターンのうちの所定
    サイズ以上のステンシル孔パターンのみの変位量算出に
    加えて、所定サイズ未満のステンシル孔パターンの位置
    変位量補正を行って形成したステンシルマスクを使用す
    る請求項１３に記載の半導体デバイスの製造方法。
  15. 【請求項１５】 ステンシル孔パターンのうちの所定サ
    イズ以上のステンシル孔パターンのみの形状変位量算出
    に加えて、所定サイズ未満のステンシル孔パターンに
    は、平面応力解析における式｛ｐ｝＝Ａｔ〔Ｂ〕
    T〔Ｄ〕〔Ｂ〕｛ｄ｝（ここで｛ｐ｝は節点に与えられ
    る外力のベクトル、Ａは要素の面積、ｔは要素の厚さ、
    〔Ｂ〕は要素の変位−歪マトリクス、〔Ｂ〕Tは〔Ｂ〕
    の転置マトリクス、〔Ｄ〕は要素の応力−歪マトリク
    ス、｛ｄ｝は節点の変位量ベクトルである）で表される
    応力関係を利用してパターン形状情報を与えずステンシ
    ル孔パターンによる体積の変化を解析の各要素毎に式中
    のＡｔに与えることにより前記変位量算出を行って形成
    したステンシルマスクを使用する請求項１４に記載の半
    導体デバイスの製造方法。
  16. 【請求項１６】 形成された所望パターン形状の輪郭の
    うち、斜め線及び曲線を許容値以下の補正ピッチの階段
    状に修正したステンシルマスクを使用する請求項１３か
    ら１５までのいずれかに記載の半導体デバイス。
JP2001203533A 2001-07-04 2001-07-04 ステンシルマスク、その製造方法、該ステンシルマスクを使用した半導体デバイスの製造方法 Expired - Fee Related JP3649160B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001203533A JP3649160B2 (ja) 2001-07-04 2001-07-04 ステンシルマスク、その製造方法、該ステンシルマスクを使用した半導体デバイスの製造方法
US10/184,903 US6780659B2 (en) 2001-07-04 2002-07-01 Stencil mask and method of producing the same, semiconductor device produced using the stencil mask and method of producing the semiconductor device
TW091114811A TW548713B (en) 2001-07-04 2002-07-04 Stencil mask and method of producing the same, semiconductor device produced using the stencil mask and method of producing the semiconductor device
US10/902,092 US20050003282A1 (en) 2001-07-04 2004-07-30 Stencil mask and method of producing the same, semiconductor device produced using the stencil mask and method of producing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001203533A JP3649160B2 (ja) 2001-07-04 2001-07-04 ステンシルマスク、その製造方法、該ステンシルマスクを使用した半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2003017397A true JP2003017397A (ja) 2003-01-17
JP3649160B2 JP3649160B2 (ja) 2005-05-18

Family

ID=19040146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001203533A Expired - Fee Related JP3649160B2 (ja) 2001-07-04 2001-07-04 ステンシルマスク、その製造方法、該ステンシルマスクを使用した半導体デバイスの製造方法

Country Status (3)

Country Link
US (2) US6780659B2 (ja)
JP (1) JP3649160B2 (ja)
TW (1) TW548713B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070799A1 (ja) * 2003-02-06 2004-08-19 Sony Corporation マスク処理装置、マスク処理方法、プログラム、およびマスク
JP2012108549A (ja) * 2005-05-31 2012-06-07 Asml Netherlands Bv 画像データ圧縮に２ｄランレングス符号化を使用するリソグラフィ装置及びデバイス製造方法
JP2016063211A (ja) * 2014-09-12 2016-04-25 株式会社東芝 ステンシルマスク、ステンシルマスクの製造方法およびインプリント方法
US10022748B2 (en) 2014-09-12 2018-07-17 Toshiba Memory Corporation Stencil mask, stencil mask manufacturing method, and imprinting method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3903947B2 (ja) * 2003-04-16 2007-04-11 ソニー株式会社 相補分割方法
US7613538B2 (en) * 2006-07-24 2009-11-03 Hewlett-Packard Development Company, L.P. Compensation for distortion in contact lithography

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897A (en) * 1851-01-14 Improvement in raising carriage-tops
US9809A (en) * 1853-06-21 Metallic-pointed pekt
US4131544A (en) * 1976-08-03 1978-12-26 Nasik Elahi Macroencapsulated sorbent element and process for using the same
US5187990A (en) * 1984-02-16 1993-02-23 Rainin Instrument Co., Inc. Method for dispensing liquids with a pipette with compensation for air pressure and surface tension
US5443734A (en) * 1990-03-05 1995-08-22 Applied Separations, Inc. Programmable solid phase extraction and elution device
JP2837743B2 (ja) * 1990-06-27 1998-12-16 富士通株式会社 荷電粒子ビーム露光方法およびそれに用いるステンシルマスク
US5171537A (en) * 1991-05-06 1992-12-15 Richard E. MacDonald Activated immunodiagnostic pipette tips
US5537487A (en) * 1991-07-29 1996-07-16 Fujitsu Limited Pattern judging method, mask producing method, and method of dividing block pattern for use in block exposure
CA2105962A1 (en) * 1992-09-18 1994-03-19 Margaret Patricia Raybuck Device and method for affinity separation
US5368729A (en) * 1993-07-23 1994-11-29 Whatman, Inc. Solid phase extraction device
US5595653A (en) * 1994-07-15 1997-01-21 Cera, Inc. Microcolumn for extraction of analytes from liquids
US5757015A (en) * 1995-06-08 1998-05-26 Fujitsu Limited Charged-particle-beam exposure device and charged-particle-beam exposure method
JP3292909B2 (ja) 1996-02-14 2002-06-17 日本電信電話株式会社 パタン位置歪の算出方法
US6117394A (en) * 1996-04-10 2000-09-12 Smith; James C. Membrane filtered pipette tip
JPH09326349A (ja) 1996-06-06 1997-12-16 Hitachi Ltd パターン露光の補正方法
US5912469A (en) * 1996-07-11 1999-06-15 Nikon Corporation Charged-particle-beam microlithography apparatus
US6048457A (en) * 1997-02-26 2000-04-11 Millipore Corporation Cast membrane structures for sample preparation
US5849249A (en) * 1997-03-17 1998-12-15 Whatman Inc. Solid phase extraction apparatus for enhanced recovery and precision
US5863428A (en) * 1997-04-01 1999-01-26 Phenomenex Guard cartridge for chromatography
US6045757A (en) * 1997-06-30 2000-04-04 Rainin Instrument Co., Inc. Membrane filter pipette tip
US6416716B1 (en) * 2001-04-20 2002-07-09 Ashok Kumar Shukla Sample preparation device with embedded separation media
US6830852B2 (en) * 2001-07-19 2004-12-14 Nikon Corporation Stencil reticles for use in charged-particle-beam microlithography, and pattern-determination methods for such reticles
US7171034B2 (en) * 2002-12-03 2007-01-30 International Business Machines Corporation Method and system for phase/amplitude error detection of alternating phase shifting masks in photolithography

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070799A1 (ja) * 2003-02-06 2004-08-19 Sony Corporation マスク処理装置、マスク処理方法、プログラム、およびマスク
JP2012108549A (ja) * 2005-05-31 2012-06-07 Asml Netherlands Bv 画像データ圧縮に２ｄランレングス符号化を使用するリソグラフィ装置及びデバイス製造方法
JP2016063211A (ja) * 2014-09-12 2016-04-25 株式会社東芝 ステンシルマスク、ステンシルマスクの製造方法およびインプリント方法
US10022748B2 (en) 2014-09-12 2018-07-17 Toshiba Memory Corporation Stencil mask, stencil mask manufacturing method, and imprinting method

Also Published As

Publication number Publication date
TW548713B (en) 2003-08-21
US20050003282A1 (en) 2005-01-06
US6780659B2 (en) 2004-08-24
US20030022496A1 (en) 2003-01-30
JP3649160B2 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
US10915090B2 (en) Synchronized parallel tile computation for large area lithography simulation
US6453457B1 (en) Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6918104B2 (en) Dissection of printed edges from a fabrication layout for correcting proximity effects
KR101979799B1 (ko) 하전된 입자 빔 리소그래피로 패턴들을 형성하기 위한 방법 및 시스템
JP5078543B2 (ja) 階層ｏｐｃのための局所的な色付け
KR20140078686A (ko) 광 리소그래피를 이용하여 제조되는 기판 상의 이미지의 최적화를 위한 방법 및 시스템
KR20110069044A (ko) 가변 형상 비임 리소그래피를 이용한 레티클의 광 근접 보정, 설계 및 제조 방법
JP2011076119A (ja) 光近接効果補正のための多変数解法
JP4160203B2 (ja) マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
KR102258587B1 (ko) 하전 입자 빔 리소그래피를 이용한 치수 균일도를 위한 방법 및 시스템
TWI722454B (zh) 改善臨界尺寸一致性的方法與系統
CN113093469A (zh) 目标图形修正、掩膜版制作及半导体结构形成的方法
US20080153009A1 (en) Exposure mask, optical proximity correction device, optical proximity correction method, manufacturing method of semiconductor device, and optical proximity correction program
JP2003017397A (ja) ステンシルマスク、その製造方法、該ステンシルマスクを使用して製造される半導体デバイス、及びその製造方法
CN114114826A (zh) 目标图案的修正方法和掩膜版的制作方法
US6686100B2 (en) Optical proximity correction method
KR20130073881A (ko) 대형-메시 셀-투영 전자빔 리소그래피
Liu et al. Model-based proximity effect correction for electron-beam direct-write lithography
KR101883067B1 (ko) 입자 또는 광자 빔의 직접 기록의 샷 카운트 감소 방법
US20230280510A1 (en) Diffractive optical elements and master tools for producing the diffractive optical elements
CN116520632A (zh) 版图修正方法、存储介质及终端
Beauvais et al. Resist sensitivity and thickness-based beam count optimization for parallel low energy E-beam exposure systems

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050207

LAPS Cancellation because of no payment of annual fees