JP2003017160A - バンプ付き薄膜シートの製造方法 - Google Patents

バンプ付き薄膜シートの製造方法

Info

Publication number
JP2003017160A
JP2003017160A JP2001201319A JP2001201319A JP2003017160A JP 2003017160 A JP2003017160 A JP 2003017160A JP 2001201319 A JP2001201319 A JP 2001201319A JP 2001201319 A JP2001201319 A JP 2001201319A JP 2003017160 A JP2003017160 A JP 2003017160A
Authority
JP
Japan
Prior art keywords
thin film
film sheet
layer
bumps
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001201319A
Other languages
English (en)
Inventor
Takayuki Miki
貴之 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHINOZAKI SEISAKUSHO KK
Original Assignee
SHINOZAKI SEISAKUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHINOZAKI SEISAKUSHO KK filed Critical SHINOZAKI SEISAKUSHO KK
Priority to JP2001201319A priority Critical patent/JP2003017160A/ja
Publication of JP2003017160A publication Critical patent/JP2003017160A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 各バンプの高さを容易に均一化することがで
きる製造方法を実現する。 【解決手段】 薄膜シート24と、薄膜シート24に剥離自
在に接合された型枠層34と、型枠層34の一面に形成され
た導電層32とを備えた三層構造体に対して、薄膜シート
24の表面から型枠層34を貫通して導電膜32に到達する凹
部を複数形成する工程と、薄膜シート24の表面及び各凹
部の内面にスパッタ膜40を形成する工程と、薄膜シート
24側にメッキ処理を施し、各凹部の内面及び薄膜シート
表面のスパッタ膜40を覆うメッキ金属層44を形成する工
程と、型枠層34を薄膜シート24から剥離する工程と、メ
ッキ金属層44側にエッチング処理を施し相互に絶縁され
た複数のバンプ後端部を形成する工程を備えたバンプ付
き薄膜シートの製造方法。

Description

【発明の詳細な説明】
【001】
【発明の属する技術分野】この発明はバンプ付き薄膜シ
ートの製造方法に係り、特に、シリコンウェハ等の表面
に形成された多数の電極パッドと電気的に接続するため
のバンプを多数備えた薄膜シートの製造方法に関する。
【002】
【従来の技術】半導体製造工程においては、シリコン基
板上に形成された集積回路を各段階でチェックし、事前
に不良品を排除することが極めて重要となる。このた
め、各集積回路が機能していることを単純にチェックす
るファンクション・テストに始まり、潜在する不良を温
度、電圧印加により加速抽出するためのバーンイン・テ
スト、高速プローブ検査等、レベルの異なる複数の検査
(試験)が実施されている。これらの検査は従来、「G
/W(Good chip/Wafer)チェック」等の基礎的な検査を
除き、大半はダイシング(シリコンウェハからの切り出
し)、マウント、ボンディング、樹脂封入、リード成形
等の工程を経てICチップ化された後に実施されていたた
め、非効率的であった。
【003】これに対し最近は、個々の集積回路を切り出
す前の段階で、シリコンウェハ上に形成された全集積回
路に対し一括あるいは分割して各種検査を実施すること
が試みられている。このいわゆるウェハ・レベル・テス
トを実現するためには、シリコンウェハ上に形成された
多数の電極パッド(2万〜8万ピン)に対してプローブ
端子を接触させ、テスタからの電気信号を確実に印加す
ることが求められる。これを実現するためのプローブ構
造として様々なものが提案されているが、その中の有力
なものとして図11に示すタイプが存在する。
【004】このカード型プローブ70は、セラミックやガ
ラス等の絶縁基板12の表面に導電パターン14を積層形成
した配線基板16と、複数の導電粒子部18を備えた局在型
異方導電性ゴム板20と、バンプ付き薄膜シート72との積
層構造を備えている。配線基板16の導電パターン14と、
異方導電性ゴム板20の導電粒子部18、及びバンプ付き薄
膜シート72のバンプ74間は、それぞれ電気的に接続され
ている。
【005】このプローブ70を用いてシリコンウェハ29に
対する検査を実施する際には、まずプローブとして機能
するバンプ74の先端部をシリコンウェハ29上の電極パッ
ド30に対向配置させた後、シリコンウェハ29とプローブ
70間を真空吸引する。この結果、バンプ74の先端部が各
電極パッド30に圧接し、導電パターン14を通じて加えら
れた電気信号が導電粒子部18及びバンプ74を介して電極
パッド30に供給される。このような真空圧接方式の代わ
りに、機械的圧接方式によってもバンプ74と電極パッド
30間の接触状態を確保することができる。
【006】このような構造を備えたプローブ70を用いる
ことにより、シリコンウェハ29の表面に形成された多数
の電極パッド30に対してまとめて検査用信号を印加でき
ると同時に、出力信号を外部に取り出すことができるた
め、個々の集積回路として切り出す前の段階で、各種検
査を効率的に実施することが可能となる。
【007】このプローブ70の主要な構成部材であるバン
プ付き薄膜シート72は従来、図12〜図17に示す工程
を経て形成されていた。まず、可撓性及び絶縁性を備え
たポリイミド等よりなる薄膜シート76の一面に、銅等の
導電膜78を形成した二層構造体80を用意する(図1
2)。
【008】つぎに、上記薄膜シート76の表面にレーザを
照射して凹部82(非貫通孔)を複数形成する(図1
3)。上記薄膜シート76の表面及び導電膜78の表面に
は、それぞれ所定のパターンでレジスト84が形成される
(図14)。
【009】つぎに、薄膜シート76側にメッキ処理を施
し、凹部82の底面に露出した導電膜78の表面にニッケル
等の金属を必要量析出させることにより、薄膜シート76
の表面から先端部が突出したバンプ74が形成される(図
15)。同様に、導電膜78側にもメッキ処理が施され、
レジストで覆われていない部分にニッケル等のメッキ金
属層86が形成される。
【0010】つぎに、レジスト84を剥離した後(図1
6)、各バンプ74間を接続している導電膜78がエッチン
グ処理によって部分的に除去され(図17)、バンプ74
間の絶縁性が確保される。
【0011】
【発明が解決しようとする課題】このプローブ70による
ウェハ・レベル・テストを行うためには、全てのバンプ
74と電極パッド30とが確実に接触している必要があり、
そのためには各バンプ74の先端部(薄膜シート76の表面
から突出した部分)の高さ(突出量)が均一であること
が求められる。バンプ74の先端部間の高さにバラツキが
存在すると、低めのバンプ74は電極パッド30に接触でき
なくなるからである。しかしながら、上記した従来の製
造方法による限り、バンプ74の突出量はメッキ工程にお
ける電流密度分布や液流などにより、金属析出状態が影
響を受け、高精度で制御することは極めて困難であっ
た。
【0012】この発明は、従来のバンプ付き薄膜シート
の製造方法が抱える上記問題点を解決するために案出さ
れたものであり、各バンプの高さを容易に均一化するこ
とができる製造方法を実現することにより、バンプ付き
薄膜シートの歩留まりを向上させることを目的としてい
る。
【0013】
【課題を解決するための手段】上記の目的を達成するた
め、この発明に係るバンプ付き薄膜シートの製造方法
は、可撓性及び絶縁性を有する薄膜シートと、該薄膜シ
ートに対して剥離自在に接合された型枠層と、該型枠層
の一面に形成された導電層とを備えた積層構造体に対し
て、薄膜シートの表面から型枠層を貫通して導電膜に到
達する凹部を複数形成する工程と、上記薄膜シートの表
面及び各凹部内面に、導電性薄膜または触媒層を形成す
る工程と、上記薄膜シート側にメッキ処理を施し、上記
導電性薄膜または触媒層を覆うメッキ金属層を形成する
工程と、上記型枠層を薄膜シートから剥離することによ
って、薄膜シートの表面から突出する複数のバンプ先端
部を形成する工程と、上記メッキ金属層の表面に、各凹
部に対応したレジストを形成する工程と、上記メッキ金
属層側にエッチング処理を施し、レジストで被われてい
ない部分の少なくともメッキ金属層及び導電性薄膜また
はまたは触媒層を除去することによって、上記バンプ先
端部と電気的に接続されると共に、相互に絶縁された複
数のバンプ後端部を形成する工程を備えている。上記バ
ンプ先端部形成後、上記メッキ金属層側にエッチング処
理を施す前にバンプ先端部側にドライフィルム等よりな
るレジストを設け、エッチング処理からバンプ先端部を
保護することが望ましい。上記「型枠層の剥離によるバ
ンプ先端部の形成工程」を、「レジストの形成工程」あ
るいは「バンプ後端部の形成工程」の後に配置させるこ
とも当然可能である。
【0014】この製造方法によれば、バンプ先端部の高
さが型枠層の厚さとして規定されるため、型枠層の厚さ
を予め均一化しておけば、形成される個々のバンプ先端
部の高さを容易に制御することができる。
【0015】上記導電層は、例えばステンレス、ニッケ
ル等の金属によって構成される。上記可撓性及び絶縁性
を備えた薄膜シートは、例えばポリイミドや液晶ポリ
マ、エポキシあるいはポリイミド樹脂含浸アラミド不織
布等によって構成される。上記導電性薄膜としては、例
えばニッケルやロジウム、パラジウム、クロム等のスパ
ッタ膜や蒸着膜が該当し、上記メッキ金属層を電気メッ
キ法によって形成する場合に採択される。また、上記触
媒層は、例えばパラジウムによって構成され、上記メッ
キ金属層を無電解メッキ法によって形成する場合に採択
される。上記メッキ金属層は、例えばニッケルメッキや
銅メッキによって構成される。このメッキ処理後に、メ
ッキ金属層の表面に対して研磨処理を施し、平滑度の確
保及び厚さの調整を行うことが望ましい。
【0016】上記凹部は、例えば、薄膜シートの表面に
レーザを照射することによって形成される。あるいは、
ヒドラジン等の薬剤を用いたケミカルエッチングやプラ
ズマエッチングによって薄膜シートを部分的に除去する
ことにより、凹部を形成することもできる。
【0017】
【発明の実施の形態】図1は、この発明に係るカード型
プローブ10を示す部分断面図であり、セラミックやガラ
ス等の絶縁基板12の表面に導電パターン14を積層形成し
た配線基板16と、複数の導電粒子部18を備えた局在型異
方導電性ゴム板20と、バンプ付き薄膜シート22との積層
構造を備えている。バンプ付き薄膜シート22は、可撓性
及び絶縁性を備えたポリイミド等よりなる薄膜シート24
と、該薄膜シート24を貫通する形で配置された複数のバ
ンプ26を備えている。また、各バンプ26は、薄膜シート
24の一面から突出した導電性の先端部27と、薄膜シート
24を貫通して他面側に取り出された導電性の後端部28と
を備えている。配線基板16の導電パターン14と、異方導
電性ゴム板20の導電粒子部18、及びバンプ26間は、それ
ぞれ電気的に接続されている。
【0018】このプローブ10を用いてシリコンウェハ29
に対する検査を実施する際には、上記と同様、バンプ先
端部27をシリコンウェハ29上の電極パッド30に対向配置
させた後、シリコンウェハ29とプローブ10間を真空吸引
する。この結果、バンプ先端部27が各電極パッド30に圧
接し、テスタからの電気信号が導電パターン14、導電粒
子部18及びバンプ26を介して電極パッド30に供給され
る。このような真空圧接方式に代え、機械的圧接方式に
よってバンプ26と電極パッド30間の接触状態を確保する
こともできる。
【0019】以下、図2〜図9に従い、このバンプ付き
薄膜シート22の製造方法について説明する。まず、図2
に示すように、銅やステンレス、ニッケル等よりなる導
電層32(厚さ:5〜35μm)と、ドライフィルム等より
なる型枠層34(厚さ:10〜50μm)と、薄膜シート24
(厚さ:10〜50μm)とを備えた三層構造体36を用意す
る。型枠層34と薄膜シート24間は、予め剥離可能な状態
に接合されている。
【0020】つぎに、図3に示すように、薄膜シート24
の表面にレーザビーム(例えばYAG第三高調波レーザ)
を所定のパターンで照射し、薄膜シート24及び型枠層34
を部分的に除去する。この結果、導電層32に達する凹部
(非貫通孔)38が複数形成される。ここで、必要に応じ
て凹部周縁のバリ処理工程や、凹部内面に対するデスミ
ア工程が実施される。
【0021】つぎに、図4に示すように、薄膜シート24
側にスパッタリング処理を施し、ニッケル等よりなるス
パッタ膜40を薄膜シート24の表面、凹部38の内面(導電
層32の露出面を含む)に形成する。つぎに、図5に示す
ように、導電層32の表面にメッキレジスト層42を形成し
た後、薄膜シート24側にメッキ処理を施し、凹部38の内
面及び薄膜シート24の表面を覆うスパッタ膜40上にニッ
ケル等よりなるメッキ金属層44を形成する。この際、凹
部38内に析出したメッキ金属と導電層32とが、スパッタ
膜40を介して電気的に接続される。メッキ金属層44の形
成後、その表面にはCMP(ケミカル・メカニカル・ポリ
ッシング)やラッピング等による研磨処理が施され、表
面の平滑度や厚さが調整される。つぎに、図6に示すよ
うに、上記メッキ金属層44の表面に金メッキ層46が形成
される。この金メッキ層46は、異方導電性ゴム板20の導
電粒子部18との接触抵抗を低減する目的で形成されるも
のであり、金を蒸着やスパッタリング等の手法を用いて
被着させてもよい。また、金以外の金属(例えばロジウ
ム、パラジウム等)をメッキ、蒸着、スパッタリング等
の手法によってメッキ金属層44の表面に被着させてもよ
い。
【0022】つぎに、型枠層34を、導電層32及びメッキ
レジスト層42と共に薄膜シート24から剥離する。この結
果、図7に示すように、メッキ金属層44及びスパッタ膜
40の一部が薄膜シート24の表面から突出し、複数のバン
プ先端部27が形成される。各バンプ先端部27は、比較的
鋭利なエッジ部27aを備えている。つぎに、金メッキ層
46の表面に、フォトレジスト層50が形成される。また、
フォトレジスト層50の表面には、所定パターンの透光部
を備えたフォトマスク52が配置され、紫外線が照射され
る。この後、フォトレジスト層50に対して現像処理を施
すことにより、図8に示すように、上記露光処理によっ
て感光した部分が残され、円形または矩形のレジスト54
が各凹部38に対応した位置に形成される。このレジスト
54に対しては、所定温度での加熱処理が施される。
【0023】つぎに、バンプ先端部27側をドライフィル
ム等よりなるエッチング保護用レジスト55で覆った後、
金メッキ層46側に対して所定のエッチング処理を施し、
レジスト54で覆われていない部分の金メッキ層46、メッ
キ金属層44、及びスパッタ膜40を除去する。この結果、
図9に示すように、相互に絶縁されたバンプ後端部28が
多数形成される。最後に、バンプ先端部27を覆うレジス
ト55及びバンプ後端部28を覆うレジスト54を除去するこ
とにより、バンプ付き薄膜シート22が完成する。なお、
バンプ先端部27の端面27bに対しては、エッチング等に
よる表面粗化処理が施される。
【0024】この製造方法によれば、各バンプ26の先端
部27の高さが型枠層34の厚さとして予め規定されてお
り、従来のようにバンプ毎にメッキ金属を成長させて所
定の高さを確保する方式とは異なるため、バンプ先端部
27の突出量を容易に均一化することができる。
【0025】シリコンウェハ29上に形成された電極パッ
ド30は、一般にアルミニウムによって形成されており、
その表面には酸化膜(アルミナ)が形成されている。こ
のため、検査時にはバンプの先端部27が酸化膜を突き破
って電極パッド30に確実にコンタクトすることが求めら
れる。これに対し、上記製造方法によって得られたバン
プ先端部27は、粗面化された端面27bと鋭利なエッジ部
27aを備えているため、電極パッド30の表面酸化膜を容
易に砕壊することができる。
【0026】上記のように、フォトレジスト50に対して
露光処理及び現像処理を施すことによってレジスト54を
形成する代わりに(図7参照)、エキシマレーザをフォ
トレジスト50に対して所定のパターンで照射することに
より、必要な寸法・形状を備えたレジスト54を形成して
もよい。
【0027】また、図6に示したように、上記にあって
は金メッキ層46を比較的早い段階でメッキ金属層44の表
面に形成しておき、バンプ後端部28の形成過程における
エッチング処理を通じてメッキ金属層44と共に金メッキ
層42を部分的に除去する例を説明したが(図9参照)、
バンプ後端部28の形成後に金メッキ層46を形成すること
も可能である。図10はその一例を示すものであり、上
記の製造方法に準じてバンプ先端部27及び後端部28を備
えたバンプ付き薄膜シート22を形成した後、薄膜シート
24の表面に各バンプ先端部27を覆うメッキ用電極薄膜56
を被着形成する。このメッキ用電極薄膜56は、銅等のス
パッタ膜や蒸着膜によって構成される。つぎに、電気メ
ッキ法によってバンプ後端部28側に金メッキ層46をそれ
ぞれ形成する。最後に、上記メッキ用電極薄膜56を除去
する。あるいは、図示は省略したが、各バンプ後端部28
間に薄膜シート24の表面を覆うレジストを形成した後、
無電解メッキ法によってバンプ後端部28の表面に金メッ
キ層46をそれぞれ形成した後、上記レジストを剥離する
ように構成してもよい。
【0028】上記製造方法によって得られたバンプ付き
薄膜シート22は、ウェハ・レベル・テスト用のプローブ
10に利用が限定されるものではなく、例えば液晶パネル
における画素チェック用のプローブにも応用可能であ
る。
【0029】
【発明の効果】この発明に係るバンプ付き薄膜シートの
製造方法によれば、型枠層を薄膜シートから剥離して凹
部内のスパッタ膜及びメッキ金属を部分的に露出させる
ことで、薄膜シートの表面から突出するバンプ先端部が
形成されるものであり、その突出量は型枠層の厚さによ
って規定されることとなる。このため、型枠層の厚さを
予め均一化しておくことにより、個々のバンプ先端部の
突出量を容易に制御することが可能となる。
【図面の簡単な説明】
【図1】この発明に係るカード型プローブの一例を示す
部分断面図である。
【図2】上記カード型プローブの構成部材であるバンプ
付き薄膜シートの製造工程を示す部分断面図である。
【図3】バンプ付き薄膜シートの製造工程を示す部分断
面図である。
【図4】バンプ付き薄膜シートの製造工程を示す部分断
面図である。
【図5】バンプ付き薄膜シートの製造工程を示す部分断
面図である。
【図6】バンプ付き薄膜シートの製造工程を示す部分断
面図である。
【図7】バンプ付き薄膜シートの製造工程を示す部分断
面図である。
【図8】バンプ付き薄膜シートの製造工程を示す部分断
面図である。
【図9】バンプ付き薄膜シートの製造工程を示す部分断
面図である。
【図10】バンプ付き薄膜シートの製造工程における変
更例を示す部分断面図である。
【図11】従来のカード型プローブの一例を示す部分断
面図である。
【図12】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
【図13】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
【図14】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
【図15】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
【図16】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
【図17】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
【符号の説明】
10 カード型プローブ 12 絶縁基板 14 導電パターン 16 配線基板 18 導電粒子部 20 局在型異方導電性ゴム板 22 バンプ付き薄膜シート 24 薄膜シート 26 バンプ 27 バンプ先端部 28 バンプ後端部 29 シリコンウェハ 30 電極パッド 32 導電層 34 型枠層 36 三層構造体 38 凹部 40 スパッタ膜 42 メッキレジスト層 44 メッキ金属層 46 金メッキ層 50 フォトレジスト層 52 フォトマスク 54 レジスト 55 エッチング保護用レジスト 56 メッキ用電極薄膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】可撓性及び絶縁性を有する薄膜シートと、
    該薄膜シートに対して剥離自在に接合された型枠層と、
    該型枠層の一面に形成された導電層とを備えた積層構造
    体に対して、薄膜シートの表面から型枠層を貫通して導
    電膜に到達する凹部を複数形成する工程と、 上記薄膜シートの表面及び各凹部内面に、導電性薄膜ま
    たは触媒層を形成する工程と、 上記薄膜シート側にメッキ処理を施し、上記導電性薄膜
    または触媒層を覆うメッキ金属層を形成する工程と、 上記型枠層を薄膜シートから剥離することによって、薄
    膜シートの表面から突出する複数のバンプ先端部を形成
    する工程と、 上記メッキ金属層の表面に、各凹部に対応したレジスト
    を形成する工程と、 上記メッキ金属層側にエッチング処理を施し、レジスト
    で被われていない部分のメッキ金属層及び導電性薄膜ま
    たは触媒層を除去することによって、上記バンプ先端部
    と電気的に接続されると共に、相互に絶縁された複数の
    バンプ後端部を形成する工程とを備えたバンプ付き薄膜
    シートの製造方法。
  2. 【請求項2】上記薄膜シートの表面にレーザを照射して
    上記凹部を形成することを特徴とする請求項1に記載の
    バンプ付き薄膜シートの製造方法。
JP2001201319A 2001-07-02 2001-07-02 バンプ付き薄膜シートの製造方法 Pending JP2003017160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001201319A JP2003017160A (ja) 2001-07-02 2001-07-02 バンプ付き薄膜シートの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001201319A JP2003017160A (ja) 2001-07-02 2001-07-02 バンプ付き薄膜シートの製造方法

Publications (1)

Publication Number Publication Date
JP2003017160A true JP2003017160A (ja) 2003-01-17

Family

ID=19038310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001201319A Pending JP2003017160A (ja) 2001-07-02 2001-07-02 バンプ付き薄膜シートの製造方法

Country Status (1)

Country Link
JP (1) JP2003017160A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013113849A (ja) * 2011-11-25 2013-06-10 Gigalane Co Ltd コンタクトフィルム、コンタクトフィルムの製造方法、プローブユニット及びlcdパネル検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013113849A (ja) * 2011-11-25 2013-06-10 Gigalane Co Ltd コンタクトフィルム、コンタクトフィルムの製造方法、プローブユニット及びlcdパネル検査装置

Similar Documents

Publication Publication Date Title
JP3467394B2 (ja) バーンイン用ウェハカセット及びプローブカードの製造方法
JPH08111583A (ja) 実装用印刷配線板の製造方法
JP3099754B2 (ja) プローブカードの製造方法
US8507908B2 (en) Probe and probe card
JPH06265575A (ja) プローブヘッドの製造方法
JP5551396B2 (ja) 検査用プローブおよび検査用プローブの製造方法
JPH11237406A (ja) メッキしたプローブ構造
US8148050B2 (en) Method for fabricating probe needle tip of probe card
JP2003017160A (ja) バンプ付き薄膜シートの製造方法
JP2002257898A (ja) 半導体装置検査用プローブ構造とその製造方法
JP2007134048A (ja) バンプ付き薄膜シートの製造方法及びバンプ付き薄膜シート
JP2003017159A (ja) バンプ付き薄膜シートの製造方法及びバンプ付き薄膜シート
JP5058032B2 (ja) コンタクトプローブの製造方法
JP2010002184A (ja) コンタクトプローブ
JP2008241595A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード
JP2001118994A (ja) 半導体装置
JPH11326376A (ja) レジストを用いた型及びその製造方法、コンタクトプローブ及びその製造方法
JP2003057266A (ja) コンタクトプローブ及びその製造方法
JP2813526B2 (ja) 回路検査用デバイスおよびその製造方法
JP3979086B2 (ja) 半導体回路検査治具
KR100682578B1 (ko) 프로브카드용 인쇄회로기판의 제조방법
JP3699420B2 (ja) 配線基板、その製造法及び測定装置
JP2000304772A (ja) 検査用端子装置及びその製造方法
JP4520689B2 (ja) コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法
JP3784334B2 (ja) 半導体素子検査装置