JP2003017159A - Manufacturing method of thin film sheet with bumps, and thin film sheet with bumps - Google Patents

Manufacturing method of thin film sheet with bumps, and thin film sheet with bumps

Info

Publication number
JP2003017159A
JP2003017159A JP2001201309A JP2001201309A JP2003017159A JP 2003017159 A JP2003017159 A JP 2003017159A JP 2001201309 A JP2001201309 A JP 2001201309A JP 2001201309 A JP2001201309 A JP 2001201309A JP 2003017159 A JP2003017159 A JP 2003017159A
Authority
JP
Japan
Prior art keywords
thin film
film sheet
layer
forming
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001201309A
Other languages
Japanese (ja)
Inventor
Takayuki Miki
貴之 三木
Masatoshi Kashiwagi
正敏 柏木
Moriji Morita
守次 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHINOZAKI SEISAKUSHO KK
Mitsui Chemicals Inc
Original Assignee
SHINOZAKI SEISAKUSHO KK
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHINOZAKI SEISAKUSHO KK, Mitsui Chemicals Inc filed Critical SHINOZAKI SEISAKUSHO KK
Priority to JP2001201309A priority Critical patent/JP2003017159A/en
Publication of JP2003017159A publication Critical patent/JP2003017159A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a manufacturing method of a thin film sheet with bumps which can easily make the height of respective bumps uniform, and to improve the yield of a thin film sheet with bumps for a card-shaped probe. SOLUTION: The manufacturing method of a thin film sheet with bumps includes a process of forming a plurality of concave parts 38 penetrating to a first conduction layer 32 by irradiating laser beam from a second conduction layer 34 side against a three layer structure 36 composed of the first conduction layer 32, a thin film sheet 24 and the second conduction layer 34; a process of forming a plated metal layer 40 which electrically connects the first conduction layer 32 exposed at respective concave parts 38 and the second conduction layer 34 by applying a plating to the second conduction layer 34 side; a process of forming resists 48a, 48b corresponding to respective concave parts 38 on the surfaces of the first conduction layer 32 and the second conduction layer 34; a process of forming a plurality of bump top end parts 27 protruding from the surface of the thin film sheet 24 by applying etching treatment to the surface of the first conduction layer 32; and a process of forming a plurality of bump rear end parts 28 which are electrically connected to bump top end parts 27 respectively and insulated from each other, by applying etching treatment to the second conduction layer 34 side.

Description

【発明の詳細な説明】Detailed Description of the Invention

【001】[001]

【発明の属する技術分野】この発明はバンプ付き薄膜シ
ートの製造方法に係り、特に、シリコンウェハ等の表面
に形成された多数の電極パッドと電気的に接続するため
のバンプを多数備えた薄膜シートの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film sheet with bumps, and more particularly to a thin film sheet having a large number of bumps for electrically connecting to a large number of electrode pads formed on the surface of a silicon wafer or the like. Manufacturing method.

【002】[002]

【従来の技術】半導体製造工程においては、シリコン基
板上に形成された集積回路を各段階でチェックし、事前
に不良品を排除することが極めて重要となる。このた
め、各集積回路が機能していることを単純にチェックす
るファンクション・テストに始まり、潜在する不良を温
度、電圧印加により加速抽出するためのバーンイン・テ
スト、高速プローブ検査等、レベルの異なる複数の検査
(試験)が実施されている。これらの検査は従来、「G
/W(Good chip/Wafer)チェック」等の基礎的な検査を
除き、大半はダイシング(シリコンウェハからの切り出
し)、マウント、ボンディング、樹脂封入、リード成形
等の工程を経てICチップ化された後に実施されていたた
め、非効率的であった。
2. Description of the Related Art In a semiconductor manufacturing process, it is extremely important to check an integrated circuit formed on a silicon substrate at each stage and eliminate defective products in advance. Therefore, starting from a function test that simply checks that each integrated circuit is functioning, a burn-in test that accelerates and extracts potential defects by applying temperature and voltage, high-speed probe inspection, etc. Inspection (test) is being carried out. Conventionally, these tests
Except for basic inspection such as "/ W (Good chip / Wafer) check", most of them are processed into dice (cutting out from silicon wafer), mounting, bonding, resin encapsulation, lead molding, etc. It was carried out, so it was inefficient.

【003】これに対し最近は、個々の集積回路を切り出
す前の段階で、シリコンウェハ上に形成された全集積回
路に対し一括あるいは分割して各種検査を実施すること
が試みられている。このいわゆるウェハ・レベル・テス
トを実現するためには、シリコンウェハ上に形成された
多数の電極パッド(2万〜8万ピン)に対してプローブ
を接触させ、テスタからの電気信号を確実に印加するこ
とが求められる。これを実現するためのプローブ構造と
して様々なものが提案されているが、その中の有力なも
のとして図33に示すタイプが存在する。
On the other hand, recently, it has been attempted to carry out various inspections collectively or separately for all integrated circuits formed on a silicon wafer before cutting individual integrated circuits. In order to realize this so-called wafer level test, a probe is brought into contact with a large number of electrode pads (20,000 to 80,000 pins) formed on a silicon wafer, and an electric signal from the tester is surely applied. Required to do. Various probe structures have been proposed to realize this, and among them, the most prominent one is the type shown in FIG.

【004】このカード型プローブ70は、セラミックやガ
ラス等の絶縁基板12の表面に導電パターン14を積層形成
した配線基板16と、複数の導電粒子部18を備えた局在型
異方導電性ゴム板20と、バンプ付き薄膜シート72との積
層構造を備えている。配線基板16の導電パターン14と、
異方導電性ゴム板20の導電粒子部18、及びバンプ付き薄
膜シート72のバンプ74間は、それぞれ電気的に接続され
ている。
This card-type probe 70 is composed of a wiring board 16 having a conductive pattern 14 laminated on the surface of an insulating substrate 12 such as ceramic or glass, and a localized anisotropic conductive rubber provided with a plurality of conductive particle portions 18. It has a laminated structure of a plate 20 and a thin film sheet 72 with bumps. The conductive pattern 14 of the wiring board 16,
The conductive particle portions 18 of the anisotropic conductive rubber plate 20 and the bumps 74 of the bumped thin film sheet 72 are electrically connected to each other.

【005】このプローブ70を用いてシリコンウェハ29に
対する検査を実施する際には、まずプローブとして機能
するバンプ74の先端部をシリコンウェハ29上の電極パッ
ド30に対向配置させた後、シリコンウェハ29とプローブ
70間を真空吸引する。この結果、バンプ74の先端部が各
電極パッド30に圧接し、導電パターン14を通じて加えら
れた電気信号が導電粒子部18及びバンプ74を介して電極
パッド30に供給される。このような真空圧着方式の代わ
りに、機械的圧着方式によってもバンプ74と電極パッド
30間の接触状態を確保することができる。
When the probe 70 is used to inspect the silicon wafer 29, first, the tip portions of the bumps 74 functioning as the probes are arranged to face the electrode pads 30 on the silicon wafer 29, and then the silicon wafer 29 is placed. And probe
Vacuum suction between 70. As a result, the tips of the bumps 74 come into pressure contact with the electrode pads 30, and the electric signal applied through the conductive pattern 14 is supplied to the electrode pads 30 via the conductive particle portions 18 and the bumps 74. Instead of such a vacuum pressure bonding method, a mechanical pressure bonding method can also be used to form bumps 74 and electrode pads.
The contact state between 30 can be secured.

【006】このような構造を備えたプローブ70を用いる
ことにより、シリコンウェハ29の表面に形成された多数
の電極パッド30に対してまとめて検査用信号を印加でき
ると同時に、出力信号を外部に取り出すことができるた
め、個々の集積回路として切り出す前の段階で、各種検
査を効率的に実施することが可能となる。
By using the probe 70 having such a structure, inspection signals can be collectively applied to a large number of electrode pads 30 formed on the surface of the silicon wafer 29, and at the same time, output signals can be output to the outside. Since it can be taken out, it becomes possible to efficiently perform various inspections at a stage before being cut out as individual integrated circuits.

【007】このプローブ70の主要な構成部材であるバン
プ付き薄膜シート72は従来、図34〜図39に示す工程
を経て形成されていた。まず、可撓性及び絶縁性を備え
たポリイミド等よりなる薄膜シート76の一面に、銅等の
導電層78を形成した二層構造体80を用意する(図3
4)。
The thin film sheet with bumps 72, which is a main constituent member of the probe 70, has conventionally been formed through the steps shown in FIGS. 34 to 39. First, a two-layer structure 80 in which a conductive layer 78 of copper or the like is formed on one surface of a thin film sheet 76 made of polyimide or the like having flexibility and insulation is prepared (FIG. 3).
4).

【008】つぎに、上記薄膜シート76の表面にレーザを
照射して凹部82(非貫通孔)を形成する(図35)。上
記薄膜シート76の表面及び導電層78の表面には、それぞ
れ所定のパターンでレジスト84が形成される(図3
6)。
Next, the surface of the thin film sheet 76 is irradiated with a laser to form a recess 82 (non-through hole) (FIG. 35). A resist 84 is formed in a predetermined pattern on the surface of the thin film sheet 76 and the surface of the conductive layer 78 (see FIG. 3).
6).

【009】つぎに、薄膜シート76側にメッキ処理を施
し、凹部82の底面に露出した導電層78の表面にニッケル
等の金属を必要量析出させることにより、薄膜シート76
の表面から先端部が突出したバンプ74が形成される(図
37)。同様に、導電層78側にもメッキ処理が施され、
レジストで覆われていない部分にニッケル等の金属層86
が形成される。
Next, the thin film sheet 76 side is subjected to a plating treatment to deposit a required amount of metal such as nickel on the surface of the conductive layer 78 exposed on the bottom surface of the recessed portion 82, thereby forming the thin film sheet 76.
A bump 74 having a tip protruding from the surface of the is formed (FIG. 37). Similarly, the conductive layer 78 side is also plated,
Metal layer 86 such as nickel on the part not covered with resist
Is formed.

【0010】つぎに、レジスト84を剥離した後(図3
8)、各バンプ74間を接続している導電層78がエッチン
グ処理によって部分的に除去され(図39)、バンプ74
間の絶縁性が確保される。
Next, after removing the resist 84 (see FIG.
8), the conductive layer 78 connecting between the bumps 74 is partially removed by etching (FIG. 39), and the bumps 74 are removed.
Insulation between them is secured.

【0011】[0011]

【発明が解決しようとする課題】このプローブ70による
ウェハ・レベル・テストを行うためには、全てのバンプ
74と電極パッド30とが確実に接触している必要があり、
そのためには各バンプ74の先端部(薄膜シート76の表面
から突出した部分)の高さ(突出量)が均一であること
が求められる。バンプ74の先端部間の高さにバラツキが
存在すると、低めのバンプ74は電極パッド30に接触でき
なくなるからである。しかしながら、上記した従来の製
造方法による限り、バンプ74の突出量はメッキ工程にお
ける電流密度分布や液流などにより、金属析出状態が影
響を受け、高精度で制御することは極めて困難であっ
た。
In order to perform the wafer level test by the probe 70, all the bumps must be formed.
74 and the electrode pad 30 must be in firm contact,
For that purpose, it is required that the height (projection amount) of the tip of each bump 74 (portion protruding from the surface of the thin film sheet 76) be uniform. This is because if there is variation in the height between the tips of the bumps 74, the lower bumps 74 cannot contact the electrode pads 30. However, as long as the above-described conventional manufacturing method is used, it is extremely difficult to control the protrusion amount of the bump 74 with high accuracy because the metal deposition state is affected by the current density distribution and the liquid flow in the plating process.

【0012】この発明は、従来のバンプ付き薄膜シート
の製造方法が抱える上記問題点を解決するために案出さ
れたものであり、各バンプの高さを容易に均一化するこ
とができる製造方法を実現することにより、バンプ付き
薄膜シートの歩留まりを向上させることを目的としてい
る。
The present invention has been devised in order to solve the above problems of the conventional method for manufacturing a thin film sheet with bumps, and a manufacturing method capable of easily making the height of each bump uniform. By realizing the above, it is intended to improve the yield of the thin film sheet with bumps.

【0013】[0013]

【課題を解決するための手段】上記の目的を達成するた
め、この発明に係るバンプ付き薄膜シートの第1の製造
方法は、第1の導電層、可撓性及び絶縁性を有する薄膜
シート、及び第2の導電層を備えた積層構造体に対し
て、第2の導電層から第1の導電層に到達する複数の凹
部を形成する工程と、上記第2の導電層側にメッキ処理
を施し、各凹部内に露出した第1の導電層と第2の導電
層間を電気的に接続するメッキ金属層を形成する工程
と、上記第1の導電層及びメッキ金属層の表面に、各凹
部に対応したレジストをそれぞれ形成する工程と、第1
の導電層側にエッチング処理を施し、レジストで被われ
ていない部分を除去することによって、薄膜シートの表
面から突出したバンプ先端部を複数形成する工程と、第
2の導電層側にエッチング処理を施し、レジストで被わ
れていない部分の少なくともメッキ金属層及び第2の導
電層を除去することによって、上記バンプ先端部と電気
的に接続されると共に、相互に絶縁されたバンプ後端部
を複数形成する工程とを備えたことを特徴としている。
In order to achieve the above object, a first method for manufacturing a thin film sheet with bumps according to the present invention comprises a first conductive layer, a thin film sheet having flexibility and insulation, And a step of forming a plurality of recesses that reach the first conductive layer from the second conductive layer in the laminated structure including the second conductive layer, and plating treatment on the second conductive layer side. And a step of forming a plated metal layer for electrically connecting the first conductive layer and the second conductive layer exposed in each recess, and each recess on the surface of the first conductive layer and the plated metal layer. And forming a resist corresponding to
Etching the conductive layer side and removing the portion not covered with the resist to form a plurality of bump tips protruding from the surface of the thin film sheet, and the second conductive layer side etching treatment. By removing at least the plated metal layer and the second conductive layer in the portion not covered with the resist, a plurality of bump rear end portions electrically connected to the bump front end portions and insulated from each other are provided. And a step of forming.

【0014】この製造方法によれば、第1の導電層に対
するエッチング処理を通じて個々のバンプ先端部が形成
されることとなり、その高さ(薄膜シート表面からの突
出量)は第1の導電層の厚さによって規定される。した
がって、第1の導電層の厚さを予め均一化しておけば、
形成される個々のバンプの高さを容易に制御することが
できる。具体的には、基準となるバンプ先端部の高さに
対して、個々のバンプ先端部の高さのバラツキを±10%
以下に抑えることが可能となる。
According to this manufacturing method, individual bump tips are formed by etching the first conductive layer, and the height (the amount of protrusion from the surface of the thin film sheet) of the first conductive layer is different from that of the first conductive layer. Specified by thickness. Therefore, if the thickness of the first conductive layer is made uniform in advance,
The height of each formed bump can be easily controlled. Specifically, the variation in the height of the individual bump tips is ± 10% of the reference bump height.
It becomes possible to suppress below.

【0015】上記第1の導電層としては、ステンレス、
ニッケル等の金属薄膜が該当する。また、第2の導電層
は、例えば銅薄膜によって構成される。上記可撓性及び
絶縁性を備えた薄膜シートは、例えばポリイミドや液晶
ポリマ、エポキシあるいはポリイミド樹脂含浸アラミド
不織布等によって構成される。上記メッキ金属層は、例
えばニッケルメッキや銅メッキによって構成される。こ
のメッキ処理後に、メッキ金属層の表面に対して研磨処
理を施し、平滑度の確保及び厚さの調整を行うことが望
ましい。上記凹部は、例えば、上記第2の導電層の表面
にレーザを照射し、第2の導電層及び薄膜シートを部分
的に除去することによって形成される。あるいは、上記
第2の導電層の表面に、薄膜シートに到達する複数の開
口部を形成してコンフォーマルマスクとなし、該コンフ
ォーマルマスクの表面にレーザを照射して各開口部に露
出した薄膜シートを除去することによって上記凹部を形
成してもよい。
As the first conductive layer, stainless steel,
A thin metal film such as nickel is applicable. The second conductive layer is made of, for example, a copper thin film. The thin film sheet having flexibility and insulation is made of, for example, polyimide, liquid crystal polymer, epoxy or polyimide resin impregnated aramid nonwoven fabric. The plated metal layer is formed by nickel plating or copper plating, for example. After this plating treatment, it is desirable to perform a polishing treatment on the surface of the plated metal layer to ensure smoothness and adjust the thickness. The recess is formed, for example, by irradiating the surface of the second conductive layer with a laser to partially remove the second conductive layer and the thin film sheet. Alternatively, a plurality of openings reaching the thin film sheet are formed on the surface of the second conductive layer to form a conformal mask, and the surface of the conformal mask is irradiated with laser to expose the thin film in each opening. The recess may be formed by removing the sheet.

【0016】また、この発明に係るバンプ付き薄膜シー
トの第2の製造方法は、可撓性及び絶縁性を有する薄膜
シートと、導電層とを備えた積層構造体に対して、薄膜
シートの表面から導電層に到達する凹部を複数形成する
工程と、上記薄膜シートの表面及び各凹部内面に導電性
薄膜または触媒層を形成する工程と、上記薄膜シート側
にメッキ処理を施し、上記導電性薄膜または触媒層を覆
うメッキ金属層を形成する工程と、上記導電層及びメッ
キ金属層の表面に、各凹部に対応したレジストをそれぞ
れ形成する工程と、上記導電層側にエッチング処理を施
し、レジストで被われていない部分を除去することによ
って、薄膜シートの表面から突出する複数のバンプ先端
部を形成する工程と、上記メッキ金属層側にエッチング
処理を施し、レジストで被われていない部分の少なくと
もメッキ金属層及び導電性薄膜または触媒層を除去する
ことによって、上記バンプ先端部と電気的に接続される
と共に、相互に絶縁された複数のバンプ後端部を形成す
る工程を備えている。
A second method of manufacturing a thin film sheet with bumps according to the present invention is a method for manufacturing a laminated structure including a thin film sheet having flexibility and insulation and a conductive layer. From the step of forming a plurality of recesses reaching the conductive layer, a step of forming a conductive thin film or a catalyst layer on the surface of the thin film sheet and the inner surface of each recess, the thin film sheet side is subjected to a plating treatment, the conductive thin film Alternatively, a step of forming a plated metal layer covering the catalyst layer, a step of forming a resist corresponding to each recess on the surface of the conductive layer and the plated metal layer, and an etching treatment on the conductive layer side, The step of forming a plurality of bump tips protruding from the surface of the thin film sheet by removing the uncovered portion, and the plating metal layer side are subjected to an etching treatment, By removing at least the plated metal layer and the conductive thin film or the catalyst layer in the portion not covered with the bumps, a plurality of bump rear ends electrically connected to the above bump front end and insulated from each other are formed. It has a forming process.

【0017】この製造方法によれば、導電層に対するエ
ッチング処理を通じて個々のバンプ先端部が形成される
こととなり、その高さ(突出量)は導電層の厚さによっ
て規定される。したがって、導電層の厚さを予め均一化
しておけば、形成される個々のバンプの高さを容易に制
御することができる。
According to this manufacturing method, individual bump tips are formed through the etching process on the conductive layer, and the height (protrusion amount) thereof is defined by the thickness of the conductive layer. Therefore, if the thickness of the conductive layer is made uniform in advance, the height of each formed bump can be easily controlled.

【0018】上記導電層は、例えばステンレス、ニッケ
ル等の金属によって構成される。上記可撓性及び絶縁性
を備えた薄膜シートは、例えばポリイミドや液晶ポリ
マ、エポキシあるいはポリイミド樹脂含浸アラミド不織
布等によって構成される。上記導電性薄膜としては、例
えばニッケルやロジウム、パラジウム、クロム等のスパ
ッタ膜や蒸着膜が該当し、上記メッキ金属層を電気メッ
キ法によって形成する場合に採択される。また、上記触
媒層は、例えばパラジウムによって構成され、上記メッ
キ金属層を無電解メッキ法によって形成する場合に採択
される。上記メッキ金属層は、例えばニッケルメッキや
銅メッキによって構成される。この場合も、メッキ処理
後にメッキ金属層の表面に対して研磨処理を施し、平滑
度の確保及び厚さの調整を行うことが望ましい。上記凹
部は、例えば、上記薄膜シートの表面にレーザを照射
し、これを部分的に除去することによって形成される。
The conductive layer is made of metal such as stainless steel or nickel. The thin film sheet having flexibility and insulation is made of, for example, polyimide, liquid crystal polymer, epoxy or polyimide resin impregnated aramid nonwoven fabric. The conductive thin film is, for example, a sputtered film or a deposited film of nickel, rhodium, palladium, chromium, or the like, and is adopted when the plated metal layer is formed by electroplating. The catalyst layer is made of palladium, for example, and is adopted when the plating metal layer is formed by electroless plating. The plated metal layer is formed by nickel plating or copper plating, for example. Also in this case, it is desirable to perform a polishing treatment on the surface of the plated metal layer after the plating treatment to secure the smoothness and adjust the thickness. The recess is formed, for example, by irradiating the surface of the thin film sheet with a laser and partially removing the laser.

【0019】この発明に係るバンプ付き薄膜シートの第
3の製造方法は、可撓性及び絶縁性を有する薄膜シート
と、導電層とを備えた積層構造体に対して、薄膜シート
の表面から導電層に到達する凹部を複数形成する工程
と、上記薄膜シートの表面及び各凹部内面に導電性薄膜
または触媒層を形成する工程と、上記導電層側にメッキ
処理を施し、必要な厚さを備えた第1のメッキ金属層を
形成する工程と、上記薄膜シート側にメッキ処理を施
し、上記導電性薄膜または触媒層を覆う第2のメッキ金
属層を形成する工程と、上記第1のメッキ金属層及び第
2のメッキ金属層の表面に、各凹部に対応したレジスト
をそれぞれ形成する工程と、上記第1のメッキ金属層側
にエッチング処理を施し、レジストで被われていない部
分の第1のメッキ金属層及び導電層を除去することによ
って、薄膜シートの表面から突出する複数のバンプ先端
部を形成する工程と、上記第2のメッキ金属層側にエッ
チング処理を施し、レジストで被われていない部分の少
なくとも第2のメッキ金属層及び導電性薄膜または触媒
層を除去することによって、上記バンプ先端部と電気的
に接続されると共に、相互に絶縁された複数のバンプ後
端部を形成する工程を備えている。
A third method of manufacturing a thin film sheet with bumps according to the present invention is a method for electrically conducting a laminated structure including a flexible and insulating thin film sheet and a conductive layer from the surface of the thin film sheet. A step of forming a plurality of recesses reaching the layer, a step of forming a conductive thin film or a catalyst layer on the surface of the thin film sheet and the inner surface of each recess, and a plating treatment on the conductive layer side to provide a necessary thickness. A step of forming a first plated metal layer, a step of performing a plating treatment on the thin film sheet side to form a second plated metal layer covering the conductive thin film or the catalyst layer, and the first plated metal Forming a resist corresponding to each recess on the surface of the layer and the second plated metal layer, and performing etching treatment on the first plated metal layer side to form a first portion of the portion not covered with the resist. Plated metal And a step of forming a plurality of bump tips protruding from the surface of the thin film sheet by removing the conductive layer, and at least a portion not covered with a resist by performing an etching process on the second plated metal layer side. And removing the second plated metal layer and the conductive thin film or the catalyst layer to form a plurality of bump rear ends that are electrically connected to the bump tips and are insulated from each other. There is.

【0020】この製造方法によれば、第1のメッキ金属
層及び導電層に対するエッチング処理を通じて個々のバ
ンプ先端部が形成されることとなり、その高さ(突出
量)は第1のメッキ金属層及び導電層の厚さによって規
定される。したがって、導電層の厚さを予め均一化して
おくと共に、第1のメッキ金属層の厚さを均一に形成す
ることにより、個々のバンプの高さを制御することがで
きる。第1のメッキ金属層は、導電層の表面全域に亘っ
て形成されるため、従来のようにバンプ毎にメッキ金属
を個別に成長させる方式に比べ、全体の厚さを制御し易
いといえる。また、メッキ金属層形成後に研磨処理を通
じて全体の厚さを均一化することも容易である。
According to this manufacturing method, the tip of each bump is formed through the etching process on the first plated metal layer and the conductive layer, and the height (protruding amount) of the first plated metal layer and the conductive layer is adjusted. It is defined by the thickness of the conductive layer. Therefore, the height of each bump can be controlled by making the thickness of the conductive layer uniform in advance and making the thickness of the first plated metal layer uniform. Since the first plated metal layer is formed over the entire surface of the conductive layer, it can be said that it is easier to control the total thickness as compared with the conventional method of individually growing the plated metal for each bump. It is also easy to make the entire thickness uniform through a polishing process after forming the plated metal layer.

【0021】上記導電層は、例えばステンレス、ニッケ
ル等の金属によって構成される。上記可撓性及び絶縁性
を備えた薄膜シートは、例えばポリイミドや液晶ポリ
マ、エポキシあるいはポリイミド樹脂含浸アラミド不織
布等によって構成される。上記導電性薄膜としては、例
えばニッケルやロジウム、パラジウム、クロム等のスパ
ッタ膜や蒸着膜が該当し、上記メッキ金属層を電気メッ
キ法によって形成する場合に採択される。また、上記触
媒層は、例えばパラジウムによって構成され、上記メッ
キ金属層を無電解メッキ法によって形成する場合に採択
される。上記メッキ金属層は、例えばニッケルメッキや
銅メッキによって構成される。この場合も、メッキ処理
後にメッキ金属層の表面に対して研磨処理を施し、平滑
度の確保及び厚さの調整を行うことが望ましい。上記凹
部は、例えば、上記薄膜シートの表面にレーザを照射
し、これを部分的に除去することによって形成される。
The conductive layer is made of a metal such as stainless steel or nickel. The thin film sheet having flexibility and insulation is made of, for example, polyimide, liquid crystal polymer, epoxy or polyimide resin impregnated aramid nonwoven fabric. The conductive thin film is, for example, a sputtered film or a deposited film of nickel, rhodium, palladium, chromium, or the like, and is adopted when the plated metal layer is formed by electroplating. The catalyst layer is made of palladium, for example, and is adopted when the plating metal layer is formed by electroless plating. The plated metal layer is formed by nickel plating or copper plating, for example. Also in this case, it is desirable to perform a polishing treatment on the surface of the plated metal layer after the plating treatment to secure the smoothness and adjust the thickness. The recess is formed, for example, by irradiating the surface of the thin film sheet with a laser and partially removing the laser.

【0022】この発明に係るバンプ付き薄膜シートは、
可撓性及び絶縁層を有する薄膜シートと、該薄膜シート
の一面側に配置された複数のバンプ先端部と、上記薄膜
シートの他面側に配置された複数のバンプ後端部とを備
え、各バンプ先端部と各バンプ後端部とが上記薄膜シー
トを貫通して電気的に導通されたバンプ付き薄膜シート
において、各バンプ先端部間の高さのバラツキが±10%
以下であることを特徴としている。
The thin film sheet with bumps according to the present invention is
A thin film sheet having a flexible and insulating layer, a plurality of bump tip portions arranged on one surface side of the thin film sheet, and a plurality of bump rear end portions arranged on the other surface side of the thin film sheet, In a thin film sheet with bumps in which the front end of each bump and the rear end of each bump penetrate through the thin film sheet and are electrically connected, the variation in height between the front ends of the bumps is ± 10%.
It is characterized by the following.

【0023】[0023]

【発明の実施の形態】図1は、この発明に係るカード型
プローブ10を示す部分断面図であり、セラミックやガラ
ス等の絶縁基板12の表面に導電パターン14を積層形成し
た配線基板16と、複数の導電粒子部18を備えた局在型異
方導電性ゴム板20と、バンプ付き薄膜シート22との積層
構造を備えている。バンプ付き薄膜シート22は、可撓性
及び絶縁性を備えたポリイミド等よりなる薄膜シート24
と、該薄膜シート24を貫通する形で配置された複数のバ
ンプ26を備えている。また、各バンプ26は、薄膜シート
24の一面から突出した導電性の先端部27と、薄膜シート
24を貫通して他面側に取り出された導電性の後端部28と
を備えている。各バンプの先端部27と後端部28間は、電
気的に接続されている。配線基板16の導電パターン14
と、異方導電性ゴム板20の導電粒子部18、及びバンプ26
間は、それぞれ電気的に接続されている。
1 is a partial cross-sectional view showing a card type probe 10 according to the present invention, which is a wiring board 16 having a conductive pattern 14 laminated on the surface of an insulating substrate 12 such as ceramic or glass. A laminated structure of a localized anisotropically conductive rubber plate 20 having a plurality of conductive particle portions 18 and a bumped thin film sheet 22 is provided. The bumped thin film sheet 22 is a thin film sheet 24 made of polyimide or the like having flexibility and insulation.
And a plurality of bumps 26 arranged so as to penetrate the thin film sheet 24. Each bump 26 is a thin film sheet.
Conductive tip 27 protruding from one side of 24 and thin film sheet
And a conductive rear end portion 28 that penetrates through 24 and is taken out to the other surface side. The front end portion 27 and the rear end portion 28 of each bump are electrically connected. Conductive pattern 14 on wiring board 16
And the conductive particle portion 18 of the anisotropic conductive rubber plate 20 and the bump 26.
The spaces are electrically connected to each other.

【0024】このプローブ10を用いてシリコンウェハ29
に対する検査を実施する際には、上記と同様、バンプ先
端部27をシリコンウェハ29上の電極パッド30に対向配置
させた後、シリコンウェハ29とプローブ10間を真空吸引
する。この結果、バンプ先端部27が各電極パッド30に圧
接し、テスタからの電気信号が導電パターン14、導電粒
子部18及びバンプ26を介して電極パッド30に供給され
る。このような真空圧接方式に代え、機械的圧接方式に
よってもバンプ26と電極パッド30間の接触状態を確保す
ることができる。
Using this probe 10, a silicon wafer 29
When performing the inspection on (1), similarly to the above, the bump tip portion 27 is arranged to face the electrode pad 30 on the silicon wafer 29, and then the silicon wafer 29 and the probe 10 are vacuum-sucked. As a result, the bump tip portion 27 is pressed against each electrode pad 30, and the electric signal from the tester is supplied to the electrode pad 30 via the conductive pattern 14, the conductive particle portion 18, and the bump 26. The contact state between the bumps 26 and the electrode pads 30 can be secured by a mechanical pressure welding method instead of the vacuum pressure welding method.

【0025】以下、図2〜10に従い、このバンプ付き
薄膜シート22の第1の製造方法について説明する。ま
ず、図2に示すように、ステンレスやニッケル等よりな
る第1の導電層32(厚さ:10〜100μm)と、薄膜シー
ト24(厚さ:10〜50μm)と、銅等よりなる第2の導電
層34(厚さ:5〜35μm)とを備えた三層構造体36を用
意する。第1の導電層32の表面は、予めブラスト処理等
を通じて粗面化されている。
The first method of manufacturing the thin film sheet 22 with bumps will be described below with reference to FIGS. First, as shown in FIG. 2, a first conductive layer 32 (thickness: 10 to 100 μm) made of stainless steel or nickel, a thin film sheet 24 (thickness: 10 to 50 μm), and a second conductive layer made of copper or the like. A three-layer structure 36 including the conductive layer 34 (thickness: 5 to 35 μm) is prepared. The surface of the first conductive layer 32 is roughened in advance by blasting or the like.

【0026】つぎに、図3に示すように、第2の導電層
34の表面にレーザビーム(例えばYAG第三高調波レー
ザ)を所定のパターンで照射し、第2の導電層34及び薄
膜シート24を部分的に除去する。この結果、第1の導電
層32に達する凹部(非貫通孔)38が複数形成される。こ
こで、必要に応じて凹部周縁のバリ処理工程や、凹部内
面に対するデスミア工程が実施される。
Next, as shown in FIG. 3, the second conductive layer
The surface of 34 is irradiated with a laser beam (for example, a YAG third harmonic laser) in a predetermined pattern to partially remove the second conductive layer 34 and the thin film sheet 24. As a result, a plurality of recesses (non-through holes) 38 reaching the first conductive layer 32 are formed. Here, if necessary, a burr processing step on the periphery of the recess and a desmearing step on the inner surface of the recess are performed.

【0027】つぎに、図4に示すように、導電層32の表
面にメッキレジスト層37を形成した後、第2の導電層34
側にメッキ処理を施し、凹部38の内面及び第2の導電層
34の表面にニッケル等よりなるメッキ金属層40を形成す
る。この際、凹部38内に析出したメッキ金属と第1の導
電層32とが、電気的に接続される。このメッキ処理に先
立ち、蒸着やスパッタリング等の手段によって、凹部38
の内面に導電膜を被着形成しておいてもよい。メッキ金
属層40の形成後、その表面にはCMP(ケミカル・メカニ
カル・ポリッシング)やラッピング等による研磨処理が
施され、表面の平滑度や厚さが調整される。つぎに、図
5に示すように、上記メッキ金属層40の表面に金メッキ
層42が形成される。この金メッキ層42は、異方導電性ゴ
ム板20の導電粒子部18との接触抵抗を低減する目的で形
成されるものであり、金を蒸着やスパッタリング等の手
法を用いて被着させてもよい。また、金以外の金属(例
えばロジウム、パラジウム等)をメッキ、蒸着、スパッ
タリング等の手法によってメッキ金属層40の表面に被着
させてもよい(以下同様)。
Next, as shown in FIG. 4, after the plating resist layer 37 is formed on the surface of the conductive layer 32, the second conductive layer 34 is formed.
The inner surface of the recess 38 and the second conductive layer are plated.
A plated metal layer 40 made of nickel or the like is formed on the surface of 34. At this time, the plated metal deposited in the recess 38 and the first conductive layer 32 are electrically connected. Prior to this plating process, the recess 38 is formed by means such as vapor deposition or sputtering.
A conductive film may be deposited on the inner surface of the. After the plated metal layer 40 is formed, the surface thereof is subjected to polishing treatment such as CMP (chemical mechanical polishing) or lapping to adjust the surface smoothness and thickness. Next, as shown in FIG. 5, a gold plating layer 42 is formed on the surface of the plating metal layer 40. The gold plating layer 42 is formed for the purpose of reducing the contact resistance with the conductive particle portion 18 of the anisotropically conductive rubber plate 20, and even if gold is deposited using a technique such as vapor deposition or sputtering. Good. Further, a metal other than gold (for example, rhodium, palladium, etc.) may be deposited on the surface of the plated metal layer 40 by a method such as plating, vapor deposition, and sputtering (the same applies hereinafter).

【0028】つぎに、上記メッキレジスト層37を剥離し
た後、図6に示すように、上記第1の導電層32の表面及
び金メッキ層42の表面に、フォトレジスト層44a,44b
が形成される。各フォトレジスト層44a,44bの表面に
は、図7に示すように、所定パターンの透光部を備えた
フォトマスク46a,46bが配置され、紫外線が照射され
る。この後、各フォトレジスト層44a,44bに対して現
像処理を施すことにより、図8に示すように、上記露光
処理によって感光した部分が残され、円形または矩形の
レジスト48a,48bが各凹部38に対応した位置に形成さ
れる。このレジスト48a,48bに対しては、所定温度で
の加熱処理が施される。なお、フォトレジスト44a,44
bとして、上記のように感光部が残されるネガ型を用い
る代わりに、感光部が除去されるポジ型を採用してもよ
い(以下同様)。
Next, after removing the plating resist layer 37, as shown in FIG. 6, photoresist layers 44a and 44b are formed on the surfaces of the first conductive layer 32 and the gold plating layer 42, respectively.
Is formed. As shown in FIG. 7, photomasks 46a and 46b having a light transmitting portion of a predetermined pattern are arranged on the surfaces of the photoresist layers 44a and 44b, and ultraviolet rays are irradiated. Thereafter, the photoresist layers 44a and 44b are subjected to a development process, so that the exposed portions are left by the exposure process and the circular or rectangular resists 48a and 48b are formed into the concave portions 38 as shown in FIG. Is formed at a position corresponding to. The resists 48a and 48b are heat-treated at a predetermined temperature. The photoresists 44a, 44
As b, instead of using the negative type in which the photosensitive portion remains as described above, a positive type in which the photosensitive portion is removed may be adopted (the same applies hereinafter).

【0029】つぎに、第1の導電層32側に対して所定の
エッチング処理を施し、図9に示すように、レジスト48
aで覆われていない部分を除去する。この結果、比較的
鋭利なエッジ部27aを備えた円錐台あるいは角錐台形状
のバンプ先端部27が、薄膜シート24の表面から多数突出
することとなる。また、金メッキ層42側に対しても所定
のエッチング処理を施し、図10に示すように、レジス
ト48bで覆われていない部分の金メッキ層42、メッキ金
属層40、第2の導電層34を除去する。この結果、相互に
絶縁されたバンプ後端部28が多数形成される。バンプ先
端部27とバンプ後端部28は電気的に接続されており、両
者によってバンプ26が形成される。最後に、バンプ先端
部27及び後端部28を覆うレジスト48a,48bを除去する
ことにより、バンプ付き薄膜シート22が完成する。な
お、バンプ先端部27の端面27bに対しては、必要に応じ
てエッチング等による表面粗化処理が施される。
Next, a predetermined etching treatment is applied to the first conductive layer 32 side, and as shown in FIG.
The part not covered with a is removed. As a result, a large number of truncated cone-shaped or truncated pyramid-shaped bump tips 27 having the relatively sharp edges 27a project from the surface of the thin film sheet 24. Further, the gold plating layer 42 side is also subjected to a predetermined etching treatment to remove the gold plating layer 42, the plating metal layer 40, and the second conductive layer 34 in the portions not covered with the resist 48b, as shown in FIG. To do. As a result, a large number of bump rear end portions 28 insulated from each other are formed. The bump front end portion 27 and the bump rear end portion 28 are electrically connected, and the bump 26 is formed by both. Finally, by removing the resists 48a and 48b covering the bump front end portion 27 and the rear end portion 28, the bumped thin film sheet 22 is completed. The end surface 27b of the bump tip 27 is subjected to surface roughening treatment such as etching, if necessary.

【0030】この製造方法によれば、各バンプ26の先端
部27の高さが第1の導電層32の厚さとして予め規定され
ており、従来のようにバンプ毎にメッキ金属を成長させ
て所定の高さを確保する方式とは異なるため、バンプ先
端部27の突出量を容易に制御することができる。
According to this manufacturing method, the height of the tip portion 27 of each bump 26 is previously defined as the thickness of the first conductive layer 32, and the plating metal is grown for each bump as in the conventional case. Since it is different from the method of ensuring a predetermined height, the amount of protrusion of the bump tip portion 27 can be easily controlled.

【0031】シリコンウェハ29上に形成された電極パッ
ド30は、一般にアルミニウムによって形成されており、
その表面には酸化膜(アルミナ)が形成されている。こ
のため、検査時にはバンプの先端部27が酸化膜を突き破
って電極パッド30に確実にコンタクトすることが求めら
れる。これに対し、上記製造方法によって得られたバン
プ先端部27は、粗面化された端面27bと鋭利なエッジ部
27aを備えているため、電極パッド30の表面酸化膜を容
易に砕壊することができる。
The electrode pad 30 formed on the silicon wafer 29 is generally made of aluminum,
An oxide film (alumina) is formed on the surface. Therefore, at the time of inspection, it is required that the tip end portion 27 of the bump pierces the oxide film and surely contacts the electrode pad 30. On the other hand, the bump tip portion 27 obtained by the above manufacturing method has a roughened end surface 27b and a sharp edge portion.
Since 27a is provided, the surface oxide film of the electrode pad 30 can be easily crushed.

【0032】上記凹部38の形成方法として、図11〜1
5に示すように、いわゆるコンフォーマルマスク法を用
いることもできる。この場合、まず図11に示すよう
に、第2の導電層34の表面にフォトレジスト層50が形成
されると共に、その表面に所定パターンの透光部を備え
たフォトマスク52が配置される。
As a method of forming the concave portion 38, as shown in FIGS.
As shown in FIG. 5, a so-called conformal mask method can also be used. In this case, first, as shown in FIG. 11, a photoresist layer 50 is formed on the surface of the second conductive layer 34, and a photomask 52 having a light transmitting portion having a predetermined pattern is arranged on the surface thereof.

【0033】つぎに、上記フォトマスク52の表面に対す
る露光処理及び現像処理が実行され、図12に示すよう
に、第2の導電層34の表面にレジスト54が形成される。
ここで、第2の導電層34側に対するエッチング処理を行
い、第2の導電層34におけるレジスト54に覆われていな
い部分を除去することにより、図13に示すように、薄
膜シート24に達する開口部56が多数形成される。この
後、レジスト54を除去することにより、図14に示すよ
うに、コンフォーマルマスク57が完成する。
Next, an exposure process and a development process are performed on the surface of the photomask 52, and a resist 54 is formed on the surface of the second conductive layer 34, as shown in FIG.
Here, an etching process is performed on the second conductive layer 34 side to remove a portion of the second conductive layer 34 which is not covered with the resist 54, thereby opening the thin film sheet 24 as shown in FIG. Many parts 56 are formed. After that, the resist 54 is removed to complete the conformal mask 57 as shown in FIG.

【0034】このコンフォーマルマスク57表面にエキシ
マ等のレーザビームを照射すると、図15に示すよう
に、開口部56内に露出した薄膜シート24が部分的に除去
され、開口部56と連通する凹部58が形成される。後は、
図4〜図10の工程を辿ることにより、バンプ付き薄膜
シート22が完成する。
When the surface of the conformal mask 57 is irradiated with a laser beam such as an excimer, as shown in FIG. 15, the thin film sheet 24 exposed in the opening 56 is partially removed, and a recess communicating with the opening 56 is formed. 58 is formed. After that,
By following the steps of FIGS. 4 to 10, the thin film sheet 22 with bumps is completed.

【0035】また、図11〜図14と同様の手順で第2
の導電層34をエッチングして開口部56を形成した後に、
レーザビームを用いる代わりに、ヒドラジン等の薬剤を
用いたケミカルエッチングやプラズマエッチングによっ
て薄膜シート24を部分的に除去することにより、凹部58
を形成することもできる(図示省略)。
In addition, the second procedure is performed in the same manner as in FIGS.
After forming the opening 56 by etching the conductive layer 34 of
Instead of using the laser beam, the recess 58 is formed by partially removing the thin film sheet 24 by chemical etching or plasma etching using a chemical such as hydrazine.
Can also be formed (not shown).

【0036】以下、図16〜図23に従い、このバンプ
付き薄膜シート22の第2の製造方法について説明する。
まず、図16に示すように、ステンレスやニッケル等よ
りなる導電層32(厚さ:10〜100μm)と、薄膜シート2
4(厚さ:10〜50μm)とを備えた二層構造体59を用意
する。導電層32の表面は、予めブラスト処理等を通じて
粗面化されている。
A second method of manufacturing the bumped thin film sheet 22 will be described below with reference to FIGS.
First, as shown in FIG. 16, a conductive layer 32 (thickness: 10 to 100 μm) made of stainless steel or nickel, and a thin film sheet 2
4 (thickness: 10 to 50 μm) is prepared. The surface of the conductive layer 32 is roughened in advance by blasting or the like.

【0037】つぎに、図17に示すように、薄膜シート
24の表面にレーザビーム(YAG第三高調波レーザ)を所
定のパターンで照射し、薄膜シート24を部分的に除去す
る。この結果、導電層32に達する凹部(非貫通孔)60が
複数形成される。ここで、必要に応じて凹部周縁のバリ
処理工程や、凹部内面に対するデスミア工程が実施され
る。
Next, as shown in FIG. 17, a thin film sheet
The thin film sheet 24 is partially removed by irradiating the surface of 24 with a laser beam (YAG third harmonic laser) in a predetermined pattern. As a result, a plurality of recesses (non-through holes) 60 reaching the conductive layer 32 are formed. Here, if necessary, a burr processing step on the periphery of the recess and a desmearing step on the inner surface of the recess are performed.

【0038】つぎに、図18に示すように、薄膜シート
24側にスパッタリング処理を施し、ニッケル等よりなる
スパッタ膜61を形成する。この結果、薄膜シート24の表
面、及び凹部60の内面(導電層32の露出面を含む)は、
スパッタ膜61によって被覆される。つぎに、図19に示
すように、導電層32の表面にメッキレジスト層62を形成
した後、薄膜シート24側にメッキ処理を施し、凹部60の
内面及び薄膜シート24の表面を覆うスパッタ膜61上に、
ニッケル等よりなるメッキ金属層63を形成する。この
際、凹部60内に析出したメッキ金属と導電層32とが、ス
パッタ膜61を介して電気的に接続される。メッキ金属層
63の形成後、その表面には所定の研磨処理が施され、表
面の平滑度や厚さが調整される。図20に示すように、
上記メッキ金属層63の表面には、さらに金メッキ層42が
形成される。
Next, as shown in FIG. 18, a thin film sheet
A sputtering process is performed on the 24 side to form a sputtered film 61 made of nickel or the like. As a result, the surface of the thin film sheet 24 and the inner surface of the recess 60 (including the exposed surface of the conductive layer 32) are
Covered by sputtered film 61. Next, as shown in FIG. 19, after forming a plating resist layer 62 on the surface of the conductive layer 32, a plating process is performed on the thin film sheet 24 side to cover the inner surface of the recess 60 and the surface of the thin film sheet 24 with the sputtered film 61. above,
A plated metal layer 63 made of nickel or the like is formed. At this time, the plated metal deposited in the recess 60 and the conductive layer 32 are electrically connected via the sputtered film 61. Plated metal layer
After forming 63, the surface is subjected to a predetermined polishing treatment to adjust the surface smoothness and thickness. As shown in FIG.
A gold plating layer 42 is further formed on the surface of the plating metal layer 63.

【0039】つぎに、上記メッキレジスト層62を剥離し
た後、図21に示すように、上記第1の導電層32の表面
及び金メッキ層42の表面にフォトレジスト層44a,44b
が形成される。各フォトレジスト層44a,44bの表面に
は、所定パターンの透光部を備えたフォトマスク46a,
46bが配置され、紫外線が照射される。この後、各フォ
トレジスト層44a,44bに対して現像処理を施すことに
より、図22に示すように、上記露光処理によって感光
した部分が残され、円形または矩形のレジスト48a,48
bが各凹部60に対応した位置に形成される。このレジス
ト48a,48bに対しては、所定温度での加熱処理が施さ
れる。
Next, after removing the plating resist layer 62, as shown in FIG. 21, photoresist layers 44a and 44b are formed on the surfaces of the first conductive layer 32 and the gold plating layer 42, respectively.
Is formed. On the surface of each photoresist layer 44a, 44b, a photomask 46a provided with a light transmitting portion of a predetermined pattern,
46b is arranged and is irradiated with ultraviolet rays. After that, by developing the photoresist layers 44a and 44b, as shown in FIG. 22, the portions exposed by the above exposure process are left, and the circular or rectangular resists 48a and 48b are left.
b is formed at a position corresponding to each recess 60. The resists 48a and 48b are heat-treated at a predetermined temperature.

【0040】つぎに、導電層32側に対して所定のエッチ
ング処理を施し、図23に示すように、レジスト48aで
覆われていない部分を除去する。この結果、比較的鋭利
なエッジ部27aを備えた円錐台または角錐台形状のバン
プ先端部27が、薄膜シート24の表面から多数突出するこ
ととなる。また、金メッキ層42側に対しても所定のエッ
チング処理を施し、レジスト48bで覆われていない部分
の金メッキ層42、メッキ金属層63、及びスパッタ膜61を
除去する。この結果、相互に絶縁されたバンプ後端部28
が複数形成される。バンプ先端部27とバンプ後端部28は
電気的に接続されており、両者によってバンプ26が形成
される。最後に、バンプ先端部27及び後端部28を覆うレ
ジスト48a,48bを除去することにより、バンプ付き薄
膜シート22が完成する。バンプ先端部27の端面27bに対
しては、必要に応じてエッチング等による表面粗化処理
が施される。
Next, the conductive layer 32 side is subjected to a predetermined etching treatment to remove the portion not covered with the resist 48a, as shown in FIG. As a result, a large number of truncated cone-shaped or truncated pyramid-shaped bump tips 27 having the relatively sharp edges 27a project from the surface of the thin film sheet 24. Further, the gold plating layer 42 side is also subjected to a predetermined etching treatment to remove the gold plating layer 42, the plating metal layer 63, and the sputter film 61 in the portions not covered with the resist 48b. This results in bump rear ends 28 that are isolated from each other.
Are formed in plural. The bump front end portion 27 and the bump rear end portion 28 are electrically connected, and the bump 26 is formed by both. Finally, by removing the resists 48a and 48b covering the bump front end portion 27 and the rear end portion 28, the bumped thin film sheet 22 is completed. An end surface 27b of the bump tip portion 27 is subjected to surface roughening treatment such as etching, if necessary.

【0041】この製造方法によれば、各バンプ26の先端
部27の高さが導電層32の厚さとして予め規定されてお
り、従来のようにバンプ毎にメッキ金属を成長させて所
定の高さを確保する方式とは異なるため、バンプ先端部
27の突出量を容易に均一化することができる。
According to this manufacturing method, the height of the tip end portion 27 of each bump 26 is previously defined as the thickness of the conductive layer 32, and the plating metal is grown for each bump as in the conventional case, and the predetermined height is obtained. Since it is different from the method to secure the
The amount of protrusion of 27 can be easily made uniform.

【0042】以下、図24〜図31に従い、バンプ付き
薄膜シート22の第3の製造方法について説明する。ま
ず、図24に示すように、薄膜シート24(厚さ:10〜50
μm)の表面に、銅やステンレス、ニッケル等よりなる
導電層64(厚さ:5〜35μm)を被着形成させた二層構
造体65を用意する。
A third method of manufacturing the thin film sheet 22 with bumps will be described below with reference to FIGS. First, as shown in FIG. 24, the thin film sheet 24 (thickness: 10 to 50
A two-layer structure 65 is prepared by depositing a conductive layer 64 (thickness: 5 to 35 μm) made of copper, stainless steel, nickel or the like on the surface of (μm).

【0043】つぎに、図25に示すように、薄膜シート
24の表面にレーザビーム(例えばYAG第三高調波レー
ザ)を所定のパターンで照射し、薄膜シート24を部分的
に除去する。この結果、金属薄膜に達する凹部(非貫通
孔)60が複数形成される。ここで、必要に応じて凹部周
縁のバリ処理工程や、凹部内面に対するデスミア工程が
実施される。
Next, as shown in FIG. 25, a thin film sheet
The thin film sheet 24 is partially removed by irradiating the surface of 24 with a laser beam (eg, YAG third harmonic laser) in a predetermined pattern. As a result, a plurality of recesses (non-through holes) 60 reaching the metal thin film are formed. Here, if necessary, a burr processing step on the periphery of the recess and a desmearing step on the inner surface of the recess are performed.

【0044】つぎに、図26に示すように、薄膜シート
24側にスパッタリング処理を施し、ニッケル等よりなる
スパッタ膜61を形成する。つぎに、図27に示すよう
に、導電層64側にメッキ処理を施し、ニッケル等よりな
る第1のメッキ金属層66を所定の厚さに形成する。ま
た、薄膜シート24側にもメッキ処理を施し、凹部60の内
面及び薄膜シート24の表面を覆うスパッタ膜61上に、ニ
ッケル等よりなる第2のメッキ金属層67を形成する。こ
の際、凹部60内に析出したメッキ金属と導電層64とが、
スパッタ膜61を介して電気的に接続される。第1のメッ
キ金属層66及び第2のメッキ金属層67の形成後、それぞ
れの表面には所定の研磨処理が施され、表面の平滑度や
厚さが調整される。図28に示すように、第2のメッキ
金属層67の表面には金メッキ層42が形成される。
Next, as shown in FIG. 26, a thin film sheet
A sputtering process is performed on the 24 side to form a sputtered film 61 made of nickel or the like. Next, as shown in FIG. 27, the conductive layer 64 side is plated to form a first plated metal layer 66 of nickel or the like with a predetermined thickness. Further, the thin film sheet 24 side is also plated to form a second plated metal layer 67 of nickel or the like on the sputtered film 61 covering the inner surface of the recess 60 and the surface of the thin film sheet 24. At this time, the plating metal deposited in the recess 60 and the conductive layer 64,
It is electrically connected via the sputtered film 61. After forming the first plated metal layer 66 and the second plated metal layer 67, the respective surfaces are subjected to a predetermined polishing treatment to adjust the smoothness and thickness of the surfaces. As shown in FIG. 28, a gold plating layer 42 is formed on the surface of the second plating metal layer 67.

【0045】つぎに、図29に示すように、第1のメッ
キ金属層66の表面及び金メッキ層42の表面に、フォトレ
ジスト層44a,44bが形成される。各フォトレジスト層
44a,44bの表面には、所定パターンの透光部を備えた
フォトマスク46a,46bが配置され、紫外線が照射され
る。この後、各フォトレジスト層44a,44bに対して現
像処理を施すことにより、図30に示すように、上記露
光処理によって感光した部分が残され、円形または矩形
のレジスト48a,48bが各凹部60に対応した位置に形成
される。このレジスト48a,48bに対しては、所定温度
での加熱処理が施される。
Next, as shown in FIG. 29, photoresist layers 44a and 44b are formed on the surface of the first plated metal layer 66 and the surface of the gold plated layer 42. Each photoresist layer
Photomasks 46a and 46b each having a light transmitting portion having a predetermined pattern are arranged on the surfaces of 44a and 44b, and are irradiated with ultraviolet rays. Thereafter, by performing a developing process on each of the photoresist layers 44a and 44b, as shown in FIG. 30, the portions exposed by the above exposure process are left, and the circular or rectangular resists 48a and 48b are formed into the concave portions 60. Is formed at a position corresponding to. The resists 48a and 48b are heat-treated at a predetermined temperature.

【0046】つぎに、第1のメッキ金属層66側に対して
所定のエッチング処理を施し、図31に示すように、レ
ジスト48aで覆われていない部分の第1のメッキ金属層
66及び導電層64を除去する。この結果、比較的鋭利なエ
ッジ部27aを備えた円錐台または角錐台形状のバンプ先
端部27が、薄膜シート24の表面から多数突出することと
なる。また、金メッキ層42側に対しても所定のエッチン
グ処理を施し、レジスト48bで覆われていない部分の金
メッキ層42、第2のメッキ金属層67、及びスパッタ膜61
を除去する。この結果、相互に絶縁されたバンプ後端部
28が多数形成される。最後に、バンプ先端部27及び後端
部28を覆うレジスト48a,48bを除去することにより、
バンプ付き薄膜シート22が完成する。バンプ先端部27の
端面27bに対しては、必要に応じてエッチング等による
表面粗化処理が施される。
Next, the first plating metal layer 66 side is subjected to a predetermined etching treatment, and as shown in FIG. 31, a portion of the first plating metal layer which is not covered with the resist 48a.
66 and the conductive layer 64 are removed. As a result, a large number of truncated cone-shaped or truncated pyramid-shaped bump tips 27 having the relatively sharp edges 27a project from the surface of the thin film sheet 24. Further, the gold plating layer 42 side is also subjected to a predetermined etching treatment so that the gold plating layer 42, the second plating metal layer 67, and the sputter film 61 which are not covered with the resist 48b are formed.
To remove. As a result, the back ends of the bumps are
Many 28 are formed. Finally, by removing the resists 48a and 48b covering the bump front end portion 27 and the rear end portion 28,
The bumped thin film sheet 22 is completed. An end surface 27b of the bump tip portion 27 is subjected to surface roughening treatment such as etching, if necessary.

【0047】この製造方法によれば、導電層64の厚さプ
ラス第1のメッキ金属層66の厚さによって各バンプ26の
先端部27の高さが決まることとなる。そして、第1のメ
ッキ金属層66は導電層64の表面全域に亘って形成される
ため、従来のようにバンプ毎にメッキ金属を個別に成長
させる方式に比べ、全体の厚さを制御し易く、最終的な
バンプ先端部27の突出量も容易に均一化することができ
る。
According to this manufacturing method, the height of the tip portion 27 of each bump 26 is determined by the thickness of the conductive layer 64 plus the thickness of the first plated metal layer 66. Since the first plated metal layer 66 is formed over the entire surface of the conductive layer 64, it is easier to control the total thickness as compared with the conventional method of individually growing the plated metal for each bump. The final protrusion amount of the bump tip portion 27 can be easily made uniform.

【0048】上記のように、フォトレジスト44a,44b
に対して露光処理及び現像処理を施すことによってレジ
スト48a,48bを形成する代わりに(図7、図21、図
29参照)、エキシマレーザをフォトレジスト44a,44
bに対して所定のパターンで照射することにより、必要
な寸法・形状を備えたレジストを形成してもよい。
As described above, the photoresists 44a, 44b
Instead of forming the resists 48a and 48b by subjecting the resists to an exposure process and a development process (see FIGS. 7, 21, and 29), an excimer laser is used as the photoresists 44a, 44.
A resist having a required size and shape may be formed by irradiating b with a predetermined pattern.

【0049】また、図5、図20、図28に示したよう
に、上記にあっては金メッキ層42を比較的早い段階でメ
ッキ金属層40,63,67の表面に形成しておき、バンプ後
端部28の形成過程におけるエッチング処理を通じてメッ
キ金属層40,63,67と共に金メッキ層42を部分的に除去
する例を説明したが(図10、図23、図31参照)、
バンプ後端部28の形成後に金メッキ層42を形成すること
も可能である。図32はその一例を示すものであり、第
1の製造方法に準じてバンプ先端部27及び後端部28を備
えたバンプ付き薄膜シート22を形成した後、薄膜シート
24の表面に各バンプ先端部27を覆うメッキ用電極薄膜68
を被着形成する。このメッキ用電極薄膜68は、銅等のス
パッタ膜や蒸着膜によって構成される。つぎに、電気メ
ッキ法によってバンプ後端部28側に金メッキ層42をそれ
ぞれ形成する。最後に、上記メッキ用電極薄膜68を除去
する。あるいは、図示は省略したが、各バンプ後端部28
間に薄膜シート24の表面を覆うレジストを形成した後、
無電解メッキ法によってバンプ後端部28の表面に金メッ
キ層42をそれぞれ形成した後、上記レジストを剥離する
ように構成してもよい。
Further, as shown in FIGS. 5, 20, and 28, in the above, the gold plating layer 42 is formed on the surfaces of the plating metal layers 40, 63, 67 at a relatively early stage, and bumps are formed. The example of partially removing the gold plating layer 42 together with the plating metal layers 40, 63, 67 through the etching process in the process of forming the rear end portion 28 has been described (see FIGS. 10, 23 and 31).
It is also possible to form the gold plating layer 42 after forming the bump rear end portion 28. FIG. 32 shows an example of the thin film sheet 22 after forming a thin film sheet 22 with bumps having a bump front end portion 27 and a rear end portion 28 according to the first manufacturing method.
Electrode thin film for plating 68 that covers the tip 27 of each bump on the surface of 24
Are formed. The electrode thin film 68 for plating is composed of a sputtered film or a deposited film of copper or the like. Next, a gold plating layer 42 is formed on the bump rear end 28 side by electroplating. Finally, the plating electrode thin film 68 is removed. Alternatively, although not shown, each bump rear end portion 28
After forming a resist covering the surface of the thin film sheet 24 between,
The resist may be peeled off after the gold plating layers 42 are formed on the surfaces of the bump rear ends 28 by electroless plating, respectively.

【0050】上記製造方法によって得られたバンプ付き
薄膜シート22は、ウェハ・レベル・テスト用のプローブ
10に利用が限定されるものではなく、例えば液晶パネル
における画素チェック用のプローブにも応用可能であ
る。
The thin film sheet with bumps 22 obtained by the above manufacturing method is a probe for wafer level test.
The use is not limited to 10 and can be applied to, for example, a probe for checking pixels in a liquid crystal panel.

【0051】[0051]

【発明の効果】この発明に係るバンプ付き薄膜シートの
第1の製造方法によれば、第1の導電層に対するエッチ
ング処理を通じて薄膜シートの表面から突出したバンプ
先端部が形成されるものであり、各バンプ先端部の突出
量は第1の導電層の厚さによって規定されることとな
る。このため、第1の導電層の厚さを予め均一化してお
くことにより、形成される個々のバンプ先端部の突出量
を容易に制御することが可能となる。
According to the first method of manufacturing a thin film sheet with bumps according to the present invention, the bump tips protruding from the surface of the thin film sheet are formed through the etching treatment on the first conductive layer. The amount of protrusion at the tip of each bump is defined by the thickness of the first conductive layer. Therefore, by making the thickness of the first conductive layer uniform in advance, it becomes possible to easily control the amount of protrusion of each bump tip formed.

【0052】この発明に係るバンプ付き薄膜シートの第
2の製造方法によれば、導電層に対するエッチング処理
を通じて薄膜シートの表面から突出するバンプ先端部が
形成されるものであり、その突出量は導電層の厚さによ
って規定されることとなる。このため、導電層の厚さを
予め均一化しておくことにより、個々のバンプ先端部の
突出量を容易に制御することが可能となる。
According to the second method for manufacturing a thin film sheet with bumps according to the present invention, the tip of the bump protruding from the surface of the thin film sheet is formed by etching the conductive layer. It will be defined by the layer thickness. Therefore, by making the thickness of the conductive layer uniform in advance, it is possible to easily control the protrusion amount of each bump tip.

【0053】この発明に係るバンプ付き薄膜シートの第
3の製造方法によれば、第1のメッキ金属層及び導電層
に対するエッチング処理を通じて薄膜シートの表面から
突出するバンプ先端部が形成されるものであり、その突
出量は第1のメッキ金属層及び導電層の厚さによって規
定されることとなる。このため、導電層の厚さを予め均
一化しておくと共に、第1のメッキ金属層の厚さを均一
に形成することにより、個々のバンプ先端部の突出量を
容易に制御することが可能となる。
According to the third method of manufacturing a thin film sheet with bumps according to the present invention, the tip of the bump protruding from the surface of the thin film sheet is formed through the etching treatment on the first plated metal layer and the conductive layer. The protrusion amount is defined by the thicknesses of the first plated metal layer and the conductive layer. Therefore, by making the thickness of the conductive layer uniform in advance and making the thickness of the first plated metal layer uniform, it is possible to easily control the protrusion amount of each bump tip. Become.

【0054】この発明に係るバンプ付き薄膜シートによ
れば、各バンプ先端部間の高さのバラツキが±10%以下
に抑えられているため、これを配線基板及び局在型異方
導電性ゴム板と組み合わせてカード型プローブを構成す
れば、全てのバンプ先端部をシリコンウェハ上の電極パ
ッドに対して確実に接触させることが可能となる。
According to the thin film sheet with bumps of the present invention, the variation in height between the tip portions of the bumps is suppressed to ± 10% or less. If a card-type probe is constructed by combining it with a plate, it becomes possible to surely bring all the bump tips into contact with the electrode pads on the silicon wafer.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係るカード型プローブの一例を示す
部分断面図である。
FIG. 1 is a partial cross-sectional view showing an example of a card type probe according to the present invention.

【図2】上記カード型プローブの構成部材であるバンプ
付き薄膜シートの第1の製造工程を示す部分断面図であ
る。
FIG. 2 is a partial cross-sectional view showing a first manufacturing process of a thin film sheet with bumps which is a constituent member of the card type probe.

【図3】バンプ付き薄膜シートの第1の製造工程を示す
部分断面図である。
FIG. 3 is a partial cross-sectional view showing a first manufacturing process of a thin film sheet with bumps.

【図4】バンプ付き薄膜シートの第1の製造工程を示す
部分断面図である。
FIG. 4 is a partial cross-sectional view showing a first manufacturing process of a thin film sheet with bumps.

【図5】バンプ付き薄膜シートの第1の製造工程を示す
部分断面図である。
FIG. 5 is a partial cross-sectional view showing a first manufacturing process of a bumped thin film sheet.

【図6】バンプ付き薄膜シートの第1の製造工程を示す
部分断面図である。
FIG. 6 is a partial cross-sectional view showing a first manufacturing process of a bumped thin film sheet.

【図7】バンプ付き薄膜シートの第1の製造工程を示す
部分断面図である。
FIG. 7 is a partial cross-sectional view showing a first manufacturing process of a bumped thin film sheet.

【図8】バンプ付き薄膜シートの第1の製造工程を示す
部分断面図である。
FIG. 8 is a partial cross-sectional view showing a first manufacturing process of a bumped thin film sheet.

【図9】バンプ付き薄膜シートの第1の製造工程を示す
部分断面図である。
FIG. 9 is a partial cross-sectional view showing a first manufacturing process of a bumped thin film sheet.

【図10】バンプ付き薄膜シートの第1の製造工程を示
す部分断面図である。
FIG. 10 is a partial cross-sectional view showing a first manufacturing process of a bumped thin film sheet.

【図11】コンフォーマルマスクの形成過程を示す部分
断面図である。
FIG. 11 is a partial cross-sectional view showing the process of forming a conformal mask.

【図12】コンフォーマルマスクの形成過程を示す部分
断面図である。
FIG. 12 is a partial cross-sectional view showing the process of forming a conformal mask.

【図13】コンフォーマルマスクの形成過程を示す部分
断面図である。
FIG. 13 is a partial cross-sectional view showing the process of forming a conformal mask.

【図14】コンフォーマルマスクの形成過程を示す部分
断面図である。
FIG. 14 is a partial cross-sectional view showing the process of forming a conformal mask.

【図15】コンフォーマルマスクの形成過程を示す部分
断面図である。
FIG. 15 is a partial cross-sectional view showing the process of forming a conformal mask.

【図16】バンプ付き薄膜シートの第2の製造工程を示
す部分断面図である。
FIG. 16 is a partial cross-sectional view showing the second manufacturing process of the bumped thin film sheet.

【図17】バンプ付き薄膜シートの第2の製造工程を示
す部分断面図である。
FIG. 17 is a partial cross-sectional view showing the second manufacturing process of the bumped thin film sheet.

【図18】バンプ付き薄膜シートの第2の製造工程を示
す部分断面図である。
FIG. 18 is a partial cross-sectional view showing the second manufacturing process of the thin film sheet with bumps.

【図19】バンプ付き薄膜シートの第2の製造工程を示
す部分断面図である。
FIG. 19 is a partial cross-sectional view showing a second manufacturing step of a thin film sheet with bumps.

【図20】バンプ付き薄膜シートの第2の製造工程を示
す部分断面図である。
FIG. 20 is a partial cross-sectional view showing a second manufacturing step of a bumped thin film sheet.

【図21】バンプ付き薄膜シートの第2の製造工程を示
す部分断面図である。
FIG. 21 is a partial cross-sectional view showing a second manufacturing step of a bumped thin film sheet.

【図22】バンプ付き薄膜シートの第2の製造工程を示
す部分断面図である。
FIG. 22 is a partial cross-sectional view showing the second manufacturing step of the bumped thin film sheet.

【図23】バンプ付き薄膜シートの第2の製造工程を示
す部分断面図である。
FIG. 23 is a partial cross-sectional view showing the second manufacturing process of the bumped thin film sheet.

【図24】バンプ付き薄膜シートの第3の製造工程を示
す部分断面図である。
FIG. 24 is a partial cross-sectional view showing the third manufacturing process of the thin film sheet with bumps.

【図25】バンプ付き薄膜シートの第3の製造工程を示
す部分断面図である。
FIG. 25 is a partial cross-sectional view showing the third manufacturing process of the bumped thin film sheet.

【図26】バンプ付き薄膜シートの第3の製造工程を示
す部分断面図である。
FIG. 26 is a partial cross-sectional view showing the third manufacturing step of the bumped thin film sheet.

【図27】バンプ付き薄膜シートの第3の製造工程を示
す部分断面図である。
FIG. 27 is a partial cross-sectional view showing a third manufacturing step of a thin film sheet with bumps.

【図28】バンプ付き薄膜シートの第3の製造工程を示
す部分断面図である。
FIG. 28 is a partial cross-sectional view showing the third manufacturing process of a bumped thin film sheet.

【図29】バンプ付き薄膜シートの第3の製造工程を示
す部分断面図である。
FIG. 29 is a partial cross-sectional view showing the third manufacturing process of a thin film sheet with bumps.

【図30】バンプ付き薄膜シートの第3の製造工程を示
す部分断面図である。
FIG. 30 is a partial cross-sectional view showing the third manufacturing process of the thin film sheet with bumps.

【図31】バンプ付き薄膜シートの第3の製造工程を示
す部分断面図である。
FIG. 31 is a partial cross-sectional view showing the third manufacturing process of a thin film sheet with bumps.

【図32】バンプ付き薄膜シートの第1の製造工程にお
ける変更例を示す部分断面図である。
FIG. 32 is a partial cross-sectional view showing a modified example of the first manufacturing process of the thin film sheet with bumps.

【図33】従来のカード型プローブの一例を示す部分断
面図である。
FIG. 33 is a partial cross-sectional view showing an example of a conventional card type probe.

【図34】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
FIG. 34 is a partial cross-sectional view showing a conventional manufacturing process of a thin film sheet with bumps.

【図35】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
FIG. 35 is a partial cross-sectional view showing a conventional manufacturing process of a bumped thin film sheet.

【図36】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
FIG. 36 is a partial cross-sectional view showing a conventional manufacturing process of a thin film sheet with bumps.

【図37】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
FIG. 37 is a partial cross-sectional view showing a conventional manufacturing process of a thin film sheet with bumps.

【図38】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
FIG. 38 is a partial cross-sectional view showing a conventional manufacturing process of a thin film sheet with bumps.

【図39】バンプ付き薄膜シートの従来の製造工程を示
す部分断面図である。
FIG. 39 is a partial cross-sectional view showing a conventional manufacturing process of a thin film sheet with bumps.

【符号の説明】[Explanation of symbols]

10 カード型プローブ 12 絶縁基板 14 導電パターン 16 配線基板 18 導電粒子部 20 局在型異方導電性ゴム板 22 バンプ付き薄膜シート 24 薄膜シート 26 バンプ 27 バンプの先端部 27a エッジ部 27b 端面 28 バンプの後端部 29 シリコンウェハ 30 電極パッド 32 第1の導電層 34 第2の導電層 36 三層構造体 37 メッキレジスト層 38 凹部 40 メッキ金属層 42 金メッキ層 44a,44b フォトレジスト層 46a,46b フォトマスク 48a,48b レジスト 50 フォトレジスト層 52 フォトマスク 54 レジスト 57 コンフォーマルマスク 59 二層構造体 60 凹部 61 スパッタ膜 62 メッキレジスト層 63 メッキ金属層 64 導電層 65 二層構造体 66 第1のメッキ金属層 67 第2のメッキ金属層 68 メッキ用電極薄膜 10 card type probe 12 Insulation board 14 Conductive pattern 16 wiring board 18 Conductive particle part 20 Localized anisotropic conductive rubber plate 22 Thin film sheet with bumps 24 thin film sheet 26 bumps 27 Tip of bump 27a Edge part 27b End face 28 Rear end of bump 29 Silicon wafer 30 electrode pad 32 First conductive layer 34 Second conductive layer 36 three-layer structure 37 Plating resist layer 38 recess 40 plated metal layer 42 gold plated layer 44a, 44b Photoresist layer 46a, 46b Photomask 48a, 48b resist 50 photoresist layer 52 photo mask 54 Resist 57 Conformal mask 59 two-layer structure 60 recess 61 Sputtered film 62 Plating resist layer 63 plated metal layer 64 Conductive layer 65 two-layer structure 66 First plated metal layer 67 Second plated metal layer 68 Electrode thin film for plating

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柏木 正敏 千葉県袖ヶ浦市長浦580番地32 三井化学 株式会社内 (72)発明者 森田 守次 千葉県袖ヶ浦市長浦580番地32 三井化学 株式会社内 Fターム(参考) 2G011 AA10 AA11 AB06 AB08 AC14 AE03 AF07 4M106 AA01 BA01 BA14 CA56 CA70 DD03 DD09 DD10 DD15    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Masatoshi Kashiwagi             32 Mitsui Chemicals, 580 Nagaura, Sodegaura City, Chiba Prefecture             Within the corporation (72) Inventor Moriji Moriji             32 Mitsui Chemicals, 580 Nagaura, Sodegaura City, Chiba Prefecture             Within the corporation F-term (reference) 2G011 AA10 AA11 AB06 AB08 AC14                       AE03 AF07                 4M106 AA01 BA01 BA14 CA56 CA70                       DD03 DD09 DD10 DD15

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】第1の導電層と、可撓性及び絶縁性を有す
る薄膜シートと、第2の導電層とを備えた積層構造体に
対して、第2の導電層から第1の導電層に到達する複数
の凹部を形成する工程と、 上記第2の導電層側にメッキ処理を施し、各凹部内に露
出した第1の導電層と第2の導電層間を電気的に接続す
るメッキ金属層を形成する工程と、 上記第1の導電層及びメッキ金属層の表面に、各凹部に
対応したレジストをそれぞれ形成する工程と、 第1の導電層側にエッチング処理を施し、レジストで被
われていない部分を除去することによって、薄膜シート
の表面から突出したバンプ先端部を複数形成する工程
と、 第2の導電層側にエッチング処理を施し、レジストで被
われていない部分のメッキ金属層及び第2の導電層を除
去することによって、上記バンプ先端部と電気的に接続
されると共に、相互に絶縁されたバンプ後端部を複数形
成する工程とを備えたバンプ付き薄膜シートの製造方
法。
1. A laminated structure including a first conductive layer, a flexible and insulating thin film sheet, and a second conductive layer, wherein A step of forming a plurality of recesses that reach the layer, and a plating process in which the second conductive layer side is plated to electrically connect the first conductive layer and the second conductive layer exposed in each recess A step of forming a metal layer; a step of forming a resist corresponding to each recess on the surfaces of the first conductive layer and the plated metal layer; and a step of etching the first conductive layer side and coating the resist with the resist. The step of forming a plurality of bump tips protruding from the surface of the thin film sheet by removing the uncovered portion, and the plating metal layer of the portion not covered with the resist by etching the second conductive layer side. And by removing the second conductive layer And a step of forming a plurality of bump rear end portions electrically connected to the bump front end portions and insulated from each other.
【請求項2】上記第2の導電層の表面に、薄膜シートに
到達する複数の開口部を形成してコンフォーマルマスク
となし、該コンフォーマルマスクの表面にレーザを照射
して各開口部に露出した薄膜シートを除去することによ
って上記凹部を形成することを特徴とする請求項1に記
載のバンプ付き薄膜シートの製造方法。
2. A conformal mask is formed by forming a plurality of openings reaching the thin film sheet on the surface of the second conductive layer, and irradiating the surface of the conformal mask with laser to form each opening. The method for manufacturing a thin film sheet with bumps according to claim 1, wherein the recess is formed by removing the exposed thin film sheet.
【請求項3】可撓性及び絶縁性を有する薄膜シートと、
導電層とを備えた積層構造体に対して、薄膜シートの表
面から導電層に到達する凹部を複数形成する工程と、 上記薄膜シートの表面及び各凹部内面に、導電性薄膜ま
たは触媒層を形成する工程と、 上記薄膜シート側にメッキ処理を施し、上記導電性薄膜
または触媒層を覆うメッキ金属層を形成する工程と、 上記導電層及びメッキ金属層の表面に、各凹部に対応し
たレジストをそれぞれ形成する工程と、 上記導電層側にエッチング処理を施し、レジストで被わ
れていない部分を除去することによって、薄膜シートの
表面から突出する複数のバンプ先端部を形成する工程
と、 上記メッキ金属層側にエッチング処理を施し、レジスト
で被われていない部分のメッキ金属層及び導電性薄膜ま
たは触媒層を除去することによって、上記バンプ先端部
と電気的に接続されると共に、相互に絶縁された複数の
バンプ後端部を形成する工程とを備えたバンプ付き薄膜
シートの製造方法。
3. A thin film sheet having flexibility and insulating properties,
A step of forming a plurality of recesses that reach the conductive layer from the surface of the thin film sheet in a laminated structure including a conductive layer, and forming a conductive thin film or a catalyst layer on the surface of the thin film sheet and the inner surface of each recess And a step of performing a plating treatment on the thin film sheet side to form a plated metal layer covering the conductive thin film or the catalyst layer, and a resist corresponding to each recess on the surface of the conductive layer and the plated metal layer. The step of forming each of them, the step of forming a plurality of bump tips protruding from the surface of the thin film sheet by etching the conductive layer side and removing the portion not covered with resist, and the plating metal The bump tip portion is formed by etching the layer side and removing the plated metal layer and the conductive thin film or the catalyst layer which are not covered with the resist. Are electrically connected, the manufacturing method of the bumps thin sheet and forming mutually plurality of bumps rear end which is insulated.
【請求項4】可撓性及び絶縁性を有する薄膜シートと、
導電層とを備えた積層構造体に対して、薄膜シートの表
面から導電層に到達する凹部を複数形成する工程と、 上記薄膜シートの表面及び各凹部内面に、導電性薄膜ま
たは触媒層を形成する工程と、 上記導電層側にメッキ処理を施し、必要な厚さを備えた
第1のメッキ金属層を形成する工程と、 上記薄膜シート側にメッキ処理を施し、上記導電性薄膜
または触媒層を覆う第2のメッキ金属層を形成する工程
と、 上記第1のメッキ金属層及び第2のメッキ金属層の表面
に、各凹部に対応したレジストをそれぞれ形成する工程
と、 上記第1のメッキ金属層側にエッチング処理を施し、レ
ジストで被われていない部分の第1のメッキ金属層及び
導電層を除去することによって、薄膜シートの表面から
突出する複数のバンプ先端部を形成する工程と、 上記第2のメッキ金属層側にエッチング処理を施し、レ
ジストで被われていない部分の第2のメッキ金属層及び
導電性薄膜または触媒層を除去することによって、上記
バンプ先端部と電気的に接続されると共に、相互に絶縁
された複数のバンプ後端部を形成する工程とを備えたバ
ンプ付き薄膜シートの製造方法。
4. A thin film sheet having flexibility and insulation,
A step of forming a plurality of recesses that reach the conductive layer from the surface of the thin film sheet in a laminated structure including a conductive layer, and forming a conductive thin film or a catalyst layer on the surface of the thin film sheet and the inner surface of each recess And a step of forming a first plated metal layer having a required thickness by plating the conductive layer side, and performing a plating process on the thin film sheet side to form the conductive thin film or catalyst layer. A step of forming a second plated metal layer covering the surface of the first plated metal layer and a step of forming a resist corresponding to each recess on the surfaces of the first plated metal layer and the second plated metal layer, and the first plating A step of forming a plurality of bump tips protruding from the surface of the thin film sheet by performing etching treatment on the metal layer side and removing the first plated metal layer and the conductive layer which are not covered with the resist; The second plating metal layer side is subjected to an etching treatment to remove the second plating metal layer and the conductive thin film or the catalyst layer which are not covered with the resist, thereby electrically connecting to the bump tip portion. And a step of forming a plurality of bump rear ends that are insulated from each other.
【請求項5】レーザ照射によって上記凹部を形成するこ
とを特徴とする請求項1、3、4の何れかにに記載のバ
ンプ付き薄膜シートの製造方法。
5. The method for producing a thin film sheet with bumps according to claim 1, wherein the recesses are formed by laser irradiation.
【請求項6】可撓性及び絶縁層を有する薄膜シートと、
該薄膜シートの一面側に配置された複数のバンプ先端部
と、上記薄膜シートの他面側に配置された複数のバンプ
後端部とを備え、各バンプ先端部と各バンプ後端部とが
上記薄膜シートを貫通して電気的に導通されたバンプ付
き薄膜シートにおいて、各バンプ先端部間の高さのバラ
ツキが±10%以下であることを特徴とするバンプ付き薄
膜シート。
6. A thin film sheet having a flexible and insulating layer,
The thin film sheet includes a plurality of bump tip portions arranged on one surface side and a plurality of bump rear end portions arranged on the other surface side of the thin film sheet, and each bump tip portion and each bump rear end portion are In the thin film sheet with bumps that penetrates through the thin film sheet and is electrically connected, the variation in height between the tip portions of the bumps is ± 10% or less.
JP2001201309A 2001-07-02 2001-07-02 Manufacturing method of thin film sheet with bumps, and thin film sheet with bumps Pending JP2003017159A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001201309A JP2003017159A (en) 2001-07-02 2001-07-02 Manufacturing method of thin film sheet with bumps, and thin film sheet with bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001201309A JP2003017159A (en) 2001-07-02 2001-07-02 Manufacturing method of thin film sheet with bumps, and thin film sheet with bumps

Publications (1)

Publication Number Publication Date
JP2003017159A true JP2003017159A (en) 2003-01-17

Family

ID=19038302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001201309A Pending JP2003017159A (en) 2001-07-02 2001-07-02 Manufacturing method of thin film sheet with bumps, and thin film sheet with bumps

Country Status (1)

Country Link
JP (1) JP2003017159A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338069A (en) * 2004-04-27 2005-12-08 Jsr Corp Sheetlike probe, its manufacturing method and its application
WO2008117645A1 (en) * 2007-03-13 2008-10-02 Jsr Corporation Sheet-like probe and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338069A (en) * 2004-04-27 2005-12-08 Jsr Corp Sheetlike probe, its manufacturing method and its application
JP4655742B2 (en) * 2004-04-27 2011-03-23 Jsr株式会社 Sheet probe and its application
WO2008117645A1 (en) * 2007-03-13 2008-10-02 Jsr Corporation Sheet-like probe and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3467394B2 (en) Burn-in wafer cassette and probe card manufacturing method
JPH08111583A (en) Manufacture of mounting printed wiring board
JP2008283131A (en) Multilayer wiring board, method of manufacturing the same, and probe apparatus
JP3280327B2 (en) Test probe structure and method of manufacturing the same
JP2749566B2 (en) Probe head for semiconductor LSI inspection device and method of manufacturing the same
JPH06265575A (en) Fabrication of probe head
US8148050B2 (en) Method for fabricating probe needle tip of probe card
JP2003017159A (en) Manufacturing method of thin film sheet with bumps, and thin film sheet with bumps
JPH01123157A (en) Probe head for semiconductor lsi inspecting apparatus and preparation thereof
JP2007134048A (en) Method of manufacturing thin-film sheet with bump, and thin-film sheet with bump
JP2003017160A (en) Manufacturing method of thin film sheet with bumps
JP3357875B1 (en) Electroplating method and method for manufacturing printed wiring board
JP3446607B2 (en) Method of manufacturing contact pin and contact probe
JP2002033358A (en) Wafer in-batch contact board and manufacturing method thereof
KR100682578B1 (en) Manufacturing method of printed circuit board for probe card
JP3699420B2 (en) Wiring board, manufacturing method thereof and measuring apparatus
JP4142893B2 (en) Metal pattern manufacturing method, contact probe manufacturing method, and contact probe
JP2813526B2 (en) Circuit inspection device and method of manufacturing the same
JP2000304772A (en) Terminal device for inspection and its manufacture
JP4520689B2 (en) Contact probe, probe device, and contact probe manufacturing method
JP3785267B2 (en) Method of forming metal film on insulating material, method of conducting through hole using the same, and method of manufacturing contact probe
JP2000180471A (en) Probe substrate for inspecting bare chip
JP2002131337A (en) Semiconductor element inspection board
JP2001004663A (en) Testing substrate
JPH1194876A (en) Manufacture for contact probe