KR100682578B1 - Manufacturing method of printed circuit board for probe card - Google Patents

Manufacturing method of printed circuit board for probe card Download PDF

Info

Publication number
KR100682578B1
KR100682578B1 KR1020050082048A KR20050082048A KR100682578B1 KR 100682578 B1 KR100682578 B1 KR 100682578B1 KR 1020050082048 A KR1020050082048 A KR 1020050082048A KR 20050082048 A KR20050082048 A KR 20050082048A KR 100682578 B1 KR100682578 B1 KR 100682578B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
copper foil
layer
outermost layer
Prior art date
Application number
KR1020050082048A
Other languages
Korean (ko)
Inventor
서재환
Original Assignee
(주)디오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)디오 filed Critical (주)디오
Priority to KR1020050082048A priority Critical patent/KR100682578B1/en
Application granted granted Critical
Publication of KR100682578B1 publication Critical patent/KR100682578B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

A method for manufacturing a printed circuit board for a probe card is provided to improve a performance of the probe card to check a semiconductor element by increasing a surface flatness of the printed circuit board. A method for manufacturing a printed circuit board for a probe card includes the steps of: adding an inter-adhesive between a plurality of inner layer PCBs having a circuit pattern on a surface and a copper thin film of an outermost layer; and stacking the plurality of inner layer PCBs and the copper thin film by pressing at a predetermined temperature(ST30); removing a part of the inter-adhesive and the copper thin film of the outermost layer through surface grinding and planarizing(ST40); attaching the copper thin film by spraying the inter-adhesive on the planarized outermost layer(ST50); forming a penetration hole which penetrates the inner layer PCB and the outermost copper thin film, and forming a plating layer which is electrically connected to a circuit pattern of the inner PCB on an inner wall of the penetration hole(ST60); and forming a circuit pattern by processing the copper thin film attached to the outermost layer(ST70).

Description

프로브카드용 인쇄회로기판의 제조방법{Manufacturing method of printed circuit board for probe card} Manufacturing method of printed circuit board for probe card {Manufacturing method of printed circuit board for probe card}

도 1은 프로브카드용 인쇄회로기판의 사시도1 is a perspective view of a printed circuit board for a probe card

도 2a 내지 도 2f는 종래 프로브카드용 인쇄회로기판의 제작공정도2a to 2f is a manufacturing process diagram of a printed circuit board for a conventional probe card

도 3a 내지 도 3h는 본 발명의 실시예에 따른 프로브카드용 인쇄회로기판의 제작공정도3a to 3h is a manufacturing process diagram of a printed circuit board for a probe card according to an embodiment of the present invention

도 4는 본 발명의 실시예에 따른 프로브카드용 인쇄회로기판의 제작 흐름도4 is a manufacturing flowchart of a printed circuit board for a probe card according to an embodiment of the present invention

도 5a 및 도 5b는 임피던스 고정용 보조플레이트를 삽입하여 인쇄회로기판을 제작하는 과정을 나타낸 도면5A and 5B illustrate a process of manufacturing a printed circuit board by inserting an auxiliary plate for impedance fixing.

*도면의 주요부분에 대한 부호의 설명** Explanation of symbols for main parts of drawings *

2 : 에폭시수지 4 : 동박2: epoxy resin 4: copper foil

4' : 회로패턴 10 : 원판4 ': circuit pattern 10: disc

10' : 내층PCB 20 : 층간접착제10 ': inner layer PCB 20: interlayer adhesive

30 : 관통홀 40 : 도금층30 through hole 40 plating layer

50 : 보조플레이트 100 : 프로브카드용 인쇄회로기판50: auxiliary plate 100: printed circuit board for the probe card

본 발명은 인쇄회로기판(PCB)의 제조방법에 관한 것으로서, 보다 구체적으로는 반도체 검사용 프로브카드에 사용되는 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board (PCB), and more particularly to a method of manufacturing a printed circuit board used for a semiconductor inspection probe card.

일반적으로 반도체소자는 웨이퍼에 회로패턴을 형성하는 패브리케이션 공정과 패턴이 형성된 웨이퍼를 분할하여 각각의 칩으로 조립하는 어셈블리공정을 거쳐서 제조되는데, 이때 패브리케이션 공정과 어셈블리공정 사이에는 웨이퍼를 구성하는 각 칩의 전기적 특성을 검사하여 불량여부를 판단하는 EDS(Electric Die Sorting) 검사를 거치게 된다.In general, a semiconductor device is manufactured through a fabrication process of forming a circuit pattern on a wafer and an assembly process of dividing the wafer on which the pattern is formed and assembling the chips into individual chips. An electric die sorting (EDS) test is performed to determine whether the chip is defective by examining the electrical characteristics of the chip.

EDS 검사는 웨이퍼를 구성하는 각 칩에 전기적 신호를 인가시켜 체크되는 신호를 이용하여 불량여부를 판단하며, 이때 양품으로 판단된 칩에 대해서만 후속공정이 진행되고 불량으로 판단된 칩은 폐기처분 된다.The EDS test applies an electrical signal to each chip constituting the wafer to determine whether the defect is defective or not. At this time, the subsequent process is performed only on the chips determined as good and the chips determined as defective are discarded.

이러한 EDS 검사를 위해서는 웨이퍼상의 각 칩에 검사장치의 전기적 신호를 인가할 수 있어야 하는데, 이를 위해 사용되는 것이 프로브 카드(probe card)이다.For such EDS inspection, it is necessary to be able to apply an electrical signal of the inspection apparatus to each chip on the wafer. A probe card is used for this purpose.

본 발명은 이러한 프로브카드에 사용되는 인쇄회로기판의 제조방법에 관한 것으로서, 프로브카드용 인쇄회로기판(100)은 도 1에 도시된 바와 같이 표면에 소정의 회로패턴과 다수의 관통홀을 구비하고 있으며, 상기 인쇄회로기판(100)에 다수의 탐침용 니들(needle)과 주변 부품을 결합함으로써 프로브카드가 완성된다.The present invention relates to a method of manufacturing a printed circuit board used in such a probe card, the printed circuit board 100 for a probe card has a predetermined circuit pattern and a plurality of through holes on the surface as shown in FIG. The probe card is completed by coupling a plurality of probe needles and peripheral components to the printed circuit board 100.

이하에서는 프로브카드용 인쇄회로기판(100)의 제작공정을 도 2a 내지 도 2f를 참조하여 설명한다.Hereinafter, a manufacturing process of the printed circuit board 100 for probe card will be described with reference to FIGS. 2A to 2F.

일반적으로 프로브카드용 인쇄회로기판(100)은 복잡한 회로패턴을 가지기 때문에 단층구조 보다는 다수의 내층PCB를 적층한 다층구조로 제작되므로, 프로브카드용 인쇄회로기판(100)을 제작하기 위해서는 먼저 각 내층PCB 부터 제조하여야 한다. In general, since the probe card printed circuit board 100 has a complicated circuit pattern, the probe card printed circuit board 100 is manufactured in a multilayer structure in which a plurality of inner layer PCBs are laminated, rather than a single layer structure. It should be manufactured from PCB.

각 내층PCB는 에폭시수지(2)의 양면에 동박(4)이 입혀진 원판(10)을 소정 크기로 재단하고(도 2a), 원판(10)의 양면에 회로영상이 인쇄된 감광필름을 부착한 다음 노광, 현상 및 에칭 공정을 거쳐 외층의 동박을 소정의 회로패턴(4')으로 가공함으로써 제작된다. 이때 다음 공정에서 층간접착제와의 접착력을 향상시키기 위하여 동박 회로패턴(4')을 산화시키는 산화공정을 거치기도 한다.(도 2b)Each inner layer PCB cuts the original plate 10 coated with copper foil 4 on both sides of the epoxy resin 2 to a predetermined size (FIG. 2A), and attaches a photosensitive film printed with a circuit image on both sides of the original plate 10. It is produced by processing the copper foil of the outer layer into a predetermined circuit pattern 4 'through the following exposure, development and etching processes. At this time, in order to improve the adhesive strength with the interlayer adhesive in the following process, the oxidation process for oxidizing the copper foil circuit pattern 4 'may be subjected to (Fig. 2b).

프로브카드용 인쇄회로기판(100)을 제조하기 위해서는 이렇게 제조된 내층PCB(10')를 프리프레그(prepreg) 등의 층간접착제(20)를 이용하여 다수개 적층하며, 최외층에는 역시 층간접착제(20)를 이용하여 동박(4)을 부착한다. 적층된 내층PCB(10')와 동박(4)을 약 180℃ 정도의 고온에서 압착하면, 층간접착제(20)가 녹으면서 상하의 내층PCB(10')와 동박(4)이 견고하게 접합된다.(도 2c)In order to manufacture the printed circuit board 100 for the probe card, a plurality of inner layer PCBs 10 'thus manufactured are laminated using an interlayer adhesive 20, such as a prepreg, and the outermost layer also has an interlayer adhesive ( 20) is used to attach the copper foil (4). When the laminated inner layer PCB 10 'and the copper foil 4 are pressed at a high temperature of about 180 ° C, the interlayer adhesive 20 is melted and the upper and lower inner layer PCB 10' and the copper foil 4 are firmly bonded. (FIG. 2C)

다음으로 내부에 적층된 내층PCB(10')의 회로패턴(4')과 외부에 형성될 회로패턴을 전기적으로 연결하기 위하여 인쇄회로기판(100)의 상하를 관통하는 관통홀(30)을 형성하고(도 2d), 관통홀(30)의 내측벽에 동도금을 통해 도금층(40)을 형성한다. 상기 동도금은 통상적으로 무전해동도금과 전기동도금의 순으로 진행된다.( 도 2e)Next, through-holes 30 penetrating the top and bottom of the printed circuit board 100 are formed to electrically connect the circuit pattern 4 'of the inner layer PCB 10' stacked inside and the circuit pattern to be formed outside. 2D, the plating layer 40 is formed on the inner wall of the through hole 30 through copper plating. The copper plating is usually carried out in the order of electroless copper plating and electroplating (FIG. 2E).

이때까지 인쇄회로기판(100)의 최외층에는 동박(4)이 부착되어 있으므로, 최외층의 동박(4)에 감광필름을 부착한 후 노광, 현상 및 에칭공정을 거쳐 소정의 회로패턴(4')을 형성한다. 이때 최외층의 회로패턴(4')과 내층PCB(10')의 회로패턴(4')은 관통홀(30) 내벽의 도금층(40)을 통해 전기적으로 연결된 상태이다.(도 2f)Since the copper foil 4 is attached to the outermost layer of the printed circuit board 100 until this time, the photosensitive film is attached to the outermost layer of copper foil 4 and then exposed, developed, and etched to pass a predetermined circuit pattern 4 '. ). At this time, the circuit pattern 4 'of the outermost layer and the circuit pattern 4' of the inner layer PCB 10 'are electrically connected through the plating layer 40 of the inner wall of the through hole 30 (FIG. 2F).

이후에는 회로패턴의 전기적 성능을 검사하고 표면을 클리닝 하는 등의 마무리 공정을 거치게 되고, 이를 통해 프로브카드용 인쇄회기판(100)이 완성된다.After that, the finishing process of inspecting the electrical performance of the circuit pattern and cleaning the surface is performed, and through this, the printed circuit board 100 for the probe card is completed.

이러한 방식으로 제조된 인쇄회로기판(100)에 다수의 검사용 니들과 주변부품을 부착함으로써 프로브카드가 완성되는데, 프로브카드는 웨이퍼 상태에 있는 반도체 칩의 전기적 특성을 검사하는 장치이므로 검사용 니들이 각 반도체 칩의 미세한 패드에 정확하게 접촉할 수 있어야 한다.The probe card is completed by attaching a plurality of inspection needles and peripheral parts to the printed circuit board 100 manufactured in this manner. Since the probe card is a device for inspecting the electrical characteristics of a semiconductor chip in a wafer state, each inspection needle It should be possible to accurately contact the fine pad of the semiconductor chip.

따라서 검사용 니들이 부착되는 인쇄회로기판(100)을 평탄하게 제작하는 것이 아주 중요하다.Therefore, it is very important to flatten the printed circuit board 100 to which the inspection needle is attached.

그런데 인쇄회로기판(100)을 구성하는 각 내층PCB(10')의 회로패턴(4')은 인쇄회로기판(100)의 전면에 고르게 분포하는 것이 아니라 일부분에 편중되는 경우가 빈번하며, 이와 같이 회로패턴(4')이 편중된 상태에서 층간접착제(20)를 개재하여 고온의 적층공정을 거치면 열소성에 의해 인쇄회로기판(100)이 휘어지는 경우가 종종 발생한다. However, the circuit patterns 4 'of the inner layer PCBs 10' constituting the printed circuit board 100 are not evenly distributed on the front surface of the printed circuit board 100, but are often biased in part. When the circuit pattern 4 'is biased, the printed circuit board 100 may sometimes be bent due to thermal firing when the high temperature lamination process is performed through the interlayer adhesive 20.

특히 인쇄회로기판(100)은 열소성에 의해 일단 변형되면 변형된 상태를 유지 하려는 성질이 있기 때문에 외력을 가하여 평탄도를 회복하는 것이 용이하지 않다는 문제점이 있다.In particular, since the printed circuit board 100 has a property of maintaining a deformed state once deformed by heat firing, it is not easy to restore flatness by applying an external force.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 인쇄회로기판의 평탄도를 향상시킬 수 있는 방안을 제공하는데 그 목적이 있다.The present invention has been made to solve such a problem, and an object thereof is to provide a method for improving the flatness of a printed circuit board.

본 발명은 상기와 같은 목적을 달성하기 위해서, 표면에 회로패턴을 가지는 다수의 내층PCB와 최외층의 동박을 층간접착제를 개재한 후 소정 온도에서 압착하여 적층하는 단계; 표면연마를 통해 상기 최외층의 동박과 층간접착제의 일부를 제거하고 표면을 평탄화시키는 단계; 상기 평탄화된 최외층에 층간접착제를 개재하여 동박을 부착하는 단계; 상기 최외층의 동박과 내부의 내층PCB를 관통하는 관통홀을 형성하고, 상기 관통홀의 내벽에 상기 내층PCB의 회로패턴과 전기적으로 연결되는 도금층을 형성하는 단계; 상기 최외층에 부착된 동박을 처리하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of laminating a plurality of inner layer PCBs having a circuit pattern on the surface and copper foils of the outermost layer by pressing at a predetermined temperature after interlayer adhesive; Removing a portion of the copper foil and the interlayer adhesive of the outermost layer by surface polishing and flattening the surface; Attaching copper foil to the planarized outermost layer via an interlayer adhesive; Forming a through hole penetrating the outermost copper foil and an inner inner PCB, and forming a plating layer electrically connected to a circuit pattern of the inner layer PCB on an inner wall of the through hole; It provides a method of manufacturing a printed circuit board comprising the step of forming a circuit pattern by processing the copper foil attached to the outermost layer.

상기 다수의 내층PCB와 최외층의 동박을 적층하는 단계에는, 최외층 동박의 내측에 상기 내측PCB와 상기 최외층 동박과 전기적으로 절연되는 임피던스 매칭용 보조플레이트가 더 삽입될 수도 있다.In the stacking of the plurality of inner layer PCBs and the outermost layer of copper foils, an auxiliary plate for impedance matching may be further inserted into the inner layer of the outermost layer of copper foil and the outermost layer of copper foils.

이때 상기 보조플레이트에서 상기 관통홀에 대응되는 위치에는 상기 관통홀 보다 큰 직경의 홀이 형성될 수 있다.In this case, a hole having a diameter larger than that of the through hole may be formed at a position corresponding to the through hole in the auxiliary plate.

이하에서는 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3h는 본 발명의 실시예에 따른 인쇄회로기판(100)의 제조방법을 나타낸 공정순서도이고 도 4는 흐름도를 나타낸 것이다.3A to 3H are flowcharts illustrating a method of manufacturing a printed circuit board 100 according to an exemplary embodiment of the present invention, and FIG. 4 is a flowchart.

종래와 마찬가지로 먼저 에폭시수지(2)의 양면에 동박(4)이 입혀진 원판(10)을 소정 크기로 재단하고(도 3a, ST10), 원판(10)의 양면에 회로영상이 인쇄된 감광필름을 부착한 다음 노광, 현상 및 에칭 공정을 거쳐 외층의 동박을 소정의 회로패턴(4')으로 가공하여 내층PCB(10')를 제작하며, 이때 다음 공정에서 층간접착제와의 접착력을 향상시키기 위하여 동박 회로패턴(4')을 산화시키는 산화공정을 거칠 수도 있다.(도 2b, ST20)As in the prior art, the original plate 10 having the copper foil 4 coated on both sides of the epoxy resin 2 is cut to a predetermined size (FIG. 3A, ST10), and the photosensitive film having the circuit image printed on both sides of the original plate 10 is prepared. After attaching, through the exposure, development and etching process, the outer layer of copper foil is processed into a predetermined circuit pattern 4 'to fabricate the inner layer PCB 10', in which the copper foil in order to improve the adhesive strength with the interlayer adhesive in the next step. The oxidation process of oxidizing the circuit pattern 4 'may be performed. (FIG. 2B, ST20).

이렇게 제조된 다수의 내층PCB(10')를 프리프레그(prepreg) 등의 층간접착제(20)를 이용하여 적층하고, 최외층에도 층간접착제(20)를 이용하여 동박(4)을 부착한다. 이어서 약 180℃ 정도의 고온에서 적층된 내층PCB(10')와 동박(4)을 압착하면 층간접착제(20)가 녹으면서 각 내층PCB(10')와 동박(4)이 견고하게 접합된다.(도 2c, ST30)A plurality of inner layer PCBs 10 'thus manufactured are laminated using an interlayer adhesive 20 such as prepreg, and the copper foil 4 is attached to the outermost layer using the interlayer adhesive 20 as well. Subsequently, when inner layer PCB 10 'and copper foil 4 laminated | stacked at the high temperature of about 180 degreeC are crimped | bonded, each inner layer PCB 10' and copper foil 4 are firmly joined, as the interlayer adhesive 20 melts. (FIG. 2C, ST30)

본 발명은 이와 같은 고온의 적층공정에서 회로패턴의 편중 현상으로 인해 저하된 평탄도를 향상시키기 위해서, 적층공정 이후에 표면연마공정을 거치는 점에 특징이 있다.The present invention is characterized in that a surface polishing process is performed after the lamination process in order to improve the flatness lowered due to the bias of the circuit pattern in the high temperature lamination process.

적층공정을 마친 인쇄회로기판(100)의 최외층에는 동박(4)이 적층되어 있는 상태이므로, 표면연마공정에서는 평면연마기 또는 벨트연마기를 이용하여 최외층의 동박(4)을 제거하는 한편 층간접착제(20)의 일부를 평탄하게 연마해낸다. Since the copper foil 4 is laminated on the outermost layer of the printed circuit board 100 after the lamination process, in the surface polishing process, the copper foil 4 of the outermost layer is removed using a planar polishing machine or a belt polishing machine, and an interlayer adhesive A part of 20 is polished flat.

일단 고온의 적층공정을 통해 열소성된 PCB는 더 이상 변형이 발생하지 않으므로 표면연마공정을 통해서 평탄한 표면을 형성하게 되면, 이후에 다시 고온공정을 거치게 되더라도 평탄한 상태를 유지하게 된다.Once the thermally fired PCB is no longer deformed by the high temperature lamination process, when the flat surface is formed through the surface polishing process, the flat state is maintained even after the high temperature process is performed again.

일반적으로 동박(4)은 17-35㎛ 정도의 두께를 가지고, 그 하부의 층간접착제는 0.18 내지 0.36mm, 또는 그 이상의 두께를 가지므로 평탄작업을 통해 동박(4)을 완전히 제거하고 층간접착제(20)의 표면을 평탄하게 연마하는 것이 가능하다.(도 3d, ST40)In general, the copper foil 4 has a thickness of about 17-35 μm, and the lower interlayer adhesive has a thickness of 0.18 to 0.36 mm, or more, so that the copper foil 4 is completely removed through flattening and the interlayer adhesive ( It is possible to polish the surface of 20) evenly (FIG. 3D, ST40).

이와 같이 표면연마공정을 거친 다음에는 다시 최외층의 평탄면에 회로패턴을 형성하기 위한 동박(4)을 부착한다.(도 3e, ST50)After the surface polishing process as described above, the copper foil 4 for forming the circuit pattern is attached again to the flat surface of the outermost layer. (FIG. 3E, ST50).

다음으로 내부에 적층된 내층PCB(10')의 회로패턴(4')과 외부에 형성될 회로패턴을 전기적으로 연결하기 위하여 인쇄회로기판(100)의 상하를 관통하는 관통홀(30)을 형성하고, 관통홀(30)의 내측벽에 동도금을 실시하여 도금층(40)을 형성한다. 동도금은 통상적으로 무전해동도금과 전기동도금의 순으로 진행된다.(도 3f, 도 3g, ST60)Next, through-holes 30 penetrating the top and bottom of the printed circuit board 100 are formed to electrically connect the circuit pattern 4 'of the inner layer PCB 10' stacked inside and the circuit pattern to be formed outside. Then, copper plating is performed on the inner wall of the through hole 30 to form a plating layer 40. Copper plating is normally performed in the order of electroless copper plating and electroplating (FIG. 3F, FIG. 3G, ST60).

이때 인쇄회로기판(100)의 최외층에는 동박(4)이 부착되어 있으므로, 최외층의 동박(4)에 감광필름을 부착한 후 노광, 현상 및 에칭공정을 거쳐 최외층에 소정의 회로패턴(4')을 형성한다.(도 3h, ST70)At this time, since the copper foil 4 is attached to the outermost layer of the printed circuit board 100, the photosensitive film is attached to the outermost copper foil 4, and then exposed, developed, and etched to form a predetermined circuit pattern on the outermost layer. 4 ') (FIG. 3H, ST70).

이후에는 회로패턴의 전기적 성능을 검사하고 표면을 클리닝 하는 등의 마무리 공정을 거치게 되고, 이를 통해 프로브카드용 인쇄회기판(100)이 완성된다.(ST80)After that, the finishing process of inspecting the electrical performance of the circuit pattern and cleaning the surface is performed, and through this, the printed circuit board 100 for the probe card is completed. (ST80)

한편, 이와 같이 내층PCB(10')와 동박(4)을 적층한 다음 표면연마공정을 거침으로써 인쇄회로기판(100)의 평탄도를 향상시킬 수는 있으나, 표면연마공정에서 층간접착제(20)를 연마해냄으로써 인쇄회로기판(100)의 임피던스가 달라지는 경우도 있다.Meanwhile, the flatness of the printed circuit board 100 may be improved by stacking the inner layer PCB 10 ′ and the copper foil 4 and then performing a surface polishing process, but the interlayer adhesive 20 in the surface polishing process. The polishing of the PCB may change the impedance of the printed circuit board 100.

일반적으로 프로브카드용 인쇄회로기판(100)은 검사장치의 전기적 신호를 검사용 니들을 거쳐 반도체칩의 소정 패드로 전달하고 체크된 신호를 검사장치로 전달하는 역할을 하므로, 소정의 임피던스 값(예를 들어, 50Ω)을 가지도록 제조된다.In general, the probe card printed circuit board 100 transmits an electrical signal of an inspection apparatus to a predetermined pad of a semiconductor chip through an inspection needle, and transmits a checked signal to the inspection apparatus. For example, it is manufactured to have 50Ω).

이러한 임피던스는 상기 내층PCB(10')를 구성하는 에폭시수지의 유전율, 회로패턴(4')의 폭과 높이, 절연체 역할을 하는 층간접착제(20)의 높이 등에 의해 결정된다. 따라서 이러한 요소 중의 하나에 변화가 발생하면 인쇄회로기판(100)의 전체 임피던스가 달라질 수밖에 없다.This impedance is determined by the dielectric constant of the epoxy resin constituting the inner layer PCB 10 ', the width and height of the circuit pattern 4', the height of the interlayer adhesive 20 serving as an insulator, and the like. Therefore, if a change occurs in one of these factors, the overall impedance of the printed circuit board 100 is inevitably changed.

전술한 바에 의하면 본 발명의 인쇄회로기판 제조방법에서는 표면연마공정에서 층간접착제(20)의 일부까지 연마하게 되는데, 이 과정에서 층간접착제의 층간높이가 불균일해지는 현상이 나타날 수 있으며 이와 같이 불균일해진 층간접착제의 층간높이는 임피던스 값을 변화시키는 원인이 된다.As described above, in the method of manufacturing the printed circuit board of the present invention, the surface polishing process is performed to polish up to a part of the interlayer adhesive 20. In this process, the height of the interlayer adhesive may be uneven, and thus, the uneven interlayer may be caused. The interlayer height of the adhesive causes a change in the impedance value.

따라서 본 발명은 이를 방지하기 위해, 다수의 내층PCB(10')와 동박(4)을 결합하는 적층공정(도 3c)에서, 도 5a에 도시된 바와 같이, 최외층 동박(4)의 내측에 임피던스 매칭용 보조플레이트(50)를 함께 적층하는 방법을 제안한다. Therefore, in order to prevent this, in the lamination process (FIG. 3C) combining the plurality of inner layer PCBs 10 'and the copper foil 4, as shown in FIG. 5A, the innermost layer of the copper foil 4 A method of stacking the auxiliary plate 50 for impedance matching together is proposed.

상기 보조플레이트(50)는 동박을 이용할 수도 있으나 반드시 이에 한정되는 것은 아니며, 보조플레이트(50)와 최외층 동박(4) 사이에 개재되는 층간접착제(20)는 이후의 표면연마공정에서 연마되는 부위이므로 이를 감안하여 충분한 두께로 도포되어야 한다.The auxiliary plate 50 may use copper foil, but is not necessarily limited thereto, and the interlayer adhesive 20 interposed between the auxiliary plate 50 and the outermost copper foil 4 may be polished in a subsequent surface polishing process. In view of this, it should be applied to a sufficient thickness.

이때 상기 보조플레이트(50)는 인쇄회로기판(100)의 회로를 구성하는 것은 아니므로, 관통홀(30)을 통해 다른 내층PCB(10')와 전기적으로 연결되어서는 아니된다. 따라서 보조플레이트(50)에서 이후에 관통홀(30)이 지나게 될 위치에는 상기 관통홀(30) 보다 큰 직경의 홀(52)을 형성하여 보조플레이트(50)와 관통홀(30) 내벽의 도금층(40)을 서로 절연시켜야 한다.In this case, since the auxiliary plate 50 does not constitute a circuit of the printed circuit board 100, it should not be electrically connected to another inner layer PCB 10 ′ through the through hole 30. Therefore, the hole 52 having a larger diameter than the through hole 30 is formed at the position where the through hole 30 passes later in the auxiliary plate 50 so that the plated layer of the inner plate 50 and the inner wall of the through hole 30 is formed. (40) shall be insulated from each other.

이러한 보조플레이트(50)가 삽입된 경우에도 고온압착을 통해 적층공정을 수행하며, 이후에 도 5b에 도시된 바와 같이 최외층 동박(4)과 그 하부의 층간접착제(20) 일부를 제거하는 표면연마공정을 통해 표면을 평탄화시킨다. Even when the auxiliary plate 50 is inserted, the lamination process is performed through high temperature compression, and then, as shown in FIG. 5B, the outer layer copper foil 4 and the surface of the lower part of the interlayer adhesive 20 below are removed. The polishing process flattens the surface.

이후의 공정은 전술한 바와 동일하게 진행되며, 따라서 도 3e 내지 도 3h에 도시된 바와 같이, 최외층에 회로패턴을 형성하기 위한 동박(4)을 부착하고, 관통홀(30)과 도금층(40)을 형성한 다음, 최외층의 동박(4)을 처리하여 회로패턴(4')을 형성한다.Subsequent processes proceed in the same manner as described above. Therefore, as shown in FIGS. 3E to 3H, the copper foil 4 for forming a circuit pattern is attached to the outermost layer, and the through hole 30 and the plating layer 40 are attached. ), And the outermost copper foil 4 is processed to form a circuit pattern 4 '.

이와 같이 임피던스 매칭용 보조플레이트(50)를 삽입하게 되면 표면연마공정 에서 층간접착제(20)를 비교적 균일하게 연마할 수 있게 되며, 따라서 층간접착제(20)의 층간높이의 편차를 최소화하여 임피던스 값의 변화를 방지할 수 있다.As such, when the auxiliary plate 50 for impedance matching is inserted, the interlayer adhesive 20 can be polished relatively uniformly in the surface polishing process, thus minimizing the variation of the interlayer height of the interlayer adhesive 20 to reduce the impedance value. Changes can be prevented.

이상에서는 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 당업자에 의하여 다양하게 변형 내지 수정되어 실시될 수 있으며 이와 같이 변형 내지 수정되어 실시되는 방법이라 하더라도 후술하는 특허청구범위에 기재된 본 발명의 기술적 사상을 바탕으로 하는 것이라면 본 발명의 권리범위에 속함은 당연하다.Although the preferred embodiment of the present invention has been described above, the present invention may be variously modified or modified by those skilled in the art, and even if the method is modified or modified as described above, the technical features of the present invention described in the claims to be described below. If it is based on the idea of course belongs to the scope of the present invention.

본 발명에 따르면, 인쇄회로기판의 표면평탄도를 높임으로써 반도체소자를 검사하는 프로브카드의 성능을 향상시킬 수 있게 된다.According to the present invention, it is possible to improve the performance of the probe card for inspecting the semiconductor device by increasing the surface flatness of the printed circuit board.

Claims (3)

표면에 회로패턴을 가지는 다수의 내층PCB와 최외층의 동박을 층간접착제를 개재한 후 소정 온도에서 압착하여 적층하는 단계;Compressing and laminating a plurality of inner layer PCBs having a circuit pattern on the surface and copper foils of the outermost layer at a predetermined temperature via an interlayer adhesive; 표면연마를 통해 상기 최외층의 동박과 층간접착제의 일부를 제거하고 표면을 평탄화시키는 단계;Removing a portion of the copper foil and the interlayer adhesive of the outermost layer by surface polishing and flattening the surface; 상기 평탄화된 최외층에 층간접착제를 개재하여 동박을 부착하는 단계;Attaching copper foil to the planarized outermost layer via an interlayer adhesive; 상기 최외층의 동박과 내부의 내층PCB를 관통하는 관통홀을 형성하고, 상기 관통홀의 내벽에 상기 내층PCB의 회로패턴과 전기적으로 연결되는 도금층을 형성하는 단계;Forming a through hole penetrating the outermost copper foil and an inner inner PCB, and forming a plating layer electrically connected to a circuit pattern of the inner layer PCB on an inner wall of the through hole; 상기 최외층에 부착된 동박을 처리하여 회로패턴을 형성하는 단계Processing a copper foil attached to the outermost layer to form a circuit pattern 를 포함하는 인쇄회로기판의 제조방법Method of manufacturing a printed circuit board comprising a 제1항에 있어서,The method of claim 1, 상기 다수의 내층PCB와 최외층의 동박을 적층하는 단계에는, 최외층 동박의 내측에 상기 내측PCB와 상기 최외층 동박과 전기적으로 절연되는 임피던스 매칭용 보조플레이트가 더 삽입되는 것을 특징으로 하는 인쇄회로기판의 제조방법In the stacking of the plurality of inner layer PCB and the outermost layer of copper foil, a printed circuit further comprising an auxiliary plate for impedance matching which is electrically insulated from the inner layer of the outer layer copper foil and the outermost layer of copper foil. Substrate Manufacturing Method 제2항에 있어서,The method of claim 2, 상기 보조플레이트에서 상기 관통홀에 대응되는 위치에는 상기 관통홀보다 큰 직경의 홀이 형성되는 인쇄회로기판의 제조방법A method of manufacturing a printed circuit board in which a hole having a diameter larger than that of the through hole is formed at a position corresponding to the through hole in the auxiliary plate.
KR1020050082048A 2005-09-05 2005-09-05 Manufacturing method of printed circuit board for probe card KR100682578B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050082048A KR100682578B1 (en) 2005-09-05 2005-09-05 Manufacturing method of printed circuit board for probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082048A KR100682578B1 (en) 2005-09-05 2005-09-05 Manufacturing method of printed circuit board for probe card

Publications (1)

Publication Number Publication Date
KR100682578B1 true KR100682578B1 (en) 2007-02-15

Family

ID=38106357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082048A KR100682578B1 (en) 2005-09-05 2005-09-05 Manufacturing method of printed circuit board for probe card

Country Status (1)

Country Link
KR (1) KR100682578B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606142B2 (en) 2014-09-24 2017-03-28 International Business Machines Corporation Test probe substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03296295A (en) * 1990-04-13 1991-12-26 Hitachi Chem Co Ltd Manufacture of multilayer printed circuit board
JP2001156449A (en) 1999-11-24 2001-06-08 Nec Corp Manufacturing method for multilayer printed wiring board
JP2004214586A (en) 2002-11-14 2004-07-29 Kyocera Corp Multilayer wiring board
JP2004281999A (en) 2003-01-23 2004-10-07 Kyocera Corp Multilayer wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03296295A (en) * 1990-04-13 1991-12-26 Hitachi Chem Co Ltd Manufacture of multilayer printed circuit board
JP2001156449A (en) 1999-11-24 2001-06-08 Nec Corp Manufacturing method for multilayer printed wiring board
JP2004214586A (en) 2002-11-14 2004-07-29 Kyocera Corp Multilayer wiring board
JP2004281999A (en) 2003-01-23 2004-10-07 Kyocera Corp Multilayer wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606142B2 (en) 2014-09-24 2017-03-28 International Business Machines Corporation Test probe substrate
US9851379B2 (en) 2014-09-24 2017-12-26 International Business Machines Corporation Test probe substrate
US9897627B2 (en) 2014-09-24 2018-02-20 International Business Machines Corporation Test probe substrate

Similar Documents

Publication Publication Date Title
TWI386140B (en) Flexible multilayer circuit board
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
JP3474937B2 (en) Method of manufacturing wiring board for mounting and method of manufacturing semiconductor package
KR101497192B1 (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing
KR20090021090A (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
TWI344323B (en)
US20130062101A1 (en) Multilayer wiring substrate, and manufacturing method for multilayer substrate
EP2563105B1 (en) Printed substrate manufacturing method and printed substrate employing same
KR102060951B1 (en) Multilayer Wiring Boards for Electronic Component Inspection
KR101522780B1 (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing
KR20040023776A (en) Contact sheet for inspecting an electric device and manufacturing method of the same
JP5107431B2 (en) Probe card
KR100682578B1 (en) Manufacturing method of printed circuit board for probe card
JP6324669B2 (en) Multilayer wiring board and manufacturing method thereof
JP2001284801A (en) Method of manufacturing multilayer printed board
JP2003298212A (en) Printed wiring board and manufacturing method thereof
JP2619164B2 (en) Manufacturing method of printed wiring board
KR100776022B1 (en) Making method of Printed circuit board
KR100511659B1 (en) Proving apparatus for semiconductor chip test
TWI293236B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
JP2012047720A (en) Method for manufacturing ceramic substrate for probe card and ceramic substrate for probe card
US20230180398A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP2007115952A (en) Interposer substrate and manufacturing method thereof
KR101063620B1 (en) Multilayer printed circuit board and its manufacturing method
JPH11233917A (en) Manufacture of multilayer board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 14