JP2003008906A - ビットモデリングの処理方法及びそれを用いる処理回路 - Google Patents

ビットモデリングの処理方法及びそれを用いる処理回路

Info

Publication number
JP2003008906A
JP2003008906A JP2001192670A JP2001192670A JP2003008906A JP 2003008906 A JP2003008906 A JP 2003008906A JP 2001192670 A JP2001192670 A JP 2001192670A JP 2001192670 A JP2001192670 A JP 2001192670A JP 2003008906 A JP2003008906 A JP 2003008906A
Authority
JP
Japan
Prior art keywords
bit
processed
processing
modeling
significant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001192670A
Other languages
English (en)
Inventor
Masahiro Taniguchi
征浩 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001192670A priority Critical patent/JP2003008906A/ja
Priority to US10/028,320 priority patent/US20020196859A1/en
Publication of JP2003008906A publication Critical patent/JP2003008906A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/63—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets
    • H04N19/64—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets characterised by ordering of coefficients or of bits for transmission
    • H04N19/645—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets characterised by ordering of coefficients or of bits for transmission by grouping of coefficients into blocks after the transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/63—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets

Abstract

(57)【要約】 【課題】 処理速度の速いビットモデリングの処理方法
及びそれを用いる処理回路を得ることである。 【解決手段】 ｓｉｇパスにより、処理対象であるビッ
トと周囲のビット群の有意フラグの状態及び符号ビット
の状態に応じて変化するコンテキスト及びデシジョンと
を同時に生成し、処理対象であるビットの値が１のとき
のみ符号ビットのコンテキスト及びデシジョンを採用
し、有意フラグを更新し、処理対象であるビットの値が
０のときは廃止し、処理対象であるビットの値が１か０
に係わらず、処理済フラグを更新するビットモデリング
の処理回路を、同一グループのビット○０〜○３に同時
に適用し、並列に処理する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ビットモデリン
グの処理方法及びそれを用いる処理回路に係り、特にＪ
ＰＥＧ２０００の符号化におけるビットモデリングの高
速化に関するビットモデリングの処理方法及びそれを用
いる処理回路である。
【０００２】
【従来の技術】ＪＰＥＧ２０００（ＩＳＯ／ＩＥＣ Ｆ
ＤＩＳ１５４４４−１で定義。以下、ＪＰＥＧ２０００
と示す。）の符号化処理は、量子化係数を符号ビット及
び絶対値で表す。コードブロックという単位で絶対値を
表すビットを上位ビットプレーンから下位ビットプレー
ンの順に各ビットの上下左右の関係を調べながらコンテ
キスト及びデシジョンを生成する（以下、ビットモデリ
ングと示す。）。
【０００３】また、コードブロック内の絶対値を表すビ
ットプレーンの最上位から全てのビットが０であるビッ
トプレーンがＮ０個続くときは、別に処理する。
【０００４】例えば、絶対値としてＭビットプレーンの
精度があり、あるコードブロックにおいて、全ての絶対
値の上位Ｎ０ビットが０であるようなときは、Ｎ＝Ｍ−
Ｎ０ビットプレーンのみビットモデリングの対象とな
る。
【０００５】ビットモデリングの対象となる最上位のビ
ットプレーンをＭＳＢ（ＭｏｓｔＳｉｇｎｉｆｉｃａｎ
ｔ Ｂｉｔプレーン、以下、ＭＳＢと示す。）、最下位
のビットプレーンをＬＳＢ（Ｌｅｓｓ Ｓｉｇｎｉｆｉ
ｃａｎｔ Ｂｉｔプレーン、以下、ＬＳＢと示す。）と
呼ぶ。
【０００６】コードブロック内のデータは、ＭＳＢから
ＬＳＢまでビットプレーンごとに処理して行く。各ビッ
トプレーンにおいては縦方向に４個のビットをまとめて
グループ化しておき、ラスタ順にビットモデリングを行
う。
【０００７】図１４は横８（０〜７）×縦１２（０〜１
１）のコードブロックサイズでビットモデリングを行う
ときのグループを処理する順番（０〜２３）を示す。
【０００８】また、図１５はビットプレーンのグループ
を跨ぐ個々のビット（縦方向に４個づつのビット、例え
ば、横０×縦４（０〜３）、横１×縦４（０〜３））の
処理順（０〜７）を示す。
【０００９】ビットモデリングにはＳｉｇｎｉｆｉｃａ
ｎｃｅ ｐｒｏｐａｇａｔｉｏｎｄｅｃｏｄｉｎｇ ｐ
ａｓｓ（以下、ｓｉｇパスと示す。）、Ｍａｇｎｉｔｕ
ｄｅ ｒｅｆｉｎｅｍｅｎｔ ｐａｓｓ（以下、ｒｅｆ
パスと示す。）、Ｃｌｅａｎｕｐ ｐａｓｓ（以下、ｃ
ｌｎパスと示す。）という３種のコーディングパスがあ
り、ｓｉｇパス、ｒｅｆパス、ｃｌｎパスの順番で処理
される。
【００１０】即ち、この処理は、あるビットプレーンに
おいて図１４、１５に示した順にビットを評価して、そ
れがｓｉｇパスで処理すべきデータであればｓｉｇパス
で処理し、そうでなければ次のビットに進む。
【００１１】コードブロック処理が終了すると、次にｒ
ｅｆパスとして順番に評価して行く。最後にｃｌｎパス
を処理する。このとき、あるビットが処理順序の早い
（優先度が高い）コーディングパスで処理されると、そ
のビットは他のコーディングパスでは処理しない。
【００１２】従って、各ビットは上記３種類の内、１種
類だけのコーディングパスで処理されることになる。こ
の処理をＭＳＢからＬＳＢまで繰り返すが、ＭＳＢに限
りｃｌｎパスのみで処理する。
【００１３】例えば、Ｎ＝８ビットのとき、（７ビット
プレーン×３コーディングパス＋１コーディングパス）
×（８×１２）コードブロックサイズのビットモデリン
グの演算が必要になる。
【００１４】
【発明が解決しようとする課題】上記のような従来のＪ
ＰＥＧ２０００のビットモデリングの処理方法では、例
えば、あるコードブロックをビットモデリングすると
き、１個のデータは処理するビットプレーンに応じて
（Ｎ−１）×３＋１倍の処理が必要になる。
【００１５】これは１個のデータが、ビット精度に係わ
らず１回の処理だけで済む量子化等と比べて、処理速度
が遅くなるという問題がある。
【００１６】
【課題を解決するための手段】この発明に係るビットモ
デリングの処理方法及びそれを用いる処理回路は、ＪＰ
ＥＧ２０００のビットモデリングのシグニフィカンスプ
ロパゲーションデコーディングパス（Ｓｉｇｎｉｆｉｃ
ａｎｃｅ ｐｒｏｐａｇａｔｉｏｎ ｄｅｃｏｄｉｎｇ
ｐａｓｓ）の処理方法において、処理対象であるビッ
ト及び周囲のビット群の有意フラグの状態に応じて変化
するデータのコンテキスト及びデシジョンと、処理対象
であるビット及び周囲のビット群の符号ビットの状態に
応じて変化する符号ビットのコンテキスト及びデシジョ
ンとを同時に生成しておき、処理対象であるビットの値
が１のときのみ符号ビットのコンテキスト及びデシジョ
ンを採用し、有意フラグを更新し、処理対象であるビッ
トの値が０のときは廃棄し、処理対象であるビットの値
が１か０に係わらず、処理済フラグを更新するビットモ
デリングの処理回路を、同一グループの４個のビットに
同時に適用し、並列に処理するものである。
【００１７】また、ＪＰＥＧ２０００のビットモデリン
グのマグニチュードリファインメントパス（Ｍａｇｎｉ
ｔｕｄｅ ｒｅｆｉｎｅｍｅｎｔ ｐａｓｓ）の処理方
法において、処理対象であるビットがマグニチュードリ
ファインメントパスで初めて処理されるかどうかの情報
である有意第２ビットと処理済フラグ及び有意フラグと
を参照して、処理するかどうかを判断し、マグニチュー
ドリファインメントパスで処理する場合は、処理対象で
あるビットのコンテキスト及びデシジョンを生成し、処
理済フラグも更新するビットモデリングの処理回路を、
同一グループの４個のビットに同時に適用し、並列に処
理するものである。
【００１８】また、ＪＰＥＧ２０００のビットモデリン
グのクリーンアップパス（Ｃｌｅａｎｕｐ ｐａｓｓ）
の処理方法において、処理対象である同一グループのビ
ットが全て未処理のとき、まとめて処理できるかどうか
を判断し、同一グループのビット群が全て非有意のとき
は特別なコンテキスト及びデシジョンを生成するビット
モデリングの第１の処理回路と、処理済のビットについ
ては何も行わず、非有意のビットについて処理を行うビ
ットモデリングの第２の処理回路とを設け、第１の処理
回路の１つと、同一グループの４個のビットに第２の処
理回路とを同時に適用し、並列に処理するものである。
【００１９】また、ＪＰＥＧ２０００のビットモデリン
グの処理方法において、同一ビットプレーンについて、
３種類のコーディングパスを順番に処理するものであ
る。
【００２０】また、ＪＰＥＧ２０００のビットモデリン
グの処理方法において、同一ビットプレーンの隣り合っ
た３個のグループを、３種類のコーディングパスごとに
並列に処理するものである。
【００２１】また、請求項５記載のビットモデリングの
処理方法において、同一ビットプレーンで複数並列に処
理するものである。
【００２２】また、請求項５または６記載のいずれかの
ビットモデリングの処理方法において、複数のビットプ
レーンで並列に処理するものである。
【００２３】また、請求項１記載のビットモデリングの
処理方法を用いる処理回路において、処理対象であるビ
ットのデータの値を格納するレジスタと、処理対象であ
るビット及び周囲のビット群の有意フラグ及び符号ビッ
トを格納するレジスタと、処理対象であるビットの処理
済フラグを格納するレジスタとを備えるものである。
【００２４】また、請求項２記載のビットモデリングの
処理方法を用いる処理回路において、処理対象であるビ
ットのデータの値を格納するレジスタと、処理対象であ
るビット及び周囲のビット群の有意フラグを格納するレ
ジスタと、処理対象であるビットがマグニチュードリフ
ァインメントパスで初めて処理されるかどうかの情報で
ある有意第２ビットを格納するレジスタとを備えるもの
である。
【００２５】また、請求項５、６、８記載のいずれかの
ビットモデリングの処理方法を用いる処理回路におい
て、コードブロックサイズ分のデータビット、符号ビッ
ト、処理済フラグ、有意フラグ及び有意第２ビットとを
格納するレジスタを備えるものである。
【００２６】さらに、請求項５、６、８記載のいずれか
のビットモデリングの処理方法を用いる処理回路におい
て、データビット、符号ビット、処理済フラグ、有意フ
ラグ及び有意第２ビットとを処理の対象とするビット分
だけを格納するレジスタを備えるものである。
【００２７】
【発明の実施の形態】実施の形態１．以下、この発明に
ついて説明する。図１は実施の形態１によるＪＰＥＧ２
０００のあるビットプレーンにおけるグループのビット
群○０〜○３を処理する場合を示した図である。図１を
参照して、ビット群○０〜○３で示すグループをｓｉｇ
パスで処理する場合、その周囲のビットの内、×で示す
ビットについての情報が必要になる。
【００２８】図２は図１における○０のビットを処理す
る場合に必要となるビットを示した図である。図２を参
照して、×０、×１、×２、×３、×５については同一
コーディングパスの処理においてビット○０より先に処
理されるビットを示している。△４、△６、△７につい
てはビット○０より後に処理されるビットを示してい
る。
【００２９】ｓｉｇパスにおいてビットが処理対象とな
る条件は、そのビットがｉｎｓｉｇｎｉｆｉｃａｎｃｅ
（以下、非有意と示す。）であり、周囲のビットが１個
以上ｓｉｇｎｉｆｉｃａｎｃｅ（以下、有意と示す。）
であることである。
【００３０】従って、処理対象であるビット及び周囲の
ビットが有意であるかどうか（以下、有意フラグと示
す。）の情報が必要になる。有意フラグはレジスタに格
納しておく。
【００３１】ビット○０が非有意で、周囲のビット群×
０〜△７の内、１個以上が有意であればｓｉｇパスで処
理することとなる。
【００３２】周囲のビット群×０〜△７の有意フラグの
状態に応じてコンテキスト（以下、データのコンテキス
トと示す。）を生成し、ビット○０の値そのものをデシ
ジョン（以下、データのデシジョンと示す。）とする。
【００３３】ビット○０の値が１であれば、そのデータ
が非有意から有意になるので、有意フラグを更新して、
さらに符号ビットについてもビットモデリングを行う。
【００３４】符号ビット処理には、ビット○０の符号ビ
ット及び周囲のビット群×０〜△７の符号ビットが必要
になる。
【００３５】周囲のビット群×０〜△７の符号ビットの
状態に応じてコンテキスト（以下、符号ビットのコンテ
キストと示す。）を生成し、ビット○０の符号ビット及
びコンテキストに応じた値のＸＯＲ演算の結果をデシジ
ョン（以下、符号ビットのデシジョンと示す。）とす
る。
【００３６】データのコンテキスト／デシジョン及び符
号ビットのコンテキスト／デシジョンは同時に生成して
おき、必要なとき（ビット○０の値が１）のみ符号ビッ
トのコンテキスト／デシジョンを採用する。
【００３７】また、必要のないとき（ビット○０の値が
０）は廃棄すれば並列に処理することができる。
【００３８】また、ビット○０の値が１であるか０であ
るかに係わらず、ｓｉｇパスで処理されたときは、その
ビットプレーンにおいて処理済であるという情報（以
下、処理済フラグと示す。）を更新する。
【００３９】あるビットをｓｉｇパスで処理するとき
は、そのビットの値、そのビットと周囲のビットの有意
フラグ及び符号ビットとを参照する。
【００４０】即ち、ビット○０の値、ビット○０と周囲
のビット群×０〜△７の有意フラグ及び符号ビットとを
格納するレジスタが必要になる。
【００４１】また、ビット○０の処理済フラグのための
レジスタについても用意する必要がある。
【００４２】図３は図１における○１のビットを処理す
る場合に必要となるビットを示した図である。図３を参
照して、ビット○１をｓｉｇパスで処理するかどうかの
判断には、周囲のビット群×０〜△７の有意フラグを参
照する。
【００４３】また、ビット×１の有意フラグは図２のビ
ット○０の有意フラグと同等なので、ビット○０の処理
時に更新される可能性があり、ビット○０の処理が終了
するまでビット○１の処理は開始できないはずである
が、ビット○１を処理するときにビット×１の有意フラ
グが更新されるかどうかが解っていれば、同時に処理す
ることが可能となる。
【００４４】即ち、ビット×１が非有意のとき、その値
が１でありその周囲のビット群が１個以上有意である場
合に、直前のｓｉｇパスの処理で有意になると判断し、
ビット×１及びその周囲のビット群の有意フラグ及びそ
のビットの値とを同時に参照して更新後の有意フラグと
することで、ビット○０及びビット○１とを同時に処理
する。
【００４５】図４は図１における○２のビットを処理す
る場合に必要となるビットを示した図である。図４を参
照して、ビット○２をｓｉｇパスで処理するかどうかの
判断には、周囲のビット群×０〜△７の有意フラグを参
照する。
【００４６】ビット×１の有意フラグは図３のビット○
１の有意フラグと同等なので、ビット○１の処理時に更
新される可能性があり、ビット○１の処理が終了するま
でビット○２の処理は開始できないはずであるが、ビッ
ト○２を処理するときにビット×１の有意フラグが更新
されるかどうかが解っていれば、同時に処理することが
可能となる。
【００４７】即ち、ビット×１が非有意のとき、その値
が１でありその周囲のビット群が１個以上有意である場
合に、直前のｓｉｇパスの処理で有意になると判断し、
ビット×１及びその周囲のビット群の有意フラグ及びそ
のビットの値とを同時に参照して更新後の有意フラグと
することで、ビット○１及びビット○２とを同時に処理
する。
【００４８】図５は図１における○３のビットを処理す
る場合に必要となるビットを示した図である。図５を参
照して、ビット○３をｓｉｇパスで処理するかどうかの
判断には、周囲のビット群×０〜△７の有意フラグを参
照する。
【００４９】ビット×１の有意フラグは図４のビット○
２の有意フラグと同等なので、ビット○２の処理時に更
新される可能性があり、ビット○２の処理が終了するま
でビット○３の処理は開始できないはずであるが、ビッ
ト○３を処理するときにビット×１の有意フラグが更新
されるかどうかが解っていれば、同時に処理することが
可能となる。
【００５０】即ち、ビット×１が非有意のとき、その値
が１でありその周囲のビット群が１個以上有意である場
合に、直前のｓｉｇパスの処理で有意になると判断し、
ビット×１及びその周囲のビット群の有意フラグ及びそ
のビットの値とを同時に参照して更新後の有意フラグと
することで、ビット○２及びビット○３とを同時に処理
する。
【００５１】この実施の形態１によると、ビット群○０
〜○３のグループの並列処理が可能となり、１ビットの
データについてはｓｉｇパスで処理するかどうかも判断
し、コンテキスト／デシジョンのセットを０／１／２個
出力する回路を構成することが可能となる。
【００５２】また、１ビットのデータを処理する回路を
４個並列に並べてそれぞれビット○０，○１，○２，○
３について処理することで、１個のグループ（４個のデ
ータ）について、０〜８個のコンテキスト／デシジョン
のセットを出力する回路を構成することが可能となる。
【００５３】実施の形態２．次に、実施の形態２による
並列処理方法について述べる。これは、図１〜５をｒｅ
ｆパスで処理する実施の形態であるため、実施の形態１
における図１〜５と同様の図面を用いて説明する。
【００５４】まず、図１のビット群○０〜○３で示すグ
ループをｒｅｆパスで処理するとき、その周囲のグルー
プの内、×で示すビットについての情報が必要になる。
このグループをさらに各ビット毎に分けると図２〜５に
示す各ビット○０，○１，○２，○３について、周囲８
ビットの情報が必要となる。
【００５５】ｒｅｆパスでのビットの処理条件は、その
ビットがｓｉｇパスで処理されてなく、有意であること
が必要である。従って、処理対象であるビットが処理済
であるか、また、有意であるかどうかの情報が必要とな
る。
【００５６】図２のビット○０において、未処理で有意
であればｒｅｆパスにより処理することになる。初めて
ビット○０がｒｅｆパスで処理されるとき、周囲のビッ
ト群×０〜△７の有意フラグの状態に応じてデータのコ
ンテキストを生成し、そうでないときは有意フラグの状
態によらず固定のデータのコンテキストを生成する。
【００５７】いずれのときもビット○０の値そのものを
データのデシジョンとし、ｒｅｆパスで処理されるとき
は処理済フラグを更新し、有意フラグ、処理済フラグは
ｓｉｇパスと同様のものを使用する。さらに、初めてビ
ット○０がｒｅｆパスで処理されるかどうかの情報（以
下、有意第２ビットと示す。）はレジスタに格納してお
く。
【００５８】図３においてビット○１をｒｅｆパスで処
理するかどうかの判断は、ビット○１の処理済フラグ及
び有意フラグとを参照する。同様に、図４、５について
もそれぞれビット○２、ビット○３の処理済フラグ及び
有意フラグとを参照する。
【００５９】また、図２〜５に示す各ビット○０，○
１，○２，○３を処理するには図１に示すビット群○０
〜○３の値、処理済フラグ及び有意フラグと、ビット○
及びビット×との有意フラグが必要になる。
【００６０】この実施の形態２によると、ｒｅｆパスは
有意フラグを更新することがないので、ビット群○０〜
○３のグループの並列処理が可能となり、１ビットのデ
ータについてはｒｅｆパスで処理するかどうかも判断
し、コンテキスト／デシジョンのセットを０／１個出力
する回路を構成することが可能となる。
【００６１】また、１ビットのデータを処理する回路を
４個並列に並べてそれぞれビット○０，○１，○２，○
３について処理することで、１個のグループ（４個のデ
ータ）について、０〜４個のコンテキスト／デシジョン
のセットを出力する回路を構成することが可能となる。
【００６２】実施の形態３．実施の形態３による並列処
理方法について述べる。これは、図１〜５をｃｌｎパス
で処理する実施の形態であるため、実施の形態１におけ
る図１〜５と同様の図面を用いて説明する。
【００６３】まず、図１のビット群○０〜○３で示すグ
ループをｃｌｎパスで処理するとき、その周囲のグルー
プの内、×で示すビットについての情報が必要になる。
このグループをさらに各ビット毎に分けると図２〜５に
示す各ビット○０，○１，○２，○３について、周囲８
ビットの情報が必要となる。
【００６４】ｃｌｎパスでのビットの処理条件は、その
ビットが未処理であることである。但し、ＭＳＢではｃ
ｌｎパスしか処理しないので全てのビットが処理対象と
なる。従って、処理対象であるビットが処理済であるか
どうかの情報が必要となる。
【００６５】また、ｃｌｎパスでは図２〜５に示す各ビ
ット○０，○１，○２，○３において、全て未処理のと
き、まとめて処理できるかどうかを判断する。図２〜５
に示す各ビット○０，○１，○２，○３のそれぞれにお
いて、周囲のビット群×０〜△７が全て非有意のときは
特別なコンテキスト（以下、ランレングスのコンテキス
トと示す。）を生成する。
【００６６】また、同時に図２〜５に示す各ビット○
０，○１，○２，○３の値が全て０であればデシジョン
（以下、ランレングスのデシジョンと示す。）０を生成
し、そのグループの処理を終了する。
【００６７】また、図２〜５に示す各ビット○０，○
１，○２，○３の値が１つでも１であれば、ランレング
スのデシジョンは１とする。このとき図２〜５に示す各
ビット○０，○１，○２，○３の内、最初に１の値を持
つビットの位置を２ビットのデータで表す。
【００６８】即ち、ビット○０が最初の１であれば０
０、ビット○１であれば０１、以下、同様１０、１１と
する。これらの２つのデータはランレングスに続くコン
テキスト（以下、ＵＮＩＦＯＲＭのコンテキストと示
す。）とともに生成され、それぞれデシジョン（以下、
ＵＮＩＦＯＲＭのデシジョンと示す。）として出力され
る。
【００６９】ランレングスのコンテキストだけが出力さ
れるときは、全て非有意のままであるので有意フラグの
更新は行われない。
【００７０】ＵＮＩＦＯＲＭのコンテキストも出力され
るとき、ＵＮＩＦＯＲＭのデシジョンが示す位置のビッ
トは非有意から有意になるので、そのビットの有意フラ
グを更新する。
【００７１】但し、ＵＮＩＦＯＲＭのコンテキスト自体
が、そのデシジョンの示す位置のビットが１であること
を表すので、ｓｉｇパスと同様にそのビットの符号ビッ
トのコンテキストを生成する。
【００７２】ｃｌｎパスでの符号ビットのコンテキスト
の生成方法はｓｉｇパスと同様であり、ＵＮＩＦＯＲＭ
のデシジョンが１１のときは符号ビットのみの処理で終
了となるが、それ以外のときは残るビットを１ビットづ
つ処理する。
【００７３】残るビットの処理の方法はそのビットの周
囲のビットが全て非有意でも処理することを除いて、ｓ
ｉｇパスと同様である。また、ＵＮＩＦＯＲＭのデシジ
ョンが示す位置より前のビットは非有意のままであるの
で、有意フラグの更新は行わない。
【００７４】この実施の形態３によると、ランレングス
のコンテキストの処理対象とならないときは、そのグル
ープ中のビットの内、未処理のものを順番に処理する。
また、ＵＮＩＦＯＲＭのコンテキスト以後のビット、ま
たはランレングスのコンテキストの処理対象とならない
ときの未処理のビットについては、ｓｉｇパスと同様の
処理を行うためｓｉｇパスと同様の回路を構成すること
が可能となる。
【００７５】また、ｓｉｇパスでは各ビットが独立した
ものを並列に処理することで０〜８個のコンテキスト／
デシジョンのセットを出力する回路を構成しているが、
ｃｌｎパスによると、さらに０ランレングスのコンテキ
スト／デシジョン、ＵＮＩＦＯＲＭのコンテキスト／デ
シジョンを処理する回路を並列に処理させ、 ・０ランレングスのコンテキストを含む場合 →ＵＮＩＦＯＲＭのコンテキストを含むか →ＵＮＩＦＯＲＭのコンテキスト以後のビット数 ・０ランレングスのコンテキストを含まない場合 →ｃｌｎパスで処理するビット数 を考慮して、０ランレングス、ＵＮＩＦＯＲＭ、各ビッ
トのコンテキスト／デシジョンを計算することで０〜１
０個のコンテキスト／デシジョンのセットを出力する回
路を構成することが可能となる。
【００７６】実施の形態４．実施の形態１〜３について
は、各コーディングパスについて個別の回路構成につい
て述べたものであるが、実施の形態４では同一ビットプ
レーン内の同一グループについて実施の形態１〜３の回
路で同時に処理するものである。
【００７７】この場合、３種類のコーディングパスで情
報を共有する必要があるため、コードブロックサイズ分
の有意フラグ、有意第２ビット、処理済フラグをレジス
タに格納しておく必要がある。
【００７８】また、符号ビット、処理対象となるビット
プレーンのデータビットについては、コードブロックサ
イズ分、または実際に処理対象となる部分を各コーディ
ングパス毎に読み出す場合はその分だけレジスタに格納
しておく必要がある。
【００７９】この実施の形態４によると、実施の形態１
〜３に比べ処理速度を速くすることができる。
【００８０】実施の形態５．図６は実施の形態５による
３個の連続したグループを処理する場合に使用するデー
タの範囲を示す図である。実施の形態４では、同一ビッ
トプレーン内の同一グループを３種類のコーディングパ
スで同時に処理する方法であった。
【００８１】しかし、コードブロック内のあるビットプ
レーンについては、ｓｉｇパス→ｒｅｆパス→ｃｌｎパ
スの順で処理して行くが、各ビットは１個のコーディン
グパスだけで処理されることや、ｓｉｇパスあるいはｃ
ｌｎパス等複数のパスで有意フラグを更新すること等の
制約により、正確なビットモデリングを得ようとすれ
ば、各コーディングパスを順番に処理する必要がある。
【００８２】つまり、あるビットプレーンにおいて、４
個のビットを同時に処理しているとはいえ実際には３種
類のコーディングパスで順番に処理することになり、回
路としての動作周波数を低く押さえる必要がある。これ
を解決するために実施の形態５では、横方向に連続した
グループ（ビット群○０〜○３、ビット群○４〜○７、
ビット群○８〜○１１）をそれぞれ別のコーディングパ
スで処理する方法をとっている。
【００８３】図７はビット群○８〜○１１のグループを
処理する場合に使用するデータの範囲を示す図である。
また、図８はビット群○４〜○７のグループを処理する
場合に使用するデータの範囲を示す図である。また、図
９はビット群○０〜○３のグループを処理する場合に使
用するデータの範囲を示す図である。
【００８４】ｓｉｇパスは非有意であり、かつ周囲のビ
ットに１個以上有意であるビットが存在するときに処理
するコーディングパスであり、最初に実行され、他の２
個のパスからは何の制約も受けずに処理することができ
る。
【００８５】図６で示す３個のグループではビット群○
８〜○１１を処理するコーディングパスであり、図７が
そのデータの使用範囲である。ビット群○８〜○１１を
ｓｉｇパスで処理するので、条件によりビット群○８〜
○１１の処理済フラグ、有意フラグが更新される。
【００８６】図６〜９におけるビット群×５〜×８、ビ
ット群○０〜○３、ビット群○４〜○７はｓｉｇパスに
より既に処理済である。
【００８７】次に、ｒｅｆパスは既に有意であるデータ
を処理するコーディングパスであり、処理時に有意であ
るかどうかを考慮する必要がある。
【００８８】そのビットが既に有意であるかどうかは有
意フラグを参照するが、そのビットが同じビットプレー
ンのｓｉｇパスで処理され有意になったときは処理でき
ない。
【００８９】即ち、ｓｉｇパスで処理されたかどうかを
判断する必要があるため、ｓｉｇパスと同時に処理する
ことはできない。
【００９０】図６で示す３個のグループではビット群○
４〜○７を処理するコーディングパスであり、図８がそ
のデータの使用範囲である。ビット群○４〜○７をｒｅ
ｆパスで処理するので、ビット群○４〜○７の処理済フ
ラグ、有意フラグを参照し、条件により処理済フラグを
更新する。
【００９１】ｓｉｇパスでビット群○８〜○１１、ｒｅ
ｆパスでビット群○４〜○７を処理することで、ｒｅｆ
パスではｓｉｇパスで更新した後のビット群○４〜○７
のフラグを参照することができる。
【００９２】また、この実施の形態５では、回路規模を
最小とするためｓｉｇパスとｒｅｆパスで処理するグル
ープは横方向に１グループずらした構成を示したが、２
グループ以上ずらしてもよい。
【００９３】図６、８、９におけるビット群５×〜×
８、ビット群○０〜○３はｒｅｆパスにより既に処理済
である。
【００９４】また、ｃｌｎパスは非有意であり、ｓｉｇ
パスで処理されなかったデータを処理するコーディング
パスである。この実施の形態５では、有意なデータはｒ
ｅｆパスで既に処理されており、非有意なデータの内ｓ
ｉｇパスで処理されなかったデータというのは、未処理
のデータ全てであるので、処理済フラグを参照し、未処
理のデータのみを処理する。
【００９５】処理対象となるビット及び周囲ビットの有
意フラグを参照する必要があるため、ｓｉｇパスと同時
に処理することはできない。
【００９６】図６で示す３個のグループではビット群○
０〜○３を処理するコーディングパスであり、図９がそ
のデータの使用範囲である。ビット群○０〜○３をｃｌ
ｎパスで処理するので、ビット群○４〜○７の有意フラ
グ、ビット群○０〜○３の処理済フラグを参照し、条件
により有意フラグを更新する。
【００９７】また、図６、９におけるビット群×５〜×
８はｃｌｎパスにより既に処理済である。
【００９８】ｓｉｇパスでビット群○８〜○１１、ｒｅ
ｆパスでビット群○４〜○７、ｃｌｎパスでビット群○
０〜○３を処理することで、ｃｌｎパスではｓｉｇパス
及びｒｅｆパスで更新した後のビット群○０〜○３、ビ
ット群○４〜○７のフラグを参照することができる。
【００９９】また、この実施の形態５では、回路規模を
最小とするためｓｉｇパスとｒｅｆパスで処理するグル
ープは横方向に１グループずらした構成を示したが、ｓ
ｉｇパス、ｒｅｆパス及びｃｌｎパスで処理するグルー
プ数は任意でよい。
【０１００】上記構成で３種類のコーディングパスを並
列に処理するとき、実施の形態１〜４と同様の方法とあ
わせて、４個のデータを３種類のコーディングパスだけ
並列に処理できる。
【０１０１】また、図６においてｓｉｇパスでビット群
△９〜△１２、ｒｅｆパスでビット群○８〜○１１、ｃ
ｌｎパスでビット群○４〜○７というように処理するグ
ループをずらすことで連続に処理することができる。
【０１０２】各コーディングパスは０〜１０個のコンテ
キスト／デシジョンのセットを出力するが、これらのデ
ータはコーディングパス毎に格納する必要がある。
【０１０３】この実施の形態５によると、コードブロッ
クサイズ分の有意フラグ、有意第２ビットの情報をレジ
スタに格納しておく必要があるが、３種類のコーディン
グパスを１度に処理するため、符号ビット、処理対象と
なるビットプレーンのデータビット、処理済フラグにつ
いては実際に処理する場合に処理の対象となっている部
分だけレジスタに格納しておけばよい。
【０１０４】また、図６のように、各コーディングパス
で処理するグループの間隔を１グループにした場合、処
理の対象となっている部分というのは、符号ビットでは
○△×の３０ビット分、データビット及び処理済フラグ
では×５〜×８、○０〜○１１、△９〜△１２の２０ビ
ット分になる。
【０１０５】従って、実施の形態１〜４に比べ、高速に
処理でき、回路規模を縮小できる。
【０１０６】実施の形態６．次に、実施の形態６による
並列処理方法について述べる。これは、図６における有
意フラグ及び有意第２ビットを処理の対象とする部分
（○△×の３０ビット分（有意フラグ）、×５〜×８、
○０〜○１１、△９〜△１２の２０ビット分（有意第２
ビット））だけのレジスタ量で実行する方法である。
【０１０７】有意フラグがコードブロックサイズ分必要
であるのは、ＭＳＢからＬＳＢまでビットモデリングを
している間、情報を共有する必要があるため、保持する
必要があるからである。
【０１０８】しかし、あるビットプレーンの処理におい
ては、その直前のビットプレーンでの処理後の状態が解
ればよく、直前のビットプレーンまで処理した後の状態
を予め計算することができれば、ビットプレーン間で情
報を共有する必要がなくなる。
【０１０９】実施の形態６では、処理しようとするデー
タの値を調べ、処理対象となるビットプレーンより上位
に値が１であるビットがあるかどうかで判断する方法を
とる。
【０１１０】図１０は、ビットモデリングで処理しよう
とするある１つのデータを符号ビット、及び絶対値に分
け、その値を示した図である。図１０を参照して、ＭＳ
Ｂから処理対象であるビットプレーンより１個上のビッ
トまでの値は全て０であるので、このデータのｓｉｇパ
ス処理前の有意フラグは非有意とする。
【０１１１】また、図１１では、ＭＳＢから処理対象で
あるビットプレーンより１個上のビットまでの値が１で
あるので、このデータのｓｉｇパス処理前の有意フラグ
は有意とする。
【０１１２】これをビットプレーン毎にデータビットを
読み出すときに実行すれば、ビットプレーン間で情報を
共有する必要がなくなるため、有意フラグのレジスタ数
を削減することができる。
【０１１３】従って、有意フラグは図６に示す○△×の
３０ビット分だけレジスタを持てばよいことになる。
【０１１４】また、有意第２ビットも同様に、初めてｒ
ｅｆパスで処理するビットプレーン、即ち、有意になっ
た次のビットプレーンを予め計算しておくことにより、
ビットプレーン間で情報を共有する必要がなくなる。
【０１１５】この実施の形態６では、処理しようとする
データを調べ、処理対象となるビットプレーンより１ビ
ット上位の値が１で、それより上位のビットが全て０で
あるかどうかで判断する。
【０１１６】図１０を例にとると、処理対象のビットプ
レーンより上位のビットの値が全て０であるので有意第
２ビットにはならない。また、図１１では、処理対象す
るビットプレーンの１ビット上位の値が１で、それより
上位ビットの値が全て０であるので有意第２ビットにな
る。
【０１１７】これをビットプレーン毎にデータビットを
読み出すときに実行すれば、ビットプレーン間で情報を
共有する必要がなくなるため、有意第２ビットのレジス
タ数を削減することができる。
【０１１８】従って、有意第２ビットは図６に示す×５
〜×８、○０〜○１１、△９〜△１２の２０ビット分だ
け持てばよいことになる。
【０１１９】実施の形態６は、同一のビットプレーンに
おいて３種類のコーディングパスを並列に処理する回路
であり、以下の実施の形態の基本回路とする。
【０１２０】実施の形態７．この実施の形態７は、同一
のビットプレーンにおいて実施の形態６の回路を複数使
用する処理方法である。図１３は３個の連続したグルー
プを複数並列に処理する場合に使用するデータの範囲を
示す図である。これはビット群○０００〜○０１１、○
１００〜○１１１について２つの実施の形態６で述べた
回路を使用するものである。
【０１２１】図１３を参照して、ビット群○０００〜○
０１１については実施の形態６と同様の回路を使用して
そのまま処理する。また、ビット群×１００〜×１０４
は本来ビット群○１００〜○１１１よりも前に処理され
るべきデータであるので有意フラグを予め計算しておく
必要がある。
【０１２２】実施の形態６では、処理対象となるビット
プレーンの１ビット上位のビットプレーンまでの有意フ
ラグの計算方法を示したが、この実施の形態７では、さ
らに縦方向に１段上のグループの処理後の情報が必要に
なる。これは実施の形態６で示した方法に加えて、処理
対象のビットプレーンのデータも考慮することで計算で
きる。
【０１２３】以下に、図１３の×１００が、図１０〜１
２のような値を持っている場合について述べる。
【０１２４】図１０では、ＭＳＢから処理対象となるビ
ットプレーンまで値が全て０なので非有意である。図１
１では、ＭＳＢから処理対象となるビットプレーンの１
ビット上位までに値が１であるビットがあるので有意で
ある。
【０１２５】また、図１２では、ＭＳＢから処理対象と
なるビットプレーンまでに値が１であるビット（この場
合は、処理対象のビットプレーン）があるので有意であ
る。このように、縦方向に１段上のグループまで、有意
フラグを計算することが可能となる。
【０１２６】但し、ビット群×１０５〜×１０８、ビッ
ト群△１０９〜△１１７については実施の形態１〜６と
同様の処理とする。例えば、ビット△１１７が図１２の
ような値を持っていた場合、非有意となる。
【０１２７】この実施の形態７によると、同一のビット
プレーンにおいて複数のグループの並列処理が可能とな
る。また、縦方向に連続したグループを処理する例を示
したが、縦方向のグループの間隔は１に限らず任意でよ
く、並列に処理する実施の形態６と同様の回路も２個以
上の任意の数でよい。尚、並列回路を２個設ければ、回
路規模は２倍となるが、処理性能も２倍となる。
【０１２８】実施の形態８．さらに、実施の形態８では
異なるビットプレーンでの並列処理が可能な方法につい
て述べる（図示せず。）。これは実施の形態６で述べた
方法を異なるビットプレーンに対して同時に使用するこ
とで、複数のビットプレーン（２以上の任意の数）での
並列処理が可能となる。
【０１２９】また、この実施の形態８も並列回路を２個
設ければ、回路規模は２倍となるが、処理性能も２倍と
なる。
【０１３０】さらに、実施の形態７と同様の回路を異な
るビットプレーンに対して同時に実行させることも可能
である。尚、この場合も任意の数のビットプレーンでの
並列処理が可能である。
【０１３１】
【発明の効果】この発明に係るビットモデリングの処理
方法及びそれを用いる処理回路は、ＪＰＥＧ２０００の
ビットモデリングのシグニフィカンスプロパゲーション
デコーディングパス（Ｓｉｇｎｉｆｉｃａｎｃｅ ｐｒ
ｏｐａｇａｔｉｏｎ ｄｅｃｏｄｉｎｇ ｐａｓｓ）の
処理方法において、処理対象であるビット及び周囲のビ
ット群の有意フラグの状態に応じて変化するデータのコ
ンテキスト及びデシジョンと、処理対象であるビット及
び周囲のビット群の符号ビットの状態に応じて変化する
符号ビットのコンテキスト及びデシジョンとを同時に生
成しておき、処理対象であるビットの値が１のときのみ
符号ビットのコンテキスト及びデシジョンを採用し、有
意フラグを更新し、処理対象であるビットの値が０のと
きは廃棄し、処理対象であるビットの値が１か０に係わ
らず、処理済フラグを更新するビットモデリングの処理
回路を、同一グループの４個のビットに同時に適用し、
並列に処理するので、処理速度を速くすることができ
る。
【０１３２】また、ＪＰＥＧ２０００のビットモデリン
グのマグニチュードリファインメントパス（Ｍａｇｎｉ
ｔｕｄｅ ｒｅｆｉｎｅｍｅｎｔ ｐａｓｓ）の処理方
法において、処理対象であるビットがマグニチュードリ
ファインメントパスで初めて処理されるかどうかの情報
である有意第２ビットと処理済フラグ及び有意フラグと
を参照して、処理するかどうかを判断し、マグニチュー
ドリファインメントパスで処理する場合は、処理対象で
あるビットのコンテキスト及びデシジョンを生成し、処
理済フラグも更新するビットモデリングの処理回路を、
同一グループの４個のビットに同時に適用し、並列に処
理するので、さらに処理速度を速くすることができる。
【０１３３】また、ＪＰＥＧ２０００のビットモデリン
グのクリーンアップパス（Ｃｌｅａｎｕｐ ｐａｓｓ）
の処理方法において、処理対象である同一グループのビ
ットが全て未処理のとき、まとめて処理できるかどうか
を判断し、同一グループのビット群が全て非有意のとき
は特別なコンテキスト及びデシジョンを生成するビット
モデリングの第１の処理回路と、処理済のビットについ
ては何も行わず、非有意のビットについて処理を行うビ
ットモデリングの第２の処理回路とを設け、第１の処理
回路の１つと、同一グループの４個のビットに第２の処
理回路とを同時に適用し、並列に処理するので、さらに
処理速度を速くすることができる。
【０１３４】また、ＪＰＥＧ２０００のビットモデリン
グの処理方法において、同一ビットプレーンについて、
３種類のコーディングパスを順番に処理するので、さら
に処理速度を速くすることができる。
【０１３５】また、ＪＰＥＧ２０００のビットモデリン
グの処理方法において、同一ビットプレーンの隣り合っ
た３個のグループを、３種類のコーディングパスごとに
並列に処理するので、さらに処理速度を速くすることが
でき、回路規模を縮小することができる。
【０１３６】また、請求項５記載のビットモデリングの
処理方法において、同一ビットプレーンで複数並列に処
理するので、さらに処理速度を速くすることができ、回
路規模を縮小することができる。
【０１３７】また、請求項５または６記載のいずれかの
ビットモデリングの処理方法において、複数のビットプ
レーンで並列に処理するので、さらに処理速度を速くす
ることができる。
【０１３８】また、請求項１記載のビットモデリングの
処理方法を用いる処理回路において、処理対象であるビ
ットのデータの値を格納するレジスタと、処理対象であ
るビット及び周囲のビット群の有意フラグ及び符号ビッ
トを格納するレジスタと、処理対象であるビットの処理
済フラグを格納するレジスタとを備えるので、処理速度
を速くすることができる。
【０１３９】また、請求項２記載のビットモデリングの
処理方法を用いる処理回路において、処理対象であるビ
ットのデータの値を格納するレジスタと、処理対象であ
るビット及び周囲のビット群の有意フラグを格納するレ
ジスタと、処理対象であるビットがマグニチュードリフ
ァインメントパスで初めて処理されるかどうかの情報で
ある有意第２ビットを格納するレジスタとを備えるの
で、さらに処理速度を速くすることができる。
【０１４０】また、請求項５、６、８記載のいずれかの
ビットモデリングの処理方法を用いる処理回路におい
て、コードブロックサイズ分のデータビット、符号ビッ
ト、処理済フラグ、有意フラグ及び有意第２ビットとを
格納するレジスタを備えるので、処理速度を速くするこ
とができ、回路規模を縮小することができる。
【０１４１】さらに、請求項５、６、８記載のいずれか
のビットモデリングの処理方法を用いる処理回路におい
て、データビット、符号ビット、処理済フラグ、有意フ
ラグ及び有意第２ビットとを処理の対象とするビット分
だけを格納するレジスタを備えるので、さらに処理速度
を速くすることができ、回路規模を縮小することができ
る。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるＪＰＥＧ２０
００のビットモデリングにおいて、あるグループを処理
する場合に使用するデータの範囲を示す図である。
【図２】 この発明の実施の形態１によるＪＰＥＧ２０
００のビットモデリングにおいて、ビット○０を処理す
る場合に使用するデータの範囲を示す図である。
【図３】 この発明の実施の形態１によるＪＰＥＧ２０
００のビットモデリングにおいて、ビット○１を処理す
る場合に使用するデータの範囲を示す図である。
【図４】 この発明の実施の形態１によるＪＰＥＧ２０
００のビットモデリングにおいて、ビット○２を処理す
る場合に使用するデータの範囲を示す図である。
【図５】 この発明の実施の形態１によるＪＰＥＧ２０
００のビットモデリングにおいて、ビット○３を処理す
る場合に使用するデータの範囲を示す図である。
【図６】 この発明の実施の形態５による３個の連続し
たグループを処理する場合に使用するデータの範囲を示
す図である。
【図７】 この発明の実施の形態５によるビット群○８
〜○１１のグループを処理する場合に使用するデータの
範囲を示す図である。
【図８】 この発明の実施の形態５によるビット群○４
〜○７のグループを処理する場合に使用するデータの範
囲を示す図である。
【図９】 この発明の実施の形態５によるビット群○０
〜○３のグループを処理する場合に使用するデータの範
囲を示す図である。
【図１０】 この発明の実施の形態６によるＪＰＥＧ２
０００のビットモデリングにおいて、処理の対象となる
データを符号ビットとデータに分けてビットプレーン毎
に値を示した図である。
【図１１】 この発明の実施の形態６によるＪＰＥＧ２
０００のビットモデリングにおいて、別の処理の対象と
なるデータを符号ビットとデータに分けてビットプレー
ン毎に値を示した図である。
【図１２】 この発明の実施の形態６によるＪＰＥＧ２
０００のビットモデリングにおいて、さらに別の処理の
対象となるデータを符号ビットとデータに分けてビット
プレーン毎に値を示した図である。
【図１３】 この発明の実施の形態７による３個の連続
したグループを複数並列に処理する場合に使用するデー
タの範囲を示す図である。
【図１４】 従来のＪＰＥＧ２０００のビットモデリン
グにおいて、ビットプレーン内で処理するグループの順
番を示す図である。
【図１５】 従来のＪＰＥＧ２０００のビットモデリン
グにおいて、別のビットプレーン内で処理するグループ
の順番を示す図である。
【符号の説明】
○０〜○３、○４〜○７、○８〜○１１ ビット群 ×０〜△７ 周囲のビット群 ○０，○１，○２，○３ 各ビット ×５〜×８、○０〜○１１、△９〜△１２ ビット群 ○０００〜○０１１、○１００〜○１１１ ビット群

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ＪＰＥＧ２０００のビットモデリングの
    シグニフィカンスプロパゲーションデコーディングパス
    （Ｓｉｇｎｉｆｉｃａｎｃｅ ｐｒｏｐａｇａｔｉｏｎ
    ｄｅｃｏｄｉｎｇ ｐａｓｓ）の処理方法において、 処理対象であるビット及び周囲のビット群の有意フラグ
    の状態に応じて変化するデータのコンテキスト及びデシ
    ジョンと、 前記処理対象であるビット及び周囲のビット群の符号ビ
    ットの状態に応じて変化する符号ビットのコンテキスト
    及びデシジョンとを同時に生成しておき、 前記処理対象であるビットの値が１のときのみ前記符号
    ビットのコンテキスト及びデシジョンを採用し、前記有
    意フラグを更新し、 前記処理対象であるビットの値が０のときは廃棄し、 前記処理対象であるビットの値が１か０に係わらず、処
    理済フラグを更新するビットモデリングの処理回路を、 同一グループの４個のビットに同時に適用し、並列に処
    理することを特徴とするビットモデリングの処理方法。
  2. 【請求項２】 ＪＰＥＧ２０００のビットモデリングの
    マグニチュードリファインメントパス（Ｍａｇｎｉｔｕ
    ｄｅ ｒｅｆｉｎｅｍｅｎｔ ｐａｓｓ）の処理方法に
    おいて、 処理対象であるビットが前記マグニチュードリファイン
    メントパスで初めて処理されるかどうかの情報である有
    意第２ビットと処理済フラグ及び有意フラグとを参照し
    て、処理するかどうかを判断し、 前記マグニチュードリファインメントパスで処理する場
    合は、前記処理対象であるビットのコンテキスト及びデ
    シジョンを生成し、前記処理済フラグも更新するビット
    モデリングの処理回路を、 同一グループの４個のビットに同時に適用し、並列に処
    理することを特徴とするビットモデリングの処理方法。
  3. 【請求項３】 ＪＰＥＧ２０００のビットモデリングの
    クリーンアップパス（Ｃｌｅａｎｕｐ ｐａｓｓ）の処
    理方法において、 処理対象である同一グループのビットが全て未処理のと
    き、まとめて処理できるかどうかを判断し、 前記同一グループのビット群が全て非有意のときは特別
    なコンテキスト及びデシジョンを生成する前記ビットモ
    デリングの第１の処理回路と、 処理済のビットについては何も行わず、 非有意のビットについて処理を行う前記ビットモデリン
    グの第２の処理回路とを設け、 前記第１の処理回路の１つと、前記同一グループの４個
    のビットに前記第２の処理回路とを同時に適用し、並列
    に処理することを特徴とするビットモデリングの処理方
    法。
  4. 【請求項４】 ＪＰＥＧ２０００のビットモデリングの
    処理方法において、同一ビットプレーンについて、３種
    類のコーディングパスを順番に処理することを特徴とす
    るビットモデリングの処理方法。
  5. 【請求項５】 ＪＰＥＧ２０００のビットモデリングの
    処理方法において、同一ビットプレーンの隣り合った３
    個のグループを、３種類のコーディングパスごとに並列
    に処理することを特徴とするビットモデリングの処理方
    法。
  6. 【請求項６】 請求項５記載のビットモデリングの処理
    方法において、 同一ビットプレーンで複数並列に処理することを特徴と
    するビットモデリングの処理方法。
  7. 【請求項７】 請求項５または６記載のいずれかのビッ
    トモデリングの処理方法において、 複数のビットプレーンで並列に処理することを特徴とす
    るビットモデリングの処理方法。
  8. 【請求項８】 請求項１記載のビットモデリングの処理
    方法を用いる処理回路において、 処理対象であるビットのデータの値を格納するレジスタ
    と、 処理対象であるビット及び周囲のビット群の有意フラグ
    及び符号ビットを格納するレジスタと、 前記処理対象であるビットの処理済フラグを格納するレ
    ジスタとを備えることを特徴とする処理回路。
  9. 【請求項９】 請求項２記載のビットモデリングの処理
    方法を用いる処理回路において、 処理対象であるビットのデータの値を格納するレジスタ
    と、 処理対象であるビット及び周囲のビット群の有意フラグ
    を格納するレジスタと、 処理対象であるビットがマグニチュードリファインメン
    トパスで初めて処理されるかどうかの情報である有意第
    ２ビットを格納するレジスタとを備えることを特徴とす
    る処理回路。
  10. 【請求項１０】 請求項５、６、８記載のいずれかのビ
    ットモデリングの処理方法を用いる処理回路において、 コードブロックサイズ分のデータビット、符号ビット、
    処理済フラグ、有意フラグ及び有意第２ビットとを格納
    するレジスタを備えることを特徴とする処理回路。
  11. 【請求項１１】 請求項５、６、８記載のいずれかのビ
    ットモデリングの処理方法を用いる処理回路において、 データビット、符号ビット、処理済フラグ、有意フラグ
    及び有意第２ビットとを処理の対象とするビット分だけ
    を格納するレジスタを備えることを特徴とする処理回
    路。
JP2001192670A 2001-06-26 2001-06-26 ビットモデリングの処理方法及びそれを用いる処理回路 Pending JP2003008906A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001192670A JP2003008906A (ja) 2001-06-26 2001-06-26 ビットモデリングの処理方法及びそれを用いる処理回路
US10/028,320 US20020196859A1 (en) 2001-06-26 2001-12-28 Method of performing bit modeling and circuit that uses this method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001192670A JP2003008906A (ja) 2001-06-26 2001-06-26 ビットモデリングの処理方法及びそれを用いる処理回路

Publications (1)

Publication Number Publication Date
JP2003008906A true JP2003008906A (ja) 2003-01-10

Family

ID=19031091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001192670A Pending JP2003008906A (ja) 2001-06-26 2001-06-26 ビットモデリングの処理方法及びそれを用いる処理回路

Country Status (2)

Country Link
US (1) US20020196859A1 (ja)
JP (1) JP2003008906A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612015B1 (ko) 2004-07-22 2006-08-11 삼성전자주식회사 컨텍스트 적응형 이진 산술 부호화 방법 및 그 장치
US7133567B2 (en) 2001-07-12 2006-11-07 Sanyo Electric Co., Ltd. Image coding apparatus and image coding method
US7333659B2 (en) 2003-04-14 2008-02-19 Sony Corporation Picture encoder and picture encoding method
US7418143B2 (en) 2003-05-08 2008-08-26 Sony Corporation Encoding device and method, decoding device and method, and image information processing system and method
JP2009141688A (ja) * 2007-12-06 2009-06-25 Nippon Telegr & Teleph Corp <Ntt> 画像符号化・復号化方法及びシステム及び画像符号化プログラム及び画像復号化プログラム
US7577300B2 (en) 2003-12-19 2009-08-18 Nec Corporation Apparatus and method of encoding and decoding digital images using parallel processing of bit-planes
US7742645B2 (en) 2006-02-28 2010-06-22 Fujitsu Microelectronics Limited Encoding device and method
JP2019522448A (ja) * 2016-05-23 2019-08-08 カカドゥ アール アンド ディー ピーティーワイ リミテッド 画像を圧縮する方法および装置技術分野

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7565024B2 (en) * 2003-12-19 2009-07-21 Intel Corporation Run length coding and decoding

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658159B1 (en) * 2000-03-17 2003-12-02 Hewlett-Packard Development Company, L.P. Block entropy coding in embedded block coding with optimized truncation image compression
AUPQ982400A0 (en) * 2000-09-01 2000-09-28 Canon Kabushiki Kaisha Entropy encoding and decoding
US6947874B2 (en) * 2000-11-16 2005-09-20 Canon Kabushiki Kaisha Entropy coding
US6859563B2 (en) * 2001-03-30 2005-02-22 Ricoh Co., Ltd. Method and apparatus for decoding information using late contexts

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133567B2 (en) 2001-07-12 2006-11-07 Sanyo Electric Co., Ltd. Image coding apparatus and image coding method
US7333659B2 (en) 2003-04-14 2008-02-19 Sony Corporation Picture encoder and picture encoding method
US7418143B2 (en) 2003-05-08 2008-08-26 Sony Corporation Encoding device and method, decoding device and method, and image information processing system and method
US7577300B2 (en) 2003-12-19 2009-08-18 Nec Corporation Apparatus and method of encoding and decoding digital images using parallel processing of bit-planes
KR100612015B1 (ko) 2004-07-22 2006-08-11 삼성전자주식회사 컨텍스트 적응형 이진 산술 부호화 방법 및 그 장치
US7742645B2 (en) 2006-02-28 2010-06-22 Fujitsu Microelectronics Limited Encoding device and method
JP2009141688A (ja) * 2007-12-06 2009-06-25 Nippon Telegr & Teleph Corp <Ntt> 画像符号化・復号化方法及びシステム及び画像符号化プログラム及び画像復号化プログラム
JP2019522448A (ja) * 2016-05-23 2019-08-08 カカドゥ アール アンド ディー ピーティーワイ リミテッド 画像を圧縮する方法および装置技術分野
JP7037554B2 (ja) 2016-05-23 2022-03-16 カカドゥ アール アンド ディー ピーティーワイ リミテッド 画像を圧縮する方法および装置

Also Published As

Publication number Publication date
US20020196859A1 (en) 2002-12-26

Similar Documents

Publication Publication Date Title
KR100340828B1 (ko) 적응 확률 추정방법 및 적응 부호화 방법과 적응 복호화 방법
JP2003008906A (ja) ビットモデリングの処理方法及びそれを用いる処理回路
US5600813A (en) Method of and circuit for generating zigzag addresses
EP0658982B1 (en) System for bi-level symbol coding-decoding with saved storage and method for the same
EP1936957A1 (en) Image encoding method and device, image decoding method and device, and imaging device
JP2002094386A (ja) 符号化装置、復号装置、符号化方法および復号方法
JPH104557A (ja) 画像処理装置、及び方法、及びその方法を記憶した記憶媒体
CN112449201B (zh) 解码方法、编码方法、相应的装置、电子设备及存储介质
US4551706A (en) Apparatus for decoding run-length encoded data
JP2007312075A (ja) 符号化システムおよび符号化方法
CN112911314B (zh) 一种熵编码器的编码方法及熵编码器
KR100448282B1 (ko) 가중치 블록을 이용한 균형 부호화 및 복호화 방법
US6636881B1 (en) Binary data counter, area information extractor and huffman converter
JPH06121172A (ja) 画像符号化装置
US20230238982A1 (en) Arithmetic encoder for arithmetically encoding and arithmetic decoder for arithmetically decoding a sequence of information values, methods for arithmetically encoding and decoding a sequence of information values and computer program for implementing these methods
US20100295713A1 (en) Coding apparatus, decoding apparatus, code transforming apparatus, and program
JP3014999B2 (ja) ハフマン復号化装置
JP2809161B2 (ja) 予測符号化装置
JP2001344100A (ja) 複数のフラグレジスタを備えた中央演算処理装置
EP1001540A2 (en) Block coding method and apparatus
JP2009175958A (ja) 除算器および除算方法、並びに除算器を用いた画像符号化装置
JP2000278538A (ja) 算術符号化・復号化装置および方法
JPH0789620B2 (ja) デ−タ復号装置
JP2008005181A (ja) ゼロ画素カウント回路
US5806026A (en) Degrouping method for an MPEG 1 audio decoder

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060228