JP2003008673A - Ａｆｃ回路 - Google Patents
Ａｆｃ回路Info
- Publication number
- JP2003008673A JP2003008673A JP2001184242A JP2001184242A JP2003008673A JP 2003008673 A JP2003008673 A JP 2003008673A JP 2001184242 A JP2001184242 A JP 2001184242A JP 2001184242 A JP2001184242 A JP 2001184242A JP 2003008673 A JP2003008673 A JP 2003008673A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- frequency
- oscillator
- frequency error
- afc circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0093—Intermittant signals
- H04L2027/0095—Intermittant signals in a preamble or similar structure
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Circuits Of Receivers In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 引き込み可能周波数範囲を広げることがで
き、基準発信器の精度が低くてもよく、これによって装
置全体の小型化、低価格化を実現することができるＡＦ
Ｃ回路を提供することである。 【解決手段】 基地局周波数から推定される自装置内基
準発振器の周波数誤差量に応じて、検波回路に入力する
サンプリング周波数を変化させることにより、引き込み
可能な周波数誤差範囲を拡大することを特徴とする。
き、基準発信器の精度が低くてもよく、これによって装
置全体の小型化、低価格化を実現することができるＡＦ
Ｃ回路を提供することである。 【解決手段】 基地局周波数から推定される自装置内基
準発振器の周波数誤差量に応じて、検波回路に入力する
サンプリング周波数を変化させることにより、引き込み
可能な周波数誤差範囲を拡大することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はＡＦＣ（自動周波数
制御）回路に関する。
制御）回路に関する。
【０００２】
【従来の技術】従来から、無線受信装置のディジタル復
調器において、周波数引き込みを行うＡＦＣ（自動周波
数制御）回路が知られている。
調器において、周波数引き込みを行うＡＦＣ（自動周波
数制御）回路が知られている。
【０００３】従来のＡＦＣ回路では、一定のサンプリン
グ周波数で同期用データを検出する場合、位相誤差が１
８０度に近づくと遅れと進みを判断できなくなり、そこ
が引き込み限界となる。
グ周波数で同期用データを検出する場合、位相誤差が１
８０度に近づくと遅れと進みを判断できなくなり、そこ
が引き込み限界となる。
【０００４】
【発明が解決しようとする課題】その対応策としては精
度の高い基準発振器を持つことが考えられるが、このよ
うに精度の高い基準発振器を持つようにすると、装置全
体としての小型化、低価格化が困難になるという問題点
があった。
度の高い基準発振器を持つことが考えられるが、このよ
うに精度の高い基準発振器を持つようにすると、装置全
体としての小型化、低価格化が困難になるという問題点
があった。
【０００５】本発明は上記の点にかんがみてなされたも
ので、引き込み可能周波数範囲を広げることができ、基
準発信器の精度が低くてもよく、これによって装置全体
の小型化、低価格化を実現することができるＡＦＣ回路
を提供することを目的とする。
ので、引き込み可能周波数範囲を広げることができ、基
準発信器の精度が低くてもよく、これによって装置全体
の小型化、低価格化を実現することができるＡＦＣ回路
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するために、基地局周波数から推定される自装置内基
準発振器の周波数誤差量に応じて、検波回路に入力する
サンプリング周波数を変化させることにより、引き込み
可能な周波数誤差範囲を拡大することを特徴とする。
成するために、基地局周波数から推定される自装置内基
準発振器の周波数誤差量に応じて、検波回路に入力する
サンプリング周波数を変化させることにより、引き込み
可能な周波数誤差範囲を拡大することを特徴とする。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【０００８】図１は、本発明によるＡＦＣ回路の一実施
の形態を適用した無線受信装置の概略構成を示すブロッ
ク図である。
の形態を適用した無線受信装置の概略構成を示すブロッ
ク図である。
【０００９】なお、本実施の形態では、この無線受信装
置が、移動体通信における移動局装置であるものとして
説明する。
置が、移動体通信における移動局装置であるものとして
説明する。
【００１０】図１に示すように、本実施の形態を適用し
た移動局装置は、基地局から信号受信を行うアンテナ１
と、無線機２と、復調器３と、検波回路４と、周波数誤
差判定回路５と、周波数誤差から基準発振器（ＴＣＸ
Ｏ）７の制御電圧を発生する周波数誤差→制御電圧変換
回路６と、基準発振器７と、周波数誤差から検波周波数
を算出しＰＬＬ回路１０への制御データを算出する検波
周波数算出回路８と、検波用発振器９と、ＰＬＬ回路１
０と、制御タイミング回路１１とを有して構成される。
た移動局装置は、基地局から信号受信を行うアンテナ１
と、無線機２と、復調器３と、検波回路４と、周波数誤
差判定回路５と、周波数誤差から基準発振器（ＴＣＸ
Ｏ）７の制御電圧を発生する周波数誤差→制御電圧変換
回路６と、基準発振器７と、周波数誤差から検波周波数
を算出しＰＬＬ回路１０への制御データを算出する検波
周波数算出回路８と、検波用発振器９と、ＰＬＬ回路１
０と、制御タイミング回路１１とを有して構成される。
【００１１】次に、本実施の形態の動作について説明す
る。
る。
【００１２】基地局からはＡＦＣ動作の為に同期用既知
データが送出され、移動局装置において同データを復調
することによって自装置内の基準信号ずれを補正する。
データが送出され、移動局装置において同データを復調
することによって自装置内の基準信号ずれを補正する。
【００１３】ここで、既知データのスロット内配置例
を、ＰＤＣ方式とＣＤＭＡ方式について記す。
を、ＰＤＣ方式とＣＤＭＡ方式について記す。
【００１４】図２は、既知データのスロット内配置例を
示す図であり、（ａ）は、時分割多重通信方式の場合の
図であり、（ｂ）は符号分割多重通信方式の場合の図で
ある。
示す図であり、（ａ）は、時分割多重通信方式の場合の
図であり、（ｂ）は符号分割多重通信方式の場合の図で
ある。
【００１５】ＰＤＣ方式のように時分割多重の場合は、
図２（ａ）に示すように、既知データすなわち同期用デ
ータが定期的にスロット内の所定位置に存在する。
図２（ａ）に示すように、既知データすなわち同期用デ
ータが定期的にスロット内の所定位置に存在する。
【００１６】また、ＣＤＭＡ方式のようにコード多重の
場合は、図２（ｂ）に示すように、同期用チャネルが常
に送出されているので、スロット内のすべてを同期用デ
ータとすることが可能である。
場合は、図２（ｂ）に示すように、同期用チャネルが常
に送出されているので、スロット内のすべてを同期用デ
ータとすることが可能である。
【００１７】次に無線機動作について説明する。
【００１８】アンテナ１で受信した電波は、無線機２で
ＩＦ信号にダウンコンバートされ、復調機３にてベース
バンド信号となる。直交変調を使用する時はここでＩ信
号、Ｑ信号に分配される。
ＩＦ信号にダウンコンバートされ、復調機３にてベース
バンド信号となる。直交変調を使用する時はここでＩ信
号、Ｑ信号に分配される。
【００１９】次に、検波回路４では、Ｉ、Ｑ信号の振幅
を検波用発振器９のタイミングでサンプリングする。こ
の振幅情報は周波数誤差判定回路５において周波数情報
に変換される。その変換方法としてはＣＯＲＤＩＣ方法
が一例として挙げられる。周波数誤差判定回路５で周波
数情報に変換し、Ｉ、Ｑ平面上に展開したものが図３で
ある。
を検波用発振器９のタイミングでサンプリングする。こ
の振幅情報は周波数誤差判定回路５において周波数情報
に変換される。その変換方法としてはＣＯＲＤＩＣ方法
が一例として挙げられる。周波数誤差判定回路５で周波
数情報に変換し、Ｉ、Ｑ平面上に展開したものが図３で
ある。
【００２０】図３は、Ｉ、Ｑ平面上に表されたサンプリ
ング点を示す図である。
ング点を示す図である。
【００２１】図３に示す点Ａは発振器９で発生したクロ
ックタイミングでサンプリングした点である。
ックタイミングでサンプリングした点である。
【００２２】なお、これ以降に記述する０゜（Ｉ＝１，
Ｑ＝０）の定義は、前回のサンプリング点である。
Ｑ＝０）の定義は、前回のサンプリング点である。
【００２３】基準発振器７と基地局との同期が取れてい
る場合は、常に０゜の位置でサンプリングされる。
る場合は、常に０゜の位置でサンプリングされる。
【００２４】なお、点Ａと０゜の間に生じる角度を周波
数誤差Δθとする。
数誤差Δθとする。
【００２５】図４は、図１に示した基準発振器７におけ
る制御電圧対発振周波数特性を示す図である。
る制御電圧対発振周波数特性を示す図である。
【００２６】発振周波数は制御電圧に対し、単調に増加
しなければならない。また、単調に減少の場合もある。
しなければならない。また、単調に減少の場合もある。
【００２７】周波数誤差→制御電圧発生回路６では、周
波数誤差判定回路５で算出した周波数誤差Δθから基準
発振器７の制御電圧値を算出し、制御する電圧を発生す
る。この算出値の制御割合はシステムによって異なる設
計ができるようにユーザーが設定できるものとする。
波数誤差判定回路５で算出した周波数誤差Δθから基準
発振器７の制御電圧値を算出し、制御する電圧を発生す
る。この算出値の制御割合はシステムによって異なる設
計ができるようにユーザーが設定できるものとする。
【００２８】周波数誤差判定回路５の周波数誤差値を検
波周波数制御回路８に入力し、検波用発振周波数制御値
を決定し、ＰＬＬＩＣ１０へデータを送出する。
波周波数制御回路８に入力し、検波用発振周波数制御値
を決定し、ＰＬＬＩＣ１０へデータを送出する。
【００２９】検波周波数制御回路８〜ＰＬＬＩＣ１０の
動作を以下に示す。
動作を以下に示す。
【００３０】図５は、Ｉ、Ｑ平面上において本願発明を
説明する図であり、（ａ）は周波数誤差が大きい場合の
シンボル点を示す図であり、（ｂ）はクロックスピード
を２倍にした場合のシンボル点を示す図である。
説明する図であり、（ａ）は周波数誤差が大きい場合の
シンボル点を示す図であり、（ｂ）はクロックスピード
を２倍にした場合のシンボル点を示す図である。
【００３１】図５（ａ）中のＢ点は、Ｉ、Ｑ平面上で周
波数誤差が１８０゜付近に位置するため、正規の（周波
数誤差が存在しない場合の）シンボル点Ａに対して進
み、遅れ両方の可能性が存在するため基準発振子７の周
波数を上げる、下げるの判断を誤った場合、周波数を正
しく引き込めない可能性がある。
波数誤差が１８０゜付近に位置するため、正規の（周波
数誤差が存在しない場合の）シンボル点Ａに対して進
み、遅れ両方の可能性が存在するため基準発振子７の周
波数を上げる、下げるの判断を誤った場合、周波数を正
しく引き込めない可能性がある。
【００３２】シンボルの回転方向を図５（ａ）中に示
す。
す。
【００３３】ここで簡単な例としてサンプリング周波数
を２倍にした場合を示す。
を２倍にした場合を示す。
【００３４】図５（ａ）中のＢ点が遅れならばｄに、Ｂ
点が進みならばＣでサンプリングされるようになるた
め、 例） Ｂ点 １７０゜に位置する時 Ｃ点 （３６０＋１７０）／２＝２６５゜ 進みであることがわかる Ｄ点 １７０／２＝８５゜ 遅れであることがわかる 正しく遅れ、進みを判断できることになり、結果として
周波数の引き込みが可能となる。
点が進みならばＣでサンプリングされるようになるた
め、 例） Ｂ点 １７０゜に位置する時 Ｃ点 （３６０＋１７０）／２＝２６５゜ 進みであることがわかる Ｄ点 １７０／２＝８５゜ 遅れであることがわかる 正しく遅れ、進みを判断できることになり、結果として
周波数の引き込みが可能となる。
【００３５】なお、この動作をおこなうための周波数誤
差スレショルドは図６のようにユーザが任意に設定可能
である。
差スレショルドは図６のようにユーザが任意に設定可能
である。
【００３６】図６は、サンプリングクロックの可変を決
める、ユーザー設定スレショルドを示す図である。
める、ユーザー設定スレショルドを示す図である。
【００３７】図６中の斜線を付した範囲にサンプリング
点が存在するときにサンプリング周波数を変化させる。
点が存在するときにサンプリング周波数を変化させる。
【００３８】図７は、図１に示した検波用発信器９にお
ける制御電圧対発信周波数特性を示す図である。
ける制御電圧対発信周波数特性を示す図である。
【００３９】図７に示すように、発振周波数は制御電圧
に対し、単調に増加しなければならない。また、単調に
減少の場合もある。
に対し、単調に増加しなければならない。また、単調に
減少の場合もある。
【００４０】すなわち、本実施の形態によれば、通信機
装置内に基準発振器を持ち、基準局（基地局）からの受
信波を利用して該基準発振器の周波数誤差を修正する無
線機において、検波信号から周波数誤差を算出し、その
結果から基準発振子を制御する手段を有し、この周波数
誤差の計算値によってサンプリング周波数を変化させる
ことができる。
装置内に基準発振器を持ち、基準局（基地局）からの受
信波を利用して該基準発振器の周波数誤差を修正する無
線機において、検波信号から周波数誤差を算出し、その
結果から基準発振子を制御する手段を有し、この周波数
誤差の計算値によってサンプリング周波数を変化させる
ことができる。
【００４１】また、基準発振器の周波数誤差を制御する
割合はユーザーが任意に設定することができる。
割合はユーザーが任意に設定することができる。
【００４２】次に、本発明の別の実施の形態について説
明する。
明する。
【００４３】図８は、検波タイミングの切り替えについ
て説明する図である。
て説明する図である。
【００４４】単純に検波クロックを２倍する場合は、図
８に示すように、検波回路４のクロック検出を立ち上が
りエッジまたは立ち下がりエッジの一方だけではなく、
両エッジで検出できるような切り替え機能を持たせてお
くことで実現可能である。
８に示すように、検波回路４のクロック検出を立ち上が
りエッジまたは立ち下がりエッジの一方だけではなく、
両エッジで検出できるような切り替え機能を持たせてお
くことで実現可能である。
【００４５】すなわち、本実施の形態では、前記のよう
にサンプリング周波数を変化させる際に、検波回路入力
のクロックの立ち上がりまたは立ち下がりエッジのみの
検波から両エッジ検波に変えるよって検波スピードを２
倍にすることが可能である。
にサンプリング周波数を変化させる際に、検波回路入力
のクロックの立ち上がりまたは立ち下がりエッジのみの
検波から両エッジ検波に変えるよって検波スピードを２
倍にすることが可能である。
【００４６】図９は、検波タイミングとクロック周波数
の切り替えについて説明する図である。
の切り替えについて説明する図である。
【００４７】検波用発振器９の周波数を変化させると
き、図９に示すように、目標とする周波数に切り替わる
までの遷移時間を要する。遷移期間中のサンプリング点
は信頼できるものではないため、このサンプリング点か
ら周波数誤差を計算して制御してはならない。
き、図９に示すように、目標とする周波数に切り替わる
までの遷移時間を要する。遷移期間中のサンプリング点
は信頼できるものではないため、このサンプリング点か
ら周波数誤差を計算して制御してはならない。
【００４８】これを防ぐ手段として、本実施の形態で
は、制御タイミング回路１１で周波数変化幅から遷移時
間を算出し、その間は周波数誤差→制御電圧変換回路６
からの制御電圧を固定する。
は、制御タイミング回路１１で周波数変化幅から遷移時
間を算出し、その間は周波数誤差→制御電圧変換回路６
からの制御電圧を固定する。
【００４９】すなわち、本実施の形態では、検波用発振
器を制御する際、周波数遷移時間（ロック時間）を予め
記憶しておき、遷移中は引き込み制御を行わないように
している。
器を制御する際、周波数遷移時間（ロック時間）を予め
記憶しておき、遷移中は引き込み制御を行わないように
している。
【００５０】
【発明の効果】本発明を適用することにより、ＡＦＣ回
路引き込み可能周波数範囲を広げることができる。
路引き込み可能周波数範囲を広げることができる。
【００５１】これにより基準発振器精度が低減でき、小
型化、低価格化の実現が可能になる。
型化、低価格化の実現が可能になる。
【図１】本発明によるＡＦＣ回路の一実施の形態を適用
した無線受信装置の概略構成を示すブロック図である。
した無線受信装置の概略構成を示すブロック図である。
【図２】既知データのスロット内配置例を示す図であ
り、（ａ）は、時分割多重通信方式の場合の図であり、
（ｂ）は符号分割多重通信方式の場合の図である。
り、（ａ）は、時分割多重通信方式の場合の図であり、
（ｂ）は符号分割多重通信方式の場合の図である。
【図３】Ｉ、Ｑ平面上に表されたサンプリング点を示す
図である。
図である。
【図４】図１に示した基準発振器における制御電圧対発
振周波数特性を示す図である。
振周波数特性を示す図である。
【図５】Ｉ、Ｑ平面上において本願発明を説明する図で
あり、（ａ）は周波数誤差が大きい場合のシンボル点を
示す図であり、（ｂ）はクロックスピードを２倍にした
場合のシンボル点を示す図である。
あり、（ａ）は周波数誤差が大きい場合のシンボル点を
示す図であり、（ｂ）はクロックスピードを２倍にした
場合のシンボル点を示す図である。
【図６】サンプリングクロックの可変を決める、ユーザ
ー設定スレショルドを示す図である。
ー設定スレショルドを示す図である。
【図７】図１に示した検波用発信器における制御電圧対
発信周波数特性を示す図である。
発信周波数特性を示す図である。
【図８】検波タイミングの切り替えについて説明する図
である。
である。
【図９】検波タイミングとクロック周波数の切り替えに
ついて説明する図である。
ついて説明する図である。
１ アンテナ
２ 無線機
３ 復調器
４ 検波回路
５ 周波数誤差判定回路
６ 周波数誤差→制御電圧変換回路
７ 基準発振器（ＴＣＸＯ）
８ 検波周波数算出回路
９ 検波用発振器
１０ ＰＬＬ回路
１１ 制御タイミング回路
Claims (7)
- 【請求項１】 受信信号を検波する検波回路からの検波
信号に基づいて、検波用発振器の発振周波数の誤差を修
正する際に、 前記検波信号から周波数誤差を算出し、該算出結果に基
づいて前記検波用発振器の発振周波数を制御する制御手
段を有し、該制御手段が、前記周波数誤差の計算値に基
づいて、前記検波回路に入力するサンプリング周波数を
変化させることを特徴とするＡＦＣ回路。 - 【請求項２】 前記受信信号の変調方式はＩ、Ｑ平面に
展開できる直交方式であり、前記周波数誤差をＩ、Ｑ信
号の振幅から算出することを特徴とする請求項１に記載
のＡＦＣ回路。 - 【請求項３】 前記検波用発振器の発振周波数が、前記
検波用発振器に入力される制御電圧によって制御可能で
あることを特徴とする請求項１に記載のＡＦＣ回路。 - 【請求項４】 前記検波回路が、入力されるクロック
の、立ち上がりまたは立ち下がりエッジのみの検波か
ら、両エッジ検波に変えることによって、検波スピード
を２倍にすることが可能であることを特徴とする請求項
１に記載のＡＦＣ回路。 - 【請求項５】 前記検波用発振器の発振周波数の誤差を
制御する割合をユーザーが任意に設定できるできること
を特徴とする請求項１に記載のＡＦＣ回路。 - 【請求項６】 前記サンプリング周波数を変化させるか
否かを、周波数誤差が予め定めた周波数誤差スレショル
ドよりも大きいかどうかで判断し、該周波数誤差スレシ
ョルドをユーザが任意に設定できることを特徴とする請
求項１に記載のＡＦＣ回路。 - 【請求項７】 前記検波用発振器を制御する際、周波数
遷移時間（ロック時間）を予め記憶しておき、遷移中は
引き込み制御を行わないことを特徴とする請求項１に記
載のＡＦＣ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184242A JP4449259B2 (ja) | 2001-06-19 | 2001-06-19 | Ａｆｃ回路 |
| US10/166,769 US6853255B2 (en) | 2001-06-19 | 2002-06-12 | AFC circuit compensating an error in oscillation frequency |
| CNB02124636XA CN1201617C (zh) | 2001-06-19 | 2002-06-19 | 自动频率控制电路和方法 |
| GB0214148A GB2378590B (en) | 2001-06-19 | 2002-06-19 | AFC circuit |
| HK03105074.5A HK1052815B (zh) | 2001-06-19 | 2003-07-14 | 自動頻率控制電路和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184242A JP4449259B2 (ja) | 2001-06-19 | 2001-06-19 | Ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008673A true JP2003008673A (ja) | 2003-01-10 |
| JP4449259B2 JP4449259B2 (ja) | 2010-04-14 |
Family
ID=19024036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001184242A Expired - Fee Related JP4449259B2 (ja) | 2001-06-19 | 2001-06-19 | Ａｆｃ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6853255B2 (ja) |
| JP (1) | JP4449259B2 (ja) |
| CN (1) | CN1201617C (ja) |
| GB (1) | GB2378590B (ja) |
| HK (1) | HK1052815B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7145970B2 (en) * | 2003-07-07 | 2006-12-05 | Beno Corporation | Frequency offset detector for AFC under rayleigh fading |
| US6995622B2 (en) | 2004-01-09 | 2006-02-07 | Robert Bosh Gmbh | Frequency and/or phase compensated microelectromechanical oscillator |
| KR100868014B1 (ko) * | 2007-02-12 | 2008-11-11 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 및 그 제어 방법 |
| CN102754349B (zh) * | 2010-02-19 | 2014-11-19 | 古河电气工业株式会社 | 脉冲接收机和脉冲串信号的接收方法 |
| CN102386913A (zh) * | 2010-08-27 | 2012-03-21 | 亚旭电脑股份有限公司 | 振荡频率校正方法与装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666646B2 (ja) | 1987-03-13 | 1994-08-24 | 日本電信電話株式会社 | 自動周波数制御回路 |
| GB2213663A (en) | 1987-12-11 | 1989-08-16 | Philips Electronic Associated | Data demodulator carrier phase locking |
| GB2314981A (en) | 1996-07-02 | 1998-01-14 | Plessey Semiconductors Ltd | Radio receiver arrangements |
| JPH1065566A (ja) * | 1996-08-23 | 1998-03-06 | Matsushita Electric Ind Co Ltd | 小型無線機 |
| US6160838A (en) * | 1996-12-13 | 2000-12-12 | Uniden Corporation | Spread spectrum transmitter, spread spectrum receiver and spread spectrum communication method and automatic gain control circuit for spread spectrum receiver |
| JP3466422B2 (ja) * | 1997-05-28 | 2003-11-10 | 株式会社ケンウッド | 受信装置 |
| US5970105A (en) | 1998-05-11 | 1999-10-19 | Cleveland Medical Devices Inc. | Apparatus and method for efficient wireless communications in the presence of frequency error |
| JP4438204B2 (ja) | 2000-09-20 | 2010-03-24 | 株式会社富士通ゼネラル | ディジタル復調装置 |
| JP2002190765A (ja) | 2000-12-20 | 2002-07-05 | Nec Corp | 移動端末の周波数制御方式 |
-
2001
- 2001-06-19 JP JP2001184242A patent/JP4449259B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-12 US US10/166,769 patent/US6853255B2/en not_active Expired - Fee Related
- 2002-06-19 CN CNB02124636XA patent/CN1201617C/zh not_active Expired - Fee Related
- 2002-06-19 GB GB0214148A patent/GB2378590B/en not_active Expired - Fee Related
-
2003
- 2003-07-14 HK HK03105074.5A patent/HK1052815B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB0214148D0 (en) | 2002-07-31 |
| CN1201617C (zh) | 2005-05-11 |
| CN1392746A (zh) | 2003-01-22 |
| US20020190803A1 (en) | 2002-12-19 |
| GB2378590B (en) | 2005-04-20 |
| GB2378590A (en) | 2003-02-12 |
| HK1052815A1 (en) | 2003-09-26 |
| HK1052815B (zh) | 2005-11-11 |
| JP4449259B2 (ja) | 2010-04-14 |
| US6853255B2 (en) | 2005-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375906B1 (ko) | 다중캐리어에의해전달된신호를복조하기위한방법및장치 | |
| US6480555B1 (en) | Method and apparatus for extended range frequency correction burst detection | |
| CA2214163C (en) | Method and apparatus for preamble-less demodulation | |
| RU2216113C2 (ru) | Приемник сигнала для цифрового звукового вещания | |
| JP4373469B2 (ja) | ディジタル放送受信機及び同期検出方法 | |
| JPH1117750A (ja) | 自動周波数制御装置 | |
| EP1791312A2 (en) | PSK receiver | |
| JP2003008673A (ja) | Ａｆｃ回路 | |
| JP2000115266A (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| CA2264470A1 (en) | Timing recovery system | |
| US6587531B1 (en) | Clock recovery circuit and a receiver having a clock recovery circuit | |
| US5903593A (en) | Spread spectrum signal receiver | |
| JP3412558B2 (ja) | クロック周波数制御方法及びこれに用いる受信装置 | |
| CN116155668B (zh) | 一种抗频偏载波恢复方法、系统及存储介质 | |
| KR100613755B1 (ko) | 클록 복구 회로, 클록 복구 회로를 갖는 수신기 및 데이터 신호에서 심볼을 복구하는 방법 | |
| JP2009100298A (ja) | 受信装置および受信方法 | |
| JP2008205703A (ja) | Ａｆｃ制御装置、ａｆｃ制御方法、ａｆｃ制御プログラム及び移動通信装置 | |
| KR19980077667A (ko) | 심볼 타이밍 복구장치 | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JPH02206263A (ja) | 遅延検波回路 | |
| JP2001007874A (ja) | Ｍｓｋ復調装置および信号周波数制御装置 | |
| KR960027863A (ko) | 반송파 복구장치 | |
| JPH06105918B2 (ja) | 搬送波再生回路 | |
| JPH08288971A (ja) | ディジタル無線受信端末 | |
| JP2002185426A (ja) | 複数復号系統統合伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |