JP2003007979A - 強誘電体キャパシタ及びこれを用いた半導体記憶装置 - Google Patents

強誘電体キャパシタ及びこれを用いた半導体記憶装置

Info

Publication number
JP2003007979A
JP2003007979A JP2001189512A JP2001189512A JP2003007979A JP 2003007979 A JP2003007979 A JP 2003007979A JP 2001189512 A JP2001189512 A JP 2001189512A JP 2001189512 A JP2001189512 A JP 2001189512A JP 2003007979 A JP2003007979 A JP 2003007979A
Authority
JP
Japan
Prior art keywords
film
layer
ferroelectric
metal film
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001189512A
Other languages
English (en)
Inventor
Takashi Kawakubo
隆 川久保
Kenya Sano
賢也 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001189512A priority Critical patent/JP2003007979A/ja
Publication of JP2003007979A publication Critical patent/JP2003007979A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 結晶性および強誘電特性に優れた強誘電体キ
ャパシタ及びこれを用いた強誘電体記憶装置を提供す
る。 【解決手段】 シリコン(100)基板41上に、Co
Siなどのシリサイド層42、Ag層43、Ir層4
4、導電性ペロブスカイト酸化物からなる下部電極4
5、ペロブスカイト強誘電体層46、導電性ペロブスカ
イト酸化物からなる上部電極47が順次積層された強誘
電体キャパシタ及びこれとトランジスタを電気的に接続
した半導体記憶装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強誘電体キャパシ
タ及びこれを用いた半導体記憶装置に関する。
【0002】
【従来の技術】最近、記憶媒体として強誘電体薄膜を用
いた記憶装置(強誘電体メモリ)の開発が行われてお
り、一部はすでに実用化されている。強誘電体メモリは
不揮発性メモリであり、電源を落とした後も記憶内容が
失われない。しかも強誘電体薄膜の膜厚が十分薄い場合
には自発分極の反転が早く、DRAM並みに高速の書き
込み、読み出しが可能であるなどの特徴を持つ。また、
1ビットのメモリセルを一つのトランジスタと一つの強
誘電体キャパシタで作成することができるため、メモリ
の大容量化にも適している。
【0003】強誘電体メモリに適した強誘電体薄膜に
は、残留分極が大きいこと、抗電界が小さいこと、残留
分極の温度依存性が小さいこと、残留分極の長時間保持
が可能であること(リテンション)などが必要である。
【0004】このような要求が必要な強誘電体材料とし
ては、主としてジルコン酸チタン酸鉛(PZT)が用い
られている。PZTは、ジルコン酸鉛とチタン酸鉛の固
溶体である。ジルコン酸鉛とチタン酸鉛がほぼ1:1の
モル比で固溶したものが、自発分極が大きく低い電界で
も反転することができ、記憶媒体として優れていると考
えられている。また、PZTは、強誘電体相と常誘電体
相の転移温度(キュリー温度)が300℃以上と比較的
高いため、通常の電子回路が使用される温度範囲である
120℃以下では、記憶された内容が熱によって失われ
る心配は少ないという特徴がある。
【0005】しかしながら、PZTは、良質な薄膜の作
成が難しいという問題がある。例えば、PZTの主成分
である鉛は500℃以上で蒸発しやすく、そのため組成
の正確な制御が難しい。また、PZTがペロブスカイト
型結晶構造を形成したときにはじめて強誘電性が現れる
が、このペロブスカイト型結晶を持つPZTが特に形成
しにくく、強誘電性を有しないパイロクロアと呼ばれる
結晶構造のほうが容易に得られやすいという問題があ
る。
【0006】また、PZTは、シリコンデバイスに応用
した場合には、主成分である鉛がシリコン中へ拡散して
しまいトランジスタの特性を低下させる問題もある。
【0007】一方、PZT以外ではチタン酸バリウム
(BaTiO)が代表的な強誘電体として知られてい
る。チタン酸バリウムはPZTと同じくペロブスカイト
型結晶を持ち、キュリー温度は約120℃であるが、P
bと比べるとBaは蒸発しにくいので、チタン酸バリウ
ムは、組成の制御が比較的容易であり薄膜を作製しやす
いという特徴がある。また、チタン酸バリウムが結晶化
した場合は、ペロブスカイト型以外の結晶構造をとるこ
とはほとんどなく安定であるという特徴がある。また、
チタン酸バリウムはPbがないのでシリコンデバイスに
応用した場合にもトランジスタの特性を低下させ難いと
いう特徴がある。
【0008】
【発明が解決しようとする課題】本発明者らは、PZT
と比べて組成の制御が比較的容易で安定であるチタン酸
バリウムをシリコン基板上に形成した強誘電体キャパシ
タ及びこれを用いた強誘電体メモリの開発を行ってい
る。
【0009】メモリの集積度を向上するためにはトラン
ジスタのソース電極及びドレイン電極上或いはその上に
形成した単結晶Siプラグ上にエピタキシャル導電膜を
直接形成し、さらにその上にほぼ格子整合したエピタキ
シャル強誘電体薄膜を形成する必要がある。その導電膜
(単層ないしは多層膜)には次のような仕様を満足するこ
とが要求される。
【0010】(1)すべて導電性であること。(2)S
i(100)面上にエピタキシャル成長し、強誘電体と
接する下部電極層は、およそ0.4nmの格子定数を持
つこと。(3)導電膜の一部が酸素の拡散に対するバリ
ア性を有し、強誘電体層を成長する際に、下地のSiを
酸化させない。すなわち絶縁性のシリコン酸化膜を形成
しないこと。(4)導電膜の一部がSiの拡散に対する
バリア性を有し、強誘電体層を成長する際に、下地のS
iが強誘電体キャパシタ層に拡散してケイ化物などを生
成しないこと。(5)強誘電体キャパシタとして繰り返
し書込み及び読み出しによる疲労劣化を生じないこと。
【0011】発明者らは、このような導電層としてTi
Al1−xN/Pt/SROの3層からなる導電膜を
開発し、その上に歪んだエピタキシャルBaTiO
(BTO)強誘電体膜を積層し、ベタ膜においては比
較的良好な強誘電特性を確認している。この構造は、第
1層目の窒化膜であるTiAl1−xN膜がSi基板
からSiが強誘電体膜へ拡散するのを防止するバリア膜
となっている。第2層目のPt層は強誘電体膜を成長す
る時の酸素雰囲気から下地であるSi基板へ酸素が拡散
するのを防止するバリア層となっている。第3層目のS
RO膜は疲労特性を良好に保証する下部電極となってい
る。
【0012】この構造の強誘電体キャパシタは比較的優
れた強誘電特性を有している。しかしながら単結晶ST
O基板上にBTO強誘電体を成長したようなSTO基板
/SRO電極/BTO強誘電体/SRO電極等の格子整
合系からなる組合せで作製した強誘電体キャパシタの特
性に比較すると、特に強誘電ヒステリシスにおける角型
比や、分極保持特性が劣っている。
【0013】本発明者らは、その原因を追求した結果、
第1層目のTiAl1−xN膜は、(100)Si基
板に対して(100)方位でエピタキシャル成長してい
るものの、SiとTiAl1−xNの間の格子定数が
30%近くも異なるため、結晶性が悪いことが原因であ
ることが解った。
【0014】全て格子整合系であるSTO基板/SRO
電極/BTO強誘電体/SRO電極の組合せで作製した
場合は、結晶性を表すX線回折法で測定した配向半値幅
が全て0.2°以下と優れているのに対し、Si基板/
TiAl1−xN/Pt/SRO電極/BTO強誘電
体/SRO電極の組合せでは、TiAl1−xN膜よ
り上に形成される膜の結晶の配向半値幅が全て1.5°
以上ある。このことが強誘電特性を劣化させる原因であ
ることが分かった。
【0015】本発明は、このような問題点に鑑みて成さ
れたもので、強誘電体膜を成長する際に、下地のSi基
板が酸化せず、かつSi基板から上部のペロブスカイト
型強誘電体膜にSiが拡散せず、かつ結晶性が良好な格
子整合系の組合せを有する強誘電体キャパシタを提供す
ることを目的とする。また、本発明は、このような強誘
電体キャパシタを用いて繰り返し書込み及び読み出しに
よる疲労劣化を生じない、半導体記憶装置を提供するこ
とを目的とする。
【0016】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、シリコン基板と、前記シリコン基板上に
形成されたAgを主成分とする第1の金属膜と、前記第
1の金属膜上に形成されたIr、Rh、Pt、Pd及び
Auから選ばれる少なくとも1種の元素からなる第2の
金属膜と、前記第2の金属膜上に形成されたペロブスカ
イト型強誘電体薄膜とを具備することを特徴とする強誘
電体キャパシタを提供する。
【0017】また、本発明は、シリコン基板と、前記シ
リコン基板上に形成されたAgを主成分とする第1の金
属膜と、前記第1の金属膜上に形成されたIr、Rh、
Pt、Pd及びAuから選ばれる少なくとも1種の元素
からなる第2の金属膜と、前記第2の金属膜上に形成さ
れたペロブスカイト型酸化物導電膜と、前記ペロブスカ
イト型酸化物導電膜上に形成されたペロブスカイト型強
誘電体薄膜とを具備することを特徴とする強誘電体キャ
パシタを提供する。
【0018】また、本発明は、シリコン基板と、前記シ
リコン基板上に形成されたMSi(MはNi、Co及
びMnから選ばれる少なくとも1種の元素)膜と、前記
MSi膜上に形成されたAgを主成分とする第1の金
属膜と、前記第1の金属膜上に形成されたIr、Rh、
Pt、Pd及びAuから選ばれる少なくとも1種の元素
からなる第2の金属膜と、前記第2の金属膜上に形成さ
れたペロブスカイト型強誘電体薄膜とを具備することを
特徴とする強誘電体キャパシタを提供する。
【0019】また、本発明は、シリコン基板と、前記シ
リコン基板上に形成されたからMSi(MはNi、C
o及びMnから選ばれる少なくとも1種の元素)膜と、
前記MSi膜上に形成されたAgを主成分とする第1
の金属膜と、前記第1の金属膜上に形成されたIr、R
h、Pt、Pd及びAuから選ばれる少なくとも1種の
元素からなる第2の金属膜と、前記第2の金属膜上に形
成されたペロブスカイト型酸化物導電膜と、前記ペロブ
スカイト型酸化物導電膜上に形成されたペロブスカイト
型強誘電体薄膜とを具備することを特徴とする強誘電体
キャパシタを提供する。
【0020】また、本発明は、前記ペロブスカイト型強
誘電体がチタン酸バリウムからなることが好ましい。
【0021】また、本発明は、前記シリコン基板に形成
された半導体トランジスタを具備し、前記強誘電体キャ
パシタと前記半導体トランジスタとが電気的に接続さ
れ、前記強誘電体薄膜に情報を蓄積可能であることを特
徴とする前記強誘電体キャパシタを用いた半導体記憶装
置。
【0022】
【発明の実施の形態】先ず、本発明に係る強誘電体キャ
パシタは、シリコン基板と、シリコン基板上に形成され
たAgを主成分とする第1の金属膜と、第1の金属膜上
に形成されたIr、Rh、Pt、Pd及びAuから選ば
れる少なくとも1種の元素からなる第2の金属膜と、第
2の金属膜上に形成されたペロブスカイト型強誘電体薄
膜とを具備する。
【0023】第1の金属膜として用いられるAg或いは
Ag合金は、下地であるシリコン基板からSiが上層の
ペロブスカイト型強誘電体薄膜に拡散するのを防ぐバリ
ア層として作用する。Siに対するバリア層として金属
を検討すると、Siと反応してシリサイドを生成しない
ことが必要である。Agは融点が少なくとも強誘電体膜
の成膜温度である600℃以上である。したがって強誘
電体膜を成膜中においても安定でありSiと反応しない
ためSiが拡散することもない。またAgは、ペロブス
カイト系の強誘電体キャパシタがエピタキシャル成長す
るために必要な面心立方格子であり、かつほぼ格子定数
が一致する。Agの格子定数は4.09オングストロー
ムと、ペロブスカイト系の強誘電体の格子定数3.9〜
4.1オングストロームに極めて近いので、転位等の欠
陥の発生を最小限にすることができ強誘電体薄膜の結晶
性も良好となる。
【0024】バリア層としての第1の金属膜は、Agを
純金属として使用しても良いし、またAgに固溶する金
属元素であるAu、Pd、Pt、Al、Cd、Cu、M
n、Ti、ZnをAgの結晶性を損なわず、またSiに
対するバリア性を損なわない範囲で添加しても良い。こ
のような金属元素を添加する場合には、Agの硬さが上
昇するなどの効果が見られることがある。ただし添加し
たときの結晶構造はfccである必要があり、添加量は
全体の20%程度以内であることが望ましい。また、第
1の金属膜の厚さは薄すぎるとバリア性の効果が低くな
り、厚すぎると生産性が悪くなる。この観点より10n
m以上100nm以下であることが好ましい。
【0025】第2の金属膜として用いられるAu、P
t、Pd、Ir、Rh及びこれらの合金は、上層のペロ
ブスカイト型強誘電体薄膜から酸素が下地のシリコン基
板に拡散することを防ぐバリア層として作用する。
【0026】酸素のバリア層として金属を検討すると、
耐酸化性が強く酸化されても導電性があり、かつ融点が
少なくとも強誘電体薄膜の成膜温度である600℃以上
であり、ペロブスカイト系の強誘電体キャパシタがエピ
タキシャル成長するために結晶系が面心立方格子でほぼ
格子定数が一致する必要がある。これらの条件を満たす
金属元素は、貴金属の中からAu、Pt、Pd、Ir、
Rhが挙げられる。発明者らの実験の結果、これらの中
では特にIr及びRhが酸素バリア性に優れていた。こ
れらの金属の格子定数は3.80オングストロームから
4.08オングストロームの範囲にあり、やはりペロブ
スカイト系の強誘電体の格子定数3.9オングストロー
ム〜4.1オングストロームに極めて近い。
【0027】第2の金属膜として、これらの金属を純金
属として使用しても良いし、またAu、Pd、Pt、I
r、Pt、Os、Ru、Reから選ばれた1種以上の元
素を、結晶性を損なわず、また酸素に対するバリア性を
損なわない範囲で添加しても良い。添加した場合には、
硬さが上昇するなどの効果が見られることがある。ただ
し添加したときの結晶構造はfccである必要があり、
添加量は全体の20%程度以内であることが望ましい。
【0028】また、本発明の強誘電体キャパシタは、第
2の金属膜上に形成されたペロブスカイト型酸化物導電
膜をさらに具備し、このペロブスカイト型酸化物導電膜
上にペロブスカイト型強誘電体薄膜が形成されている。
【0029】ペロブスカイト型酸化物導電膜を第2の金
属膜とペロブスカイト型強誘電体薄膜との間に形成する
と、強誘電体キャパシタとして繰り返し書込み及び読み
出しによる疲労劣化を生じないようにすることが可能と
なる。このペロブスカイト型酸化物導電膜がない場合、
動作電圧を繰り返し印加したときにペロブスカイト型強
誘電体薄膜の内部に酸素空孔欠陥を作って強誘電特性が
劣化する。ペロブスカイト型酸化物導電膜がペロブスカ
イト型強誘電体薄膜の下地に存在すると酸素をペロブス
カイト型強誘電体薄膜中に供給できるため酸素空孔欠陥
を防ぐことができるためである。特にペロブスカイト型
強誘電体薄膜と同じ結晶構造を持つ、ペロブスカイト型
酸化物導電膜が望ましい。
【0030】ペロブスカイト型酸化物導電膜としては、
例えばBaSrCa1−x−yRuOやBa
Ca1−x−yMoOなど、あるいはBaSr
Ca1−x−yTiOにNbやLaをドーピングし
たものが代表的である。また、上層に形成するペロブス
カイト型強誘電体薄膜の格子定数と比較して、ペロブス
カイト型酸化物導電膜の格子定数が若干小さいものを選
択し、両者をエピタキシャル成長することにより、ペロ
ブスカイト型強誘電体薄膜の格子を膜厚方向に歪ませる
ことができ、強誘電性を人工的に増強することが可能に
なる。この場合の歪量として、2%以上であることが望
ましい。このような組合せとしては、ペロブスカイト型
酸化物導電膜としてSrTiOと、ペロブスカイト型
強誘電体薄膜としてBaSr1−xTiOとがあ
る。
【0031】なお、ペロブスカイト型強誘電体薄膜のエ
ピタキシャル成長後のc軸長Ceと、このc軸長Ceと
対応するエピタキシャル成長前の本来の正方晶系のc軸
長或いは立方晶系のa軸長Coが、下記の関係式を満足
するように形成すると、強誘電特性が向上するために好
ましい。
【0032】Ce/Co>1.02 また、ペロブスカイト型強誘電体材料として、ABO
の組成式で表される材料があげられる。Aとしては主と
してBaからなり、その一部をSrあるいはCaのうち
少なくとも1種類の元素で置換しても構わない。Bとし
て、Ti、Sn、Zr、Hfなどおよびそれらの固溶
系、さらにはMg1/3Ta2/3、Mg 1/3Nb
2/3、Zn1/3Nb2/3、Zn1/3Ta2/3
などの複合酸化物およびそれらの固溶系を使用すること
ができる。
【0033】また、ペロブスカイト型導電性酸化膜とし
て、ルテニウム酸ストロンチウム、モリブデン酸ストロ
ンチウムや、チタン酸ストロンチウムの一部をニオブや
ランタンで置換したものなどを使用することができる。
【0034】また、本発明に係る強誘電体キャパシタ
は、シリコン基板上に形成されたMSi(MはNi、
Co及びMnから選ばれる少なくとも1種の元素)膜と
をさらに具備し、MSi膜上に形成されたAgを主成
分とする第1の金属膜と、第1の金属膜上に形成された
Ir、Rh、Pt、Pd及びAuから選ばれる少なくと
も1種の元素からなる第2の金属膜と、第2の金属膜上
に形成されたペロブスカイト型強誘電体薄膜とを具備す
る。
【0035】本発明者らは、シリコン基板と、第1の金
属膜であるAg或いはAg合金層との間の格子整合性に
ついてさらに詳細な検討を行なった。この結果、シリコ
ン基板の(100)面の格子定数にほぼ一致したシリサ
イド層を、シリコン基板上にエピタキシャル成長させた
後にAg或いはAg合金からなる第1の金属膜をエピタ
キシャル成長することが良いことが分かった。
【0036】Ag或いはAg合金は、Siの拡散を防ぐ
ためのバリア性に優れてはいるが、シリコン基板上に直
接エピタキシャル成長させることは困難である。発明者
らは、シリコン基板上に、先ずシリコンと格子整合する
シリサイド層をエピタキシャル成長し、その上に第1の
金属膜を結晶性良くエピタキシャル成長させることがよ
り強誘電体キャパシタの特性を向上させることを見出し
た。
【0037】シリコンの(100)面と格子整合するシ
リサイドとして、NiSiやCoSiが挙げられ
る。NiSiやCoSiの格子定数と、Agの格子
定数は30%程度の違いがある。しかしながら以下に示
すようにNiSiやCoSi の格子定数を1/√2
倍するとAgの格子定数とほぼ一致することから、Ag
の格子を面内で45度回転させることで格子整合する関
係になることが分かる。方位関係でいえばNiSi
(001)//Ag(001)、NiSi<110
>//Ag<100>で格子整合する。 Si 立方晶(ダイヤモンド構造)格子定数0.
543nm NiSi 立方晶(CaF)格子定数0.541n
m、格子定数/√2=0.383nm CoSi 立方晶(CaF)格子定数0.541n
m、格子定数/√2=0.383nm Ag 立方晶(fcc)格子定数0.409nm このようにNiやCoのシリサイドを使用することによ
り、Siとは1:1の格子関係でエピタキシャル成長が
可能であり、またその上のAgに対しては√2:1の格
子関係でエピタキシャル成長が可能になる。したがっ
て、非常に良質な膜質の、例えばロッキングカーブの半
値幅が0.1°以下で、非常に平坦なエピタキシャル膜
をSi基板上に積層することが可能になる。
【0038】なお、エピタキシャル・シリサイド膜の作
成方法として、いくつかの方法が知られているが、シリ
コン(100)基板上にCoSiを形成する場合、例
えば600℃程度に昇温したシリコン基板上にスパッ
タ、熱蒸着、レーザ蒸着などの方法でCo或いはCoと
Siを小さな成膜速度で供給しながら反応させてエピタ
キシャル・シリサイド膜を形成する方法が適している。
【0039】また、シリコン(100)基板上にNiS
を形成する場合、室温でシリコン基板上にスパッ
タ、熱蒸着、レーザ蒸着などの方法でNiとSiを数n
m程度成膜し、シリコン基板を加熱して反応によりエピ
タキシャル・シリサイド膜を形成する方法が適してい
る。
【0040】以下図面を用いて本発明に係る強誘電体キ
ャパシタ及びこれを用いた強誘電体メモリの実施形態に
ついて詳細に説明する。
【0041】先ず、図1は、本発明の第1の実施形態に
係る強誘電体キャパシタの断面図である。
【0042】図1に示すように、この強誘電体キャパシ
タは、シリコン(100)基板41上にシリサイド膜と
してCoSi(100)層42が形成されている。こ
のCoSi層42上には、第1の金属膜としてAg
(100)層43が形成されている。このAg層43上
には、第2の金属膜としてIr(100)層44が形成
されている。このIr層44上には、ペロブスカイト型
酸化物導電膜としてSrRuO(SRO)(100)
下部電極45が形成されている。このSRO下部電極4
5上には、ペロブスカイト型強誘電体薄膜としてBaT
iO(BTO)(001)強誘電体膜46が形成され
ている。このBTO強誘電体膜46上には、ペロブスカ
イト型酸化物導電膜としてSrRuO(SRO)(1
00)上部電極47が形成されている。
【0043】この強誘電体キャパシタは、シリコン(1
00)基板41(格子定数0.543nm)の表面に、
RFマグネトロンスパッタ法により基板温度600℃
で、順にCoSi層42(立方晶:格子定数0.53
76nm)、Ag層43(立方晶:格子定数0.409
nm)、Ir層44(立方晶:格子定数0.384n
m)、SrRuO下部電極45(擬立方晶:格子定数
0.391nm)、BaTiO強誘電体膜46(正方
晶:a軸格子定数0.399nm、c軸格子定数0.4
03nm)、SrRuO上部電極47をエピタキシャ
ル成長させて形成した。
【0044】CoSi層42は、Coターゲットを用
いてAr雰囲気で、0.01nm/sの速度でCoを供
給することにより、シリコン基板41と反応させて形成
した。Ag層43は、Agターゲットを用いてAr雰囲
気で成膜した。Ir層44は、Irターゲットを用いて
Ar雰囲気で成膜した。SRO層45、47及びBTO
層46は酸化物ターゲットを用いてAr:O=4:1
の雰囲気中で成膜した。
【0045】X線回折によりCoSi層42、Ag層
43、Ir層44、SRO層45及び47、BTO層4
6ともにシリコン基板41面に対して(001)方位で
エピタキシャル成長していることが確かめられた。ただ
し面内の方位関係は、Si基板41<100>//Co
Si層42<100>//Ag層43<110>//
Ir層44<110>//SRO層45<110>//
BTO層46<110>//SRO層47<110>で
あり、Ag層43以上に形成された層はSi基板41に
対して45度面内に回転した関係であった。
【0046】またBTO層46のc軸長は0.429n
mとバルクのBTO結晶のc軸長に比較して約7%伸び
ていた。また、各成長層の(002)ピークのロッキン
グカーブを測定して半値幅を測ったところ、CoSi
層42が0.2°、Ag層43が0.3°、Ir層44
が0.3°、SRO層45、47が0.4°、BTO層
46が0.4°と結晶性が大幅に向上している。
【0047】次に、この積層膜のSRO上部電極47を
リソグラフィー及びドライエッチング技術により50m
m□の大きさに加工した強誘電体キャパシタの分極保持
特性を測定したところ、室温では分極値は全く減少せ
ず、85℃においても外挿すると初期の分極値の半分以
下になる時間が10年以上であることが確かめられた。
【0048】このようにSi基板41上に、先ず格子整
合系の金属であるCoSi膜を直接形成して結晶性の
良いエピタキシャル膜を得、その上にAg層43/Ir
層44/SRO層45/BTO層46/SRO層47を
積層した構造の強誘電体キャパシタにおいては、誘電体
膜の結晶性も優れているとともに、強誘電分極の保持特
性が大幅に優れていることが実証された。
【0049】次に、図2は、本発明の第2の実施形態に
係る強誘電体キャパシタの断面図である。
【0050】図2に示すように、この強誘電体キャパシ
タは、シリコン(100)基板51(格子定数0.54
3nm)上にシリサイド膜としてNiSi(100)
層52(立方晶:格子状数0.541nm)が形成され
ている。このNiSi層52上には、第1の金属膜と
してAg(100)層53が形成されている。このAg
層43上には、第2の金属膜としてRh(100)層5
4が形成されている。このRh層54上には、ペロブス
カイト型酸化物導電膜としてSr(Ti0.8Nb
0.2)O(100)下部電極55が形成されてい
る。このSr(Ti .8Nb0.2)O(100)
下部電極55上には、ペロブスカイト型強誘電体薄膜と
してBaTiO(BTO)(001)強誘電体膜56
が形成されている。このBTO強誘電体膜56上には、
ペロブスカイト型酸化物導電膜Sr(Ti0.8Nb
0.2)O(100)上部電極57が形成されてい
る。
【0051】この強誘電体キャパシタは、先ず、シリコ
ン(100)基板51(格子定数0.543nm)の表
面に、RFマグネトロンスパッタ法により室温で、3n
mの厚さでNiSi層52(立方晶:格子定数0.5
376nm)を成膜する。次に基板温度を600℃に上
げて、NiSi層52をエピタキシャル固相成長させ
る。次にRFマグネトロンスパッタ法によりAr雰囲気
中、基板温度600℃で、Ag層53(立方晶:格子定
数0.409nm)をエピタキシャル成長させる。同様
に、RFマグネトロンスパッタ法によりAr雰囲気中、
基板温度600℃で、Rh層54(立方晶:格子定数
0.384nm)をエピタキシャル成長させる。次に、
RFマグネトロンスパッタ法によりAr雰囲気中、基板
温度550℃で、 Sr(Ti0.8Nb0.2)O
下部電極55(立方晶:格子定数0.393nm)、B
aTiO強誘電体膜56(正方晶:a軸格子定数0.
399nm、c軸格子定数0.403nm)、 Sr
(Ti0.8Nb0.2)O上部電極57をエピタキ
シャル成長させて形成した。
【0052】X線回折によりNiSi層52、Ag層
53、Rh層54、 Sr(Ti .8Nb0.2)O
層55及び57、BTO層56ともに基板面に対して
(001)方位でエピタキシャル成長していることが確
かめられた。ただし面内の方位関係は、Si基板51<
100>//NiSi層52<100>//Ag層5
3<110>//Rh層54<110>// Sr(T
0.8Nb0.2)O層55<110>//BTO
層56<110>// Sr(Ti0.8Nb 0.2
層57<110>であり、Ag層53以上に形成さ
れた層はSi基板51に対して45度面内に回転した関
係であった。
【0053】またBTO層56のc軸長は0.430n
mとバルクのBTO結晶のc軸長に比較して約8%伸び
ていた。また、各成長層の(002)ピークのロッキン
グカーブを測定して半値幅を測ったところ、NiSi
層52が0.2°、Ag層53が0.3°、Rh層54
が0.3°、Sr(Ti0.8Nb0.2)O層5
5、57が0.5°、BTO層56が0.5°と結晶性
が大幅に向上している。
【0054】次に、この積層膜のSr(Ti0.8Nb
0.2)O上部電極をリソグラフィー及びドライエッ
チング技術により50mm□の大きさに加工した強誘電
体キャパシタの分極保持特性を測定したところ、室温で
は分極値は全く減少せず、85℃においても外挿すると
初期の分極値の半分以下になる時間が10年以上である
ことが確かめられた。
【0055】このようにSi基板51上に、先ず格子整
合系の金属であるNiSi膜52を直接形成して結晶
性の良いエピタキシャル膜を得、その上に45°の面内
回転で整合するAg層53/Rh層54/ Sr(Ti
0.8Nb0.2)O層55/BTO層56/ Sr
(Ti0.8Nb0.2)O層57を積層した構造の
強誘電体キャパシタにおいては、誘電体膜の結晶性も優
れているとともに、強誘電分極の保持特性が大幅に優れ
ていることが実証された。
【0056】次に、図1及び図2で説明した強誘電体キ
ャパシタをSi基板上に形成したトランジスタと接続し
て作成した半導体メモリ素子の一つである強誘電体メモ
リ(FRAM)について述べる。
【0057】図3及び図4は、このようなFRAM用メ
モリセルの工程順模式断面図である。
【0058】先ず、図3(a)に示すように、Si基板
1に素子間分離絶縁膜3を形成する。次に、シリコン基
板1上にゲート酸化膜4を形成する。次に、ゲート酸化
膜4上にゲート電極8及び素子間分離絶縁膜3上にワー
ド線5をポリシリコンにより形成する。
【0059】次に、ゲート電極4及びワード線5の側壁
に側壁絶縁膜100をCVDにより形成する。このとき
ゲート電極4上及びワード線5上には酸化膜9が形成さ
れる。次に、このゲート電極8及びワード線5及びこれ
らの側壁に形成された側壁絶縁膜100をマスクにして
セルフアラインメントにイオンインプラしアニールして
不純物拡散層2を形成する。このようにしてトランジス
タ部が形成される。
【0060】このトランジスタ部のドレイン領域2上に
単結晶シリコン層6を選択エピタキシャル成長する。こ
の工程は、シリコン基板1上の電極にトランジスタ作製
時に用いるRIE工程で生じた表面の損傷層を取り除く
ため、フッ化水素蒸気によりエッチングした後に、その
まま真空中でCVD室に搬送し、0.1Paの圧力でS
iHガスとドナーとして加えた0.01Paの圧力で
AsHガスを使用して750℃で選択エピタキシャル
成長を行った。次に、化学的機械的研磨(CMP)法に
より平坦化する。
【0061】次に、図3(b) に示すように、単結晶
シリコン層6にCMP工程で生じた表面の損傷層を取り
除くため、フッ化水素蒸気によりエッチングする。この
後、単結晶シリコン層6上に、CoSi層12を反応
性スパッタ法により600℃で作成する。この上に引き
続きAg層13を、Agターゲットを使用してAr雰囲
気中でスパッタ法により600℃で成膜する。この上に
引き続きIr層14をスパッタ法により600℃で成膜
する。この上に引き続きSRO層15を、セラミックタ
ーゲットを使用してスパッタ法により600℃で50n
mの厚さに成膜する。この上に引き続きBTO層16
を、セラミックターゲットを使用してスパッタ法により
600℃で40nmの厚さに成膜する。この上に引き続
きSRO層17を、セラミックターゲットを使用してス
パッタ法により600℃で50nmの厚さに成膜する。
【0062】このとき単結晶シリコン層6の上には、C
oSi層12、Ag層13、Ir層14、SRO下部
電極15、BTO強誘電体膜16、SRO上部電極17
の全てがエピタキシャル成長を生じて単結晶になった。
ただしワード線5上に形成された絶縁膜9上は全て多結
晶として成長した。
【0063】次に、図4(a)に示すように、リソグラ
フィー及びRIE法により、SRO上部電極17のパタ
ーニングを行なう。引き続きBTO強誘電体膜16のパ
ターニングを行なう。さらにCoSi層12、Ag層
13、Ir層14、SRO下部電極15のパターニング
を一括して行なう。このようにSRO上部電極17とS
RO下部電極15とを別にパターニングしてひな壇形状
にすることで絶縁性を向上させることができる。
【0064】次に、図4(b)に示すように、パターニ
ングした溝内にTEOSを原料ガスとして使用したプラ
ズマCVD法により酸化シリコン絶縁膜7を埋め込み、
CMP法により平坦化を行った。その後既知のパターニ
ングや成膜法により、プレート電極20、ビット線コン
タクト21、ビット線22などを作成した。
【0065】このような工程で作成した後、X線回折装
置により膜方位を測定したところ、CoSi層12、
Ag層13、Ir層14、SRO下部電極15、BTO
強誘電体膜16、SRO上部電極17の全てが(00
1)方位にエピタキシャル成長していることが確かめら
れ、またBTO膜の膜厚方向の格子定数は0.434n
mと大きく伸びていた。また、形成した強誘電体薄膜キ
ャパシタの誘電特性を測定したところ、残留分極量とし
て55μC/cmと大きな値が得られた。また分極の
保持特性も85℃で10年以上あることが確かめられ
た。この強誘電体膜を使用したキャパシタによりFRA
Mの動作が確認された。
【0066】本発明では、ペロブスカイト型強誘電体材
料としてはチタン酸バリウムに限らず、シリコンの拡散
により特性が害されるもの、酸素等シリコンと結合して
絶縁物を構成してしまうものに対して有効である。
【0067】また、強誘電体キャパシタは、強誘電体メ
モリをはじめ、焦電センサ用のキャパシタ、圧電アクチ
ュエータ等の用途にももちろん好適である。
【0068】
【発明の効果】以上詳述したように本発明によれば、シ
リコン基板上に非常に誘電特性の優れた強誘電体キャパ
シタを提供できる。またこの信頼性の高い強誘電体キャ
パシタを用いた半導体記憶装置を提供できる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態にかかる強誘電キャ
パシタの断面図。
【図2】 本発明の第2の実施形態にかかる強誘電キャ
パシタの断面図。
【図3】 本発明のFRAMメモリセルの工程断面図。
【図4】 本発明のFRAMメモリセルの工程断面図。
【符号の説明】
41・・・シリコン基板 42・・・CoSi層 43・・・Ag層 44・・・Ir層 45・・・SRO下部電極 46・・・BTO強誘電体膜 47・・・SRO上部電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F083 FR02 JA13 JA35 JA38 JA39 JA43 JA45 MA06 MA18 PR03 PR22 PR25 PR40

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】シリコン基板と、 前記シリコン基板上に形成されたAgを主成分とする第
    1の金属膜と、 前記第1の金属膜上に形成されたIr、Rh、Pt、P
    d及びAuから選ばれる少なくとも1種の元素からなる
    第2の金属膜と、 前記第2の金属膜上に形成されたペロブスカイト型強誘
    電体薄膜とを具備することを特徴とする強誘電体キャパ
    シタ。
  2. 【請求項2】シリコン基板と、 前記シリコン基板上に形成されたAgを主成分とする第
    1の金属膜と、 前記第1の金属膜上に形成されたIr、Rh、Pt、P
    d及びAuから選ばれる少なくとも1種の元素からなる
    第2の金属膜と、 前記第2の金属膜上に形成されたペロブスカイト型酸化
    物導電膜と、 前記ペロブスカイト型酸化物導電膜上に形成されたペロ
    ブスカイト型強誘電体薄膜とを具備することを特徴とす
    る強誘電体キャパシタ。
  3. 【請求項3】シリコン基板と、 前記シリコン基板上に形成されたMSi(MはNi、
    Co及びMnから選ばれる少なくとも1種の元素)膜
    と、 前記MSi膜上に形成されたAgを主成分とする第1
    の金属膜と、 前記第1の金属膜上に形成されたIr、Rh、Pt、P
    d及びAuから選ばれる少なくとも1種の元素からなる
    第2の金属膜と、 前記第2の金属膜上に形成されたペロブスカイト型強誘
    電体薄膜とを具備することを特徴とする強誘電体キャパ
    シタ。
  4. 【請求項4】シリコン基板と、 前記シリコン基板上に形成されたからMSi(MはN
    i、Co及びMnから選ばれる少なくとも1種の元素)
    膜と、 前記MSi膜上に形成されたAgを主成分とする第1
    の金属膜と、 前記第1の金属膜上に形成されたIr、Rh、Pt、P
    d及びAuから選ばれる少なくとも1種の元素からなる
    第2の金属膜と、 前記第2の金属膜上に形成されたペロブスカイト型酸化
    物導電膜と、 前記ペロブスカイト型酸化物導電膜上に形成されたペロ
    ブスカイト型強誘電体薄膜とを具備することを特徴とす
    る強誘電体キャパシタ。
  5. 【請求項5】前記ペロブスカイト型強誘電体がチタン酸
    バリウムからなることを特徴とする請求項1乃至請求項
    4のいずれか一項に記載の強誘電体キャパシタ。
  6. 【請求項6】前記シリコン基板に形成された半導体トラ
    ンジスタを具備し、前記強誘電体キャパシタと前記半導
    体トランジスタとが電気的に接続され、前記強誘電体薄
    膜に情報を蓄積可能であることを特徴とする請求項1乃
    至請求項5のいずれかから選ばれる強誘電体キャパシタ
    を用いた半導体記憶装置。
JP2001189512A 2001-06-22 2001-06-22 強誘電体キャパシタ及びこれを用いた半導体記憶装置 Pending JP2003007979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001189512A JP2003007979A (ja) 2001-06-22 2001-06-22 強誘電体キャパシタ及びこれを用いた半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001189512A JP2003007979A (ja) 2001-06-22 2001-06-22 強誘電体キャパシタ及びこれを用いた半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2003007979A true JP2003007979A (ja) 2003-01-10

Family

ID=19028418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001189512A Pending JP2003007979A (ja) 2001-06-22 2001-06-22 強誘電体キャパシタ及びこれを用いた半導体記憶装置

Country Status (1)

Country Link
JP (1) JP2003007979A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032955A (ja) * 2003-07-11 2005-02-03 Fuji Xerox Co Ltd 圧電素子、これを用いた液滴吐出ヘッド、および、該液滴吐出ヘッドを用いた液滴吐出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032955A (ja) * 2003-07-11 2005-02-03 Fuji Xerox Co Ltd 圧電素子、これを用いた液滴吐出ヘッド、および、該液滴吐出ヘッドを用いた液滴吐出装置

Similar Documents

Publication Publication Date Title
JP4578774B2 (ja) 強誘電体キャパシタの製造方法
JP5140972B2 (ja) 半導体装置の製造方法
US20010015448A1 (en) Ferroelectric capacitor and semiconductor device
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JPH1056145A (ja) 半導体集積回路装置の製造方法
JP2002151656A (ja) 半導体装置及びその製造方法
JP3474352B2 (ja) 薄膜キャパシタ及び半導体装置
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP2003218325A (ja) 強誘電体膜形成方法及び半導体装置製造方法
US20050070043A1 (en) Semiconductor device and method for manufacturing the same
JPH08139292A (ja) 薄膜キャパシタ及び半導体記憶装置
JPH11233732A (ja) 薄膜キャパシタ
JPH11261028A (ja) 薄膜キャパシタ
US20110140238A1 (en) Semiconductor device and manufacturing method thereof
JP4260525B2 (ja) 半導体装置およびその製造方法
JP2003007979A (ja) 強誘電体キャパシタ及びこれを用いた半導体記憶装置
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
JPH1187634A (ja) 薄膜キャパシタ
JP2009105223A (ja) 半導体装置及びその製造方法
JP5277657B2 (ja) 半導体装置及びその製造方法
JPH11274419A (ja) 薄膜キャパシタ
JPH1093029A (ja) 薄膜誘電体素子
JP3625417B2 (ja) キャパシタ及びこれを用いた半導体装置
JP2002289809A (ja) 半導体装置およびその製造方法
JP3400218B2 (ja) 誘電体キャパシタ