JP2002543442A - Thin-film optical path adjusting device - Google Patents

Thin-film optical path adjusting device

Info

Publication number
JP2002543442A
JP2002543442A JP2000538513A JP2000538513A JP2002543442A JP 2002543442 A JP2002543442 A JP 2002543442A JP 2000538513 A JP2000538513 A JP 2000538513A JP 2000538513 A JP2000538513 A JP 2000538513A JP 2002543442 A JP2002543442 A JP 2002543442A
Authority
JP
Japan
Prior art keywords
lower electrode
layer
upper electrode
support
optical path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000538513A
Other languages
Japanese (ja)
Inventor
ホ フワン キュ
Original Assignee
テーウー エレクトロニクス カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テーウー エレクトロニクス カンパニー リミテッド filed Critical テーウー エレクトロニクス カンパニー リミテッド
Priority claimed from PCT/KR1998/000053 external-priority patent/WO1999049667A1/en
Publication of JP2002543442A publication Critical patent/JP2002543442A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 薄膜型光路調節装置が開示される。前記薄膜型光路調節装置はアクティブマトリックス、支持部材、アクチュエーティング部及び反射部材を有する。前記支持部材は支持ライン、長方形の環の形状に支持層およびアンカーを有する。絶縁部材は上部電極から前記支持層まで形成される。前記アクチュエーティング部を支持する前記アンカーは前記アクチュエーティング部に垂直に形成される。応力集中ラインが発生されないので、前記アクチュエーティング部の初期の傾きが防止される。したがって、前記反射部材の反射角を一定に維持されることができ、光効率が増加され、前記画面に投影された画像の質が向上される。さらに、前記上部電極と前記下部電極との間に発生した電極的なショートが前記絶縁部材によって防止される。したがって、前記薄膜型光路調節装置の画素のポイントの欠陥が効果的に減少する。 (57) Abstract: A thin-film optical path adjusting device is disclosed. The thin-film type optical path adjusting device has an active matrix, a support member, an actuating section, and a reflection member. The support member has a support line, a support layer and an anchor in the form of a rectangular ring. The insulating member is formed from the upper electrode to the support layer. The anchor supporting the actuating portion is formed perpendicular to the actuating portion. Since no stress concentration line is generated, the initial inclination of the actuating portion is prevented. Therefore, the reflection angle of the reflection member can be maintained constant, the light efficiency is increased, and the quality of the image projected on the screen is improved. Further, an electrode-like short-circuit generated between the upper electrode and the lower electrode is prevented by the insulating member. Therefore, defects at pixel points of the thin film type optical path adjusting device are effectively reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】 発明の背景 (発明の分野) 本発明は薄膜型光路調節装置に関するものであり、より詳細には画素のポイン
ト欠陥を効果的に防止し、スクリーンに投影される画像の画質を向上させること
が出来る薄膜型光路調節装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin-film optical path adjusting device, and more particularly, to effectively preventing point defects of pixels and improving image quality of an image projected on a screen. The present invention relates to a thin-film type optical path adjusting device that can be used.

【0002】 (従来技術) 一般的に光路調節装置は光によって2種類に区分される。その1種類はCRT
(Cathode Ray Tube) のような直視型画像表示装置であり、他の1種類は液晶表
示装置(Liquid Crystal Display:LCD)のような投射型画像表示装置である。
前記CRT装置は画像の質が優秀であるが、画面の大型化によって装置の重量と
容積が増加してその製造費用が上昇するようになる問題点がある。前記液晶表示
装置(LCD)は光学的構造が簡単でLCDの重量及び容積がCRTのそれより
小さい。しかし前記液晶表示装置(LCD)は入射される光束の偏光によって1
ないし2%の以下の光効率を有する程度で効率が低い。又、LCDの液晶物質の
応答速度が遅くて内部が過熱になりやすい問題点がある。
(Prior Art) Generally, optical path adjusting devices are classified into two types by light. One of them is CRT
A direct-view image display device such as a (Cathode Ray Tube) and another type is a projection image display device such as a liquid crystal display (LCD).
The CRT device has excellent image quality, but has a problem that the size and size of the screen increase the weight and volume of the device and increase the manufacturing cost. The liquid crystal display (LCD) has a simple optical structure, and the weight and volume of the LCD are smaller than those of the CRT. However, the liquid crystal display device (LCD) has a problem in that the polarization of an incident light beam causes the liquid crystal display device to have a 1
The efficiency is low to the extent that it has a light efficiency of 2% or less. Also, there is a problem that the response speed of the liquid crystal material of the LCD is slow and the inside is easily overheated.

【0003】 したがって、前記問題点を解決するためにDMD(Digital Mirror Device)
またはAMA(Actuated Mirror Array)などの画像表示装置が開発された。現
在、DMD装置は5%程度の光効率を有し、AMA装置は10%以上の光効率を
得ることができる。また、AMA装置はスクリーンに投影される画像のコントラ
スト(contrast)を向上させてより明るくて鮮明な画像を結むことが出来る。前記
AMAは入射される光束の極性に影響を受けないだけでなく反射される光束の極
性に影響を及ばさない。前記AMAはLCD又はDMDより優れた効率を有する
[0003] Therefore, in order to solve the above problem, a DMD (Digital Mirror Device) has been proposed.
Alternatively, an image display device such as an AMA (Actuated Mirror Array) has been developed. At present, a DMD device has a light efficiency of about 5%, and an AMA device can obtain a light efficiency of 10% or more. In addition, the AMA apparatus can improve the contrast of an image projected on a screen to form a brighter and clearer image. The AMA is not affected not only by the polarity of the incident light beam but also by the reflected light beam. The AMA has better efficiency than LCD or DMD.

【0004】 図1はGregory Umによる米国特許第5,126,836号に開示された一般的
であるAMAのエンジンシステムの概略図を示す。図1を参照すると、光源1か
ら入射された光束は第1スリット3及び第1レンズ5をすぎながらR・G・B(R
ed・Green・Blue) 表色界によってR・G・B別に分光される。前記R・G・B
別に分光された光束はそれぞれ第1鏡7、第2鏡9及び第3鏡11によって反射
され、それぞれの鏡に対応して設置されたAMA素子13,15,17に入射さ
れる。前記AMA素子13,15,17はそれぞれ内部に備えられた鏡を傾斜さ
せ、入射された光束は鏡により反射される。この時、前記AMA素子13,15
,17に備えられた前記鏡は鏡の下部に形成された変形層(active layer)の変
形によって傾く。前記AMA素子13,15,17によって反射された光は第2
レンズ19及び第2スリット21を通過した後、投影レンズ(projection lens)
23によってスクリーン(screen)(図示せず)に投影され画像を結ぶようになる
FIG. 1 shows a schematic diagram of a general AMA engine system disclosed in US Pat. No. 5,126,836 to Gregory Um. Referring to FIG. 1, a light beam incident from a light source 1 passes through a first slit 3 and a first lens 5, R, G, and B (R
ed, Green, Blue) The light is separated into R, G, and B colors by the color field. R, G, B
Separately separated light beams are reflected by the first mirror 7, the second mirror 9 and the third mirror 11, respectively, and are incident on AMA elements 13, 15, 17 installed corresponding to the respective mirrors. Each of the AMA elements 13, 15, and 17 tilts a mirror provided therein, and an incident light beam is reflected by the mirror. At this time, the AMA elements 13, 15
, 17 are tilted by the deformation of an active layer formed below the mirror. The light reflected by the AMA elements 13, 15, 17
After passing through the lens 19 and the second slit 21, a projection lens
23 projects the image onto a screen (not shown) to connect the images.

【0005】 このような変形層としては大部分の場合 酸化亜鉛(ZnO)が使われる。し
かし、PZT(lead zirconate titanate、Pb(Zr、Ti)O)は酸化亜鉛
より優秀な圧電特性を有する。前記PZTはPbZrOとPbTiOの完全
固溶体(solid solution)である。立方晶(cubic)の決定構造のPZTは高温では
常誘電層(paraelectric phase)で存在する。 常温ではZrとTiの造成比によ
って決定構造が斜方晶(orthorhombic)の反強誘電層(antiferroelectric phase)
、菱面体晶(rhombohedral)の 強誘電層(ferroelectric phase)、そして正方晶(t
etragonal)の強誘電層で存在する。
In most cases, zinc oxide (ZnO) is used as such a deformation layer. However, PZT (lead zirconate titanate, Pb (Zr, Ti) O 3 ) has better piezoelectric properties than zinc oxide. The PZT is a solid solution of PbZrO 3 and PbTiO 3 . PZT having a cubic structure is present in a paraelectric phase at high temperatures. At room temperature, the structure is determined by the composition ratio of Zr and Ti. The structure is orthorhombic and antiferroelectric phase.
, Rhombohedral ferroelectric layer, and tetragonal (t
etragonal) in the ferroelectric layer.

【0006】 PZTはZrとTiの造成比が約1:1の造成で正方晶相(tetragonal phase)
と菱面体晶相(rhombohedral phase)の相境界(morphotropic phase boundary:
MPB)があって、PZTは前記相境界(MPB)で最大の誘電特性(dielectric pr
operty)及び圧電特性を有する。前記相境界(MPB)は特定造成に位置せずに
比較的広い造成範囲にわたり正方晶相と菱面体晶相が共存する領域されている。
研究者達はPZTの相共存領域(phase coexistent region)の造成に関して
一致していない。このような相共存の原因としては熱力学的安全性(thermodynam
ic stability)、造成の不均一性(compositional fluctuation)、 内部応力(inte
rnal stress)などの色々な理論が提示されている。現在、PZT 薄膜(thin fil
m)はスピンコーティング(spin coating) 方法、 化学気相蒸着(Chemical Vapor
Deposition:CVD) 方法、スパッタリング(sputtering) 方法などのような多
様な工程を利用して製造できる。
[0006] PZT is a composition in which the composition ratio of Zr and Ti is about 1: 1 and has a tetragonal phase.
Phase boundary between the rhombohedral phase and the rhombohedral phase:
MPB), and PZT has a maximum dielectric characteristic (electric pr) at the phase boundary (MPB).
operty) and piezoelectric properties. The phase boundary (MPB) is a region where a tetragonal phase and a rhombohedral phase coexist over a relatively wide range of formation without being located in a specific formation.
Researchers have not agreed on the creation of a phase coexistent region for PZT. The cause of such phase coexistence is thermodynamic safety (thermodynam
ic stability), compositional fluctuations, and internal stresses (inte
Various theories such as rnal stress) have been proposed. Currently, PZT thin films (thin fil
m) spin coating method, chemical vapor deposition (Chemical Vapor
It can be manufactured using various processes such as a Deposition (CVD) method and a sputtering method.

【0007】 このような光路調節装置であるAMAは大きくバルク(bulk)型と薄膜(thin fi
lm)型で区分される。前記バルク型光路調節装置はDae-Young Limによる米国特
許第5,469,302号に開示されている。前記バルク型光路調節装置は多層
セラミックを薄く切断して内部に金属電極が形成されたセラミックウェーハ(waf
er)をトランジスターが内蔵されたアクティブマトリックス(active matrix)上に
装着した後、前記セラミックウェーハをソーイング(sawing)方法で加工しその上
部に鏡を設置してなされる。しかし、バルク型光路調節装置は設計及び製造にお
いて高い精密度が要求され変形層の応答速度が遅いという問題点がある。これに
より半導体工程を利用して製造できる薄膜型光路調節装置が開発された。
AMA, which is such an optical path adjusting device, has a bulk type and a thin fibrous type.
(lm) type. The bulk type optical path adjusting device is disclosed in US Pat. No. 5,469,302 by Dae-Young Lim. The bulk type optical path adjusting device is a ceramic wafer (waf) in which a multilayer ceramic is cut into thin pieces and metal electrodes are formed inside.
er) is mounted on an active matrix in which transistors are built, and then the ceramic wafer is processed by a sawing method, and a mirror is placed on the ceramic wafer. However, the bulk-type optical path adjustment device has a problem in that high precision is required in design and manufacture, and the response speed of the deformable layer is slow. Accordingly, a thin film type optical path adjusting device which can be manufactured using a semiconductor process has been developed.

【0008】 前記薄膜型光路調節装置は本出願人が米国に出願した特許出願第08/814
,019号(発明の名称:薄膜型光路調節装置及びその製造方法(THIN FILM ACTUA
TED MIRROR ARRAY IN AN OPTICAL PROJECTION SYSTEM AND METHOD FOR MANUFACT
URING THE SAME))に開示されている。
The thin-film type optical path adjusting device is disclosed in Japanese Patent Application No. 08/814 filed in the United States by the present applicant.
, 019 (Title of Invention: Thin film type optical path adjusting device and manufacturing method thereof (THIN FILM ACTUA)
TED MIRROR ARRAY IN AN OPTICAL PROJECTION SYSTEM AND METHOD FOR MANUFACT
URING THE SAME)).

【0009】 図2は薄膜型光路調節装置の平面図であり、図3は図2に図示した薄膜型光路
調節装置の斜視図であり、そして図4は図3のA‐A線に沿って切断した断面
図を図示したものである。
FIG. 2 is a plan view of the thin-film optical path adjusting device, FIG. 3 is a perspective view of the thin-film optical path adjusting device shown in FIG. 2, and FIG. 4 is a view taken along line A 1 -A 2 of FIG. 1 shows a cross-sectional view taken along the line.

【0010】 図2ないし図4を参照すれば、前記薄膜型光路調節装置は基板31、基板31
の上部に形成されたアクチュエータ57、そしてアクチュエータ57の中央部に
形成された反射部材55を含む。
Referring to FIGS. 2 to 4, the thin film type optical path adjusting device includes a substrate 31 and a substrate 31.
And a reflection member 55 formed at the center of the actuator 57.

【0011】 電気的な配線(electrical wiring)(図示せず)を有する前記基板31は前記
電気的な配線上に形成された連結端子(connecting terminal)33、前記基板3
1と前記連結端子33との上部に形成された保護層(passivation layer)35、
そして前記保護層35の上部に形成された蝕刻防止層(etching stop layer)37
を含む。前記アクチュエータ57は支持層43、下部電極45、変形層47、上
部電極49そしてバイアコンタクト(via contact)53を含む。
The substrate 31 having electric wiring (not shown) includes a connecting terminal 33 formed on the electric wiring and the substrate 3.
1 and a protective layer (passivation layer) 35 formed on the connection terminal 33;
And an etching stop layer 37 formed on the protective layer 35.
including. The actuator 57 includes a support layer 43, a lower electrode 45, a deformable layer 47, an upper electrode 49, and a via contact 53.

【0012】 図3を参照すると、前記支持層43は前記下部電極45の下に付着される第1
部分と前記下部電極45の外部に露出される第2部分とを含む。前記支持層43
の両側部(lateral border)の下部は部分的に前記蝕刻防止層37に付着される
。前記支持層43の前記付着される部分は前記アクチュエータ57を支持するア
ンカー43a、43bと呼ばれる。前記支持層43の前記側部は前記付着された
部分より水平に延長される。前記支持層43の中央部は前記側部の間に前記側部
と一体に形成される。前記支持層43の中央部は長方形を有する。
Referring to FIG. 3, the support layer 43 has a first electrode attached below the lower electrode 45.
And a second portion exposed to the outside of the lower electrode 45. The support layer 43
The lower portions of the lateral borders are partially adhered to the etching prevention layer 37. The attached portions of the support layer 43 are called anchors 43a and 43b that support the actuator 57. The side portion of the support layer 43 extends horizontally from the attached portion. A central portion of the support layer 43 is formed between the side portions and integrally with the side portions. The center of the support layer 43 has a rectangular shape.

【0013】 前記下部電極45は前記支持層43の前記中央部と前記側部との上部に形成さ
れる。前記変形層47は前記下部電極45と前記上部電極49との上部に形成さ
れる。前記下部電極45は“U”の形状を有する。前記変形層47は前記下部電
極45より小さいが、前記下部電極45と同一な形状を有する。前記上部電極4
9は前記変形層47より小さいが、前記変形層47と同一な形状を有する。第1
信号が前記下部電極45に提供され、第2信号が前記上部電極49に提供される
と、電気場(electric field)が前記上部電極49と前記下部電極45との間に発
生され、これにより前記変形層47が前記電気場によって変形される。
The lower electrode 45 is formed on the central portion and the side portions of the support layer 43. The deformation layer 47 is formed on the lower electrode 45 and the upper electrode 49. The lower electrode 45 has a “U” shape. The deformation layer 47 is smaller than the lower electrode 45 but has the same shape as the lower electrode 45. The upper electrode 4
9 is smaller than the deformation layer 47, but has the same shape as the deformation layer 47. First
When a signal is provided to the lower electrode 45 and a second signal is provided to the upper electrode 49, an electric field is generated between the upper electrode 49 and the lower electrode 45, whereby the electric field is generated. The deformation layer 47 is deformed by the electric field.

【0014】 前記バイアコンタクト53は前記変形層47の片側より前記下部電極45、支
持層43、蝕刻防止層37及び保護層35を通じて前記連結端子33に至るまで
形成されたバイアホール(bia hole)51の内部に形成される。前記バイアコンタ
クト51は下部電極45と前記連結端子33とを連結する。
The via contact 53 is a via hole 51 formed from one side of the deformation layer 47 to the connection terminal 33 through the lower electrode 45, the support layer 43, the anti-etching layer 37 and the protection layer 35. Is formed inside. The via contact 51 connects the lower electrode 45 to the connection terminal 33.

【0015】 入射される光を反射するための前記反射部材55は前記支持層43の中央部に
形成される。前記反射部材55は前記支持層43の表面より前記変形層47の一
面に至る所定の厚さを有する。好ましく、前記反射部材55は長方形(rectangu
lar shape)の形状を有する鏡である。
The reflection member 55 for reflecting incident light is formed at the center of the support layer 43. The reflection member 55 has a predetermined thickness from the surface of the support layer 43 to one surface of the deformation layer 47. Preferably, the reflecting member 55 has a rectangular shape.
lar shape).

【0016】 以下、詳述した薄膜型光路調節装置の製造方法を図面を参照して説明する。Hereinafter, a method for manufacturing the thin-film optical path adjusting device described in detail will be described with reference to the drawings.

【0017】 図5Aないし図5Dは前記薄膜型光路調節装置の製造工程を図示したものであ
る。
FIGS. 5A to 5D illustrate a manufacturing process of the thin film type optical path adjusting device.

【0018】 図5Aを参照すれば、前記保護層35は電気的な配線(図示せず)及び連結端
子33を含む基板31の上部に形成される。前記電気的な配線と前記連結端子3
3は外部から前記第1信号(画像信号)を受取り、前記第1信号を前記下部電極
45に伝送する。望ましくは、前記電気的な配線はスイッチング動作を遂行する
ためのMOSトランジスターを含む。前記連結端子33は金属、例えばタングステ
ン(W)によって形成される。前記連結端子33は前記電気的な配線に連結され
る。前記保護層35は化学気相蒸着(Chemical Vapor Deposition : CVD)方法を
利用して0.1ないし1.0μm程度の厚さを有するように形成する。前記保護
層35はリンシリケートガラス(phosphor silicate Glass : PSG)でなされる。
前記保護層35は後続する工程間の前記電気的な配線及び連結端子33が形成さ
れた基板31が損傷されることを防止する。
Referring to FIG. 5A, the protection layer 35 is formed on an upper portion of the substrate 31 including electrical wirings (not shown) and connection terminals 33. The electrical wiring and the connection terminal 3
3 receives the first signal (image signal) from the outside and transmits the first signal to the lower electrode 45. Preferably, the electrical wiring includes a MOS transistor for performing a switching operation. The connection terminal 33 is formed of a metal, for example, tungsten (W). The connection terminal 33 is connected to the electrical wiring. The passivation layer 35 is formed to have a thickness of about 0.1 to 1.0 μm by using a chemical vapor deposition (CVD) method. The protective layer 35 is made of phosphor silicate glass (PSG).
The protection layer 35 prevents the substrate 31 on which the electrical wiring and the connection terminals 33 are formed from being damaged during a subsequent process.

【0019】 前記保護層35の上部には蝕刻防止層37が形成される。蝕刻防止層37は窒
化物(nitride)を使用して1000ないし2000Å程度の厚さで形成する。前
記蝕刻防止層37は低圧化学気相蒸着(Low Pressure Chemical Vapor Depositio
n : LPCVD)方法を利用して形成する。前記蝕刻防止層37は後続する蝕刻工程
間前記保護層35及び基板31が蝕刻されて損傷を受けることを防止する。
An etching prevention layer 37 is formed on the protection layer 35. The anti-etching layer 37 is formed using nitride to a thickness of about 1000 to 2000 degrees. The anti-etching layer 37 is formed by low pressure chemical vapor deposition (Low Pressure Chemical Vapor Depositio).
n: formed using the LPCVD method. The etching prevention layer 37 prevents the protection layer 35 and the substrate 31 from being etched and damaged during a subsequent etching process.

【0020】 前記蝕刻防止層37の上部には犠牲層(sacrificial layer)39がリンシリケ
ートガラス(PSG)を使用した大気圧化学気相蒸着(Atmospheric Pressure CVD:AP
CVD)方法によって形成され、その結果、前記犠牲層39は0.5ないし4.0μ
m程度の厚さを有する。この場合、前記犠牲層39は前記電気的な配線と前記連
結端子33とを含む前記基板31の上部を覆っているので、前記犠牲層39の平
坦度が非常に不良である。したがって、前記犠牲層39の表面はスピンオングラ
ス(Spin On Glass:SOG)またはCMP(Chemical Mechanical Polishing)方法によっ
て平坦化される。続いて、前記支持層43を形成するため、その下に前記連結端
子33を有する前記蝕刻防止層37の第1部分と前記蝕刻層37の前記第1部分
に隣接した前記蝕刻防止層37の第2部分とを露出させるためにその下に連結端
子33を有する前記犠牲層39の第1部分と前記犠牲層39の前記第1部分に隣
接した前記犠牲層39の第2部分が蝕刻される。
A sacrificial layer 39 is formed on the anti-etching layer 37 at atmospheric pressure chemical vapor deposition (AP) using phosphor silicate glass (PSG).
CVD), so that the sacrificial layer 39 has a thickness of 0.5 to 4.0 μm.
It has a thickness of about m. In this case, since the sacrifice layer 39 covers the upper portion of the substrate 31 including the electrical wiring and the connection terminal 33, the flatness of the sacrifice layer 39 is very poor. Therefore, the surface of the sacrificial layer 39 is planarized by spin-on-glass (SOG) or CMP (Chemical Mechanical Polishing). Subsequently, to form the support layer 43, a first portion of the etch prevention layer 37 having the connection terminal 33 thereunder and a first portion of the etch prevention layer 37 adjacent to the first portion of the etch layer 37 are formed. A first portion of the sacrificial layer 39 having a connection terminal 33 thereunder and a second portion of the sacrificial layer 39 adjacent to the first portion of the sacrificial layer 39 are etched to expose the two portions.

【0021】 図5Bを参照すると、前記蝕刻防止層37の前記第1及び第2部分の上部と前
記犠牲層39の上部とに第1層が形成される。前記第1層は窒化物または金属の
ような硬質の物質を利用して形成される。前記第1層はLPCVD方法を利用し
て形成され、0.1ないし1.0μm程度の厚さを有するように形成される。前
記第1層後に支持層43を形成するためにパターニングされる。
Referring to FIG. 5B, a first layer is formed on the first and second portions of the etching prevention layer 37 and on the sacrificial layer 39. The first layer is formed using a hard material such as nitride or metal. The first layer is formed using an LPCVD method and has a thickness of about 0.1 to 1.0 μm. After the first layer, patterning is performed to form a support layer 43.

【0022】 下部電極層(bottom electrode layer)は白金(Pt)、タンタル(Ta)また
は白金‐タンタル(Pt−Ta)のような電気伝導性を有する金属を利用して前記
第1層の上部に形成される。前記下部電極層はスパッタリング方法、または化学
気相蒸着(CVD)方法によって形成され、前記下部電極層は0.1ないし1.0μm
程度の厚さを有するように形成される。その後、前記下部電極層は各下部電極層
を分離するためにiso−cutされ、前記薄膜型光路調節装置の各画素は前記
電気的な配線と前記連結端子33を通じて外部から前記第1信号を独立的に受け
る。前記下部電極層は後に下部電極45を形成するためにパターニングされる。
The bottom electrode layer is formed on the first layer using an electrically conductive metal such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta). It is formed. The lower electrode layer is formed by a sputtering method or a chemical vapor deposition (CVD) method, and the lower electrode layer has a thickness of 0.1 to 1.0 μm.
It is formed to have a thickness of about. Thereafter, the lower electrode layer is iso-cut to separate each lower electrode layer, and each pixel of the thin film type optical path adjusting device independently receives the first signal from outside through the electrical wiring and the connection terminal 33. To receive. The lower electrode layer is patterned to form a lower electrode 45 later.

【0023】 第2層はPZT(Pb(Zr、Ti)O)、またはPLZT((Pb、La)(Zr、Ti)O)のような圧
電物質を使用して前記下部電極層の上部に形成され、前記第2層は0.1ないし
1.0μm程度の厚さ、望ましくは0.4μm程度の厚さを有するように形成する
。前記第2層がゾル-ゲル(Sol-Gel)法、スパッタリング方法、または化学気相蒸
着(CVD)方法によって形成された後、前記第2層は急速熱処理(Rapid Thermal An
nealing:RTA)工程を利用して熱処理される。前記第2層は後に変形層47でパ
ターニングされる。
The second layer is made of a piezoelectric material such as PZT (Pb (Zr, Ti) O 3 ) or PLZT ((Pb, La) (Zr, Ti) O 3 ), and is formed on the lower electrode layer. The second layer is formed to have a thickness of about 0.1 to 1.0 μm, preferably about 0.4 μm. After the second layer is formed by a sol-gel (Sol-Gel) method, a sputtering method, or a chemical vapor deposition (CVD) method, the second layer is formed by a rapid thermal treatment (Rapid Thermal Anion).
nealing: Heat treatment is performed using the RTA) process. The second layer is subsequently patterned with a deformation layer 47.

【0024】 上部電極層はアルミニウム(Al)、白金(Pt)、またはタンタル(Ta)のような電気
伝導性を有する金属を使用して前記第2層の上部に形成される。前記上部電極層
はスパッタリング方法、又はCVD方法を利用して0.1ないし1.0μm程度
の厚さを有するように形成する。前記上部電極層は後に上部電極49でパターニ
ングされる。
The upper electrode layer is formed on the second layer using an electrically conductive metal such as aluminum (Al), platinum (Pt), or tantalum (Ta). The upper electrode layer is formed to have a thickness of about 0.1 to 1.0 μm by using a sputtering method or a CVD method. The upper electrode layer is patterned with the upper electrode 49 later.

【0025】 図5Cを参照すれば、前記上部電極層の上部に第1フォトレジスト(図示せず
)をスピンコーティング方法でコーティングした後、前記第1フォトレジストを
蝕刻マスクで使用して前記上部電極49を形成するために前記上部電極層をパタ
ーニングする。その結果、前記上部電極49はU字の形状を有する。前記第2信
号(バイアス信号)は前記上部電極49と前記下部電極45との間に前記電気場
を発生するための前記上部電極49に提供される。
Referring to FIG. 5C, after a first photoresist (not shown) is coated on the upper electrode layer by a spin coating method, the first photoresist is used as an etching mask to form the upper electrode. The upper electrode layer is patterned to form 49. As a result, the upper electrode 49 has a U-shape. The second signal (bias signal) is provided to the upper electrode 49 for generating the electric field between the upper electrode 49 and the lower electrode 45.

【0026】 前記第1フォトレジストを蝕刻して除去した後、前記上部電極49と前記第2
層との上部に第2フォトレジスト(図示せず)を塗布する。前記第2層は前記第
2フォトレジストを蝕刻マスクで使用して前記変形層47を形成するためにパタ
ーニングされる。前記変形層47は前記上部電極49のそれより広い面積を有す
るU字の形状を有する。前記第2フォトレジストを蝕刻して除去した後、前記上
部電極49、前記変形層47そして前記下部電極層の上部に第3フォトレジスト
(図示せず)をスピンコーティング方法でコーティングする。前記第3フォトレ
ジストを蝕刻マスクで使用して前記下部電極層をパターニングして下部電極45
を形成する。前記下部電極45は前記変形層47のそれより広い面積を有するU
字の形状を有する。次に、前記第3フォトレジストを蝕刻して除去する。
After the first photoresist is etched away, the upper electrode 49 and the second photoresist are removed.
A second photoresist (not shown) is applied on top of the layer. The second layer is patterned to form the deformation layer 47 using the second photoresist as an etching mask. The deformation layer 47 has a U-shape having an area larger than that of the upper electrode 49. After the second photoresist is etched and removed, a third photoresist (not shown) is coated on the upper electrode 49, the deformation layer 47, and the lower electrode layer by a spin coating method. The lower electrode layer is patterned by using the third photoresist as an etching mask to pattern the lower electrode layer.
To form The lower electrode 45 has a larger area than that of the deformation layer 47.
It has the shape of a letter. Next, the third photoresist is etched away.

【0027】 その後、前記変形層47の片側から前記連結端子33までバイアホール51を
形成するために前記変形層47、前記下部電極45、前記第1層、前記蝕刻防止
膜37及び前記保護膜35の一部を蝕刻する。前記バイアコンタクト53はタン
グステン(W)、白金、アルミニウム、又はチタニウムのような電気的に電導性
を有する金属を利用して前記バイアホール51の内に形成される。前記バイアコ
ンタクト53はスパッタリング方法、又はCVD方法を使用して前記連結端子3
3から前記下部電極45まで形成される。前記バイアコンタクト53は前記下部
電極45を前記連結端子33に連結する。
Thereafter, to form a via hole 51 from one side of the deformation layer 47 to the connection terminal 33, the deformation layer 47, the lower electrode 45, the first layer, the etching prevention film 37, and the protection film 35. Etch a part of. The via contact 53 is formed in the via hole 51 using an electrically conductive metal such as tungsten (W), platinum, aluminum, or titanium. The via contact 53 is connected to the connection terminal 3 by using a sputtering method or a CVD method.
3 to the lower electrode 45. The via contact 53 connects the lower electrode 45 to the connection terminal 33.

【0028】 図5Dを参照すると、第4フォトレジスト(図示せず)をスピンコーティング
方法で前記下部電極45の上部にコーティングした後、前記第4フォトレジスト
を蝕刻マスクで使用して支持層43を形成するために前記第1層をパターニング
する。前記支持層43は両側部及び中央部で区分される。前記支持層43の両側
部の下部は部分的に前記蝕刻防止層37に付着され、アンカー43a、43bと
呼ばれる。前記支持層43の前記両側部は前記付着された部分から前記蝕刻防止
膜37の上部に平行に形成される。前記支持層43の中央部は前記両側部の間で
前記両側部と一体に形成される。前記支持層43の前記中央部は長方形を有する
。次に、前記第4フォトレジストを蝕刻して除去する。前記第1層がパターニン
グされると、犠牲層39の一部が露出される。
Referring to FIG. 5D, after a fourth photoresist (not shown) is coated on the lower electrode 45 by a spin coating method, the support layer 43 is formed using the fourth photoresist as an etching mask. The first layer is patterned to form. The support layer 43 is divided into two sides and a center. The lower portions of both sides of the support layer 43 are partially attached to the etching prevention layer 37 and are called anchors 43a and 43b. The both sides of the support layer 43 are formed parallel to the etching prevention layer 37 from the attached portion. The center of the support layer 43 is formed integrally with the both sides between the two sides. The central portion of the support layer 43 has a rectangular shape. Next, the fourth photoresist is etched away. When the first layer is patterned, a part of the sacrificial layer 39 is exposed.

【0029】 前記犠牲層39の露出された部分および前記支持層43の上部にスピンコーテ
ィング方法で第5フォトレジストをコーティングした後、前記支持層43の中央
部を露出するように前記第5フォトレジストをパターニングする。反射部材55
は銀、白金、またはアルミニウムのような反射物質を使用して支持層43の中央
部の上部に形成する。前記反射部材55はスパッタリング方法、又はCVD方法
を利用して0.3ないし2.0μm程度の厚さを有するように形成する。光源(図
示せず)より入射される光を反射するための前記反射部材55は前記支持層43
の中央部のそれと同じな形状を有する。その後、前記第5フォトレジストと前記
犠牲層39とはフルオル化水素(HF)蒸気を使用して除去することによってア
クチュエータ57が完成される。前記犠牲層39が除去されると、前記犠牲層3
9が位置された所にエアギャップ41が形成される。
After the exposed portion of the sacrificial layer 39 and the upper portion of the support layer 43 are coated with a fifth photoresist by a spin coating method, the fifth photoresist is exposed to expose a central portion of the support layer 43. Is patterned. Reflecting member 55
Is formed on a central portion of the support layer 43 using a reflective material such as silver, platinum, or aluminum. The reflection member 55 is formed to have a thickness of about 0.3 to 2.0 μm by using a sputtering method or a CVD method. The reflecting member 55 for reflecting light incident from a light source (not shown) is provided on the support layer 43.
It has the same shape as that of the central part of. Thereafter, the fifth photoresist and the sacrificial layer 39 are removed using hydrogen fluoride (HF) vapor to complete the actuator 57. When the sacrificial layer 39 is removed, the sacrificial layer 3 is removed.
An air gap 41 is formed where 9 is located.

【0030】 前記第1信号は外部から前記電気的な配線、前記連結端子33及び前記バイア
コンタクト53を通じて前期下部電極45に提供される。同時に、前記第2信号
が共通ライン(図示せず)より前記上部電極49に提供されると、前記上部電極4
9と前記下部電極45との間に前記電気場が発生する。前記上部電極49と前記
下部電極45との間に形成された前記変形層47は前記電気場によって変形され
る。前記変形層47は前記電気場に直交する方向に変形される。前記変形層47
を含む前記アクチュエータ57は前記支持層43が位置した方向と反対の方向に
アクチュエーティング(actuating)される。即ち、前記アクチュエータ57は上
方にアクチュエーティングされ、前記下部電極45に付着された前記支持層43
は前記アクチュエータ57のティルティング(tilting)に従って上方にアクチュ
エーティングされる。
The first signal is externally provided to the lower electrode 45 through the electrical wiring, the connection terminal 33 and the via contact 53. At the same time, when the second signal is provided to the upper electrode 49 from a common line (not shown), the upper electrode 4
The electric field is generated between the lower electrode 9 and the lower electrode 45. The deformation layer 47 formed between the upper electrode 49 and the lower electrode 45 is deformed by the electric field. The deformation layer 47 is deformed in a direction orthogonal to the electric field. The deformation layer 47
Is actuated in a direction opposite to the direction in which the support layer 43 is located. That is, the actuator 57 is actuated upward, and the support layer 43 attached to the lower electrode 45 is actuated.
Is actuated upward according to the tilting of the actuator 57.

【0031】 前記反射部材55が前記支持層43の中央部に形成されるので、前記光源から
入射される光を反射する前記反射部材55は前記アクチュエータと共にティルテ
ィングされる。したがって、前記反射部材55は前記光をスクリーンの上に反射
し、画像が前記スクリーンに結ばれる。
Since the reflection member 55 is formed at the center of the support layer 43, the reflection member 55 that reflects light incident from the light source is tilted together with the actuator. Therefore, the reflection member 55 reflects the light on the screen, and an image is formed on the screen.

【0032】 しかし、詳述した薄膜型光路調節装置において、薄膜型光路調節装置の画素ら
を分離するために前記下部電極がiso−cutされるので、前記下部電極のi
so−cutされた部分に形成された前記第2層(前記変形層)の一部分から前
記第2層の他の部分に亀裂(cracks)がはいる。故に、前記上部電極と下部電極と
が前記変形層に発生した前記亀裂を通じてお互いに部分的に連結されるので、前
記上部電極と前記下部電極との間に電気的なショートが発生するようになる。電
気的なショートが発生すると、前記アクチュエータが駆動されなくなり、前記薄
膜型光路調節装置で画素のポイント欠陥が発生するようになる。
However, in the thin film type optical path adjusting device described in detail, the lower electrode is iso-cut to separate the pixels of the thin film type optical path adjusting device.
Cracks are formed from a portion of the second layer (the deformed layer) formed in the so-cut portion to another portion of the second layer. Therefore, the upper electrode and the lower electrode are partially connected to each other through the crack generated in the deformation layer, so that an electric short circuit occurs between the upper electrode and the lower electrode. . When an electric short circuit occurs, the actuator is not driven, and a point defect of a pixel occurs in the thin film type optical path adjusting device.

【0033】 又、前記アクチュエータを支持するための前記アンカーを形成するために前記
犠牲層をパターニングする時に発生する段差の境界面に沿って後続してアクチュ
エータを形成する工程間残留応力および応力変化度(stress gradient)のような
変形駆動力が集中されて前記第1及び第2信号が提供されていない状態でも前記
アクチュエータが初期にティルティングされる。従って、前記アクチュエータが
初期にティルティングすると、前記反射部材が一定な反射角を有することが出来
ないので、前記入射光の光効率が減少する。 その結果、前記スクリーンに投影
される画像の質が低下する。
In addition, a residual stress and a stress change during a process of forming an actuator subsequently along a boundary surface of a step generated when patterning the sacrificial layer to form the anchor for supporting the actuator. The actuator is initially tilted even when the first and second signals are not provided because the deformation driving force such as (stress gradient) is concentrated. Therefore, when the actuator is tilted at an initial stage, the light efficiency of the incident light decreases because the reflection member cannot have a constant reflection angle. As a result, the quality of the image projected on the screen is reduced.

【0034】 (発明の要約) したがって、本発明の目的は下部電極のiso-cutを行わないで画素のポ
イント欠陥を効果的に防止することができ、入射光の光効率を増加させることに
よってスクリーン上に投影される画像の質を増加することが出来る薄膜型光路調
節装置を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to effectively prevent a point defect of a pixel without iso-cutting a lower electrode, and to increase a light efficiency of incident light to improve a screen. It is an object of the present invention to provide a thin-film optical path adjusting device capable of increasing the quality of an image projected thereon.

【0035】 上述した目的を達成するための本発明の薄膜型光路調節装置は、アクティブマ
トリックス、支持部材、第1アクチュエーティング部、第2アクチュエーティン
グ部、及び反射部材を含む。
According to another aspect of the present invention, there is provided a thin-film optical path adjusting device including an active matrix, a support member, a first actuating section, a second actuating section, and a reflecting member.

【0036】 前記アクティブマトリックスは動作をスイッチングするためのMOSトランジス
ターが内蔵された基板と第1信号を伝送するための前記MOSのドレインから延び
るドレインパッドを有する第1金属層とを含む。
The active matrix includes a substrate having a built-in MOS transistor for switching operation and a first metal layer having a drain pad extending from a drain of the MOS for transmitting a first signal.

【0037】 前記支持手段は支持ライン、支持層、第1アンカー及び第2アンカーを有する
。前記支持ラインは前記アクティブマトリックスの上部に形成され、前記支持層
は前記支持ラインと一体に形成される。前記支持層は四角形の環状を有する。前
記第1及び第2アンカーは前記アクティブマトリックスと前記支持ラインに隣接
した前記支持層の一部分との間に夫々形成される。
The support means has a support line, a support layer, a first anchor and a second anchor. The support line is formed on the active matrix, and the support layer is formed integrally with the support line. The support layer has a square ring shape. The first and second anchors are respectively formed between the active matrix and a portion of the support layer adjacent to the support line.

【0038】 前記第1アクチュエーティング部は第1下部電極、第1変形層、および第2上
部電極を有する。前記第1下部電極は第1信号を受け入れる。前記第1下部電極
は前記支持ラインに垂直をなすように形成された前記支持層の第1部分に形成さ
れ、前記第1上部電極は前記第1下部電極に対応する。前記第1上部電極は第2
信号を受け入れ、第1電気場を発生する。前記第1変形層は前記第1下部電極と
前記第1上部電極との間に形成され、前記第1電気場によって変形される。
The first actuating unit has a first lower electrode, a first deformation layer, and a second upper electrode. The first lower electrode receives a first signal. The first lower electrode is formed on a first portion of the support layer formed to be perpendicular to the support line, and the first upper electrode corresponds to the first lower electrode. The first upper electrode is a second upper electrode.
Accepting a signal and generating a first electric field. The first deformation layer is formed between the first lower electrode and the first upper electrode, and is deformed by the first electric field.

【0039】 前記第2アクチュエーティング部は第2下部電極、第2変形層、及び第2上部
電極を含む。前記第2下部電極は前記第1信号を受け入れる。前記第2下部電極
は前記支持ラインに垂直をなすように形成された前記支持層の第2部分に形成さ
れる。前記第2上部電極は前記第2下部電極に対応し、前記第2信号を受け入れ
て第2電気場を発生する。前記第2アクティブ層は前記第2下部電極と前記第2
上部電極との間に形成され、前記第2電気場によって変形される。
The second actuating unit includes a second lower electrode, a second deformation layer, and a second upper electrode. The second lower electrode receives the first signal. The second lower electrode is formed on a second portion of the support layer formed to be perpendicular to the support line. The second upper electrode corresponds to the second lower electrode, and receives the second signal to generate a second electric field. The second active layer includes the second lower electrode and the second lower electrode.
It is formed between the upper electrode and the upper electrode and is deformed by the second electric field.

【0040】 前記反射部材は入射される光を反射するために前記第1アクチュエーティング
部と前記第2アクチュエーティング部との上部に形成される。 好ましくは、前記アクティブマトリックスは前記基板及び前記第1金属層の上
部に形成された第1保護層、前記第1保護層の上部に形成された第2金属層、前
記第2金属層の上部に形成された第2保護層、そして前記第2保護層の上部に形
成された食刻防止層をさらに含む。
The reflection member is formed on the first actuating portion and the second actuating portion to reflect incident light. Preferably, the active matrix includes a first protection layer formed on the substrate and the first metal layer, a second metal layer formed on the first protection layer, and a second protection layer on the second metal layer. The method further includes a second protective layer formed, and an anti-etching layer formed on the second protective layer.

【0041】 前記第1下部電極は突出部が形成された長方形を有し、前記第1アクティブ層
は前記第1下部電極より小さい長方形を有し、そして前記第1上部電極は前記第
1変形層より小さい長方形を有する。又、前記第2下部電極は前記第1下部電極
の突出部に対応する突出部が形成された長方形を有し、前記第2変形層は前記第
2下部電極より小さい長方形を有し、そして前記第2上部電極は前記第2変形層
より小さい長方形を有する。
The first lower electrode has a rectangle with a protrusion, the first active layer has a rectangle smaller than the first lower electrode, and the first upper electrode has a first deformation layer. Has a smaller rectangle. Also, the second lower electrode has a rectangle in which a protrusion corresponding to the protrusion of the first lower electrode is formed, the second deformation layer has a rectangle smaller than the second lower electrode, and The second upper electrode has a rectangle smaller than the second deformation layer.

【0042】 望ましくは、前記第1下部電極は逆のL字の形象を有し、前記第2下部電極は
前記第1下部電極に対応してL字の形状を有する。
Preferably, the first lower electrode has an inverted L shape, and the second lower electrode has an L shape corresponding to the first lower electrode.

【0043】 前記第1アンカーは前記第1アクチュエーティング部と前記第2アクチュエー
ティング部との間の下部に形成され、その下部にドレーンパットが形成された前
記アクティブマトリックスの第1部分に付着され、そして前記第2アンカーは前
記第1アクチュエーティング部と前記第2アクチュエーティング部との外側の下
部に夫々形成される。前記第2アンカーは前記アクティブマトリックスの第1部
分に隣接した前記アクティブマトリックスの第2及び第3部分に夫々付着される
The first anchor is formed at a lower portion between the first actuating portion and the second actuating portion, and is attached to a first portion of the active matrix having a drain pad formed at a lower portion thereof. And the second anchor is formed at a lower portion outside the first actuating portion and the second actuating portion, respectively. The second anchor is attached to second and third portions of the active matrix, respectively, adjacent to the first portion of the active matrix.

【0044】 好ましくは、前記薄膜型光路調節装置は前記ドレーンパットより前記第1下部
電極と前記第2下部電極とに前記第1信号を伝送するためのバイアコンタクト、
前記バイアコンタクトから前記第1下部電極の前記突出部まで形成された第1下
部電極連結部材、そして前記バイアコンタクトから前記第2下部電極の前記突出
部まで形成された第2下部電極連結部材をさらに含む。前記バイアコンタクトは
前記第1アンカーから前記ドレーンパットまで形成されたバイアホールの内に形
成される。前記バイアコンタクト、前記第1下部電極連結部材及び前記第2下部
電極連結部材は銀、白金、タンタル又は白金‐タンタルのような電気的に伝導性
を有する金属によって形成される。
Preferably, the thin film type optical path adjusting device includes a via contact for transmitting the first signal from the drain pad to the first lower electrode and the second lower electrode.
A first lower electrode connecting member formed from the via contact to the protrusion of the first lower electrode; and a second lower electrode connecting member formed from the via contact to the protrusion of the second lower electrode. Including. The via contact is formed in a via hole formed from the first anchor to the drain pad. The via contact, the first lower electrode connecting member, and the second lower electrode connecting member are formed of an electrically conductive metal such as silver, platinum, tantalum, or platinum-tantalum.

【0045】 もっと望ましくは、薄膜型光路調節装置は前記第2信号を伝送するための共通
ライン、前記第1下部電極の一部分を経て前記第1上部電極の一部分から前記支
持層の一部分まで形成された第1絶縁部材、前記第1絶縁部材を経て前記共通ラ
インから前記第1上部電極まで形成された第1上部電極連結部材、前記第2下部
電極の一部分を経て前記第2上部電極の一部分から前記支持層の一部分まで形成
された第2絶縁部材、そして前記第2絶縁部材を経て前記共通ラインから前記第
2上部電極まで形成された第2上部電極連結部材をさらに含む。前記共通ライン
は前記支持ラインの上部に形成される。
More preferably, the thin film type optical path adjusting device is formed from a portion of the first upper electrode to a portion of the support layer through a common line for transmitting the second signal and a portion of the first lower electrode. A first insulating member, a first upper electrode connecting member formed from the common line to the first upper electrode through the first insulating member, and a portion of the second upper electrode through a portion of the second lower electrode. A second insulating member formed up to a portion of the support layer; and a second upper electrode connecting member formed from the common line to the second upper electrode through the second insulating member. The common line is formed above the support line.

【0046】 前記第1及び前記第2絶縁部材はシリコン二酸化物(SiO)又は五酸化第
二リン(P)のようなアモルファスシリコン、又は低温酸化膜によって形
成される。
The first and second insulating members are formed of amorphous silicon such as silicon dioxide (SiO 2 ) or phosphorus pentoxide (P 2 O 5 ), or a low-temperature oxide film.

【0047】 前記第1及び前記第2上部電極連結部材は銀、白金、タンタル又は白金‐タン
タルのような電気的に伝導性を有する金属によって形成される。
The first and second upper electrode connection members are formed of an electrically conductive metal such as silver, platinum, tantalum, or platinum-tantalum.

【0048】 前記反射部材を支持するための柱(post)は前記反射部材の中央部分と前
記支持層の一部分との間に前記支持ラインと平行に離れて形成され。
A post for supporting the reflective member is formed between a central portion of the reflective member and a portion of the support layer, and is spaced apart from the support line.

【0049】 本発明による薄膜型光路調節装置において、前記第1信号は前記基板、前記第
1金属層のドレーンパット、前記バイアコンタクト、そして第1及び第2下部電
極連結部材に内臓されたMOSトランジスターを通じて外部から前記第1及び第
2下部電極に提供される。同時に、前記第2信号は前記共通ラインと第1及び第
2上部電極連結部材を通じて外部から前記第1及び第2上部電極に提供される。
その結果、前記第1上部電極と前記第1下部電極との間に第1電気場が発生し、
前記第2上部電極と前記第2下部電極との間には前記第2電気場が発生する。前
記第1上部電極と前記第1下部電極との間に形成された前記第1変形層は前記第
1電気場によって変形され、前記第2上部電極と前記第2下部電極との間に形成
された前記第2変形層は前記第2電気場によって変形される。前記第1及び第2
変形層は前記第1及び第2電気場に垂直をなす方向に夫々変形される。前記第1
変形層を含む前記第1アクチュエーティング部と前記第2変形層を含む前記第2
アクチュエーティング部は前記支持層が位置された位置と反対の方向にアクチュ
エーティングされる。即ち、前記第1と第2アクチュエーティング部は上方にア
クチュエーティングされ、前記第1及び第2下部電極に付着された前記支持層は
前記第1及び第2アクチュエーティング部のティルティングに応じて上部にアク
チュエーティングされる。
In the thin film optical path adjusting device according to the present invention, the first signal is a MOS transistor embedded in the substrate, the drain pad of the first metal layer, the via contact, and the first and second lower electrode connecting members. Through the first and second lower electrodes. At the same time, the second signal is externally provided to the first and second upper electrodes through the common line and the first and second upper electrode connecting members.
As a result, a first electric field is generated between the first upper electrode and the first lower electrode,
The second electric field is generated between the second upper electrode and the second lower electrode. The first deformed layer formed between the first upper electrode and the first lower electrode is deformed by the first electric field and is formed between the second upper electrode and the second lower electrode. The second deformed layer is deformed by the second electric field. The first and second
The deformation layer is deformed in a direction perpendicular to the first and second electric fields, respectively. The first
The first actuating portion including a deformable layer and the second actuating portion including the second deformable layer;
The actuating portion is actuated in a direction opposite to a position where the support layer is located. That is, the first and second actuating portions are actuated upward, and the support layer attached to the first and second lower electrodes is used for tilting of the first and second actuating portions. Actuated to the top accordingly.

【0050】 前記反射部材は前記支持層の一側の上部に形成された柱(post)によって
支持される。前記光源よりの入射光を反射するための前記反射部材は前記第1及
び第2アクチュエーティング部と共にティルティングされる。それ故、前記反射
部材は前記光をスクリーンに反射し、前記スクリーン上には画像が結ぶ。
The reflection member is supported by a post formed on one side of the support layer. The reflecting member for reflecting incident light from the light source is tilted together with the first and second actuating portions. Therefore, the reflection member reflects the light to the screen, and an image is formed on the screen.

【0051】 本発明によると、前記アクチュエーティング部を支持する前記第1及び第2ア
ンカー前記アクチュエーティング部と垂直する方向に形成される。応力集中ライ
ンが前記アンカーと前記アクチュエーティング部との間に発生されないので、前
記アクチュエーティング部は初期にティルティングされなく、水平な表面を有す
る。したがって、前記アクチュエーティングの上部に形成された前記反射部材の
願う反射角が一定になり、光効率が増加され、前記スクリーンに投影された画像
の質が向上される。
According to the present invention, the first and second anchors supporting the actuating portion are formed in a direction perpendicular to the actuating portion. Since no stress concentration line is generated between the anchor and the actuating part, the actuating part is not initially tilted and has a horizontal surface. Accordingly, the desired reflection angle of the reflecting member formed on the actuating member is constant, the light efficiency is increased, and the quality of the image projected on the screen is improved.

【0052】 又、前記上部電極と前記下部電極との間に発生される電気的なショートは前記
絶縁部材によって防止される。その結果、前記薄膜型光路調節装置での画素のポ
イント欠陥が効果的に減少する。
Further, an electrical short generated between the upper electrode and the lower electrode is prevented by the insulating member. As a result, point defects of pixels in the thin film type optical path adjusting device are effectively reduced.

【0053】 以下、本発明の望ましい実施例を中心に本発明を図面を参照して詳細に説明す
る。
Hereinafter, the present invention will be described in detail with reference to the drawings, focusing on preferred embodiments of the present invention.

【0054】 実施例1 図6は本発明による薄膜型光路調節装置の平面図であり、図7は図6に図示し
た薄膜型光路調節装置の斜視図であり、図8は図7に図示した薄膜型光路調節装
置をB‐B線で切った断面図であり、図9図7に図示した薄膜型光路調節装置
をC‐C線で切った断面図である。
Embodiment 1 FIG. 6 is a plan view of a thin-film type optical path adjusting device according to the present invention, FIG. 7 is a perspective view of the thin-film type optical path adjusting device shown in FIG. 6, and FIG. 8 is shown in FIG. it is a cross-sectional view taken along the thin film AMA in B 1 -B 2-wire, a cross-sectional view of the thin film AMA illustrated taken along a C 1 -C 2 line in FIG. 9 Fig.

【0055】 図6及び図7を参照すれば、本実施例による薄膜型光路調節装置はアクティブ
マトリックス100、アクティブマトリックス100の上部に形成された支持部
材175、支持部材150の上部に夫々形成された第1アクチュエーティング部
210および第2アクチュエーティング部211、そして前記第1アクチュエー
ティング部210および第2アクチュエーティング部211の上部に形成された
反射部材260を含む。
Referring to FIGS. 6 and 7, the thin-film type optical path adjusting device according to the present embodiment is formed on the active matrix 100, the support member 175 formed on the active matrix 100, and the support member 150, respectively. The first and second actuators 210 and 211 include a reflecting member 260 formed on the first and second actuators 210 and 211.

【0056】 図8を参照すれば、前記アクティブマトリックス100は、M×N(M、Nは整数)
個のP-MOSトランジスター120が内蔵された基板101、前記P-MOSトランジス
ター120のドレイン105及びソース110から延びた第1金属層135、第
1保護層140、第2金属層145、第2保護層150、そして蝕刻防止層15
5を含む。前記第1金属層135は前記基板101の上部に形成され、前記第1
保護層140は前記第1金属層135及び前記基板101の上部に形成される。
前記第2金属層145は前記第1保護層140の上部に形成され、前記第2保護
層150は前記第2金属層145の上部に形成される。前記蝕刻防止層155は
前記第2保護層150の上部に形成される。
Referring to FIG. 8, the active matrix 100 has a size of M × N (M and N are integers).
The substrate 101 having the P-MOS transistors 120 therein, the first metal layer 135 extending from the drain 105 and the source 110 of the P-MOS transistor 120, the first protection layer 140, the second metal layer 145, and the second protection Layer 150 and anti-etch layer 15
5 is included. The first metal layer 135 is formed on the substrate 101 and the first metal layer 135 is formed on the substrate 101.
The protection layer 140 is formed on the first metal layer 135 and the substrate 101.
The second metal layer 145 is formed on the first protection layer 140, and the second protection layer 150 is formed on the second metal layer 145. The etching prevention layer 155 is formed on the second protection layer 150.

【0057】 前記第1金属層135は前記P-MOSトランジスター120のドレーン105か
ら前記第1アクチュエーティング部210と前記第2アクチュエーティング部2
11との間および下部に形成された第1アンカー171まで延びるドレーンパッ
トを有する。前記第2金属層145はチタニウム(Ti)層及び窒化チタニウム(TiN
)層と含む。ホール147はその下部に形成された前記第1金属層135の前記
ドレーンパットを有する前記第2金属層145の一部分に形成される。
The first metal layer 135 is formed from the drain 105 of the P-MOS transistor 120 to the first actuating unit 210 and the second actuating unit 2.
11 and a drain pad extending to a first anchor 171 formed at and below. The second metal layer 145 includes a titanium (Ti) layer and a titanium nitride (TiN).
) Layer. The hole 147 is formed in a part of the second metal layer 145 having the drain pad of the first metal layer 135 formed thereunder.

【0058】 図7ないし図9を参照すれば、前記支持部材175は支持ライン174、支持
層170、前記第1アンカー171、そして二つの第2アンカー172a、17
2bを含む。前記支持ライン174と前記支持層170とは前記蝕刻防止層15
5の上部に形成される。第1エアギャップ165は前記蝕刻防止層155と前記
支持ライン174との間に介在する。又、前記第1エアギャップ165は前記蝕
刻防止層155と前記支持層170との間に介在される。
Referring to FIGS. 7 to 9, the support member 175 includes a support line 174, a support layer 170, the first anchor 171, and two second anchors 172 a and 172.
2b. The support line 174 and the support layer 170 are connected to the etching prevention layer 15.
5 is formed at the top. The first air gap 165 is interposed between the etch prevention layer 155 and the support line 174. In addition, the first air gap 165 is interposed between the etching prevention layer 155 and the support layer 170.

【0059】 共通ライン240は前記支持ライン174の上部に形成される。前記支持ライ
ン174は前記支持ライン174は前記共通ライン240を支持するための機能
を遂行する。前記支持層170は四角形の環状を有する。前記支持層170は前
記支持ライン174と一体に形成される。
The common line 240 is formed above the support line 174. The support line 174 performs a function of supporting the common line 240. The support layer 170 has a square ring shape. The support layer 170 is formed integrally with the support line 174.

【0060】 前記第1アンカー171は前記四角形の環状を有する支持層170の二つのア
ームの間の下部に形成される。前記支持層170のこの二つのアームは前記支持
ライン174より垂直となすように延長される。前記第1アンカー171はその
下部に形成された前記第1金属層135のドレーンパットを有する前記蝕刻防止
層155の第1部分に付着される。前記第1アンカー171は前記支持層170
の二つのアームと一体に形成される。前記二つの第2アンカー172a、172
bは各々前記支持層170の二つのアームの外側の下部に形成される。又、前記
第2アンカー172a、172bは前記支持層170の二つのアームと一体に形
成される。前記第2アンカー172a、172bは夫々前記蝕刻防止層155の
第2部分と前記蝕刻防止層155の第3部分とに付着される。前記第1アンカー
171と前記二つの第2アンカー172a、172bとは前記支持ライン174
に隣接した前記支持層170の一部分の下部に付着される。前記第1アンカー1
71と前記第2アンカー172a、172bとは共に前記支持層170を支持し
、前記第1アンカー171と前記第2アンカー172a、172bとは前記第1
アクチュエーティング部210と前記第2アクチュエーティング部211とを支
持する。前記第1アンカー171と前記第2アンカー172a、172bとは夫
々ボックスの形状を有する。
The first anchor 171 is formed at a lower portion between two arms of the support layer 170 having a rectangular ring shape. The two arms of the support layer 170 extend perpendicular to the support line 174. The first anchor 171 is attached to a first portion of the etching prevention layer 155 having a drain pad of the first metal layer 135 formed thereunder. The first anchor 171 is connected to the support layer 170.
Formed integrally with the two arms. The two second anchors 172a, 172
b are formed at the lower portions of the support layer 170 outside the two arms. In addition, the second anchors 172a and 172b are formed integrally with the two arms of the support layer 170. The second anchors 172a and 172b are attached to a second portion of the anti-etching layer 155 and a third portion of the anti-etching layer 155, respectively. The first anchor 171 and the two second anchors 172a and 172b are connected to the support line 174.
Is attached to a lower portion of a portion of the support layer 170 adjacent to the support layer 170. The first anchor 1
71 and the second anchors 172a and 172b both support the support layer 170, and the first anchor 171 and the second anchors 172a and 172b are connected to the first anchor 172a and 172b.
It supports an actuating section 210 and the second actuating section 211. The first anchor 171 and the second anchors 172a and 172b each have a box shape.

【0061】 前記支持層170の中央部は前記第1アンカー171によって支持され、前記
支持層170の両側部は前記第2アンカー172a、172bによって支持され
る。したがって、前記支持部材175の垂直部はT字の形状を有する。
The center of the support layer 170 is supported by the first anchor 171, and both sides of the support layer 170 are supported by the second anchors 172 a and 172 b. Therefore, the vertical portion of the support member 175 has a T shape.

【0062】 バイアホール270は前記蝕刻防止層155の一部分、前記第保護層150、
前記第2金属層145の前記ホール147および前記第1保護層140を通じて
前記第1アンカー171の中央部から前記第1金属層135のドレーンパットま
で形成される。バイアコンタクト280は前記バイアホール270の内に形成さ
れる。
The via hole 270 is a part of the etching prevention layer 155, the first protection layer 150,
A hole is formed from the center of the first anchor 171 to the drain pad of the first metal layer 135 through the hole 147 of the second metal layer 145 and the first protection layer 140. Via contact 280 is formed in via hole 270.

【0063】 前記アクチュエーティング部210と第2アクチュエーティング部211は前
記支持層170の二つのアームの上部に各々形成される。前記アクチュエーティ
ング部210と第2アクチュエーティング部211は夫々平行に形成される。前
記第1アクチュエーティング部210は第1下部電極180、第1変形層190
及び第1上部電極200を含む。前記第2アクチュエーティング部211は第2
下部電極181、第2変形層191及び第2上部電極201を含む。
The actuating part 210 and the second actuating part 211 are respectively formed on two arms of the support layer 170. The actuating section 210 and the second actuating section 211 are formed in parallel. The first actuating unit 210 includes a first lower electrode 180 and a first deformable layer 190.
And a first upper electrode 200. The second actuating section 211 is a second actuating section.
The lower electrode 181, the second deformation layer 191, and the second upper electrode 201 are included.

【0064】 前記第1下部電極180は前記支持層170の二つのアームの中で一つの上部
に形成される。前記第1下部電極180は突出部を含む長方形を有し、好ましく
は、前記第1下部電極180は逆のL字の形状を有する。前記第1下部電極18
0は前記支持ライン174より所定の距離で離隔される。前記第1下部電極18
0の前記突出部は階段のように下方に延長される。前記第1下部電極180の前
記突出部は前記バイアホール270に隣接した前記第1アンカー171の一部分
まで延長される。前記第1変形層190は前記第1下部電極180の上部に形成
される。前記第1変形層190は前記第1下部電極180より小さい長方形を有
する。前記第1上部電極200は前記第1変形層190の上部に形成される。前
記第1上部電極200は前記第1変形層190より小さい長方形を有する。
The first lower electrode 180 is formed on one of two arms of the support layer 170. The first lower electrode 180 has a rectangular shape including a protrusion, and preferably, the first lower electrode 180 has an inverted L-shape. The first lower electrode 18
0 is separated from the support line 174 by a predetermined distance. The first lower electrode 18
The zero protrusion extends downward like a staircase. The protrusion of the first lower electrode 180 extends to a portion of the first anchor 171 adjacent to the via hole 270. The first deformation layer 190 is formed on the first lower electrode 180. The first deformation layer 190 has a smaller rectangle than the first lower electrode 180. The first upper electrode 200 is formed on the first deformation layer 190. The first upper electrode 200 has a smaller rectangle than the first deformation layer 190.

【0065】 前記第2下部電極181は前記支持層170の前記二つのアームの中で他のア
ームの上部に形成される。前記第2下部電極181は突出部を含む長方形を有し
、好ましくは、前記第2下部電極181は前記第1下部電極180に対応するL
字の形状を有する。又、前記第2下部電極181は前記支持ライン174より所
定の距離で離隔される。前記第2下部電極181の前記突出部は前記第1下部電
極180の前記突出部のように前記バイアホール270に隣接した前記第1アン
カー171の一部分まで延長される。その結果、前記第1および第2下部電極1
80,181のこれらの突出部は前記バイアホール270を取り囲むように形成
される。前記第2変形層191は前記第2下部電極181より小さい長方形を有
する。前記第2上部電極201は前記第2変形層191の上部に形成される。前
記第2上部電極201は前記第2変形層191より小さい長方形を有する。
The second lower electrode 181 is formed above the other arm of the two arms of the support layer 170. The second lower electrode 181 has a rectangular shape including a protrusion, and preferably, the second lower electrode 181 has an L shape corresponding to the first lower electrode 180.
It has the shape of a letter. Also, the second lower electrode 181 is separated from the support line 174 by a predetermined distance. The protrusion of the second lower electrode 181 extends to a portion of the first anchor 171 adjacent to the via hole 270 like the protrusion of the first lower electrode 180. As a result, the first and second lower electrodes 1
These projections 80 and 181 are formed so as to surround the via hole 270. The second deformation layer 191 has a rectangle smaller than the second lower electrode 181. The second upper electrode 201 is formed on the second deformation layer 191. The second upper electrode 201 has a rectangular shape smaller than the second deformation layer 191.

【0066】 前記バイアコンタクト280は前記第1金属層135のドレーンパットから前
記バイアホール270の上部まで形成される。第1下部電極連結部材290は前
記バイアコンタクト280から前記第1下部電極180の突出部まで形成される
。前記第1下部電極180は前記バイアコンタクト280と前記第1下部電極連
結部材290とを通じて前記第1金属層135のドレーンパットに連結される。
また、前記第2下部電極連結部材291は前記バイアコンタクト280から前記
第2下部電極181の前記突出部まで形成される。前記第2下部電極181は前
記バイアコンタクト280と前記第2下部電極連結部材291とを通じて前記第
1金属層135のドレーンパットに連結される。
The via contact 280 is formed from a drain pad of the first metal layer 135 to an upper portion of the via hole 270. The first lower electrode connecting member 290 is formed from the via contact 280 to the protrusion of the first lower electrode 180. The first lower electrode 180 is connected to the drain pad of the first metal layer 135 through the via contact 280 and the first lower electrode connecting member 290.
In addition, the second lower electrode connecting member 291 is formed from the via contact 280 to the protrusion of the second lower electrode 181. The second lower electrode 181 is connected to the drain pad of the first metal layer 135 through the via contact 280 and the second lower electrode connecting member 291.

【0067】 第1絶縁層部材220は前記第1上部電極200の突出部から前記支持ライン
174に隣接した前記支持層170の一部分まで形成される。第1上部電極連結
部材230は前記第1絶縁部材220を通じて前記第1上部電極200から前記
共通ライン240まで形成される。前記第1上部電極連結部材230は前記第1
上部電極200を前記共通ライン240に連結する。前記第1絶縁部材220は
前記第1上部電極200と前記第1下部電極180とが連結されることを防止す
る。したがって、前記第1絶縁部材220は前記第1上部電極200と前記第1
下部電極180との間に電気的なショートが発生することを防止する。
The first insulating layer member 220 is formed from the protrusion of the first upper electrode 200 to a part of the support layer 170 adjacent to the support line 174. The first upper electrode connecting member 230 is formed from the first upper electrode 200 to the common line 240 through the first insulating member 220. The first upper electrode connecting member 230 is connected to the first
The upper electrode 200 is connected to the common line 240. The first insulating member 220 prevents the first upper electrode 200 and the first lower electrode 180 from being connected. Therefore, the first insulating member 220 is connected to the first upper electrode 200 and the first upper electrode 200.
The occurrence of an electrical short circuit with the lower electrode 180 is prevented.

【0068】 さらに、第2絶縁層部材221は前記第2上部電極201の突出部から前記支
持ライン174に隣接した前記支持層170の一部分まで形成される。第2上部
電極連結部材231は前記第2絶縁部材221を通じて前記第2上部電極201
から前記共通ライン240まで形成される。前記第2上部電極連結部材231は
前記第2上部電極201を前記共通ライン240に連結する。前記第2絶縁部材
221と前記第2上部電極連結部材231とは夫々前記第1絶縁部材220と前
記第1上部電極連結部材230とに平行に形成される。前記第2絶縁部材221
は前記第2上部電極201と前記第2下部電極181とが連結されることを防止
する。したがって、前記第2絶縁部材221は前記第2上部電極201と前記第
2下部電極181との間に電気的なショートが発生することを防止する。
Further, the second insulating layer member 221 is formed from the protrusion of the second upper electrode 201 to a part of the support layer 170 adjacent to the support line 174. The second upper electrode connecting member 231 is connected to the second upper electrode 201 through the second insulating member 221.
To the common line 240. The second upper electrode connecting member 231 connects the second upper electrode 201 to the common line 240. The second insulating member 221 and the second upper electrode connecting member 231 are formed in parallel with the first insulating member 220 and the first upper electrode connecting member 230, respectively. The second insulating member 221
Prevents the second upper electrode 201 from being connected to the second lower electrode 181. Accordingly, the second insulating member 221 prevents an electrical short between the second upper electrode 201 and the second lower electrode 181.

【0069】 前記柱(post)250は前記第1アクチュエーティング部210と前記第
2アクチュエーティング部211とが形成されない前記長方形を有する前記支持
層170の一部分に形成される(即ち、前記支持層170の一部分は前記支持ラ
イン174と平行に離れる)。前記柱250は前記反射部材260を支持する。
好ましくは、前記反射部材260は長方形を有する。
The post 250 is formed on a portion of the rectangular support layer 170 where the first actuating portion 210 and the second actuating portion 211 are not formed (ie, the support 250). A portion of layer 170 separates parallel to support line 174). The pillar 250 supports the reflecting member 260.
Preferably, the reflection member 260 has a rectangular shape.

【0070】 前記反射部材260の前記中央部は前記柱250によって支持される。前記反
射部材260の両側部は前記第1アクチュエーティング部210と前記第2アク
チュエーティング部211との上部に平行に形成される。第2エアギャップ31
0は前記反射部材260の前記両側部と前記第1および第2アクチュエーティン
グ210,211との間に介在される。前記反射部材260は前記第1アクチュ
エーティング部210と前記第2アクチュエーティング部211とがアクチュエ
ーティングされることによってティルティングされる。従って、前記反射部材2
60は光源(図示せず)よりの入射光を所定の角度で反射する。
The central part of the reflection member 260 is supported by the pillar 250. Both sides of the reflection member 260 are formed in parallel with the upper portions of the first actuating portion 210 and the second actuating portion 211. Second air gap 31
0 is interposed between the both sides of the reflecting member 260 and the first and second actuating members 210 and 211. The reflecting member 260 is tilted by actuating the first actuating section 210 and the second actuating section 211. Therefore, the reflection member 2
Reference numeral 60 reflects incident light from a light source (not shown) at a predetermined angle.

【0071】 以下、本発明による薄膜形光路調節装置の製造方法を図面を参照して詳細に説
明する。
Hereinafter, a method of manufacturing a thin film optical path adjusting device according to the present invention will be described in detail with reference to the drawings.

【0072】 図10Aないし図10Gは本発明による薄膜型光路調節装置の製造工程図であ
る。図10Aないし図10Gにおいて、図10での構成要素と同じな構成要素に
対しては同じ参照符号を使用する。
FIGS. 10A to 10G are views showing a manufacturing process of a thin-film optical path adjusting device according to the present invention. 10A to 10G, the same reference numerals are used for the same components as those in FIG.

【0073】 図10Aを参照すると、シリコンでなされた前記基板101を準備した後、シ
リコン部分酸化法(LOCOS)を利用して前記基板101をアクティブ領域(ac
tive region)とフィールド領域(field region)とに
分離するための素子分離層(isolation layer)125を前記基
板101の上部に形成する。好ましく、前記基板101はN型のシリコンウェハ
ーである。続いて、ソース110とドレーン105との間にゲート115を形成
した後、前記アクティブ領域の上部にPソース110とPドレーン105を
形成することによってMxN(MとNとは整数)個のP−MOSトランジスタ1
20が形成される。前記P−MOSトランジスタ120は外部から第1信号(画
像信号)を受け入れ、スイッチング動作を行う。その下部に形成されたP−MO
Sトランジスタ120を有する前記基板101の上部に絶縁層130を形成した
後、前記ドレーン105及び前記ソース110の一部分を露出させるために前記
ドレーン105及び前記ソース110を有する前記絶縁層130に開口部を各々
形成する。前記開口部が形成された前記絶縁層130の上部にチタニウム(Ti
)、窒化チタニウム(TiN)、タングステン(W)及び窒化物でなされた層を
形成した後、第1金属層135を形成するために前記層をパターニングする。前
記第1信号を伝送するために、前記第1金属層135は前記P−MOSトランジ
スタ120の前記ドレーン105から前記支持層170を支持する前記第1アン
カー171まで延びたドレーンパットを含む。
Referring to FIG. 10A, after preparing the substrate 101 made of silicon, the substrate 101 is moved to an active region (ac) using a silicon partial oxidation method (LOCOS).
An isolation layer 125 is formed on the substrate 101 to separate the active region from a active region and a field region. Preferably, the substrate 101 is an N-type silicon wafer. Subsequently, a gate 115 is formed between the source 110 and the drain 105, and then a P + source 110 and a P + drain 105 are formed on the active region to form MxN (M and N are integers). P-MOS transistor 1
20 are formed. The P-MOS transistor 120 receives a first signal (image signal) from the outside and performs a switching operation. P-MO formed underneath
After forming an insulating layer 130 on the substrate 101 having the S transistor 120, an opening is formed in the insulating layer 130 having the drain 105 and the source 110 to expose a part of the drain 105 and the source 110. Each is formed. Titanium (Ti) is formed on the insulating layer 130 having the opening.
After forming a layer made of titanium nitride (TiN), tungsten (W) and nitride, the layer is patterned to form a first metal layer 135. In order to transmit the first signal, the first metal layer 135 includes a drain pad extending from the drain 105 of the P-MOS transistor 120 to the first anchor 171 supporting the support layer 170.

【0074】 前記第1保護層140は前記第1金属層135と前記基板101との上部に形
成される。前記第1保護層140はPSG(phosphor-silicat
e glass)を利用して形成される。前記第1保護層140はCVD方法に
よって形成され、約8000Åと9000Åとの間の厚さを有する。前記第1保
護層140は以後の工程が進行される間前記P−MOSトランジスタを有する前
記基板101を保護する。
The first protection layer 140 is formed on the first metal layer 135 and the substrate 101. The first protective layer 140 is formed of a phosphor-silicate (PSG).
e glass). The first protective layer 140 is formed by a CVD method and has a thickness between about 8000 and 9000 degrees. The first protective layer 140 protects the substrate 101 having the P-MOS transistor during a subsequent process.

【0075】 第2金属層145は前記第1保護層140の上部に形成される。前記第2金属
層145はチタニウム層と窒化チタニウムとからなる。前記第2金属層145を
形成するため、先ず、スパッタリング方法を利用して前記チタニウム層を前記第
1保護層140の上部に形成する。この時、前記チタニウム層は約300Åない
し500Åぐらいの厚さを有する。次に、PVD方法を利用して前記チタニウム
層の上部に前記窒化チタニウム層を形成する。この時、前記窒化チタニウム層は
約1000Åないし1200Åぐらいの厚さを有する。前記第2金属層145は
前記基板101の上部に入射される光を遮断して光漏洩電流が前記基板101を
通じて流れることを防止する。次に、前記ホール147を形成するために前記ド
レーンパットを有する前記第2金属層145の前記ドレーンパットが形成される
いる一部分を蝕刻する。前記ホール147は前記第2金属層145よりバイアコ
ンタクト280を分離する。
The second metal layer 145 is formed on the first protection layer 140. The second metal layer 145 includes a titanium layer and titanium nitride. In order to form the second metal layer 145, first, the titanium layer is formed on the first protective layer 140 using a sputtering method. At this time, the titanium layer has a thickness of about 300 to 500 degrees. Next, the titanium nitride layer is formed on the titanium layer using a PVD method. At this time, the titanium nitride layer has a thickness of about 1000 to 1200 degrees. The second metal layer 145 blocks light incident on the substrate 101 and prevents light leakage current from flowing through the substrate 101. Next, a portion of the second metal layer 145 having the drain pad where the drain pad is formed is etched to form the hole 147. The hole 147 separates the via contact 280 from the second metal layer 145.

【0076】 前記第2保護層150は前記第2金属層145と前記ホール147との上部に
形成される。前記第2保護層150はPSGを利用して形成される。前記第2保
護層150は化学気相蒸着(CVD)方法によって形成され、前記第2保護層1
50は約2000Åないし3000Åくらいの厚さを有する。前記第2保護層1
50は以後の工程が進行される間前記基板101の上部に形成された前記膜ら及
び前記第2金属層145を保護する。
The second protective layer 150 is formed on the second metal layer 145 and the hole 147. The second protective layer 150 is formed using PSG. The second protective layer 150 is formed by a chemical vapor deposition (CVD) method.
50 has a thickness of about 2000 to 3000 mm. The second protective layer 1
Reference numeral 50 protects the layers and the second metal layer 145 formed on the substrate 101 during the subsequent processes.

【0077】 前記蝕刻防止層155はシリコン二酸化物(SiO)又は五酸化第二リン(
)のような低温酸化膜(LTO)を使用して前記第2保護層150の上
部に形成される。前記蝕刻防止層155は約350℃ないし450℃の間の温度
下で低圧化学気相蒸着(LPCVD)方法を利用して形成され、前記蝕刻防止層
155は約0.2μm乃至0.8μmぐらいの厚さを有する。
The anti-etching layer 155 may be formed of silicon dioxide (SiO 2 ) or phosphorous pentoxide (SiO 2 ).
A low temperature oxide layer (LTO) such as P 2 O 5 ) may be formed on the second passivation layer 150. The anti-etching layer 155 is formed using a low pressure chemical vapor deposition (LPCVD) method at a temperature between about 350 ° C. to 450 ° C., and the anti-etching layer 155 has a thickness of about 0.2 μm to 0.8 μm. Having a thickness.

【0078】 前記蝕刻防止層155は以後の工程が進行される間前記基板101の上部に形
成された前記膜ら及び前記第2保護層150を保護する。その結果、前記基板1
01、前記第1金属層135、前記第1保護層140、前記第2金属層145、
前記第2保護層150そして前記蝕刻防止層155で成り立っている前記アクテ
ィブマトリックス100が完成される。
The anti-etching layer 155 protects the layers formed on the substrate 101 and the second protective layer 150 during the subsequent processes. As a result, the substrate 1
01, the first metal layer 135, the first protective layer 140, the second metal layer 145,
The active matrix 100 including the second protective layer 150 and the etching prevention layer 155 is completed.

【0079】 第1犠牲層160は約500℃以下の温度でポリシリコンを利用して前記蝕刻
防止層155の上部に形成される。前記第1犠牲層160はLPCVD方法で形
成され、前記第1犠牲層160は約2.0μm乃至3.0μmぐらいの厚さを有
する。この場合、前記第1犠牲層160が前記MOSトランジスタ120と前記
結果層とを有する前記アクティブマトリックス100の上部を覆っているので、
前記第1犠牲層160の平坦度が不良である。したがって、前記第1犠牲層16
0の表面はスピンオンガラス(SOG)また、化学機械的練磨(CMP)によっ
て平坦化され、前記第1犠牲層160は約1.1μmぐらいの厚さを有する。
The first sacrificial layer 160 is formed on the etch-prevention layer 155 using polysilicon at a temperature of about 500 ° C. or less. The first sacrificial layer 160 is formed by an LPCVD method, and the first sacrificial layer 160 has a thickness of about 2.0 μm to 3.0 μm. In this case, since the first sacrificial layer 160 covers the upper part of the active matrix 100 having the MOS transistor 120 and the result layer,
The flatness of the first sacrificial layer 160 is poor. Therefore, the first sacrificial layer 16
The surface of No. 0 is flattened by spin-on glass (SOG) or chemical mechanical polishing (CMP), and the first sacrificial layer 160 has a thickness of about 1.1 μm.

【0080】 図10Bはパターニングされた前記第1犠牲層160を示すための平面図であ
る。 図10Bを参照すると、第1フォトレジスト(示せず)が前記第1犠牲層16
0の上部に塗布され、パターニングされた後、第1犠牲層160の中で下に前記
第2金属層145の前記ホール147が形成された第1部分及び前記第1部分に
隣接した前記第1犠牲層160の第2と第3部分とが前記蝕刻防止層155の部
分を露出されるように蝕刻される。前記第1アンカー171と前記第2アンカー
ら172a、172bとは前記蝕刻防止層155の前記露出された部分に形成さ
れる。前記蝕刻防止層155のこの露出された部分は夫々既に設定された間隔で
離隔された長方形の形状として露出される。次に、第1フォトレジストが除去さ
れる。
FIG. 10B is a plan view illustrating the patterned first sacrificial layer 160. Referring to FIG. 10B, a first photoresist (not shown) is formed on the first sacrificial layer 16.
After the first metal layer 145 is coated and patterned on the first portion, the first portion of the second metal layer 145 where the hole 147 is formed in the first sacrificial layer 160 and the first portion adjacent to the first portion are formed. The second and third portions of the sacrificial layer 160 are etched such that the portions of the etch-prevention layer 155 are exposed. The first anchor 171 and the second anchors 172a and 172b are formed on the exposed portion of the etching prevention layer 155. The exposed portions of the anti-etching layer 155 are exposed as rectangular shapes separated by a predetermined interval. Next, the first photoresist is removed.

【0081】 図10Cを参照すると、第1層169は長方形の形状である前記蝕刻防止層1
55のその露出した部分と前記第1犠牲層160との上部に形成される。前記第
1層169は窒化物または金属のような硬質の物質を利用して形成される。前記
第1層169はLPCVD方法によって形成され、前記第1層169は約0.1
μm乃至1.0μmぐらいの厚さを有する。前記第1層169は前記支持層17
0、前記支持ライン174、前記第1アンカー171及び前記二つの第2アンカ
ー172a、172bを含む前記支持部材175を形成するためにパターニング
される。この時、前記第1アンカー171は前記蝕刻防止層155の前記露出部
分の中央に位置され、前記二つの第2アンカー172a、172bは前記蝕刻防
止層155の他の露出部分に夫々位置する。
Referring to FIG. 10C, the first layer 169 has a rectangular shape.
55 is formed on the exposed portion and the first sacrificial layer 160. The first layer 169 is formed using a hard material such as a nitride or a metal. The first layer 169 is formed by an LPCVD method, and the first layer 169 has a thickness of about 0.1.
It has a thickness of about μm to 1.0 μm. The first layer 169 includes the support layer 17.
0, the support member 175 including the support line 174, the first anchor 171 and the two second anchors 172a and 172b is patterned. At this time, the first anchor 171 is located at the center of the exposed portion of the etching prevention layer 155, and the two second anchors 172a and 172b are located at other exposed portions of the etching prevention layer 155, respectively.

【0082】 下部電極層179は前記第1層169の上部に形成される。前記下部電極層1
79は白金(Pt)、タンタル(Ta)、または白金-タンタル(Pt-Ta)のような電気伝導
性を有する金属を使用して形成される。前記下部電極層179はスパッタリング
方法、または化学気相蒸着(CVD)方法によって形成され、約0.1ないし1.0
μm程度の厚さを有するように形成する。前記下部電極179はお互いに対応す
る突出部を夫々有する前記第1下部電極180と前記第2下部電極181とを形
成するためにパターニングされる。
The lower electrode layer 179 is formed on the first layer 169. The lower electrode layer 1
79 is formed using an electrically conductive metal such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta). The lower electrode layer 179 is formed by a sputtering method or a chemical vapor deposition (CVD) method.
It is formed to have a thickness of about μm. The lower electrode 179 is patterned to form the first lower electrode 180 and the second lower electrode 181 each having a corresponding protrusion.

【0083】 第2層189は前記下部電極層179の上部に形成する。前記第2層189は
PZT(Pb(Zr、Ti)O)またはPLZT((Pb、La)(Zr、Ti)O)のような圧電物質を使用
して形成され、ゾル-ゲル(Sol-Gel)法、スパッタリング方法、または化学気相蒸
着(CVD)方法を利用して形成され、約0.1ないし1.0μm程度の厚さを有する
ように形成する。望ましくは、前記第2層189はゾル-ゲル法で製造されたPZT
をスパッタリングして約0.4μm程度の厚さを有するように形成する。次いで
、前記第2層189は急速熱処理(RTA)工程を利用して熱処理して状変移される
。前記第2層189は前記第1電気場と前記第2電気場とによって各々変形され
る前記第1アクティブ層190と前記第2アクティブ層191とを形成するため
にパターニングされる。
The second layer 189 is formed on the lower electrode layer 179. The second layer 189 is
It is formed by using a piezoelectric material such as PZT (Pb (Zr, Ti) O 3 ) or PLZT ((Pb, La) (Zr, Ti) O 3 ), and is formed by a sol-gel (sol-gel) method and sputtering. It is formed using a method or a chemical vapor deposition (CVD) method, and has a thickness of about 0.1 to 1.0 μm. Preferably, the second layer 189 is made of PZT manufactured by a sol-gel method.
Is formed by sputtering to have a thickness of about 0.4 μm. Next, the second layer 189 is heat-treated using a rapid thermal processing (RTA) process to undergo a state transition. The second layer 189 is patterned to form the first active layer 190 and the second active layer 191 that are deformed by the first electric field and the second electric field, respectively.

【0084】 前記第2層189の上部には上部電極層199が形成される。前記上部電極層
199は電気伝導性を有する金属、例えば、タンタル、白金、または銀を使用し
て形成する。上部電極層199はスパッタリング方法、または化学気相蒸着方法
を利用して約0.1ないし1.0μm程度の厚さを有するように形成する。上部
電極層199は既に設定された間隔で離隔された前記第1上部電極200と前記
第2上部電極201とを形成するためにパターニングされる。
An upper electrode layer 199 is formed on the second layer 189. The upper electrode layer 199 is formed using a metal having electrical conductivity, for example, tantalum, platinum, or silver. The upper electrode layer 199 is formed to have a thickness of about 0.1 to 1.0 μm using a sputtering method or a chemical vapor deposition method. The upper electrode layer 199 is patterned to form the first upper electrode 200 and the second upper electrode 201 separated by a predetermined interval.

【0085】 図10Dを参照すれば、上部電極層199の上部に第2フォトレジスト(図示
せず)をスピンコーティング方法で塗布してパターニングした後、前記第2フォ
トレジストを蝕刻マスクで使用して長方形の形状(FIG.7参照)を有する前
記第1上部電極200と前記第2上部電極201とを形成するために前記上部電
極層199をパターニングする。前記第1上部電極200と前記第2上部電極2
01とは相互並列に形成される。第2信号(バイアス信号)は前記共通ライン2
40を通じて前記第1上部電極200と前記第2上部電極201とに提供される
。その結果、前記第2フォトレジストが除去される。
Referring to FIG. 10D, a second photoresist (not shown) is coated on the upper electrode layer 199 by a spin coating method and patterned, and then the second photoresist is used as an etching mask. The upper electrode layer 199 is patterned to form the first upper electrode 200 and the second upper electrode 201 having a rectangular shape (see FIG. 7). The first upper electrode 200 and the second upper electrode 2
01 are formed in parallel with each other. The second signal (bias signal) is the common line 2
40, the first upper electrode 200 and the second upper electrode 201 are provided. As a result, the second photoresist is removed.

【0086】 前記第2層189は前記上部電極層199と同じ工程によって前記第1アクテ
ィブ層190と前記第2アクティブ層191とを形成するようにパターニングさ
れる。前記第1アクティブ層190と前記第2アクティブ層191とはいつも相
互並列に形成される。この場合、前記第1アクティブ層190と前記第2アクテ
ィブ層191とは図7に示したように前記第1上部電極200と前記第2上部電
極201より広い長方形の形状を夫々有する。
The second layer 189 is patterned to form the first active layer 190 and the second active layer 191 in the same process as the upper electrode layer 199. The first active layer 190 and the second active layer 191 are always formed in parallel with each other. In this case, the first active layer 190 and the second active layer 191 have a rectangular shape wider than the first upper electrode 200 and the second upper electrode 201, respectively, as shown in FIG.

【0087】 前記下部電極層179は前記上部電極層199と同じ方法で前記第1下部電極
180と前記第2下部電極181とを形成するようにパターニングされる。前記
第1下部電極180と前記第2下部電極181とは前記突出部を対応的に含む長
方形の形状を夫々有する。好ましく、前記第1下部電極180は逆のL字の形状
を有し、前記第2下部電極181は前記第1下部電極180に対応されるL字の
形状を有する。前記第1下部電極180と前記第2下部電極181は夫々前記第
1アクティブ層190及び前記第2アクティブ層191より広い。
The lower electrode layer 179 is patterned to form the first lower electrode 180 and the second lower electrode 181 in the same manner as the upper electrode layer 199. Each of the first lower electrode 180 and the second lower electrode 181 has a rectangular shape corresponding to the protrusion. Preferably, the first lower electrode 180 has an inverted L shape, and the second lower electrode 181 has an L shape corresponding to the first lower electrode 180. The first lower electrode 180 and the second lower electrode 181 are wider than the first active layer 190 and the second active layer 191 respectively.

【0088】 前記第1下部電極180と前記第2下部電極とが形成されると、前記共通ライ
ン240が前記支持ライン174を形成するようにパターニングされる前記第1
層の部分に同時に形成される。前記共通ライン240は図7に示したように前記
第1下部電極180と前記第2下部電極181とに垂直の方向に形成される。前
記共通ライン240は既に設定された間隔で前記第1及び第2下部電極180,
181より分離される。したがって、前記共通ライン240は前記第1下部電極
180と前記第2下部電極181とコンタクトされない。その結果、前記第1ア
クチュエーティング部210と前記第2アクチュエーティング部211とが完成
される。前記第1アクチュエーティング部210は前記第1下部電極180、前
記第1アクティブ層190及び前記第1上部電極200を有し、前記第2アクチ
ュエーティング部211は前記第2下部電極181、前記第2アクティブ層19
1及び前記第2上部電極201を有する。
When the first lower electrode 180 and the second lower electrode are formed, the common line 240 is patterned to form the support line 174.
Simultaneously formed in layer parts. The common line 240 is formed in a direction perpendicular to the first lower electrode 180 and the second lower electrode 181 as shown in FIG. The common line 240 is connected to the first and second lower electrodes 180 at predetermined intervals.
181. Accordingly, the common line 240 is not contacted with the first lower electrode 180 and the second lower electrode 181. As a result, the first actuating section 210 and the second actuating section 211 are completed. The first actuating unit 210 includes the first lower electrode 180, the first active layer 190, and the first upper electrode 200, and the second actuating unit 211 includes the second lower electrode 181, Second active layer 19
1 and the second upper electrode 201.

【0089】 その後、前記支持層170、前記支持ライン174、前記第1アンカー171
及び前記二つの第2アンカー172a、172bを含む前記支持部材175を形
成するために前記第1層169がパターニングされる。この場合、前記蝕刻防止
層155の前記露出された部分に付着された前記第1層169で前記第1アンカ
ー171は前記蝕刻防止層155の前記露出された部分の中央に位置され、前記
二つの第2アンカー172a、172bは前記蝕刻防止層155の前記露出され
た部分の他の部分に夫々位置される。前記第2金属層145の前記ホール147
は前記第1アンカー171の下部に形成される。前記支持層170は長方形の環
状を有し、前記蝕刻防止層155の上部に形成された前記支持ライン174と共
に完全体として形成される。前記支持部材175は前記第1犠牲層160が除去
されると、図7に示したように完成される。
Then, the support layer 170, the support line 174, the first anchor 171
The first layer 169 is patterned to form the support member 175 including the two second anchors 172a and 172b. In this case, the first anchor 171 of the first layer 169 attached to the exposed portion of the etching prevention layer 155 is positioned at the center of the exposed portion of the etching prevention layer 155, and The second anchors 172a and 172b are located at other portions of the exposed portion of the etching prevention layer 155, respectively. The hole 147 of the second metal layer 145
Is formed below the first anchor 171. The support layer 170 has a rectangular ring shape and is formed as a whole with the support line 174 formed on the etching prevention layer 155. When the first sacrificial layer 160 is removed, the support member 175 is completed as shown in FIG.

【0090】 前記第1アンカー171は前記長方形の環状を有する前記支持層170の二つ
の腕の間の下に形成される。前記支持層170の前記二つの腕は前記支持ライン
174から垂直に延びる。前記第1アンカー171はその下部に前記第1金属層
135の前記ドレーンパットを有する前記蝕刻防止層155の前記露出された部
分の中央に付着される。前記第1アンカー171は前記支持層170の前記二つ
の腕とともに完全体として形成される。前記二つの第2アンカー172a、17
2は前記支持層170の前記二つの腕の外部の下に夫々形成される。前記第2ア
ンカー172a、172bは前記支持層170の前記二つの腕とともに完全体と
して形成され、前記蝕刻防止層155の第2及び第3露出部分に夫々付着される
。前記第1アンカー171と前記第2アンカー172a、172bは前記支持ラ
イン174に隣接した前記支持層170の前記部分の下に付着される。前記第1
アクチュエーティング部210と前記第2アクチュエーティング部211は前記
支持層170の前記二つの腕の上部に夫々形成される。その結果、前記第1アン
カー171は前記第1アクチュエーティング部210と前記第2アクチュエーテ
ィング部211との間の下に形成され、前記第2アンカー172a、172bは
前記第1及び前記第2アクチュエーティング部210、211の外側の下に夫々
形成される。前記第1アンカー171と前記第2アンカー172a、172bと
は前記支持層170を共に支持し、従って、前記第1アンカー171と前記第2
アンカー172a、172bとは前記第1アクチュエーティング部210と前記
第2アクチュエーティング部211とを夫々支持する。
The first anchor 171 is formed between the two arms of the support layer 170 having the rectangular ring shape. The two arms of the support layer 170 extend vertically from the support line 174. The first anchor 171 is attached to a center of the exposed portion of the etching prevention layer 155 having the drain pad of the first metal layer 135 below the first anchor 171. The first anchor 171 is integrally formed with the two arms of the support layer 170. The two second anchors 172a, 17
Numerals 2 are formed under the outer sides of the two arms of the support layer 170, respectively. The second anchors 172a and 172b are integrally formed with the two arms of the support layer 170, and are attached to the second and third exposed portions of the etching prevention layer 155, respectively. The first anchor 171 and the second anchors 172a and 172b are attached below the portion of the support layer 170 adjacent to the support line 174. The first
The actuating part 210 and the second actuating part 211 are respectively formed on the upper part of the two arms of the support layer 170. As a result, the first anchor 171 is formed below the first actuating portion 210 and the second actuating portion 211, and the second anchors 172a and 172b are connected to the first and second actuating portions. It is formed below the outside of the actuating portions 210 and 211, respectively. The first anchor 171 and the second anchors 172a and 172b support the supporting layer 170 together, and thus, the first anchor 171 and the second
The anchors 172a and 172b support the first actuating section 210 and the second actuating section 211, respectively.

【0091】 図10Eを参照すると、前記支持部材175、前記第1アクチュエーティング
部210及び前記第2アクチュエーティング部211の上部に第3フォトレジス
ト(図示せず)を塗布した後、前記共通ライン240、前記支持部材175、前
記第1上部電極200及び前記第2上部電極201の一部分が露出されるように
前記第3フォトレジストをパターニングする。この時、前記第1下部電極180
と前記下部電極181との前記突出部が同時に露出される。
Referring to FIG. 10E, a third photoresist (not shown) is coated on the support member 175, the first actuating portion 210 and the second actuating portion 211, and then the common photoresist is applied. The third photoresist is patterned so that a portion of the line 240, the support member 175, the first upper electrode 200, and the second upper electrode 201 is exposed. At this time, the first lower electrode 180
And the lower electrode 181 are exposed at the same time.

【0092】 次いで、前記支持部材175、前記第1上部電極200及び前記第2上部電極
201の前記露出部分の上部にシリコン二酸化物(SiO)又は五酸化第二リ
ン(P)のようなLTOが形成された後、LPCVD方法で前記LTOを
パターニングすることによって前記第1絶縁部材220と前記第2絶縁部材22
1とが形成される。前記第1絶縁部材220は前記第1アクティブ層190と前
記第1下部電極180とを通じて前記第1上部電極200の一部分から前記支持
層170の一部分まで形成される。前記第2絶縁部材221は前記第2アクティ
ブ層190と前記第2下部電極180とを通じて前記第2上部電極200の一部
分から前記支持層170のの一部分まで形成される。前記第1絶縁部材200と
前記第2絶縁部材221とは約0.2ないし0.4μm程度の厚さ、好ましくは
0.3μmの厚さを有する。
Next, silicon dioxide (SiO 2 ) or phosphorus pentoxide (P 2 O 5 ) is deposited on the exposed portions of the support member 175, the first upper electrode 200, and the second upper electrode 201. After the LTO is formed, the first insulating member 220 and the second insulating member 22 are patterned by patterning the LTO using an LPCVD method.
1 is formed. The first insulating member 220 is formed from a portion of the first upper electrode 200 to a portion of the support layer 170 through the first active layer 190 and the first lower electrode 180. The second insulating member 221 is formed from a part of the second upper electrode 200 to a part of the support layer 170 through the second active layer 190 and the second lower electrode 180. The first insulation member 200 and the second insulation member 221 have a thickness of about 0.2 to 0.4 μm, preferably 0.3 μm.

【0093】 図10Fは前記バイアコンタクト280を示すための断面図を説明する。 図10Fを参照すると、バイアホール270は前記蝕刻防止層155、前記第
2保護層150及び前記第1保護層140の一部分を蝕刻することによって前記
第2金属層145の前記ホール147を通じて前記第1アンカー171から前記
第1金属層135の前記ドレーンパットまで形成される。その後、前記バイアコ
ンタクト280は前記バイアホール270の内部に形成される。前記第1下部電
極連結部材290と前記第2下部電極連結部材291とは前記バイアホール27
0から前記第1下部電極180と前記第2下部電極181との突出部まで夫々形
成される。この時、前記第1下部電極連結部材230は前記第1絶縁部材220
と前記支持層170とを通じて前記共通ライン240から前記第1上部電極20
0まで形成される。前記第2上部電極連結部材231は図7に示したように前記
第2絶縁部材221と前記支持層170とを通じて前記共通ライン240から前
記第2上部電極201の一部分まで形成される。前記第1上部電極連結部材23
0と前記第2上部電極連結部材231はお互いに平行に形成される。
FIG. 10F is a cross-sectional view illustrating the via contact 280. Referring to FIG. 10F, a via hole 270 is formed by etching a portion of the etch protection layer 155, the second protection layer 150, and the first protection layer 140 to form the first through the hole 147 of the second metal layer 145. A portion from the anchor 171 to the drain pad of the first metal layer 135 is formed. Thereafter, the via contact 280 is formed inside the via hole 270. The first lower electrode connecting member 290 and the second lower electrode connecting member 291 are connected to the via hole 27.
0 to the protrusions of the first lower electrode 180 and the second lower electrode 181. At this time, the first lower electrode connecting member 230 is connected to the first insulating member 220.
And the first upper electrode 20 from the common line 240 through the support layer 170.
0 is formed. The second upper electrode connecting member 231 is formed from the common line 240 to a portion of the second upper electrode 201 through the second insulating member 221 and the support layer 170 as shown in FIG. The first upper electrode connecting member 23
0 and the second upper electrode connecting member 231 are formed in parallel with each other.

【0094】 前記バイアコンタクト280、前記第1下部電極連結部材290、前記第2下
部電極連結部材291、前記第1上部電極連結部材230及び前記第2上部電極
連結部材231は白金、タンタルまたは白金-タンタルのような電気伝導性を有
する金属でスパッタリング方法または化学気相蒸着(CVD)方法を使用して形成す
る。前記バイアコンタクト280、前記第1下部電極連結部材290、前記第2
下部電極連結部材291、前記第1上部電極連結部材230及び前記第2上部電
極連結部材231は夫々約0.1ないし0.2μm程度の厚さを有する。前記第
1上部電極連結部材230と前記第2上部電極連結部材231は前記第1上部電
極200と前記第2上部電極201に共通ライン240を連結する。前記第1下
部電極180の前記突出部は前記バイアコンタクト280と前記第1下部電極連
結部材290とを通じて前記ドレーンパットに連結される。前記第2下部電極1
81の前記突出部は前記コンタクト280と前記第2下部電極連結部材291と
を通じて前記ドレーンパットに連結される。
The via contact 280, the first lower electrode connecting member 290, the second lower electrode connecting member 291, the first upper electrode connecting member 230, and the second upper electrode connecting member 231 are made of platinum, tantalum or platinum. It is formed of a metal having electrical conductivity such as tantalum using a sputtering method or a chemical vapor deposition (CVD) method. The via contact 280, the first lower electrode connecting member 290, the second
The lower electrode connecting member 291, the first upper electrode connecting member 230, and the second upper electrode connecting member 231 each have a thickness of about 0.1 to 0.2 μm. The first upper electrode connecting member 230 and the second upper electrode connecting member 231 connect a common line 240 to the first upper electrode 200 and the second upper electrode 201. The protrusion of the first lower electrode 180 is connected to the drain pad through the via contact 280 and the first lower electrode connection member 290. The second lower electrode 1
The protrusion 81 is connected to the drain pad through the contact 280 and the second lower electrode connection member 291.

【0095】 図10Gを参照すると、第2犠牲層300は前記第1アクチュエーティング部
210、前記第2アクチュエーティング部211及び前記支持部材175の上部
に形成される。前記第2犠牲層300はポリシリコンを利用してLPCVD方法
を使用して形成される。前記第2犠牲層300は前記第1アクチュエーティング
部210と前記第2アクチュエーティング部211とを充分に覆う。続いて、前
記第2犠牲層300の前記表面はCMP方法によって平坦化され、前記犠牲層3
00は平坦な表面を有する。
Referring to FIG. 10G, a second sacrificial layer 300 is formed on the first actuating portion 210, the second actuating portion 211, and the support member 175. The second sacrificial layer 300 is formed using an LPCVD method using polysilicon. The second sacrificial layer 300 sufficiently covers the first actuating portion 210 and the second actuating portion 211. Subsequently, the surface of the second sacrificial layer 300 is planarized by a CMP method,
00 has a flat surface.

【0096】 その後、前記反射部材260と前記柱250を形成するために、前記犠牲層3
00の一部分が前記支持ライン174と平行な方向に離れる前記支持層170の
一部分を露出するように蝕刻される。即ち、前記第1アクチュエーティング部2
10と前記第2アクチュエーティング部211が形成されていない前記支持層1
70の前記一部分が露出される。前記柱250と前記反射部材260とは前記支
持層170の前記露出部分と前記犠牲層300との上部に形成された金属層をパ
ターニングすることによって同時に形成される。前記柱250と前記反射部材2
60とはアルミニウムを利用してスパッタリング方法またはCVD方法を使用し
て形成する。前記反射部材260の前記中央部は前記柱250によって支持され
、前記反射部材260の側面部は前記第1アクチュエーティング部210と前記
第2アクチュエーティング部211の上部に平行に形成される。好ましく、前記
反射部材260は長方形の形状を有する。
Then, the sacrificial layer 3 is formed to form the reflection member 260 and the pillar 250.
00 is etched to expose a portion of the support layer 170 that is separated in a direction parallel to the support line 174. That is, the first actuating section 2
10 and the support layer 1 on which the second actuating portion 211 is not formed.
The portion of 70 is exposed. The pillar 250 and the reflection member 260 are simultaneously formed by patterning a metal layer formed on the exposed portion of the support layer 170 and the sacrificial layer 300. The column 250 and the reflection member 2
60 is formed by using aluminum by a sputtering method or a CVD method. The central part of the reflecting member 260 is supported by the pillar 250, and the side part of the reflecting member 260 is formed in parallel with the first actuating part 210 and the upper part of the second actuating part 211. Preferably, the reflection member 260 has a rectangular shape.

【0097】 したがって、フルオル化臭素(BrF、又はBrF)またはフルオル化キ
セノン(XeF,XeF、又はXeF)によって前記第1犠牲層160と
前記第2犠牲層300とが除去された後、洗浄と乾燥とを行うと図7に示した薄
膜型光路調節装置が完成される。第2エアギャップ310は前記第2犠牲層30
0が位置された部分に形成され、前記第1エアギャップ165は前記第1犠牲層
160が位置した部分に形成される。
Accordingly, the first sacrificial layer 160 and the second sacrificial layer 300 are removed by using fluorinated bromine (BrF 3 or BrF 5 ) or xenon fluorinated (XeF 2 , XeF 4 or XeF 6 ). Thereafter, when washing and drying are performed, the thin-film type optical path adjusting device shown in FIG. 7 is completed. The second air gap 310 is formed in the second sacrificial layer 30.
The first air gap 165 is formed at a portion where the first sacrificial layer 160 is located.

【0098】 本発明による薄膜型光路調節装置の動作が説明される。The operation of the thin-film optical path adjusting device according to the present invention will be described.

【0099】 本発明による薄膜型光路調節装置において、前記第1信号は前記基板101に
設けられた前記MOSトランジスタ120、前記第1金属層135のドレーンパ
ット、前記バイアコンタクト280、そして前記第1及び第2下部電極連結部材
290、291を通じて外部から前記第1及び第2下部電極180、181に提
供される。この時、前記第2信号は前記共通ライン240、そして前記第1及び
第2上部電極連結部材230、231を通じて外部から前記第1及び第2上部電
極200、201に提供される。その結果、前記第1電気場が前記第1上部電極
200と前記第1下部電極180との間に発生され、前記第2電気場が前記第2
上部電極201と前記第2下部電極181との間に発生される。前記第1上部電
極200と前記第1下部電極180との間に形成された前記第1アクティブ層1
90は前記第1電気場によって変形され、前記第2上部電極201と前記第2下
部電極181との間に形成された前記第2アクティブ層191は前記第2電気場
によって変形される。前記第1及び第2アクティブ層190、191前記第1及
び第2電気場と垂直をなす方向に夫々変形される。前記第1アクティブ層190
を有する前記第1アクチュエーティング部210と前記第2アクティブ層191
を有する前記第2アクチュエーティング部211とは前記支持層170の位置と
反対の方向にアクチュエーティングされる。即ち、前記第1及び第2アクチュエ
ーティング部210、211は上方にアクチュエーティングされ、前記第1及び
第2下部電極180、181に付着された前記支持層170も前記第1及び第2
アクチュエーティング部210、211のアクチュエーティングにしたがって上
方にアクチュエーティングされる。
In the thin film type optical path adjusting device according to the present invention, the first signal is the MOS transistor 120 provided on the substrate 101, the drain pad of the first metal layer 135, the via contact 280, and the first and second signals. The first and second lower electrodes 180 and 181 are provided from the outside through the second lower electrode connecting members 290 and 291. At this time, the second signal is externally provided to the first and second upper electrodes 200 and 201 through the common line 240 and the first and second upper electrode connecting members 230 and 231. As a result, the first electric field is generated between the first upper electrode 200 and the first lower electrode 180, and the second electric field is generated by the second electric field.
It is generated between the upper electrode 201 and the second lower electrode 181. The first active layer 1 formed between the first upper electrode 200 and the first lower electrode 180
90 is deformed by the first electric field, and the second active layer 191 formed between the second upper electrode 201 and the second lower electrode 181 is deformed by the second electric field. The first and second active layers 190 and 191 are respectively deformed in directions perpendicular to the first and second electric fields. The first active layer 190
The first actuating section 210 having a second active layer 191
The second actuating portion 211 having the shape is actuated in a direction opposite to the position of the support layer 170. That is, the first and second actuating portions 210 and 211 are actuated upward, and the support layer 170 attached to the first and second lower electrodes 180 and 181 also has the first and second actuation portions.
Actuating sections 210 and 211 are actuated upward according to the actuating action.

【0100】 前記反射部材260は前記支持層170の一部分に形成された前記柱250に
よって支持される。光源よりの入射光を反射する前記反射部材260は前記第1
及び第2アクチュエーティング部210、211によって傾斜される。その結果
、前記反射部材260は前記光を前記画面の上部に反射し、画像が前記画面に投
影される。
The reflection member 260 is supported by the pillar 250 formed on a part of the support layer 170. The reflecting member 260 that reflects the incident light from the light source is the first member.
And the second actuating sections 210 and 211. As a result, the reflection member 260 reflects the light to the upper part of the screen, and an image is projected on the screen.

【0101】 本発明による前記薄膜型光路調節装置において、前記支持部材は前記支持ライ
ン、長方形の環の形状を有する前記支持層、前記第1アンカー及び前記第2アン
カーを有する。前記第1及び第2アクチュエーティング部は前記長方形の環の形
状に形成された前記支持層の二つの腕に夫々形成される。前記アクチュエーティ
ング部を支持する前記アンカーは前記アクチュエーティングと垂直をなす方向に
形成される。前記アンカーと前記アクチュエーティング部との間に応力集中ライ
ン(stress concentration line)が発生されないの
で、前記アクチュエーティング部は初期にティルティングされなく、水平な表面
を有する。したがって、前記アクチュエーティング部の上部に形成された反射部
材の反射角を一定に維持されることができ、光効率が増加され、前記画面に投影
された画像の質が向上される。
In the thin film type optical path adjusting device according to the present invention, the support member includes the support line, the support layer having a rectangular ring shape, the first anchor, and the second anchor. The first and second actuating portions are respectively formed on two arms of the support layer formed in the shape of the rectangular ring. The anchor supporting the actuating portion is formed in a direction perpendicular to the actuating. Since no stress concentration line is generated between the anchor and the actuating portion, the actuating portion is not tilted initially and has a horizontal surface. Therefore, the reflection angle of the reflection member formed on the actuating portion can be maintained constant, the light efficiency can be increased, and the quality of the image projected on the screen can be improved.

【0102】 さらに、前記上部電極と前記下部電極との間に発生した電極的なショートが前
記絶縁部材によって防止される。したがって、前記薄膜型光路調節装置の画素の
ポイントの欠陥が効果的に減少する。
Further, an electrode-like short-circuit generated between the upper electrode and the lower electrode is prevented by the insulating member. Therefore, defects at pixel points of the thin film type optical path adjusting device are effectively reduced.

【0103】 前記では本発明の望ましい実施例を参照して説明したが、該当技術分野の熟練
された当業者は下記の特許請求の範囲に記載された本発明の思想及び領域から抜
け出さない範囲内で本発明を多様に修正及び変更させることができることを理解
することができる。
Although the present invention has been described with reference to the preferred embodiments of the present invention, those skilled in the art will appreciate that they do not depart from the spirit and scope of the present invention as set forth in the following claims. It can be understood that the present invention can be variously modified and changed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 従来のAMAのエンジンシステムの概略図である。FIG. 1 is a schematic diagram of a conventional AMA engine system.

【図2】 本出願人の先行出願に記載された薄膜型光路調節装置の平面図である
FIG. 2 is a plan view of a thin-film optical path adjusting device described in the applicant's prior application.

【図3】 図2に図示した薄膜型光路調節装置の斜視図である。FIG. 3 is a perspective view of the thin-film optical path adjusting device shown in FIG. 2;

【図4】 図3に図示した薄膜型光路調節装置をA‐A線で切った断面図であ
る。
[4] The thin film AMA illustrated in FIG. 3 is a sectional view taken along the A 1 -A 2 line.

【図5A】 図4に図示した薄膜型光路調節装置の製造工程図である。FIG. 5A is a view showing a manufacturing process of the thin-film optical path adjusting device shown in FIG. 4;

【図5B】 図4に図示した薄膜型光路調節装置の製造工程図である。5B is a view showing a manufacturing process of the thin-film optical path adjusting device shown in FIG. 4;

【図5C】 図4に図示した薄膜型光路調節装置の製造工程図である。FIG. 5C is a view showing the manufacturing process of the thin-film optical path adjusting device shown in FIG. 4;

【図5D】 図4に図示した薄膜型光路調節装置の製造工程図である。5D is a view showing a manufacturing process of the thin-film optical path adjusting device shown in FIG. 4;

【図6】 本発明による薄膜型光路調節装置の平面図である。FIG. 6 is a plan view of a thin-film optical path adjusting device according to the present invention.

【図7】 図6に図示した薄膜型光路調節装置の斜視図である。FIG. 7 is a perspective view of the thin-film optical path adjusting device shown in FIG. 6;

【図8】 図7に図示した薄膜型光路調節装置をB‐B線で切った断面図であ
る。
8 is a cross-sectional view of the thin film AMA illustrated taken along the B 1 -B 2 line in FIG.

【図9】 図7に図示した薄膜型光路調節装置をC‐C線で切った断面図であ
る。
9 is a cross-sectional view of the thin film AMA illustrated taken along a C 1 -C 2 line in FIG.

【図10A】 本発明による薄膜型光路調節装置の製造工程図である。FIG. 10A is a manufacturing process diagram of the thin-film type optical path adjusting device according to the present invention.

【図10B】 本発明による薄膜型光路調節装置の製造工程図である。FIG. 10B is a manufacturing process diagram of the thin-film optical path adjusting device according to the present invention.

【図10C】 本発明による薄膜型光路調節装置の製造工程図である。FIG. 10C is a view showing the manufacturing process of the thin-film optical path adjusting device according to the present invention.

【図10D】 本発明による薄膜型光路調節装置の製造工程図である。FIG. 10D is a view showing the manufacturing process of the thin-film optical path adjusting device according to the present invention;

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 動作をスイッチングするためのMOSトランジスターが内蔵され
た基板及び第1信号を伝送するための前記MOSのドレインから延びるドレインパ
ッドを有する第1金属層を含むアクティブマトリックス; 1)前記アクティブマトリックスの上部に形成された支持ライン、2)前記支
持ラインと一体に形成され、四角形の環状を有する支持層、そして3)前記アク
ティブマトリックスと前記支持ラインに隣接した前記支持層の一部分との間に夫
々形成された第1及び第2アンカーを含む支持手段; a)前記支持ラインに垂直をなすように形成された前記支持層の第1部分に形
成され、前記第1信号を受け入れるための第1下部電極、b)前記第2信号を受
け入れ、第1電気場を発生するための前記第1下部電極に対応する第1上部電極
、そしてc)前記第1下部電極と前記第1上部電極との間に形成され、前記第1
電気場によって変形される第1変形層を含む第1アクチュエーティング部; i)前記支持ラインに垂直をなすように形成された前記支持層の第2部分に形
成され、前記第1信号を受け入れるための第2下部電極、ii)前記第2信号を
受け入れ、第2電気場を発生するための前記第2下部電極に対応する第2上部電
極、そしてiii)前記第2下部電極と前記第2上部電極との間に形成され、前
記第2電気場によって変形される第2変形層を含む第2アクチュエーティング部
;そして 前記第1アクチュエーティング部と前記第2アクチュエーティング部との上に
形成され、光を反射するための反射手段を含むことを特徴とする薄膜型光路調節
装置。
1. An active matrix including a substrate having a built-in MOS transistor for switching operation and a first metal layer having a drain pad extending from a drain of the MOS for transmitting a first signal; A support line formed at the top of the matrix, 2) a support layer integrally formed with the support line and having a square ring shape, and 3) between the active matrix and a portion of the support layer adjacent to the support line. A) a support means including first and second anchors respectively formed on the first portion of the support layer formed perpendicular to the support line for receiving the first signal; 1) a lower electrode, b) a first upper electrode corresponding to the first lower electrode for receiving the second signal and generating a first electric field; And c) formed between the first lower electrode and the first upper electrode,
A first actuating portion including a first deformable layer deformed by an electric field; i) formed on a second portion of the support layer formed to be perpendicular to the support line and receiving the first signal; A second upper electrode corresponding to the second lower electrode for receiving the second signal and generating a second electric field; and iii) the second lower electrode and the second lower electrode. A second actuating portion formed between the first electrode and the second electrode, the second actuating portion including a second deformable layer deformed by the second electric field; and on the first actuating portion and the second actuating portion. And a reflecting means for reflecting light.
【請求項2】 前記アクティブマトリックスは、 前記基板及び前記第1金属層の上部に形成された第1保護層; 前記第1保護層の上部に形成された第2金属層; 前記第2金属層の上部に形成された第2保護層;そして 前記第2保護層の上部に形成された食刻防止層をさらに含むことを特徴とする
請求項1に記載の薄膜型光路調節装置。
2. The active matrix includes: a first protection layer formed on the substrate and the first metal layer; a second metal layer formed on the first protection layer; and the second metal layer. The device of claim 1, further comprising: a second protective layer formed on the second protective layer; and an anti-etching layer formed on the second protective layer.
【請求項3】 前記第1下部電極は突出部が形成された長方形を有し、前記第1
変形層は前記第1下部電極より小さい長方形を有し、前記第1上部電極は前記第
1変形層より小さい長方形を有し、前記第2下部電極は前記第1下部電極の突出
部に対応する突出部が形成された長方形を有し、前記第2変形層は前記第2下部
電極より小さい長方形を有し、そして前記第2上部電極は前記第2変形層より小
さい長方形を有することを特徴とする請求項1に記載の薄膜型光路調節装置。
3. The first lower electrode has a rectangular shape having a protrusion, and the first lower electrode has a rectangular shape.
The deformation layer has a rectangle smaller than the first lower electrode, the first upper electrode has a rectangle smaller than the first deformation layer, and the second lower electrode corresponds to a protrusion of the first lower electrode. The second deformable layer has a rectangle smaller than the second lower electrode, and the second upper electrode has a rectangle smaller than the second deformable layer. The thin-film optical path adjusting device according to claim 1.
【請求項4】 前記第1下部電極は逆のL字の形象を有し、前記第2下部電極は
前記第1下部電極に対応してL字の形状を有することを特徴とする請求項3に記
載の薄膜型光路調節装置。
4. The method according to claim 3, wherein the first lower electrode has an inverted L-shape, and the second lower electrode has an L-shape corresponding to the first lower electrode. 3. The thin-film type optical path adjusting device according to item 1.
【請求項5】 前記第1アンカーは前記第1アクチュエーティング部と前記第2
アクチュエーティング部との間の下部である前記ドレーンパットが形成された前
記アクティブマトリックスの第1部分に付着されて形成され、前記アンカーは前
記第1アクチュエーティング部と前記第2アクチュエーティング部との外側の下
部に夫々形成され、前記アクティブマトリックスの第1部分に隣接した前記アク
ティブマトリックスの第2及び第3部分に付着して各々形成されることを特徴と
する請求項3に記載の薄膜型光路調節装置。
5. The first anchor is connected to the first actuating portion and the second actuator.
The drain pad, which is a lower portion between the actuating portions, is formed by being attached to a first portion of the active matrix in which the drain pad is formed, and the anchor is provided with the first actuating portion and the second actuating portion. 4. The thin film according to claim 3, wherein the thin film is formed on an outer lower portion of the active matrix, and is formed on the second and third portions of the active matrix adjacent to the first portion of the active matrix. Type optical path adjustment device.
【請求項6】 前記第1アンカーから前記ドレーンパットまで形成され、前記ド
レーンパットより前記第1下部電極と前記第2下部電極とに前記第1信号を伝送
するためのバイアコンタクト; 前記バイアコンタクトから前記第1下部電極の前記突出部まで形成された第1
下部電極連結部材;そして 前記バイアコンタクトから前記第2下部電極の前記突出部まで形成された第2
下部電極連結部材をさらに含むことを特徴とする請求項5に記載の薄膜型光路調
節装置。
6. A via contact formed from the first anchor to the drain pad for transmitting the first signal from the drain pad to the first lower electrode and the second lower electrode; A first lower electrode formed up to the protrusion of the first lower electrode;
A lower electrode connecting member; and a second electrode formed from the via contact to the protrusion of the second lower electrode.
The apparatus of claim 5, further comprising a lower electrode connecting member.
【請求項7】 前記バイアコンタクト、前記第1下部電極連結部材、そして前記
第2下部電極連結部材は銀、白金、タンタル又は白金‐タンタルのような電気的
に伝導性を有する金属によって形成されることを特徴とする請求項6に記載の薄
膜型光路調節装置。
7. The via contact, the first lower electrode connecting member, and the second lower electrode connecting member are formed of an electrically conductive metal such as silver, platinum, tantalum or platinum-tantalum. 7. The thin-film optical path adjusting device according to claim 6, wherein:
【請求項8】 前記支持ライン上に形成され、前記第2信号を伝送するための共
通ライン; 前記第1下部電極の一部分を経て前記第1上部電極の一部分から前記支持層
の一部分まで形成された第1絶縁手段; 前記第1絶縁層を経て前記共通ラインから前記第1上部電極まで形成された
第1上部電極連結手段; 前記第2下部電極の一部分を経て前記第2上部電極の一部分から前記支持層
の一部分まで形成された第2絶縁手段;そして 前記第2絶縁層を経て前記共通ラインから前記第2上部電極まで形成された
第2上部電極連結手段をさらに含むことを特徴とする請求項1に記載の薄膜型光
路調節装。
8. A common line formed on the support line for transmitting the second signal; formed from a part of the first upper electrode to a part of the support layer through a part of the first lower electrode. First upper electrode connecting means formed from the common line to the first upper electrode through the first insulating layer; from a part of the second upper electrode through a part of the second lower electrode A second insulating means formed up to a part of the support layer; and a second upper electrode connecting means formed from the common line to the second upper electrode through the second insulating layer. Item 2. A thin-film type optical path adjusting device according to Item 1.
【請求項9】 前記第1絶縁手段と前記第2絶縁手段とはアモルファスシリコン
によって形成されることを特徴とする請求項8に記載の薄膜型光路調節装置。
9. The thin-film optical path adjusting device according to claim 8, wherein the first insulating means and the second insulating means are formed of amorphous silicon.
【請求項10】 前記第1絶縁手段と前記第2絶縁手段とは低温酸化膜によって
形成されることを特徴とする請求項8に記載の薄膜型光路調節装置。
10. The thin-film optical path adjusting device according to claim 8, wherein the first insulating means and the second insulating means are formed of a low-temperature oxide film.
【請求項11】 前記第1絶縁手段と前記第2絶縁手段とはシリコン二酸化物(
SiO)又は五酸化第二リン(P)によって形成されることを特徴とす
る請求項10に記載の薄膜型光路調節装置。
11. The first insulating means and the second insulating means are formed of silicon dioxide (
The thin-film optical path adjusting device according to claim 10, wherein the thin-film optical path adjusting device is made of SiO 2 ) or phosphorus pentoxide (P 2 O 5 ).
【請求項12】 前記第1上部電極連結部材と前記第2上部電極連結部材とは銀
、白金、タンタル又は白金‐タンタルのような電気的に伝導性を有する金属によ
って形成されることを特徴とする請求項8に記載の薄膜型光路調節装置。
12. The first upper electrode connecting member and the second upper electrode connecting member are made of an electrically conductive metal such as silver, platinum, tantalum or platinum-tantalum. The thin-film optical path adjusting device according to claim 8.
【請求項13】 前記反射手段の中央部分と前記支持層の一部分との間に前記支
持ラインと平行に離れて形成され、前記反射手段を支持するための柱(post
)をさらに含むことを特徴とする請求項8に記載の薄膜型光路調節装置。
13. A post formed between the central portion of the reflection means and a portion of the support layer and spaced apart from the support line and supporting the reflection means.
The thin-film optical path adjusting device according to claim 8, further comprising:
【請求項14】 動作をスイッチングするためのMOSトランジスターが内蔵され
た基板及び第1信号を伝送するための前記MOSのドレインから延びるドレインパ
ッドを有する第1金属層を含むアクティブマトリックス; 1)前記アクティブマトリックスの上部に形成された支持ライン、2)前記支
持ラインと一体に形成され、四角形の環状を有する支持層、そして3)前記アク
ティブマトリックスと前記支持ラインに隣接した前記支持層の一部分との間に夫
々形成された第1及び第2アンカーを含む支持手段; a)前記支持ラインに垂直をなすように形成された前記支持層の第1部分に形
成され、前記第1信号を受け入れ、突出部を有する第1下部電極、b)前記第2
信号を受け入れ、第1電気場を発生するための前記第1下部電極に対応する第1
上部電極、そしてc)前記第1下部電極と前記第1上部電極との間に形成され、
前記第1電気場によって変形される第1変形層を含む第1アクチュエーティング
部; i)前記支持ラインに垂直をなすように形成された前記支持層の第2部分に形
成され、前記第1信号を受け入れ、前記第1下部電極の突出部に対応する突出部
を有する第2下部電極、ii)前記第2信号を受け入れ、第2電気場を発生する
ための前記第2下部電極に対応する第2上部電極、そしてiii)前記第2下部
電極と前記第2上部電極との間に形成され、前記第2電気場によって変形される
第2変形層を含む第2アクチュエーティング部; 前記支持ライン上に形成され、前記第2信号を伝送するための共通ライン; 前記共通ラインから前記第1上部電極まで形成された第1上部電極連結手段; 前記共通ラインから前記第2上部電極まで形成された第2上部電極連結手段;
そして 前記第1アクチュエーティング部と前記第2アクチュエーティング部との上部
に形成され、光を反射するための反射手段を含むことを特徴とする薄膜型光路調
節装置。
14. An active matrix including a substrate having a built-in MOS transistor for switching operation and a first metal layer having a drain pad extending from a drain of the MOS for transmitting a first signal; 1) the active matrix; A support line formed at the top of the matrix, 2) a support layer integrally formed with the support line and having a square ring shape, and 3) between the active matrix and a portion of the support layer adjacent to the support line. A) a support means including first and second anchors respectively formed on the support layer; a) a first portion of the support layer formed perpendicular to the support line for receiving the first signal and projecting; A first lower electrode having: b) the second lower electrode
A first corresponding to the first lower electrode for receiving a signal and generating a first electric field;
An upper electrode, and c) formed between the first lower electrode and the first upper electrode;
A first actuating portion including a first deformable layer deformed by the first electric field; i) a first actuating portion formed on a second portion of the support layer formed to be perpendicular to the support line; A second lower electrode receiving a signal and having a protrusion corresponding to the protrusion of the first lower electrode; ii) corresponding to the second lower electrode for receiving the second signal and generating a second electric field. A second actuating portion formed between the second lower electrode and the second upper electrode and including a second deformation layer deformed by the second electric field; and the support. A common line formed on the line for transmitting the second signal; first upper electrode connecting means formed from the common line to the first upper electrode; formed from the common line to the second upper electrode; Was Second upper electrode connecting means;
The thin-film type optical path adjusting device may further include a reflection unit formed on the first and second actuating units to reflect light.
【請求項15】 前記第1アンカーは前記第1アクチュエーティング部と前記第
2アクチュエーティング部との間の下部である前記ドレーンパットが形成された
前記アクティブマトリックスの第1部分に付着して形成され、前記アンカーは前
記第1アクチュエーティング部と前記第2アクチュエーティング部との外側の下
部に夫々形成され、前記アクティブマトリックスの第1部分に隣接した前記アク
ティブマトリックスの第2及び第3部分に付着して各々形成されることを特徴と
する請求項14に記載の薄膜型光路調節装置。
15. The first anchor is attached to a first portion of the active matrix in which the drain pad is formed, which is a lower portion between the first actuating portion and the second actuating portion. Wherein the anchors are formed at lower portions outside the first actuating portion and the second actuating portion, respectively, and the second and third portions of the active matrix adjacent to the first portion of the active matrix are formed. 15. The thin-film type optical path adjusting device according to claim 14, wherein each of the thin-film type optical path adjusting devices is formed by being attached to a portion.
【請求項16】 前記第1アンカーから前記ドレーンパットまで形成されたバイ
アホールに形成され、前記ドレーンパットより前記第1下部電極と前記第2下部
電極とに前記第1信号を伝送するためのバイアコンタクト; 前記バイアコンタクトから前記第1下部電極の前記突出部まで形成された第1
下部電極連結部材;そして 前記バイアコンタクトから前記第2下部電極の前記突出部まで形成された第2
下部電極連結部材をさらに含むことを特徴とする請求項14に記載の薄膜型光路
調節装置。
16. A via formed in a via hole formed from the first anchor to the drain pad, and for transmitting the first signal from the drain pad to the first lower electrode and the second lower electrode. A first contact formed from the via contact to the protrusion of the first lower electrode;
A lower electrode connecting member; and a second electrode formed from the via contact to the protrusion of the second lower electrode.
The apparatus of claim 14, further comprising a lower electrode connecting member.
【請求項17】 前記第1下部電極の一部分を経て前記第1上部電極の一部分か
ら前記支持層の一部分まで前記第1上部電極連結部材の下に形成された第1絶縁
手段;そして 前記第2下部電極の一部分を経て前記第2上部電極から前記支持層の一部分ま
で前記第2上部電極連結手段の下に形成された第2絶縁手段をさらに含むことを
特徴とする請求項14に記載の薄膜型光路調節装置。
17. A first insulating means formed under the first upper electrode connection member from a part of the first upper electrode to a part of the support layer through a part of the first lower electrode; and 15. The thin film according to claim 14, further comprising a second insulating means formed under the second upper electrode connecting means from a portion of the lower electrode to a portion of the support layer from the second upper electrode. Type optical path adjustment device.
【請求項18】 前記第1絶縁手段と前記第2絶縁手段とはシリコンオキサイド
又は五酸化第二リンのようなアモルファスシリコン又は低温オキサイドによって
形成されることを特徴とする請求項17に記載の薄膜型光路調節装置。
18. The thin film according to claim 17, wherein the first insulating means and the second insulating means are formed of amorphous silicon or low-temperature oxide such as silicon oxide or phosphorus pentoxide. Type optical path adjustment device.
【請求項19】 動作をスイッチングするためのMOSトランジスターが内蔵され
た基板及び第1信号を伝送するための前記MOSのドレインから延びるドレインパ
ッドを有する第1金属層を含むアクティブマトリックス; 1)前記アクティブマトリックスの上部に形成された支持ライン、2)前記支
持ラインと一体に形成され、四角形の環状を有する支持層、そして3)前記アク
ティブマトリックスと前記支持ラインに隣接した前記支持層の一部分との間に夫
々形成された第1及び第2アンカーを含む支持手段; a)前記支持ラインに垂直をなすように形成された前記支持層の第1部分に形
成され、前記第1信号を受け入れ、突出部を有する第1下部電極、b)前記第2
信号を受け入れ、第1電気場を発生するための前記第1下部電極に対応する第1
上部電極、そしてc)前記第1下部電極と前記第1上部電極との間に形成され、
前記第1電気場によって変形される第1変形層を含む第1アクチュエーティング
部; i)前記支持ラインに垂直をなすように形成された前記支持層の第2部分に形
成され、前記第1信号を受け入れ、前記第1下部電極の突出部に対応する突出部
を有する第2下部電極、ii)前記第2信号を受け入れ、第2電気場を発生する
ための前記第2下部電極に対応する第2上部電極、そしてiii)前記第2下部
電極と前記第2上部電極との間に形成され、前記第2電気場によって変形される
第2変形層を含む第2アクチュエーティング部; 前記第1アンカーから前記ドレーンパットまで形成されたバイアホールに形成
され、前記ドレーンパットより前記第1下部電極と前記第2下部電極とに前記第
1信号を伝送するためのバイアコンタクト; 前記バイアコンタクトから前記第1下部電極の前記突出部まで形成された第1
下部電極連結部材; 前記バイアコンタクトから前記第2下部電極の前記突出部まで形成された第2
下部電極連結部材; 前記支持ライン上に形成され、前記第2信号を伝送するための共通ライン; 前記共通ラインから前記第1上部電極まで形成された第1上部電極連結手段; 前記共通ラインから前記第2上部電極まで形成された第2上部電極連結手段;
そして 前記第1アクチュエーティング部と前記第2アクチュエーティング部との上部
に形成され、光を反射するための反射手段を含むことを特徴とする薄膜型光路調
節装置。
19. An active matrix including a substrate having a built-in MOS transistor for switching operation and a first metal layer having a drain pad extending from a drain of the MOS for transmitting a first signal; 1) The active matrix A support line formed at the top of the matrix, 2) a support layer integrally formed with the support line and having a square ring shape, and 3) between the active matrix and a portion of the support layer adjacent to the support line. A) a support means including first and second anchors respectively formed on the support layer; a) a first portion of the support layer formed perpendicular to the support line for receiving the first signal and projecting; A first lower electrode having: b) the second lower electrode
A first corresponding to the first lower electrode for receiving a signal and generating a first electric field;
An upper electrode, and c) formed between the first lower electrode and the first upper electrode;
A first actuating portion including a first deformable layer deformed by the first electric field; i) a first actuating portion formed on a second portion of the support layer formed to be perpendicular to the support line; A second lower electrode receiving a signal and having a protrusion corresponding to the protrusion of the first lower electrode; ii) corresponding to the second lower electrode for receiving the second signal and generating a second electric field. A second upper electrode, and iii) a second actuating portion formed between the second lower electrode and the second upper electrode and including a second deformation layer deformed by the second electric field; A via contact formed in a via hole formed from one anchor to the drain pad, for transmitting the first signal from the drain pad to the first lower electrode and the second lower electrode; The formed from IA contact to the protruding portion of the first lower electrode 1
A lower electrode connecting member; a second electrode formed from the via contact to the protrusion of the second lower electrode;
A lower electrode connecting member; a common line formed on the support line for transmitting the second signal; a first upper electrode connecting means formed from the common line to the first upper electrode; Second upper electrode connecting means formed up to the second upper electrode;
The thin-film type optical path adjusting device may further include a reflection unit formed on the first and second actuating units to reflect light.
【請求項20】 前記第1絶縁手段と前記第2絶縁手段とはシリコ二酸化物又は
五酸化第二リンのようなアモルファスシリコン又は低温オキサイドによって形成
されることを特徴とする請求項19に記載の薄膜型光路調節装置。
20. The method according to claim 19, wherein the first insulating means and the second insulating means are formed of amorphous silicon or low-temperature oxide such as silicon dioxide or phosphorus pentoxide. Thin-film optical path adjusting device.
JP2000538513A 1998-03-20 1998-03-20 Thin-film optical path adjusting device Pending JP2002543442A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR1998/000053 WO1999049667A1 (en) 1998-03-20 1998-03-20 Thin film actuated mirror array in an optical projection system

Publications (1)

Publication Number Publication Date
JP2002543442A true JP2002543442A (en) 2002-12-17

Family

ID=19530984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000538513A Pending JP2002543442A (en) 1998-03-20 1998-03-20 Thin-film optical path adjusting device

Country Status (3)

Country Link
JP (1) JP2002543442A (en)
CN (1) CN1168323C (en)
DE (1) DE69836923T2 (en)

Also Published As

Publication number Publication date
CN1295765A (en) 2001-05-16
DE69836923D1 (en) 2007-03-08
DE69836923T2 (en) 2007-11-08
CN1168323C (en) 2004-09-22

Similar Documents

Publication Publication Date Title
US6204080B1 (en) Method for manufacturing thin film actuated mirror array in an optical projection system
US5815305A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
US5917645A (en) Thin film actuated mirror array in an optical projection system and method for manufacturing the same
US6005706A (en) Thin film actuated mirror array in an optical projection system
JP2000513460A (en) Thin-film optical path adjusting device and method of manufacturing the same
JP2002543442A (en) Thin-film optical path adjusting device
RU2180158C2 (en) Thin-film matrix of controlled mirrors for optical projection system and its manufacturing process
KR100265943B1 (en) Manufacturing method of tma
KR100265951B1 (en) Tma and manufacturing method of the same
JP3887424B2 (en) Thin film type optical path adjusting device and manufacturing method thereof
KR100238803B1 (en) Actuated mirror arrays having enhanced light efficiency
KR100251106B1 (en) Method for fabricating thin film type light-path controlling device
KR100270990B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100238804B1 (en) Method for manufacturing actuated mirror arrays having enhanced light efficiency
KR0154958B1 (en) Method for manufacturing optical path control apparatus
KR100209960B1 (en) Thin film lightpath modulation device and its fabrication thod for increasing the light efficiency
KR100209961B1 (en) Thin film lightpath modulation device for the light efficiency
KR100244520B1 (en) Fabrication method of thin film actuated mirror array
KR100225587B1 (en) Thin film type actuated mirror arrays
KR0154924B1 (en) Method for manufacturing optical path control apparatus
KR100276662B1 (en) Manufacturing method of thin film type optical path control device
KR100270991B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100270995B1 (en) Manufacturing method of thin film actuated mirror array
KR100270993B1 (en) Thin film actuated mirror array and method for manufacturing the same
JP2002511153A (en) Thin-film optical path adjusting device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106