JP2002536712A5 - - Google Patents

Download PDF

Info

Publication number
JP2002536712A5
JP2002536712A5 JP2000596448A JP2000596448A JP2002536712A5 JP 2002536712 A5 JP2002536712 A5 JP 2002536712A5 JP 2000596448 A JP2000596448 A JP 2000596448A JP 2000596448 A JP2000596448 A JP 2000596448A JP 2002536712 A5 JP2002536712 A5 JP 2002536712A5
Authority
JP
Japan
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000596448A
Other languages
Japanese (ja)
Other versions
JP2002536712A (ja
Filing date
Publication date
Priority claimed from US09/239,194 external-priority patent/US7275246B1/en
Priority claimed from US09/332,263 external-priority patent/US6978462B1/en
Priority claimed from US09/334,530 external-priority patent/US7013456B1/en
Priority claimed from US09/385,394 external-priority patent/US8074055B1/en
Application filed filed Critical
Priority claimed from PCT/US2000/002239 external-priority patent/WO2000045257A2/en
Publication of JP2002536712A publication Critical patent/JP2002536712A/ja
Publication of JP2002536712A5 publication Critical patent/JP2002536712A5/ja
Pending legal-status Critical Current

Links

JP2000596448A 1999-01-28 2000-01-28 第2のアーキテクチャのコンピュータにおける第1のコンピュータアーキテクチャ用プログラムの実行 Pending JP2002536712A (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US09/239,194 US7275246B1 (en) 1999-01-28 1999-01-28 Executing programs for a first computer architecture on a computer of a second architecture
US09/239,194 1999-01-28
US09/322,443 US6941545B1 (en) 1999-01-28 1999-05-28 Profiling of computer programs executing in virtual memory systems
US09/322,443 1999-05-28
US09/332,263 US6978462B1 (en) 1999-01-28 1999-06-11 Profiling execution of a sequence of events occuring during a profiled execution interval that matches time-independent selection criteria of events to be profiled
US09/332,263 1999-06-11
US09/334,530 1999-06-16
US09/334,530 US7013456B1 (en) 1999-01-28 1999-06-16 Profiling execution of computer programs
US09/385,394 1999-08-30
US09/385,394 US8074055B1 (en) 1999-01-28 1999-08-30 Altering data storage conventions of a processor when execution flows from first architecture code to second architecture code
PCT/US2000/002239 WO2000045257A2 (en) 1999-01-28 2000-01-28 Executing programs for a first computer architecture on a computer of a second architecture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010211102A Division JP5427742B2 (ja) 1999-01-28 2010-09-21 コンピュータのメモリを参照する方法およびコンピュータ

Publications (2)

Publication Number Publication Date
JP2002536712A JP2002536712A (ja) 2002-10-29
JP2002536712A5 true JP2002536712A5 (enExample) 2007-03-15

Family

ID=27540115

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000596448A Pending JP2002536712A (ja) 1999-01-28 2000-01-28 第2のアーキテクチャのコンピュータにおける第1のコンピュータアーキテクチャ用プログラムの実行
JP2010211102A Expired - Fee Related JP5427742B2 (ja) 1999-01-28 2010-09-21 コンピュータのメモリを参照する方法およびコンピュータ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010211102A Expired - Fee Related JP5427742B2 (ja) 1999-01-28 2010-09-21 コンピュータのメモリを参照する方法およびコンピュータ

Country Status (4)

Country Link
EP (3) EP2275930B1 (enExample)
JP (2) JP2002536712A (enExample)
AU (1) AU2743600A (enExample)
WO (1) WO2000045257A2 (enExample)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10122505A1 (de) * 2001-05-10 2002-11-14 Giesecke & Devrient Gmbh Verfahren zum Schützen eines Rechners gegen Manipulation von Registerinhalten und Rechner zum Durchführen des Verfahrens
US7017030B2 (en) * 2002-02-20 2006-03-21 Arm Limited Prediction of instructions in a data processing apparatus
GB2435116B (en) * 2006-02-10 2010-04-07 Imagination Tech Ltd Selecting between instruction sets in a microprocessors
JP2008299648A (ja) 2007-05-31 2008-12-11 Toshiba Corp プログラムおよび情報処理装置
CN100555225C (zh) 2008-03-17 2009-10-28 中国科学院计算技术研究所 一种支持x86虚拟机的risc处理器装置及方法
JP5115332B2 (ja) * 2008-05-22 2013-01-09 富士通株式会社 エミュレーションプログラム、エミュレーション装置およびエミュレーション方法
US9672019B2 (en) 2008-11-24 2017-06-06 Intel Corporation Systems, apparatuses, and methods for a hardware and software system to automatically decompose a program to multiple parallel threads
US10621092B2 (en) 2008-11-24 2020-04-14 Intel Corporation Merging level cache and data cache units having indicator bits related to speculative execution
KR101247259B1 (ko) 2009-12-17 2013-04-01 한국전자통신연구원 가상화 장치 및 그 처리 방법
US8775153B2 (en) * 2009-12-23 2014-07-08 Intel Corporation Transitioning from source instruction set architecture (ISA) code to translated code in a partial emulation environment
JP5454232B2 (ja) * 2010-03-04 2014-03-26 大日本印刷株式会社 Icチップ、icカード、制御方法及び制御プログラム
EP3422178B1 (en) * 2011-04-01 2023-02-15 Intel Corporation Vector friendly instruction format and execution thereof
US9417855B2 (en) 2011-09-30 2016-08-16 Intel Corporation Instruction and logic to perform dynamic binary translation
WO2013095518A1 (en) 2011-12-22 2013-06-27 Intel Corporation Accessing data stored in a command/address register device
CN104011670B (zh) 2011-12-22 2016-12-28 英特尔公司 用于基于向量写掩码的内容而在通用寄存器中存储两个标量常数之一的指令
CN103294406B (zh) * 2012-03-05 2016-08-17 联想(北京)有限公司 控制方法、控制装置、存储设备和电子设备
JP2013232097A (ja) 2012-04-27 2013-11-14 Toshiba Corp 半導体記憶装置
JP2014010739A (ja) * 2012-07-02 2014-01-20 Fujitsu Ltd システムの状態の復元についての情報処理方法、情報処理プログラム及び情報処理装置
US9891936B2 (en) 2013-09-27 2018-02-13 Intel Corporation Method and apparatus for page-level monitoring
JP6103541B2 (ja) 2014-03-18 2017-03-29 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation バイナリコードの実行を制御する装置及び方法
CN106796506B (zh) * 2014-05-12 2019-09-27 英特尔公司 用于向自修改代码提供硬件支持的方法和装置
RU2580016C1 (ru) * 2014-10-17 2016-04-10 Закрытое акционерное общество "Лаборатория Касперского" Способ передачи управления между областями памяти
US9696992B2 (en) * 2014-12-23 2017-07-04 Intel Corporation Apparatus and method for performing a check to optimize instruction flow
US10719321B2 (en) 2015-09-19 2020-07-21 Microsoft Technology Licensing, Llc Prefetching instruction blocks
WO2017116827A1 (en) * 2015-12-30 2017-07-06 Siege Technologies LLC Memory fractionation software protection
RU2623883C1 (ru) * 2016-02-18 2017-06-29 Акционерное общество "Лаборатория Касперского" Способ выполнения инструкций в системной памяти
US20170344364A1 (en) * 2016-05-25 2017-11-30 Honeywell International Inc. System and method for data compatibility across heterogeneous machine architectures
RU2634172C1 (ru) * 2016-06-02 2017-10-24 Акционерное общество "Лаборатория Касперского" Способ передачи управления между адресными пространствами
US10698724B2 (en) * 2018-04-10 2020-06-30 Osisoft, Llc Managing shared resources in a distributed computing system
JP7343440B2 (ja) * 2019-04-10 2023-09-12 シーメンス インダストリー ソフトウェア インコーポレイテッド 性能プロファイリング
KR102111886B1 (ko) * 2019-08-12 2020-05-15 한국과학기술원 Arm 아키텍쳐 상의 동적 프로그램 수정 탐지 기술
CN111258557B (zh) * 2020-01-16 2023-08-18 Oppo(重庆)智能科技有限公司 代码处理方法、装置、电子设备及计算机可读介质
CN114691207A (zh) * 2020-12-29 2022-07-01 上海兆芯集成电路有限公司 执行新增指令的方法及系统
CN114691204A (zh) * 2020-12-29 2022-07-01 上海兆芯集成电路有限公司 执行新增指令的系统及执行新增指令的方法
CN114691205A (zh) * 2020-12-29 2022-07-01 上海兆芯集成电路有限公司 执行新增指令的系统及执行新增指令的方法
CN114691206A (zh) * 2020-12-29 2022-07-01 上海兆芯集成电路有限公司 执行新增指令的方法及系统
CN114691201A (zh) * 2020-12-29 2022-07-01 上海兆芯集成电路有限公司 执行新增指令的方法及系统
CN114691202A (zh) * 2020-12-29 2022-07-01 上海兆芯集成电路有限公司 转换指令的方法及系统
US11803381B2 (en) 2020-12-29 2023-10-31 Shanghai Zhaoxin Semiconductor Co., Ltd. Instruction simulation device and method thereof
CN114691199A (zh) * 2020-12-29 2022-07-01 上海兆芯集成电路有限公司 指令转换装置及其转换方法和系统以及处理器
CN114691208B (zh) * 2020-12-29 2025-10-31 上海兆芯集成电路股份有限公司 执行新增指令的系统及执行新增指令的方法
CN114691203A (zh) * 2020-12-29 2022-07-01 上海兆芯集成电路有限公司 执行新增指令的方法及系统
CN112947995B (zh) * 2021-03-03 2022-07-26 北京航空航天大学 一种Java项目的体系结构策略定位方法及系统
US11842078B2 (en) * 2021-06-18 2023-12-12 Micron Technology, Inc. Asynchronous interrupt event handling in multi-plane memory devices
CN115421876B (zh) * 2022-10-27 2023-01-10 飞腾信息技术有限公司 二进制翻译方法及装置
CN115629917B (zh) * 2022-12-23 2023-03-21 北京开源芯片研究院 一种数据恢复方法、装置、电子设备及可读存储介质
CN116776788B (zh) * 2023-08-22 2024-03-19 摩尔线程智能科技(北京)有限责任公司 上下文切换验证方法及装置
CN119718424B (zh) * 2025-02-24 2025-06-20 上海芯力基半导体有限公司 基于模式匹配与融合的跨架构指令处理方法及处理器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4787031A (en) * 1985-01-04 1988-11-22 Digital Equipment Corporation Computer with virtual machine mode and multiple protection rings
JPS6273333A (ja) * 1985-09-26 1987-04-04 Nec Corp エミュレーション制御装置
US5115500A (en) * 1988-01-11 1992-05-19 International Business Machines Corporation Plural incompatible instruction format decode method and apparatus
US5339422A (en) * 1991-03-07 1994-08-16 Digital Equipment Corporation System and method for jacketing cross-domain calls in a multi-code execution and debugging system within a multi-architecture environment
JPH04324525A (ja) * 1991-04-25 1992-11-13 Toshiba Corp プログラム移植支援装置
JPH06149563A (ja) * 1992-11-05 1994-05-27 Toshiba Corp データ処理装置
US5481684A (en) * 1994-01-11 1996-01-02 Exponential Technology, Inc. Emulating operating system calls in an alternate instruction set using a modified code segment descriptor
DE69505717T2 (de) * 1994-03-08 1999-06-24 Digital Equipment Corp., Maynard, Mass. Verfahren und Vorrichtung zur Feststellung und Durchführung von kreuzweisen Unterprogrammanrufen
JP3451595B2 (ja) * 1995-06-07 2003-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 二つの別個の命令セット・アーキテクチャへの拡張をサポートすることができるアーキテクチャ・モード制御を備えたマイクロプロセッサ
JPH09160774A (ja) * 1995-12-08 1997-06-20 Hitachi Ltd 命令拡張を容易にした情報処理装置
US5784638A (en) * 1996-02-22 1998-07-21 International Business Machines Corporation Computer system supporting control transfers between two architectures
JPH11514119A (ja) * 1996-07-09 1999-11-30 シーメンス ニクスドルフ インフオルマチオーンスジステーメ アクチエンゲゼルシヤフト 転送可能および転送不可能なプログラム部分を有するプログラムを移送するための方法
US5832205A (en) * 1996-08-20 1998-11-03 Transmeta Corporation Memory controller for a microprocessor for detecting a failure of speculation on the physical nature of a component being addressed
CA2283772C (en) * 1997-07-11 2002-10-15 Transmeta Corporation Host microprocessor with apparatus for temporarily holding target processor state

Similar Documents

Publication Publication Date Title
BE2015C062I2 (enExample)
BE2014C035I2 (enExample)
BE2014C019I2 (enExample)
BE2012C026I2 (enExample)
JP2002540811A5 (enExample)
JP2002536712A5 (enExample)
JP2003506714A5 (enExample)
BE2014C025I2 (enExample)
JP2003505202A5 (enExample)
JP2002008871A5 (enExample)
JP2002143566A5 (enExample)
JP2003500138A5 (enExample)
JP2001255886A5 (enExample)
JP2002091898A5 (enExample)
JP2001203788A5 (enExample)
JP2002015636A5 (enExample)
JP2002033751A5 (enExample)
BRPI0000763B8 (enExample)
IN192155B (enExample)
JP2002024705A5 (enExample)
BR122012015772A2 (enExample)
CN3144700S (enExample)
CN3143879S (enExample)
CN3141410S (enExample)
CN3146263S (enExample)