JP5454232B2 - Icチップ、icカード、制御方法及び制御プログラム - Google Patents

Icチップ、icカード、制御方法及び制御プログラム Download PDF

Info

Publication number
JP5454232B2
JP5454232B2 JP2010047558A JP2010047558A JP5454232B2 JP 5454232 B2 JP5454232 B2 JP 5454232B2 JP 2010047558 A JP2010047558 A JP 2010047558A JP 2010047558 A JP2010047558 A JP 2010047558A JP 5454232 B2 JP5454232 B2 JP 5454232B2
Authority
JP
Japan
Prior art keywords
code
format
instruction
unit
converted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010047558A
Other languages
English (en)
Other versions
JP2011181049A (ja
Inventor
正剛 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010047558A priority Critical patent/JP5454232B2/ja
Publication of JP2011181049A publication Critical patent/JP2011181049A/ja
Application granted granted Critical
Publication of JP5454232B2 publication Critical patent/JP5454232B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

所定のプログラム言語で記述されたプログラムを処理するICチップと、当該ICチップを備えるICカードと、当該ICチップの制御方法と、当該ICチップの制御プログラムに関する。
情報機器は、制御部と、揮発性メモリと、不揮発性メモリ(例えば、NAND型フラッシュメモリ)を協調して動作させることによって、所定のプログラミング言語で記述されたプログラムを処理し、所定の動作(例えば、動画を再生処理する動作)を実行している。
NAND型フラッシュメモリは、書き換え回数に制限があり、書き換え回数が増加すると処理速度が低下する問題がある。特に、インタプリタで動作するプログラム(Java(登録商標)、Ruby等)においては、生成されたコードを順序どおりに実行することが基本的な動作になるため、NAND型フラッシュメモリの同一領域への書き込みが頻発する場合がある。このような場合には、NAND型フラッシュメモリは、書き込みが頻発する領域の寿命が他の領域に比して低下してしまう問題がある。
ここで、特許文献1では、書き換え可能回数が大きい不揮発性メモリ(A)と、不揮発性メモリ(A)に比較して書き換え可能回数が小さい不揮発性メモリ(B)を備えるデータ記憶装置が記載されている。このデータ記憶装置は、不揮発性メモリ(A)にデータを蓄積しておいて、一定条件下に不揮発性メモリ(B)にデータを移行することによって、不揮発性メモリ(B)の寿命を低下させないようにしている。
特開2009−9213号公報
しかし、このデータ記憶装置は、不揮発性メモリを2つ備えるので、装置の小型化と、コストダウンを図れない問題がある。
そこで、本発明は、不揮発性メモリへの負担を軽減させつつ、所定のプログラミング言語で記述されたプログラムを処理し、所定の動作を実行することができるICチップ、ICカード、制御方法及び制御プログラムを提供することを目的とする。
本発明は、以下のような解決手段により、前記課題を解決する。なお、理解を容易にするために、本発明の実施形態に対応する符号を付して説明するが、これに限定されるものではない。請求項1の発明は、データを格納する不揮発性メモリ(21)と、所定の処理を実行する第1の実行部(22)と、所定のプログラミング言語で記述されたプログラムを逐次的に解釈し、第1の形式のコードに変換するコード変換部(23)と、前記コード変換部により変換された前記第1の形式のコードを、前記第1の実行部により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の前記第2の形式のコードに基づいて所定の処理を実行する第2の実行部(24)と、前記第2の形式のコードに含まれているコードの中から、前記不揮発性メモリの同一のエリアに対して同一のデータを書き込むことを命ずる命令コードを検索する検索部(25)と、を備え、前記第2の実行部は、前記第2の形式のコードに基づいて所定の処理を実行する際に、前記検索部により検索された命令コードが複数個検索され、かつ前記検索された命令コードによって書き込まなくてもよいと判断した場合、前記検索された命令コードのうちの最後の命令コードのみを命令コードとして実行するICチップ(10)である。
請求項の発明は、請求項に記載のICチップにおいて、前記検索部は、前記第2の形式のコードにおいて、所定のコード数の中から前記命令コードを検索するICチップ(10)である。
請求項の発明は、データを格納する不揮発性メモリ(21)と、所定の処理を実行する第1の実行部(22)と、所定のプログラミング言語で記述されたプログラムを逐次的に解釈し、第1の形式のコードに変換するコード変換部(23)と、前記コード変換部により変換された前記第1の形式のコードを、前記第1の実行部により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の前記第2の形式のコードに基づいて所定の処理を実行する第2の実行部(24)と、前記第1の形式のコードに含まれているコードの中から、前記不揮発性メモリの同一のエリアに対して同一のデータを書き込むことを命ずる命令コードを検索する検索部(25)と、前記検索部により検索された命令コードが複数個検索され、かつ検索された命令コードによって書き込まなくてもよいと判断した場合、前記検索された命令コードのうちの最後の命令コード以外の命令コードが含まれないように前記コード変換部により変換された前記第1の形式のコードを再生成する再生成部(26)を備え、前記第2の実行部は、前記再生成部により前記第1の形式のコードが再生成された場合、当該再生成された第1の形式のコードを、前記第1の実行部により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の前記第2の形式のコードに基づいて所定の処理を実行するICチップ(10)である。
請求項の発明は、請求項1からまでのいずれか1項に記載のICチップ(10)を備えるICカード(1)である。
請求項の発明は、所定のプログラミング言語で記述されたプログラムを逐次的に解釈し、第1の形式のコードに変換するコード変換工程と、前記コード変換工程により変換された前記第1の形式のコードを、所定の処理を実行する第1の実行部により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の前記第2の形式のコードに基づいて所定の処理を第2の実行部により実行する実行工程と、前記第2の形式のコードに含まれているコードの中から、データを格納する不揮発性メモリの同一のエリアに対して同一のデータを書き込むことを命ずる命令コードを検索する検索部により検索する検索工程と、を備え、前記実行工程は、前記第2の形式のコードに基づいて所定の処理を実行する際に、前記検索工程により検索された命令コードが複数個検索され、かつ前記検索された命令コードによって書き込まなくてもよいと判断した場合、前記検索された命令コードのうちの最後の命令コードのみを命令コードとして実行するICチップ(10)の制御方法である。
請求項の発明は、コンピュータに、所定のプログラミング言語で記述されたプログラムを逐次的に解釈し、第1の形式のコードに変換するコード変換工程と、前記コード変換工程により変換された前記第1の形式のコードを、所定の処理を実行する第1の実行部により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の前記第2の形式のコードに基づいて所定の処理を第2の実行部に実行させる実行工程と、前記第2の形式のコードに含まれているコードの中から、データを格納する不揮発性メモリの同一のエリアに対して同一のデータを書き込むことを命ずる命令コードを検索する検索部により検索させる検索工程とを行わせ、前記実行工程は、前記第2の形式のコードに基づいて所定の処理を実行する際に、前記検索工程により検索された命令コードが複数個検索され、かつ前記検索された命令コードによって書き込まなくてもよいと判断した場合、前記検索された命令コードのうちの最後の命令コードのみを命令コードとして実行する制御プログラムである。
不揮発性メモリへの負担を軽減させつつ、所定のプログラミング言語で記述されたプログラムを処理し、所定の動作を実行することができる。
ICカードの構成を示す図である。 ICカードが備える制御処理部の構成を示す機能ブロック図である。 実行コードを実行する際のCPUと不揮発性メモリの動作についての説明に供する図である。 実行コードを実行する際の第2の実行処理部と不揮発性メモリの動作についての説明に供する図である。
以下、図面等を参照しながら、本発明の実施の形態について詳しく説明する。図1は、外部機器(ホスト機器)と通信を行うICチップ10を内蔵するICカード1の外観を模式的に示す図である。なお、図1には、ICチップ10に接続される制御処理部20を模式的に示している。
ICチップ10は、図1に示すように、8個の外部接触端子(端子C1〜端子C8)が設けられている。端子C1及び端子C5は、それぞれ、ICカード1の制御処理部(不図示)のVCCパッド及びGNDパッドに接続されており、内蔵されている制御処理部20に電力を供給する。また、端子C4及び端子C8は、それぞれマイクロコントローラのD+及びD−に接続されている。ICカード1では、この端子C4及び端子C5をUSB(universal serial bus)により規定される通信端子に利用する。端子C2は、リセット(RST)信号が入力される端子であり、端子C3は、クロック(CLK)信号が入力される端子である。また、端子C6は、不揮発性メモリ(例えば、EEPROM)に対するプログラム電圧(Vpp)が供給される端子であり、端子C7は、データが入出力(I/O)される端子である。
また、本実施形態に係るICカード1は、外部装置に挿入されて、外部機器から送信される所定のプログラムを実行処理する機能を有している。
ここで、プログラムの実行処理の概略について説明する。なお、プログラムとは、Javaを代表とするバイトコードを用いて実行されるプログラムを意味する。このようなプログラムは、OS(Operating System)やマイクロプロセッサ(制御処理部)に依存することなく、どのようなプラットフォームでも動作するように設計されている。
特に、Javaで記述されたソースコードは、コンパイル時にJavaバイトコードと呼ばれる中間コードにいったん変換される。この中間コードは、実行時にJava仮想マシン(以下、制御処理部という。)によって、実行するプラットフォームに対応した形式のコード(ネイティブコード)に変換され、実行される。プラットフォーム間の違いは、制御処理部が吸収するので、外部装置は、ICカード1のプラットフォームを意識せずにプログラムをICカード1に送信することができる。なお、Javaを代表とするバイトコードを用いて実行されるプログラムは、実際にはインタプリタで動作するものである。
ここで、ICカード1は、上述したプログラムが実行される場合に、データをメモリに書き込む処理が発生する。具体的には、インタプリタで動作するコードは、制御処理部によって1命令ずつ中間コード又は実行プログラムを解釈しながら実行される。そのため、制御処理部は、コードが以下のようなパターンであった場合、パターン1とパターン3において、メモリAに同じデータxの書き込みを行うことになる。
コード1.メモリAにデータxを書き込む
コード2.メモリBにデータyを読み込む
コード3.メモリAにデータxを書き込む
また、メモリAが書き換え回数に制限のあるEEPROM等の不揮発性メモリの場合、メモリAは、このようなコードが実行されると、製品の寿命が大幅に短くなる恐れがある。
また、コード1.の書き込み処理を制限し、コード3.の書き込み処理のみを実行した場合には、書き込み回数が1/2に低減され、メモリAの製品寿命が倍になる計算になる。
本実施形態に係るICカード1は、特にバイトコードやインタプリタで動作するプログラムにおいて、書換えを予測等することにより、不揮発性メモリに対する書換え回数を制御する機能を有する。
ここで、上述した機能を発揮するための制御処理部20の具体的な構成と動作について詳細に説明する。
制御処理部20は、図2に示すように、不揮発性メモリ21と、第1の実行部22と、コード変換部23と、第2の実行部24を備える。なお、制御処理部20は、ICチップ10の端子C7を介してデータが外部機器から入力され、当該端子C7を介してデータを外部機器に出力する。
不揮発性メモリ21は、データを格納する機能を有しており、電源の供給が無くても格納されているデータを保持することができる。第1の実行部22は、所定の処理を実行する。例えば、第1の実行部22は、電源の供給が行われたときに他のメモリに格納されているOSを読み出し、起動する処理を実行する。
コード変換部23は、所定のプログラミング言語(例えば、Java)で記述されたプログラムを逐次的に解釈し、第1の形式のコードに変換する。
第2の実行部24は、コード変換部23により変換された第1の形式のコードを、第1の実行部22により所定の処理が実行される環境に基づいて第2の形式のコード(ネイティブコード)に変換し、変換後の第2の形式のコードに基づいて所定の処理を実行する。
また、第2の実行部24は、第2の形式のコードに基づいて所定の処理を実行する際に、不揮発性メモリ21の同一のエリアに対して同一のデータを書き込むことを命ずる命令コードが複数個検索された場合、最後の命令コードのみを命令コードとして実行する。
このように構成されることによって、ICカード1は、上述したようなコード1.からコード3.を実行する場合には、コード1.を実行せず、コード3.のみを実行する。したがって、ICカード1は、不揮発性メモリ21への負担を軽減させつつ、所定のプログラミング言語で記述されたプログラムを処理し、所定の動作を実行することができる。
なお、第2の実行部24は、不揮発性メモリ21の同一のエリアに対して同一のデータを書き込むことを命ずる命令コードが複数個検索された場合、最後の命令コードのみを命令コードとして実行しても問題が生じないことを事前に確認する処理を実行しても良い。また、第2の実行部24は、問題が生じない範囲で命令コードの数を低減するような構成であっても、不揮発性メモリ21の寿命を延ばすことができる。
また、ICカード1は、図2に示すように、第2の形式のコードに含まれているコードの中から、不揮発性メモリ21の同一のエリアに対して同一のデータを書き込むことを命ずる命令コードを検索する検索部25を備える構成であっても良い。
このような構成の場合には、第2の実行部24は、第2の形式のコードに基づいて所定の処理を実行する際に、検索部25により命令コードが複数個検索された場合、最後の命令コードのみを命令コードとして実行する。
具体的には、検索部25は、インタプリタの実行時において、書き込み命令が発生した場合に、複数の実行コードの中から命令コードを検索し、同一の書き込み命令が存在するかどうかを検索する。そして、第2の実行部24は、検索部25による検索結果から同様の書き込み命令が複数存在する場合には、同一領域への書き込みであるかどうかを判定し、同一領域への書き込みであり、かつ書き換えずとも問題ないと判断した場合には、その命令コードにしたがって書き換えを実行しない。
このように構成されることによって、ICカード1は、不揮発性メモリ21への負担を軽減させつつ、命令コードの数の低減を動的に行い、所定のプログラミング言語で記述されたプログラムを処理し、所定の動作を実行することができる。
また、検索部25は、第2の形式のコードにおいて、所定のコード数の中から命令コードを検索する。具体的には、検索部25は、第2の形式のコードを100コード先読みして、その100コードの中に当該命令コードが複数含まれているかどうかを検索する。
このように構成されることにより、ICカード1は、全体のスループットが書き込み命令数により低下する可能性を排除して、命令コードの数の低減を動的に行い、所定のプログラミング言語で記述されたプログラムを処理し、所定の動作を実行することができる。
また、検索部25は、第1の形式のコードに含まれているコードの中から、不揮発性メモリ21の同一のエリアに対して同一のデータを書き込むことを命ずる命令コードを検索する構成であっても良い。
このような構成の場合には、ICカード1は、図2に示すように、検索部25により命令コードが複数個検索された場合、最後の命令コード以外の命令コードが含まれないようにコード変換部23により変換された第1の形式のコードを再生成する再生成部26を備える。なお、本実施形態では、再生成部26は、ICカード1の内部に備えられるものとして説明するが、ICカード1の各構成要素と協調して動作する構成であれば良く、例えば、外部に備えられていても良い。
また、第2の実行部24は、再生成部26により第1の形式のコードが再生成された場合、当該再生成された第1の形式のコードを、第1の実行部22により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の第2の形式のコードに基づいて所定の処理を実行する。
具体的には、検索部25は、インタプリタで実行される中間コードを実行前に確認し、不揮発性メモリ21の同一領域への書き換えが複数あるかどうかを確認する。再生成部26は、検索部25によって、不揮発性メモリ21の同一領域への書き換えを命ずる命令コードが複数確認され、そのうち書き換えが低減可能(書き換えずとも結果に変化がない)な場合、書き換え回数を低減した状態の中間コードを再生成する。そして、第2の実行部24は、再生成された中間コードを実行する。
このように構成されることによって、ICカード1は、不揮発性メモリ21への負担を軽減させつつ、命令コードの数の低減を静的に行い、所定のプログラミング言語で記述されたプログラムを処理し、所定の動作を実行することができる。
<実施例>
ここで、実行コードに対する具体的な処理について説明する。なお、以下の実施例では、制御処理部20は、EEPROM(Erasable Programmable ROM)としての不揮発性メモリ21の他、プログラムの格納領域としてのROM27と、ワーキングメモリとしてのRAM28を備えている。
また、ROM27又は不揮発性メモリ21には、コード実行のためのインタプリタ及び実行コードが保持されているものとする。また、実行コードは、インタプリタ上で動作するものであり、不揮発性メモリ21への書き込み処理が存在するコードであるものとする。以下に、実行コードの一例を示す。
コード1.ADD a,a,b //a=a+b
コード2.CMP a,b //a>b?
コード3.BPL LABEL10 //YES:LABEL10へ
コード4.MOV x,a //x=a
コード5.LABEL10:
コード6.MOV a,x //a=x
コード7.SHTL b //b<<1
コード8.ADD a,a,b //a=a+b
コード9.MOV x,a //x=a
コード10.SUB a,x,b //a=x−b
コード11.MOV x,a //x=a
なお、「a」及び「b」は、それぞれRAM28に確保される変数であり、「x」は、不揮発性メモリ21に確保される変数であるとする。ここで、RAM28は、例えば、スタック(stack)により構成されている。
検索部25は、例えば、実行コードの中から「MOV」で示される実行コードを検索する。検索部25は、コード4、コード6、コード9及びコード11を発見する。
ここで、コード4、コード9及びコード11は、不揮発性メモリ21の変数「x」に値「a」を格納し、不揮発性メモリ21を更新することを命ずるコードである。
また、逐次実行するインタプリタの場合、「MOV」で示される実行コード(コード4、コード6及びコード11)を実行すると、「x」に対して3回の書込み処理が発生する(図3を参照)。なお、図3においては、CPUが不揮発性メモリに書き込み処理を実行するとして、模式的に示している。
ところで、「MOV」で示される実行コード(コード4、コード9及びコード11)は、不揮発性メモリ21の同一領域への書き込み命令であり、かつ書き換えずとも問題が生じないものである。
本実施形態に係るICカード1は、このような場合において、前2回の書き込み処理(コード4及びコード9)を実行せず、最後の実行コード(コード11)のみを実行する(図4を参照)。このように構成されることにより、ICカード1は、不揮発性メモリ21への負担を軽減させつつ、命令コードの数の低減を静的又は動的に行い、所定のプログラミング言語で記述されたプログラムを処理し、所定の動作を実行することができる。
なお、本実施例では、実行コードに含まれる「MOV」コマンドのみを低減する対象にしたが、これに限られず他のコマンドであっても良い。
また、第2の実行部24は、前2回の書き込み処理(コード4及びコード9)を実行せず、最後の実行コード(コード11)のみを実行するものとしているが、これに限られない。例えば、第2の実行部24と不揮発性メモリ21との間に不揮発性メモリ21に書き込み処理を実行する書込処理部を備える構成であっても良い。
このような構成の場合には、第2の実行部24は、書込処理部を介して不揮発性メモリ21に書き込み処理を命令する。書込処理部は、例えば、上述の実施例によれば、第2の実行部24から命令される3回の書き込み処理に対して、前2回の書き込み処理(コード4及びコード9)を実行せず、最後の実行コード(コード11)のみを実行する。
1 ICカード
10 ICチップ
20 制御処理部
21 不揮発性メモリ
22 第1の実行部
23 コード変換部
24 第2の実行部
25 検索部
26 再生成部
27 ROM
28 RAM

Claims (6)

  1. データを格納する不揮発性メモリと、
    所定の処理を実行する第1の実行部と、
    所定のプログラミング言語で記述されたプログラムを逐次的に解釈し、第1の形式のコードに変換するコード変換部と、
    前記コード変換部により変換された前記第1の形式のコードを、前記第1の実行部により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の前記第2の形式のコードに基づいて所定の処理を実行する第2の実行部と、
    前記第2の形式のコードに含まれているコードの中から、前記不揮発性メモリの同一のエリアに対して同一のデータを書き込むことを命ずる命令コードを検索する検索部と、を備え、
    前記第2の実行部は、前記第2の形式のコードに基づいて所定の処理を実行する際に、前記検索部により検索された命令コードが複数個検索され、かつ前記検索された命令コードによって書き込まなくてもよいと判断した場合、前記検索された命令コードのうちの最後の命令コードのみを命令コードとして実行するICチップ。
  2. 前記検索部は、前記第2の形式のコードにおいて、所定のコード数の中から前記命令コードを検索する請求項記載のICチップ。
  3. データを格納する不揮発性メモリと、
    所定の処理を実行する第1の実行部と、
    所定のプログラミング言語で記述されたプログラムを逐次的に解釈し、第1の形式のコードに変換するコード変換部と、
    前記コード変換部により変換された前記第1の形式のコードを、前記第1の実行部により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の前記第2の形式のコードに基づいて所定の処理を実行する第2の実行部と、
    前記第1の形式のコードに含まれているコードの中から、前記不揮発性メモリの同一のエリアに対して同一のデータを書き込むことを命ずる命令コードを検索する検索部と、
    前記検索部により検索された命令コードが複数個検索され、かつ検索された命令コードによって書き込まなくてもよいと判断した場合、前記検索された命令コードのうちの最後の命令コード以外の命令コードが含まれないように前記コード変換部により変換された前記第1の形式のコードを再生成する再生成部を備え、
    前記第2の実行部は、前記再生成部により前記第1の形式のコードが再生成された場合、当該再生成された第1の形式のコードを、前記第1の実行部により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の前記第2の形式のコードに基づいて所定の処理を実行するICチップ。
  4. 請求項1からまでのいずれか1項に記載のICチップを備えるICカード。
  5. 所定のプログラミング言語で記述されたプログラムを逐次的に解釈し、第1の形式のコードに変換するコード変換工程と、
    前記コード変換工程により変換された前記第1の形式のコードを、所定の処理を実行する第1の実行部により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の前記第2の形式のコードに基づいて所定の処理を第2の実行部により実行する実行工程と、
    前記第2の形式のコードに含まれているコードの中から、データを格納する不揮発性メモリの同一のエリアに対して同一のデータを書き込むことを命ずる命令コードを検索する検索部により検索する検索工程と、を備え、
    前記実行工程は、前記第2の形式のコードに基づいて所定の処理を実行する際に、前記検索工程により検索された命令コードが複数個検索され、かつ前記検索された命令コードによって書き込まなくてもよいと判断した場合、前記検索された命令コードのうちの最後の命令コードのみを命令コードとして実行するICチップの制御方法。
  6. コンピュータに、
    所定のプログラミング言語で記述されたプログラムを逐次的に解釈し、第1の形式のコードに変換するコード変換工程と、
    前記コード変換工程により変換された前記第1の形式のコードを、所定の処理を実行する第1の実行部により所定の処理が実行される環境に基づいて第2の形式のコードに変換し、変換後の前記第2の形式のコードに基づいて所定の処理を第2の実行部に実行させる実行工程と、
    前記第2の形式のコードに含まれているコードの中から、データを格納する不揮発性メモリの同一のエリアに対して同一のデータを書き込むことを命ずる命令コードを検索する検索部により検索させる検索工程とを行わせ、
    前記実行工程は、前記第2の形式のコードに基づいて所定の処理を実行する際に、前記検索工程により検索された命令コードが複数個検索され、かつ前記検索された命令コードによって書き込まなくてもよいと判断した場合、前記検索された命令コードのうちの最後の命令コードのみを命令コードとして実行する制御プログラム。
JP2010047558A 2010-03-04 2010-03-04 Icチップ、icカード、制御方法及び制御プログラム Active JP5454232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010047558A JP5454232B2 (ja) 2010-03-04 2010-03-04 Icチップ、icカード、制御方法及び制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010047558A JP5454232B2 (ja) 2010-03-04 2010-03-04 Icチップ、icカード、制御方法及び制御プログラム

Publications (2)

Publication Number Publication Date
JP2011181049A JP2011181049A (ja) 2011-09-15
JP5454232B2 true JP5454232B2 (ja) 2014-03-26

Family

ID=44692452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010047558A Active JP5454232B2 (ja) 2010-03-04 2010-03-04 Icチップ、icカード、制御方法及び制御プログラム

Country Status (1)

Country Link
JP (1) JP5454232B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02282885A (ja) * 1989-04-25 1990-11-20 Matsushita Electric Ind Co Ltd 携帯可能データ記憶担体
JPH06348592A (ja) * 1993-06-10 1994-12-22 Hitachi Ltd ライトバッファ制御方式
JP2002536712A (ja) * 1999-01-28 2002-10-29 エーティーアイ インターナショナル エスアールエル 第2のアーキテクチャのコンピュータにおける第1のコンピュータアーキテクチャ用プログラムの実行
US6591389B1 (en) * 1999-01-29 2003-07-08 Lucent Technologies Inc. Testing system for circuit board self-test
JP2004334744A (ja) * 2003-05-12 2004-11-25 Toshiba Corp 携帯可能電子媒体の発行システム及び発行方法と携帯可能電子媒体
JP4323304B2 (ja) * 2003-12-17 2009-09-02 株式会社エヌ・ティ・ティ・ドコモ アプリケーション識別方法および通信端末
JP2005353020A (ja) * 2004-06-08 2005-12-22 Yellow Soft:Kk コンピュータプログラムのシミュレーション方式
JP5406178B2 (ja) * 2008-04-16 2014-02-05 パナソニック株式会社 再生装置、再生方法、プログラム
JP5200664B2 (ja) * 2008-05-28 2013-06-05 大日本印刷株式会社 メモリの内容を改竄する故障攻撃の検知方法、セキュリティデバイス及びコンピュータプログラム

Also Published As

Publication number Publication date
JP2011181049A (ja) 2011-09-15

Similar Documents

Publication Publication Date Title
EP3358465B1 (en) In-vehicle control device, program update system, and program update software
CN109062827B (zh) 闪存控制装置、闪存控制系统以及闪存控制方法
JP2005222228A (ja) メモリカード及び半導体装置
JP4632666B2 (ja) コンパイラ生成プログラムコードの最適化
CN101334737A (zh) 一种嵌入式设备的启动或复位方法
US10445074B2 (en) Method of optimally compiling PLC command
JP2012234482A (ja) 記憶制御装置及びその制御方法、並びにプログラム
JP5454232B2 (ja) Icチップ、icカード、制御方法及び制御プログラム
US7644247B2 (en) System controller for flash memory
TWI718516B (zh) 用於快閃記憶體中保護已抹除區塊的寫入管理機制
JP2009075797A (ja) 携帯可能電子装置
JP2007299249A (ja) Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法
JP4929379B2 (ja) 半導体記憶装置及びデータ書き込み読み出し方法
JP2008065725A (ja) Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法
JP2010020416A (ja) データ転送方法およびデータ転送装置
KR100745256B1 (ko) 임베디드 시스템에서의 코드 오버레이 방법
KR101548960B1 (ko) 가상 플랫폼을 이용한 프로그램 작성과 디버깅 방법 및 장치
KR20100059666A (ko) 비휘발성 메모리 장치
JP6447219B2 (ja) 電子情報記憶媒体、アプリケーション置換方法、プログラム、及びicカード
TWI771854B (zh) 用於快閃記憶體中保護已抹除區塊的寫入管理機制
JP2011108161A (ja) 情報処理装置
JP2009104430A (ja) フラッシュディスク装置
JP5492172B2 (ja) 携帯可能電子装置、icカードおよびicモジュール
JP2004185290A (ja) フラッシュメモリに対するリード・ライト方法
JP5983316B2 (ja) 制御システム及びソフトウェア書き替え方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

R150 Certificate of patent or registration of utility model

Ref document number: 5454232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150