JP2002534790A - 垂直集積された磁気メモリ - Google Patents
垂直集積された磁気メモリInfo
- Publication number
- JP2002534790A JP2002534790A JP2000592833A JP2000592833A JP2002534790A JP 2002534790 A JP2002534790 A JP 2002534790A JP 2000592833 A JP2000592833 A JP 2000592833A JP 2000592833 A JP2000592833 A JP 2000592833A JP 2002534790 A JP2002534790 A JP 2002534790A
- Authority
- JP
- Japan
- Prior art keywords
- hall effect
- metal
- magnetic
- magnetic structure
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Liquid Crystal (AREA)
- Magnetic Heads (AREA)
- Magnetic Record Carriers (AREA)
Abstract
(57)【要約】
【課題】 垂直統合された磁気メモリを提供する
【解決手段】 サブストレート上に形づくられた閉ループ磁性構造と、サブストレート上の前記閉じたループ磁性構造内にを形成された半導体とを有するホール効果メモリー。
Description
発明の背景 本発明は、記憶装置に付随する。 Ｐａｒｔｉｃｕｌａｒｌｙ‖それが、不揮発性の記憶装置、その他に付随する‖
特に本発明品が、ホール効果検知を持つ磁気記憶装置と関係づける。 関連した技術は、ｍｉｃｒｏｍａｃｈｉｎｅｄされた固体物理の、垂直静索メモ
リーセルである本Ｈａｌｌ−ｔｙｐｅデバイスを知らせなく見える。 他の著者は、高い信号に至るキャリヤー飽和速度制度における操作を発見しなか
った。 本デバイスは、ｌｏｗｐｏｗｅｒ消費量を持つ高い信頼性と良好な高い信号メモ
リーを有する。 関連した技術は、同じく高密度を有している集積回路上の垂直に組み立てられた
磁気記憶装置を示すように見えない。 発明の要約 ＳＵＭＭＡＲＹ ＯＦ ＴＨＥ ＩＮＶＥＮＴＩＯＮ Ｔｈｅ本発明は、Ｈａｉ
ｌ結果検知か読み取りを持つ垂直に集中磁気記憶装置（ＶＩＭＭ）である。 それは、チップの上で集積化された縦型の構造であるほとんど囲まれた磁路を持
つ強磁性の構造を有する。 それが磁界の面前で電流を実施しているとき、ホール効果は半導体の内側の電気
の電圧の開設である。 ホール電圧を引き起こして、この電子（的）現場は、電子（的）キャリヤーを本
半導体の一方の方に押す。 Ｈａｉｌ電圧は、応用磁界と本電流への比例項である。 信号、あるいは、 ホール効果の電圧は、方程式ＶＨ ＝ ｅ Ｖ字ｘ高レベルによって象徴される
ことができる。 Ｖ字が、ある 本電子とｅの速度は、本電子の充電である。 高レベルは、本磁界である。 ホール電圧の測定が、半導体デバイス内部の装置体積につき電流・キャリヤーの
ナンバーを決定するために中古であることができる、そのうえ‖本キャリヤーが
、確実にまたは否定的に詰められるどうか。 各メモリーセルは、強いホール効果のための高い強さを有する閉じた磁界を有す
る。 本磁石は、閉ループ（強力な再生可能な磁石）である。 そのようなセルの記憶アレイは、それにおける読みとられた電流を短い時間引張
る少しのセル必要だけしか本情報を読みとることを要求しなかった小さなパワー
を用いる。 本メモリーのけい素チップ・インプリメンテーションが、１つの実施例である、
ここで、本電子を飽和させることを要求された現場は、過多なパワーなしで成し
遂げられることができる。 本セルのインプリメンテーションが、ガリウム砒素において同じくインジウム砒
化ガリウム（燐化インジウム）であることができる‖砒化インジウムその他、け
い素より低い飽和現場を有する。 ガリウム砒素インプリメンテーションは、下で記載されて、本発明品のための最
高のアプローチである。 強力な差動の電流読出しが、ある。 高い電子速度が最前の結果となるように達成されることができる飽和電界で、ホ
ール記憶装置の操作は、電子速度の上で電界グラフ対示されることができるホー
ル効果である。 電子速度飽和領域における操作は、低消費電力で高い読出し信号を現す。 本デバイスの同心のｃｒｏｓｓｅｃｔｉｏｎは、低消費電力書込みを考慮に入れ
る。 これらのメモリーセルの高密度は、サブストレート上のセルの縦型の構造と統合
のためになしとげられる。 各セルのサイズは、ｔｅｎｍｉｃｒｏｎ正方形と同じくらい小さくなることがで
きる。 このサイズは、１センチメートルの正方形のチップ上の最高１０００万のセルを
容認する。 匹敵する従来技術と関連する発明品の特長は、より高いキャリヤー速度、より強
い磁界と強力な磁気の回路設計である。 これらの特長が、よりよくてより信頼できる信号のために、不毛な否定を提供す
る、ｈａｌｆ〜ｃｕｒｒｅｎｔｓから磁界の方向を変えるために電流を支持する
２つの伝導性のラインのうちの１つから、書込みモードの中をはうように進みな
さい。 Ｊｆ本セルが、アドレス指定を行われていない、従来技術デバイスにおける磁界
を弱めることができる１つのラインにおける電流が、あることができる。 その縦型の構造と閉ループ磁気回路のため、そのような半分−電流は本セルに影
響を及ぼさない。 半分−セレクト・ライト電流は、信頼性問題に至るｈａｌｆｓｅｌｅｃｔｅｄさ
れたセルにおける磁化かドメインのクリープを引き起こす。 閉じた磁性ループは、そのようなクリープを防ぐ。 引張っているタイルの簡単なＤＥＳＬＣＲＷＴＩＯＮ 実施形態に関する記述 図１ａおよび１ｂはそして、ホール効果メモリーセル１０の横断面を示す。 ガリウム砒素サブストレート１１は、結果としてｎ−ガリウム砒素となる、高エ
ネルギー有する少量のシリコンイオンを注入された部分１２を有する。 サブストレートは、結果としてｎ＋ガリウム砒素となる、低から中間エネルギ
ーを有する非常に多くのシリコンイオンが注入された部分１４を、部分１２の上
部に有する。代わりに、ｎ−とｎ＋層は、分子線エピタキシか他の任意の結晶の
成長方法で成長されうる。メサ１３および１４は、ｎ＋層からエッチングされる
。部分１４は、ホール素子を構成する。絶縁注入１５は、陽子か酸素イオン注入
により形づくられる。オームの金属層１６は、メサ１３の上で形づくられる。オ
ームの層１６は、相互接続金属１７を介して、その上に形成される。金属１７の
ような金属１８は、メサ１４上で形成されるが、ショットキー・プラグとしての
機能する。相互接続の上で１７を介して形成されるのは第１の電導性金属１９（
金属１）である。別の電導性金属２０（金属１）は、ショットキー・プラグ１８
の上にさらに形成される。相互接続２１を介する金属は第１の金属１９の上に形
成される。第２の導電性金属３０は相互接続２１を介して金属の上に形成される
。 ２番目の窒素化合物誘電体膜２３が、メサ１３および１４の側面スロープの上で
形成される。メサ１３および１４の間で形成されるのは、低磁石部分２６、２７
である。 磁石部分２６、２７の上に形成されるのは、それぞれ、垂直電磁石部分２５、２
８である。図１ｂにおいて示されるように、第２の導電性金属３０（金属２）は
、２１を通して相互接続してに形成される。金属３０は図１ｂに示されるように
、メサ１４への完全な接続のためにメサ１３に真直接に行き着く。対応する第２
導電金属（金属２）は、導電性金属３０として同じレベルで磁石部分２５と２８
の間に形成される。 金属１および金属２は、典型的に金でできている。磁石部分２５および２８の間
に残留ボイドを満たす、誘電体２９により、２番目の金属３１は、第１の金属２
０からサスペンドされる。形成されブリッジしている垂直電磁石部分２５、２８
は、トップ磁石部分２４である。誘電体３２は、層１６、１７、１９、２１、３
０とスタック垂直電磁石部分２８の間のボイドを満たす。 同じく、誘電体３２は層１６、１７、１９、２１、３０のスタックと近隣セルの
垂直磁石の反対側にさらに満たされている。さらに誘電体３２は、垂直電磁石部
分２５と別の近隣セルの層のスタックの間に、さらに満たされる。層３０のトッ
プは露出されているので、テスト目的のために接点はプローブで層３０になされ
得る。誘電体材料２９および３２は二酸化珪素、窒化シリコンか同様の材料のの
複合の層から構成されて得る。 磁性部分２４、２５、２６、２７、２８は、磁界（Ｈ）３３のほとんど閉じた
パスを提供する。磁界３３の方向（すなわち、時計回り）は、デジタル「１」信
号などのメモリーセル１０での情報を示す。このように、磁界３３の逆時計回り
方向は、数字の「０」信号を示す。磁界３３は、メモリーセル１０を読む際の援
助するホール効果を得るために、ｎ＋ガリウム砒素１４を通り抜ける。電流（Ｉ
）３４は、図２のトップ図に示すようにブリッジのようなメサ１４を通って、磁
石部分２６、２７の間を磁界３３に垂直に流れる。この相互作用は、場３３の方
向と電流３４に垂直な方向の半導体１４を跨いだ電圧差（ＶＨＴ−ＶＨＢ）であ
るホール効果をもたらす。ＶＨＴは、メサ１４とショットキープラグ１８の境界
でのメサ１４におけるトップ・ホール電圧である。ＶＨＢは、メサ１４とｎ−ガ
リウム砒素半導体１２の境界で、メサ１４におけるボトム・ホール電圧である。
このホール効果作用の側面図は、同じく図３ａと３ｂにおける側面横断面図で図
示される。図３ａと３ｂは、それぞれ、磁性ループ内部の本ループの金属３１を
示す。磁界の方向が逆にされるならば、ホール効果電圧の極性が変えられる。 図４ａは、書込みと読取りライン、ワイヤまたは金属を有するメモリーセルの
アレイ３７を示す。セル１０の読取りか書込みのために、ライン２０（金属１）
およびライン３１（金属２）はそのセルを選ぶ。全ての垂直ラインは金属１で、
全水平ラインは金属２である。ちょうど１つの金属１と１つの金属２は、アレイ
３７における任意のセルでもの選択をもたらしうる。書込みモードの場合、すな
わち磁界３３の方向を確立するために、半電流はは、ライン２０、３１に適用さ
れる。これらのラインは、セル１０で相交わり、ともに、磁界３３の方向を確立
するために全電流の効果を提供する。ライン２０および３１における電流の方向
は、場３３の方向を決定する。セル３５、３６は、ライン２０および３１から半
電流を受ける。しかし、セル３５、３６がセル１０のように閉じた磁性ループ設
計を有するため、磁化またはドメインのクリープ２関係はない。図４ｂは、ショ
ットキーダイオード選択グリッド５０を示す。 感知モードにおいて、ライン２０（金属１）とライン３１（金属２）は、セル
１０を選ぶ。金属１と金属２は、アレイ３７における任意の特定セルを選ぶこと
ができる。 電流は、アレイ３７の検知モードにおいて適用されない。その代わりに、例えば
電圧が状態（すなわち、「１」または「０」）を決定するために検出される。金
属１（ライン２０）は、セル１０内部でショットキープラグ１８を通してホール
・トップ電圧（ＶＨＴ）を感知することができるように接続される。金属２（ラ
イン３１）は、セル１０内部で、ホールボトム電圧（ＶＨＢ）を感知することが
できるように接続される。これらのホール電圧の大きさと極性は、サブストレー
ト１１かシステム・グラウンドまたは基準電圧と比較して決定可能である。これ
らの電圧（ＶＨＴ−ＶＨＢ）の差はセル１０の状態を示す。検知の同じ原理は、
アレイ３７の他のセルに適用される。 図ＩａとＩｂにおいて、磁石部分２５、２６、２７、そして、２８は、軟磁性
体から成る。磁石部分２４は、硬い磁性体から成る。ライン２０と３１からの半
電流りより変化が発生されるまで磁石部分２４は、磁界３３の方向を保持する磁
気回路の部分である。磁石部分２４は、セル１０の非揮発性を確実にする。金属
部分２４はセル１０の不揮発正を確保する。金属３１は、図１２示すように磁気
ループの中、またはループ図１ｂ２示されるようにその外側にある。 図５は、硬い磁性体か軟かい材料であることを図で示すヒステリシスループ４０
の表示である。ｘ−軸に沿って磁化力を表す磁化力Ｈがある。ｙ−軸に沿ったＢ
は、磁束密度を表す。曲がり相互接続４１、４２は、磁性体の保磁力Ｈｃを表す
。抗磁力は、エルステッドにおいて測定される。 エルステッドは本輝度への真空における磁界と磁界強度同等の物のＣ．Ｇ．Ｓ．
単位系の電磁単位であるここで、単位磁極は本現場の方向に１つのダインの機械
のフォースを経験する。 曲線共通部分演算４３は、本磁性体の磁界の強さを象徴する。 抗磁力１０未満のエルステッドを有している磁性体は軟かいとみなされる、そし
て、それらの１０を超えるのエルステッドは硬いとみなされる。 軟かい磁石部分（２６）２５。２７と２８が、だいたい１つのエルステッドの威
圧的な現場フォースを有する。 しかし、硬い磁石部分２４は、だいたい３０のエルステッドのフォースを有する
。 部分２４は、セル１０のための情報を保持する。 磁性ループのこれらの価値は、メモリーセル１０の高い信号と信頼性の準備をす
る。 上で注意されるように、ホール効果信号は方程式ボルトアンペアによって与えら
れる、ｅ Ｖ字ｘｌｉ。 ＩＩ フィールドとｅが本充電である磁性が、本電子である。 Ｖ字は、本電子の速度である。 それほど最大の電子速度は、セル１０の検知における最適のホール効果にとって
重要である。 最適のホール効果は、検知へのより大きなＶＨＴ−ＶＨＢきっかけの準備をする
。 ｓｉｌｉｃｏｎ傭ａｓｅｄメモリーセルのために、電子のための飽和速度は、Ｖ
ｓによって示される。Ｃｕｒｖｅ ３９が、けい素のための電界対電子速度であ
る。 領域３８は、Ｖ〜に対応する電界絶対値を示す。Ｃｕｒｖｅ ４４が、砒化ガリ
ウム（ガリウム砒素）のための電界対電子速度である。 Ｖ０は、ガリウム砒素のための電子の飽和速度を示す。 領域４５は、Ｖ０に対応する電界絶対値を示す。Ａｓが、見られることができる
、ガリウム砒素はより高い飽和のためにけい素より少ない電界のための電子速度
を提供する。 再び、最も、最大のＨａｉｌ結果のための高い可能な電子速度とこのように低い
消費電力高性能で素晴らしい信頼性のための読取り電圧の最小量（数）の量を備
えている読出し信号は、より望ましい。 Ｃｃｌｉ １０と結果として生ずるアレイは、いろいろな拡張システムか短縮ア
レイを大きな詳細において現在記載されなくさることができる。 すべての可能な実施例も置換を記載するというわけではないことは本発明品とそ
の長所をそこなわないか、最小にしない、あるいは、ここで開示されるように、
元気づけなさい。
特に本発明品が、ホール効果検知を持つ磁気記憶装置と関係づける。 関連した技術は、ｍｉｃｒｏｍａｃｈｉｎｅｄされた固体物理の、垂直静索メモ
リーセルである本Ｈａｌｌ−ｔｙｐｅデバイスを知らせなく見える。 他の著者は、高い信号に至るキャリヤー飽和速度制度における操作を発見しなか
った。 本デバイスは、ｌｏｗｐｏｗｅｒ消費量を持つ高い信頼性と良好な高い信号メモ
リーを有する。 関連した技術は、同じく高密度を有している集積回路上の垂直に組み立てられた
磁気記憶装置を示すように見えない。 発明の要約 ＳＵＭＭＡＲＹ ＯＦ ＴＨＥ ＩＮＶＥＮＴＩＯＮ Ｔｈｅ本発明は、Ｈａｉ
ｌ結果検知か読み取りを持つ垂直に集中磁気記憶装置（ＶＩＭＭ）である。 それは、チップの上で集積化された縦型の構造であるほとんど囲まれた磁路を持
つ強磁性の構造を有する。 それが磁界の面前で電流を実施しているとき、ホール効果は半導体の内側の電気
の電圧の開設である。 ホール電圧を引き起こして、この電子（的）現場は、電子（的）キャリヤーを本
半導体の一方の方に押す。 Ｈａｉｌ電圧は、応用磁界と本電流への比例項である。 信号、あるいは、 ホール効果の電圧は、方程式ＶＨ ＝ ｅ Ｖ字ｘ高レベルによって象徴される
ことができる。 Ｖ字が、ある 本電子とｅの速度は、本電子の充電である。 高レベルは、本磁界である。 ホール電圧の測定が、半導体デバイス内部の装置体積につき電流・キャリヤーの
ナンバーを決定するために中古であることができる、そのうえ‖本キャリヤーが
、確実にまたは否定的に詰められるどうか。 各メモリーセルは、強いホール効果のための高い強さを有する閉じた磁界を有す
る。 本磁石は、閉ループ（強力な再生可能な磁石）である。 そのようなセルの記憶アレイは、それにおける読みとられた電流を短い時間引張
る少しのセル必要だけしか本情報を読みとることを要求しなかった小さなパワー
を用いる。 本メモリーのけい素チップ・インプリメンテーションが、１つの実施例である、
ここで、本電子を飽和させることを要求された現場は、過多なパワーなしで成し
遂げられることができる。 本セルのインプリメンテーションが、ガリウム砒素において同じくインジウム砒
化ガリウム（燐化インジウム）であることができる‖砒化インジウムその他、け
い素より低い飽和現場を有する。 ガリウム砒素インプリメンテーションは、下で記載されて、本発明品のための最
高のアプローチである。 強力な差動の電流読出しが、ある。 高い電子速度が最前の結果となるように達成されることができる飽和電界で、ホ
ール記憶装置の操作は、電子速度の上で電界グラフ対示されることができるホー
ル効果である。 電子速度飽和領域における操作は、低消費電力で高い読出し信号を現す。 本デバイスの同心のｃｒｏｓｓｅｃｔｉｏｎは、低消費電力書込みを考慮に入れ
る。 これらのメモリーセルの高密度は、サブストレート上のセルの縦型の構造と統合
のためになしとげられる。 各セルのサイズは、ｔｅｎｍｉｃｒｏｎ正方形と同じくらい小さくなることがで
きる。 このサイズは、１センチメートルの正方形のチップ上の最高１０００万のセルを
容認する。 匹敵する従来技術と関連する発明品の特長は、より高いキャリヤー速度、より強
い磁界と強力な磁気の回路設計である。 これらの特長が、よりよくてより信頼できる信号のために、不毛な否定を提供す
る、ｈａｌｆ〜ｃｕｒｒｅｎｔｓから磁界の方向を変えるために電流を支持する
２つの伝導性のラインのうちの１つから、書込みモードの中をはうように進みな
さい。 Ｊｆ本セルが、アドレス指定を行われていない、従来技術デバイスにおける磁界
を弱めることができる１つのラインにおける電流が、あることができる。 その縦型の構造と閉ループ磁気回路のため、そのような半分−電流は本セルに影
響を及ぼさない。 半分−セレクト・ライト電流は、信頼性問題に至るｈａｌｆｓｅｌｅｃｔｅｄさ
れたセルにおける磁化かドメインのクリープを引き起こす。 閉じた磁性ループは、そのようなクリープを防ぐ。 引張っているタイルの簡単なＤＥＳＬＣＲＷＴＩＯＮ 実施形態に関する記述 図１ａおよび１ｂはそして、ホール効果メモリーセル１０の横断面を示す。 ガリウム砒素サブストレート１１は、結果としてｎ−ガリウム砒素となる、高エ
ネルギー有する少量のシリコンイオンを注入された部分１２を有する。 サブストレートは、結果としてｎ＋ガリウム砒素となる、低から中間エネルギ
ーを有する非常に多くのシリコンイオンが注入された部分１４を、部分１２の上
部に有する。代わりに、ｎ−とｎ＋層は、分子線エピタキシか他の任意の結晶の
成長方法で成長されうる。メサ１３および１４は、ｎ＋層からエッチングされる
。部分１４は、ホール素子を構成する。絶縁注入１５は、陽子か酸素イオン注入
により形づくられる。オームの金属層１６は、メサ１３の上で形づくられる。オ
ームの層１６は、相互接続金属１７を介して、その上に形成される。金属１７の
ような金属１８は、メサ１４上で形成されるが、ショットキー・プラグとしての
機能する。相互接続の上で１７を介して形成されるのは第１の電導性金属１９（
金属１）である。別の電導性金属２０（金属１）は、ショットキー・プラグ１８
の上にさらに形成される。相互接続２１を介する金属は第１の金属１９の上に形
成される。第２の導電性金属３０は相互接続２１を介して金属の上に形成される
。 ２番目の窒素化合物誘電体膜２３が、メサ１３および１４の側面スロープの上で
形成される。メサ１３および１４の間で形成されるのは、低磁石部分２６、２７
である。 磁石部分２６、２７の上に形成されるのは、それぞれ、垂直電磁石部分２５、２
８である。図１ｂにおいて示されるように、第２の導電性金属３０（金属２）は
、２１を通して相互接続してに形成される。金属３０は図１ｂに示されるように
、メサ１４への完全な接続のためにメサ１３に真直接に行き着く。対応する第２
導電金属（金属２）は、導電性金属３０として同じレベルで磁石部分２５と２８
の間に形成される。 金属１および金属２は、典型的に金でできている。磁石部分２５および２８の間
に残留ボイドを満たす、誘電体２９により、２番目の金属３１は、第１の金属２
０からサスペンドされる。形成されブリッジしている垂直電磁石部分２５、２８
は、トップ磁石部分２４である。誘電体３２は、層１６、１７、１９、２１、３
０とスタック垂直電磁石部分２８の間のボイドを満たす。 同じく、誘電体３２は層１６、１７、１９、２１、３０のスタックと近隣セルの
垂直磁石の反対側にさらに満たされている。さらに誘電体３２は、垂直電磁石部
分２５と別の近隣セルの層のスタックの間に、さらに満たされる。層３０のトッ
プは露出されているので、テスト目的のために接点はプローブで層３０になされ
得る。誘電体材料２９および３２は二酸化珪素、窒化シリコンか同様の材料のの
複合の層から構成されて得る。 磁性部分２４、２５、２６、２７、２８は、磁界（Ｈ）３３のほとんど閉じた
パスを提供する。磁界３３の方向（すなわち、時計回り）は、デジタル「１」信
号などのメモリーセル１０での情報を示す。このように、磁界３３の逆時計回り
方向は、数字の「０」信号を示す。磁界３３は、メモリーセル１０を読む際の援
助するホール効果を得るために、ｎ＋ガリウム砒素１４を通り抜ける。電流（Ｉ
）３４は、図２のトップ図に示すようにブリッジのようなメサ１４を通って、磁
石部分２６、２７の間を磁界３３に垂直に流れる。この相互作用は、場３３の方
向と電流３４に垂直な方向の半導体１４を跨いだ電圧差（ＶＨＴ−ＶＨＢ）であ
るホール効果をもたらす。ＶＨＴは、メサ１４とショットキープラグ１８の境界
でのメサ１４におけるトップ・ホール電圧である。ＶＨＢは、メサ１４とｎ−ガ
リウム砒素半導体１２の境界で、メサ１４におけるボトム・ホール電圧である。
このホール効果作用の側面図は、同じく図３ａと３ｂにおける側面横断面図で図
示される。図３ａと３ｂは、それぞれ、磁性ループ内部の本ループの金属３１を
示す。磁界の方向が逆にされるならば、ホール効果電圧の極性が変えられる。 図４ａは、書込みと読取りライン、ワイヤまたは金属を有するメモリーセルの
アレイ３７を示す。セル１０の読取りか書込みのために、ライン２０（金属１）
およびライン３１（金属２）はそのセルを選ぶ。全ての垂直ラインは金属１で、
全水平ラインは金属２である。ちょうど１つの金属１と１つの金属２は、アレイ
３７における任意のセルでもの選択をもたらしうる。書込みモードの場合、すな
わち磁界３３の方向を確立するために、半電流はは、ライン２０、３１に適用さ
れる。これらのラインは、セル１０で相交わり、ともに、磁界３３の方向を確立
するために全電流の効果を提供する。ライン２０および３１における電流の方向
は、場３３の方向を決定する。セル３５、３６は、ライン２０および３１から半
電流を受ける。しかし、セル３５、３６がセル１０のように閉じた磁性ループ設
計を有するため、磁化またはドメインのクリープ２関係はない。図４ｂは、ショ
ットキーダイオード選択グリッド５０を示す。 感知モードにおいて、ライン２０（金属１）とライン３１（金属２）は、セル
１０を選ぶ。金属１と金属２は、アレイ３７における任意の特定セルを選ぶこと
ができる。 電流は、アレイ３７の検知モードにおいて適用されない。その代わりに、例えば
電圧が状態（すなわち、「１」または「０」）を決定するために検出される。金
属１（ライン２０）は、セル１０内部でショットキープラグ１８を通してホール
・トップ電圧（ＶＨＴ）を感知することができるように接続される。金属２（ラ
イン３１）は、セル１０内部で、ホールボトム電圧（ＶＨＢ）を感知することが
できるように接続される。これらのホール電圧の大きさと極性は、サブストレー
ト１１かシステム・グラウンドまたは基準電圧と比較して決定可能である。これ
らの電圧（ＶＨＴ−ＶＨＢ）の差はセル１０の状態を示す。検知の同じ原理は、
アレイ３７の他のセルに適用される。 図ＩａとＩｂにおいて、磁石部分２５、２６、２７、そして、２８は、軟磁性
体から成る。磁石部分２４は、硬い磁性体から成る。ライン２０と３１からの半
電流りより変化が発生されるまで磁石部分２４は、磁界３３の方向を保持する磁
気回路の部分である。磁石部分２４は、セル１０の非揮発性を確実にする。金属
部分２４はセル１０の不揮発正を確保する。金属３１は、図１２示すように磁気
ループの中、またはループ図１ｂ２示されるようにその外側にある。 図５は、硬い磁性体か軟かい材料であることを図で示すヒステリシスループ４０
の表示である。ｘ−軸に沿って磁化力を表す磁化力Ｈがある。ｙ−軸に沿ったＢ
は、磁束密度を表す。曲がり相互接続４１、４２は、磁性体の保磁力Ｈｃを表す
。抗磁力は、エルステッドにおいて測定される。 エルステッドは本輝度への真空における磁界と磁界強度同等の物のＣ．Ｇ．Ｓ．
単位系の電磁単位であるここで、単位磁極は本現場の方向に１つのダインの機械
のフォースを経験する。 曲線共通部分演算４３は、本磁性体の磁界の強さを象徴する。 抗磁力１０未満のエルステッドを有している磁性体は軟かいとみなされる、そし
て、それらの１０を超えるのエルステッドは硬いとみなされる。 軟かい磁石部分（２６）２５。２７と２８が、だいたい１つのエルステッドの威
圧的な現場フォースを有する。 しかし、硬い磁石部分２４は、だいたい３０のエルステッドのフォースを有する
。 部分２４は、セル１０のための情報を保持する。 磁性ループのこれらの価値は、メモリーセル１０の高い信号と信頼性の準備をす
る。 上で注意されるように、ホール効果信号は方程式ボルトアンペアによって与えら
れる、ｅ Ｖ字ｘｌｉ。 ＩＩ フィールドとｅが本充電である磁性が、本電子である。 Ｖ字は、本電子の速度である。 それほど最大の電子速度は、セル１０の検知における最適のホール効果にとって
重要である。 最適のホール効果は、検知へのより大きなＶＨＴ−ＶＨＢきっかけの準備をする
。 ｓｉｌｉｃｏｎ傭ａｓｅｄメモリーセルのために、電子のための飽和速度は、Ｖ
ｓによって示される。Ｃｕｒｖｅ ３９が、けい素のための電界対電子速度であ
る。 領域３８は、Ｖ〜に対応する電界絶対値を示す。Ｃｕｒｖｅ ４４が、砒化ガリ
ウム（ガリウム砒素）のための電界対電子速度である。 Ｖ０は、ガリウム砒素のための電子の飽和速度を示す。 領域４５は、Ｖ０に対応する電界絶対値を示す。Ａｓが、見られることができる
、ガリウム砒素はより高い飽和のためにけい素より少ない電界のための電子速度
を提供する。 再び、最も、最大のＨａｉｌ結果のための高い可能な電子速度とこのように低い
消費電力高性能で素晴らしい信頼性のための読取り電圧の最小量（数）の量を備
えている読出し信号は、より望ましい。 Ｃｃｌｉ １０と結果として生ずるアレイは、いろいろな拡張システムか短縮ア
レイを大きな詳細において現在記載されなくさることができる。 すべての可能な実施例も置換を記載するというわけではないことは本発明品とそ
の長所をそこなわないか、最小にしない、あるいは、ここで開示されるように、
元気づけなさい。
【図１】図Ｉａと１つのｂは、本メモリーセルの前部の横断面見方である。
【図２】 図２は、本メモリーセルの現在のパスに沿った最高の横断面見方である。
【図３】 図３ａと３ｂは、本メモリーセルの現在のパスに沿った横の横断面見方である
。
。
【図４】 図４ａと４ｂは、メモリーセルアレイと対応する選択グリッドを示す。
【図５】 図５は、本メモリーセルの磁性機素のヒステリシス曲線である。
【図６】 図６は、電界の強さ対電子速度のグラフである。
【手続補正書】
【提出日】平成１３年１１月３０日（２００１．１１．３０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】 垂直集積された磁気メモリ
【特許請求の範囲】
【発明の詳細な説明】
【０００１】 発明の背景 本発明は、メモリ素子に関する。特に、不揮発性のメモリ素子に関し、さらに
より詳細には、本発明はホール効果検知を有する磁気メモリ素子に関する。
より詳細には、本発明はホール効果検知を有する磁気メモリ素子に関する。
【０００２】 関連技術においては、マイクロマシーンにされた固体状態の垂直スタンディン
グ・メモリ・セルである本発明のホール効果型素子を明らかにされていないこと
が明白である。他の創作者は、最も高い信号を導く、キャリア飽和速度状況下で
の動作について発見していない。素子は、低電力消費で、高信頼度で良質の高信
号メモリを有する。関連技術は高密度を有する集積回路上で垂直構造にされた磁
気メモリを示していないことは明らかである。
グ・メモリ・セルである本発明のホール効果型素子を明らかにされていないこと
が明白である。他の創作者は、最も高い信号を導く、キャリア飽和速度状況下で
の動作について発見していない。素子は、低電力消費で、高信頼度で良質の高信
号メモリを有する。関連技術は高密度を有する集積回路上で垂直構造にされた磁
気メモリを示していないことは明らかである。
【０００３】 発明の要約 本発明は、ホール効果の検知または読み出しを有する垂直集積された磁気メモ
リ装置（VIMM）である。それはほぼ囲まれた磁路を持つ強磁性の構造であり、チ
ップ上で集積された垂直構造を有する。ホール効果は、磁界の存在もとで電流を
伝導している場合に、半導体内で発生する電圧である。この電子の場は、電子キ
ャリアを半導体の一方の側へ押し、ホール電圧を引き起こす。ホール電圧は、印
加された磁界と電流に比例する。ホール効果の信号または電圧は、方程式
リ装置（VIMM）である。それはほぼ囲まれた磁路を持つ強磁性の構造であり、チ
ップ上で集積された垂直構造を有する。ホール効果は、磁界の存在もとで電流を
伝導している場合に、半導体内で発生する電圧である。この電子の場は、電子キ
ャリアを半導体の一方の側へ押し、ホール電圧を引き起こす。ホール電圧は、印
加された磁界と電流に比例する。ホール効果の信号または電圧は、方程式
【０００４】
【数式１】
【０００５】 によって表しうる。Ｖ（ベクトル）は、電子の速度であり、ｅ-は電子の電荷で
ある。Ｈ（ベクトル）は磁界である。ホール電圧の測定は、半導体素子内の単位
体積あたりの電流キャリアの数を決定するため、およびキャリアが正または負の
いずれに荷電しているかを決定するために使用される。
ある。Ｈ（ベクトル）は磁界である。ホール電圧の測定は、半導体素子内の単位
体積あたりの電流キャリアの数を決定するため、およびキャリアが正または負の
いずれに荷電しているかを決定するために使用される。
【０００６】 各メモリーセルは、強いホール効果のために高強度を有する閉じた磁界を有す
る。磁石は、閉ループで、ロバストな再生可能な磁石である。そのようなセルの
メモリアレイは、ほんの少しのセルのみが、情報を読むために必要とされる短時
間の間、読み出し電流を得る必要があるという点で、ほとんど電流を使用しない
。シリコンチップ・メモリの実現は、電子を飽和するために必要とされる場が過
度の電力なく達成できる、一実施形態である。セルの実現は、ＧａＡｓ、インデ
ィウム・ガリウム砒素、インディウム・リン、インディウム砒素、およびシリコ
ンより低い飽和場を有するその他のものにおいてさらに可能である。ＧａＡｓの
実現は、以下に述べるが、本発明の最良の方法である。ロバストな作動電流読み
出しがある。ホールメモリ素子は、電子速度と電場の関係を表すグラフに示され
うる、最高ホール効果のための最高電子速度が達成され得る飽和電界で動作され
る。電子速度飽和領域における動作は、低電力で高い読み出し信号を提供する。
電子速度飽和領域における動作は、低電力で高い読出し信号を提供する。デバイ
スの同心円の断面は、低電力書き込みを考慮している。
る。磁石は、閉ループで、ロバストな再生可能な磁石である。そのようなセルの
メモリアレイは、ほんの少しのセルのみが、情報を読むために必要とされる短時
間の間、読み出し電流を得る必要があるという点で、ほとんど電流を使用しない
。シリコンチップ・メモリの実現は、電子を飽和するために必要とされる場が過
度の電力なく達成できる、一実施形態である。セルの実現は、ＧａＡｓ、インデ
ィウム・ガリウム砒素、インディウム・リン、インディウム砒素、およびシリコ
ンより低い飽和場を有するその他のものにおいてさらに可能である。ＧａＡｓの
実現は、以下に述べるが、本発明の最良の方法である。ロバストな作動電流読み
出しがある。ホールメモリ素子は、電子速度と電場の関係を表すグラフに示され
うる、最高ホール効果のための最高電子速度が達成され得る飽和電界で動作され
る。電子速度飽和領域における動作は、低電力で高い読み出し信号を提供する。
電子速度飽和領域における動作は、低電力で高い読出し信号を提供する。デバイ
スの同心円の断面は、低電力書き込みを考慮している。
【０００７】 これらのメモリセルの高密度は、サブストレート上のセルの垂直構造および集
積により達成される。各セルの大きさは、１０ミクロン平方と同じくらい小さく
あり得る。このサイズは、1センチメートル平方のチップ上で最高1000万のセル
を可能とする。
積により達成される。各セルの大きさは、１０ミクロン平方と同じくらい小さく
あり得る。このサイズは、1センチメートル平方のチップ上で最高1000万のセル
を可能とする。
【０００８】 比較可能な従来技術と関連した本発明品の特徴は、より高いキャリヤ速度、よ
り強い磁界とロバストな磁気回路設計である。これらの特徴が、より良質で、よ
り信頼出来る信号を提供し、磁界の方向を変化させるために電流を運ぶ、書き込
みモードにおける二つの導電線のうちの一つからの半電流からのクリープを提供
しない。セルがアドレス指定されていない場合、従来技術の素子においては磁界
を弱め得る、電流が一つのラインにあり得る。そのような半電流は、その垂直構
造および閉ループ磁気回路のために本発明のセルに影響を与えない。半セレクト
書き込み電流は、半選択されたセルにおいて、磁化またはドメインのクリープの
原因となり、信頼性の問題を引き起こす。閉磁界ループはそのようなクリープを
防止する。
り強い磁界とロバストな磁気回路設計である。これらの特徴が、より良質で、よ
り信頼出来る信号を提供し、磁界の方向を変化させるために電流を運ぶ、書き込
みモードにおける二つの導電線のうちの一つからの半電流からのクリープを提供
しない。セルがアドレス指定されていない場合、従来技術の素子においては磁界
を弱め得る、電流が一つのラインにあり得る。そのような半電流は、その垂直構
造および閉ループ磁気回路のために本発明のセルに影響を与えない。半セレクト
書き込み電流は、半選択されたセルにおいて、磁化またはドメインのクリープの
原因となり、信頼性の問題を引き起こす。閉磁界ループはそのようなクリープを
防止する。
【０００９】 実施形態に関する記述 図1ａおよび１ｂは、ホール効果メモリーセル10の断面図を示す。ガリウム砒素
サブストレート11は、高エネルギーを有する少量のシリコンイオンを注入される
ことで結果としてn-ガリウム砒素となる部分12を有する。サブストレート１１は
、低エネルギーから中間エネルギーを有する非常に多くのシリコンイオンが注入
されることで結果としてn+ガリウム砒素となる部分14を、部分12の上部に有する
。代替的に、n-とn+層は、分子ビーム・エピタキシか他の任意の結晶の成長方法
で成長されうる。メサ13および14は、n+層からエッチングされる。部分14は、ホ
ール素子を構成する。絶縁体注入15は、陽子か酸素イオン注入により形づくられ
る。オームの金属層16は、メサ13の上で形づくられる。オームの層16は、相互接
続用金属17を介してその上に形成される。金属17のような金属18は、メサ14上で
形成されるが、ショットキー・プラグとしての機能する。相互接続用金属１７の
上で形成されるのは第１の電導性金属１９（金属１）である。別の第１の電導性
金属２０（金属1）は、ショットキー・プラグ18の上にさらに形成される。相互
接続用金属２１は第１の金属１９の上に形成される。第２の導電性金属３０は、
相互接続用金属２１の上に形成される。
サブストレート11は、高エネルギーを有する少量のシリコンイオンを注入される
ことで結果としてn-ガリウム砒素となる部分12を有する。サブストレート１１は
、低エネルギーから中間エネルギーを有する非常に多くのシリコンイオンが注入
されることで結果としてn+ガリウム砒素となる部分14を、部分12の上部に有する
。代替的に、n-とn+層は、分子ビーム・エピタキシか他の任意の結晶の成長方法
で成長されうる。メサ13および14は、n+層からエッチングされる。部分14は、ホ
ール素子を構成する。絶縁体注入15は、陽子か酸素イオン注入により形づくられ
る。オームの金属層16は、メサ13の上で形づくられる。オームの層16は、相互接
続用金属17を介してその上に形成される。金属17のような金属18は、メサ14上で
形成されるが、ショットキー・プラグとしての機能する。相互接続用金属１７の
上で形成されるのは第１の電導性金属１９（金属１）である。別の第１の電導性
金属２０（金属1）は、ショットキー・プラグ18の上にさらに形成される。相互
接続用金属２１は第１の金属１９の上に形成される。第２の導電性金属３０は、
相互接続用金属２１の上に形成される。
【００１０】 第２の窒素化合物誘電体膜23が、メサ13および１４の側面スロープの上に形成
される。メサ13および14の間で形成されるのは、より低い磁石部分26、27である
。磁石部分26、27の上に形成されるのは、それぞれ、垂直電磁石部分25、28であ
る。第２の導電性金属30（金属2）は、相互接続用金属21の上に形成される。金
属30は図１ｂに示されるように、メサ1４への完全な接続のためにメサ１３と直
接接続されうる。対応する第２の導電金属３１（金属2）は、導電性金属30と同
じレベルで磁石部分25と28の間に形成される。金属1および金属2は、典型的に金
でできている。第２の金属31は、磁石部分25および28の間の残留間隙を満たす誘
電体29により第１の金属20からサスペンドされる。最上部の磁石部分24は、垂直
電磁石部分25、28の上に形成され、電磁石部分25、28をブリッジしている。誘電
体32は、層16、17、19、21、30のスタックと垂直電磁石部分28の間の間隙を満た
す。さらに誘電体32は層１6、17、19、21、30のスタックの他方側と近隣セルの
垂直磁石部分の間に満たされている。さらに誘電体32は、垂直電磁石部分25と別
の近隣セルの層のスタックの間に満たされる。最上部の層30は露出されているの
で、テスト目的のために接触はプローブで層30になされ得る。誘電体材料29およ
び32は二酸化珪素、窒化シリコンか同様の材料の複合の層から構成されて得る。
される。メサ13および14の間で形成されるのは、より低い磁石部分26、27である
。磁石部分26、27の上に形成されるのは、それぞれ、垂直電磁石部分25、28であ
る。第２の導電性金属30（金属2）は、相互接続用金属21の上に形成される。金
属30は図１ｂに示されるように、メサ1４への完全な接続のためにメサ１３と直
接接続されうる。対応する第２の導電金属３１（金属2）は、導電性金属30と同
じレベルで磁石部分25と28の間に形成される。金属1および金属2は、典型的に金
でできている。第２の金属31は、磁石部分25および28の間の残留間隙を満たす誘
電体29により第１の金属20からサスペンドされる。最上部の磁石部分24は、垂直
電磁石部分25、28の上に形成され、電磁石部分25、28をブリッジしている。誘電
体32は、層16、17、19、21、30のスタックと垂直電磁石部分28の間の間隙を満た
す。さらに誘電体32は層１6、17、19、21、30のスタックの他方側と近隣セルの
垂直磁石部分の間に満たされている。さらに誘電体32は、垂直電磁石部分25と別
の近隣セルの層のスタックの間に満たされる。最上部の層30は露出されているの
で、テスト目的のために接触はプローブで層30になされ得る。誘電体材料29およ
び32は二酸化珪素、窒化シリコンか同様の材料の複合の層から構成されて得る。
【００１１】 磁性部分24、25、26、27および28は、磁界（Ｈ）33のためにほぼ閉じたパスを
提供する。磁界33の方向（すなわち、時計回り）は、デジタル「1」信号などのメ
モリーセル10での情報を示す。従って、磁界33の逆時計回り方向は、数字の「０」
信号を示す。メモリーセル10を読む際に助けとなるホール効果を獲得するための
磁界33は、n+ガリウム砒素14を通り抜ける。電流（Ｉ）３４は、図２のトップ図
に示すように磁石部分26、27の間のブリッジのようなメサ１４を通って、磁界33
に垂直に流れる。この相互作用は、場33の方向と電流34に垂直な方向に、半導体
14を跨いだ電圧差（ＶHT-ＶHB）であるホール効果をもたらす。VHTは、メサ14と
ショットキープラグ18の境界でのメサ14における、トップホール電圧である。VH B は、メサ14とn-ガリウム砒素半導体12の境界での、メサ14におけるボトム・ホ
ール電圧である。このホール効果相互作用の側面図は、同じく図3aと3bにおける
側面断面図で図示される。図3aと3bは、それぞれ、磁性ループ内部およびそのル
ープ外の金属３１を示す。磁界の方向が逆にされるならば、ホール効果電圧の極
性は変化される。
提供する。磁界33の方向（すなわち、時計回り）は、デジタル「1」信号などのメ
モリーセル10での情報を示す。従って、磁界33の逆時計回り方向は、数字の「０」
信号を示す。メモリーセル10を読む際に助けとなるホール効果を獲得するための
磁界33は、n+ガリウム砒素14を通り抜ける。電流（Ｉ）３４は、図２のトップ図
に示すように磁石部分26、27の間のブリッジのようなメサ１４を通って、磁界33
に垂直に流れる。この相互作用は、場33の方向と電流34に垂直な方向に、半導体
14を跨いだ電圧差（ＶHT-ＶHB）であるホール効果をもたらす。VHTは、メサ14と
ショットキープラグ18の境界でのメサ14における、トップホール電圧である。VH B は、メサ14とn-ガリウム砒素半導体12の境界での、メサ14におけるボトム・ホ
ール電圧である。このホール効果相互作用の側面図は、同じく図3aと3bにおける
側面断面図で図示される。図3aと3bは、それぞれ、磁性ループ内部およびそのル
ープ外の金属３１を示す。磁界の方向が逆にされるならば、ホール効果電圧の極
性は変化される。
【００１２】 図4aは、書込みと読取りライン、ワイヤまたは金属を有するメモリーセルのア
レイ３７を示す。セル10の読取り又は書込みのために、ライン２０（金属１）お
よびライン３１（金属２）はそのセルを選ぶ。全ての垂直ラインは金属1で、全
ての水平ラインは金属2である。金属1の1つと金属2の1つのみで、結果としてア
レイ37における任意のセルの選択できる。書込みモードの場合、すなわち磁界33
の方向を確立するために、半電流が、ライン20、31に適用される。これらのライ
ンは、セル10で相交わり、磁界33の方向を確立するために一緒になって全電流の
効果を提供する。ライン20および31における電流の方向は、場33の方向を決定す
る。セル35、36は、ライン20および31からそれぞれ半電流を受ける。しかし、セ
ル35、36がセル10のように閉じた磁性ループ設計を有するため、磁化またはドメ
インのクリープの心配はない。図4bは、ショットキー・ダイオードの選択グリッ
ド50を示す。
レイ３７を示す。セル10の読取り又は書込みのために、ライン２０（金属１）お
よびライン３１（金属２）はそのセルを選ぶ。全ての垂直ラインは金属1で、全
ての水平ラインは金属2である。金属1の1つと金属2の1つのみで、結果としてア
レイ37における任意のセルの選択できる。書込みモードの場合、すなわち磁界33
の方向を確立するために、半電流が、ライン20、31に適用される。これらのライ
ンは、セル10で相交わり、磁界33の方向を確立するために一緒になって全電流の
効果を提供する。ライン20および31における電流の方向は、場33の方向を決定す
る。セル35、36は、ライン20および31からそれぞれ半電流を受ける。しかし、セ
ル35、36がセル10のように閉じた磁性ループ設計を有するため、磁化またはドメ
インのクリープの心配はない。図4bは、ショットキー・ダイオードの選択グリッ
ド50を示す。
【００１３】 検知モードにおいて、ライン20（金属1）とライン31（金属2）は、セル10を選
ぶ。金属1と金属2により、アレイ37における任意の特定セルを選ぶことができる
。電流は、アレイ37の検知モードにおいて適用されない。その代わりに、例えば
電圧がセル１０の状態（すなわち、「１」または「０」）を決定するために検出され
る。金属1（ライン２０）は、ショットキープラグ18を介してホール・トップ電
圧（VHT）を検知することができるようにセル10内部に接続されている。金属2（
ライン３１）は、ホール・ボトム電圧（VHB）を検知することができるようにセ
ル10内部に接続されている。これらのホール電圧の大きさと極性は、サブストレ
ート11またはシステム・グラウンドまたは基準電圧と関して決定され得る。これ
らの電圧の差（VHT-VHB）は、セル10の状態を示す。検知における同じ原理は、
アレイ37の他のセルに適用される。
ぶ。金属1と金属2により、アレイ37における任意の特定セルを選ぶことができる
。電流は、アレイ37の検知モードにおいて適用されない。その代わりに、例えば
電圧がセル１０の状態（すなわち、「１」または「０」）を決定するために検出され
る。金属1（ライン２０）は、ショットキープラグ18を介してホール・トップ電
圧（VHT）を検知することができるようにセル10内部に接続されている。金属2（
ライン３１）は、ホール・ボトム電圧（VHB）を検知することができるようにセ
ル10内部に接続されている。これらのホール電圧の大きさと極性は、サブストレ
ート11またはシステム・グラウンドまたは基準電圧と関して決定され得る。これ
らの電圧の差（VHT-VHB）は、セル10の状態を示す。検知における同じ原理は、
アレイ37の他のセルに適用される。
【００１４】 図１aと１bにおいて、磁石部分25、26、27、28は、軟磁性体から成る。磁石部
分24は、硬質磁性体から成る。磁石部分24は、ライン20と31からの半電流により
変化がもたらされるまで磁界33の方向を保持する磁気回路の部分である。磁石部
分24は、セル10の不揮発性を確実にする。金属31は、図１ａに示すように磁気ル
ープの中にあり、または図１ｂに示すようにループの外側にあり得る。
分24は、硬質磁性体から成る。磁石部分24は、ライン20と31からの半電流により
変化がもたらされるまで磁界33の方向を保持する磁気回路の部分である。磁石部
分24は、セル10の不揮発性を確実にする。金属31は、図１ａに示すように磁気ル
ープの中にあり、または図１ｂに示すようにループの外側にあり得る。
【００１５】 図5は、硬質磁性体か軟質材料であるかを説明するヒステリシスループ４０を
表示する。x-軸に沿って磁化力を表すＨがある。y-軸に沿ったＢは、磁束密度を
表す。曲線の交差41、42は、磁性材料の保磁力Hｃを表す。保磁力は、エルステ
ッドで測定される。エルステッドは、単位磁極が磁界方向に１ダインの機械的な
力を受ける、真空における磁界強度に等しい磁気強度のC.G.S.電磁気単位である
。曲線交差43は、磁性材料の磁界の強さを表す。10エルステッド未満の保磁力を
有する磁性材料は軟質とみなされ、10エルステッドを超える保磁力は硬質とみな
される。軟質磁石部分25、26、27および28は、約1エルステッドの保磁力を有す
る。しかし、硬質磁石部分24は、約3のエルステッドの力を有する。部分24は、
セル10のためのその情報を保持する。磁気ループにおけるこれらの値は、メモリ
ーセル10の高信号および信頼性を提供する。
表示する。x-軸に沿って磁化力を表すＨがある。y-軸に沿ったＢは、磁束密度を
表す。曲線の交差41、42は、磁性材料の保磁力Hｃを表す。保磁力は、エルステ
ッドで測定される。エルステッドは、単位磁極が磁界方向に１ダインの機械的な
力を受ける、真空における磁界強度に等しい磁気強度のC.G.S.電磁気単位である
。曲線交差43は、磁性材料の磁界の強さを表す。10エルステッド未満の保磁力を
有する磁性材料は軟質とみなされ、10エルステッドを超える保磁力は硬質とみな
される。軟質磁石部分25、26、27および28は、約1エルステッドの保磁力を有す
る。しかし、硬質磁石部分24は、約3のエルステッドの力を有する。部分24は、
セル10のためのその情報を保持する。磁気ループにおけるこれらの値は、メモリ
ーセル10の高信号および信頼性を提供する。
【００１６】 上述したように、ホール効果信号は方程式
【００１７】
【数式２】
【００１８】 で与えられる。Ｈ（ベクトル）は磁界であり、ｅ-は電子の電荷である。Ｖは電
子の速度である。そこで最大電子速度は、セル１０検知における最適ホール効果
にとって重要である。最適ホール効果は、検知のためにより大きなVHT-VHBを提
供する。シリコンベースのメモリーセルの場合の電子の飽和速度は、Vsによって
示される。曲線３９は、シリコンの場合の電界に対する電子速度である。領域38
は、Ｖｓに対応する電界の大きさを示す。曲線44は、ガリウム砒素（ＧａＡｓ）
の場合の電界に対する電子速度である。VGは、ガリウム砒素の場合の電子の飽和
速度を示す。領域45は、VGに対応する電界の大きさを示す。図から分かるように
、ガリウム砒素はシリコンの場合に比べより低い電界に対し、より高い飽和電子
速度を提供する。また、最も望ましいのは、最大のホール効果、従って読み出し
信号のための可能な最高電子速度であり、低電力消費、高性能および高信頼性の
ために最小読み出し電圧を提供されることである。
子の速度である。そこで最大電子速度は、セル１０検知における最適ホール効果
にとって重要である。最適ホール効果は、検知のためにより大きなVHT-VHBを提
供する。シリコンベースのメモリーセルの場合の電子の飽和速度は、Vsによって
示される。曲線３９は、シリコンの場合の電界に対する電子速度である。領域38
は、Ｖｓに対応する電界の大きさを示す。曲線44は、ガリウム砒素（ＧａＡｓ）
の場合の電界に対する電子速度である。VGは、ガリウム砒素の場合の電子の飽和
速度を示す。領域45は、VGに対応する電界の大きさを示す。図から分かるように
、ガリウム砒素はシリコンの場合に比べより低い電界に対し、より高い飽和電子
速度を提供する。また、最も望ましいのは、最大のホール効果、従って読み出し
信号のための可能な最高電子速度であり、低電力消費、高性能および高信頼性の
ために最小読み出し電圧を提供されることである。
【００１９】 セル１０および結果のアレイは、ここで詳細には述べられてはいない、様々な
高質システム又は省略配列を有しうる。全ての可能実施形態または変更を述べて
いないことは、ここで開示された発明およびその利点または精神を減じまたは最
小化するものではない。
高質システム又は省略配列を有しうる。全ての可能実施形態または変更を述べて
いないことは、ここで開示された発明およびその利点または精神を減じまたは最
小化するものではない。
【図面の簡単な説明】
【図１】 図１aおよび図１bは、本発明のメモリーセルの前部の断面図である。
【図２】 図2は、本発明のメモリーセルの電流パスに沿った上部の断面図である。
【図３】 図3aと3bは、本発明のメモリーセルの電流パスに沿った横断面図である。
【図４】 図4aと4bは、メモリーセル・アレイと対応した選択グリッドのそれぞれを示す
。
。
【図５】 図5は、本発明のメモリーセルの磁性要素のヒステリシス曲線である。
【図６】 図6は、電子速度と電界強度の関係を示すグラフである。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デトリー，ジェイムズ・エフ アメリカ合衆国ミネソタ州55441，プリマ ス，ネイサン・レイン 35 Ｆターム(参考） 5F083 FZ10 GA05 HA06 JA38 JA56 PR36
Claims (8)
- 【請求項１】 サブストレート上に形づくられた閉ループ磁性構造と、 サブストレート上の前記閉じたループ磁性構造内にを形成された半導体と を有するホール効果メモリー
- 【請求項２】 前記半導体に結合および前記磁性構造に近接した第一の導体
と、 前記半導体に結合および前記磁性構造に近接した第二の導体と、 をさらに含むことを特徴とする、請求項１に記載のホール効果メモリ。 - 【請求項３】 請求項２のホール効果メモリー、以下の通り： 前記ホール効果メモリーは、書込みモードと読みとりモードを有し、 前記磁性構造は、第１または２番目の状態を有し、 読みとりモードにおいて、前記第一および第二の導体が、前記半導体からホー
ル電圧を感知し、前記磁性構造の第１または第２の状態を示し、 書込みモードにおいて、前記第１および第２の導体は、第１または２番目の状
態に、前記磁性構造を置くために前記ホール効果メモリセルに電流を提供するこ
とを特徴とする、請求項２に記載のホール効果メモリ。 - 【請求項４】 前記半導体は、飽和速度で電子を有する、請求項３に記載の
ホール効果メモリー。 - 【請求項５】 前記磁性構造は、サブストレートの重要な表面に対するほぼ
垂直なプレーンのなかにある磁性ループを有することを特徴とする、請求項４に
記載のホール効果メモリー。 - 【請求項６】 サブストレートおよび前記半導体は、砒化ガリウムを含むこ
とを特徴とする、請求項５に記載のホール効果メモリー。 - 【請求項７】 サブストレートおよび前記半導体は、けい素を含むことを特
徴とする請求項５のホール効果メモリー。 。 - 【請求項８】 少くとも１つの第１の導体と、 少くとも一つの第二の導体と、 を含むホール効果メモリーであって、 少なくとも一つのメモリセルは、 サブストレートと、 前記サブストレート上でに形成された半導体メサと、 前記メサを通って流れるフラックスの閉ループを有し、前記サブストレート
上に形成された磁性構造と、 を含み、 前記メモリーセルは、書込みモードと読み取りモードを有し、 前記磁性構造は、第１または第２の状態を有し、 読みとりモードにおいて、前記第１および第２の導体は、前記メサからホール
電圧を感知し、前記磁気構造の第１または第２の状態を示し、書き込みモードに
おいて、前記第１および第２の導体は、前記磁性構造を第１または第２の状態に
置くために電流を適用することを特徴とする、ホール効果メモリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/224,368 US6175515B1 (en) | 1998-12-31 | 1998-12-31 | Vertically integrated magnetic memory |
| US09/224,368 | 1998-12-31 | ||
| PCT/US1999/029518 WO2000041180A1 (en) | 1998-12-31 | 1999-12-14 | Vertically integrated magnetic memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002534790A true JP2002534790A (ja) | 2002-10-15 |
| JP2002534790A5 JP2002534790A5 (ja) | 2007-01-25 |
Family
ID=22840375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000592833A Withdrawn JP2002534790A (ja) | 1998-12-31 | 1999-12-14 | 垂直集積された磁気メモリ |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6175515B1 (ja) |
| EP (1) | EP1147520B1 (ja) |
| JP (1) | JP2002534790A (ja) |
| KR (1) | KR20010101358A (ja) |
| AT (1) | ATE241201T1 (ja) |
| CA (1) | CA2358200A1 (ja) |
| DE (1) | DE69908186T2 (ja) |
| TW (1) | TW520502B (ja) |
| WO (1) | WO2000041180A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717836B2 (en) | 2000-11-27 | 2004-04-06 | Seagate Technology Llc | Method and apparatus for non-volatile memory storage |
| US6304477B1 (en) * | 2001-01-31 | 2001-10-16 | Motorola, Inc. | Content addressable magnetic random access memory |
| US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| KR100451660B1 (ko) * | 2001-12-05 | 2004-10-08 | 대한민국(서울대학교 총장) | 전압을 이용한 강자성박막의 자화용이축 제어방법 및 이를이용한 비휘발성, 초고집적, 초절전형 자기메모리와정보기록방법 |
| US7095646B2 (en) * | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
| KR100520611B1 (ko) * | 2003-03-03 | 2005-10-10 | 주식회사 하이닉스반도체 | 자기저항 램 및 그 제조 방법 |
| US20040257861A1 (en) * | 2003-06-17 | 2004-12-23 | Berndt Dale F. | Method of incorporating magnetic materials in a semiconductor manufacturing process |
| US6956763B2 (en) * | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
| US6967366B2 (en) * | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
| US7129098B2 (en) * | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025416A (en) | 1989-06-01 | 1991-06-18 | The United States Of America As Represented By The Secretary Of The Navy | Thin film magnetic memory elements |
| US5068826A (en) * | 1990-01-18 | 1991-11-26 | Microunity Systems Engineering | Hall effect semiconductor memory cell |
| US5089991A (en) | 1990-01-18 | 1992-02-18 | Micro Unity Systems Engineering, Inc. | Non-volatile memory cell |
| US5075247A (en) | 1990-01-18 | 1991-12-24 | Microunity Systems Engineering, Inc. | Method of making hall effect semiconductor memory cell |
| US5329480A (en) | 1990-11-15 | 1994-07-12 | California Institute Of Technology | Nonvolatile random access memory |
| CA2060835A1 (en) | 1991-02-11 | 1992-08-12 | Romney R. Katti | Integrated, non-volatile, high-speed analog random access memory |
| US5289410A (en) | 1992-06-29 | 1994-02-22 | California Institute Of Technology | Non-volatile magnetic random access memory |
| US5295097A (en) | 1992-08-05 | 1994-03-15 | Lienau Richard M | Nonvolatile random access memory |
| US5396455A (en) | 1993-04-30 | 1995-03-07 | International Business Machines Corporation | Magnetic non-volatile random access memory |
| US5504699A (en) | 1994-04-08 | 1996-04-02 | Goller; Stuart E. | Nonvolatile magnetic analog memory |
| US5488250A (en) | 1994-06-01 | 1996-01-30 | Falke Hennig | Hall effect modulation of resistor values |
| US5652445A (en) | 1995-04-21 | 1997-07-29 | Johnson; Mark B. | Hybrid hall effect device and method of operation |
| US5572058A (en) | 1995-07-17 | 1996-11-05 | Honeywell Inc. | Hall effect device formed in an epitaxial layer of silicon for sensing magnetic fields parallel to the epitaxial layer |
| US5741435A (en) | 1995-08-08 | 1998-04-21 | Nano Systems, Inc. | Magnetic memory having shape anisotropic magnetic elements |
-
1998
- 1998-12-31 US US09/224,368 patent/US6175515B1/en not_active Expired - Fee Related
-
1999
- 1999-12-14 WO PCT/US1999/029518 patent/WO2000041180A1/en not_active Application Discontinuation
- 1999-12-14 AT AT99968118T patent/ATE241201T1/de not_active IP Right Cessation
- 1999-12-14 DE DE69908186T patent/DE69908186T2/de not_active Expired - Fee Related
- 1999-12-14 JP JP2000592833A patent/JP2002534790A/ja not_active Withdrawn
- 1999-12-14 EP EP99968118A patent/EP1147520B1/en not_active Expired - Lifetime
- 1999-12-14 CA CA002358200A patent/CA2358200A1/en not_active Abandoned
- 1999-12-14 KR KR1020017008433A patent/KR20010101358A/ko not_active Application Discontinuation
- 1999-12-17 TW TW088122296A patent/TW520502B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW520502B (en) | 2003-02-11 |
| US6175515B1 (en) | 2001-01-16 |
| CA2358200A1 (en) | 2000-07-13 |
| DE69908186D1 (de) | 2003-06-26 |
| KR20010101358A (ko) | 2001-11-14 |
| EP1147520A1 (en) | 2001-10-24 |
| EP1147520B1 (en) | 2003-05-21 |
| ATE241201T1 (de) | 2003-06-15 |
| DE69908186T2 (de) | 2004-04-01 |
| WO2000041180A1 (en) | 2000-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101018015B1 (ko) | 메모리 셀 및 메모리 셀 상에서의 판독 공정 수행 방법 | |
| US6750491B2 (en) | Magnetic memory device having soft reference layer | |
| RU2595588C2 (ru) | Магнитный записывающий элемент | |
| US6111784A (en) | Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element | |
| US6226197B1 (en) | Magnetic thin film memory, method of writing information in it, and me | |
| US7218550B2 (en) | Magnetic storage device | |
| CN100492528C (zh) | 磁存储器件 | |
| KR100995397B1 (ko) | 데이터 저장 장치 | |
| US11862218B2 (en) | Read circuit for magnetic tunnel junction (MTJ) memory | |
| JP2001519092A (ja) | 高効率小型磁気集積回路の構造 | |
| JPS6361493A (ja) | 強磁性薄膜使用のデジタルメモリ | |
| EP0809866A1 (en) | Magnetoresistive structure with alloy layer | |
| WO2000026918A1 (en) | Magnetic storage device | |
| JP2006270103A (ja) | 導電制御デバイス | |
| JP2002534790A (ja) | 垂直集積された磁気メモリ | |
| KR20030038328A (ko) | 자기 메모리 셀 | |
| EP1117136B1 (en) | Ferromagnetic double quantum well tunneling magnetoresistance device | |
| JP2008227529A (ja) | ホール効果装置及びその動作方法 | |
| US6807092B1 (en) | MRAM cell having frustrated magnetic reservoirs | |
| US20030197235A1 (en) | Conductive film layer for hall effect device | |
| US20030189234A1 (en) | Hall effect device | |
| US6785160B1 (en) | Method of providing stability of a magnetic memory cell | |
| US20040251506A1 (en) | Hall effect devices, memory devices, and hall effect device readout voltage increasing methods | |
| JP3133102B2 (ja) | 半導体磁気抵抗素子 | |
| JP2001332081A (ja) | 磁気メモリ及びそれを用いた半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061121 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080925 |