CN100492528C - 磁存储器件 - Google Patents

磁存储器件 Download PDF

Info

Publication number
CN100492528C
CN100492528C CNB021323429A CN02132342A CN100492528C CN 100492528 C CN100492528 C CN 100492528C CN B021323429 A CNB021323429 A CN B021323429A CN 02132342 A CN02132342 A CN 02132342A CN 100492528 C CN100492528 C CN 100492528C
Authority
CN
China
Prior art keywords
conductor
layer
magnetic
magnetization
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021323429A
Other languages
English (en)
Other versions
CN1409320A (zh
Inventor
L·T·特兰
M·沙马
M·K·巴塔查里亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1409320A publication Critical patent/CN1409320A/zh
Application granted granted Critical
Publication of CN100492528C publication Critical patent/CN100492528C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

一种磁存储器件包含：铁磁数据层(12)，其具有能够沿两个磁化方向中的任何一个方向取向的磁化；基准层(912，912’)，其包括：介电层(914)，被该介电层(914)隔开的第一和第二导体(20，22)，和在该第一和第二导体(20，22)上的铁磁包覆层(912a，912b，912a’，912b’)，该铁磁包覆层(912a，912b，912a’，912b’)的至少一部分的磁化取向与铁磁数据层(12)的磁化方向平行或者反平行；以及在铁磁数据层(12)和基准层(912，912’)之间的隔离层(16)，其中，该第一导体(20)形成在该隔离层(16)和该第二导体(22)之间，并且该第二导体比该第一导体具有较大的截面积。

Description

磁存储器件
技术领域
本发明涉及磁阻器件。本发明也涉及数据存储，尤其是磁存储器件。
背景技术
磁随机存取存储器(“MRAM”)是一种非易失的存储器，它正被考虑作短期和长期的数据存储之用。MRAM与短期存储器如动态随机存取存储器(DRAM)，静态随机存取存储器(SRAM)和闪速存储器相比消耗较少的功率。MRAM与常规的长期存储器件如硬盘驱动器相比执行速度更快(几个数量极)的读出和写入操作。另外，MRAM比硬盘驱动器更为小巧和消耗功率更少。MRAM也正被考虑用于嵌入应用如极快的处理器和网络设备。
一种典型的MRAM器件包含存储器单元阵列，沿存储器单元行延伸的字线，和沿存储器单元列延伸的位线。每个存储器单元都位于字线和位线的交叉点上。
存储器单元可以基于隧道磁阻(TMR)器件如自旋相关隧道(SDT)结。一种典型的SDT结包含钉轧层，灵敏层和夹在钉轧层和灵敏层之间的绝缘隧道势垒层。钉轧层有一固定的磁化取向使之在所关心的范围内存在外加磁场时不旋转。灵敏层含有能沿任意两个方向之一取向的磁化：与钉轧层磁化方向相同或与钉轧层磁化方向相反。如果钉轧层和灵敏层沿同一方向磁化，那么SDT结的取向就是所谓的“平行”。如果钉轧层和灵敏层沿相反方向磁化，那么SDT结的取向就是所谓的“反平行”。这两个稳定的取向，平行和反平行，对应于‘0’和‘1’的逻辑值。
钉轧层磁化的取向可以通过其下的反铁磁(AF)钉轧层来固定。该AF钉轧层提供大的交换场，此场将钉轧层的磁化保持在一个方向。其下的AF层通常是第一和第二籽晶层。该第一籽晶层允许该第二籽晶层以(111)晶体结构取向生长。该第二籽晶层为AF钉轧层建立(111)晶体结构取向。
发明内容
本发明提供一种磁存储器件包含：铁磁数据层，其具有能够沿两个磁化方向中的任何一个方向取向的磁化；基准层，其包括：介电层，被该介电层隔开的第一和第二导体，和在该第一和第二导体上的铁磁包覆层，该铁磁包覆层的至少一部分的磁化取向与铁磁数据层的磁化方向平行或者反平行；以及在铁磁数据层和基准层之间的隔离层，其中，该第一导体形成在该隔离层和该第二导体之间，并且该第二导体比该第一导体具有较大的截面积。
根据本发明的存储器件包含具有沿任意两个方向之一的磁化的数据铁磁层、基准层、和在数据层与基准层之间的隔离层。该基准层包含介电层，由介电层分隔开的第一和第二导体，和在第一和第二导体上的铁磁包覆层。该存储器件可以通过暂时把基准层沿已知取向磁化，和通过确定该器件的电阻态来读出。
由下面的详细描述并结合附图，通过举例的方式说明本发明的原理，本发明的其他方面和优点将变得明显。
附图说明
图1是根据本发明的磁存储器件的说明。
图2是图1所示的磁存储器件的数据和基准层的磁滞回路的说明。
图3是图1所示的磁存储器件执行读出操作的第一种方法的说明。
图4a和4b是对应第一种方法的器件磁化取向的说明。
图5是图1所示的磁存储器件执行读出操作的第二种方法的说明。
图6a-6e和图7a-7e进一步说明第二种方法。
图8是实施第二种方法的一种电路的说明。
图9a和9b是示于图8的电路的时序图。
图10是根据本发明的MRAM器件的说明。
图11是根据本发明的另一种MRAM器件的说明。
图12是在读出操作期间另一种MRAM器件的说明。
图13a，13b和图14-17是根据本发明的MRAM器件的不同包覆导体的说明。
图18-21是根据本发明的制造包覆导体的说明。
具体实施方式
参看图1，一种磁存储器件10包含磁隧道结11，其含有数据层12，基准层14，和在数据层12和基准层14之间的绝缘隧道势垒层16。层12和层14都是由铁磁材料制成的。数据层12具有能沿两个方向任意之一取向的磁化(用向量M1表示)，典型地沿着数据层12的磁易化轴(EA1)。基准层14具有能沿两个方向任意之一取向的磁化(用向量M2表示)，典型地沿着它的磁易化轴(EA2)。磁易化轴(EA1，EA2)展示为沿着X-轴。
如果数据层12和基准层14的磁化向量(M1和M2)指向相同方向，则磁隧道结11的取向就是所谓“平行”。如果数据层12和基准层14的磁化向量(M1和M2)指向相反方向，则磁隧道结11的取向就是所谓“反平行”。这两个稳定的取向，平行和反平行，对应于‘0’和‘1’的逻辑值。
绝缘隧道势垒层16允许在数据层12和基准层14之间发生量子力学隧道效应。这种隧道现象与电子自旋相关，它使磁隧道结11的电阻成为数据层12和基准层14的磁化向量(M1和M2)相对取向的函数。例如，如果磁隧道结11的磁化取向是平行的，磁隧道结11的电阻为第一值(R)，并且如果磁化取向是反平行的，则为第二值(R+ΔR)。绝缘隧道势垒层16可以由氧化铝(Al2O3)、二氧化硅(SiO2)、氧化钽(Ta2O5)、氮化硅(SiN4)、氮化铝(AlNx)、或氧化镁(MgO)制成。其他电介质和某些半导体材料可以用于绝缘隧道势垒层16。绝缘隧道势垒层16的厚度范围从大约0.5纳米到大约3纳米。
数据层12的矫顽力(HC1)大大高于基准层14的矫顽力(HC2)(参见图2，分别示出数据层12和基准层14的磁滞回路L1和L2)。数据层12的矫顽力(HC1)可以比基准层14的矫顽力至少大2-5倍。例如，数据层12的矫顽力(HC1)可能大约是25Oe，而基准层14的矫顽力(HC2)可能大约是5Oe。最好使基准层14的矫顽力(HC2)尽可能低(例如，使基准层14尽可能薄)。这样，基准层14被认为比数据层12“软”，因为其磁化向量(M2)非常容易翻转。
通过对层12和层14两层使用不同位形、不同几何、不同组成、不同厚度等，此两层12和14可以获得不同的矫顽力。可能的铁磁层材料包含镍铁(NiFe)、镍铁钴(NiFeCo)、铁钴(CoFe)、NiFe和Co的其他软磁合金、掺杂的非晶铁磁合金、和坡莫合金(PERMALLOYTM)。例如，数据层12可以由材料如NiFeCo或CoFe制成，并且基准层14可以由材料如NiFe制成。
沿X-轴延伸的第一导体18同数据层12保持接触。沿Y-轴延伸的第二导体20同基准层14保持接触。展示的第一导体18和第二导体20是正交的。在第二导体20之上是第三导体22，它也沿Y-轴延伸。电绝缘体24(例如，介电材料层)将第二导体20和第三导体22分隔开。导体18、20和22由导电材料如铝、铜、金或银制成。
通过给第一导体18和第二导体20提供写入电流可以向磁隧道结11写入数据。给第一导体18提供的电流在第一导体18的周围生成磁场，以及向第二导体20提供的电流在第二导体20的周围生成磁场。这两个磁场，当合成起来时，就超过数据层12的矫顽力(HC1)，并因此使数据层12的磁化向量(M1)按需要的取向建立(该取向将依赖于提供给第一导体18和第二导体20的电流的方向)。磁化沿二个取向中的一个建立，即对应于逻辑‘1’的取向或对应于逻辑‘0’的取向。由于基准层14的矫顽力(HC2)小于数据层12的矫顽力，合成的磁场使基准层14的磁化(M2)采取数据层12磁化(M1)的相同取向。
在取消导体18和20的写入电流之后，数据层12的磁化向量(M1)仍保留其取向。基准层14的磁化向量(M2)的取向可以保留或不保留。如果基准层14是“极软”的，当取消导体18和20的写入电流时它将失去其磁化取向。
第三导体22可用于帮助写入操作。在写入操作期间，通过给第三导体22提供电流，在第三导体22周围产生的磁场同其他两个磁场合成以促进数据层12的磁化向量(M1)按所需的取向建立。
图3说明读出磁存储器件10的第一种方法。给第三导体22提供电流，并且产生的磁场使基准层14的磁化向量(M2)采取特殊的取向(方框110)。所产生的磁场不影响数据层12的磁化向量(M1)。因为基准层14的矫顽力(HC2)低，所以第三导体电流的幅度可以低。
当给第三导体22提供电流，电压就加在磁隧道结11的两端(方框110)。第一导体18和第二导体20可以用于将电压加在磁隧道结11的两端。该电压使检测电流流经磁隧道结11。
磁隧道结11的电阻是通过检测流经磁隧道结11的电流来测量的(方框112)。检测的电流反比于磁隧道结11的电阻。于是IS＝V/R或IS＝V/(R+ΔR)，这里V是施加的电压，IS是检测的电流，R是器件10的标称电阻，以及ΔR是从平行磁化取向变到反平行磁化取向所引起的电阻的改变。
现在参看图4a和4b。设磁隧道结11有1兆欧的标称电阻(R)，和30％的隧道磁阻。读出电流(IR)被描述为流进第三导体22的电流。读出电流(IR)使基准层14的磁化向量(M2)朝向左方。如果测得的电阻R＝1兆欧，数据层12存储第一逻辑值(图4a)。如果测得的电阻R＝1.3兆欧，则数据层12存储第二逻辑值(图4b)。于是，通过朝已知的取向建立基准层14的磁化和测量器件10的电阻(R或R+ΔR)，就确定了存储在磁存储器件10中的逻辑值。
图5说明读出磁存储器件10的第二种方法。将双极性脉冲加到第三导体22上(方框210)，并检查结电阻的变化(212)。变化的方向(即，从高变到低，或从低变到高)表示数据层12的磁化取向，并因此逻辑值存储在磁存储器件10中。
图6a-6e进一步说明同存储逻辑‘0’的数据层12有关的第二种方法。将双极性脉冲250加到第三导体22上(图6a)。双极性脉冲250具有紧跟着负极性254(对应于逻辑‘1’)的正极性252(对应于逻辑‘0’)。正极性252将基准层14的磁化沿着与数据层12磁化相同方向定向(图6b)，由此器件10的磁化取向是平行的并且它的电阻值是Rp。其次负极性254将基准层14的磁化向量(M2)沿着相反的方向定向(图6c)，由此器件10的磁化取向是反平行的并且它的电阻值是R+ΔR或Rap。于是器件10的电阻从低变到高(图6d)。该从低到高的变化表示存储在存储器件10中的是逻辑‘0’。对应的检测电流(IS)示于图6e。
图7a-7e说明同存储逻辑‘1’的数据层12有关的第二种方法。同样的双极性脉冲250加到第三导体22上(图7a)。磁存储器件从反平行磁化取向(图7b)转变到平行磁化取向(图7c)，由此磁器件10的电阻从高变到低(图7d)。于是此从高到低的变化表示存储在磁存储器件10中的是逻辑‘1’。对应的检测电流(IS)示于图7e。
此双极读出操作参考其本身。因此，此动态方法对跨接不同器件的电阻变化是不灵敏的。
该双极性脉冲不局限于单个的正极性后紧跟单个的负极性，而且也不局限于正极性对应于逻辑‘0’和负极性对应于逻辑‘1’。例如，正极性很可能正好对应于逻辑‘1’，双极性脉冲可能以负极性开始并变化到正极性，等。
一种简单的用于探测电阻变化的检测放大器310示于图8。流经磁隧道结11的检测电流被加到检测放大器312上。检测放大器312的第一和第二输出提供正比于检测电流幅度的电压(VSENSE)。该第一输出被提供给比较器316的第一输入(IN+)。检测放大器312的第二输出被提供给延迟元件314，此元件有几纳秒的延迟。延迟元件314的输出被提供给比较器316的第二输入(IN-)。比较器316将比较器第一输入(IN+)上的检测电压(VSENSE)和比较器第二输入(IN-)上延迟的检测电压进行比较。比较器316的输出(VOUT)表示存储在磁存储器件10中的逻辑状态。
图9a和9b是图8电路的时序图。图9a对应于图6a-6e，以及图9b对应于图7a-7e。
磁存储器件10比常规SDT结的结构更为简单。因为不需要籽晶层和AF钉轧层所以磁存储器件10比SDT结更容易制造。仍要进行数据层的退火以建立磁易化轴，但可以在较低温度下进行而且不太苛刻。另外，大大降低了沉积过程的复杂性。另一个优点是数据层12在金属导体的顶部，结果形成更均匀的数据膜，并因此有更好的磁响应和生产能力(整个晶片上更加均匀)。
现在参看图10，它说明含有磁隧道结11之阵列12的MRAM器件410。该磁隧道结11按行和列布置，行沿X-方向延伸和列沿Y-方向延伸。为了简化MRAM器件410的说明，只展示了较少数的磁隧道结11。实际上，可以使用任何规模的阵列。
用作字线18的轨迹在阵列12的一侧的平面内沿X-方向延伸。字线18同磁隧道结11的数据层12保持接触。用作位线20的轨迹在阵列12的相邻一侧的平面内沿Y-方向延伸。位线20同磁隧道结11的基准层14保持接触。阵列12的每一行可以有一条字线18并且阵列12的每一列可以有一条位线20。每个磁存储隧道结11都位于字线18和位线20的交叉点上。
用作读出线22的轨迹也沿Y-方向延伸。读出线22都在位线20之上，并同它绝缘。(在另一种方案中，读出线22可以在位线20之下，在字线18之上或之下，沿着行或列，等等)。读出线22同字线18和位线20无关。
MRAM器件410也包含第一和第二行解码器414a和414b，第一和第二列解码器416a和416b，和读出/写入电路418。该读出/写入电路418包含检测放大器420，连地引线422，行电流源424，电压源426，和列电流源428。
在选取的磁隧道结11上进行写入操作期间，第一行解码器414a将所选字线18的一端连接到行电流源424，第二行解码器414b将所选字线18的相反一端连接到地，第一列解码器416a将所选位线20的一端连接到地，第二列解码器416b将所选位线20的相反一端连接到列电流源428。其结果，写入电流就流经选取的字线18和位线20。写入电流生成引起磁隧道结11转换的磁场。列解码器416a和416b也可以使写入电流流经跨接选取的磁隧道结11的读出线22。此第三写入电流生成帮助选取的磁隧道结11进行转换的附加磁场。
在选取的磁隧道结11上进行读出操作期间，第一行解码器414a将电压源426连接到选取的字线18上，同时第一列解码器416a将选取的位线20连接到检测放大器420的有效接地输入端。结果，检测电流通过选取的磁隧道结11流到检测放大器420的输入端。同时，第一和第二列解码器416a和416b使稳定的读出电流或者使双极性电流脉冲流经跨接选取的磁隧道结11的读出线22。如果稳定的读出电流被提供给选取的读出线22，选取的磁隧道结11的电阻态就用检测放大器420来检测。如果双极性脉冲供给选取的读出线22，此结电阻的变化就用检测放大器420来检查(用于检查结电阻变化的检测放大器420可以有如图8所示的检测放大器312一样的结构)。
磁隧道结11通过许多平行通路连接在一起。在一个交叉点看到的电阻等于那个交叉点处的磁隧道结11的电阻同其他行和列的磁隧道结11的电阻相并联的的电阻。因此，磁隧道结11的阵列12可以被表征为交叉点电阻网。
因为磁隧道结11连接为交叉点电阻网，寄生的或潜路电流可能干扰所选取的磁隧道结11上的读出操作。可以将阻断器件如二极管或三极管连接到磁隧道结11上。这些阻断器件能够阻断寄生电流。
在另一种方案中，寄生电流可以使用公开于受让人的美国专利号6,259,644中的“等电位”方法来处理。如果使用等电位方法来配置，读出/写入电路418可以给未选的位线20提供与给选取的位线20相同的电位，或给未选的字线18提供与给选取的位线20相同的电位。
由于读出线22同位线20是电绝缘的，它们不增加磁隧道结11的电阻交叉耦合。因此，不会给读出线22施加相等的电位。
图10展示具有三种不同类型轨迹：字线18，位线20，和读出线22的MRAM器件410。然而，本发明是不局限于此。例如，根据本发明的一种MRAM器件可以只有两种不同的轨迹：字线18和位线20。
参看图11，它说明包含字线18和位线20，但没有读出线22的一种MRAM器件。磁隧道结11位于字线18和位线20的交叉点。
另外参看图12，它说明只用字线18和位线20的读出操作。第一行解码器514a将电压源526连接到选取的字线18上，并且第一列解码器516a将选取的位线20的一端连接到检测放大器520的有效接地输入。其结果检测电流(IS)经过选取的磁隧道结11流到检测放大器520。第二列解码器516b将列电流源528连接到选取的位线20的另一端。结果读出电流(IR)经过选取的位线20流到检测放大器520。读出电流(IR)确立基准层的磁化向量。检测放大器520检测检测电流和读出电流之和(IS+IR)。由于读出电流(IR)的大小是已知的，检测电流(IS)的大小，以及因此就能够确定磁隧道结11的电阻和逻辑状态。
于是所描述的磁隧道结11还包含单独的基准层14，每个基准层14都具有像它的对应数据层12和隧道势垒层16一样的几何。然而，本发明不局限于具有像数据层和隧道势垒层一样几何的基准层。
而代之以，基准层可以有像字线18和位线20一样的几何。这样的基准层将称做“基准线”。
现在参看展示基准线610的图13a，此基准线被多个磁隧道结611共用。铺设在基准线610上面的是位线20和读出线22。基准线610沿着与位线20和读出线22相同方向延伸。因此，一列中的每个磁隧道结11都含有单独的数据层12、单独的隧道势垒层16、和共有的基准线610。
本发明不局限于如图13a所示的分层于位线20之下的基准线610，而代之以，基准线610可以铺设在位线20的上面(见图13b)；或基准线610可以铺设在读出线22之上或之下(并应沿与读出线22相同方向延伸)，或基准线610可以铺设在字线18之上或下面(并应沿像字线18同样的方向延伸)。如果基准线610铺设在位线20的上面，并因此，不与隧道势垒层16接触，如图13b所示，然后在隧道势垒层16、位线20之间生成形成图形的层14。
本发明不局限于基准线相对于字线18、位线20或读出线22的铺设。如图14-17所示，基准线可以同字线、位线和/或读出线结合。通过在任何其他线上包覆基准线的铁磁材料，该基准线可以同任何其他线组合。基准线同其他线相组合的一个好处是消除了额外的互连层。包覆层的另外的好处是能减少功率消耗，因为包覆层能降低读出和写入电流的大小。
图14展示用铁磁材料(例如，NiFe)包覆的位线20。该包覆层712形成一层软的或极软的基准线710。位线20位于读出线22和绝缘势垒层16之间。介电层(未示出)可以将读出线22同基准线710分隔开。
铁磁包覆层712可以将位线20完全包封起来以形成磁通路径封闭。在绝缘势垒层16和位线20之间的那部分包覆层712可以较薄。
在写入操作期间，施加写入电流到位线20并且产生的磁场使基准线710饱和。基准线710较薄的部分使磁场朝向数据层12。
在读出操作期间，流经读出线22的读出电流建立基准线710的磁化取向，而检测电流和寄生电流流经字线和位线。在读出操作期间，因存在由流经读出线的检测电流和寄生电流生成的磁场，所以铁磁包覆层712不应饱和。只要它不饱和，任何由检测电流和寄生电流生成的磁场将不会干扰数据层12。
图15展示以铁磁材料(例如，NiFe)包覆的读出线22。此包覆层形成软的或极软的基准线810。读出线22位于字线20和绝缘隧道势垒层16之间。此铁磁包覆层可以将读出线22完全包封起来以形成通量封闭(如图16所示)，或部分地包围读出线22(未示出)。此读出线22未包覆的部分直接同隧道势垒层16接触，以及其余部分被铁磁材料所包覆。
铁磁包覆层812在存在读出磁场情况下不应饱和(即，该磁场是在给读出线22提供读出电流时发生的并且用于给基准线810的磁化向量定向)。只要此包覆层812完全包容读出磁场，该读出磁场将不延伸到包覆层812以外，在那儿它可能干扰数据层12。
同图14的结构相比，字线20进一步移置远离数据层12，以降低在写入操作期间由字线20施加的磁场强度。为补偿降低的磁场，在写入操作期间也给包覆读出线810提供写入电流。在写入操作期间由读出线22提供的磁场帮助转换。
图16展示包含铁磁材料的基准线912，此材料既包覆位线20也包覆读出线22。该基准线912包含三个部分：下面部分912a，上面部分912b，和盖子部分912c。下面部分912a同其他两部分912b和912c被介电体914隔开。尽管同其他部分912b和912c电绝缘，但下面部分912a同其他部分912b和912c是磁耦合的。
基准线912的下面部分912a包含读出线22。包覆层覆盖读出线22的底部和侧面。读出线22的上表面没有被铁磁包覆层覆盖，但被介电体914覆盖。
基准线912的上面部分912b包含位线20。包覆层覆盖位线20的顶部和侧面。位线20的底面不用包覆层覆盖，但被介电体914覆盖。位线20和读出线22也被介电体914隔开。
读出线22比位线20具备较大的截面以补偿制造公差。在制造期间，基准线的上面部分912b应在下面部分912a之上中心定位。然而，实际上可能发生安装不正确。即使发生安装不正确，上面部分仍将装在下面部分912a的上方以避免位线20和读出线22之间的短路。
盖子部分912c从上面部分912b向外伸出到下面部分912a的侧壁之上。盖子部分912c也覆盖介电体914。盖子部分912c封闭下面部分912a和上面部分912b之间的磁力线。盖子部分912c和下面部分912a的侧壁之间的间隙可以用介电体914填充。该间隙防止位线20和读出线22之间的短路。位线20产生的磁场横穿此间隙并延伸入盖子部分912c。
多个绝缘隧道势垒层16形成在基准线912的上面部分912b之上，并且相应的数据层12形成在绝缘隧道势垒层16之上。字线18形成在数据层12之上。
对下面部分912a的包覆层厚度的描述进行了夸张。对下面部分912a、上面部分912b和盖子部分912c来说，该厚度大约可以是1nm到50nm(典型值是5nm)。仅由读出线22产生的读出磁场不使基准线912的上面部分912b饱和。仅由位线20产生的写入磁场能使基准线912的下面部分912a饱和。
在位线20和读出线22之间的电绝缘体(即，介电体914)使供给位线20和读出线22的电流分离开。反过来，在读出和写入操作期间分开的电流便于进行独立的磁场控制。通过调节供给位线20和读出线22的电流，能够调节产生的两个磁场只给下面部分912a的磁化定向，或只给上面部分912b的磁化定向，或既给基准线912的上面部分912b的磁化定向又给基准线912的下面部分912a的磁化定向。
图17展示一种基准线912’，其中下面部分912a’的侧壁向上伸出到介电层914’以上。在盖子部分912c’的侧面和下面部分912a’的侧壁之间有一空气间隙或绝缘体。
可以使用一种铜-镶嵌方法(Cu-demascene)来生产包覆层导体。一种示范性的铜-镶嵌方法在图18-21中作了说明。
该方法以平面化介电层1010开始，其中在互连接金属沉积之前已经蚀刻出沟槽(图18)。以各向同性的方法沉积一种软磁材料912a薄层以使侧壁镀到大约像沟槽底部同样的厚度(图19)。该磁材料可渗透到足以充当磁芯，同时它在截面的四周没有任何破裂和太多的空洞而保持连续。接着用电镀或其他适当的方法以铜填满该沟槽。然后将此结构平面化。产生的平面化的结构示于图20。沉积一种软磁材料912c以封闭磁力线并形成全包覆导体(图21)。通过盖子部分的材料912c厚度的制取，此厚度不同于覆盖沟槽侧壁和底部的材料912a的厚度，磁性质可以按需要操控。盖子部分912c被形成图形以及然后制造包覆导体的其余部分。
为制造此包覆导体本发明不限于镶嵌方法。可以使用其他制造方法。
本发明不限于包覆字线。字线和位线可以互换，并且字线可以用铁磁材料用包覆。
本发明不限于GMR和TMR器件。例如，本发明可以应用于顶部和底部旋转阀(spin valve)。
尽管已经描述和说明了本发明的几种具体的实施方案，但本发明不限于该特定的形式或所描述和说明的部件的配置。而是，根据下面的权利要求来解释本发明。

Claims (9)

1.一种磁存储器件，该器件包含：
铁磁数据层(12)，其具有能够沿两个磁化方向中的任何一个方向取向的磁化；
基准层(912，912’)，其包括：
介电层(914)，
被该介电层(914)隔开的第一和第二导体(20，22)，和
在该第一和第二导体(20，22)上的铁磁包覆层(912a，912b，912a’，912b’)，该铁磁包覆层(912a，912b，912a’，912b’)的至少一部分的磁化取向与铁磁数据层(12)的磁化方向平行或者反平行；以及
在铁磁数据层(12)和基准层(912，912’)之间的隔离层(16)，其中，该第一导体(20)形成在该隔离层(16)和该第二导体(22)之间，并且该第二导体比该第一导体具有较大的截面积。
2.如权利要求1的磁存储器件，其中基准层(912，912’)的包覆层(912a，912b，912a’，912b’)是极软的。
3.如权利要求1的磁存储器件，其中隔离层(16)是绝缘隧道势垒层。
4.如权利要求1的器件，其中第一导体(20)形成在隔离层(16)和第二导体(22)之间；和其中第二导体(22)比第一导体(20)具有较大的截面积。
5.如权利要求4的磁存储器件，其中第二导体(22)是读出导体；和其中第一导体是读出/写入导体。
6.如权利要求4的磁存储器件，其中第二导体(22)是读出/写入导体；和其中第一导体(20)是读出导体。
7.如权利要求4的磁存储器件，其中包覆层(912a，912b，912a’，912b’)包含在第一导体(20)上的第一部分(912b，912b’)；和在第二导体(22)上和介电层(914)上的第二部分(912a，912a’)，在第一部分和第二部分(912a，912b，912a’，912b’)之间存在间隙。
8.如权利要求7的磁存储器件，其中第二部分(912a)包含侧壁，和其中第一部分(912b)包含盖子(912c)，盖子(912c)延伸到侧壁的上方，盖子(912c)和侧壁之间有间隙。
9.如权利要求7的磁存储器件，其中第二部分(912a’)包含侧壁，和其中第一部分(912b’)包含盖子(912c’)，盖子(912c’)不延伸到侧壁的上方，盖子(912c’)和侧壁之间有间隙。
CNB021323429A 2001-09-25 2002-09-24 磁存储器件 Expired - Lifetime CN100492528C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/963,932 US6504221B1 (en) 2001-09-25 2001-09-25 Magneto-resistive device including soft reference layer having embedded conductors
US09/963932 2001-09-25

Publications (2)

Publication Number Publication Date
CN1409320A CN1409320A (zh) 2003-04-09
CN100492528C true CN100492528C (zh) 2009-05-27

Family

ID=25507914

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021323429A Expired - Lifetime CN100492528C (zh) 2001-09-25 2002-09-24 磁存储器件

Country Status (6)

Country Link
US (1) US6504221B1 (zh)
EP (1) EP1296332B1 (zh)
JP (1) JP4128418B2 (zh)
KR (1) KR100896457B1 (zh)
CN (1) CN100492528C (zh)
DE (1) DE60203675T2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548849B1 (en) * 2002-01-31 2003-04-15 Sharp Laboratories Of America, Inc. Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US6597049B1 (en) * 2002-04-25 2003-07-22 Hewlett-Packard Development Company, L.P. Conductor structure for a magnetic memory
US6780653B2 (en) 2002-06-06 2004-08-24 Micron Technology, Inc. Methods of forming magnetoresistive memory device assemblies
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6577529B1 (en) * 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
JP3788964B2 (ja) 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US6950919B2 (en) * 2003-03-26 2005-09-27 Hewlett-Packard Development Company, L.P. Computer system with operating system to dynamically adjust the main memory
US6865107B2 (en) * 2003-06-23 2005-03-08 Hewlett-Packard Development Company, L.P. Magnetic memory device
US6865105B1 (en) * 2003-09-22 2005-03-08 Hewlett-Packard Development Company, L.P. Thermal-assisted switching array configuration for MRAM
US6925000B2 (en) * 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
KR100634501B1 (ko) * 2004-01-29 2006-10-13 삼성전자주식회사 자기 메모리 소자 및 그 제조방법
US7193889B2 (en) * 2004-02-11 2007-03-20 Hewlett-Packard Development Company, Lp. Switching of MRAM devices having soft magnetic reference layers
US7324369B2 (en) * 2005-06-30 2008-01-29 Freescale Semiconductor, Inc. MRAM embedded smart power integrated circuits
US7444738B2 (en) * 2005-07-29 2008-11-04 Everspin Technologies, Inc. Method for tunnel junction sensor with magnetic cladding
JP2007329222A (ja) * 2006-06-07 2007-12-20 Tdk Corp 磁気記憶装置、磁気記憶装置の製造方法
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7719876B2 (en) 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
US8625336B2 (en) 2011-02-08 2014-01-07 Crocus Technology Inc. Memory devices with series-interconnected magnetic random access memory cells
KR102354680B1 (ko) * 2018-02-23 2022-01-25 에스케이하이닉스 주식회사 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891511B2 (ja) * 1997-06-12 2007-03-14 キヤノン株式会社 磁性薄膜メモリ及びその記録再生方法
US6040961A (en) * 1997-10-27 2000-03-21 International Business Machines Corporation Current-pinned, current resettable soft AP-pinned spin valve sensor
US6169686B1 (en) * 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US6211559B1 (en) * 1998-02-27 2001-04-03 Motorola, Inc. Symmetric magnetic tunnel device
US6872993B1 (en) * 1999-05-25 2005-03-29 Micron Technology, Inc. Thin film memory device having local and external magnetic shielding
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
US6538920B2 (en) * 2001-04-02 2003-03-25 Manish Sharma Cladded read conductor for a pinned-on-the-fly soft reference layer
US6404674B1 (en) * 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer

Also Published As

Publication number Publication date
KR20030026876A (ko) 2003-04-03
EP1296332B1 (en) 2005-04-13
EP1296332A2 (en) 2003-03-26
JP4128418B2 (ja) 2008-07-30
JP2003188357A (ja) 2003-07-04
KR100896457B1 (ko) 2009-05-14
US6504221B1 (en) 2003-01-07
CN1409320A (zh) 2003-04-09
DE60203675D1 (de) 2005-05-19
DE60203675T2 (de) 2006-07-06
EP1296332A3 (en) 2003-05-02

Similar Documents

Publication Publication Date Title
CN100492528C (zh) 磁存储器件
CN100447892C (zh) 具有软基准层的磁存储器件
EP1248273B1 (en) Cladded read conductor for a tunnel junction memory cell
CN1307643C (zh) 具有软基准层的磁阻器件的读取方法
EP1248265A2 (en) Magnetic memory cell
EP1335382B1 (en) Magnetic yoke structure in MRAM devices to reduce programming power consumption and a method to make the same
USRE39799E1 (en) Memory cell array and method for manufacturing it
KR100515532B1 (ko) 자기 기억 장치 및 그 제조 방법
JP4226295B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子
US20020127743A1 (en) Method for fabricating cladding layer in top conductor
US6785160B1 (en) Method of providing stability of a magnetic memory cell
KR20050091254A (ko) 자기 램 소자의 기록 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20070914

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070914

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: California, USA

Applicant before: Hewlett-Packard Co.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090527

CX01 Expiry of patent term