JP2001332081A - 磁気メモリ及びそれを用いた半導体記憶装置 - Google Patents
磁気メモリ及びそれを用いた半導体記憶装置Info
- Publication number
- JP2001332081A JP2001332081A JP2000145341A JP2000145341A JP2001332081A JP 2001332081 A JP2001332081 A JP 2001332081A JP 2000145341 A JP2000145341 A JP 2000145341A JP 2000145341 A JP2000145341 A JP 2000145341A JP 2001332081 A JP2001332081 A JP 2001332081A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- region
- magnetic memory
- semiconductor
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 チャネル領域などの半導体領域に対して、一
様に、垂直に磁界をかけられるような磁気メモリを提供
する。 【解決手段】 第１の電極領域１６と第２の電極領域１
５との間に備えた半導体領域１７に対して、該第１，第
２の電極領域１６，１５が形成されている方向の直角方
向に磁界が印加されるように、該半導体領域１７を覆う
ような形状の磁性体部１４を形成する。
様に、垂直に磁界をかけられるような磁気メモリを提供
する。 【解決手段】 第１の電極領域１６と第２の電極領域１
５との間に備えた半導体領域１７に対して、該第１，第
２の電極領域１６，１５が形成されている方向の直角方
向に磁界が印加されるように、該半導体領域１７を覆う
ような形状の磁性体部１４を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気メモリ（Magn
etic Random Access Memory）及びこれを備えた半導体
記憶装置に関する。
etic Random Access Memory）及びこれを備えた半導体
記憶装置に関する。
【０００２】
【従来の技術】従来、磁性体薄膜を用いた磁気メモリ
は、電源が断たれても情報を失わない不揮発性であると
いう特徴と共に、繰り返し書き換え回数が無限回できる
ことや、放射線が入射しても記録内容が消失する危険性
がない等という点で、半導体メモリに比して有利なメモ
リとして注目されている。
は、電源が断たれても情報を失わない不揮発性であると
いう特徴と共に、繰り返し書き換え回数が無限回できる
ことや、放射線が入射しても記録内容が消失する危険性
がない等という点で、半導体メモリに比して有利なメモ
リとして注目されている。
【０００３】図８は、特開平５−２２６６３５号公報な
どに記載されている磁気メモリの断面図及び平面図であ
る。この磁気メモリは、磁性体を用いてホール効果を利
用したＭＯＳ型磁気メモリであり、ガラス、石英、シリ
コンウエハ又はステンレスなどの基板１１１上に磁性体
薄膜１１２を形成し、その上にさらに絶縁膜１１３ａを
形成し、その上にさらにソース領域１１４ａ、チャネル
領域１１４ｂ及びドレイン領域１１４ｃからなる半導体
薄膜を形成している。すなわち、図８に示す磁気メモリ
は、チャネル領域１１４ｂの下側に磁性体薄膜１１２を
形成していた。
どに記載されている磁気メモリの断面図及び平面図であ
る。この磁気メモリは、磁性体を用いてホール効果を利
用したＭＯＳ型磁気メモリであり、ガラス、石英、シリ
コンウエハ又はステンレスなどの基板１１１上に磁性体
薄膜１１２を形成し、その上にさらに絶縁膜１１３ａを
形成し、その上にさらにソース領域１１４ａ、チャネル
領域１１４ｂ及びドレイン領域１１４ｃからなる半導体
薄膜を形成している。すなわち、図８に示す磁気メモリ
は、チャネル領域１１４ｂの下側に磁性体薄膜１１２を
形成していた。
【０００４】さらに、ソース領域１１４ａ、チャネル領
域１１４ｂ及びドレイン領域１１４ｃのぞれぞれに上部
に、絶縁膜１１３ｂを形成し、その上にゲート電極１１
６、ソース電極１１５ａ及びドレイン電極１１５ｂを形
成し、さらに絶縁膜１１３ｂを介して図示しない書き込
み線を形成している。また、ソース電極１１５ａからド
レイン電極１１５ｂ方向に対して、垂直にホール電圧検
出用電極１１７を配置していた。
域１１４ｂ及びドレイン領域１１４ｃのぞれぞれに上部
に、絶縁膜１１３ｂを形成し、その上にゲート電極１１
６、ソース電極１１５ａ及びドレイン電極１１５ｂを形
成し、さらに絶縁膜１１３ｂを介して図示しない書き込
み線を形成している。また、ソース電極１１５ａからド
レイン電極１１５ｂ方向に対して、垂直にホール電圧検
出用電極１１７を配置していた。
【０００５】このような磁気メモリは、書き込み線にい
ずれかの方向から電流を流すことにより、チャネル領域
１１４ｂに異なる方向から磁界を生じさせて、「０」，
「１」のディジタル２値データを書き込む。そして、書
き込んだデータを読み出すときには、ホール電圧検出用
電極１１７によりホール電圧を検出し、その電圧がＬＯ
Ｗ若しくはＨｉｇｈ信号であることを認識して、データ
が「０」，「１」のいずれであるかを判別していた。
ずれかの方向から電流を流すことにより、チャネル領域
１１４ｂに異なる方向から磁界を生じさせて、「０」，
「１」のディジタル２値データを書き込む。そして、書
き込んだデータを読み出すときには、ホール電圧検出用
電極１１７によりホール電圧を検出し、その電圧がＬＯ
Ｗ若しくはＨｉｇｈ信号であることを認識して、データ
が「０」，「１」のいずれであるかを判別していた。
【０００６】図９は、特開平１０−５６２１９号公報な
どに記載されている磁気メモリの断面図である。この磁
気メモリは、磁性体薄膜１１２を層間絶縁膜１２０のう
ちチャネル領域１１４ｂの上側に形成していた。なお、
図９において、図８と同様の部分には同一符号を付して
いる。図９に示す磁気メモリにおいても、図８の場合と
同様に、書き込み線にいずれかの方向から電流を流する
ことによりデータを書き込み、その後、たとえばホール
電圧検出用電極により、ホール電圧を検出し、その電圧
がＬＯＷ若しくはＨｉｇｈ信号であることを認識して、
データが「０」，「１」のいずれであるかを判別してい
た。
どに記載されている磁気メモリの断面図である。この磁
気メモリは、磁性体薄膜１１２を層間絶縁膜１２０のう
ちチャネル領域１１４ｂの上側に形成していた。なお、
図９において、図８と同様の部分には同一符号を付して
いる。図９に示す磁気メモリにおいても、図８の場合と
同様に、書き込み線にいずれかの方向から電流を流する
ことによりデータを書き込み、その後、たとえばホール
電圧検出用電極により、ホール電圧を検出し、その電圧
がＬＯＷ若しくはＨｉｇｈ信号であることを認識して、
データが「０」，「１」のいずれであるかを判別してい
た。
【０００７】
【発明が解決しようとする課題】しかし、従来の技術
は、フリンジ磁界による磁力線を図８，図９に矢印で各
々図示しているように、チャネル領域に対して、一様
に、垂直に磁界をかけることができず、そのため、書き
込んだデータを読み出そうとしても、データが「０」，
「１」のいずれであるかを判別することが困難な場合が
あった。
は、フリンジ磁界による磁力線を図８，図９に矢印で各
々図示しているように、チャネル領域に対して、一様
に、垂直に磁界をかけることができず、そのため、書き
込んだデータを読み出そうとしても、データが「０」，
「１」のいずれであるかを判別することが困難な場合が
あった。
【０００８】そこで、本発明は、チャネル領域などの半
導体領域に対して、一様に、垂直に磁界をかけられるよ
うな磁気メモリ及びそれを備えた半導体記憶装置を提供
することを課題とする。
導体領域に対して、一様に、垂直に磁界をかけられるよ
うな磁気メモリ及びそれを備えた半導体記憶装置を提供
することを課題とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の磁気メモリは、第１の電極領域と第２の電
極領域との間に備えた半導体領域又は抵抗体に対して、
該第１，第２の電極領域が形成されている方向の直角方
向に磁界が印加されるように、該半導体領域を覆うよう
な形状の磁性体部を形成してなることを特徴とする。
に、本発明の磁気メモリは、第１の電極領域と第２の電
極領域との間に備えた半導体領域又は抵抗体に対して、
該第１，第２の電極領域が形成されている方向の直角方
向に磁界が印加されるように、該半導体領域を覆うよう
な形状の磁性体部を形成してなることを特徴とする。
【００１０】具体的には、前記磁界が印加される向きを
変えることにより２値データを記憶する。そして、デー
タを読み出すには、前記第１の電極領域を、少なくとも
２つの領域に分離して、前記磁界が印加される向きに応
じて前記２つの領域間へ流れる電流量が異なることを利
用する。
変えることにより２値データを記憶する。そして、デー
タを読み出すには、前記第１の電極領域を、少なくとも
２つの領域に分離して、前記磁界が印加される向きに応
じて前記２つの領域間へ流れる電流量が異なることを利
用する。
【００１１】また、前記磁性体部の形状は、たとえばＵ
字状又はコの字状のように、半導体領域を覆うような形
状であればよい。さらに、たとえば前記第１，第２の電
極領域及び前記半導体領域は、電界効果トランジスタ又
はバイポーラトランジスタの一部を構成するものであ
る。なお、前記磁性体部に電界が印加されるようにする
ことで、前記磁界を発生させる。
字状又はコの字状のように、半導体領域を覆うような形
状であればよい。さらに、たとえば前記第１，第２の電
極領域及び前記半導体領域は、電界効果トランジスタ又
はバイポーラトランジスタの一部を構成するものであ
る。なお、前記磁性体部に電界が印加されるようにする
ことで、前記磁界を発生させる。
【００１２】また、本発明の半導体記憶装置は、半導体
基体上に、絶縁膜を介して、上記磁気メモリを形成する
ことを特徴とする。
基体上に、絶縁膜を介して、上記磁気メモリを形成する
ことを特徴とする。
【００１３】
【発明の実施の形態】（実施形態１）図１（ａ）は、本
発明の実施形態１の磁気メモリ素子を備える不揮発性半
導体記憶装置の斜視図である。図１（ｂ）は図１（ａ）
の断面図である。ここでは、たとえばＭＯＳ型電界効果
トランジスタ（ＭＯＳＦＥＴ）を利用して、磁気メモリ
であるところのＭＲＡＭ（ Magnetic Random Access Me
mory）を形成しており、また、チャネル領域１７の上下
を覆うようにたとえばＵ字状又はコの字状の磁性体部１
４を形成している。なお、ＭＯＳＦＥＴ以外にも、たと
えばＪＦＥＴ（Junction Field Effect Transistor）又
はラテラルＢＪＴ（Bipolar Junction Transistor）を
用いて磁気メモリを構成してもよい。
発明の実施形態１の磁気メモリ素子を備える不揮発性半
導体記憶装置の斜視図である。図１（ｂ）は図１（ａ）
の断面図である。ここでは、たとえばＭＯＳ型電界効果
トランジスタ（ＭＯＳＦＥＴ）を利用して、磁気メモリ
であるところのＭＲＡＭ（ Magnetic Random Access Me
mory）を形成しており、また、チャネル領域１７の上下
を覆うようにたとえばＵ字状又はコの字状の磁性体部１
４を形成している。なお、ＭＯＳＦＥＴ以外にも、たと
えばＪＦＥＴ（Junction Field Effect Transistor）又
はラテラルＢＪＴ（Bipolar Junction Transistor）を
用いて磁気メモリを構成してもよい。
【００１４】図１に示すように、本実施形態では、たと
えば基板１１上に、ＢＯＸ（BuriedOxide）と称される
酸化シリコン絶縁膜１２を形成し、その上にさらに不純
物拡散領域であるソース領域１５、チャネル領域１７及
び不純物拡散領域であるドレイン領域１６を形成してい
る。
えば基板１１上に、ＢＯＸ（BuriedOxide）と称される
酸化シリコン絶縁膜１２を形成し、その上にさらに不純
物拡散領域であるソース領域１５、チャネル領域１７及
び不純物拡散領域であるドレイン領域１６を形成してい
る。
【００１５】さらに、ソース領域１５、チャネル領域１
７及びドレイン領域１６のぞれぞれに上部に、ゲート絶
縁膜１８を形成し、それを介してゲート電極１９を形成
し、その上に層間絶縁膜１１０を形成し、さらに絶縁膜
１１２を介して磁性体部１４を磁化させるための書き込
み線３８を形成している。また、ソース領域１５には、
書き込んでいるデータを読み出す信号を入力するデータ
線９３と、データが読み出される磁気メモリ素子が選択
されるスイッチ８９とを形成している。
７及びドレイン領域１６のぞれぞれに上部に、ゲート絶
縁膜１８を形成し、それを介してゲート電極１９を形成
し、その上に層間絶縁膜１１０を形成し、さらに絶縁膜
１１２を介して磁性体部１４を磁化させるための書き込
み線３８を形成している。また、ソース領域１５には、
書き込んでいるデータを読み出す信号を入力するデータ
線９３と、データが読み出される磁気メモリ素子が選択
されるスイッチ８９とを形成している。
【００１６】このように、ここでは、いわゆるＳＯＩ
（Silicon on Insulator）構造の基板１１を用いている
が、ガラス、石英又はステンレスなどの基板を用いても
よい。また、シリコン以外の他のＩＶ族系半導体やＧａ
Ａｓ、ＩｎＳｂなどの化合物半導体を材料に用いること
もできる。さらに、基板１１の形状は板状に限定される
ものでない。
（Silicon on Insulator）構造の基板１１を用いている
が、ガラス、石英又はステンレスなどの基板を用いても
よい。また、シリコン以外の他のＩＶ族系半導体やＧａ
Ａｓ、ＩｎＳｂなどの化合物半導体を材料に用いること
もできる。さらに、基板１１の形状は板状に限定される
ものでない。
【００１７】また、ソース領域１５、チャネル領域１７
及びドレイン領域１６は、他の図示しないソース領域、
チャネル領域及びドレイン領域と、分離層１３により素
子分離されている。さらに、磁性体部１４は、分離層１
３を貫くように形成している。
及びドレイン領域１６は、他の図示しないソース領域、
チャネル領域及びドレイン領域と、分離層１３により素
子分離されている。さらに、磁性体部１４は、分離層１
３を貫くように形成している。
【００１８】なお、実際には、複数の磁気メモリ素子を
たとえば２次元にアレイ状に配列し、同列に配置してい
る磁気メモリ素子が一本の書き込み線３８及びデータ線
９３を共有しており、また同行に配置している磁気メモ
リ素子が一本の図示しない電源線、ワード線及びグラン
ド線を共有するように配線することにより、磁気メモリ
を形成している。
たとえば２次元にアレイ状に配列し、同列に配置してい
る磁気メモリ素子が一本の書き込み線３８及びデータ線
９３を共有しており、また同行に配置している磁気メモ
リ素子が一本の図示しない電源線、ワード線及びグラン
ド線を共有するように配線することにより、磁気メモリ
を形成している。
【００１９】すなわち、本実施形態では、磁気メモリ素
子アレイ中の任意の磁気メモリ素子に、たとえば
「０」，「１」のいずれかのディジタル値を書き込み、
書き込んだ情報を読み出すときには、データ線９３から
読み出し信号を入力して、スイッチ８９をオンすること
により、特定の素子に書き込まれている情報だけを読み
出している。
子アレイ中の任意の磁気メモリ素子に、たとえば
「０」，「１」のいずれかのディジタル値を書き込み、
書き込んだ情報を読み出すときには、データ線９３から
読み出し信号を入力して、スイッチ８９をオンすること
により、特定の素子に書き込まれている情報だけを読み
出している。
【００２０】また、磁性体部１４には、鉄、コバルト、
ニッケル、パーマロイなどの強磁性体、又は重希土類元
素と鉄族遷移元素からなるフェリ磁性体や、酸化テルビ
ウムを含んだ磁性ガラスを用いることができるが、フェ
リ磁性体は電気的に良導体ではないため、他の材料を用
いた方が好ましい。また、たとえば鉄ガーネットのよう
な絶縁性フェリ磁性体や絶縁性磁性ガラスを用いると、
ゲート電極１９と磁性体部１４との間に層間絶縁膜１１
０を形成する必要がなくなる。
ニッケル、パーマロイなどの強磁性体、又は重希土類元
素と鉄族遷移元素からなるフェリ磁性体や、酸化テルビ
ウムを含んだ磁性ガラスを用いることができるが、フェ
リ磁性体は電気的に良導体ではないため、他の材料を用
いた方が好ましい。また、たとえば鉄ガーネットのよう
な絶縁性フェリ磁性体や絶縁性磁性ガラスを用いると、
ゲート電極１９と磁性体部１４との間に層間絶縁膜１１
０を形成する必要がなくなる。
【００２１】ここで、磁性体部１４は、各々の先端がＮ
極とＳ極の対で存在し、且つたとえばＵ字内ではほぼ理
想的に一様な磁界が得られることが広く一般に知られて
いる。したがって、チャネル領域１７をたとえばＵ字状
の磁性体部１４で上下を覆うようにすることで、チャネ
ル領域１７に対して垂直に磁界が印加される。
極とＳ極の対で存在し、且つたとえばＵ字内ではほぼ理
想的に一様な磁界が得られることが広く一般に知られて
いる。したがって、チャネル領域１７をたとえばＵ字状
の磁性体部１４で上下を覆うようにすることで、チャネ
ル領域１７に対して垂直に磁界が印加される。
【００２２】実際には、書き込み線３８に電流を流すこ
とによって、書き込み線３８の周りに電界が発生し、こ
の電界により磁性体部１４による磁界が発生する。その
ため、たとえば書き込み線３８に図１（ａ）に示すよう
に紙面に対して水平に右から左の向きに電流を流すこと
で、書き込み線３８の回りに右回りの磁力線が発生し、
磁性体部１４が磁化される。この場合、磁性体部１４に
より、チャネル領域１７に垂直に一様な磁界が発生する
ことになる。
とによって、書き込み線３８の周りに電界が発生し、こ
の電界により磁性体部１４による磁界が発生する。その
ため、たとえば書き込み線３８に図１（ａ）に示すよう
に紙面に対して水平に右から左の向きに電流を流すこと
で、書き込み線３８の回りに右回りの磁力線が発生し、
磁性体部１４が磁化される。この場合、磁性体部１４に
より、チャネル領域１７に垂直に一様な磁界が発生する
ことになる。
【００２３】一方、書き込み線３８に流す電流の向きを
反転させると、磁性体部１４は反対方向に磁化され、そ
のため、後述するように、図１（ａ）の紙面に対して水
平に右から左の向きに電流を流した場合と、検出される
電流の向きも逆になる。書き込み線３８に流す電流の向
きで磁性体部１４が磁化される向きが反転するため磁化
方向の相違によってディジタルの記憶情報「１」，
「０」を書き込んでおくことができる。なお、磁化によ
って書き込まれた情報は、電源を切った状態でも保持さ
れ、いわゆる不揮発性メモリとして利用できる。
反転させると、磁性体部１４は反対方向に磁化され、そ
のため、後述するように、図１（ａ）の紙面に対して水
平に右から左の向きに電流を流した場合と、検出される
電流の向きも逆になる。書き込み線３８に流す電流の向
きで磁性体部１４が磁化される向きが反転するため磁化
方向の相違によってディジタルの記憶情報「１」，
「０」を書き込んでおくことができる。なお、磁化によ
って書き込まれた情報は、電源を切った状態でも保持さ
れ、いわゆる不揮発性メモリとして利用できる。
【００２４】また、図１（ｂ）に示すように、ドレイン
領域１６は、たとえば分離層１３によって２つに分離し
ている。そして、たとえば書き込み線３８に図１（ａ）
の紙面に対して水平に右から左の向きに電流を流すこと
により磁性体部１４で磁界を発生させると、チャネル領
域１７では、ローレンツ力によって、ドレイン領域Ｄ１
方向へチャネルが多く移動し、そのため、ドレイン領域
Ｄ１，Ｄ２に流れる電流に差が生じる。ここででは、こ
のような性質を利用して、ドレイン電流ＩD1、ＩD2との
で電流差を検知している。
領域１６は、たとえば分離層１３によって２つに分離し
ている。そして、たとえば書き込み線３８に図１（ａ）
の紙面に対して水平に右から左の向きに電流を流すこと
により磁性体部１４で磁界を発生させると、チャネル領
域１７では、ローレンツ力によって、ドレイン領域Ｄ１
方向へチャネルが多く移動し、そのため、ドレイン領域
Ｄ１，Ｄ２に流れる電流に差が生じる。ここででは、こ
のような性質を利用して、ドレイン電流ＩD1、ＩD2との
で電流差を検知している。
【００２５】ゲート長Ｌとゲート幅ＷがそれぞれＬ／Ｗ
＝５／５μｍのときの電流値をそれぞれＩD1、ＩD2とす
ると、［（ＩD1−ＩD2）／（ＩD1＋ＩD2）］と、磁界Ｂ
との間には、線形性が保たれた一定の関係となり、たと
えば、図２に示すようになる。また、たとえば、Ｂ＝１
の場合には、ドレイン電流ＩD1＝９０ｍＡ，ＩD2＝１０
０ｍＡとなり、この場合、［（ＩD1−ＩD2）／（ＩD1＋
ＩD2）＝δ（ドレイン電流非平衡）］とすると、δ＝１
２％となる。
＝５／５μｍのときの電流値をそれぞれＩD1、ＩD2とす
ると、［（ＩD1−ＩD2）／（ＩD1＋ＩD2）］と、磁界Ｂ
との間には、線形性が保たれた一定の関係となり、たと
えば、図２に示すようになる。また、たとえば、Ｂ＝１
の場合には、ドレイン電流ＩD1＝９０ｍＡ，ＩD2＝１０
０ｍＡとなり、この場合、［（ＩD1−ＩD2）／（ＩD1＋
ＩD2）＝δ（ドレイン電流非平衡）］とすると、δ＝１
２％となる。
【００２６】なお、このドレイン領域１６を２分割する
構造をとることでホール電圧検出用の電極を新たに設け
なくてもよい。また、ドレイン領域１６は、接合分離に
よって、２つに分離してもよい。
構造をとることでホール電圧検出用の電極を新たに設け
なくてもよい。また、ドレイン領域１６は、接合分離に
よって、２つに分離してもよい。
【００２７】図３は、Ｌ／Ｗ比に伴うドレイン領域Ｄ１
とドレイン領域Ｄ２との距離ｄの依存性を示す図であ
る。ここでは、Ｌ／Ｗ＝２５／５μｍ，Ｌ／Ｗ＝５／５
μｍの場合で、さらに、ｄ／Ｗ＝０．１，ｄ／Ｗ＝０．
２及びｄ／Ｗ＝０．８としたときのドレイン領域Ｄ１と
ドレイン領域Ｄ２との距離ｄの依存性を示している。
とドレイン領域Ｄ２との距離ｄの依存性を示す図であ
る。ここでは、Ｌ／Ｗ＝２５／５μｍ，Ｌ／Ｗ＝５／５
μｍの場合で、さらに、ｄ／Ｗ＝０．１，ｄ／Ｗ＝０．
２及びｄ／Ｗ＝０．８としたときのドレイン領域Ｄ１と
ドレイン領域Ｄ２との距離ｄの依存性を示している。
【００２８】図３に示すように、ゲート幅Ｗを一定にし
たときには、ゲート長Ｌが長いほどδの値が大きくな
り、このことから本実施形態ではＬ＞Ｗとしている。ま
たｄ／Ｗ比が小さいほどδの値が大きくなっていること
から、さらに本実施形態ではたとえばｄ／Ｗ＝０．１と
している。
たときには、ゲート長Ｌが長いほどδの値が大きくな
り、このことから本実施形態ではＬ＞Ｗとしている。ま
たｄ／Ｗ比が小さいほどδの値が大きくなっていること
から、さらに本実施形態ではたとえばｄ／Ｗ＝０．１と
している。
【００２９】図４は、図１の磁気メモリ素子に書き込ん
だデータを読み出す部分の等価回路図である。なお、図
１には、図４に示す部分の図示は省略している。図４に
は、ドレイン領域Ｄ１，Ｄ２からそれぞれのドレイン電
流ＩD1，ＩD2を流すための電流源７１と、各ドレイン電
流の電流差を測定するためのカレントミラー回路とを備
えたセンスアンプ７２とを図示している。
だデータを読み出す部分の等価回路図である。なお、図
１には、図４に示す部分の図示は省略している。図４に
は、ドレイン領域Ｄ１，Ｄ２からそれぞれのドレイン電
流ＩD1，ＩD2を流すための電流源７１と、各ドレイン電
流の電流差を測定するためのカレントミラー回路とを備
えたセンスアンプ７２とを図示している。
【００３０】ドレイン電流をＩD1とドレイン電流をＩD2
との間には、 ＩD1＝Ｉ＋ΔＩ ＩD2＝Ｉ−ΔＩ という関係が成立し、センスアンプ７２により、読み出
された各ドレイン電流Ｉ D2，ＩD2の電流差をとること
で、センスアンプ７２から出力される出力信号は２ΔＩ
にセンスアンプのＧａｉｎを乗じたものとなる。そし
て、この出力信号は、スイッチ８９（図１）がオンされ
たときに、スイッチ８９を介して外部の図示しない処理
部へ読み出される。
との間には、 ＩD1＝Ｉ＋ΔＩ ＩD2＝Ｉ−ΔＩ という関係が成立し、センスアンプ７２により、読み出
された各ドレイン電流Ｉ D2，ＩD2の電流差をとること
で、センスアンプ７２から出力される出力信号は２ΔＩ
にセンスアンプのＧａｉｎを乗じたものとなる。そし
て、この出力信号は、スイッチ８９（図１）がオンされ
たときに、スイッチ８９を介して外部の図示しない処理
部へ読み出される。
【００３１】なお、本実施形態では、図１（ｂ）を用い
て説明したように、ローレンツ力により生じるドレイン
領域Ｄ１，Ｄ２に流れる電流差に基づいて、記憶してい
るデータが「０」，「１」のいずれであるかを判別する
場合を例に説明したが、たとえばホール電圧検出用電極
１１７によりホール電圧を検出し、その電圧がＬＯＷ若
しくはＨｉｇｈ信号であることを認識して、データが
「０」，「１」のいずれであるかを判別してもよい。
て説明したように、ローレンツ力により生じるドレイン
領域Ｄ１，Ｄ２に流れる電流差に基づいて、記憶してい
るデータが「０」，「１」のいずれであるかを判別する
場合を例に説明したが、たとえばホール電圧検出用電極
１１７によりホール電圧を検出し、その電圧がＬＯＷ若
しくはＨｉｇｈ信号であることを認識して、データが
「０」，「１」のいずれであるかを判別してもよい。
【００３２】（実施形態２）本実施形態では、ＭＯＳＦ
ＥＴに代えて、接合型電界効果トランジスタ（ＪＦＥ
Ｔ）を用いた磁気メモリ素子を備える不揮発性半導体記
憶装置について説明する。ＪＦＥＴを用いて実施形態１
と同様に磁気メモリを備えた半導体記憶装置を形成する
と、半導体領域ではキャリアの発生率が高くなり、磁性
感度がキャリアの発生率と磁界の強さとの積に比例す
る。
ＥＴに代えて、接合型電界効果トランジスタ（ＪＦＥ
Ｔ）を用いた磁気メモリ素子を備える不揮発性半導体記
憶装置について説明する。ＪＦＥＴを用いて実施形態１
と同様に磁気メモリを備えた半導体記憶装置を形成する
と、半導体領域ではキャリアの発生率が高くなり、磁性
感度がキャリアの発生率と磁界の強さとの積に比例す
る。
【００３３】そのため、たとえば磁界Ｂ＝１Ｔとしたと
きに、ドレイン電流ＩD1＝１６０ｍＡ，ＩD2＝２００ｍ
Ａとなり、この場合、δ＝１８％となるため、実施形態
１の場合に比して、同条件で約５０％の感度の向上す
る。換言すると、ＪＦＥＴを用いる場合には、ＭＯＳＦ
ＥＴを用いた場合の磁界の強さよりも小さな磁界の強さ
で、同等の磁性感度が得られることになる。
きに、ドレイン電流ＩD1＝１６０ｍＡ，ＩD2＝２００ｍ
Ａとなり、この場合、δ＝１８％となるため、実施形態
１の場合に比して、同条件で約５０％の感度の向上す
る。換言すると、ＪＦＥＴを用いる場合には、ＭＯＳＦ
ＥＴを用いた場合の磁界の強さよりも小さな磁界の強さ
で、同等の磁性感度が得られることになる。
【００３４】（実施形態３）本実施形態では、ＭＯＳＦ
ＥＴに代えて、ラテラルバイポーラトランジスタ（ＢＪ
Ｔ）を用いた磁気メモリ素子を備える不揮発性半導体記
憶装置について説明する。ＢＪＴを用いて実施形態１と
同様に磁気メモリを形成すると、拡散電流が支配的にな
る点、電流駆動能力が高い点、電流制御範囲が広い点に
おいて優れた特性を示すことから、実施形態１の場合に
比して、大きい磁界をかけられるようになる。
ＥＴに代えて、ラテラルバイポーラトランジスタ（ＢＪ
Ｔ）を用いた磁気メモリ素子を備える不揮発性半導体記
憶装置について説明する。ＢＪＴを用いて実施形態１と
同様に磁気メモリを形成すると、拡散電流が支配的にな
る点、電流駆動能力が高い点、電流制御範囲が広い点に
おいて優れた特性を示すことから、実施形態１の場合に
比して、大きい磁界をかけられるようになる。
【００３５】（実施形態４）図５は、本発明の実施形態
４に係る磁気メモリ素子を備える不揮発性半導体記憶装
置の断面図である。本実施形態では、ゲート電極１９
（図１）を設けずに抵抗体８６を用いて磁気メモリ素子
を形成している。また、ここでは磁性体部１４は鉄ガー
ネットのような絶縁性フェリ磁性体を用いている。半導
体シリコン膜はｎ-型を示す抵抗体８６であり、導電性
を有する高抵抗物質であればよく、ｎ+不純物拡散領域
８５とｎ+不純物拡散領域８７との間でコンタクトをと
っている。なお、図５において、図１と同様の部分に
は、同一符号を付している。
４に係る磁気メモリ素子を備える不揮発性半導体記憶装
置の断面図である。本実施形態では、ゲート電極１９
（図１）を設けずに抵抗体８６を用いて磁気メモリ素子
を形成している。また、ここでは磁性体部１４は鉄ガー
ネットのような絶縁性フェリ磁性体を用いている。半導
体シリコン膜はｎ-型を示す抵抗体８６であり、導電性
を有する高抵抗物質であればよく、ｎ+不純物拡散領域
８５とｎ+不純物拡散領域８７との間でコンタクトをと
っている。なお、図５において、図１と同様の部分に
は、同一符号を付している。
【００３６】書き込み線３８に電流を流すと、誘導磁界
が生じ、磁性体部１４が磁化されて抵抗体８６面に垂直
に一様な磁界が発生する。このため、実施形態１等と同
様に、ディジタルの記憶情報「１」，「０」を書き込ん
だり、それを読み出したりすることができる。
が生じ、磁性体部１４が磁化されて抵抗体８６面に垂直
に一様な磁界が発生する。このため、実施形態１等と同
様に、ディジタルの記憶情報「１」，「０」を書き込ん
だり、それを読み出したりすることができる。
【００３７】（実施形態５）図６は、本発明の実施形態
５に係る磁気メモリ素子を備える不揮発性半導体記憶装
置の断面図である。本実施形態では、磁性体部１４をゲ
ート電極として用いてＭＯＳＦＥＴを構成し、これを用
いて磁気メモリを形成している。ゲート電極１４はたと
えばＵ字型に形成されているためチャネル領域１７には
垂直に一様な磁界が掛かっている。このように構成する
ことで実施形態１のＭＯＳＦＥＴを用いた磁気メモリと
比較して、チャネル領域１７と磁性体部１４との距離
が、ゲート絶縁膜１８に依存するため感度が向上する。
５に係る磁気メモリ素子を備える不揮発性半導体記憶装
置の断面図である。本実施形態では、磁性体部１４をゲ
ート電極として用いてＭＯＳＦＥＴを構成し、これを用
いて磁気メモリを形成している。ゲート電極１４はたと
えばＵ字型に形成されているためチャネル領域１７には
垂直に一様な磁界が掛かっている。このように構成する
ことで実施形態１のＭＯＳＦＥＴを用いた磁気メモリと
比較して、チャネル領域１７と磁性体部１４との距離
が、ゲート絶縁膜１８に依存するため感度が向上する。
【００３８】（実施形態６）図７は、本発明の実施形態
６の磁気メモリ素子を備える不揮発性半導体記憶装置の
斜視図である。本実施形態では、基板１１として、単結
晶シリコンｎ+基板を用い、低温エピタキシャル成長し
た基板１１の表面を選択的にエッチングして、ソース領
域１５，ドレイン領域１６となる基板１１に対する突起
部を形成する。
６の磁気メモリ素子を備える不揮発性半導体記憶装置の
斜視図である。本実施形態では、基板１１として、単結
晶シリコンｎ+基板を用い、低温エピタキシャル成長し
た基板１１の表面を選択的にエッチングして、ソース領
域１５，ドレイン領域１６となる基板１１に対する突起
部を形成する。
【００３９】その後、その突起部を耐酸化膜（図示せ
ず）で被覆して基板１１の水平面部分を熱酸化すると、
突起部の底面部が側面から酸化されて、酸化シリコン絶
縁膜１２が形成される。また突起部は、垂直方向に突出
して板状となる。この後、耐熱性膜を除去し、活性層の
表面にゲート絶縁膜１８であるところのゲート酸化膜及
びゲート電極１９及び層間絶縁膜及び磁性体部１４を選
択的に順次形成する。
ず）で被覆して基板１１の水平面部分を熱酸化すると、
突起部の底面部が側面から酸化されて、酸化シリコン絶
縁膜１２が形成される。また突起部は、垂直方向に突出
して板状となる。この後、耐熱性膜を除去し、活性層の
表面にゲート絶縁膜１８であるところのゲート酸化膜及
びゲート電極１９及び層間絶縁膜及び磁性体部１４を選
択的に順次形成する。
【００４０】その後、活性層に図示しない窓を開け、高
エネルギーイオン注入によりドレイン領域Ｄ１、素子分
離領域１３、ドレイン領域Ｄ２を形成して、ドレイン領
域Ｄ１，Ｄ２から読み出し線を接続するためのコンタク
トを形成することにより、ダブルゲート（デュアルゲー
ト）及びドレイン領域Ｄ１、ドレイン領域Ｄ２を有する
縦形ＭＯＳトランジスタ型磁気センサが形成される。
エネルギーイオン注入によりドレイン領域Ｄ１、素子分
離領域１３、ドレイン領域Ｄ２を形成して、ドレイン領
域Ｄ１，Ｄ２から読み出し線を接続するためのコンタク
トを形成することにより、ダブルゲート（デュアルゲー
ト）及びドレイン領域Ｄ１、ドレイン領域Ｄ２を有する
縦形ＭＯＳトランジスタ型磁気センサが形成される。
【００４１】書き込み線３８に図７に示すような向きに
電流を流すことで書き込み線３８の回りに誘導磁界が発
生し、磁性体部１４が磁化される。磁化された磁性体部
１４によって、チャネル領域（図示せず）には一様な磁
界が発する。チャネルとなる電子が磁界によってソース
領域１５からドレイン領域１６方向に対してθだけ曲げ
られ、そのためドレイン領域Ｄ２よりもドレイン領域Ｄ
１の方へ多く電流が流れ、ドレイン電流ＩD1，ＩD2には
電流差が生じる。
電流を流すことで書き込み線３８の回りに誘導磁界が発
生し、磁性体部１４が磁化される。磁化された磁性体部
１４によって、チャネル領域（図示せず）には一様な磁
界が発する。チャネルとなる電子が磁界によってソース
領域１５からドレイン領域１６方向に対してθだけ曲げ
られ、そのためドレイン領域Ｄ２よりもドレイン領域Ｄ
１の方へ多く電流が流れ、ドレイン電流ＩD1，ＩD2には
電流差が生じる。
【００４２】一方、実施形態１と同様に書き込み線３８
に流す電流の向きで、磁性体部１４が磁化される向きが
反転するため、磁化方向の相違によってディジタルの記
憶情報「１」，「０」を書き込んでおくことができ、且
つ電源を切ってもこの磁化方向の情報は保持されるため
不揮発性メモリとして利用できる。
に流す電流の向きで、磁性体部１４が磁化される向きが
反転するため、磁化方向の相違によってディジタルの記
憶情報「１」，「０」を書き込んでおくことができ、且
つ電源を切ってもこの磁化方向の情報は保持されるため
不揮発性メモリとして利用できる。
【００４３】本実施形態のように、縦型トランジスタ構
造をとることで、ゲート長Ｌ／ゲート幅Ｗの２次元的な
広がりが無視できるため実施形態１よりも理想的なＬ／
Ｗ比を選択することが可能となる。したがって、Ｌ／Ｗ
＝２５／５μｍとしたが１つの磁気メモリ素子当たりの
面積は、実施形態１で用いたＬ／Ｗ＝５／５μｍのとき
とほぼ同じである。なお、磁性体部１４に記憶した記憶
情報は、たとえば図７を用いて説明したような手法によ
り読み出すことができる。
造をとることで、ゲート長Ｌ／ゲート幅Ｗの２次元的な
広がりが無視できるため実施形態１よりも理想的なＬ／
Ｗ比を選択することが可能となる。したがって、Ｌ／Ｗ
＝２５／５μｍとしたが１つの磁気メモリ素子当たりの
面積は、実施形態１で用いたＬ／Ｗ＝５／５μｍのとき
とほぼ同じである。なお、磁性体部１４に記憶した記憶
情報は、たとえば図７を用いて説明したような手法によ
り読み出すことができる。
【００４４】
【発明の効果】以上説明したように、本発明の磁気メモ
リは、ソース−ドレイン領域などの第１，第２の電極領
域との間に備えたチャネル領域などの半導体領域に対し
て、第１，第２の電極領域が形成されている方向の直角
方向に磁界が印加されるように、半導体領域を覆うよう
な形状の磁性体部を形成してなるため、チャネル領域な
どの半導体領域に対して、一様に、垂直に磁界をかけら
れる。
リは、ソース−ドレイン領域などの第１，第２の電極領
域との間に備えたチャネル領域などの半導体領域に対し
て、第１，第２の電極領域が形成されている方向の直角
方向に磁界が印加されるように、半導体領域を覆うよう
な形状の磁性体部を形成してなるため、チャネル領域な
どの半導体領域に対して、一様に、垂直に磁界をかけら
れる。
【図１】本発明の実施形態１に係る磁気メモリ素子を備
えた不揮発性半導体記憶装置の断面図及び平面図であ
る。
えた不揮発性半導体記憶装置の断面図及び平面図であ
る。
【図２】磁界Ｂとドレイン電流非平衡δとの関係を示す
図である。
図である。
【図３】Ｌ／Ｗ比に伴うドレイン領域Ｄ１とドレイン領
域Ｄ２との距離ｄの依存性を示す図である。
域Ｄ２との距離ｄの依存性を示す図である。
【図４】図１の磁気メモリ素子に書き込んだデータを読
み出す部分の等価回路図である。
み出す部分の等価回路図である。
【図５】本発明の実施形態４に係る磁気メモリ素子を備
える不揮発性半導体記憶装置の断面図である。
える不揮発性半導体記憶装置の断面図である。
【図６】本発明の実施形態５に係る磁気メモリ素子を備
える不揮発性半導体記憶装置の断面図である。
える不揮発性半導体記憶装置の断面図である。
【図７】本発明の実施形態６の磁気メモリ素子を備える
不揮発性半導体記憶装置の斜視図である。
不揮発性半導体記憶装置の斜視図である。
【図８】従来技術の磁気メモリの断面図及び平面図であ
る。
る。
【図９】従来技術の磁気メモリの断面図及び平面図であ
る。
る。
１１ 支持基板 １２ 酸化シリコン絶縁膜（ＢＯＸ） １３ 分離層 １４ 磁性体部 １５ ソース領域 １６ ドレイン領域 １７ チャネル領域 １８ ゲート絶縁膜 １９ ゲート電極 ３８ 書き込み線 ７１ 電流源 ７２ センスアンプ ８９ スイッチ １１０ 層間絶縁膜 １１３ データ線 ３１２ スルーホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/337 Ｈ０１Ｌ 29/80 Ｃ 29/808 43/08 Ｆターム(参考） 5F003 AZ03 BA11 BA96 BH18 BN00 BZ02 BZ03 5F083 FZ10 HA02 HA06 NA01 NA08 5F102 FB06 FB10 GB01 GC01 GD01 GD04 GJ10 GL04 GL05 GM04 GM05 GV00 GV06 GV07 5F110 AA30 BB05 CC02 DD01 DD02 DD03 DD05 DD13 EE22 EE30 FF02 FF12 GG02 GG04 GG12 GG22 HM02 HM12 NN02 NN62
Claims (7)
- 【請求項１】 第１の電極領域と第２の電極領域との間
に備えた半導体領域又は抵抗体に対して、該第１，第２
の電極領域が形成されている方向の直角方向に磁界が印
加されるように、該半導体領域を覆うような形状の磁性
体部を形成してなることを特徴とする磁気メモリ。 - 【請求項２】 前記磁界が印加される向きを変えること
により２値データを記憶することを特徴とする請求項１
に記載の磁気メモリ。 - 【請求項３】 前記第１の電極領域は、少なくとも２つ
の領域に分離されており、 前記磁界が印加される向きに応じて前記２つの領域間へ
流れる電流量が異なることを利用して記憶しているデー
タを読み出すことを特徴とする請求項１又は２に記載の
磁気メモリ。 - 【請求項４】 前記磁性体部の形状は、Ｕ字状又はコの
字状であることを特徴とする請求項１から３のいずれか
１項に記載の磁気メモリ。 - 【請求項５】 前記第１，第２の電極領域及び前記半導
体領域は、電界効果トランジスタ又はバイポーラトラン
ジスタの一部を構成することを特徴とする請求項１から
４のいずれか１項に記載の磁気メモリ。 - 【請求項６】 前記磁性体部に電界が印加されるように
することで、前記磁界を発生させることを特徴とする請
求項１から５のいずれか１項に記載の磁気メモリ。 - 【請求項７】 半導体基体上に、絶縁膜を介して、請求
項１から６のいずれか１項に記載の磁気メモリを形成す
ることを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000145341A JP2001332081A (ja) | 2000-05-17 | 2000-05-17 | 磁気メモリ及びそれを用いた半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000145341A JP2001332081A (ja) | 2000-05-17 | 2000-05-17 | 磁気メモリ及びそれを用いた半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332081A true JP2001332081A (ja) | 2001-11-30 |
Family
ID=18651864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000145341A Pending JP2001332081A (ja) | 2000-05-17 | 2000-05-17 | 磁気メモリ及びそれを用いた半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332081A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100364097C (zh) * | 2003-03-31 | 2008-01-23 | 松下电器产业株式会社 | 存储单元、使用该存储单元的存储器、存储单元制造方法和存储器记录/读取方法 |
| US7436697B2 (en) | 2003-03-31 | 2008-10-14 | Matsushita Electric Industrial Co., Ltd. | Memory cell, memory using the memory cell, memory cell manufacturing method, and memory recording/reading method |
| US8283712B2 (en) | 2008-11-04 | 2012-10-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device and manufacturing method for semiconductor memory device |
-
2000
- 2000-05-17 JP JP2000145341A patent/JP2001332081A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100364097C (zh) * | 2003-03-31 | 2008-01-23 | 松下电器产业株式会社 | 存储单元、使用该存储单元的存储器、存储单元制造方法和存储器记录/读取方法 |
| US7436697B2 (en) | 2003-03-31 | 2008-10-14 | Matsushita Electric Industrial Co., Ltd. | Memory cell, memory using the memory cell, memory cell manufacturing method, and memory recording/reading method |
| US8283712B2 (en) | 2008-11-04 | 2012-10-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device and manufacturing method for semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075247A (en) | Method of making hall effect semiconductor memory cell | |
| US5089991A (en) | Non-volatile memory cell | |
| US6153443A (en) | Method of fabricating a magnetic random access memory | |
| EP0972287B1 (en) | High-efficiency miniature magnetic integrated circuit structures | |
| US7714400B2 (en) | Tunnel transistor having spin-dependent transfer characteristics and non-volatile memory using the same | |
| KR100636698B1 (ko) | 터널 자기저항효과소자, 이것을 사용한 자기센서, 자기헤드 및 자기메모리 | |
| US6946712B2 (en) | Magnetic memory device using SOI substrate | |
| KR100442959B1 (ko) | 마그네틱 램 및 그 형성방법 | |
| KR100403313B1 (ko) | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법 | |
| US5068826A (en) | Hall effect semiconductor memory cell | |
| US6940747B1 (en) | Magnetic memory device | |
| EP1603168B1 (en) | Field-effect transistor with spin-dependent transmission characteristic with half-metal source and drain | |
| US6487110B2 (en) | Nonvolatile solid-state memory device using magnetoresistive effect and recording and reproducing method of the same | |
| EP1329895A2 (en) | High-density magnetic random access memory device and method of operating the same | |
| EP1304738A2 (en) | Single transistor type magnetic random access memory device and method of operating and manufacturing the same | |
| US5488250A (en) | Hall effect modulation of resistor values | |
| JPH11345485A (ja) | 磁気記憶装置 | |
| JP2001332081A (ja) | 磁気メモリ及びそれを用いた半導体記憶装置 | |
| US20030081452A1 (en) | Isolation of memory cells in cross point arrays | |
| JP5097001B2 (ja) | ホール効果装置及びその動作方法 | |
| JP4415146B2 (ja) | 強磁性半導体を用いた電界効果トランジスタと及びこれを用いた不揮発性メモリ | |
| KR100492798B1 (ko) | 자기저항 램 | |
| KR100427715B1 (ko) | 자기저항 램 및 그 제조방법 | |
| CN100364097C (zh) | 存储单元、使用该存储单元的存储器、存储单元制造方法和存储器记录/读取方法 | |
| JPS6118279B2 (ja) |