JP2002533812A - コヒーレンシ維持のための柔軟なプローブ／プローブ応答経路制御 - Google Patents
コヒーレンシ維持のための柔軟なプローブ／プローブ応答経路制御Info
- Publication number
- JP2002533812A JP2002533812A JP2000590061A JP2000590061A JP2002533812A JP 2002533812 A JP2002533812 A JP 2002533812A JP 2000590061 A JP2000590061 A JP 2000590061A JP 2000590061 A JP2000590061 A JP 2000590061A JP 2002533812 A JP2002533812 A JP 2002533812A
- Authority
- JP
- Japan
- Prior art keywords
- node
- probe
- packet
- response
- transaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/254—Distributed memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/62—Details of cache specific to multiprocessor cache arrangements
- G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
コンピュータシステム（１０）は、複数の処理ノード（１２Ａ−１２Ｄ）を含むことができ、そのうち１つ以上の分散メモリシステムを形成し得る別々のメモリ（１４Ａ−１４Ｄ）に結合されることができる。処理ノード（１２Ａ−１２Ｄ）はキャッシュ（９０、９４）を含むことができ、コンピュータシステム（１０）はキャッシュ（９０、９４）と分散メモリシステムとの間のコヒーレンシを維持する。特に、コンピュータシステム（１０）は柔軟なプローブコマンド／応答経路制御方式を実現化し得る。この方式は、プローブ応答を受信するための受信ノード（１２Ａ；１２Ｂ；１２Ｃ；１２Ｄ）を識別するプローブコマンド内での表示を用い得る。たとえば、トランザクションのターゲットまたはソースはトランザクションに対応するプローブ応答を受取るべきことを表示するプローブコマンドを含み得る。
Description
【０００１】
１．技術分野 この発明は広くはコンピュータシステムに関し、より特定的には、マルチプロ
セッシング演算環境を達成するためのメッセージ通信方式に関する。
セッシング演算環境を達成するためのメッセージ通信方式に関する。
【０００２】 ２．関連技術分野の背景 一般的には、パーソナルコンピュータ（ＰＣ）およびその他の種類のコンピュ
ータシステムは、メモリにアクセスするために共用バスシステムを中心に設計さ
れてきた。１つ以上のプロセッサおよび１つ以上の入力／出力（Ｉ／Ｏ）装置が
、共用バスを介してメモリに結合される。Ｉ／Ｏ装置は、共用バスとＩ／Ｏ装置
との間の情報の転送を管理するＩ／Ｏブリッジを介して共用バスに結合される場
合もある一方、プロセッサは典型的には、直接共用バスに結合されるか、または
キャッシュ階層構造を介して共用バスに結合される。
ータシステムは、メモリにアクセスするために共用バスシステムを中心に設計さ
れてきた。１つ以上のプロセッサおよび１つ以上の入力／出力（Ｉ／Ｏ）装置が
、共用バスを介してメモリに結合される。Ｉ／Ｏ装置は、共用バスとＩ／Ｏ装置
との間の情報の転送を管理するＩ／Ｏブリッジを介して共用バスに結合される場
合もある一方、プロセッサは典型的には、直接共用バスに結合されるか、または
キャッシュ階層構造を介して共用バスに結合される。
【０００３】 残念ながら、共用バスシステムはいくつかの欠点を有する。たとえば、共用バ
スには多数の装置が装着されることから、バスは典型的には比較的低い周波数で
動作される。多数の装着物は、バス上で信号を駆動する装置に容量的な高負荷を
もたらし、多数の装着点は、比較的複雑な高周波数に対する伝送ラインモデルを
もたらす。したがって、周波数は低く留められ、共用バスで使用できる帯域幅も
同様に比較的低い。低帯域幅は共用バスに付加的な装置を装着するのに障壁にな
り得るが、これは使用できる帯域幅によって性能が制限されるおそれがあるため
である。
スには多数の装置が装着されることから、バスは典型的には比較的低い周波数で
動作される。多数の装着物は、バス上で信号を駆動する装置に容量的な高負荷を
もたらし、多数の装着点は、比較的複雑な高周波数に対する伝送ラインモデルを
もたらす。したがって、周波数は低く留められ、共用バスで使用できる帯域幅も
同様に比較的低い。低帯域幅は共用バスに付加的な装置を装着するのに障壁にな
り得るが、これは使用できる帯域幅によって性能が制限されるおそれがあるため
である。
【０００４】 共用バスシステムの他の欠点は、より多くの装置に対するスケーラビリティの
欠如である。上述のように、帯域幅が固定される（そして、もし付加的な装置の
追加によってバスの動作可能周波数が減じられると、減少し得る）。バスに（直
接的にまたは間接的に）装着された装置の帯域幅要件が、一旦バスの利用可能な
帯域幅を超えると、装置はバスへのアクセスを試みたときにしばしばストールし
得る。全体的な性能が減じられるであろう。
欠如である。上述のように、帯域幅が固定される（そして、もし付加的な装置の
追加によってバスの動作可能周波数が減じられると、減少し得る）。バスに（直
接的にまたは間接的に）装着された装置の帯域幅要件が、一旦バスの利用可能な
帯域幅を超えると、装置はバスへのアクセスを試みたときにしばしばストールし
得る。全体的な性能が減じられるであろう。
【０００５】 上述の問題のうち１つまたはいくつかには、分散メモリシステムを用いて対処
し得る。分散メモリシステムを用いるコンピュータシステムは、複数のノードを
含む。２つ以上のノードがメモリに接続され、それらのノードは何らかの好適な
相互接続を用いて相互接続される。たとえば、ノードの各々は専用ラインを用い
て他のノードに互いに接続されることができる。これに代えて、ノードの各々は
固定された数の他のノードに接続され、トランザクションは第１のノードから１
つ以上の中間ノードを介して、第１のノードに直接接続されていない第２のノー
ドに経路制御されてもよい。メモリアドレス空間は、各々のノードのメモリにわ
たって割当てられる。
し得る。分散メモリシステムを用いるコンピュータシステムは、複数のノードを
含む。２つ以上のノードがメモリに接続され、それらのノードは何らかの好適な
相互接続を用いて相互接続される。たとえば、ノードの各々は専用ラインを用い
て他のノードに互いに接続されることができる。これに代えて、ノードの各々は
固定された数の他のノードに接続され、トランザクションは第１のノードから１
つ以上の中間ノードを介して、第１のノードに直接接続されていない第２のノー
ドに経路制御されてもよい。メモリアドレス空間は、各々のノードのメモリにわ
たって割当てられる。
【０００６】 ノードはさらに、１つ以上のプロセッサを含み得る。プロセッサは典型的には
、メモリから読出したデータのキャッシュブロックをストアするキャッシュを含
む。さらに、ノードはプロセッサの外部の１つ以上のキャッシュを含み得る。プ
ロセッサおよび／またはノードは、他のノードからアクセスされるキャッシュブ
ロックをストアし得るために、ノード内のコヒーレンシを維持するための機構が
望まれる。
、メモリから読出したデータのキャッシュブロックをストアするキャッシュを含
む。さらに、ノードはプロセッサの外部の１つ以上のキャッシュを含み得る。プ
ロセッサおよび／またはノードは、他のノードからアクセスされるキャッシュブ
ロックをストアし得るために、ノード内のコヒーレンシを維持するための機構が
望まれる。
【０００７】
上に概略を述べた問題は、ここに説明するコンピュータシステムによってほと
んどが解決される。このコンピュータシステムは多数の処理ノードを含むことが
でき、そのうち１つ以上は分散メモリシステムを形成し得る別々のメモリに結合
し得る。処理ノードはキャッシュを含むことができ、コンピュータシステムは、
キャッシュと分散メモリシステムとの間のコヒーレンシを維持し得る。特に、こ
のコンピュータシステムは柔軟なプローブコマンド／応答経路制御方式を実現化
し得る。
んどが解決される。このコンピュータシステムは多数の処理ノードを含むことが
でき、そのうち１つ以上は分散メモリシステムを形成し得る別々のメモリに結合
し得る。処理ノードはキャッシュを含むことができ、コンピュータシステムは、
キャッシュと分散メモリシステムとの間のコヒーレンシを維持し得る。特に、こ
のコンピュータシステムは柔軟なプローブコマンド／応答経路制御方式を実現化
し得る。
【０００８】 一実施例においては、この方式はプローブコマンド内の表示を用い、これはプ
ローブ応答を受信する受信ノードを識別する。一般的にはプローブコマンドとは
、キャッシュブロックがノード内にストアされているか判断するためのそのノー
ドへの要求であり、かつ、キャッシュブロックがそのノードにストアされていた
場合にそのノードが行なうべき動作の表示である。プローブ応答は、動作が行な
われたことを表示し、かつ、キャッシュブロックがノードによって変更されてい
た場合にはデータの送信を含み得る。送られたコマンドに依存してプローブ応答
を異なった受信ノードに経路制御することへ柔軟性を与えることにより、コヒー
レンシの維持を比較的効率的な態様で（たとえば最少の数のパケット送信を処理
ノード間で用いて）行ない得る一方で、それでもコヒーレンシが維持されること
を確実にする。
ローブ応答を受信する受信ノードを識別する。一般的にはプローブコマンドとは
、キャッシュブロックがノード内にストアされているか判断するためのそのノー
ドへの要求であり、かつ、キャッシュブロックがそのノードにストアされていた
場合にそのノードが行なうべき動作の表示である。プローブ応答は、動作が行な
われたことを表示し、かつ、キャッシュブロックがノードによって変更されてい
た場合にはデータの送信を含み得る。送られたコマンドに依存してプローブ応答
を異なった受信ノードに経路制御することへ柔軟性を与えることにより、コヒー
レンシの維持を比較的効率的な態様で（たとえば最少の数のパケット送信を処理
ノード間で用いて）行ない得る一方で、それでもコヒーレンシが維持されること
を確実にする。
【０００９】 たとえば、ターゲットまたはトランザクションのソースがトランザクションに
対応するプローブ応答を受取るべきことを表示するプローブコマンドを含み得る
。プローブコマンドは、トランザクションのソースを読出トランザクションに対
する受信ノードとして特定し得る（それによりダーティデータをストアするノー
ドからダーティデータがソースノードに引渡される）。一方で、（データがトラ
ンザクションのターゲットノードでメモリ内に更新される）書込トランザクショ
ンに対しては、プローブコマンドはトランザクションのターゲットを受信ノード
として特定し得る。このようにして、ターゲットはいつ書込データをメモリにコ
ミットするか判断し、書込データとマージされるべきいかなるダーティデータを
も受取ることができる。
対応するプローブ応答を受取るべきことを表示するプローブコマンドを含み得る
。プローブコマンドは、トランザクションのソースを読出トランザクションに対
する受信ノードとして特定し得る（それによりダーティデータをストアするノー
ドからダーティデータがソースノードに引渡される）。一方で、（データがトラ
ンザクションのターゲットノードでメモリ内に更新される）書込トランザクショ
ンに対しては、プローブコマンドはトランザクションのターゲットを受信ノード
として特定し得る。このようにして、ターゲットはいつ書込データをメモリにコ
ミットするか判断し、書込データとマージされるべきいかなるダーティデータを
も受取ることができる。
【００１０】 概略的には、コンピュータシステムが企図される。コンピュータシステムは、
第１の処理ノードと第２の処理ノードとを含み得る。第１の処理ノードは、要求
を送信することによりトランザクションを開始するよう構成し得る。第２の処理
ノードは、第１の処理ノードからの要求を受取るよう結合されて、要求に応答し
てプローブを生成するよう構成し得る。プローブは、プローブに対する応答を受
けるための受信ノードを指定する表示を含み得る。さらに、第２の処理ノードは
トランザクションのタイプに応答して、表示を生成するよう構成し得る。
第１の処理ノードと第２の処理ノードとを含み得る。第１の処理ノードは、要求
を送信することによりトランザクションを開始するよう構成し得る。第２の処理
ノードは、第１の処理ノードからの要求を受取るよう結合されて、要求に応答し
てプローブを生成するよう構成し得る。プローブは、プローブに対する応答を受
けるための受信ノードを指定する表示を含み得る。さらに、第２の処理ノードは
トランザクションのタイプに応答して、表示を生成するよう構成し得る。
【００１１】 コンピュータシステム内でのコヒーレンシを維持するための方法もまた企図さ
れる。ソースノードからの要求はターゲットノードに送信される。プローブは要
求に応答してターゲットノード内で生成される。プローブ内の表示を介して、プ
ローブに対する応答のための受信ノードが指定される。プローブに対するプロー
ブ応答は、受信ノードに経路制御される。
れる。ソースノードからの要求はターゲットノードに送信される。プローブは要
求に応答してターゲットノード内で生成される。プローブ内の表示を介して、プ
ローブに対する応答のための受信ノードが指定される。プローブに対するプロー
ブ応答は、受信ノードに経路制御される。
【００１２】 この発明の他の目的と利点とは、以下の詳細な説明を読み、添付の図面を参照
することにより、より明らかとなるであろう。
することにより、より明らかとなるであろう。
【００１３】 この発明はさまざまな変形と代替形に対処するものであるが、その特定の実施
例を図面において例示の目的で示し、以下に詳述する。しかしながら、図面とそ
の詳細な説明とは開示される発明を特定の形に限定することを意図せず、反対に
、すべての変形、等価物、および代替例は前掲の特許請求の範囲に規定されるこ
の発明の精神および範囲に入ることを意図する。
例を図面において例示の目的で示し、以下に詳述する。しかしながら、図面とそ
の詳細な説明とは開示される発明を特定の形に限定することを意図せず、反対に
、すべての変形、等価物、および代替例は前掲の特許請求の範囲に規定されるこ
の発明の精神および範囲に入ることを意図する。
【００１４】
例示的なコンピュータシステムの実施例 図１は、マルチプロセッシングコンピュータシステム１０の一実施例を示す。
他の実施例が可能であり企図される。図１の実施例においては、コンピュータシ
ステム１０はいくつかの処理ノード１２Ａ、１２Ｂ、１２Ｃ、および１２Ｄを含
む。処理ノードの各々は、処理ノード１２Ａ−１２Ｄにそれぞれ含まれるメモリ
コントローラ１６Ａ−１６Ｄを介して、それぞれのメモリ１４Ａ−１４Ｄに結合
される。さらに、処理ノード１２Ａ−１２Ｄは、処理ノード１２Ａ−１２Ｄの間
の通信のために用いるインターフェイスロジックを含む。たとえば、処理ノード
１２Ａは、処理ノード１２Ｂと通信するためのインターフェイスロジック１８Ａ
と、処理ノード１２Ｃと通信するためのインターフェイスロジック１８Ｂと、さ
らに別の処理ノード（図示せず）と通信するための第３のインターフェイスロジ
ック１８Ｃを含む。同様に、処理ノード１２Ｂはインターフェイスロジック１８
Ｄ、１８Ｅ、および１８Ｆを含み、処理ノード１２Ｃはインターフェイスロジッ
ク１８Ｇ、１８Ｈ、および１８Ｉを含み、処理ノード１２Ｄはインターフェイス
ロジック１８Ｊ、１８Ｋ、および１８Ｌを含む。処理ノード１２Ｄは、インター
フェイスロジック１８Ｌを介して結合されてＩ／Ｏブリッジ２０と通信する。他
の処理ノードは同様の様式で他のＩ／Ｏブリッジと通信し得る。Ｉ／Ｏブリッジ
２０はＩ／Ｏバス２２に結合される。
他の実施例が可能であり企図される。図１の実施例においては、コンピュータシ
ステム１０はいくつかの処理ノード１２Ａ、１２Ｂ、１２Ｃ、および１２Ｄを含
む。処理ノードの各々は、処理ノード１２Ａ−１２Ｄにそれぞれ含まれるメモリ
コントローラ１６Ａ−１６Ｄを介して、それぞれのメモリ１４Ａ−１４Ｄに結合
される。さらに、処理ノード１２Ａ−１２Ｄは、処理ノード１２Ａ−１２Ｄの間
の通信のために用いるインターフェイスロジックを含む。たとえば、処理ノード
１２Ａは、処理ノード１２Ｂと通信するためのインターフェイスロジック１８Ａ
と、処理ノード１２Ｃと通信するためのインターフェイスロジック１８Ｂと、さ
らに別の処理ノード（図示せず）と通信するための第３のインターフェイスロジ
ック１８Ｃを含む。同様に、処理ノード１２Ｂはインターフェイスロジック１８
Ｄ、１８Ｅ、および１８Ｆを含み、処理ノード１２Ｃはインターフェイスロジッ
ク１８Ｇ、１８Ｈ、および１８Ｉを含み、処理ノード１２Ｄはインターフェイス
ロジック１８Ｊ、１８Ｋ、および１８Ｌを含む。処理ノード１２Ｄは、インター
フェイスロジック１８Ｌを介して結合されてＩ／Ｏブリッジ２０と通信する。他
の処理ノードは同様の様式で他のＩ／Ｏブリッジと通信し得る。Ｉ／Ｏブリッジ
２０はＩ／Ｏバス２２に結合される。
【００１５】 処理ノード１２Ａ−１２Ｄは、ノード通信相互処理のためのパケットベースの
リンクを実現化する。この実施例においては、リンクは単方向ラインの組として
実現化される（たとえば、ライン２４Ａはパケットを処理ノード１２Ａから処理
ノード１２Ｂへ送信するために用いられ、ライン２４Ｂはパケットを処理ノード
１２Ｂから処理ノード１２Ａへ送信するために用いられる）。ライン２４Ｃ−２
４Ｈの他の組は、図１に示すようにパケットを他の処理ノード間で通信するため
に用いられる。リンクは、処理ノード間の通信のためにキャッシュコヒーレント
様式で動作するか、または処理ノードとＩ／Ｏブリッジとの間の通信のために非
コヒーレント様式で動作し得る。一方の処理ノードから他方へ送信されるべきパ
ケットは、１つ以上の中間ノードを通過し得ることに留意されたい。たとえば、
処理ノード１２Ａから処理ノード１２Ｄに送信されるパケットは、図１に示すよ
うに、処理ノード１２Ｂまたは処理ノード１２Ｃのいずれかを通過し得る。いか
なる好適な経路制御アルゴリズムをも用い得る。コンピュータシステム１０の他
の実施例は、図１に示す実施例よりもより多いかまたはより少ない処理ノードを
含み得る。
リンクを実現化する。この実施例においては、リンクは単方向ラインの組として
実現化される（たとえば、ライン２４Ａはパケットを処理ノード１２Ａから処理
ノード１２Ｂへ送信するために用いられ、ライン２４Ｂはパケットを処理ノード
１２Ｂから処理ノード１２Ａへ送信するために用いられる）。ライン２４Ｃ−２
４Ｈの他の組は、図１に示すようにパケットを他の処理ノード間で通信するため
に用いられる。リンクは、処理ノード間の通信のためにキャッシュコヒーレント
様式で動作するか、または処理ノードとＩ／Ｏブリッジとの間の通信のために非
コヒーレント様式で動作し得る。一方の処理ノードから他方へ送信されるべきパ
ケットは、１つ以上の中間ノードを通過し得ることに留意されたい。たとえば、
処理ノード１２Ａから処理ノード１２Ｄに送信されるパケットは、図１に示すよ
うに、処理ノード１２Ｂまたは処理ノード１２Ｃのいずれかを通過し得る。いか
なる好適な経路制御アルゴリズムをも用い得る。コンピュータシステム１０の他
の実施例は、図１に示す実施例よりもより多いかまたはより少ない処理ノードを
含み得る。
【００１６】 処理ノード１２Ａ−１２Ｄは、メモリコントローラとインターフェイスロジッ
クに加えて、１つ以上のプロセッサを含み得る。概略的には、処理ノードは少な
くとも１つのプロセッサを含み、選択により、メモリおよび所望の他のロジック
との間で通信するためのメモリコントローラを含む。この開示では「ノード」と
いう用語も使用し得る。ノードという用語は、「処理ノード」を意味することを
意図する。
クに加えて、１つ以上のプロセッサを含み得る。概略的には、処理ノードは少な
くとも１つのプロセッサを含み、選択により、メモリおよび所望の他のロジック
との間で通信するためのメモリコントローラを含む。この開示では「ノード」と
いう用語も使用し得る。ノードという用語は、「処理ノード」を意味することを
意図する。
【００１７】 メモリ１４Ａ−１４Ｄは、何らかの好適なメモリ装置を含み得る。たとえば、
メモリ１４Ａ−１４Ｄは、１つ以上のＲＡＭＢＵＳ ＤＲＡＭ（ＲＤＲＡＭ）、
シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、スタティックＲＡＭなどを含み得る。コ
ンピュータシステム１０のアドレス空間は、メモリ１４Ａ−１４Ｄの間で分割さ
れる。処理ノード１２Ａ−１２Ｄの各々はメモリマップを含むことができ、該メ
モリマップを用いて、どのアドレスがどのメモリにマッピングされているかを判
断し、よって、ある特定のアドレスに対するメモリ要求がどの処理ノード１２Ａ
−１２Ｄに経路制御されるべきかを判断する。一実施例においては、コンピュー
タシステム１０内のアドレスに対するコヒーレンシ点は、アドレスに対応するバ
イトをストアしているメモリに結合された、メモリコントローラ１６Ａ−１６Ｄ
である。言い換えると、メモリコントローラ１６Ａ−１６Ｄは、対応するメモリ
１４Ａ−１４Ｄへのメモリアクセスの各々を、キャッシュコヒーレントな様式で
起こることを確実にすることを担当している。メモリコントローラ１６Ａ−１６
Ｄは、メモリ１４Ａ−１４Ｄにインターフェイスするための制御回路を含み得る
。さらに、メモリコントローラ１６Ａ−１６Ｄは、メモリ要求を待ち行列として
管理するための、要求キューを含み得る。
メモリ１４Ａ−１４Ｄは、１つ以上のＲＡＭＢＵＳ ＤＲＡＭ（ＲＤＲＡＭ）、
シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、スタティックＲＡＭなどを含み得る。コ
ンピュータシステム１０のアドレス空間は、メモリ１４Ａ−１４Ｄの間で分割さ
れる。処理ノード１２Ａ−１２Ｄの各々はメモリマップを含むことができ、該メ
モリマップを用いて、どのアドレスがどのメモリにマッピングされているかを判
断し、よって、ある特定のアドレスに対するメモリ要求がどの処理ノード１２Ａ
−１２Ｄに経路制御されるべきかを判断する。一実施例においては、コンピュー
タシステム１０内のアドレスに対するコヒーレンシ点は、アドレスに対応するバ
イトをストアしているメモリに結合された、メモリコントローラ１６Ａ−１６Ｄ
である。言い換えると、メモリコントローラ１６Ａ−１６Ｄは、対応するメモリ
１４Ａ−１４Ｄへのメモリアクセスの各々を、キャッシュコヒーレントな様式で
起こることを確実にすることを担当している。メモリコントローラ１６Ａ−１６
Ｄは、メモリ１４Ａ−１４Ｄにインターフェイスするための制御回路を含み得る
。さらに、メモリコントローラ１６Ａ−１６Ｄは、メモリ要求を待ち行列として
管理するための、要求キューを含み得る。
【００１８】 一般的には、インターフェイスロジック１８Ａ−１８Ｌは、リンクからのパケ
ットを受取り、かつリンクに送信されるべきパケットをバッファするための、さ
まざまなバッファを含み得る。コンピュータシステム１０は、パケットを転送す
るための好適なフロー制御であればいずれでも用い得る。たとえば一実施例にお
いては、インターフェイスロジック１８の各々は、そのインターフェイスロジッ
クが接続されたリンクの他端のレシーバ内に、いくつかの各種のバッファのカウ
ントをストアする。インターフェイスロジックは、受信インターフェイスロジッ
クがパケットをストアするフリーのバッファを有さない限り、パケットを送信し
ない。パケットを次に経路制御することにより受信バッファが解放されると、受
信インターフェイスロジックは送信インターフェイスロジックにメッセージを送
り、バッファが解放されたことを示す。そのような機構は、「クーポンに基づく
」システムと呼べる。
ットを受取り、かつリンクに送信されるべきパケットをバッファするための、さ
まざまなバッファを含み得る。コンピュータシステム１０は、パケットを転送す
るための好適なフロー制御であればいずれでも用い得る。たとえば一実施例にお
いては、インターフェイスロジック１８の各々は、そのインターフェイスロジッ
クが接続されたリンクの他端のレシーバ内に、いくつかの各種のバッファのカウ
ントをストアする。インターフェイスロジックは、受信インターフェイスロジッ
クがパケットをストアするフリーのバッファを有さない限り、パケットを送信し
ない。パケットを次に経路制御することにより受信バッファが解放されると、受
信インターフェイスロジックは送信インターフェイスロジックにメッセージを送
り、バッファが解放されたことを示す。そのような機構は、「クーポンに基づく
」システムと呼べる。
【００１９】 次に図２は、処理ノード１２Ａおよび１２Ｂのブロック図を示し、それらの間
のリンクの１実施例を詳細に例示する。。図２の実施例においては、ライン２４
Ａは、クロックライン２４ＡＡと、制御ライン２４ＡＢと、制御／アドレス／デ
ータバス２４ＡＣとを含む。同様に、ライン２４Ｂは、クロックライン２４ＢＡ
と、制御ライン２４ＢＢと、制御／アドレス／データバス２４ＢＣとを含む。
のリンクの１実施例を詳細に例示する。。図２の実施例においては、ライン２４
Ａは、クロックライン２４ＡＡと、制御ライン２４ＡＢと、制御／アドレス／デ
ータバス２４ＡＣとを含む。同様に、ライン２４Ｂは、クロックライン２４ＢＡ
と、制御ライン２４ＢＢと、制御／アドレス／データバス２４ＢＣとを含む。
【００２０】 クロックラインは、制御ラインおよび制御／アドレス／データバスに対するサ
ンプルポイントを示すクロック信号を送信する。特定の一実施例においては、デ
ータ／制御ビットはクロック信号のエッジの各々（すなわち立上がりエッジおよ
び立下がりエッジ）で送信される。したがって、クロックサイクルごとに、ライ
ンごとに２つのデータビットを送信し得る。ラインごとに１ビットを送信するた
めに使用される時間は、ここでは「ビット時間」と呼ぶ。上述の実施例は、クロ
ックサイクルごとに２つのビット時間を含む。パケットは２つ以上のビット時間
で送信し得る。制御／アドレス／データバスの幅に依存して、多数のクロックラ
インを用い得る。たとえば３２ビット制御／アドレス／データバスに対しては２
つのクロックラインを用い得る（制御／アドレス／データバスの半分では一方の
クロックラインが参照され、残りの半分の制御／アドレス／データバスと制御ラ
インとでは他方のクロックラインが参照される）。一般的には、「パケット」と
は２つの処理ノード１２Ａ−１２Ｄの間の通信である。１つ以上のパケットが「
トランザクション」を形成し得るが、これは一方の処理ノードから他方への情報
の転送である。トランザクションを形成するパケットは、ソースノード（転送を
要求する開始するノード）からのターゲットノード（トランザクションが向けら
れるノード）へのトランザクションを開始する要求パケットと、コヒーレンシを
維持するために他の処理ノード間で送信されるパケットと、データパケットと、
トランザクションを終了させる肯定応答パケットとを含み得る。
ンプルポイントを示すクロック信号を送信する。特定の一実施例においては、デ
ータ／制御ビットはクロック信号のエッジの各々（すなわち立上がりエッジおよ
び立下がりエッジ）で送信される。したがって、クロックサイクルごとに、ライ
ンごとに２つのデータビットを送信し得る。ラインごとに１ビットを送信するた
めに使用される時間は、ここでは「ビット時間」と呼ぶ。上述の実施例は、クロ
ックサイクルごとに２つのビット時間を含む。パケットは２つ以上のビット時間
で送信し得る。制御／アドレス／データバスの幅に依存して、多数のクロックラ
インを用い得る。たとえば３２ビット制御／アドレス／データバスに対しては２
つのクロックラインを用い得る（制御／アドレス／データバスの半分では一方の
クロックラインが参照され、残りの半分の制御／アドレス／データバスと制御ラ
インとでは他方のクロックラインが参照される）。一般的には、「パケット」と
は２つの処理ノード１２Ａ−１２Ｄの間の通信である。１つ以上のパケットが「
トランザクション」を形成し得るが、これは一方の処理ノードから他方への情報
の転送である。トランザクションを形成するパケットは、ソースノード（転送を
要求する開始するノード）からのターゲットノード（トランザクションが向けら
れるノード）へのトランザクションを開始する要求パケットと、コヒーレンシを
維持するために他の処理ノード間で送信されるパケットと、データパケットと、
トランザクションを終了させる肯定応答パケットとを含み得る。
【００２１】 制御ラインは、制御／アドレス／データバスに送信されたデータが、ビット時
間の制御パケットか、またはビット時間のデータパケットであるかを示す。制御
ラインはアサートされて制御パケットを示し、デアサートされてデータパケット
を示す。ある制御パケットは、後にデータパケットが続くことを示す。データパ
ケットは、対応する制御パケットのすぐ後に続き得る。一実施例においては、他
の制御パケットがデータパケットの送信に割込むおそれがある。そのような割込
は、データパケットの送信の間に制御ラインをいくつかのビット時間アサートし
、かつ制御ラインがアサートされている間にビット時間の制御パケットを送信す
ることにより行なわれる可能性がある。データパケットに割込む制御パケットは
、データパケットが後に続くことを示さないおそれがある。
間の制御パケットか、またはビット時間のデータパケットであるかを示す。制御
ラインはアサートされて制御パケットを示し、デアサートされてデータパケット
を示す。ある制御パケットは、後にデータパケットが続くことを示す。データパ
ケットは、対応する制御パケットのすぐ後に続き得る。一実施例においては、他
の制御パケットがデータパケットの送信に割込むおそれがある。そのような割込
は、データパケットの送信の間に制御ラインをいくつかのビット時間アサートし
、かつ制御ラインがアサートされている間にビット時間の制御パケットを送信す
ることにより行なわれる可能性がある。データパケットに割込む制御パケットは
、データパケットが後に続くことを示さないおそれがある。
【００２２】 制御／アドレス／データバスは、データ／制御ビットを送信するための１組の
ラインを含む。一実施例においては、制御／アドレス／データバスは、８、１６
、または３２のラインを含み得る。処理ノードまたはＩ／Ｏブリッジの各々は、
設計選択にしたがってサポートされる数のラインのうちのいずれかを用い得る。
他の実施例は、所望により他のサイズの制御／アドレス／データバスをサポート
し得る。
ラインを含む。一実施例においては、制御／アドレス／データバスは、８、１６
、または３２のラインを含み得る。処理ノードまたはＩ／Ｏブリッジの各々は、
設計選択にしたがってサポートされる数のラインのうちのいずれかを用い得る。
他の実施例は、所望により他のサイズの制御／アドレス／データバスをサポート
し得る。
【００２３】 一実施例によると、コマンド／アドレス／データバスラインおよびクロックラ
インは、反転データを担持し得る（すなわち、論理１はライン上の低電圧として
表わされ、論理０が高電圧として表わされる）。これに代えて、これらのライン
は非反転データを担持してもよい（論理１はライン上の高電圧として表わされ、
論理０は低電圧として表わされる）。
インは、反転データを担持し得る（すなわち、論理１はライン上の低電圧として
表わされ、論理０が高電圧として表わされる）。これに代えて、これらのライン
は非反転データを担持してもよい（論理１はライン上の高電圧として表わされ、
論理０は低電圧として表わされる）。
【００２４】 図３から図６は、コンピュータシステム１０の一実施例に従って用いられる、
例示的なパケットを示す。図３から図５は制御パケットを示し、図６はデータパ
ケットを示す。他の実施例は、所望により異なったパケット定義を用い得る。パ
ケットの各々は、「ビット時間」の見出しの下に列挙される一連のビット時間で
示される。パケットのビット時間は、リストされたビット時間順序に従って送信
される。図３から図６は、８ビット制御／アドレス／データバス実現化のための
パケットを示す。したがって、ビット時間の各々は、７から０まで番号が付与さ
れた８つのビットを含む。図中、いずれの値も付与されていないビットは、所与
のパケットのために予約されているか、またはパケット特定情報を送信するため
に用いられるかのいずれかであり得る。
例示的なパケットを示す。図３から図５は制御パケットを示し、図６はデータパ
ケットを示す。他の実施例は、所望により異なったパケット定義を用い得る。パ
ケットの各々は、「ビット時間」の見出しの下に列挙される一連のビット時間で
示される。パケットのビット時間は、リストされたビット時間順序に従って送信
される。図３から図６は、８ビット制御／アドレス／データバス実現化のための
パケットを示す。したがって、ビット時間の各々は、７から０まで番号が付与さ
れた８つのビットを含む。図中、いずれの値も付与されていないビットは、所与
のパケットのために予約されているか、またはパケット特定情報を送信するため
に用いられるかのいずれかであり得る。
【００２５】 図３は情報パケット（infoパケット）３０を示す。情報パケット３０は、８ビ
ットリンク上の２つのビット時間を含む。この実施例においては、コマンド符号
化はビット時間１の間に送信され、かつ６ビットを含む。図４、および図５に示
す他方の制御パケットの各々は、ビット時間１の間に同じビット位置においてコ
マンド符号化を含む。メッセージがメモリアドレスを含まないときに、情報パケ
ット３０を用いてこのメッセージを処理ノード間で送信し得る。
ットリンク上の２つのビット時間を含む。この実施例においては、コマンド符号
化はビット時間１の間に送信され、かつ６ビットを含む。図４、および図５に示
す他方の制御パケットの各々は、ビット時間１の間に同じビット位置においてコ
マンド符号化を含む。メッセージがメモリアドレスを含まないときに、情報パケ
ット３０を用いてこのメッセージを処理ノード間で送信し得る。
【００２６】 図４はアドレスパケット（addressパケット）３２を示す。アドレスパケット
３２は、８ビットリンク上の８つのビット時間を含む。コマンド符号化は、宛先
ノード番号の一部と併せて、ビット時間１の間に送信される。宛先ノード番号の
残りとソースノード番号とは、ビット時間２の間に送信される。ノード番号はコ
ンピュータシステム１０内の処理ノード１２Ａ−１２Ｄのうちの１つを明確に識
別し、かつ用いられてパケットをコンピュータシステム１０を介して経路制御す
る。さらに、パケットのソースは、ビット時間２および３の間に送信されるソー
スタグを割当て得る。ソースタグは、ソースノードによって開始される特定のト
ランザクションに対応するパケットを識別する（すなわち、特定のトランザクシ
ョンに対応するパケットの各々は、同一のソースタグを含む）。ビット時間４か
ら８までを用いて、トランザクションによって影響されたメモリアドレスを送信
する。アドレスパケット３２は、トランザクション（たとえば、読出または書込
トランザクション）を開始するのに用いられるだけでなく、トランザクションを
実行する過程において、トランザクションによって影響を受けるメモリアドレス
を担持するコマンドについて、コマンドを送信し得る。
３２は、８ビットリンク上の８つのビット時間を含む。コマンド符号化は、宛先
ノード番号の一部と併せて、ビット時間１の間に送信される。宛先ノード番号の
残りとソースノード番号とは、ビット時間２の間に送信される。ノード番号はコ
ンピュータシステム１０内の処理ノード１２Ａ−１２Ｄのうちの１つを明確に識
別し、かつ用いられてパケットをコンピュータシステム１０を介して経路制御す
る。さらに、パケットのソースは、ビット時間２および３の間に送信されるソー
スタグを割当て得る。ソースタグは、ソースノードによって開始される特定のト
ランザクションに対応するパケットを識別する（すなわち、特定のトランザクシ
ョンに対応するパケットの各々は、同一のソースタグを含む）。ビット時間４か
ら８までを用いて、トランザクションによって影響されたメモリアドレスを送信
する。アドレスパケット３２は、トランザクション（たとえば、読出または書込
トランザクション）を開始するのに用いられるだけでなく、トランザクションを
実行する過程において、トランザクションによって影響を受けるメモリアドレス
を担持するコマンドについて、コマンドを送信し得る。
【００２７】 図５は、応答パケット（responseパケット）３４を示す。応答パケット３４は
、コマンド符号化、宛先ノード番号、ソースノード番号、およびアドレスパケッ
ト３２と同様のソースタグを含む。さまざまな種類の応答パケットは付加的な情
報を含み得る。たとえば、読出応答パケットは、後に続くデータパケットで提供
される読出データの量を示し得る。プローブ応答は、要求されたキャッシュブロ
ックに対してヒットが検出されたかどうかを示し得る。一般的に、応答パケット
３４は、トランザクションを行なう間にトランザクションによって影響されるメ
モリアドレスの送信を必要としないコマンドに対して用いられる。さらに、応答
パケット３４を用いて肯定応答パケットを送信してトランザクションを終了させ
ることができる。
、コマンド符号化、宛先ノード番号、ソースノード番号、およびアドレスパケッ
ト３２と同様のソースタグを含む。さまざまな種類の応答パケットは付加的な情
報を含み得る。たとえば、読出応答パケットは、後に続くデータパケットで提供
される読出データの量を示し得る。プローブ応答は、要求されたキャッシュブロ
ックに対してヒットが検出されたかどうかを示し得る。一般的に、応答パケット
３４は、トランザクションを行なう間にトランザクションによって影響されるメ
モリアドレスの送信を必要としないコマンドに対して用いられる。さらに、応答
パケット３４を用いて肯定応答パケットを送信してトランザクションを終了させ
ることができる。
【００２８】 図６は、データパケット（dataパケット）３６を示す。データパケット３６は
、図６の実施例において、８ビットリンク上の８つのビット時間を含む。データ
パケット３６は、送信されるデータの量に依存して、異なった数のビット時間を
含み得る。たとえば、一実施例においてはキャッシュブロックは６４バイトを含
み、したがって８ビットリンク上の６４のビット時間を含む。他の実施例では、
キャッシュブロックのサイズを所望により別に定義し得る。さらに、キャッシュ
不可能な読出および書込に対しては、キャッシュブロックサイズよりも小さなサ
イズでデータを送信し得る。キャッシュブロックサイズより小さなデータを送信
するためのデータパケットは、より少ないビット時間を用いる。
、図６の実施例において、８ビットリンク上の８つのビット時間を含む。データ
パケット３６は、送信されるデータの量に依存して、異なった数のビット時間を
含み得る。たとえば、一実施例においてはキャッシュブロックは６４バイトを含
み、したがって８ビットリンク上の６４のビット時間を含む。他の実施例では、
キャッシュブロックのサイズを所望により別に定義し得る。さらに、キャッシュ
不可能な読出および書込に対しては、キャッシュブロックサイズよりも小さなサ
イズでデータを送信し得る。キャッシュブロックサイズより小さなデータを送信
するためのデータパケットは、より少ないビット時間を用いる。
【００２９】 図３から図６は、８ビットリンクのためのパケットを示す。１６および３２ビ
ットリンクのためのパケットは、図３から図６に示す連続的なビット時間を連結
することにより形成し得る。たとえば、１６ビットリンク上のパケットのビット
時間１は、８ビットリンク上のビット時間１および２の間に送信される情報を含
み得る。同様に、３２ビットリンク上のパケットのビット時間１は、８ビットリ
ンク上のビット時間１から４までの間に送信される情報を含み得る。以下の式（
１）および式（２）は、８ビットリンクによるビット時間における、１６ビット
リンクのビット時間１および３２ビットリンクのビット時間１の構成を示す。
ットリンクのためのパケットは、図３から図６に示す連続的なビット時間を連結
することにより形成し得る。たとえば、１６ビットリンク上のパケットのビット
時間１は、８ビットリンク上のビット時間１および２の間に送信される情報を含
み得る。同様に、３２ビットリンク上のパケットのビット時間１は、８ビットリ
ンク上のビット時間１から４までの間に送信される情報を含み得る。以下の式（
１）および式（２）は、８ビットリンクによるビット時間における、１６ビット
リンクのビット時間１および３２ビットリンクのビット時間１の構成を示す。
【００３０】
【数１】
【００３１】 図７は、コンピュータシステム１０内のリンクの１つの例示的な実施例によっ
て用いられるコマンドを示すテーブル３８を示す。他の実施例も可能であり企図
される。テーブル３８は、コマンドの各々に割当てられたコマンド符号化を示す
コマンド符号化列、コマンドの名前を示すコマンド列、およびどのコマンドパケ
ット３０−３４がそのコマンドに対して用いられるかを示すパケットタイプ列を
含む。
て用いられるコマンドを示すテーブル３８を示す。他の実施例も可能であり企図
される。テーブル３８は、コマンドの各々に割当てられたコマンド符号化を示す
コマンド符号化列、コマンドの名前を示すコマンド列、およびどのコマンドパケ
ット３０−３４がそのコマンドに対して用いられるかを示すパケットタイプ列を
含む。
【００３２】 読出トランザクションは、ReadSized，RdBlk，RdBlkSまたはRdBlkModのコマン
ドのうち、１つを用いて開始される。サイズ指定された読出コマンドであるRead
Sizedは、キャッシュ不可能な読出のために、またはサイズの合ったキャッシュ
ブロック以外のデータの読出のために用いられる。読出されるべきデータ量は、
ReadSizedコマンドパケット内に符号化される。キャッシュブロックの読出には
、以下の場合以外にRdBlkコマンドを用いることができる。すなわち、（ｉ）キ
ャッシュブロックの書込可能なコピーを所望である場合。この場合はRdBlkModコ
マンドを用い得る。または（ii）キャッシュブロックのコピーを所望するが、ブ
ロックを変更する意図があるとは分らない場合。この場合はRdBlkS コマンドを
用いることができる。RdBlkSコマンドを用いて、ある種のコヒーレントな方式（
たとえばディレクトリに基づくコヒーレントな方式）をより効率化できる。一般
的に、適切な読出コマンドはソースから送信されて、キャッシュブロックに対応
するメモリを有するターゲットノードへの読出トランザクションを開始する。タ
ーゲットノード内のメモリコントローラは、システム内の他のノードにProbe/Sr
cコマンドを送信して、これらのノード内のキャッシュブロックの状態を変化さ
せること、およびキャッシュブロックの更新されたコピーを含むノードにキャッ
シュブロックをソースノードに送らせることにより、コヒーレンシを維持する。
Probe/Srcコマンドを受取ったノードの各々は、ProbeRespパケットをソースノー
ドに送信する。プローブされたノードが読出データの更新されたコピー（すなわ
ちダーティデータ）を有していれば、そのノードはRdResponseパケットおよびダ
ーティデータを送信する。ダーティデータを送信するノードはまた、ターゲット
ノードによる要求された読出データの送信をキャンセルしようと試みて、ターゲ
ットノードにMemCancelパケットをも送信し得る。さらに、ターゲットノード内
のメモリコントローラは、RdResponseパケットとその後に続くデータパケット内
のデータとを用いて要求された読出データを送信する。ソースノードがプローブ
されたノードからRdResponseパケットを受取れば、その読出されたデータが用い
られる。そうでなければ、ターゲットノードからのデータが用いられる。一旦ソ
ースノードにおいてプローブ応答および読出されたデータの各々が受取られると
、ソースノードはトランザクションの終了の肯定応答として、ターゲットノード
にSrcDone応答パケットを送信する。
ドのうち、１つを用いて開始される。サイズ指定された読出コマンドであるRead
Sizedは、キャッシュ不可能な読出のために、またはサイズの合ったキャッシュ
ブロック以外のデータの読出のために用いられる。読出されるべきデータ量は、
ReadSizedコマンドパケット内に符号化される。キャッシュブロックの読出には
、以下の場合以外にRdBlkコマンドを用いることができる。すなわち、（ｉ）キ
ャッシュブロックの書込可能なコピーを所望である場合。この場合はRdBlkModコ
マンドを用い得る。または（ii）キャッシュブロックのコピーを所望するが、ブ
ロックを変更する意図があるとは分らない場合。この場合はRdBlkS コマンドを
用いることができる。RdBlkSコマンドを用いて、ある種のコヒーレントな方式（
たとえばディレクトリに基づくコヒーレントな方式）をより効率化できる。一般
的に、適切な読出コマンドはソースから送信されて、キャッシュブロックに対応
するメモリを有するターゲットノードへの読出トランザクションを開始する。タ
ーゲットノード内のメモリコントローラは、システム内の他のノードにProbe/Sr
cコマンドを送信して、これらのノード内のキャッシュブロックの状態を変化さ
せること、およびキャッシュブロックの更新されたコピーを含むノードにキャッ
シュブロックをソースノードに送らせることにより、コヒーレンシを維持する。
Probe/Srcコマンドを受取ったノードの各々は、ProbeRespパケットをソースノー
ドに送信する。プローブされたノードが読出データの更新されたコピー（すなわ
ちダーティデータ）を有していれば、そのノードはRdResponseパケットおよびダ
ーティデータを送信する。ダーティデータを送信するノードはまた、ターゲット
ノードによる要求された読出データの送信をキャンセルしようと試みて、ターゲ
ットノードにMemCancelパケットをも送信し得る。さらに、ターゲットノード内
のメモリコントローラは、RdResponseパケットとその後に続くデータパケット内
のデータとを用いて要求された読出データを送信する。ソースノードがプローブ
されたノードからRdResponseパケットを受取れば、その読出されたデータが用い
られる。そうでなければ、ターゲットノードからのデータが用いられる。一旦ソ
ースノードにおいてプローブ応答および読出されたデータの各々が受取られると
、ソースノードはトランザクションの終了の肯定応答として、ターゲットノード
にSrcDone応答パケットを送信する。
【００３３】 書込トランザクションはWrSizedまたはVicBlkコマンドを用いて開始され、そ
の後に関連のデータパケットが続く。WrSizedコマンドは、キャッシュ不可書込
またはサイズの合わないキャッシュブロックのデータの書込に用いられる。WrSi
zedコマンドに対するコヒーレンシの維持のために、ターゲットノード内のメモ
リコントローラはシステム内の他のノードの各々にProbe/Tgtコマンドを送信す
る。Probe/Tgtコマンドに応答して、プローブされたノードの各々はターゲット
ノードにProbeRespパケットを送信する。もしプローブされたノードがダーティ
データをストアしていれば、プローブされたノードはRdResponseパケットおよび
ダーティデータで応答する。このようにして、WrSizedコマンドによって更新さ
れたキャッシュブロックは、メモリコントローラに返されて、WrSizedコマンド
によって提供されるデータとマージされる。メモリコントローラは、プローブさ
れたノードの各々からプローブ応答を受取ると、ソースノードにTgtDoneパケッ
トを送信してトランザクションの終了の肯定応答を提供する。ソースノードはSr
cDone応答パケットで応答する。
の後に関連のデータパケットが続く。WrSizedコマンドは、キャッシュ不可書込
またはサイズの合わないキャッシュブロックのデータの書込に用いられる。WrSi
zedコマンドに対するコヒーレンシの維持のために、ターゲットノード内のメモ
リコントローラはシステム内の他のノードの各々にProbe/Tgtコマンドを送信す
る。Probe/Tgtコマンドに応答して、プローブされたノードの各々はターゲット
ノードにProbeRespパケットを送信する。もしプローブされたノードがダーティ
データをストアしていれば、プローブされたノードはRdResponseパケットおよび
ダーティデータで応答する。このようにして、WrSizedコマンドによって更新さ
れたキャッシュブロックは、メモリコントローラに返されて、WrSizedコマンド
によって提供されるデータとマージされる。メモリコントローラは、プローブさ
れたノードの各々からプローブ応答を受取ると、ソースノードにTgtDoneパケッ
トを送信してトランザクションの終了の肯定応答を提供する。ソースノードはSr
cDone応答パケットで応答する。
【００３４】 ノードによって変更され、かつノード内のキャッシュで置き換えられたヴィク
ティムキャッシュブロックは、VicBlkコマンドを用いてメモリに返される。VicB
lkコマンドに対してはプローブは必要ではない。したがって、ターゲットメモリ
コントローラがビクティムブロックデータをメモリにコミットする準備ができた
とき、ターゲットメモリコントローラはビクティムブロックのソースノードにTg
tDoneパケットを送信する。ソースノードは、データがコミットされるべきこと
を示すSrcDoneパケットか、またはデータが（たとえば介入するプローブに応答
して）VicBlkコマンドの送信とTgtDoneパケットの受信との間で無効化されたこ
とを示すMemCancelパケットのいずれかで応答する。
ティムキャッシュブロックは、VicBlkコマンドを用いてメモリに返される。VicB
lkコマンドに対してはプローブは必要ではない。したがって、ターゲットメモリ
コントローラがビクティムブロックデータをメモリにコミットする準備ができた
とき、ターゲットメモリコントローラはビクティムブロックのソースノードにTg
tDoneパケットを送信する。ソースノードは、データがコミットされるべきこと
を示すSrcDoneパケットか、またはデータが（たとえば介入するプローブに応答
して）VicBlkコマンドの送信とTgtDoneパケットの受信との間で無効化されたこ
とを示すMemCancelパケットのいずれかで応答する。
【００３５】 ソースノードにストアされた書込不可能状態のキャッシュブロックへの書込許
可を得るために、ソースノードはChangetoDirtyパケットを送信し得る。Changet
oDirtyコマンドによって開始されるトランザクションは、ターゲットノードがデ
ータを返さないという点を除いて、読出と同様に動作し得る。もしソースノード
がキャッシュブロック全体を更新する意図があるのであれば、ValidateBlkコマ
ンドを用いて、ソースノードによってストアされていないキャッシュブロックへ
の書込許可を得ることができる。そのようなトランザクションに対してはソース
ノードへデータは転送されないが、それ以外では読出トランザクションと同様に
動作する。
可を得るために、ソースノードはChangetoDirtyパケットを送信し得る。Changet
oDirtyコマンドによって開始されるトランザクションは、ターゲットノードがデ
ータを返さないという点を除いて、読出と同様に動作し得る。もしソースノード
がキャッシュブロック全体を更新する意図があるのであれば、ValidateBlkコマ
ンドを用いて、ソースノードによってストアされていないキャッシュブロックへ
の書込許可を得ることができる。そのようなトランザクションに対してはソース
ノードへデータは転送されないが、それ以外では読出トランザクションと同様に
動作する。
【００３６】 InterruptBroadcast、InterruptTarget、およびIntrResponseパケットを用い
て、それぞれ割込をブロードキャストし、特定のターゲットノードに割込を送り
、割込に応答し得る。CleanVicBlkコマンドを用いて、（たとえば、ディレクト
リに基づくコヒーレントな方式のために）クリーンなヴィクティムブロックがノ
ードから捨てられたことを伝えることができる。TgtStartコマンドはターゲット
によって用いられて、（たとえば、後のトランザクションの順序付けのために）
トランザクションが開始したことを示す。エラーコマンドを用いて、エラー表示
を送信する。
て、それぞれ割込をブロードキャストし、特定のターゲットノードに割込を送り
、割込に応答し得る。CleanVicBlkコマンドを用いて、（たとえば、ディレクト
リに基づくコヒーレントな方式のために）クリーンなヴィクティムブロックがノ
ードから捨てられたことを伝えることができる。TgtStartコマンドはターゲット
によって用いられて、（たとえば、後のトランザクションの順序付けのために）
トランザクションが開始したことを示す。エラーコマンドを用いて、エラー表示
を送信する。
【００３７】 プローブ／プローブ応答経路制御 図８は、プローブパケット４０の一実施例のブロック図を示す。異なった態様
でプローブパケットを構成し、代替的な、同様の、または代用の情報を有する他
の実施例も可能であり企図される。プローブパケット４０は、図４に示すアドレ
スパケット３２の１種である。図８に示すように、プローブパケット４０はコマ
ンドフィールド（図８におけるＣＭＤ［５：０］）、ターゲットノードフィール
ド（図８におけるTgtNode［１：０］およびTgtNode［３：２］）、ソースノード
フィールド（図８におけるSrcNode［３：０］）、ソースタグフィールド（図８
におけるSrcTag［１：０］およびSrcTag［６：２］）、データ移動フィールド（
図８におけるＤＭ）、ネクストステートフィールド（NextState［１：０］）、
およびアドレスフィールド（図８におけるビット時間４−８にわたるAddr［３９
：０］）を含む。
でプローブパケットを構成し、代替的な、同様の、または代用の情報を有する他
の実施例も可能であり企図される。プローブパケット４０は、図４に示すアドレ
スパケット３２の１種である。図８に示すように、プローブパケット４０はコマ
ンドフィールド（図８におけるＣＭＤ［５：０］）、ターゲットノードフィール
ド（図８におけるTgtNode［１：０］およびTgtNode［３：２］）、ソースノード
フィールド（図８におけるSrcNode［３：０］）、ソースタグフィールド（図８
におけるSrcTag［１：０］およびSrcTag［６：２］）、データ移動フィールド（
図８におけるＤＭ）、ネクストステートフィールド（NextState［１：０］）、
およびアドレスフィールド（図８におけるビット時間４−８にわたるAddr［３９
：０］）を含む。
【００３８】 コマンドフィールドは符号化されてパケット４０をプローブパケットとして識
別する。たとえば、図７に示すProbe/SrcおよびProbe/Tgtに対する符号化を用い
得る。一般的には、トランザクションのターゲットノードはプローブコマンドを
生成して、トランザクションによって影響されるキャッシュブロックのコヒーレ
ンシを維持する。開始されるトランザクションの種類に基づいて、プローブコマ
ンドの組の中の１つがターゲットノードによって選択される。選択されたプロー
ブコマンドは、プローブコマンドに対する応答のための受信ノードを識別する。
多数の使用できる受信ノードのうちの１つに、柔軟にプローブ応答を経路制御す
ることにより、（予め定められた受信ノードにプローブ応答を経路制御すること
とは対照的に）、コヒーレンシの維持は（たとえば、ノード間で送信されるパケ
ットの数の観点から）効率的であって、正確な結果を導く態様で行なうことがで
きる。
別する。たとえば、図７に示すProbe/SrcおよびProbe/Tgtに対する符号化を用い
得る。一般的には、トランザクションのターゲットノードはプローブコマンドを
生成して、トランザクションによって影響されるキャッシュブロックのコヒーレ
ンシを維持する。開始されるトランザクションの種類に基づいて、プローブコマ
ンドの組の中の１つがターゲットノードによって選択される。選択されたプロー
ブコマンドは、プローブコマンドに対する応答のための受信ノードを識別する。
多数の使用できる受信ノードのうちの１つに、柔軟にプローブ応答を経路制御す
ることにより、（予め定められた受信ノードにプローブ応答を経路制御すること
とは対照的に）、コヒーレンシの維持は（たとえば、ノード間で送信されるパケ
ットの数の観点から）効率的であって、正確な結果を導く態様で行なうことがで
きる。
【００３９】 たとえば、キャッシュブロックをトランザクションのソースノードに転送させ
るトランザクションは、プローブ応答（データを転送する応答を含む）をソース
ノードに向けることにより、コヒーレンシを維持し得る。ソースノードは、他の
ノード（プローブされたノード）の各々からの応答とターゲットノードからの応
答とを待ち、次いでノード内に送信されたキャッシュブロックを確立し、かつタ
ーゲットノードに肯定応答パケットを送信してトランザクションを終了させる。
トランザクションを終了させる前にプローブされたノードからのプローブ応答を
待つことにより、ノードの各々は終了の前にそのトランザクションに対する正し
いコヒーレンシ状態を確立し得る。一方、WrSizedトランザクション（キャッシ
ュブロックに満たない更新をする）は、WrSizedコマンドと関連のデータとをタ
ーゲットノードに送信することにより開始される。ターゲットノードは、ターゲ
ットノードのメモリにデータをコミットするために、ターゲットノードはソース
ノードの代わりにプローブ応答を受信し得る。特に、WrSizedトランザクション
によって更新されたバイトを含むキャッシュブロックがプローブノード内でダー
ティであれば、ターゲットノードはプローブに応答してダーティなデータを受信
し、そのデータをWrSizedコマンドに関連のデータとマージし得る。一旦プロー
ブ応答が受取られると、書込動作によって命令されるコヒーレンシ状態はプロー
ブされたノード内で確立され、書込データはメモリにコミットし得る。したがっ
てこの実施例においては、２つの種類のプローブコマンドがサポートされ、どの
ノードがプローブ応答を受取るべきであるかをプローブされたノードに対して示
す（たとえばソースまたはターゲットノード）。他の実施例は、所望により、付
加的な受信ノードを示す付加的なプローブコマンドをサポートし得る。
るトランザクションは、プローブ応答（データを転送する応答を含む）をソース
ノードに向けることにより、コヒーレンシを維持し得る。ソースノードは、他の
ノード（プローブされたノード）の各々からの応答とターゲットノードからの応
答とを待ち、次いでノード内に送信されたキャッシュブロックを確立し、かつタ
ーゲットノードに肯定応答パケットを送信してトランザクションを終了させる。
トランザクションを終了させる前にプローブされたノードからのプローブ応答を
待つことにより、ノードの各々は終了の前にそのトランザクションに対する正し
いコヒーレンシ状態を確立し得る。一方、WrSizedトランザクション（キャッシ
ュブロックに満たない更新をする）は、WrSizedコマンドと関連のデータとをタ
ーゲットノードに送信することにより開始される。ターゲットノードは、ターゲ
ットノードのメモリにデータをコミットするために、ターゲットノードはソース
ノードの代わりにプローブ応答を受信し得る。特に、WrSizedトランザクション
によって更新されたバイトを含むキャッシュブロックがプローブノード内でダー
ティであれば、ターゲットノードはプローブに応答してダーティなデータを受信
し、そのデータをWrSizedコマンドに関連のデータとマージし得る。一旦プロー
ブ応答が受取られると、書込動作によって命令されるコヒーレンシ状態はプロー
ブされたノード内で確立され、書込データはメモリにコミットし得る。したがっ
てこの実施例においては、２つの種類のプローブコマンドがサポートされ、どの
ノードがプローブ応答を受取るべきであるかをプローブされたノードに対して示
す（たとえばソースまたはターゲットノード）。他の実施例は、所望により、付
加的な受信ノードを示す付加的なプローブコマンドをサポートし得る。
【００４０】 １つの例示的な実施例においては、ターゲットノード内のメモリコントローラ
は処理されるべき要求のキューからトランザクションを選択することができ、か
つその選択に応答してプローブコマンドを生成し得る。プローブコマンドはコン
ピュータシステム内のプローブされたノードにブロードキャストされることがで
きる。コマンドフィールドは、プローブ応答がターゲットノードまたはソースノ
ードに経路制御されるべきかどうかを示す。たとえば、図７に示すテーブル３８
において例示するように、コマンドフィールドのビット０は受信ノードを示し得
る（バイナリ０はソースノードを、バイナリ１はターゲットノードを示す）。タ
ーゲットノードフィールドはトランザクションのターゲットノードを識別し、ソ
ースノードフィールドはトランザクションのソースノードを識別する。プローブ
コマンドもまたターゲットノード内のキャッシュにブロードキャストされ、ター
ゲットノードはプローブ応答を提供し得ることに留意されたい。言い換えると、
ターゲットノードもまたプローブされたノードであり得る。
は処理されるべき要求のキューからトランザクションを選択することができ、か
つその選択に応答してプローブコマンドを生成し得る。プローブコマンドはコン
ピュータシステム内のプローブされたノードにブロードキャストされることがで
きる。コマンドフィールドは、プローブ応答がターゲットノードまたはソースノ
ードに経路制御されるべきかどうかを示す。たとえば、図７に示すテーブル３８
において例示するように、コマンドフィールドのビット０は受信ノードを示し得
る（バイナリ０はソースノードを、バイナリ１はターゲットノードを示す）。タ
ーゲットノードフィールドはトランザクションのターゲットノードを識別し、ソ
ースノードフィールドはトランザクションのソースノードを識別する。プローブ
コマンドもまたターゲットノード内のキャッシュにブロードキャストされ、ター
ゲットノードはプローブ応答を提供し得ることに留意されたい。言い換えると、
ターゲットノードもまたプローブされたノードであり得る。
【００４１】 さらに、データ移動フィールド（一実施例においては、たとえば１ビット）を
用いて、プローブされたノード内でキャッシュブロックがダーティであった場合
にプローブに応答してデータが返されるべきかどうかを表示し得る。データ移動
フィールドがいずれの移動も示さなければ（たとえばクリアな状態）、ダーティ
データを持つノードはプローブ応答を宛先指定された受信ノードに戻すが、ダー
ティデータを受信ノードに送信しない。データ移動フィールドが移動を示せば（
たとえばセットされた状態）、ダーティデータを持つノードは、ダーティデータ
を含む読出応答をソースノードに返す。ネクストステートフィールドは、（プロ
ーブされたノードがキャッシュブロックのコピーをストアしている場合）プロー
ブされたノードにおいてキャッシュブロックの次の状態がどうなるかを示す。一
実施例においては、ネクストフィールドの符号化は以下のテーブル１に示すとお
りである。
用いて、プローブされたノード内でキャッシュブロックがダーティであった場合
にプローブに応答してデータが返されるべきかどうかを表示し得る。データ移動
フィールドがいずれの移動も示さなければ（たとえばクリアな状態）、ダーティ
データを持つノードはプローブ応答を宛先指定された受信ノードに戻すが、ダー
ティデータを受信ノードに送信しない。データ移動フィールドが移動を示せば（
たとえばセットされた状態）、ダーティデータを持つノードは、ダーティデータ
を含む読出応答をソースノードに返す。ネクストステートフィールドは、（プロ
ーブされたノードがキャッシュブロックのコピーをストアしている場合）プロー
ブされたノードにおいてキャッシュブロックの次の状態がどうなるかを示す。一
実施例においては、ネクストフィールドの符号化は以下のテーブル１に示すとお
りである。
【００４２】 一実施例によると、以下のテーブル２は例示的なトランザクションタイプと対
応のプローブコマンドを示す。
応のプローブコマンドを示す。
【００４３】
【表１】
【００４４】 一般的には、「プローブ」または「プローブコマンド」という用語は、プロー
ブノードに対する要求を指し、これによりプローブによって（たとえばアドレス
フィールドを介して）定義されるキャッシュブロックがプローブされたノードに
よってストアされているかどうか判断し、かつプローブされたノードからの所望
の応答を示す。応答は、キャッシュブロックに対する異なったコヒーレンシ状態
を確立すること、および／またはキャッシュブロックを受信ノードに転送するこ
とを含む。プローブされたノードは「プローブ応答」を用いて応答するが、これ
は所望のコヒーレンシ状態変化が行なわれたことを受信ノードに肯定応答する。
プローブ応答は、プローブされたノードがダーティデータをストアしていた場合
、データをも含み得る。
ブノードに対する要求を指し、これによりプローブによって（たとえばアドレス
フィールドを介して）定義されるキャッシュブロックがプローブされたノードに
よってストアされているかどうか判断し、かつプローブされたノードからの所望
の応答を示す。応答は、キャッシュブロックに対する異なったコヒーレンシ状態
を確立すること、および／またはキャッシュブロックを受信ノードに転送するこ
とを含む。プローブされたノードは「プローブ応答」を用いて応答するが、これ
は所望のコヒーレンシ状態変化が行なわれたことを受信ノードに肯定応答する。
プローブ応答は、プローブされたノードがダーティデータをストアしていた場合
、データをも含み得る。
【００４５】 図９は、プローブ応答パケット４２の一実施例のブロック図を示す。応答パケ
ットを異なった態様で構成し、代替的な、同様の、または代用の情報を有する他
の実施例も可能であり企図される。プローブ応答パケット４２は、図５に示す応
答パケット３４の１種である。図８に示すプローブパケットと同様に、プローブ
応答パケット４２はコマンドフィールド（ＣＭＤ［５：０］）、ソースノードフ
ィールド（SrcNode［３：０］）、およびソースタグフィールド（SrcTag［１：
０］およびSrcTag［６：２］）を含み得る。さらに、プローブ応答パケット４２
は、応答ノードフィールド（図９におけるRespNode［３：２］およびRespNode［
１：０］）およびヒット表示（図９におけるHit）を含み得る。
ットを異なった態様で構成し、代替的な、同様の、または代用の情報を有する他
の実施例も可能であり企図される。プローブ応答パケット４２は、図５に示す応
答パケット３４の１種である。図８に示すプローブパケットと同様に、プローブ
応答パケット４２はコマンドフィールド（ＣＭＤ［５：０］）、ソースノードフ
ィールド（SrcNode［３：０］）、およびソースタグフィールド（SrcTag［１：
０］およびSrcTag［６：２］）を含み得る。さらに、プローブ応答パケット４２
は、応答ノードフィールド（図９におけるRespNode［３：２］およびRespNode［
１：０］）およびヒット表示（図９におけるHit）を含み得る。
【００４６】 プローブされたノードは、プローブパケット４０で受信されたアドレスによっ
て識別されたキャッシュブロックに対して、そのキャッシュ内を探索する。キャ
ッシュブロックのコピーを見出すと、プローブされたノードはネクストステート
フィールドにより規定されていることにしたがってキャッシュブロックの状態を
変化させる。さらに、キャッシュがキャッシュブロックのダーティコピーをスト
アしており、かつプローブパケット４０のデータ移動フィールドがキャッシュブ
ロックが転送されるべきであることを示すと、プローブされたノードはキャッシ
ュからダーティデータを読出す。
て識別されたキャッシュブロックに対して、そのキャッシュ内を探索する。キャ
ッシュブロックのコピーを見出すと、プローブされたノードはネクストステート
フィールドにより規定されていることにしたがってキャッシュブロックの状態を
変化させる。さらに、キャッシュがキャッシュブロックのダーティコピーをスト
アしており、かつプローブパケット４０のデータ移動フィールドがキャッシュブ
ロックが転送されるべきであることを示すと、プローブされたノードはキャッシ
ュからダーティデータを読出す。
【００４７】 プローブされたノードは、プローブ応答パケット４２を以下の場合において指
定された受信ノードに経路制御する。すなわち、（ｉ）ダーティデータがない場
合、または（ii）ダーティデータおよびデータ移動フィールドがいずれの移動も
示さない場合。この実施例においてより特定的には、プローブされたノードはプ
ローブパケット４０のターゲットノードフィールド（指定された受信ノードがタ
ーゲットノードである場合）か、またはプローブパケット４０のソースノードフ
ィールド（指定された受信ノードがソースノードである場合）のいずれかを読出
し、結果として生じるノードＩＤをプローブ応答パケット４２の応答ノードフィ
ールドにストアする。さらに、ヒット表示を用いて、プローブノードがキャッシ
ュブロックのコピーを保持しているかどうかを示す。たとえば、ヒット表示は、
セットされている場合に、プローブされたノードがキャッシュブロックのコピー
を保持していることを示し、そしてクリアされている場合に、プローブされたノ
ードがキャッシュブロックのコピーを保持していないことを示すビットを含み得
る。ヒットビットは、以下の場合にクリアされている。すなわち、（ｉ）プロー
ブされたノード内のキャッシュにおいてキャッシュブロックのコピーが見出され
なかった場合、または（ii）プローブされたノードにおけるキャッシュ内でキャ
ッシュブロックのコピーが見出されたが、プローブコマンドに応答して無効化さ
れていた場合、である。
定された受信ノードに経路制御する。すなわち、（ｉ）ダーティデータがない場
合、または（ii）ダーティデータおよびデータ移動フィールドがいずれの移動も
示さない場合。この実施例においてより特定的には、プローブされたノードはプ
ローブパケット４０のターゲットノードフィールド（指定された受信ノードがタ
ーゲットノードである場合）か、またはプローブパケット４０のソースノードフ
ィールド（指定された受信ノードがソースノードである場合）のいずれかを読出
し、結果として生じるノードＩＤをプローブ応答パケット４２の応答ノードフィ
ールドにストアする。さらに、ヒット表示を用いて、プローブノードがキャッシ
ュブロックのコピーを保持しているかどうかを示す。たとえば、ヒット表示は、
セットされている場合に、プローブされたノードがキャッシュブロックのコピー
を保持していることを示し、そしてクリアされている場合に、プローブされたノ
ードがキャッシュブロックのコピーを保持していないことを示すビットを含み得
る。ヒットビットは、以下の場合にクリアされている。すなわち、（ｉ）プロー
ブされたノード内のキャッシュにおいてキャッシュブロックのコピーが見出され
なかった場合、または（ii）プローブされたノードにおけるキャッシュ内でキャ
ッシュブロックのコピーが見出されたが、プローブコマンドに応答して無効化さ
れていた場合、である。
【００４８】 図７のテーブル３８に示す一実施例においては、プローブ応答パケット４２の
コマンドフィールドはProbRespを示すことができ、さらにプローブ応答がProbe/
Srcコマンドへの応答であるか、またはProbe/Tgtコマンドへの応答であるかをさ
らに示すことができる。より特定的には、コマンドフィールドのビット０はクリ
アされてプローブ応答がProbe/Srcコマンドへの応答であることを示し、セット
されてプローブ応がはProbe/Tgtコマンドへの応答であることを示す。この表示
は受信ノードによって用いられて、プローブ応答が受信ノード内のメモリコント
ローラに経路制御されるべきか（ビット０がセットされている場合）、または受
信ノード内のキャッシュに対するフィル受信ロジックに対して経路制御されるべ
きか（ビット０がクリアされている場合）を判断し得る。
コマンドフィールドはProbRespを示すことができ、さらにプローブ応答がProbe/
Srcコマンドへの応答であるか、またはProbe/Tgtコマンドへの応答であるかをさ
らに示すことができる。より特定的には、コマンドフィールドのビット０はクリ
アされてプローブ応答がProbe/Srcコマンドへの応答であることを示し、セット
されてプローブ応がはProbe/Tgtコマンドへの応答であることを示す。この表示
は受信ノードによって用いられて、プローブ応答が受信ノード内のメモリコント
ローラに経路制御されるべきか（ビット０がセットされている場合）、または受
信ノード内のキャッシュに対するフィル受信ロジックに対して経路制御されるべ
きか（ビット０がクリアされている場合）を判断し得る。
【００４９】 図１０は、読出応答パケット４４の一実施例のブロック図を示す。読出応答パ
ケットを異なった態様で構成し、代替的な、同様の、または代用の情報を有する
他の実施例も可能であり企図される。応答パケット４４は図５に示す応答パケッ
ト３４の１種である。図９に示すプローブ応答パケットと同様に、読出応答パケ
ット４４は、コマンドフィールド（ＣＭＤ［５：０］）、ソースノードフィール
ド（SrcNode［３：０］）、ソースタグフィールド（SrcTag［１：０］およびSrc
Tag［６：２］）、および応答ノードフィールド（RespNode［３：２］およびRes
pNode［１：０］）を含む。さらに、読出応答パケット４４は、カウントフィー
ルド（図１０におけるCount）、タイプフィールド（図１０におけるType）およ
びプローブフィールド（図１０におけるPrb）を含む。
ケットを異なった態様で構成し、代替的な、同様の、または代用の情報を有する
他の実施例も可能であり企図される。応答パケット４４は図５に示す応答パケッ
ト３４の１種である。図９に示すプローブ応答パケットと同様に、読出応答パケ
ット４４は、コマンドフィールド（ＣＭＤ［５：０］）、ソースノードフィール
ド（SrcNode［３：０］）、ソースタグフィールド（SrcTag［１：０］およびSrc
Tag［６：２］）、および応答ノードフィールド（RespNode［３：２］およびRes
pNode［１：０］）を含む。さらに、読出応答パケット４４は、カウントフィー
ルド（図１０におけるCount）、タイプフィールド（図１０におけるType）およ
びプローブフィールド（図１０におけるPrb）を含む。
【００５０】 データ移動が要求されることを示すプローブコマンドに対してダーティデータ
のヒットを検出した、プローブされたノードは、読出パケット４４を用いてプロ
ーブ応答およびダーティデータを送信し得る。カウントフィールドを用いて送信
されるデータの量を示し、タイプフィールドはカウントがバイトまたはクワッド
ワード（８バイト）で測定されるかを示す。プローブに対して応答するキャッシ
ュブロック転送に対しては、カウントフィールドは８（バイナリ「１１１」とし
て符号化される）を示し、タイプフィールドはクワッドワード（たとえば、一実
施例においてはタイプフィールドにおいてセットされたビット）を示す。プロー
ブフィールドを用いて、読出応答パケット４４がターゲットノードまたはプロー
ブされたノードのいずれから送信されているかを示す。たとえば、プローブフィ
ールドは、セットされている場合に読出応答パケット４４がプローブされたノー
ドから転送されたことを示し、クリアされている場合に読出応答パケット４４が
ターゲットノードから送信されたことを示す、ビットを含み得る。したがって、
プローブされたノードは読出応答パケット４４を用いる場合にプローブビットを
セットする。
のヒットを検出した、プローブされたノードは、読出パケット４４を用いてプロ
ーブ応答およびダーティデータを送信し得る。カウントフィールドを用いて送信
されるデータの量を示し、タイプフィールドはカウントがバイトまたはクワッド
ワード（８バイト）で測定されるかを示す。プローブに対して応答するキャッシ
ュブロック転送に対しては、カウントフィールドは８（バイナリ「１１１」とし
て符号化される）を示し、タイプフィールドはクワッドワード（たとえば、一実
施例においてはタイプフィールドにおいてセットされたビット）を示す。プロー
ブフィールドを用いて、読出応答パケット４４がターゲットノードまたはプロー
ブされたノードのいずれから送信されているかを示す。たとえば、プローブフィ
ールドは、セットされている場合に読出応答パケット４４がプローブされたノー
ドから転送されたことを示し、クリアされている場合に読出応答パケット４４が
ターゲットノードから送信されたことを示す、ビットを含み得る。したがって、
プローブされたノードは読出応答パケット４４を用いる場合にプローブビットを
セットする。
【００５１】 読出応答パケット４４は、データパケットが後に続くことを示すパケットタイ
プである。したがって、プローブされたノードは読出応答パケット４４の後にデ
ータパケットでキャッシュブロックを送信する。プローブされたノードは、読出
応答パケット４４を、上述のようにプローブ読出パケット４２を経路制御するの
と同様の態様で経路制御する（たとえば、プローブされたノードは（指定された
受信ノードがターゲットノードであれば）プローブパケット４０のターゲットノ
ードフィールドを読出すか、または（指定された受信ノードがソースノードであ
れば）プローブパケット４０のソースノードフィールドを読出し、結果として生
じるノードＩＤを読出応答パケット４４の応答ノードフィールドにストアする）
。
プである。したがって、プローブされたノードは読出応答パケット４４の後にデ
ータパケットでキャッシュブロックを送信する。プローブされたノードは、読出
応答パケット４４を、上述のようにプローブ読出パケット４２を経路制御するの
と同様の態様で経路制御する（たとえば、プローブされたノードは（指定された
受信ノードがターゲットノードであれば）プローブパケット４０のターゲットノ
ードフィールドを読出すか、または（指定された受信ノードがソースノードであ
れば）プローブパケット４０のソースノードフィールドを読出し、結果として生
じるノードＩＤを読出応答パケット４４の応答ノードフィールドにストアする）
。
【００５２】 図７のテーブル３８において示される一実施例においては、読出応答パケット
４４のコマンドフィールドはRdResponseを示すことができ、さらに読出応答がPr
obe/Srcコマンドへの応答であるか、またはProbe/Tgtコマンドへの応答であるか
を示し得る。より特定的には、コマンドフィールドのビット０はクリアされて読
出応答がProbe/Srcコマンドへの応答であることを示し、セットされて読出応答
がProbe/Tgtコマンドへの応答であることを示す。この表示を受信ノードによっ
て用いて、読出応答が受信ノード内のメモリコントローラに経路制御されるべき
か（ビット０がセットされている場合）、または受信ノード内のキャッシュに対
するフィル受信ロジックに経路制御されるべきか（ビット０がクリアされている
場合）を判断し得る。
４４のコマンドフィールドはRdResponseを示すことができ、さらに読出応答がPr
obe/Srcコマンドへの応答であるか、またはProbe/Tgtコマンドへの応答であるか
を示し得る。より特定的には、コマンドフィールドのビット０はクリアされて読
出応答がProbe/Srcコマンドへの応答であることを示し、セットされて読出応答
がProbe/Tgtコマンドへの応答であることを示す。この表示を受信ノードによっ
て用いて、読出応答が受信ノード内のメモリコントローラに経路制御されるべき
か（ビット０がセットされている場合）、または受信ノード内のキャッシュに対
するフィル受信ロジックに経路制御されるべきか（ビット０がクリアされている
場合）を判断し得る。
【００５３】 図１１は、例示的な読出ブロックトランザクションに対応する１組のノードの
間のパケットフローを示す図である。ソースノード５０、ターゲットノードメモ
リコントローラ５２、および１組のプローブされたノード５４Ａ−５４Ｎを示す
。図１１にはパケットの（時系列での）順序を左から右に示す。言い換えると、
RdBlkパケットはソースノード５０からターゲットノードメモリコントローラ５
２に送信され、その後でターゲットノードメモリコントローラ５２はProbe/Src
パケットをプローブノード５４Ａ−５４Ｎに送り、以下も同様である。パケット
の時間順序を示すために、図１１ではソースノード５０およびターゲットメモリ
コントローラ５２を２箇所に示す。同様に、図１２および図１３では特定のブロ
ックを１箇所以上に示す。ソースノード５０、ターゲットノードメモリコントロ
ーラ５２を含むターゲットノード、プローブされたノード５４Ａ−５４Ｎの各々
は、図１に示す処理ノード１２Ａ−１２Ｄと同様の処理ノードを含み得る。
間のパケットフローを示す図である。ソースノード５０、ターゲットノードメモ
リコントローラ５２、および１組のプローブされたノード５４Ａ−５４Ｎを示す
。図１１にはパケットの（時系列での）順序を左から右に示す。言い換えると、
RdBlkパケットはソースノード５０からターゲットノードメモリコントローラ５
２に送信され、その後でターゲットノードメモリコントローラ５２はProbe/Src
パケットをプローブノード５４Ａ−５４Ｎに送り、以下も同様である。パケット
の時間順序を示すために、図１１ではソースノード５０およびターゲットメモリ
コントローラ５２を２箇所に示す。同様に、図１２および図１３では特定のブロ
ックを１箇所以上に示す。ソースノード５０、ターゲットノードメモリコントロ
ーラ５２を含むターゲットノード、プローブされたノード５４Ａ−５４Ｎの各々
は、図１に示す処理ノード１２Ａ−１２Ｄと同様の処理ノードを含み得る。
【００５４】 ソースノード５０はRdBlkパケットをターゲットノードメモリコントローラ５
２に送信して、読出ブロックトランザクションを開始する。次いでターゲットノ
ードメモリコントローラ５２は処理されるべきRdBlkパケットを選択する。ター
ゲットノードメモリコントローラ５２はProbe/Srcパケットを生成し、パケット
をプローブされたノード５４Ａ−５４Ｎにブロードキャストする。さらに、ター
ゲットノードメモリコントローラ５２は、ターゲットノードメモリコントローラ
５２が結合されているメモリ１４Ａ−１４Ｄからの読出を開始する。メモリ１４
Ａ−１４Ｄからの読出が完了すると、ターゲットノードメモリコントローラ５２
はデータを含むRdResponseパケットを生成し、パケットをソースノード５０に送
信する。
２に送信して、読出ブロックトランザクションを開始する。次いでターゲットノ
ードメモリコントローラ５２は処理されるべきRdBlkパケットを選択する。ター
ゲットノードメモリコントローラ５２はProbe/Srcパケットを生成し、パケット
をプローブされたノード５４Ａ−５４Ｎにブロードキャストする。さらに、ター
ゲットノードメモリコントローラ５２は、ターゲットノードメモリコントローラ
５２が結合されているメモリ１４Ａ−１４Ｄからの読出を開始する。メモリ１４
Ａ−１４Ｄからの読出が完了すると、ターゲットノードメモリコントローラ５２
はデータを含むRdResponseパケットを生成し、パケットをソースノード５０に送
信する。
【００５５】 プローブされたノード５４Ａ−５４Ｎの各々はそのキャッシュ内を探索して、
RdBlkパケットによって読出されたキャッシュブロックがその中にストアされて
いるかどうか判断する。ヒットが検出されると、対応するプローブされたノード
５４Ａ−５４Ｎは、ターゲットノードメモリコントローラ５２から受取ったプロ
ーブパケット内のネクストステートフィールドに従ってキャッシュブロックの状
態を更新する。さらに、プローブされたノード５４Ａ−５４Ｎの各々は（Probe/
Srcパケットが既に受信されているために）、ProbeRespパケットをソースノード
５０に経路制御する。この例においては、いずれのプローブされたノード５４Ａ
−５４Ｎもキャッシュブロックのダーティコピーをストアしていない。
RdBlkパケットによって読出されたキャッシュブロックがその中にストアされて
いるかどうか判断する。ヒットが検出されると、対応するプローブされたノード
５４Ａ−５４Ｎは、ターゲットノードメモリコントローラ５２から受取ったプロ
ーブパケット内のネクストステートフィールドに従ってキャッシュブロックの状
態を更新する。さらに、プローブされたノード５４Ａ−５４Ｎの各々は（Probe/
Srcパケットが既に受信されているために）、ProbeRespパケットをソースノード
５０に経路制御する。この例においては、いずれのプローブされたノード５４Ａ
−５４Ｎもキャッシュブロックのダーティコピーをストアしていない。
【００５６】 ソースノード５０は、プローブされたノード５４Ａ−５４ＮからのProbeResp
パケットおよびターゲットメモリコントローラ５２からのRdResponseパケットを
待機する。一旦これらのパケットが受取られると、ソースノード５０はSrcDone
パケットをターゲットメモリコントローラ５２に送信し、トランザクションを終
了する。
パケットおよびターゲットメモリコントローラ５２からのRdResponseパケットを
待機する。一旦これらのパケットが受取られると、ソースノード５０はSrcDone
パケットをターゲットメモリコントローラ５２に送信し、トランザクションを終
了する。
【００５７】 次いで図１２は、第２の例示的な読出ブロックトランザクションを例示する図
を示す。ソースノード５０、ターゲットメモリコントローラ５２、プローブされ
たノード５４Ａ−５４Ｎが示される。ソースノード５０、ターゲットメモリコン
トローラ５２を含むターゲットノード、およびプローブされたノード５４Ａ−５
４Ｎの各々は、図１に示す処理ノード１２Ａ−１２Ｄと同様の処理ノードを含み
得る。
を示す。ソースノード５０、ターゲットメモリコントローラ５２、プローブされ
たノード５４Ａ−５４Ｎが示される。ソースノード５０、ターゲットメモリコン
トローラ５２を含むターゲットノード、およびプローブされたノード５４Ａ−５
４Ｎの各々は、図１に示す処理ノード１２Ａ−１２Ｄと同様の処理ノードを含み
得る。
【００５８】 図１１に示す例と同様に、ソースノード５０はRdBlkパケットをターゲットメ
モリコントローラ５２に送信する。ターゲットノードメモリコントローラ５２は
Probe/Srcパケットをプローブされたノード５４Ａ−５４Ｎに送信し、かつRdRes
ponseパケットをソースノード５０に送信し得る。
モリコントローラ５２に送信する。ターゲットノードメモリコントローラ５２は
Probe/Srcパケットをプローブされたノード５４Ａ−５４Ｎに送信し、かつRdRes
ponseパケットをソースノード５０に送信し得る。
【００５９】 図１２の例においては、プローブされたノード５４Ａは読出ブロックトランザ
クションによってアクセスされたキャッシュブロックに対してダーティデータを
検出する。したがって、プローブされたノード５４Ａは（Probe/Srcコマンドに
より命令されて）ソースノード５０に、RdResponseパケットとプローブされたノ
ード５４Ａの内部キャッシュから読出されたダーティキャッシュブロックとを送
信する。したがって、一実施例においては、プローブされたノード５４ＡはMemC
ancelパケットをターゲットノードメモリコントローラ５２に送信し得る。ター
ゲットノードメモリコントローラ５２がRdResponseパケットをソースノード５０
に送信する前に、MemCancelパケットがターゲットノードメモリコントローラ５
２に到達すると、ターゲットノードメモリコントローラ５２はRdResponseパケッ
トを送信しない。よって、ターゲットノードメモリコントローラ５２からソース
ノード５０への「RdResponse」と表示された線は、その選択的な性質を示すため
に点線で表わされる。MemCancelメッセージに応答して、ターゲットノードメモ
リコントローラ５２はTgtDoneパケットをソースノード５０に送信する。
クションによってアクセスされたキャッシュブロックに対してダーティデータを
検出する。したがって、プローブされたノード５４Ａは（Probe/Srcコマンドに
より命令されて）ソースノード５０に、RdResponseパケットとプローブされたノ
ード５４Ａの内部キャッシュから読出されたダーティキャッシュブロックとを送
信する。したがって、一実施例においては、プローブされたノード５４ＡはMemC
ancelパケットをターゲットノードメモリコントローラ５２に送信し得る。ター
ゲットノードメモリコントローラ５２がRdResponseパケットをソースノード５０
に送信する前に、MemCancelパケットがターゲットノードメモリコントローラ５
２に到達すると、ターゲットノードメモリコントローラ５２はRdResponseパケッ
トを送信しない。よって、ターゲットノードメモリコントローラ５２からソース
ノード５０への「RdResponse」と表示された線は、その選択的な性質を示すため
に点線で表わされる。MemCancelメッセージに応答して、ターゲットノードメモ
リコントローラ５２はTgtDoneパケットをソースノード５０に送信する。
【００６０】 プローブされたノード５４Ｂ−５４Ｎは、この実施例においてはダーティデー
タを検出せず、よってProbeRespパケットをソースノード５０に経路制御する。
一旦ソースノード５０がTgtDone、RdResponse、およびProbeRespパケットを受取
ると、ソースノード５０はSrcDoneパケットをターゲットメモリコントローラ５
２に送信して読出ブロックトランザクションを終了させる。
タを検出せず、よってProbeRespパケットをソースノード５０に経路制御する。
一旦ソースノード５０がTgtDone、RdResponse、およびProbeRespパケットを受取
ると、ソースノード５０はSrcDoneパケットをターゲットメモリコントローラ５
２に送信して読出ブロックトランザクションを終了させる。
【００６１】 図１３は、例示的なサイズ指定された書込トランザクションを示す図である。
ソースノード５０、ターゲットノードメモリコントローラ５２、およびプローブ
されたノード５４Ａ−５４Ｎを示す。ソースノード５０、ターゲットノードメモ
リコントローラ５２を含むターゲットノード、およびプローブされたノード５４
Ａ−５４Ｎの各々は、図１に示す処理ノード１２Ａ−１２Ｄと同様の処理ノード
を含み得る。
ソースノード５０、ターゲットノードメモリコントローラ５２、およびプローブ
されたノード５４Ａ−５４Ｎを示す。ソースノード５０、ターゲットノードメモ
リコントローラ５２を含むターゲットノード、およびプローブされたノード５４
Ａ−５４Ｎの各々は、図１に示す処理ノード１２Ａ−１２Ｄと同様の処理ノード
を含み得る。
【００６２】 ソースノード５０は、WrSizedパケットおよび書込まれるべきデータをターゲ
ットノードメモリコントローラ５２に送信することにより、サイズ指定された書
込トランザクションを開始する。サイズ指定された書込トランザクションは、キ
ャッシュブロックの一部を更新するが、キャッシュブロックの残りの部分は更新
しないために、ターゲットノードメモリコントローラ５２はプローブされたノー
ド５４Ａ−５４Ｎから（もし存在すれば）ダーティキャッシュブロックを収集す
る。さらに、キャッシュブロックのクリーンなコピーはプローブされたノード５
４Ａ−５４Ｎにおいて無効化され、コヒーレンシを維持する。ターゲットメモリ
コントローラ５２は、処理されるべきサイズ指定された書込トランザクションを
選択する際に、Probe/Tgtパケットをプローブされたノード５４Ａ−５４Ｎに送
信する。プローブされたノード５４Ａ−５４Ｎは、（Probe/Tgtパケットが受取
られているために）ターゲットノードメモリコントローラ５４に、（いずれのダ
ーティデータも検出されなければ）ProbeRespパケットか、または（ダーティデ
ータが検出されると）RdResponseパケットのいずれかを返す。一旦ターゲットノ
ードメモリコントローラ５２が、プローブされたノード５４Ａ−５４Ｎからの応
答を受取ると、ターゲットノードメモリコントローラ５２はTgtDoneパケットを
ソースノード５０に送信し、これはサイズ指定された書込トランザクションを終
了させるSrcDoneパケットで応答する。
ットノードメモリコントローラ５２に送信することにより、サイズ指定された書
込トランザクションを開始する。サイズ指定された書込トランザクションは、キ
ャッシュブロックの一部を更新するが、キャッシュブロックの残りの部分は更新
しないために、ターゲットノードメモリコントローラ５２はプローブされたノー
ド５４Ａ−５４Ｎから（もし存在すれば）ダーティキャッシュブロックを収集す
る。さらに、キャッシュブロックのクリーンなコピーはプローブされたノード５
４Ａ−５４Ｎにおいて無効化され、コヒーレンシを維持する。ターゲットメモリ
コントローラ５２は、処理されるべきサイズ指定された書込トランザクションを
選択する際に、Probe/Tgtパケットをプローブされたノード５４Ａ−５４Ｎに送
信する。プローブされたノード５４Ａ−５４Ｎは、（Probe/Tgtパケットが受取
られているために）ターゲットノードメモリコントローラ５４に、（いずれのダ
ーティデータも検出されなければ）ProbeRespパケットか、または（ダーティデ
ータが検出されると）RdResponseパケットのいずれかを返す。一旦ターゲットノ
ードメモリコントローラ５２が、プローブされたノード５４Ａ−５４Ｎからの応
答を受取ると、ターゲットノードメモリコントローラ５２はTgtDoneパケットを
ソースノード５０に送信し、これはサイズ指定された書込トランザクションを終
了させるSrcDoneパケットで応答する。
【００６３】 ターゲットノードメモリコントローラ５２が、プローブされたノード５４Ａ−
５４Ｎのうちの１つからダーティなキャッシュブロックを受取ると、ターゲット
ノードメモリコントローラ５２は、ダーティキャッシュブロックとWrSizedデー
タパケット内のソースノード５０によって提供されたバイトとのマージを実行す
る。マージを実行するためのいかなる好適な機構をも用い得る。たとえば、ター
ゲットノードメモリコントローラ５２はデータをマージし、単一ブロック書込を
行なってメモリを更新してもよい。これに代えて、ダーティブロックが第１にメ
モリに書込まれ、次いでソースノード５０によって提供されたバイトの書込が続
いてもよい。
５４Ｎのうちの１つからダーティなキャッシュブロックを受取ると、ターゲット
ノードメモリコントローラ５２は、ダーティキャッシュブロックとWrSizedデー
タパケット内のソースノード５０によって提供されたバイトとのマージを実行す
る。マージを実行するためのいかなる好適な機構をも用い得る。たとえば、ター
ゲットノードメモリコントローラ５２はデータをマージし、単一ブロック書込を
行なってメモリを更新してもよい。これに代えて、ダーティブロックが第１にメ
モリに書込まれ、次いでソースノード５０によって提供されたバイトの書込が続
いてもよい。
【００６４】 この説明は、ノード間で通信されるパケットについて記載する一方で、コマン
ド、応答および他のメッセージを送信するためのいかなる好適な機構をも用い得
ることに留意されたい。
ド、応答および他のメッセージを送信するためのいかなる好適な機構をも用い得
ることに留意されたい。
【００６５】 図１４は、処理のためのトランザクションの選択に応答する、メモリコントロ
ーラ１６Ａ−１６Ｄの一実施例の一部の動作を例示するフローチャートを示す。
特に、プローブを生成するメモリコントローラ１６Ａ−１６Ｄの部分が示される
。他の実施例も可能であり企図される。図１４において、理解を容易にするため
にステップを特定の順序に従って示すが、いかなる好適な順序をも用い得る。さ
らに、ステップはデザイン選択によって所望のように、メモリコントローラ１６
Ａ−１６Ｄ内で並列ハードウェアを用いてステップを並行して行なってもよい。
ーラ１６Ａ−１６Ｄの一実施例の一部の動作を例示するフローチャートを示す。
特に、プローブを生成するメモリコントローラ１６Ａ−１６Ｄの部分が示される
。他の実施例も可能であり企図される。図１４において、理解を容易にするため
にステップを特定の順序に従って示すが、いかなる好適な順序をも用い得る。さ
らに、ステップはデザイン選択によって所望のように、メモリコントローラ１６
Ａ−１６Ｄ内で並列ハードウェアを用いてステップを並行して行なってもよい。
【００６６】 メモリコントローラは、選択されたトランザクションがWrSizedトランザクシ
ョンであるかどうか判断する（判断ブロック６０）。もし選択されたトランザク
ションがWrSizedトランザクションであれば、メモリコントローラはProbe/Tgtパ
ケットをプローブノードの各々に送信する（ステップ６２）。そうでなければ、
メモリコントローラは選択されたトランザクションがVicBlkまたはCleanVicBlk
トランザクションであるかどうか判断する（判断ブロック６４）。選択されたト
ランザクションがVicBlkまたはCleanVicBlkトランザクションであれば、プロー
ブパケットは生成されない。しかしながら、選択されたトランザクションがWrSi
zed、VicBlk、またはCleanVicBlkでなければ、Probe/Srcパケットはプローブさ
れたノードに送信される（ステップ６６）。
ョンであるかどうか判断する（判断ブロック６０）。もし選択されたトランザク
ションがWrSizedトランザクションであれば、メモリコントローラはProbe/Tgtパ
ケットをプローブノードの各々に送信する（ステップ６２）。そうでなければ、
メモリコントローラは選択されたトランザクションがVicBlkまたはCleanVicBlk
トランザクションであるかどうか判断する（判断ブロック６４）。選択されたト
ランザクションがVicBlkまたはCleanVicBlkトランザクションであれば、プロー
ブパケットは生成されない。しかしながら、選択されたトランザクションがWrSi
zed、VicBlk、またはCleanVicBlkでなければ、Probe/Srcパケットはプローブさ
れたノードに送信される（ステップ６６）。
【００６７】 図１５は、プローブパケットに応答するプローブされたノードの一実施例の動
作を示すフローチャートである。他の実施例も可能であり企図される。図１５に
おいて、理解を容易にするためにステップを特定の順序に従って示すが、いかな
る好適な順序をも用い得る。さらに、設計選択によって所望のように、プローブ
されたノード内で並列ハードウェアを用いてステップを並行して行なってもよい
。
作を示すフローチャートである。他の実施例も可能であり企図される。図１５に
おいて、理解を容易にするためにステップを特定の順序に従って示すが、いかな
る好適な順序をも用い得る。さらに、設計選択によって所望のように、プローブ
されたノード内で並列ハードウェアを用いてステップを並行して行なってもよい
。
【００６８】 プローブされたノードはそのキャッシュを探索して、プローブによって表示さ
れたキャッシュブロックがその中にストアされているかどうか判断し、もしキャ
ッシュブロックが見出されればその状態を判断する。キャッシュブロックがダー
ティな状態で見出されると（判断ブロック７０）、プローブされたノードはRdRe
sponseパケットを生成する。プローブされたノードはRdResponseパケットの後に
キャッシュからダーティデータを読出して、データパケットとして送信する（ス
テップ７２）。一方で、キャッシュブロックが見出されないか、またはダーティ
な状態になければ、プローブされたノードはProbeRespパケットを生成する（ス
テップ７４）。さらに、キャッシュブロックの状態はプローブパケットのネクス
トステートフィールドに特定されるように更新される。
れたキャッシュブロックがその中にストアされているかどうか判断し、もしキャ
ッシュブロックが見出されればその状態を判断する。キャッシュブロックがダー
ティな状態で見出されると（判断ブロック７０）、プローブされたノードはRdRe
sponseパケットを生成する。プローブされたノードはRdResponseパケットの後に
キャッシュからダーティデータを読出して、データパケットとして送信する（ス
テップ７２）。一方で、キャッシュブロックが見出されないか、またはダーティ
な状態になければ、プローブされたノードはProbeRespパケットを生成する（ス
テップ７４）。さらに、キャッシュブロックの状態はプローブパケットのネクス
トステートフィールドに特定されるように更新される。
【００６９】 プローブされたノードは受取ったプローブパケットを調べる（判断ブロック７
６）。プローブパケットがProbe/Srcパケットであれば、プローブされたノード
は上で生成された応答を、Probe/Srcパケットに表示されるソースノードに経路
制御する（ステップ７８）。言い換えると、プローブされたノードは応答パケッ
ト内のRespNodeフィールドを、Probe/SrcパケットのSrcNodeフィールド内の値に
セットする。一方、プローブパケットがProbe/Tgtパケットであれば、プローブ
されたノードは上で生成された応答を、Probe/Tgtパケットに表示されるターゲ
ットノードに経路制御する（ステップ８０）。言い換えると、プローブされたノ
ードは応答パケット内のRespNodeフィールドを、Probe/TgtパケットのTgtNodeフ
ィールド内の値にセットする。
６）。プローブパケットがProbe/Srcパケットであれば、プローブされたノード
は上で生成された応答を、Probe/Srcパケットに表示されるソースノードに経路
制御する（ステップ７８）。言い換えると、プローブされたノードは応答パケッ
ト内のRespNodeフィールドを、Probe/SrcパケットのSrcNodeフィールド内の値に
セットする。一方、プローブパケットがProbe/Tgtパケットであれば、プローブ
されたノードは上で生成された応答を、Probe/Tgtパケットに表示されるターゲ
ットノードに経路制御する（ステップ８０）。言い換えると、プローブされたノ
ードは応答パケット内のRespNodeフィールドを、Probe/TgtパケットのTgtNodeフ
ィールド内の値にセットする。
【００７０】 図１６は、例示的な処理ノード１２Ａの一実施例のブロック図を示す。他の実
施例も可能であり企図される。図１６の実施例においては、処理ノード１２Ａは
インターフェイスロジック１８Ａ、１８Ｂ、１８Ｃおよびメモリコントローラ１
６Ａを含む。さらに、処理ノード１２Ａは、プロセッサコア９２、キャッシュ９
０、コヒーレンシ管理ロジック９８、および選択により第２のプロセッサコア９
６および第２のキャッシュ９４を含み得る。インターフェイスロジック１８Ａ−
１８Ｃは互いに結合され、さらにコヒーレンシ管理ロジック９８に結合される。
プロセッサコア９２および９６は、それぞれキャッシュ９０および９４に結合さ
れる。キャッシュ９０および９４は、コヒーレンシ管理ロジック９８に結合され
る。コヒーレンシ管理ロジック９８はメモリコントローラ１６Ａに結合される。
施例も可能であり企図される。図１６の実施例においては、処理ノード１２Ａは
インターフェイスロジック１８Ａ、１８Ｂ、１８Ｃおよびメモリコントローラ１
６Ａを含む。さらに、処理ノード１２Ａは、プロセッサコア９２、キャッシュ９
０、コヒーレンシ管理ロジック９８、および選択により第２のプロセッサコア９
６および第２のキャッシュ９４を含み得る。インターフェイスロジック１８Ａ−
１８Ｃは互いに結合され、さらにコヒーレンシ管理ロジック９８に結合される。
プロセッサコア９２および９６は、それぞれキャッシュ９０および９４に結合さ
れる。キャッシュ９０および９４は、コヒーレンシ管理ロジック９８に結合され
る。コヒーレンシ管理ロジック９８はメモリコントローラ１６Ａに結合される。
【００７１】 一般的に、コヒーレンシ管理ロジック９８は、メモリコントローラ１６Ａによ
って処理のために選択されたトランザクションに応答してプローブコマンドを生
成し、かつ処理ノード１２Ａによって受取られるプローブコマンドに応答するよ
う構成される。コヒーレンシ管理ロジック９８は、処理のために選択されたトラ
ンザクションのタイプに依存して、Probe/SrcコマンドまたはProbe/Tgtコマンド
のいずれかをブロードキャストする。さらに、コヒーレンシ管理ロジック９８は
、受取ったプローブコマンドによって特定されるキャッシュブロックに対してキ
ャッシュ９０および９４を探索し、適切なプローブ応答を生成する。さらに、Pr
obe/Tgtコマンドを生成する場合には、コヒーレンシ管理ロジック９８は、Probe
/Tgtコマンドに応答して返されたプローブ応答を収集し得る。キャッシュ９０お
よび９４は、処理ノード１２Ａ内で開始された読出要求からのデータの受取を管
理するフィルロジックを含むか、またはコヒーレンシ管理ロジック９８内にフィ
ルロジックが含まれてもよい。コヒーレンシ管理ロジック９８はさらに、メモリ
コントローラ１６Ａに対する非コヒーレント要求を経路制御するよう構成されて
もよい。一実施例においては、プロセッサ９２とプロセッサ９６とは、キャッシ
ュ９０、キャッシュ９４、およびコヒーレンシ管理ロジック９８をバイパスして
、特定のキャッシュ不可および／または非コヒーレントメモリ要求に対して直接
メモリコントローラ１６Ａにアクセスし得る。
って処理のために選択されたトランザクションに応答してプローブコマンドを生
成し、かつ処理ノード１２Ａによって受取られるプローブコマンドに応答するよ
う構成される。コヒーレンシ管理ロジック９８は、処理のために選択されたトラ
ンザクションのタイプに依存して、Probe/SrcコマンドまたはProbe/Tgtコマンド
のいずれかをブロードキャストする。さらに、コヒーレンシ管理ロジック９８は
、受取ったプローブコマンドによって特定されるキャッシュブロックに対してキ
ャッシュ９０および９４を探索し、適切なプローブ応答を生成する。さらに、Pr
obe/Tgtコマンドを生成する場合には、コヒーレンシ管理ロジック９８は、Probe
/Tgtコマンドに応答して返されたプローブ応答を収集し得る。キャッシュ９０お
よび９４は、処理ノード１２Ａ内で開始された読出要求からのデータの受取を管
理するフィルロジックを含むか、またはコヒーレンシ管理ロジック９８内にフィ
ルロジックが含まれてもよい。コヒーレンシ管理ロジック９８はさらに、メモリ
コントローラ１６Ａに対する非コヒーレント要求を経路制御するよう構成されて
もよい。一実施例においては、プロセッサ９２とプロセッサ９６とは、キャッシ
ュ９０、キャッシュ９４、およびコヒーレンシ管理ロジック９８をバイパスして
、特定のキャッシュ不可および／または非コヒーレントメモリ要求に対して直接
メモリコントローラ１６Ａにアクセスし得る。
【００７２】 キャッシュ９０および９４は、データのキャッシュブロックをストアするよう
構成された高速キャッシュメモリを含む。キャッシュ９０および９４は、それぞ
れのプロセッサコア９２および９６内に統合されてもよい。これに代えて、キャ
ッシュ９０および９４は、所望のようにプロセッサコア９２および９６に、バッ
クサイドキャッシュ構成またはインライン構成で結合されてもよい。さらに、キ
ャッシュ９０および９４はキャッシュ階層構造として実現化されてもよい。プロ
セッサコア９２および９６に（階層内で）より近いキャッシュは、所望であれば
プロセッサコア９２および９６に統合されてもよい。
構成された高速キャッシュメモリを含む。キャッシュ９０および９４は、それぞ
れのプロセッサコア９２および９６内に統合されてもよい。これに代えて、キャ
ッシュ９０および９４は、所望のようにプロセッサコア９２および９６に、バッ
クサイドキャッシュ構成またはインライン構成で結合されてもよい。さらに、キ
ャッシュ９０および９４はキャッシュ階層構造として実現化されてもよい。プロ
セッサコア９２および９６に（階層内で）より近いキャッシュは、所望であれば
プロセッサコア９２および９６に統合されてもよい。
【００７３】 プロセッサコア９２および９６は、予め定められた命令セットに従って命令を
実行するための回路を含む。たとえば、ｘ８６命令セットアーキテクチャを選択
し得る。これに代えて、Alpha、PowerPC、または他のいかなる命令セットアーキ
テクチャを選択してもよい。一般的に、プロセッサコアはデータおよび命令のた
めにキャッシュにアクセスする。キャッシュミスが検出されると、読出要求が生
成され、ミスの発生したキャッシュブロックがマッピングされているノード内の
メモリコントローラに送信される。
実行するための回路を含む。たとえば、ｘ８６命令セットアーキテクチャを選択
し得る。これに代えて、Alpha、PowerPC、または他のいかなる命令セットアーキ
テクチャを選択してもよい。一般的に、プロセッサコアはデータおよび命令のた
めにキャッシュにアクセスする。キャッシュミスが検出されると、読出要求が生
成され、ミスの発生したキャッシュブロックがマッピングされているノード内の
メモリコントローラに送信される。
【００７４】 分散メモリシステムを用いて、コンピュータシステム１０の特定の実施例を説
明してきたが、分散メモリシステムを用いない実施例も、ここで説明した柔軟な
プローブ／プローブ応答経路制御を用い得ることに留意されたい。そのような実
施例が企図される。
明してきたが、分散メモリシステムを用いない実施例も、ここで説明した柔軟な
プローブ／プローブ応答経路制御を用い得ることに留意されたい。そのような実
施例が企図される。
【００７５】 上の開示を完全に理解すると、当業者においてはいくつもの変更および変形が
明らかとなるであろう。前掲の特許請求の範囲がすべてのそのような変更および
変形を包含することが理解されることを意図する。
明らかとなるであろう。前掲の特許請求の範囲がすべてのそのような変更および
変形を包含することが理解されることを意図する。
【００７６】
この発明は一般的にコンピュータシステムに適用可能である。
【図１】 コンピュータシステムの一実施例のブロック図である。
【図２】 図１に示す１対の処理ノードの間の相互接続の一実施例を強調し
た、ブロック図である。
た、ブロック図である。
【図３】 情報パケットの一実施例のブロック図である。
【図４】 アドレスパケットの一実施例のブロック図である。
【図５】 応答パケットの一実施例のブロック図である。
【図６】 データパケットの一実施例のブロック図である。
【図７】 コンピュータシステムの一実施例によって用い得る、例示的なパ
ケットタイプを示すテーブルである。
ケットタイプを示すテーブルである。
【図８】 プローブパケットの一実施例のブロック図である。
【図９】 プローブ応答パケットの一実施例のブロック図である。
【図１０】 読出応答パケットの一実施例のブロック図である。
【図１１】 読出ブロックトランザクションに対応するパケットの例示的な
フローを示す図である。
フローを示す図である。
【図１２】 読出ブロックトランザクションに対応するパケットの第２の例
示的なフローを示す図である。
示的なフローを示す図である。
【図１３】 サイズ指定された書込トランザクションに対応するパケットの
例示的なフローを示す図である。
例示的なフローを示す図である。
【図１４】 メモリコントローラの一実施例の動作を示すフローチャートの
図である。
図である。
【図１５】 プローブパケットを受取る処理ノードの一実施例の動作を示す
フローチャートの図である。
フローチャートの図である。
【図１６】 処理ノードの一実施例のブロック図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１２月２０日（２０００．１２．２０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】 ２．関連技術分野の背景 クメール・Ａ（Kumar A）他による「共有メモリハイパーキューブマイクロプ
ロセッサのための、効率的でスケーラブルなキャッシュコヒーレンス方式（Effi
cient and Scalable Cache Coherence Schemes for Shared Memory Hypercube M
icroprocessor）」Proceedings of the Supercomputing Conference、US Los Al
amitos、IEEE、Vol.Conf.7. 1994、pp.498-507は、前掲の請求項１のプリアンブ
ルに記載の特徴を有しキャッシュコヒーレンシが維持されるコンピュータシステ
ムと、前掲の請求項１０のプリアンブルの特徴を有しコンピュータシステム内で
キャッシュコヒーレンシを維持するための方法とを開示する。 ＥＰ−Ａ−０ ８１７ ０７６は、ローカルおよびグローバルアドレススペー
スと、多数のアクセスモードとを用いる、マルチプロセッシングコンピュータシ
ステムを開示する。ノード内のプロセッサは、ノード間通信を要求するトランザ
クションを開始し得る。要求するノードからホームノードへ要求が送られると、
ホームノードは、要求されたデータのキャッシュコピーを有する従属ノードのい
ずれかに、読出および／または無効化要求を送る。システムは、キャッシュコヒ
ーレンシを維持するためのグローバルコヒーレンシプロトコルを実現化する。 一般的には、パーソナルコンピュータ（ＰＣ）およびその他の種類のコンピュ
ータシステムは、メモリにアクセスするために共用バスシステムを中心に設計さ
れてきた。１つ以上のプロセッサおよび１つ以上の入力／出力（Ｉ／Ｏ）装置が
、共用バスを介してメモリに結合される。Ｉ／Ｏ装置は、共用バスとＩ／Ｏ装置
との間の情報の転送を管理するＩ／Ｏブリッジを介して共用バスに結合される場
合もある一方、プロセッサは典型的には、直接共用バスに結合されるか、または
キャッシュ階層構造を介して共用バスに結合される。
ロセッサのための、効率的でスケーラブルなキャッシュコヒーレンス方式（Effi
cient and Scalable Cache Coherence Schemes for Shared Memory Hypercube M
icroprocessor）」Proceedings of the Supercomputing Conference、US Los Al
amitos、IEEE、Vol.Conf.7. 1994、pp.498-507は、前掲の請求項１のプリアンブ
ルに記載の特徴を有しキャッシュコヒーレンシが維持されるコンピュータシステ
ムと、前掲の請求項１０のプリアンブルの特徴を有しコンピュータシステム内で
キャッシュコヒーレンシを維持するための方法とを開示する。 ＥＰ−Ａ−０ ８１７ ０７６は、ローカルおよびグローバルアドレススペー
スと、多数のアクセスモードとを用いる、マルチプロセッシングコンピュータシ
ステムを開示する。ノード内のプロセッサは、ノード間通信を要求するトランザ
クションを開始し得る。要求するノードからホームノードへ要求が送られると、
ホームノードは、要求されたデータのキャッシュコピーを有する従属ノードのい
ずれかに、読出および／または無効化要求を送る。システムは、キャッシュコヒ
ーレンシを維持するためのグローバルコヒーレンシプロトコルを実現化する。 一般的には、パーソナルコンピュータ（ＰＣ）およびその他の種類のコンピュ
ータシステムは、メモリにアクセスするために共用バスシステムを中心に設計さ
れてきた。１つ以上のプロセッサおよび１つ以上の入力／出力（Ｉ／Ｏ）装置が
、共用バスを介してメモリに結合される。Ｉ／Ｏ装置は、共用バスとＩ／Ｏ装置
との間の情報の転送を管理するＩ／Ｏブリッジを介して共用バスに結合される場
合もある一方、プロセッサは典型的には、直接共用バスに結合されるか、または
キャッシュ階層構造を介して共用バスに結合される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】 この発明はさまざまな変形と代替形に対処するものであるが、その特定の実施
例を図面において例示の目的で示し、以下に詳述する。しかしながら、図面とそ
の詳細な説明とは開示される発明を特定の形に限定することを意図せず、反対に
、すべての変形、等価物、および代替例は前掲の特許請求の範囲に規定されるこ
の発明の範囲に入ることを意図する。
例を図面において例示の目的で示し、以下に詳述する。しかしながら、図面とそ
の詳細な説明とは開示される発明を特定の形に限定することを意図せず、反対に
、すべての変形、等価物、および代替例は前掲の特許請求の範囲に規定されるこ
の発明の範囲に入ることを意図する。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年２月１９日（２００１．２．１９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケラー，ジェイムズ・ビィ アメリカ合衆国、94303 カリフォルニア 州、パロ・アルト、アイリス・ウェイ、 210 (72)発明者 ギューリック，デイル・イー アメリカ合衆国、78748 テキサス州、オ ースティン、フェスタス・ドライブ、3122 Ｆターム(参考） 5B005 JJ12 KK03 KK13 MM05 NN12 PP00 PP11 5B045 DD12 DD13 GG01
Claims (13)
- 【請求項１】 コンピュータシステムであって、 要求を送信することによりトランザクションを開始するよう構成される第１の
処理ノード（１２Ａ）と、 前記第１の処理ノード（１２Ａ）から前記要求を受取るよう結合される第２の
処理ノード（１２Ｂ）とを含み、前記第２の処理ノード（１２Ｂ）は前記要求に
応答してプローブを生成するよう構成され、前記プローブは、前記プローブに対
する応答を受取るための受信ノード（１２Ａ；１２Ｂ；１２Ｃ；１２Ｄ）を指定
する表示を含む、コンピュータシステム。 - 【請求項２】 前記第２の処理ノード（１２Ｂ）は、前記トランザクション
のタイプに応答して前記表示を生成するよう構成される、請求項１に記載のコン
ピュータシステム。 - 【請求項３】 前記プローブはパケット（４０）を含み、前記パケット（４
０）は前記パケット（４０）を前記プローブであると識別するコマンドフィール
ドを含む、請求項２に記載のコンピュータシステム。 - 【請求項４】 前記表示は、前記コマンドフィールド内に含まれる、請求項
３に記載のコンピュータシステム。 - 【請求項５】 前記プローブを受取るよう結合される第３の処理ノード（１
２Ｃ）をさらに含む、請求項２に記載のコンピュータシステム。 - 【請求項６】 前記第３の処理ノード（１２Ｃ）は、前記第３の処理ノード
（１２Ｃ）内に前記要求に対応するデータがストアされているかどうか判断する
よう構成される、請求項５に記載のコンピュータシステム。 - 【請求項７】 前記第３の処理ノード（１２Ｃ）は、前記第３の処理ノード
（１２Ｃ）内に前記要求に対応する前記データがストアされているかどうかへの
判断に応答するプローブ応答を生成するよう構成され、前記第３の処理ノード（
１２Ｃ）は、前記表示に応答する前記プローブ応答を経路制御するよう構成され
る、請求項６に記載のコンピュータシステム。 - 【請求項８】 前記受信ノード（１２Ａ；１２Ｂ；１２Ｃ；１２Ｄ）は、前
記トランザクションの前記タイプがキャッシュブロックに満たないデータの書込
であれば前記第２の処理ノード（１２Ｂ）を含む、請求項２に記載コンピュータ
システム。 - 【請求項９】 前記受信ノード（１２Ａ；１２Ｂ；１２Ｃ；１２Ｄ）は、前
記トランザクションの前記タイプが前記キャッシュブロックに満たないデータの
前記書込以外であれば、前記第１の処理ノード（１２Ａ）を含む、請求項８に記
載のコンピュータシステム。 - 【請求項１０】 コンピュータシステム内でコヒーレンシを維持するための
方法であって、 ソースノード（１２Ａ）からターゲットノード（１２Ｂ）に要求を送信するス
テップと、 前記要求に応答して前記ターゲットノード（１２Ｂ）内でプローブを生成する
ステップと、 前記プローブ内の表示を介して、前記プローブに応答する受信ノード（１２Ａ
；１２Ｂ；１２Ｃ；１２Ｄ）を指定するステップと、 前記１つ以上のプローブに対するプローブ応答を、前記受信ノード（１２Ａ；
１２Ｂ；１２Ｃ；１２Ｄ）に経路制御するステップとを含む、方法。 - 【請求項１１】 前記指定するステップは、前記トランザクションのタイプ
に応答する、請求項１０に記載の方法。 - 【請求項１２】 前記指定するステップは、前記トランザクションの前記タ
イプがキャッシュブロックに満たないデータの書込であれば、前記ターゲットノ
ード（１２Ｂ）を指定するステップを含む、請求項１０に記載の方法。 - 【請求項１３】 前記指定するステップは、前記トランザクションの前記タ
イプが前記キャッシュブロックに満たないデータの前記書込以外であれば、前記
ソースノード（１２Ａ）を指定するステップをさらに含む、請求項１２に記載の
方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/217,367 | 1998-12-21 | ||
| US09/217,367 US6631401B1 (en) | 1998-12-21 | 1998-12-21 | Flexible probe/probe response routing for maintaining coherency |
| PCT/US1999/019471 WO2000038069A1 (en) | 1998-12-21 | 1999-08-26 | Flexible probe/probe response routing for maintaining coherency |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002533812A true JP2002533812A (ja) | 2002-10-08 |
| JP2002533812A5 JP2002533812A5 (ja) | 2006-09-14 |
| JP4712974B2 JP4712974B2 (ja) | 2011-06-29 |
Family
ID=22810782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000590061A Expired - Fee Related JP4712974B2 (ja) | 1998-12-21 | 1999-08-26 | コヒーレンシ維持のための柔軟なプローブ／プローブ応答経路制御 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6631401B1 (ja) |
| EP (1) | EP1141839B1 (ja) |
| JP (1) | JP4712974B2 (ja) |
| KR (1) | KR100605142B1 (ja) |
| BR (1) | BR9907499A (ja) |
| DE (1) | DE69904758T2 (ja) |
| WO (1) | WO2000038069A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002533813A (ja) * | 1998-12-21 | 2002-10-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリキャンセルメッセージを用いたシステムメモリ帯域幅の節約およびキャッシュコヒーレンシ維持 |
| JP2006513510A (ja) * | 2003-01-27 | 2006-04-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 書き込みデータをキャッシュにインジェクトする方法及び装置 |
| JP2007199999A (ja) * | 2006-01-26 | 2007-08-09 | Nec Computertechno Ltd | マルチプロセッサシステム及びその動作方法 |
| JP2021522610A (ja) * | 2018-05-03 | 2021-08-30 | アーム・リミテッド | データ処理ネットワーク内の転送プロトコル |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370621B1 (en) | 1998-12-21 | 2002-04-09 | Advanced Micro Devices, Inc. | Memory cancel response optionally cancelling memory controller's providing of data in response to a read operation |
| US6631401B1 (en) | 1998-12-21 | 2003-10-07 | Advanced Micro Devices, Inc. | Flexible probe/probe response routing for maintaining coherency |
| US7529799B2 (en) * | 1999-11-08 | 2009-05-05 | International Business Machines Corporation | Method and apparatus for transaction tag assignment and maintenance in a distributed symmetric multiprocessor system |
| US6757793B1 (en) * | 2000-03-29 | 2004-06-29 | Advanced Micro Devices, Inc. | Reducing probe traffic in multiprocessor systems using a victim record table |
| US20020082621A1 (en) | 2000-09-22 | 2002-06-27 | Schurr Marc O. | Methods and devices for folding and securing tissue |
| US6745272B2 (en) * | 2001-04-04 | 2004-06-01 | Advanced Micro Devices, Inc. | System and method of increasing bandwidth for issuing ordered transactions into a distributed communication system |
| US6574708B2 (en) * | 2001-05-18 | 2003-06-03 | Broadcom Corporation | Source controlled cache allocation |
| US7227870B2 (en) | 2001-11-20 | 2007-06-05 | Broadcom Corporation | Systems including packet interfaces, switches, and packet DMA circuits for splitting and merging packet streams |
| US7206879B2 (en) * | 2001-11-20 | 2007-04-17 | Broadcom Corporation | Systems using mix of packet, coherent, and noncoherent traffic to optimize transmission between systems |
| US7752281B2 (en) | 2001-11-20 | 2010-07-06 | Broadcom Corporation | Bridges performing remote reads and writes as uncacheable coherent operations |
| US6748479B2 (en) | 2001-11-20 | 2004-06-08 | Broadcom Corporation | System having interfaces and switch that separates coherent and packet traffic |
| US7394823B2 (en) | 2001-11-20 | 2008-07-01 | Broadcom Corporation | System having configurable interfaces for flexible system configurations |
| US6912602B2 (en) | 2001-11-20 | 2005-06-28 | Broadcom Corporation | System having two or more packet interfaces, a switch, and a shared packet DMA circuit |
| US7395379B2 (en) * | 2002-05-13 | 2008-07-01 | Newisys, Inc. | Methods and apparatus for responding to a request cluster |
| US7653790B2 (en) * | 2002-05-13 | 2010-01-26 | Glasco David B | Methods and apparatus for responding to a request cluster |
| US6965973B2 (en) | 2002-05-15 | 2005-11-15 | Broadcom Corporation | Remote line directory which covers subset of shareable CC-NUMA memory space |
| US6993631B2 (en) | 2002-05-15 | 2006-01-31 | Broadcom Corporation | L2 cache maintaining local ownership of remote coherency blocks |
| US7266587B2 (en) | 2002-05-15 | 2007-09-04 | Broadcom Corporation | System having interfaces, switch, and memory bridge for CC-NUMA operation |
| US7003631B2 (en) | 2002-05-15 | 2006-02-21 | Broadcom Corporation | System having address-based intranode coherency and data-based internode coherency |
| US7296121B2 (en) * | 2002-11-04 | 2007-11-13 | Newisys, Inc. | Reducing probe traffic in multiprocessor systems |
| US8185602B2 (en) | 2002-11-05 | 2012-05-22 | Newisys, Inc. | Transaction processing using multiple protocol engines in systems having multiple multi-processor clusters |
| US8024526B2 (en) * | 2003-04-11 | 2011-09-20 | Oracle America, Inc. | Multi-node system with global access states |
| US7334102B1 (en) | 2003-05-09 | 2008-02-19 | Advanced Micro Devices, Inc. | Apparatus and method for balanced spinlock support in NUMA systems |
| US7856534B2 (en) | 2004-01-15 | 2010-12-21 | Hewlett-Packard Development Company, L.P. | Transaction references for requests in a multi-processor network |
| US7962696B2 (en) * | 2004-01-15 | 2011-06-14 | Hewlett-Packard Development Company, L.P. | System and method for updating owner predictors |
| US7240165B2 (en) * | 2004-01-15 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | System and method for providing parallel data requests |
| US7818391B2 (en) | 2004-01-20 | 2010-10-19 | Hewlett-Packard Development Company, L.P. | System and method to facilitate ordering point migration |
| US8090914B2 (en) * | 2004-01-20 | 2012-01-03 | Hewlett-Packard Development Company, L.P. | System and method for creating ordering points |
| US8145847B2 (en) * | 2004-01-20 | 2012-03-27 | Hewlett-Packard Development Company, L.P. | Cache coherency protocol with ordering points |
| US7769959B2 (en) * | 2004-01-20 | 2010-08-03 | Hewlett-Packard Development Company, L.P. | System and method to facilitate ordering point migration to memory |
| US7177987B2 (en) * | 2004-01-20 | 2007-02-13 | Hewlett-Packard Development Company, L.P. | System and method for responses between different cache coherency protocols |
| US7620696B2 (en) * | 2004-01-20 | 2009-11-17 | Hewlett-Packard Development Company, L.P. | System and method for conflict responses in a cache coherency protocol |
| US8176259B2 (en) * | 2004-01-20 | 2012-05-08 | Hewlett-Packard Development Company, L.P. | System and method for resolving transactions in a cache coherency protocol |
| US7143245B2 (en) * | 2004-01-20 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | System and method for read migratory optimization in a cache coherency protocol |
| US7395374B2 (en) * | 2004-01-20 | 2008-07-01 | Hewlett-Packard Company, L.P. | System and method for conflict responses in a cache coherency protocol with ordering point migration |
| US20050160238A1 (en) * | 2004-01-20 | 2005-07-21 | Steely Simon C.Jr. | System and method for conflict responses in a cache coherency protocol with ordering point migration |
| US8468308B2 (en) * | 2004-01-20 | 2013-06-18 | Hewlett-Packard Development Company, L.P. | System and method for non-migratory requests in a cache coherency protocol |
| US7149852B2 (en) * | 2004-01-20 | 2006-12-12 | Hewlett Packard Development Company, Lp. | System and method for blocking data responses |
| US7350032B2 (en) | 2004-03-22 | 2008-03-25 | Sun Microsystems, Inc. | Cache coherency protocol including generic transient states |
| US20070186043A1 (en) * | 2004-07-23 | 2007-08-09 | Darel Emmot | System and method for managing cache access in a distributed system |
| US7296167B1 (en) | 2004-10-01 | 2007-11-13 | Advanced Micro Devices, Inc. | Combined system responses in a chip multiprocessor |
| US8254411B2 (en) * | 2005-02-10 | 2012-08-28 | International Business Machines Corporation | Data processing system, method and interconnect fabric having a flow governor |
| US7619982B2 (en) * | 2005-04-25 | 2009-11-17 | Cisco Technology, Inc. | Active probe path management |
| US7353340B2 (en) * | 2005-08-17 | 2008-04-01 | Sun Microsystems, Inc. | Multiple independent coherence planes for maintaining coherency |
| US7398360B2 (en) * | 2005-08-17 | 2008-07-08 | Sun Microsystems, Inc. | Multi-socket symmetric multiprocessing (SMP) system for chip multi-threaded (CMT) processors |
| US7529894B2 (en) * | 2005-08-17 | 2009-05-05 | Sun Microsystems, Inc. | Use of FBDIMM channel as memory channel and coherence channel |
| US7536515B2 (en) | 2006-06-30 | 2009-05-19 | Intel Corporation | Repeated conflict acknowledgements in a cache coherency protocol |
| US7721050B2 (en) * | 2006-06-30 | 2010-05-18 | Intel Corporation | Re-snoop for conflict resolution in a cache coherency protocol |
| US7506108B2 (en) * | 2006-06-30 | 2009-03-17 | Intel Corporation | Requester-generated forward for late conflicts in a cache coherency protocol |
| US7640401B2 (en) | 2007-03-26 | 2009-12-29 | Advanced Micro Devices, Inc. | Remote hit predictor |
| US20080298246A1 (en) * | 2007-06-01 | 2008-12-04 | Hughes William A | Multiple Link Traffic Distribution |
| US20080320233A1 (en) * | 2007-06-22 | 2008-12-25 | Mips Technologies Inc. | Reduced Handling of Writeback Data |
| US7769957B2 (en) * | 2007-06-22 | 2010-08-03 | Mips Technologies, Inc. | Preventing writeback race in multiple core processors |
| US7992209B1 (en) | 2007-07-19 | 2011-08-02 | Owl Computing Technologies, Inc. | Bilateral communication using multiple one-way data links |
| JP5283128B2 (ja) * | 2009-12-16 | 2013-09-04 | 学校法人早稲田大学 | プロセッサによって実行可能なコードの生成方法、記憶領域の管理方法及びコード生成プログラム |
| US20120054439A1 (en) * | 2010-08-24 | 2012-03-01 | Walker William L | Method and apparatus for allocating cache bandwidth to multiple processors |
| US10268583B2 (en) | 2012-10-22 | 2019-04-23 | Intel Corporation | High performance interconnect coherence protocol resolving conflict based on home transaction identifier different from requester transaction identifier |
| WO2014178854A1 (en) * | 2013-04-30 | 2014-11-06 | Hewlett-Packard Development Company, L.P. | Memory network to route memory traffic and i/o traffic |
| US11159636B2 (en) | 2017-02-08 | 2021-10-26 | Arm Limited | Forwarding responses to snoop requests |
| US10747298B2 (en) | 2017-11-29 | 2020-08-18 | Advanced Micro Devices, Inc. | Dynamic interrupt rate control in computing system |
| US10503648B2 (en) | 2017-12-12 | 2019-12-10 | Advanced Micro Devices, Inc. | Cache to cache data transfer acceleration techniques |
| US10776282B2 (en) | 2017-12-15 | 2020-09-15 | Advanced Micro Devices, Inc. | Home agent based cache transfer acceleration scheme |
| US11210246B2 (en) | 2018-08-24 | 2021-12-28 | Advanced Micro Devices, Inc. | Probe interrupt delivery |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002533813A (ja) * | 1998-12-21 | 2002-10-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリキャンセルメッセージを用いたシステムメモリ帯域幅の節約およびキャッシュコヒーレンシ維持 |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205963A (ja) | 1989-01-27 | 1990-08-15 | Digital Equip Corp <Dec> | 読取中断処理 |
| EP0412353A3 (en) | 1989-08-11 | 1992-05-27 | Hitachi, Ltd. | Multiprocessor cache system having three states for generating invalidating signals upon write accesses |
| US5303362A (en) | 1991-03-20 | 1994-04-12 | Digital Equipment Corporation | Coupled memory multiprocessor computer system including cache coherency management protocols |
| US5412788A (en) * | 1992-04-16 | 1995-05-02 | Digital Equipment Corporation | Memory bank management and arbitration in multiprocessor computer system |
| US5590307A (en) | 1993-01-05 | 1996-12-31 | Sgs-Thomson Microelectronics, Inc. | Dual-port data cache memory |
| US6049851A (en) | 1994-02-14 | 2000-04-11 | Hewlett-Packard Company | Method and apparatus for checking cache coherency in a computer architecture |
| US5537575A (en) | 1994-06-30 | 1996-07-16 | Foley; Denis | System for handling cache memory victim data which transfers data from cache to the interface while CPU performs a cache lookup using cache status information |
| US5655140A (en) | 1994-07-22 | 1997-08-05 | Network Peripherals | Apparatus for translating frames of data transferred between heterogeneous local area networks |
| US5517494A (en) * | 1994-09-30 | 1996-05-14 | Apple Computer, Inc. | Method and system of multicast routing for groups with a single transmitter |
| US5659708A (en) | 1994-10-03 | 1997-08-19 | International Business Machines Corp. | Cache coherency in a multiprocessing system |
| US5684977A (en) | 1995-03-31 | 1997-11-04 | Sun Microsystems, Inc. | Writeback cancellation processing system for use in a packet switched cache coherent multiprocessor system |
| US5987544A (en) | 1995-09-08 | 1999-11-16 | Digital Equipment Corporation | System interface protocol with optional module cache |
| US5659710A (en) | 1995-11-29 | 1997-08-19 | International Business Machines Corporation | Cache coherency method and system employing serially encoded snoop responses |
| US5673413A (en) | 1995-12-15 | 1997-09-30 | International Business Machines Corporation | Method and apparatus for coherency reporting in a multiprocessing system |
| US5893144A (en) | 1995-12-22 | 1999-04-06 | Sun Microsystems, Inc. | Hybrid NUMA COMA caching system and methods for selecting between the caching modes |
| US6038644A (en) | 1996-03-19 | 2000-03-14 | Hitachi, Ltd. | Multiprocessor system with partial broadcast capability of a cache coherent processing request |
| US5878268A (en) | 1996-07-01 | 1999-03-02 | Sun Microsystems, Inc. | Multiprocessing system configured to store coherency state within multiple subnodes of a processing node |
| US5749095A (en) * | 1996-07-01 | 1998-05-05 | Sun Microsystems, Inc. | Multiprocessing system configured to perform efficient write operations |
| US5983326A (en) * | 1996-07-01 | 1999-11-09 | Sun Microsystems, Inc. | Multiprocessing system including an enhanced blocking mechanism for read-to-share-transactions in a NUMA mode |
| US5859983A (en) | 1996-07-01 | 1999-01-12 | Sun Microsystems, Inc | Non-hypercube interconnection subsystem having a subset of nodes interconnected using polygonal topology and other nodes connect to the nodes in the subset |
| US5887138A (en) | 1996-07-01 | 1999-03-23 | Sun Microsystems, Inc. | Multiprocessing computer system employing local and global address spaces and COMA and NUMA access modes |
| US5991819A (en) | 1996-12-03 | 1999-11-23 | Intel Corporation | Dual-ported memory controller which maintains cache coherency using a memory line status table |
| US6018791A (en) | 1997-04-14 | 2000-01-25 | International Business Machines Corporation | Apparatus and method of maintaining cache coherency in a multi-processor computer system with global and local recently read states |
| US5924118A (en) | 1997-04-14 | 1999-07-13 | International Business Machines Corporation | Method and system for speculatively sourcing cache memory data prior to upstream cache invalidation within a multiprocessor data-processing system |
| US5966729A (en) * | 1997-06-30 | 1999-10-12 | Sun Microsystems, Inc. | Snoop filter for use in multiprocessor computer systems |
| US6112281A (en) * | 1997-10-07 | 2000-08-29 | Oracle Corporation | I/O forwarding in a cache coherent shared disk computer system |
| US6101420A (en) | 1997-10-24 | 2000-08-08 | Compaq Computer Corporation | Method and apparatus for disambiguating change-to-dirty commands in a switch based multi-processing system with coarse directories |
| US6108752A (en) | 1997-10-24 | 2000-08-22 | Compaq Computer Corporation | Method and apparatus for delaying victim writes in a switch-based multi-processor system to maintain data coherency |
| US6085263A (en) | 1997-10-24 | 2000-07-04 | Compaq Computer Corp. | Method and apparatus for employing commit-signals and prefetching to maintain inter-reference ordering in a high-performance I/O processor |
| US6209065B1 (en) | 1997-10-24 | 2001-03-27 | Compaq Computer Corporation | Mechanism for optimizing generation of commit-signals in a distributed shared-memory system |
| US6085294A (en) | 1997-10-24 | 2000-07-04 | Compaq Computer Corporation | Distributed data dependency stall mechanism |
| US6108737A (en) | 1997-10-24 | 2000-08-22 | Compaq Computer Corporation | Method and apparatus for reducing latency of inter-reference ordering in a multiprocessor system |
| US6070231A (en) * | 1997-12-02 | 2000-05-30 | Intel Corporation | Method and apparatus for processing memory requests that require coherency transactions |
| US6292705B1 (en) | 1998-09-29 | 2001-09-18 | Conexant Systems, Inc. | Method and apparatus for address transfers, system serialization, and centralized cache and transaction control, in a symetric multiprocessor system |
| US6012127A (en) | 1997-12-12 | 2000-01-04 | Intel Corporation | Multiprocessor computing apparatus with optional coherency directory |
| US6138218A (en) | 1998-02-17 | 2000-10-24 | International Business Machines Corporation | Forward progress on retried snoop hits by altering the coherency state of a local cache |
| US6098115A (en) | 1998-04-08 | 2000-08-01 | International Business Machines Corporation | System for reducing storage access latency with accessing main storage and data bus simultaneously |
| US6286090B1 (en) | 1998-05-26 | 2001-09-04 | Compaq Computer Corporation | Mechanism for selectively imposing interference order between page-table fetches and corresponding data fetches |
| US6295583B1 (en) * | 1998-06-18 | 2001-09-25 | Compaq Information Technologies Group, L.P. | Method and apparatus for resolving probes in multi-processor systems which do not use external duplicate tags for probe filtering |
| US6199153B1 (en) | 1998-06-18 | 2001-03-06 | Digital Equipment Corporation | Method and apparatus for minimizing pincount needed by external memory control chip for multiprocessors with limited memory size requirements |
| US6631401B1 (en) | 1998-12-21 | 2003-10-07 | Advanced Micro Devices, Inc. | Flexible probe/probe response routing for maintaining coherency |
| US6275905B1 (en) * | 1998-12-21 | 2001-08-14 | Advanced Micro Devices, Inc. | Messaging scheme to maintain cache coherency and conserve system memory bandwidth during a memory read operation in a multiprocessing computer system |
| US6370621B1 (en) | 1998-12-21 | 2002-04-09 | Advanced Micro Devices, Inc. | Memory cancel response optionally cancelling memory controller's providing of data in response to a read operation |
-
1998
- 1998-12-21 US US09/217,367 patent/US6631401B1/en not_active Expired - Lifetime
-
1999
- 1999-08-26 JP JP2000590061A patent/JP4712974B2/ja not_active Expired - Fee Related
- 1999-08-26 WO PCT/US1999/019471 patent/WO2000038069A1/en active IP Right Grant
- 1999-08-26 DE DE69904758T patent/DE69904758T2/de not_active Expired - Lifetime
- 1999-08-26 KR KR1020017007739A patent/KR100605142B1/ko not_active IP Right Cessation
- 1999-08-26 EP EP99946646A patent/EP1141839B1/en not_active Expired - Lifetime
- 1999-12-17 BR BR9907499-0A patent/BR9907499A/pt not_active IP Right Cessation
-
2003
- 2003-07-28 US US10/628,715 patent/US7296122B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002533813A (ja) * | 1998-12-21 | 2002-10-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリキャンセルメッセージを用いたシステムメモリ帯域幅の節約およびキャッシュコヒーレンシ維持 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002533813A (ja) * | 1998-12-21 | 2002-10-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリキャンセルメッセージを用いたシステムメモリ帯域幅の節約およびキャッシュコヒーレンシ維持 |
| JP4718012B2 (ja) * | 1998-12-21 | 2011-07-06 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリキャンセルメッセージを用いたシステムメモリ帯域幅の節約およびキャッシュコヒーレンシ維持 |
| JP2006513510A (ja) * | 2003-01-27 | 2006-04-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 書き込みデータをキャッシュにインジェクトする方法及び装置 |
| JP4663329B2 (ja) * | 2003-01-27 | 2011-04-06 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 書き込みデータをキャッシュにインジェクトする方法及び装置 |
| JP2007199999A (ja) * | 2006-01-26 | 2007-08-09 | Nec Computertechno Ltd | マルチプロセッサシステム及びその動作方法 |
| JP4572169B2 (ja) * | 2006-01-26 | 2010-10-27 | エヌイーシーコンピュータテクノ株式会社 | マルチプロセッサシステム及びその動作方法 |
| JP2021522610A (ja) * | 2018-05-03 | 2021-08-30 | アーム・リミテッド | データ処理ネットワーク内の転送プロトコル |
| JP7284191B2 (ja) | 2018-05-03 | 2023-05-30 | アーム・リミテッド | データ処理ネットワーク内の転送プロトコル |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100605142B1 (ko) | 2006-07-28 |
| US6631401B1 (en) | 2003-10-07 |
| EP1141839A1 (en) | 2001-10-10 |
| BR9907499A (pt) | 2000-10-03 |
| KR20010082373A (ko) | 2001-08-29 |
| JP4712974B2 (ja) | 2011-06-29 |
| EP1141839B1 (en) | 2003-01-02 |
| US7296122B2 (en) | 2007-11-13 |
| WO2000038069A1 (en) | 2000-06-29 |
| DE69904758D1 (de) | 2003-02-06 |
| US20040024836A1 (en) | 2004-02-05 |
| DE69904758T2 (de) | 2003-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4712974B2 (ja) | コヒーレンシ維持のための柔軟なプローブ／プローブ応答経路制御 | |
| US6490661B1 (en) | Maintaining cache coherency during a memory read operation in a multiprocessing computer system | |
| US6275905B1 (en) | Messaging scheme to maintain cache coherency and conserve system memory bandwidth during a memory read operation in a multiprocessing computer system | |
| US6167492A (en) | Circuit and method for maintaining order of memory access requests initiated by devices coupled to a multiprocessor system | |
| US7032078B2 (en) | Shared memory multiprocessing system employing mixed broadcast snooping and directory based coherency protocols | |
| US6370621B1 (en) | Memory cancel response optionally cancelling memory controller's providing of data in response to a read operation | |
| US6615319B2 (en) | Distributed mechanism for resolving cache coherence conflicts in a multi-node computer architecture | |
| US6948035B2 (en) | Data pend mechanism | |
| KR100324975B1 (ko) | 잠재적인 제3 노드 트랜잭션을 버퍼에 기록하여 통신 대기시간을 감소시키는 비균일 메모리 액세스(ｎｕｍａ) 데이터 프로세싱 시스템 | |
| US6389526B1 (en) | Circuit and method for selectively stalling interrupt requests initiated by devices coupled to a multiprocessor system | |
| US6973543B1 (en) | Partial directory cache for reducing probe traffic in multiprocessor systems | |
| US20010013089A1 (en) | Cache coherence unit for interconnecting multiprocessor nodes having pipelined snoopy protocol | |
| JP4410967B2 (ja) | デッドロックのないコンピュータシステム動作のためのバーチャルチャネルおよび対応するバッファ割当て | |
| US7222220B2 (en) | Multiprocessing system employing address switches to control mixed broadcast snooping and directory based coherency protocols transparent to active devices | |
| KR20010101193A (ko) | 판독 요청을 원격 처리 노드에 추론적으로 전송하는비정형 메모리 액세스 데이터 처리 시스템 | |
| JP2000250883A (ja) | 不均等メモリ・アクセス・システムにおいてトランザクションのキャンセルによるデータ損失を避けるための方法およびシステム | |
| US6393529B1 (en) | Conversation of distributed memory bandwidth in multiprocessor system with cache coherency by transmitting cancel subsequent to victim write | |
| US7752281B2 (en) | Bridges performing remote reads and writes as uncacheable coherent operations | |
| US7797495B1 (en) | Distributed directory cache | |
| JPH10134009A (ja) | 分散共用メモリ・コンピュータ・システムにおける無ディレクトリ・メモリ・アクセス・プロトコル用の方法および装置 | |
| JP4718012B2 (ja) | メモリキャンセルメッセージを用いたシステムメモリ帯域幅の節約およびキャッシュコヒーレンシ維持 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100409 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100416 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |