JP2002529807A - インテリジェント・パワー・マネジメントを提供するための方法および装置 - Google Patents

インテリジェント・パワー・マネジメントを提供するための方法および装置

Info

Publication number
JP2002529807A
JP2002529807A JP2000580071A JP2000580071A JP2002529807A JP 2002529807 A JP2002529807 A JP 2002529807A JP 2000580071 A JP2000580071 A JP 2000580071A JP 2000580071 A JP2000580071 A JP 2000580071A JP 2002529807 A JP2002529807 A JP 2002529807A
Authority
JP
Japan
Prior art keywords
circuit
access time
system access
predetermined value
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000580071A
Other languages
English (en)
Other versions
JP2002529807A5 (ja
Inventor
バービー,ロナルド
Original Assignee
フィーニックス テクノロジーズ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22681981&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2002529807(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by フィーニックス テクノロジーズ リミテッド filed Critical フィーニックス テクノロジーズ リミテッド
Publication of JP2002529807A publication Critical patent/JP2002529807A/ja
Publication of JP2002529807A5 publication Critical patent/JP2002529807A5/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 本発明は、プロセッサ・ベース・システムで回路にパワー・マネジメント装置を提供するための装置および方法である。装置には、プロセッサ・ベース・システムを処理する命令シーケンスを格納するためのメモリと、メモリに結合されたプロセッサとが含まれる。格納された命令シーケンスは、プロセッサに(a)回路のシステム・アクセス時間を決定させ、(b)システム・アクセス時間が第1の所定の値より短いかどうかを判定させ、短い場合は、回路がアクティブである間の回路のアクセス可能期間を増やすものである。様々な実施形態について説明する。

Description

【発明の詳細な説明】
【0001】 (発明の背景) 1.発明の分野 本発明は、一般にプロセッサ・ベース・システムに関し、より具体的には、プ
ロセッサ・ベース・システムにインテリジェント・パワー・マネジメントを提供
するための装置および方法に関する。
【0002】 2.関連技術の説明 パワー・マネジメントとは、システムの電力を節約し、消費電力を削減するた
めに、プロセッサ・ベース・システムで実施される。典型的にパワー・マネジメ
ントは、ある期間無使用または無活動状態であることを検出すると、システム内
にある1つまたは複数の回路の電源を切断することで実施される。この無使用ま
たは無活動期間が典型的には「タイムアウト」期間と呼ばれ、通常は固定されて
いる。ユーザは典型的には、特定アプリケーションのセットアップ・モードに入
り、そのアプリケーションのタイムアウト値を選択または入力しなければならな
い。タイムアウト値の選択は、バッテリの推定寿命に対する、ユーザのシステム
性能に関する知覚にも基づいているため、最適化することができない。
【0003】 したがって、プロセッサ・ベース・システムでいくつかのアプリケーションに
パワー・マネジメントを提供するための装置および方法に関する技術では、シス
テム性能を最適化しながらシステムの省電力を容易にする必要がある。
【0004】 (発明の概要) 本発明は、プロセッサ・ベース・システムで回路にパワー・マネジメント装置
を提供するための装置および方法である。装置には、プロセッサ・ベース・シス
テムを処理する命令シーケンスを格納するためのメモリと、メモリに結合された
プロセッサとが含まれる。格納された命令シーケンスは、プロセッサに(a)回
路のシステム・アクセス時間を決定させ、(b)システム・アクセス時間が第1
の所定の値より短いかどうかを判定させ、短い場合は、回路がアクティブである
間の回路のアクセシビリティ期間を増やすものである。様々な実施形態について
説明する。
【0005】 (好ましい発明の詳細な説明) 動作原理 本発明は、デバイスに対するシステム・レベルの要求に基づいてデバイスの電
源をオフにするまでの時間間隔を変更するための、装置および方法である。図1
は、デバイスの電力状態プロファイルの一実施形態を示す図である。図に示すよ
うに、デバイスは使用中期間から無活動期間、電源オフ期間へと移行し、次いで
使用中期間に戻る。
【0006】 図1では、以下の参照表示が使用される。 Tは、デバイスの電源がオフになる時間から、再度アクセスされるまでの時間
間隔を表す。 T[t0]は、デバイスの電源がオフになるまでの無活動タイムアウト期間を
表し、この値は、本発明のインテリジェント・パワー・マネジメント・スキーム
の結果に応じて変化する。 T[delta]は、デバイスがオフになっている間の合計時間を表し、デバ
イスの無活動期間が終了してからシステムがデバイスにアクセスする時間までの
間に発生する。 T[delta_inc]は、パワー・マネジメントされた各デバイスに対応
する格納済みの時間間隔を表し、デバイスのタイムアウト期間T[t0]を増や
すべきかどうかを決定するのに使用される。一実施形態では、T[delta_
inc]は1/3{T[delta]}にほぼ等しい。 T[delta_dec}は、パワー・マネジメントされた各デバイスに対応
する格納済みの時間間隔を表し、デバイスのタイムアウト期間T[t0]を減ら
すべきかどうかを決定するのに使用される。一実施形態では、T[delta_
dec]はT[delta]+1/3{T[delta]}にほぼ等しい。
【0007】 以下のセクションで使用される他の参照表示には、 初期の無活動タイムアウト値であるT[it0]と、 「タイムアウト」変更の現在のモードを示すフラグDIRと、 タイムアウト値T[t0]に対する増加量または減少量を制御するのに使用さ
れる整数INDEXとが含まれる。
【0008】 一般に、本発明のインテリジェント・パワー・マネジメント技法は、パワー・
マネジメントされたデバイスのシステム・アクセスが発生するのが早すぎるか遅
すぎるか、あるいはシステム・アクセスが所定のタイムアウト無活動値に関して
ほぼ正確であるかどうかを判定する。タイムアウト無活動値は、パワー・マネジ
メントされたデバイスが無活動である、所定の時間間隔に対応する。タイムアウ
ト無活動期間の終わりに達すると、パワー・マネジメントされたデバイスの電源
がオフになる。
【0009】 システム・アクセスが第1の所定のタイムアウト値よりも早く発生すると、デ
バイスのタイムアウト無活動期間T[t0]が増やされる。システム・アクセス
が第2の所定のタイムアウト値よりも遅く発生すると、T[t0]が減らされる
。タイムアウト無活動値に関して許容範囲内にアクセスが発生すると、すなわち
T[t0]が第1の所定の値と第2の所定の値との間に発生すると、変更は実施
されない。一実施形態では、T[t0]の所定数の増加または減少を加速または
減速させるために、T[t0]を所定の割合で増加または減少させることができ
る。
【0010】 さらに、T[t0]が制限なく永続的に増加してシステムの応答性を悪化させ
ることがないように、境界条件がセットアップされる。T[t0]が無制限の増
加の対象とならないように、最高限界値T[to_max]が課されるが、ここ
でT[to_max]=K*T[to_max]である。一実施形態では、K=
16である。代替実施形態では、Kはユーザが選択した任意の数にすることがで
きる。
【0011】 実施 本実施形態について、プロセッサ・システム10を参照しながら説明する。図
2は、本発明のプロセスを実施する例示的プロセッサ・システム10を示す図で
ある。プロセッサ・システム10は、CPU 12およびメモリ・モジュール1
4を含む。メモリ・モジュール14は、ランダム・アクセス・メモリ(RAM)
14aおよび読取り専用メモリ(ROM)14bを含む。一実施形態では、メモ
リ・モジュール14がメイン・メモリまたはダイナミック・ランダム・アクセス
・メモリ(DRAM)も含む。CPU 12およびメモリ・モジュール14は、
システム・バス16に結合される。プロセッサ・システム10は、I/Oバス2
0に沿って結合された様々なI/Oおよび周辺モジュール(MISC I/O
#1、#2、...#N)を含むことも可能であり、このI/Oバスがバス・ブ
リッジ22を介してシステム・バス20に結合される。周辺モジュールの例には
、コンソール、プリンタ、およびマウスが含まれる。
【0012】 本発明について、プロセッシング・システム10にインストールされたオペレ
ーティング・システムも参照しながら説明する。図3は、本発明の装置および方
法を利用するプロセッシング・システム10のアーキテクチャを示す、全機能構
成図である。プロセッシング・システム10は、ユーザ・アプリケーション40
をサポートするオペレーティング・システム30、基本入出力システム(「BI
OS」)50、およびシステム・ハードウェア60を備える。ユーザ・アプリケ
ーション40は、インテリジェント・パワー・マネジメント(IPM)アプリケ
ーション42およびクライアント・アプリケーション44を含む。BIOS 5
0は、コンソール(キーボードおよびディスプレイ)、汎用プリンタ、補助デバ
イス(シリアル・ポート)、コンピュータのクロック、およびブート・ディスク
・デバイスなど、ハードウェア・デバイス用のドライバまたはソフトウェア・イ
ンターフェースの集合体である。BIOS 50は、一般に、プログラム可能読
取り専用メモリ(PROM)に組み込まれる。オペレーティング・システムは、
一般に、オペレーティング・システムのブート後、実行中にはBIOS 50を
使用しない。オペレーティング・システム30内のカーネル・レベル・ドライバ
は、システム・ハードウェア60と直接インターフェースすることができる。
【0013】 オペレーティング・システム30は、IPMアプリケーション42とインター
フェースするアプリケーション・プログラム・インターフェース(API)70
と、IPMアプリケーション42からの要求に基づいてオペレーティング・シス
テム30にインストールされる資源を割り振る、コンフィグレーション・マネー
ジャ74とを含む。さらにオペレーティング・システム30は、(クライアント
・アプリケーション44の場合のように直接、またはAPI 70およびコンフ
ィグレーション・マネージャ72を介して)ユーザ・アプリケーション40とイ
ンターフェースするクラス・ドライバ74、およびI/Oマネージャ76を含む
。I/Oマネージャ76は(クラス・ドライバ74を介してなされた)I/O要
求を、カーネル78内に配置された様々なドライバ・ルーチンへの適切に並べら
れた呼出しに変換する。具体的に言えば、I/Oマネージャ42は、I/O要求
を受け取ると、カーネル78内に配置されたドライバ内にあるいくつかのディス
パッチ・ルーチンの1つを呼び出すために、その要求の機能コードを使用する。
カーネル78は、ソフトウェア割込みによってアクセスされる、システム機能と
呼ばれるハードウェア非依存型機能を提供する。カーネル78によって提供され
る機能には、ファイルおよびディレクトリの管理、メモリ管理、キャラクタ・デ
バイス入出力、ならびに時間およびデータのサポートなどが含まれる。一実施形
態では、オペレーティング・システムはWindows NT(登録商標)オペ レーティング・システムである。代替実施形態では、オペレーティング・システ ム30には、SolarisまたはAIXオペレーティング・システム、あるい は要求時ページングされた仮想メモリ・サブシステム(demand-paged virtual me mory subsystems)に基づいた他のオペレーティング・システムが含まれる。
【0014】 本発明は、カーネル74内に配置された1つまたは複数のフィルタ・デバイス
・ドライバ80を使用することによって、MISC I/O #1、...、M
ISC I/O #N(図2)などのI/OデバイスのI/O活動を監視する、
IPMアプリケーション42を提供する。フィルタ・デバイス・ドライバ80に
よって提供される情報に基づいて、IPMアプリケーション42は、システム1
0にインストールされたパワー・マネジメントされたデバイスにとって、および
/または、本発明の知識ベースの技法を使用するシステム10にとって、最も好
適な電力状態を識別する。次いでシステム・ハードウェア60の電力状態を、効
率良く制御および管理することができる。一実施形態では、IPMアプリケーシ
ョン42が、カーネル78内に配置された物理デバイス・ドライバ82への必要
なポインタを提供するコンフィグレーション・マネージャ72を使用して、シス
テム・ハードウェアの電力状態を制御する。物理デバイス・ドライバ82は、シ
ステム・ハードウェア60を直接制御するか、またはBIOS 50のBIOS
インターフェース52ならびに物理メモリおよびI/O回路54を介してシステ
ム・ハードウェア60とインターフェースするかの、どちらでも可能である。
【0015】 好ましい一実施形態では、IPMアプリケーション42およびフィルタ・デバ
イス・ドライバ78は、C言語で作成されたソース・コードを含む。IPMアプ
リケーション42およびフィルタ・デバイス・ドライバ78の機能を実施する際
に、他のアセンブリ言語が利用できることを理解されよう。BIOSのデータお
よびアドレスは、典型的には物理メモリ50内(典型的にはRAM 14a内、
図1を参照)に配置され、物理デバイス・ドライバ82によってアクセスされる
【0016】 図4は、本発明のIPM技法を実施する全般的なプロセスの一実施形態を示す
、トップレベルの流れ図である。一実施形態では、IPM環境の初期化後、シス
テム・プロセスが所定の間隔で、たとえば10秒ごとに実行するように構成され
る。この間隔は、パワー・マネジメントされたデバイスの監視および制御の細分
性と、IPMプロセスの電力消費を最小限にすることとの間のトレードオフ(tra
de-off)として確立されたものである。所定の間隔は、システム要件およびユー
ザ基本設定に応じて増減することができる。
【0017】 (一般にプロセス・ブロック106〜108で表される)IPMプロセスを実
施する本発明のシステム・プロセス100は、開始状態からプロセス・ブロック
102へ進み、ここでIPM環境が初期設定される。具体的に言えば、システム
・プロセス100の使用に必要なタイマまたは変数などの様々な回路が初期設定
される。次いでプロセス100はプロセス・ブロック104に進み、ここでフィ
ルタ・デバイス・ドライバ80(図3を参照)からのI/Oアクセスが読み取ら
れる。次いでI/Oアクセスは、プロセス・ブロック106に示されるように、
1つまたは複数のパワー・マネジメントされたデバイスの電力状態を識別し制御
するために、プロセス100によって適用される。その後プロセス100は、プ
ロセス・ブロック108に示されるように、パワー・マネジメントされたデバイ
スおよび/またはシステム10を制御するための、1つまたは複数の電力状態要
求を出力する。一実施形態では、このような要求はコンフィグレーション・マネ
ージャ72(図3)によって処理される。
【0018】 次いでプロセス100は判断ブロック110に進み、ここでシステムが依然と
してアクティブであるかどうかを判定する。アクティブでない場合、プロセス1
00は終了する(プロセス・ブロック112)。そうでなければ、IPMプロセ
ス100は所定の時間間隔の間中断される。一実施形態では、IPMプロセス1
00は10秒間中断される。具体的に言えば、タイマが所定の時間間隔に設定さ
れる。プロセス100は、判断ブロック118に示されるように、所定の期間が
経過したかどうかを判定する。経過していない場合、プロセス100はタイマ・
イベントの監視を続行する。そうでなければ、プロセス・ブロック120に進み
、オペレーティング・システムはIPMプロセスを実行状態に配置して、プロセ
ス・ブロック104に戻る。
【0019】 図5は、本発明のIPMプロセスの一実施形態を示す流れ図である。一実施形
態では、図5のIPMプロセスは、ハード・ディスク・ドライブ、CD ROM
、およびモデムなどI/Oデバイスのデバイス管理用に実施することができる。
IPMプロセス200は開始状態から始まり、プロセス・ブロック202へ進ん
で、マネジメントされたデバイスのシステム・アクセス時間Tが第1の所定の値
T(Inc)よりも短いかどうかを判定する。短い場合、プロセス200は判断
ブロック204に進み、タイムアウト無活動変更の現在のモードを示すフラグで
あるDIR FLAGが、T[t0]を増やさなければならないことを示すよう
に設定されているかどうかを判定する。そのように設定されていない場合、プロ
セスはプロセス・ブロック206に進み、DIR FLAGは、マネジメントさ
れたデバイスのタイムアウト無活動期間であるT[t0]を増やさなければなら
ないことを示す、INCに設定される。さらに、T[t0]の変化率INDEX
が1に設定される。次いでプロセス200が終了する。
【0020】 プロセス・ブロック204で、プロセス200が、タイムアウト無活動変更の
現在のモードを示すフラグであるDIR FLAGが、T[t0]を増やさなけ
ればならないことを示すように設定されていると判定した場合、プロセスは判断
ブロック208に進み、T[t0]の増加する割合が最大値であるかどうかを判
定する。最大値でない場合、プロセス200はシステム・プロセス100の流れ
に戻る。そうでなければ、プロセスはブロック210に進み、INDEX=A*
INDEXを設定することで、T[t0]の変化率INDEXを増加させる。こ
こでAは所定の数であり、一実施形態ではA=2である。次いでプロセスはプロ
セス・ブロック212に進み、INDEX=INDEX*T[ito]を設定す
ることで、タイムアウト無活動期間T[t0]が増加されるが、ここでT[it
o]は初期のタイムアウト無活動値である。次いでプロセス200はメイン・プ
ロセス100の流れに戻る。
【0021】 判断ブロック202で、プロセスが、システム・アクセス時間Tが第1の所定
の値T(Inc)よりも短くないと判定した場合、プロセス200は図5Bのプ
ロセス・ブロック214に進み、システム・アクセス時間が第2の所定の期間T
(Dec)より長いかどうかを判定する。長い場合、プロセスは判断ブロック2
16に進み、DIR FLAGが、T[t0]を減らさなければならないことを
示すように設定されているかどうかを判定する。そのように設定されている場合
、プロセスはプロセス・ブロック218に進み、T[t0]を減らさなければな
らないことを示すように、DIR FLAGを設定する。一実施形態では、DI
R FLAGは、T[t0]を増やさなければならないことを示す、値「2」に
設定される。次いでプロセス200は、メイン・プロセス100の流れに戻る。
判断ブロック216でプロセスが、DIR FLAGがT[to}を減らさなけ
ればならないことを示すように設定されていると判定した場合、判断ブロック2
20に進み、T[to}が初期タイムアウト無活動値であるT[ito]に等し
いかどうかを照会する。等しい場合、プロセス200はメイン・プロセス100
の流れに戻る。そうでない場合は、プロセス・ブロック224に進み、INDE
X=B*INDEXを設定することで変化率INDEXを増やす。ここでBは定
数であり、一実施形態では、B=2である。次いでプロセス200はプロセス・
ブロック226に進み、T[t0]=T[t0]−(INDEX*T[ito]
)を設定することで、タイムアウト無活動期間T[t0]を減らす。次いでプロ
セス200はメイン・プロセス100の流れに戻る。
【0022】 判断ブロック214で、プロセス200が、Tが第2の所定の値T(Dec)
よりも大きくないと判定した場合、プロセス200は図5Cの判断ブロック22
8に進み、Tが許容範囲内であるかどうかを照会する。一実施形態では、プロセ
スはT(Inc)<T<(Dec)であるかどうかを照会する。その範囲内であ
れば、プロセスはプロセス・ブロック230に進み、DIR FLAGが、T[
t0]を変更するべきではないことを示すように設定されているかどうかを判定
する。この判定においてそのように設定されていない場合、プロセス200はプ
ロセス・ブロック232に進み、DIR FLAGを、T[t0]を変更するべ
きではないと設定する。一実施形態では、DIR FLAGが、T[t0]を変
更するべきではないことを示す値「0」に設定される。次いでプロセス200は
、メイン・プロセス100の流れに戻る。判断ブロック230で、プロセス20
0が、DIR FLAGがT[t0]を減らすべきであることを示すように設定
されていると判定した場合、メイン・プロセス100の流れに戻る。さらに、判
断ブロック228で、プロセスが、Tが所定の許容範囲内にない、すなわち、T
がT(Inc)よりも大きくなく、T(Dec)よりも小さくないと判定した場
合、プロセスはメイン・プロセス100の流れに戻る。
【0023】 図6は、本発明のIPMプロセスの第2の実施形態を示す流れ図である。一実
施形態では、IPMプロセス300を、ビデオ回路などの表示デバイスのマネジ
メント用に実施することができる。IPMプロセス300は開始状態から始まっ
て判断ブロック302に進み、ここでプロセス300は、デバイスのタイムアウ
ト無活動期間T[t0]が、所定の無活動期間T[inactive_time
]よりも長いかどうかを判定する。一実施形態では、T[inactive_t
ime]は、キーボードまたはマウスなどのポインティング・デバイスなど、I
/Oデバイスの無活動期間である。他の実施形態では、T[inactive_
time]が10秒である。長い場合、プロセス300はプロセス・ブロック3
04に進み、デバイスの電源をオフにする。次いでプロセス300はプロセス・
ブロック306に進み、15秒などの所定の時間内で動作する、デバイスの対話
タイマを開始する。次いでプロセス300は、判断ブロック310に示されるよ
うに、マネジメントされたデバイスが、デバイス対話タイマ期間中にアクセスさ
れたかどうかを照会する。アクセスされた場合、プロセス300はプロセス・ブ
ロック312に進み、マネジメントされたデバイスを活動化する。プロセス30
0はT[inactive_time]=C*T[inactive_time
]の設定にも進むが、ここでCは所定の数である。一実施形態では、C=4であ
る。次いでプロセス300は、メイン・プロセス100の流れに戻る。判断ブロ
ック310で、プロセスが、デバイス対話タイマ期間中にデバイスがアクセスさ
れなかったと判定した場合、プロセス300はプロセス・ブロック316に進み
、対話タイマがリセットされる。次いでプロセスは、判断ブロック302に戻る
。判断ブロック302で、プロセス300が、T[t0]がT[inactiv
e_time]よりも大きくないと判定した場合、プロセス300はメイン・プ
ロセス100の流れに戻る。
【0024】 図7は、本発明のIPMプロセスの第3の実施形態を示す流れ図である。一実
施形態では、IPMプロセス400を、処理ユニットまたはCPUなどの処理回
路に使用することができる。プロセス400は開始状態から始まり、プロセス・
ブロック402に進んで、マネジメントされたデバイスのプロファイルIDを読
み取る。プロファイルIDは、マネジメントされたデバイスの動作モードを提供
する。次いでプロセス400は判断ブロック404に進み、デバイスのプロファ
イルIDが、デバイスがワード・プロセッシングまたはプレゼンテーションサー
ビスを提供していることを示しているかどうかを照会する。提供している場合、
プロセスはデバイス・クロックを最小に設定するが、これはマネジメントされた
デバイスの最高動作速度の、わずか何分の一である。一例では、「最小」とは、
マネジメントされたデバイスの最高動作速度の25%である。次いでプロセス4
00は、メイン・プロセス100の流れに戻る。
【0025】 判断ブロック404で、プロセスが、マネジメントされたデバイスのプロファ
イルIDが、ワード・プロセッシングでもプレゼンテーションサービスでもない
と判定した場合、判断ブロック408に進み、デバイスのプロファイルIDがス
プレッドシート・サービスの提供に関連しているかどうかを判定する。関連して
いる場合、プロセス400はプロセス・ブロック41に示すようにデバイス・ク
ロックを最大に設定するが、これはマネジメントされたデバイスの最高動作速度
の所定の割合である。一実施形態では、「最大」とは、マネジメントされたデバ
イスの最高動作速度の100%である。次いでプロセス400は、メイン・プロ
セス100の流れに戻る。
【0026】 判断ブロック408でプロセス400が、プロファイルIDが、デバイスがス
プレッドシート・サービスを提供していることを示さないと判断した場合、判断
ブロック412に進み、所定の期間内にキーボード、マウス、またはディスク・
ドライブなどのI/Oデバイスから何らかの活動があるかどうかを判定する。一
実施形態では、所定の期間は1分である。活動がない場合、プロセス400はプ
ロセス・ブロック414に進み、デバイス・クロックを最小に設定する。プロセ
スはメイン・プロセスの流れに戻る。判断ブロック412でプロセス400が、
所定の期間内にI/Oデバイスからの活動があると判定した場合、プロセス40
0はプロセス・ブロック416に進み、デバイス・クロックをdevice_c
lock=D*device_clockに設定するが、ここでDは所定の数で
ある。次いでプロセス400はメイン・プロセス100の流れに戻る。
【0027】 図8は、本発明のIPMプロセスの第4の実施形態を示す流れ図である。一実
施形態では、IPMプロセス500は、フロッピー(登録商標)・ディスクなど のI/Oデバイスの管理を実施することができる。プロセス500は開始状態か ら始まり、プロセス・ブロック502に進んで、T[t0]が4秒などの所定の 量よりも長いかどうかを判定する。長い場合、デバイスの電源はオフになる。次 いでプロセス500は、メイン・プロセス100の流れに戻る。T[t0]が所 定の量よりも短い場合、プロセス500はメイン・プロセス100の流れに直接 戻る。
【0028】 本発明は、プロセッサ・ベース・システムにおいて、いくつかのアプリケーシ
ョンにパワー・マネジメントを提供するための装置および方法を提供するもので
あり、システム性能を最適化しながらシステムの省電力を容易にする。
【0029】 以上本発明について、一定の好ましい実施形態に関して述べてきたが、当分野
の通常の技術者であれば、他の実施形態も本発明の範囲内にあることが明らかで
あろう。たとえば、前述のプロセス100、200、300、400、および5
00は例示的なものであって、限定的なものではない。さらに、IPMプロセス
200、300、400、および500は、別々に実施しても組み合わせて実施
してもよい。したがって、本発明の範囲は、特許請求の範囲によってのみ定義す
るように意図されている。
【図面の簡単な説明】
【図1】 デバイスの電力状態プロファイルの一実施形態を示す図である。
【図2】 本発明の装置および方法が使用される例示的プロセッサ・システムを示すシス
テム構成図である。
【図3】 本発明の装置および方法を利用するオペレーティング・システムのアーキテク
チャを示す、全機能構成図である。
【図4】 本発明のインテリジェント・パワー・マネジメント(IPM)技法を実施する
、全般的なプロセスの一実施形態を示すトップレベルの流れ図である。
【図5A】 本発明のIPMプロセスの一実施形態を示す流れ図である。
【図5B】 本発明のIPMプロセスの一実施形態を示す流れ図である。
【図5C】 本発明のIPMプロセスの一実施形態を示す流れ図である。
【図6】 本発明のIPMプロセスの第2の実施形態を示す流れ図である。
【図7】 本発明のIPMプロセスの第3の実施形態を示す流れ図である。
【図8】 本発明のIPMプロセスの第4の実施形態を示す流れ図である。

Claims (42)

    【特許請求の範囲】
  1. 【請求項1】 プロセッサ・ベース・システムの回路用のパワー・マネジメ
    ント装置であって、 プロセッサ・ベース・システムを処理するのに使用する命令シーケンスを格納
    するためのメモリと、 メモリに結合されたプロセッサとを含み、格納された命令シーケンスが、プロ
    セッサに(a)回路のシステム・アクセス時間を決定させ、(b)システム・ア
    クセス時間が第1の所定の値より短いかどうかを判定させ、短い場合は、回路が
    アクティブである間の回路のアクセシビリティ期間を増やすパワー・マネジメン
    ト装置。
  2. 【請求項2】 格納された命令シーケンスがさらにプロセッサに、(c)シ
    ステム・アクセス時間が第2の所定の値より長いかどうかを判定させ、長い場合
    は、回路のアクセシビリティ期間を減らす、請求項1に記載の装置。
  3. 【請求項3】 格納された命令シーケンスがさらにプロセッサに、(d)シ
    ステム・アクセス時間が第1の所定の値と第2の所定の値の間にあるかどうかを
    判定させ、間にある場合は、回路のアクセシビリティ期間を変更するべきではな
    いことを示すフラグを設定する、請求項1に記載の装置。
  4. 【請求項4】 (a)が、 (a.1)回路のシステム・アクセス時間を判定するために回路を監視するこ
    とと、 (a.2)回路のシステム・アクセス時間をプロセッサに提供することを含む
    、請求項1に記載の装置。
  5. 【請求項5】 (b)が、 (b.1)システム・アクセス時間が第1の所定の値よりも短いかどうかを判
    定することと、 (b.2)短い場合は、所定の割合で回路のアクセシビリティ期間を増やすこ
    とを含む、請求項1に記載の装置。
  6. 【請求項6】 (c)が、 (c.1)システム・アクセス時間が、第2の所定の値よりも長いかどうかを
    判定することと、 (c.2)長い場合は、所定の割合で回路のアクセシビリティ期間を減らすこ
    とを含む、請求項2に記載の装置。
  7. 【請求項7】 プロセッサ・ベース・システムの回路用のパワー・マネジメ
    ント装置であって、 プロセッサ・ベース・システムを処理するのに使用する命令シーケンスを格納
    するためのメモリと、 メモリに結合されたプロセッサとを含み、格納された命令シーケンスが、プロ
    セッサに(a)回路のシステム・アクセス時間を決定させ、(b)システム・ア
    クセス時間が第1の所定の値より長いかどうかを判定させ、長い場合は、回路が
    アクティブである間の回路のアクセシビリティ期間を減らすパワー・マネジメン
    ト装置。
  8. 【請求項8】 格納された命令シーケンスがさらにプロセッサに、(c)シ
    ステム・アクセス時間が第2の所定の値より短いかどうかを判定させ、短い場合
    は、回路のアクセシビリティ期間を増やす、請求項7に記載の装置。
  9. 【請求項9】 (b)が、 (b.1)システム・アクセス時間が第1の所定の値よりも長いかどうかを判
    定することと、 (b.2)長い場合は、所定の割合で回路のアクセシビリティ期間を減らすこ
    とを含む、請求項7に記載の装置。
  10. 【請求項10】 (c)が、 (c.1)システム・アクセス時間が、第2の所定の値よりも短いかどうかを
    判定することと、 (c.2)短い場合は、所定の割合で回路のアクセシビリティ期間を増やすこ
    とを含む、請求項8に記載の装置。
  11. 【請求項11】 プロセッサ・ベース・システムの回路用のパワー・マネジ
    メント装置であって、 プロセッサ・ベース・システムを処理するのに使用する命令シーケンスを格納
    するためのメモリと、 メモリに結合されたプロセッサとを含み、格納された命令シーケンスが、プロ
    セッサに(a)回路のアクセシビリティ期間が第1の所定の値より長いかどうか
    を判定させ、長い場合は、回路への電源を終了させて、(b)回路が所定の時間
    間隔内にアクセスされているかどうかを判定させ、その時間間隔内にアクセスさ
    れている場合は回路を動作するパワー・マネジメント装置。
  12. 【請求項12】 さらに命令シーケンスがプロセッサに、(c)第1の所定
    の値を第2の所定の値だけ増加させる、請求項11に記載の装置。
  13. 【請求項13】 プロセッサ・ベース・システムの回路用のパワー・マネジ
    メント装置であって、 プロセッサ・ベース・システムを処理するのに使用する命令シーケンスを格納
    するためのメモリと、 メモリに結合されたプロセッサとを含み、格納された命令シーケンスが、プロ
    セッサに(a)回路の動作モードを決定させ、(b)回路の動作モードに基づい
    て第1の所定のレベルで回路を動作させるパワー・マネジメント装置。
  14. 【請求項14】 格納された命令シーケンスがさらにプロセッサに、(c)
    所定の期間内に、回路に結合された入/出力デバイスからの所定の活動レベルが
    存在するかどうかを判定させ、存在する場合は、活動レベルに基づいて第2の所
    定のレベルで回路を動作させ、そうでない場合は、第3の所定のレベルで回路を
    動作させる、請求項13に記載の装置。
  15. 【請求項15】 プロセッサ・ベース・システムで回路にパワー・マネジメ
    ントを提供するための方法であって、 回路のシステム・アクセス時間を決定することと、 システム・アクセス時間が第1の所定の値よりも短いかどうかを判定し、短い
    場合は、回路がアクティブである間の回路のアクセシビリティ期間を増やすこと
    を含む方法。
  16. 【請求項16】 システム・アクセス時間が第2の所定の値よりも長いかど
    うかを判定し、長い場合は、回路のアクセシビリティ期間を減らすことをさらに
    含む、請求項15に記載の方法。
  17. 【請求項17】 システム・アクセス時間が第1の所定の値と第2の所定の
    値の間に有るかどうかを判定し、間にある場合は、回路のアクセシビリティ期間
    を変更すべきでないことを示すフラグを設定することをさらに含む、請求項16
    に記載の方法。
  18. 【請求項18】 (a)が、 (a.1)回路のシステム・アクセス時間を判定するために回路を監視するこ
    とと、 (a.2)回路のシステム・アクセス時間をプロセッサに提供することを含む
    、請求項15に記載の方法。
  19. 【請求項19】 (b)が、 (b.1)システム・アクセス時間が第1の所定の値よりも短いかどうかを判
    定することと、 (b.2)短い場合は、所定の割合で回路のアクセシビリティ期間を増やすこ
    とを含む、請求項15に記載の方法。
  20. 【請求項20】 (c)が、 (c.1)システム・アクセス時間が、第2の所定の値よりも長いかどうかを
    判定することと、 (c.2)長い場合は、所定の割合で回路のアクセシビリティ期間を減らすこ
    とを含む、請求項16に記載の方法。
  21. 【請求項21】 プロセッサ・ベース・システムで回路にパワー・マネジメ
    ントを提供するための方法であって、 (a)回路のシステム・アクセス時間を決定することと、 (b)システム・アクセス時間が第1の所定の値よりも長いかどうかを判定し
    、長い場合は、回路がアクティブである間の回路のアクセシビリティ期間を減ら
    すことを含む方法。
  22. 【請求項22】 (c)システム・アクセス時間が第2の所定の値よりも短
    いかどうかを判定し、短い場合は、回路のアクセシビリティ期間を増やすことを
    さらに含む、請求項21に記載の方法。
  23. 【請求項23】 (b)が、 (b.1)システム・アクセス時間が第1の所定の値よりも長いかどうかを判
    定することと、 (b.2)長い場合は、所定の割合で回路のアクセシビリティ期間を減らすこ
    とを含む、請求項21に記載の方法。
  24. 【請求項24】 (c)が、 (c.1)システム・アクセス時間が、第2の所定の値よりも短いかどうかを
    判定することと、 (c.2)短い場合は、所定の割合で回路のアクセシビリティ期間を増やすこ
    とを含む、請求項22に記載の方法。
  25. 【請求項25】 プロセッサ・ベース・システムで回路にパワー・マネージ
    メントを提供するための方法であって、 (a)回路のアクセシビリティ期間が第1の所定の値より長いかどうかを判定
    し、長い場合は、回路への電源を終了させることと、 (b)回路が所定の時間間隔内にアクセスされているかどうかを判定させ、時間
    間隔内にアクセスされている場合は回路を起動することを含む方法。
  26. 【請求項26】 (c)第1の所定の値を第2の所定の値だけ増加させるこ
    とをさらに含む、請求項25に記載の方法。
  27. 【請求項27】 プロセッサ・ベース・システムで回路にパワー・マネージ
    メントを提供するための方法であって、 (a)回路の動作モードを決定させることと、 (b)回路の動作モードに基づいて第1の所定のレベルで回路を動作させるこ
    とを含む方法。
  28. 【請求項28】 (c)所定の期間内に、回路に結合された入/出力デバイ
    スからの所定の活動レベルが存在するかどうかを判定し、存在する場合は、活動
    レベルに基づいて第2の所定のレベルで回路を動作させ、そうでない場合は、第
    3の所定のレベルで回路を動作させることをさらに含む、請求項27に記載の方
    法。
  29. 【請求項29】 コンピュータ読取り可能装置であって、 プロセッサによって実行された場合、前記プロセッサに、 (a)回路のシステム・アクセス時間を決定させ、 (b)システム・アクセス時間が第1の所定の値より短いかどうかを判定させ
    て、短い場合は、回路がアクティブである間の回路のアクセシビリティ期間を増
    やす、命令シーケンスを格納するコンピュータ読取り可能媒体を含むコンピュー
    タ読取り可能装置。
  30. 【請求項30】 命令シーケンスがさらにプロセッサに、システム・アクセ
    ス時間が第2の所定の値より長いかどうかを判定させ、長い場合は回路のアクセ
    シビリティ期間を減らす、請求項29に記載のコンピュータ読取り可能媒体。
  31. 【請求項31】 命令シーケンスがさらにプロセッサに、システム・アクセ
    ス時間が第1の所定の値と第2の所定の値の間にあるかどうかを判定させ、間に
    ある場合は、回路のアクセシビリティ期間を変更するべきではないことを示すフ
    ラグを設定する、請求項30に記載のコンピュータ読取り可能媒体。
  32. 【請求項32】 (a)が、 (a.1)回路のシステム・アクセス時間を判定するために回路を監視するこ
    とと、 (a.2)回路のシステム・アクセス時間をプロセッサに提供することを含む
    、請求項28に記載のコンピュータ読取り可能媒体。
  33. 【請求項33】 (b)が、 (b.1)システム・アクセス時間が第1の所定の値よりも短いかどうかを判
    定することと、 (b.2)短い場合は、所定の割合で回路のアクセシビリティ期間を増やすこ
    とを含む、請求項29に記載のコンピュータ読取り可能媒体。
  34. 【請求項34】 (c)が、 (c.1)システム・アクセス時間が、第2の所定の値よりも長いかどうかを
    判定することと、 (c.2)長い場合は、所定の割合で回路のアクセシビリティ期間を減らすこ
    とを含む、請求項30に記載のコンピュータ読取り可能媒体。
  35. 【請求項35】 コンピュータ読取り可能装置であって、 プロセッサによって実行された場合、前記プロセッサに、 (a)回路のシステム・アクセス時間を決定させ、 (b)システム・アクセス時間が第1の所定の値より長いかどうかを判定させ
    て、長い場合は、回路がアクティブである間の回路のアクセシビリティ期間を減
    らす、命令シーケンスを格納するコンピュータ読取り可能媒体を含む、コンピュ
    ータ読取り可能装置。
  36. 【請求項36】 格納された命令シーケンスがさらにプロセッサに、(c)
    システム・アクセス時間が第2の所定の値より短いかどうかを判定させ、短い場
    合は、回路のアクセシビリティ期間を増やす、請求項35に記載のコンピュータ
    読取り可能装置。
  37. 【請求項37】 (b)が、 (b.1)システム・アクセス時間が第1の所定の値よりも長いかどうかを判
    定することと、 (b.2)長い場合は、所定の割合で回路のアクセシビリティ期間を減らすこ
    とを含む、請求項36に記載のコンピュータ読取り可能装置。
  38. 【請求項38】 (c)が、 (c.1)システム・アクセス時間が、第2の所定の値よりも短いかどうかを
    判定することと、 (c.2)短い場合は、所定の割合で回路のアクセシビリティ期間を増やすこ
    とを含む、請求項37に記載のコンピュータ読取り可能装置。
  39. 【請求項39】 コンピュータ読取り可能装置であって、 プロセッサによって実行された場合、前記プロセッサに、(a)回路のシステ
    ム・アクセシビリティ期間が、第1の所定の値よりも長いかどうかを判定させ、
    長い場合は、回路の電源に回路のシステム・アクセス時間を終了させて、(b)
    回路が所定の時間間隔内にアクセスされているかどうかを判定させ、時間間隔内
    にアクセスされている場合は回路を起動する、命令シーケンスを格納するコンピ
    ュータ読取り可能媒体を含む、コンピュータ読取り可能装置。
  40. 【請求項40】 命令シーケンスがさらにプロセッサに、(c)第1の所定
    の値を第2の所定の値だけ増加させる、請求項39に記載のコンピュータ読取り
    可能装置。
  41. 【請求項41】 コンピュータ読取り可能装置であって、 プロセッサによって実行された場合、前記プロセッサに、(a)回路の動作モ
    ードを決定させ、(b)回路の動作モードに基づいて第1の所定のレベルで回路
    を動作させる、命令シーケンスを格納するコンピュータ読取り可能媒体を含む、
    コンピュータ読取り可能装置。
  42. 【請求項42】 格納された命令シーケンスがさらにプロセッサに、(c)
    所定の期間内に、回路に結合された入/出力デバイスからの所定の活動レベルが
    存在するかどうかを判定させ、存在する場合は、活動レベルに基づいて第2の所
    定のレベルで回路を動作させ、そうでない場合は、第3の所定のレベルで回路を
    動作させる、請求項41に記載のコンピュータ読取り可能装置。
JP2000580071A 1998-11-04 1999-11-04 インテリジェント・パワー・マネジメントを提供するための方法および装置 Pending JP2002529807A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/185,674 US6347377B2 (en) 1998-11-04 1998-11-04 Method and apparatus for providing intelligent power management
US09/185,674 1998-11-04
PCT/US1999/026187 WO2000026756A1 (en) 1998-11-04 1999-11-04 Method and apparatus for providing intelligent power management

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013017748A Division JP2013117981A (ja) 1998-11-04 2013-01-31 インテリジェント・パワー・マネジメントを提供するための方法および装置

Publications (2)

Publication Number Publication Date
JP2002529807A true JP2002529807A (ja) 2002-09-10
JP2002529807A5 JP2002529807A5 (ja) 2009-11-19

Family

ID=22681981

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000580071A Pending JP2002529807A (ja) 1998-11-04 1999-11-04 インテリジェント・パワー・マネジメントを提供するための方法および装置
JP2013017748A Pending JP2013117981A (ja) 1998-11-04 2013-01-31 インテリジェント・パワー・マネジメントを提供するための方法および装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013017748A Pending JP2013117981A (ja) 1998-11-04 2013-01-31 インテリジェント・パワー・マネジメントを提供するための方法および装置

Country Status (4)

Country Link
US (2) US6347377B2 (ja)
JP (2) JP2002529807A (ja)
TW (1) TW525052B (ja)
WO (1) WO2000026756A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541274A (ja) * 2005-05-10 2008-11-20 クゥアルコム・インコーポレイテッド アイドル要素予測回路およびアンチスラッシングロジック
JP2010198535A (ja) * 2009-02-27 2010-09-09 Nec Corp 消費電力低減回路および消費電力低減方法
JP2011022767A (ja) * 2009-07-15 2011-02-03 Oki Electric Industry Co Ltd 電力制御装置及びプログラム

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1182548A3 (en) * 2000-08-21 2003-10-15 Texas Instruments France Dynamic hardware control for energy management systems using task attributes
EP1182552A3 (en) * 2000-08-21 2003-10-01 Texas Instruments France Dynamic hardware configuration for energy management systems using task attributes
US7370217B2 (en) * 2001-11-16 2008-05-06 Intel Corporation Regulating file system device access
US7376851B2 (en) * 2002-10-31 2008-05-20 Lg Electronics Inc. Apparatus and method for managing power in computer system
US7185215B2 (en) * 2003-02-24 2007-02-27 International Business Machines Corporation Machine code builder derived power consumption reduction
KR100944308B1 (ko) * 2003-07-03 2010-02-24 아사히 가세이 일렉트로닉스 가부시끼가이샤 방위각 계측 장치 및 방위각 계측 방법
US7458028B2 (en) * 2003-07-18 2008-11-25 Avinash Chidambaram Graphical interface for configuring a power supply controller
US20050129101A1 (en) * 2003-12-15 2005-06-16 Stephens Adrian P. SDMA communications with non-immediate block acknowledgment
US7446773B1 (en) 2004-12-14 2008-11-04 Nvidia Corporation Apparatus, system, and method for integrated heterogeneous processors with integrated scheduler
US7466316B1 (en) 2004-12-14 2008-12-16 Nvidia Corporation Apparatus, system, and method for distributing work to integrated heterogeneous processors
US7898545B1 (en) 2004-12-14 2011-03-01 Nvidia Corporation Apparatus, system, and method for integrated heterogeneous processors
KR100663864B1 (ko) * 2005-06-16 2007-01-03 엘지전자 주식회사 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법
US7561901B2 (en) * 2006-05-15 2009-07-14 Telefonaktiebolaget Lm Ericsson (Publ) Adaptation of push mail filters to save UE battery power
US7798590B2 (en) 2006-11-08 2010-09-21 Xerox Corporation Printer having user profiles for conserving power consumption
US7743267B2 (en) * 2006-11-08 2010-06-22 Xerox Corporation System and method for reducing power consumption in a device
JP2010009494A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 情報処理装置、制御方法およびプログラム
KR20110137973A (ko) * 2010-06-18 2011-12-26 삼성전자주식회사 컴퓨터시스템 및 그 제어방법
US8287078B2 (en) 2010-07-23 2012-10-16 Xerox Corporation Inkjet printing system having environmentally responsive thermal control mode
US8635475B2 (en) * 2010-10-27 2014-01-21 Microsoft Corporation Application-specific power management
US9275690B2 (en) 2012-05-30 2016-03-01 Tahoe Rf Semiconductor, Inc. Power management in an electronic system through reducing energy usage of a battery and/or controlling an output power of an amplifier thereof
US9509351B2 (en) 2012-07-27 2016-11-29 Tahoe Rf Semiconductor, Inc. Simultaneous accommodation of a low power signal and an interfering signal in a radio frequency (RF) receiver
US9716315B2 (en) 2013-03-15 2017-07-25 Gigpeak, Inc. Automatic high-resolution adaptive beam-steering
US9722310B2 (en) 2013-03-15 2017-08-01 Gigpeak, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through frequency multiplication
US9184498B2 (en) 2013-03-15 2015-11-10 Gigoptix, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through fine control of a tunable frequency of a tank circuit of a VCO thereof
US9531070B2 (en) 2013-03-15 2016-12-27 Christopher T. Schiller Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through accommodating differential coupling between VCOs thereof
US9666942B2 (en) 2013-03-15 2017-05-30 Gigpeak, Inc. Adaptive transmit array for beam-steering
US9837714B2 (en) 2013-03-15 2017-12-05 Integrated Device Technology, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through a circular configuration thereof
US9780449B2 (en) 2013-03-15 2017-10-03 Integrated Device Technology, Inc. Phase shift based improved reference input frequency signal injection into a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation to reduce a phase-steering requirement during beamforming
JP2016045706A (ja) * 2014-08-22 2016-04-04 ルネサスエレクトロニクス株式会社 情報処理装置、周辺機器制御方法、及びフィルタドライバ
US10841231B2 (en) * 2018-11-15 2020-11-17 Mellanox Technologies, Ltd. Transmission timeout system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08272495A (ja) * 1995-03-31 1996-10-18 Mitsubishi Electric Corp 電力制御装置及び電力制御方法
JPH096465A (ja) * 1995-06-22 1997-01-10 Internatl Business Mach Corp <Ibm> 情報処理装置及びその制御方法
JPH10222256A (ja) * 1997-02-12 1998-08-21 Mitsubishi Electric Corp 電力制御装置および電力制御方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918643A (en) * 1988-06-21 1990-04-17 At&T Bell Laboratories Method and apparatus for substantially improving the throughput of circuit simulators
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
JPH03262928A (ja) * 1990-03-13 1991-11-22 Fuji Electric Co Ltd ガスメータ
JPH041814A (ja) * 1990-04-19 1992-01-07 Nec Home Electron Ltd 電池駆動型情報処理装置
US5461266A (en) * 1990-11-27 1995-10-24 Hitachi, Ltd. Power consumption control system
US5504907A (en) * 1991-02-14 1996-04-02 Dell Usa, L.P. Power management system with adaptive control parameters for portable computer
JP3082175B2 (ja) * 1991-07-04 2000-08-28 セイコーエプソン株式会社 情報処理装置
JPH05241677A (ja) * 1991-10-18 1993-09-21 Nippon Steel Corp コンピュータにおける電力消費を制御する方法並びにそのシステム
US5586307A (en) * 1993-06-30 1996-12-17 Intel Corporation Method and apparatus supplying synchronous clock signals to circuit components
US5517649A (en) * 1994-04-19 1996-05-14 Maxtor Corporation Adaptive power management for hard disk drives
JP3866781B2 (ja) * 1994-05-26 2007-01-10 セイコーエプソン株式会社 消費電力を効率化した情報処理装置
US5481733A (en) * 1994-06-15 1996-01-02 Panasonic Technologies, Inc. Method for managing the power distributed to a disk drive in a laptop computer
TW282525B (ja) * 1994-06-17 1996-08-01 Intel Corp
JP2872057B2 (ja) * 1994-11-24 1999-03-17 日本電気株式会社 無線選択呼出受信機
US5861884A (en) * 1994-12-15 1999-01-19 Ricoh Company, Ltd. Method and system managing information indicating how predetermined information has been used
JPH08270500A (ja) 1995-03-31 1996-10-15 Yamaha Motor Co Ltd 内燃エンジン
US5812861A (en) * 1995-06-22 1998-09-22 Intel Corporation Override signal for forcing a powerdown of a flash memory
US5996083A (en) * 1995-08-11 1999-11-30 Hewlett-Packard Company Microprocessor having software controllable power consumption
US5826092A (en) * 1995-09-15 1998-10-20 Gateway 2000, Inc. Method and apparatus for performance optimization in power-managed computer systems
US5822577A (en) * 1996-05-01 1998-10-13 International Business Machines Corporation Context oriented branch history table
EP1012725A4 (en) * 1996-05-22 2004-11-10 Geovector Corp METHOD AND DEVICE FOR CONTROLLING ELECTRONIC DEVICES IN DEPENDENCE ON SCANED CONDITIONS
KR100202409B1 (ko) * 1996-08-12 1999-06-15 윤종용 화상형성장치의 절전모드 진입시간 설정방법
US5954820A (en) * 1997-09-26 1999-09-21 International Business Machines Corporation Portable computer with adaptive demand-driven power management
JP2000132283A (ja) * 1998-10-21 2000-05-12 Nec Corp 半導体記憶装置の消費電力低減方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08272495A (ja) * 1995-03-31 1996-10-18 Mitsubishi Electric Corp 電力制御装置及び電力制御方法
JPH096465A (ja) * 1995-06-22 1997-01-10 Internatl Business Mach Corp <Ibm> 情報処理装置及びその制御方法
JPH10222256A (ja) * 1997-02-12 1998-08-21 Mitsubishi Electric Corp 電力制御装置および電力制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541274A (ja) * 2005-05-10 2008-11-20 クゥアルコム・インコーポレイテッド アイドル要素予測回路およびアンチスラッシングロジック
JP4897796B2 (ja) * 2005-05-10 2012-03-14 クゥアルコム・インコーポレイテッド アイドル要素予測回路およびアンチスラッシングロジック
JP2010198535A (ja) * 2009-02-27 2010-09-09 Nec Corp 消費電力低減回路および消費電力低減方法
JP2011022767A (ja) * 2009-07-15 2011-02-03 Oki Electric Industry Co Ltd 電力制御装置及びプログラム

Also Published As

Publication number Publication date
US6523123B2 (en) 2003-02-18
US6347377B2 (en) 2002-02-12
TW525052B (en) 2003-03-21
JP2013117981A (ja) 2013-06-13
WO2000026756A1 (en) 2000-05-11
US20010011315A1 (en) 2001-08-02
US20010047490A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
JP2002529807A (ja) インテリジェント・パワー・マネジメントを提供するための方法および装置
US6092209A (en) Method and apparatus for managing power consumption of peripheral devices of personal computers
US7219241B2 (en) Method for managing virtual and actual performance states of logical processors in a multithreaded processor using system management mode
US6266776B1 (en) ACPI sleep control
US5925134A (en) Method and apparatus for power management
US5752050A (en) Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator
US6654895B1 (en) Adaptive power management in a computing system
US7596709B2 (en) CPU power management based on utilization with lowest performance mode at the mid-utilization range
US5638541A (en) System and method for managing power on desktop systems
US6829713B2 (en) CPU power management based on utilization with lowest performance mode at the mid-utilization range
US6289399B1 (en) Computer and parameter setting method
JP4249763B2 (ja) コンピュータ・システム、及び、その性能・電力消費の管理をする方法
US7334138B2 (en) Windows-driven power management for peripheral devices in a computer system
US6711526B2 (en) Operating system-independent method and system of determining CPU utilization
US6128745A (en) Power management inactivity monitoring using software threads
JPH086681A (ja) 省電力制御システム
ZA200109005B (en) Method and device for monitoring the creation and destruction of child processes within an application executing in a computer system.
US7636861B2 (en) Bus technique for controlling power states of blades in a blade enclosure
KR20100054855A (ko) 전력 관리 장치, 전력 관리 방법 및 컴퓨터 판독 가능한 매체
US7111182B2 (en) Thread scheduling mechanisms for processor resource power management
JP2000039937A (ja) コンピュータシステムおよびそのパワーセーブ制御方法
JP2004139613A (ja) プロセッサ利用状況に基づくデータ処理システム内の電力管理
US20060168457A1 (en) Power conservation technique for blade computer systems
JP3343346B2 (ja) 消費電力制御方式、情報処理装置および複合部品
JP3943764B2 (ja) コンピュータシステムおよびそのcpu性能制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090902

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091002

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20091002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101004

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131