JP2002529708A - プリント回路基板テスタ - Google Patents
プリント回路基板テスタInfo
- Publication number
- JP2002529708A JP2002529708A JP2000580011A JP2000580011A JP2002529708A JP 2002529708 A JP2002529708 A JP 2002529708A JP 2000580011 A JP2000580011 A JP 2000580011A JP 2000580011 A JP2000580011 A JP 2000580011A JP 2002529708 A JP2002529708 A JP 2002529708A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- circuit board
- contact
- bus
- contact points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
本発明は、プリント回路基板テスタ、さらに詳しくいうと、大型、非コンポーネント回路基板のテストを行うプリント回路基板テスタに関するものであり、各ケースにおけるいくつかのコンタクトポイントが直線走査チャネルに電気的接続を行う、所定のパターンに配列された該コンタクトポイントを備えたグリッドパターンと、グリッドパターンに取付けられたアダプタかつ／もしくはトランスレータと、該走査チャネル経由で該コンタクトポイントに電気的接続を行う電子アナライザと、該アダプタかつ／もしくは該トランスレータが該グリッドパターンの該コンタクトポイントに対して該回路基板の該回路基板テストポイントの電気的接点を作り出すように該アダプタかつ／もしくは該トランスレータの適用がなされる、テストされる回路基板とから構成され、少なくとも２つの走査チャネルに電気的に接続する手段を備えていることを特徴とする。
Description
【０００１】
本発明はプリント回路基板テスタに関する。
【０００２】
本発明は、テストが行われる基板の回路基板テストポイントが電気接続により
テスト接続とコンタクトする、複数のテスト接続からなる試験装置を開示した本
特許出願の出願人より公表されたＥＰ ８７５ ７６７ Ａ２による従来技術に
基づくものである。
テスト接続とコンタクトする、複数のテスト接続からなる試験装置を開示した本
特許出願の出願人より公表されたＥＰ ８７５ ７６７ Ａ２による従来技術に
基づくものである。
【０００３】
電子アナライザは、テストのなされる回路基板が設置される、アダプターもし
くはトランスレータの取付されたグリッドパターンに電気的に接続されている。
アダプターかつ／あるいはトランスレータはテスト中の基板の回路基板テストポ
イントからグリッドパターンのコンタクトポイントまで電気的接点を作り出す。
くはトランスレータの取付されたグリッドパターンに電気的に接続されている。
アダプターかつ／あるいはトランスレータはテスト中の基板の回路基板テストポ
イントからグリッドパターンのコンタクトポイントまで電気的接点を作り出す。
【０００４】 この試験装置は互いに電気的に接続した少なくとも２つのコンタクトポイント
にその特徴を有する。さらに詳しくいうと、このテスタにおいては、各ケースに
おける数個のコンタクトポイントが、各ケースの直線走査チャネルに沿って相互
に電気的に接続を行っている。個々の走査チャネルは電子アナライザに電気的接
続を行っている。各走査チャネルがいくつかのコンタクトポイントに接続してい
ることから、比較の可能なテスタの電子アナライザに比較して、電子アナライザ
のユニットの数が大幅に減じられ、試験装置全体の構造は非常にシンプルなもの
となる。
にその特徴を有する。さらに詳しくいうと、このテスタにおいては、各ケースに
おける数個のコンタクトポイントが、各ケースの直線走査チャネルに沿って相互
に電気的に接続を行っている。個々の走査チャネルは電子アナライザに電気的接
続を行っている。各走査チャネルがいくつかのコンタクトポイントに接続してい
ることから、比較の可能なテスタの電子アナライザに比較して、電子アナライザ
のユニットの数が大幅に減じられ、試験装置全体の構造は非常にシンプルなもの
となる。
【０００５】 この試験装置ではいくつかのテストポイントが単走査チャネルに電気的に接続
されているにもかかわらず、驚くべきことに、大多数のアプリケーションにおい
て走査チャネルのダブルアサイメントが起こらないか、あるいはそのようなダブ
ルアサイメントは、試験装置のコンタクトポイントに対する回路基板テストポイ
ントアサイメントを指示することで確実に回避できることが分かった。これは、
例えば隣接するコンタクトポイント間に平均８００□ｍもしくはこれ以下の間隔
を必要とする、比較的複雑ではない方法によって高密度コンタクトポイントを作
り出す既知のテスタにより達成が可能である。走査チャネルのダブルアサイメン
トを確実に回避することの可能なコンタクトポイント密度のために、同時に十分
な余剰を作りながら、同様に高密度局部回路基板テストポイントとの接続を可能
にすることから、この高密度回路基板テストポイントは効果の高いものである。
されているにもかかわらず、驚くべきことに、大多数のアプリケーションにおい
て走査チャネルのダブルアサイメントが起こらないか、あるいはそのようなダブ
ルアサイメントは、試験装置のコンタクトポイントに対する回路基板テストポイ
ントアサイメントを指示することで確実に回避できることが分かった。これは、
例えば隣接するコンタクトポイント間に平均８００□ｍもしくはこれ以下の間隔
を必要とする、比較的複雑ではない方法によって高密度コンタクトポイントを作
り出す既知のテスタにより達成が可能である。走査チャネルのダブルアサイメン
トを確実に回避することの可能なコンタクトポイント密度のために、同時に十分
な余剰を作りながら、同様に高密度局部回路基板テストポイントとの接続を可能
にすることから、この高密度回路基板テストポイントは効果の高いものである。
【０００６】 本発明は、例えば１０００ｍｍ×７５０ｍｍサイズのバックプレーンのような
、大型回路基板のテストを行うシンプルかつ低コストのテスタを提供することを
目的とする。本発明において意味する大型回路基板とは、少なくとも５００ｍｍ
×５００ｍｍのサイズの、すなわち、少なくとも表面積２５０，０００ｍｍ2を
有する回路基板である。
、大型回路基板のテストを行うシンプルかつ低コストのテスタを提供することを
目的とする。本発明において意味する大型回路基板とは、少なくとも５００ｍｍ
×５００ｍｍのサイズの、すなわち、少なくとも表面積２５０，０００ｍｍ2を
有する回路基板である。
【０００７】 上記目的は、請求項１に記載の特徴を有するプリント回路基板テスタにより達
成可能となる。さらに、最良の形態を従属請求項より開示する。
成可能となる。さらに、最良の形態を従属請求項より開示する。
【０００８】 本発明の内容について、図面を参照にした以下の実施形態によってその詳細が
明らかとなろう。
明らかとなろう。
【０００９】
本発明によるテスタ１は、通常のパターンに配列された導電する複数のコンタ
クトポイント４で構成される上部に配列されたグリッドパターン３を有するグリ
ッドベース２から構成される。
クトポイント４で構成される上部に配列されたグリッドパターン３を有するグリ
ッドベース２から構成される。
【００１０】 グリッドベース２は、望ましくは、積層回路基板に構成される。図１に示す例
においては、１３の中間層７を間に、最上部を示す層５と低位部を示す層６とか
ら構成される。各ケースについて、最上部の層５と中間層７全部を通してコンタ
クトポイント４から垂直に伸びているのは垂直貫通接続８である。貫通接続８は
導電金属プレートによりスルーホールと同様のルールにより構成される。貫通接
続８とこのようなコンタクトポイント４は、例えば１．２７ｍｍの中間スペース
を有する通常の四角形パターン、グリッドパターンに配列される。勿論、他のタ
イプの一般的パターンであってもよい。
においては、１３の中間層７を間に、最上部を示す層５と低位部を示す層６とか
ら構成される。各ケースについて、最上部の層５と中間層７全部を通してコンタ
クトポイント４から垂直に伸びているのは垂直貫通接続８である。貫通接続８は
導電金属プレートによりスルーホールと同様のルールにより構成される。貫通接
続８とこのようなコンタクトポイント４は、例えば１．２７ｍｍの中間スペース
を有する通常の四角形パターン、グリッドパターンに配列される。勿論、他のタ
イプの一般的パターンであってもよい。
【００１１】 従い、貫通接続８およびこのコンタクトポイント４は列に並べられる。グリッ
ドベース２における各ケースの貫通接続８の２つの列の間にはめ込まれているの
はコンダクタパス９であり、以下より走査チャネルと呼ぶ。
ドベース２における各ケースの貫通接続８の２つの列の間にはめ込まれているの
はコンダクタパス９であり、以下より走査チャネルと呼ぶ。
【００１２】 図１に示す例において、貫通接続８の２つの列の間に各ケースにおいて１２の
このような走査チャネルが配置されている。ペアで配列された走査チャネル９の
各々は、２つの中間層７にはさまれている。貫通接続８の列に隣接する各ケース
にて１２のペアになって配列された走査チャネル９はこの列に配列される。すな
わち、貫通接続８、およびいづれか１つの列の各コンタクトポイント４は、この
列に配列された走査チャネル９のうちの１つに、分岐コンダクタ１０経由で電気
的に接続される。本例においては、いづれか１つの列における２４番目の各コン
タクトポイント４は各ケースにおいて、同一走査チャネル９に電気的に接続され
る。
このような走査チャネルが配置されている。ペアで配列された走査チャネル９の
各々は、２つの中間層７にはさまれている。貫通接続８の列に隣接する各ケース
にて１２のペアになって配列された走査チャネル９はこの列に配列される。すな
わち、貫通接続８、およびいづれか１つの列の各コンタクトポイント４は、この
列に配列された走査チャネル９のうちの１つに、分岐コンダクタ１０経由で電気
的に接続される。本例においては、いづれか１つの列における２４番目の各コン
タクトポイント４は各ケースにおいて、同一走査チャネル９に電気的に接続され
る。
【００１３】 図２は本発明によるグリッドベース２の平面図であり、グリッドパターンはコ
ンタクトポイント４を省いて、走査チャネル９のランによりかなり簡略化して図
式化したものである。図が煩雑にならないように、面に対し平行に配置された走
査チャネル９もそのわずかだけを示すものとする。
ンタクトポイント４を省いて、走査チャネル９のランによりかなり簡略化して図
式化したものである。図が煩雑にならないように、面に対し平行に配置された走
査チャネル９もそのわずかだけを示すものとする。
【００１４】 グリッドベース２は、本例においては、おおまかな正方形をなすテストゾーン
１１とテストゾーン１１から伸長している接続ゾーン１２とを備える。接続ゾー
ン１２では、テストゾーン１１と同様に、図１に示すようなコンタクトポイント
４が最上部に配置され、コンタクトポイント１３が低位部に配置されている。そ
の各々は、貫通接続８と分岐コンダクタ１０により走査チャネル９に電気的に接
続している。最上部に直接配置されているものはバスボード１５を取付けたバス
アダプタ１４である。バスボード１５は走査チャネル９に直交して配置されたパ
ラレルバスコンダクタ１６から構成されている。このバスコンダクタ１６は、バ
スアダプタ１４に接するバスボード１５の表面にオープンに置かれているか、も
しくは、貫通接続８の列の中間スペースにてバスボード１５の表面に配列したコ
ンタクトポイントに電気的に接続されているかのいづれかである。
１１とテストゾーン１１から伸長している接続ゾーン１２とを備える。接続ゾー
ン１２では、テストゾーン１１と同様に、図１に示すようなコンタクトポイント
４が最上部に配置され、コンタクトポイント１３が低位部に配置されている。そ
の各々は、貫通接続８と分岐コンダクタ１０により走査チャネル９に電気的に接
続している。最上部に直接配置されているものはバスボード１５を取付けたバス
アダプタ１４である。バスボード１５は走査チャネル９に直交して配置されたパ
ラレルバスコンダクタ１６から構成されている。このバスコンダクタ１６は、バ
スアダプタ１４に接するバスボード１５の表面にオープンに置かれているか、も
しくは、貫通接続８の列の中間スペースにてバスボード１５の表面に配列したコ
ンタクトポイントに電気的に接続されているかのいづれかである。
【００１５】 バスアダプタ１４は複数のコンタクトピン１７を備え、その各々は走査チャネ
ル９をバスコンダクタ１６に電気的に接続する。コンタクトポイント１７により
バスコンダクタ１６と電気的に接続した走査チャネル９の交差点は、図２におけ
る各ケースのサークル１８によって示されている。コンタクトピン１７はばねコ
ンタクトピンにより構成されることが望ましい。
ル９をバスコンダクタ１６に電気的に接続する。コンタクトポイント１７により
バスコンダクタ１６と電気的に接続した走査チャネル９の交差点は、図２におけ
る各ケースのサークル１８によって示されている。コンタクトピン１７はばねコ
ンタクトピンにより構成されることが望ましい。
【００１６】 バスアダプタ１４とバスボード１５とを備えることで、バスコンダクタ１６経
由で各ケースにおいて電気的に相互接続するいくつかの走査チャネル９となる。
電気的に相互接続した走査チャネル９の各アレーは電子アナライザの電子カード
１９に電気的に接続している。従来のテスタは、各コンタクトポイントに対して
別々に接続を行う必要があり、かつ接続に割当された同等の電子アナライザ処理
能力が必要であるため、同数のコンタクトポイントを有する従来のテスタに比較
して、電子アナライザのユニット数を大幅に減ずることが可能な複数の走査チャ
ネルに対して、電子アナライザへのシングル接続のみが必要とされる。
由で各ケースにおいて電気的に相互接続するいくつかの走査チャネル９となる。
電気的に相互接続した走査チャネル９の各アレーは電子アナライザの電子カード
１９に電気的に接続している。従来のテスタは、各コンタクトポイントに対して
別々に接続を行う必要があり、かつ接続に割当された同等の電子アナライザ処理
能力が必要であるため、同数のコンタクトポイントを有する従来のテスタに比較
して、電子アナライザのユニット数を大幅に減ずることが可能な複数の走査チャ
ネルに対して、電子アナライザへのシングル接続のみが必要とされる。
【００１７】 電子カードは、例えばＤＥ １９６ ２７ ８０１ Ｃ１から知られるような
柔軟性のあるコンダクタとばねピンによって、電気的かつ機構的にグリッドベー
スに接続される。
柔軟性のあるコンダクタとばねピンによって、電気的かつ機構的にグリッドベー
スに接続される。
【００１８】 本発明の方法により、直線走査チャネル沿いに配列されたコンタクトポイント
のみならず、グリッドベースの表面部分に配置されたコンタクトポイントもまた
さらに電気的に接続される。
のみならず、グリッドベースの表面部分に配置されたコンタクトポイントもまた
さらに電気的に接続される。
【００１９】 例えばバックプレーンといったような大型回路基板の場合、グリッドベースに
配置されたコンタクトポイント４のそのほとんどは電気的にコンタクトされない
ことがシミュレーションにより分かっている。よって、テストが行われる基板の
回路基板テストポイントの込合う部分にて有利なコンタクトポイント４の高密度
を同時に可能にしながら、電気的に相互接続する走査チャネル９のその多重アサ
イメントを簡単に回避する。
配置されたコンタクトポイント４のそのほとんどは電気的にコンタクトされない
ことがシミュレーションにより分かっている。よって、テストが行われる基板の
回路基板テストポイントの込合う部分にて有利なコンタクトポイント４の高密度
を同時に可能にしながら、電気的に相互接続する走査チャネル９のその多重アサ
イメントを簡単に回避する。
【００２０】 本発明によるテスタは、例えば１０００ｍｍ×６００ｍｍサイズのバックプレ
ーンのテスト用に構成可能である。このようなバックプレーンでは、例えば、大
まかに２０，０００の回路基板テストポイントにテスタがコンタクトする必要が
ある。通常のテスタは１インチの１０分の１のグリッドスペースから構成される
ため、従来のテスタは１６０，０００のコンタクトポイントを有するグリッドパ
ターンから構成されており、その各々をテスタの電子回路に接続する必要がある
。なぜならば、これらのテスタは同様に多数の電子カードを必要とする、１６０
，０００のコンタクトポイントをテストするための電子回路から構成されるから
である。本発明において、テストゾーンのコンタクトポイント４をリンクするた
め、複数のコンタクトポイントが各ケースのテスタ電子回路のたった１つの入力
にいっしょに接続される。このようにして、テストがなされる回路基板にコンタ
クトするテスタの全コンタクトポイント４への正確な信号送出が可能になると共
に、必要とされる電子カード数を大幅に削減することが可能になる。
ーンのテスト用に構成可能である。このようなバックプレーンでは、例えば、大
まかに２０，０００の回路基板テストポイントにテスタがコンタクトする必要が
ある。通常のテスタは１インチの１０分の１のグリッドスペースから構成される
ため、従来のテスタは１６０，０００のコンタクトポイントを有するグリッドパ
ターンから構成されており、その各々をテスタの電子回路に接続する必要がある
。なぜならば、これらのテスタは同様に多数の電子カードを必要とする、１６０
，０００のコンタクトポイントをテストするための電子回路から構成されるから
である。本発明において、テストゾーンのコンタクトポイント４をリンクするた
め、複数のコンタクトポイントが各ケースのテスタ電子回路のたった１つの入力
にいっしょに接続される。このようにして、テストがなされる回路基板にコンタ
クトするテスタの全コンタクトポイント４への正確な信号送出が可能になると共
に、必要とされる電子カード数を大幅に削減することが可能になる。
【００２１】 本発明に基づくテスタの構成により、このような大きなテストゾーンに、例え
ば電子回路を増やすことなくコンタクトポイント密度を２倍にするといったよう
な、コンタクトポイント密度の増大を可能にする。このようなコンタクトポイン
ト密度の増大は、例えば次世代高集積ＩＣの場合のように、回路基板上に込合う
部分を有するコンタクトポイントゾーンが備わっている場合、それが必要な場合
に好都合となる。
ば電子回路を増やすことなくコンタクトポイント密度を２倍にするといったよう
な、コンタクトポイント密度の増大を可能にする。このようなコンタクトポイン
ト密度の増大は、例えば次世代高集積ＩＣの場合のように、回路基板上に込合う
部分を有するコンタクトポイントゾーンが備わっている場合、それが必要な場合
に好都合となる。
【００２２】 本発明による他の利点として、バスアダプタ１４のコンタクトピン１７の配列
を変えることにより、走査チャネル９間の電気接続を変えることが出来ることか
ら、それにより、テストが行われる回路基板に適応させたテストゾーン１１のコ
ンタクトポイント４の異なるリンケージをシングルグリッドベース２に作り出す
ことが可能なことにある。
を変えることにより、走査チャネル９間の電気接続を変えることが出来ることか
ら、それにより、テストが行われる回路基板に適応させたテストゾーン１１のコ
ンタクトポイント４の異なるリンケージをシングルグリッドベース２に作り出す
ことが可能なことにある。
【００２３】 本発明が上記の実施形態例に制限されるものでなく、例えば、電子カードがバ
スボードに接続されるといったような実施形態も本発明の範囲内において考えら
れ得る。それにより、例えばバスアダプタとバスボードはグリッドベース下に配
置される。また、接続ゾーン１２のカバーされていない構成によるくぼんだテス
ト接続に直接差し込む挿入ピンをバスボードに備え付けることも可能である。そ
のような実施形態においては、バスボードが直接グリッドベースに接続されるこ
とからアダプターは必要なくなる。また、選択的、かつ電気的に走査チャネルを
接続する他の接続技術を用いることも本発明により可能である。例をあげると、
バスアダプタはラバーアダプタにて構成されるであろう。そのようなラバーアダ
プタの１つには、走査チャネルをバスコンダクタに電気的に接続する電気的導電
部分を有する弾性ラバーボードが考えられる。
スボードに接続されるといったような実施形態も本発明の範囲内において考えら
れ得る。それにより、例えばバスアダプタとバスボードはグリッドベース下に配
置される。また、接続ゾーン１２のカバーされていない構成によるくぼんだテス
ト接続に直接差し込む挿入ピンをバスボードに備え付けることも可能である。そ
のような実施形態においては、バスボードが直接グリッドベースに接続されるこ
とからアダプターは必要なくなる。また、選択的、かつ電気的に走査チャネルを
接続する他の接続技術を用いることも本発明により可能である。例をあげると、
バスアダプタはラバーアダプタにて構成されるであろう。そのようなラバーアダ
プタの１つには、走査チャネルをバスコンダクタに電気的に接続する電気的導電
部分を有する弾性ラバーボードが考えられる。
【図１】 走査チャネルを横断した部分、あるいはグリッドベースの断面図である。
【図２】 走査チャネルのアレーといくつかの走査チャネルに接続したバスボードの簡略
図である。
図である。
【図３】 図２に示すような配列を前から見た（すなわち、図２の矢印Ａの方向から見た
）正面図である。
）正面図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１月２１日（２０００．１．２１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (9)
- 【請求項１】 プリント回路基板テスタ、さらに詳しくいうと大型、非コン
ポーネント回路基板のテストを行うプリント回路基板テスタであって、該テスタ
は、 所定のパターンで配列されたコンタクトポイント（４）を備えるグリッドパタ
ーン（３）を備え、各ケースのいくつかのコンタクトポイント（４）は直線走査
チャネル（９）に電気的に接続されており、アダプタ及び／又はトランスレータ
はグリッドパターンに載置されており、該テスタは、 該走査チャネル（９）を介して該コンタクトポイント（４）に電気的に接続さ
れる電子アナライザと、 該アダプタ及び／又は該トランスレータが該回路基板上の該回路基板のテスト
ポイントの電気的接点を該グリッドパターンの該コンタクトポイント（４）に生
成するように該アダプタ及び／又はトランスレータが適用できる、テストされる
べき回路基板とを備えるテスタにおいて、 複数の走査チャネル（９）を電気的に接続された走査チャネル（９）のグルー
プに電気的に接続する手段を備え、１つのグループの走査チャネルは電子アナラ
イザの１つのテストポイントにのみ接続されることを特徴とするプリント回路基
板テスタ。 - 【請求項２】 少なくとも２つの走査チャネル（９）を電気的に接続する上
記手段は、上記走査チャネルと選択的にコンタクトされる、望ましくは平行に配
線させたいくつかのバスコンダクタ（１６）を備えたバスボード（１５）から成
ることを特徴とする請求項１に記載のテスタ。 - 【請求項３】 上記走査チャネル（９）を上記バスコンダクタ（１６）に選
択的に接続させるバスアダプタ（１４）は、上記バスボード（１５）と、上記グ
リッドパターン（３）から成るグリッドベース（２）との間に配置されることを
特徴とする請求項２に記載のテスタ。 - 【請求項４】 上記バスボード（１５）は、例えば上記走査チャネル（９）
から成るグリッドベース（２）に直接コンタクトを行うコンタクトピンといった
ような、コンタクトエレメントを備えることを特徴とする請求項２に記載のテス
タ。 - 【請求項５】 上記走査チャネル（９）に接続する上記コンタクトポイント
（４）が配置されてテストされる回路基板に電気的にコンタクトするテストゾー
ン（１１）と、上記走査チャネル（９）に接続するさらなるコンタクトポイント
（４）が配置されて上記バスコンダクタ（１６）とコンタクトする接続ゾーン（
１２）とを備えたグリッドベース（２）から成ることを特徴とする請求項１から
請求項４のいづれかに記載のテスタ。 - 【請求項６】 上記電子アナライザにコンタクトするコンタクトポイント（
４）は、上記バスコンダクタ（１６）にコンタクトする上記コンタクトポイント
（４）とは反対側の上記グリッドベース（２）の上記接続ゾーン（１２）に配置
されていることを特徴とする請求項５に記載のテスタ。 - 【請求項７】 コンタクトポイント（４、１３）は、上記グリッドベース（
２）にて対照をなすペアにて配置され、その各々が走査チャネル（９）に接続し
ていることを特徴とする請求項６に記載のテスタ。 - 【請求項８】 上記テストゾーンは少なくとも表面積２５０，０００ｍｍ2
を有することを特徴とする請求項５から請求項７のいづれかに記載のテスタ。 - 【請求項９】 テストされる上記回路基板にコンタクトするコンタクトポイ
ント（４）は１インチの１０分の１よりも小さいグリッドスペースに配列される
ことを特徴とする請求項１から請求項８のいづれかに記載のテスタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19850367 | 1998-11-02 | ||
| DE19850367.9 | 1998-11-02 | ||
| PCT/EP1999/002753 WO2000026681A1 (de) | 1998-11-02 | 1999-04-16 | Vorrichtung zum prüfen von leiterplatten |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002529708A true JP2002529708A (ja) | 2002-09-10 |
| JP3708438B2 JP3708438B2 (ja) | 2005-10-19 |
Family
ID=7886354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000580011A Expired - Fee Related JP3708438B2 (ja) | 1998-11-02 | 1999-04-16 | プリント回路基板テスタ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6441636B1 (ja) |
| EP (1) | EP1031042B1 (ja) |
| JP (1) | JP3708438B2 (ja) |
| CN (1) | CN1219217C (ja) |
| DE (1) | DE59900130D1 (ja) |
| TW (1) | TW500925B (ja) |
| WO (1) | WO2000026681A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010513850A (ja) * | 2006-12-15 | 2010-04-30 | アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー | 回路基板を試験するテスター用モジュール |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001066172A2 (en) * | 2000-03-09 | 2001-09-13 | Gambro, Inc. | Extracorporeal blood processing method and apparatus |
| DE10049301A1 (de) * | 2000-10-04 | 2002-05-02 | Atg Test Systems Gmbh | Modul für eine Prüfvorrichtung zum Testen von Leiterplatten |
| CN100357903C (zh) * | 2004-04-01 | 2007-12-26 | 华硕电脑股份有限公司 | 测试装置及连接测试装置的方法 |
| US7071717B2 (en) * | 2004-10-28 | 2006-07-04 | Agilent Technologies, Inc. | Universal test fixture |
| CN105676111A (zh) * | 2016-01-27 | 2016-06-15 | 系新电子技术（苏州）有限公司 | 一种ict测试治具 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3849872A (en) * | 1972-10-24 | 1974-11-26 | Ibm | Contacting integrated circuit chip terminal through the wafer kerf |
| JP2585799B2 (ja) * | 1989-06-30 | 1997-02-26 | 株式会社東芝 | 半導体メモリ装置及びそのバーンイン方法 |
| DE69219165T2 (de) * | 1991-01-11 | 1997-08-07 | Texas Instruments Inc | Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung |
| US5241266A (en) * | 1992-04-10 | 1993-08-31 | Micron Technology, Inc. | Built-in test circuit connection for wafer level burnin and testing of individual dies |
| US6154863A (en) * | 1996-10-28 | 2000-11-28 | Atg Test Systems Gmbh | Apparatus and method for testing non-componented printed circuit boards |
-
1999
- 1999-04-16 CN CNB998019801A patent/CN1219217C/zh not_active Expired - Fee Related
- 1999-04-16 US US09/622,391 patent/US6441636B1/en not_active Expired - Fee Related
- 1999-04-16 WO PCT/EP1999/002753 patent/WO2000026681A1/de active IP Right Grant
- 1999-04-16 JP JP2000580011A patent/JP3708438B2/ja not_active Expired - Fee Related
- 1999-04-16 EP EP99923454A patent/EP1031042B1/de not_active Expired - Lifetime
- 1999-04-16 DE DE59900130T patent/DE59900130D1/de not_active Expired - Fee Related
- 1999-09-08 TW TW088115521A patent/TW500925B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010513850A (ja) * | 2006-12-15 | 2010-04-30 | アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー | 回路基板を試験するテスター用モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| US6441636B1 (en) | 2002-08-27 |
| TW500925B (en) | 2002-09-01 |
| CN1302379A (zh) | 2001-07-04 |
| DE59900130D1 (de) | 2001-07-26 |
| EP1031042B1 (de) | 2001-06-20 |
| EP1031042A1 (de) | 2000-08-30 |
| CN1219217C (zh) | 2005-09-14 |
| WO2000026681A1 (de) | 2000-05-11 |
| JP3708438B2 (ja) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100288344B1 (ko) | 프린트배선판용검사전극유니트와그것을포함하는검사장치및프린트배선판용의검사방법 | |
| FI75240C (fi) | Kopplingsaggregat foer en testningsmaskin foer en kretsskiva, en testningsmaskin foer en kretsskiva, och ett foerfarande foer att testa en kretsskiva med hjaelp av kretsskivans testningsmaskin. | |
| US6292004B1 (en) | Universal grid interface | |
| US4598960A (en) | Methods and apparatus for connecting closely spaced large conductor arrays employing multi-conductor carrier boards | |
| TW522240B (en) | Test fixture for testing backplanes or populated circuit boards | |
| US5633598A (en) | Translator fixture with module for expanding test points | |
| US6340893B1 (en) | Printed circuit board test apparatus and method | |
| US20040257103A1 (en) | Module having test architecture for facilitating the testing of ball grid array packages, and test method using the same | |
| US5781021A (en) | Universal fixtureless test equipment | |
| KR20100052520A (ko) | 전기접속구조, 단자장치, 소켓, 전자부품시험장치 및 소켓의 제조방법 | |
| US7556502B2 (en) | Connector and contacts for use in the connector | |
| JP2002529708A (ja) | プリント回路基板テスタ | |
| KR100186795B1 (ko) | Ic소자 인터페이스부 유닛 구조 | |
| JPH10319080A (ja) | 非実装プリント回路基板の試験装置及び方法 | |
| KR102399195B1 (ko) | 웨이퍼 테스트용 프로브 카드 | |
| US5406199A (en) | Test fixture carrying a channel card for logic level translation | |
| JPS60142590A (ja) | 印刷回路の連続性検査装置 | |
| KR200247134Y1 (ko) | 인쇄회로기판검사장치 | |
| US6445173B1 (en) | Printed circuit board tester | |
| US20090117759A1 (en) | Electrical connecting apparatus | |
| JPS58155374A (ja) | プリント基板のテスト装置 | |
| JPS59665A (ja) | プリント基板の導通テスト方法 | |
| US20070296424A1 (en) | Method and apparatus for a paddle board probe card | |
| JPH0572231A (ja) | 回路基板の検査電極装置および検査方法 | |
| JP2023089310A (ja) | 検査用プローブ、及び検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040223 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040524 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050803 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |