JP2002526845A - 伝送データに不依存な電力消費を呈するデータバス手段を備えたデータキャリア装置 - Google Patents
伝送データに不依存な電力消費を呈するデータバス手段を備えたデータキャリア装置Info
- Publication number
- JP2002526845A JP2002526845A JP2000572810A JP2000572810A JP2002526845A JP 2002526845 A JP2002526845 A JP 2002526845A JP 2000572810 A JP2000572810 A JP 2000572810A JP 2000572810 A JP2000572810 A JP 2000572810A JP 2002526845 A JP2002526845 A JP 2002526845A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- carrier device
- bits
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 136
- 230000001747 exhibiting effect Effects 0.000 title 1
- 238000013500 data storage Methods 0.000 claims abstract description 50
- 238000012545 processing Methods 0.000 claims abstract description 28
- 238000003780 insertion Methods 0.000 claims description 11
- 230000037431 insertion Effects 0.000 claims description 11
- 230000009977 dual effect Effects 0.000 description 18
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0813—Specific details related to card security
- G07F7/082—Features insuring the integrity of the data on or in the card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Business, Economics & Management (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Storage Device Security (AREA)
- Small-Scale Networks (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
データキャリア装置（３）は、キーデータ（ＳＤ）を記憶するデータ記憶手段（１３）と、キーデータ（ＳＤ）を処理する処理手段（１４）と、データ記憶手段（１３）を処理手段（１４）に接続するＮ本の並列データリード線を備えたデータバス（１６）を含み、Ｎビットのキーデータ（ＳＤ）を、各伝送動作の最中で並列に伝送可能なデータバス手段（１５）と、データキャリア装置（３）に電力（ＵＢ）を供給する電源手段（Ｅ）とを含む。キーデータ（ＳＤ）を含む伝送データ（ＵＤ−ＳＤ）は、データ記憶手段（１３）に記憶され得、データバス手段（１５）は、Ｎビットの伝送データ（ＵＤ−ＳＤ）を各々の伝送動作時に伝送する。伝送データ（ＵＤ−ＳＤ）は、常に同じで且つキーデータ（ＳＤ）から独立している値１のＭ個のビットを有する。データバス手段（１５）は、キーデータ（ＳＤ）には依存しない電力消費を有し、伝送動作の後に、伝送データ（ＵＤ−ＳＤ）の総数Ｎ個の伝送ビットからキーデータ（ＳＤ）を構成するＫ個のビットを選択する選択手段（２９，３１）を含む。
Description
【０００１】
本発明は、データキャリア装置に関する。かかる装置は、キーデータを記憶す
るためのデータ記憶手段と、キーデータを処理するための処理手段と、当該デー
タ記憶手段を当該処理手段に接続するＮ本の並列データリード線を備えたデータ
バスを含みこれを介してＮビットのキーデータを伝送動作の各々において並列に
伝送することのできるデータバス手段とを含み、更に、当該データキャリア装置
の電力供給をなすための電源手段をも含むものである。
るためのデータ記憶手段と、キーデータを処理するための処理手段と、当該デー
タ記憶手段を当該処理手段に接続するＮ本の並列データリード線を備えたデータ
バスを含みこれを介してＮビットのキーデータを伝送動作の各々において並列に
伝送することのできるデータバス手段とを含み、更に、当該データキャリア装置
の電力供給をなすための電源手段をも含むものである。
【０００２】
最初の段落で述べたような種類のデータキャリア装置は、米国特許第４，２９
５，０４１号の文献から知られており、盗難防止装置を含んでいる。この既知の
データキャリア装置は、機密のキーデータと別の機密データとを記憶するデータ
記憶手段を含む。このデータキャリア装置は、当該データ記憶手段に記憶された
機密キーデータを当該データキャリア装置の受信手段に供給することによって許
可されていることの証明をなす当該データキャリア装置の許可されたユーザーに
対してのみ、当該記憶された機密データを出力する。
５，０４１号の文献から知られており、盗難防止装置を含んでいる。この既知の
データキャリア装置は、機密のキーデータと別の機密データとを記憶するデータ
記憶手段を含む。このデータキャリア装置は、当該データ記憶手段に記憶された
機密キーデータを当該データキャリア装置の受信手段に供給することによって許
可されていることの証明をなす当該データキャリア装置の許可されたユーザーに
対してのみ、当該記憶された機密データを出力する。
【０００３】 この既知のデータキャリア装置はまた、マイクロプロセッサによって形成され
、且つプログラム記憶手段に記憶されたプログラムルーチンが実行される機密デ
ータ処理のために構成されたデータ処理手段を含む。このデータ処理手段は、デ
ータバス手段を介して当該データ記憶手段に接続される。このデータバス手段は
、アドレス及びデータバスと、バスドライバ手段と、当該データ記憶手段のため
の読出及び書込増幅器とを含む。かかるアドレス及びデータバスは、Ｎ本の並列
データリード線を有するものであり、伝送動作中これらを介して多数のＮビット
のデータを並列に即ち同時に伝送することができる。
、且つプログラム記憶手段に記憶されたプログラムルーチンが実行される機密デ
ータ処理のために構成されたデータ処理手段を含む。このデータ処理手段は、デ
ータバス手段を介して当該データ記憶手段に接続される。このデータバス手段は
、アドレス及びデータバスと、バスドライバ手段と、当該データ記憶手段のため
の読出及び書込増幅器とを含む。かかるアドレス及びデータバスは、Ｎ本の並列
データリード線を有するものであり、伝送動作中これらを介して多数のＮビット
のデータを並列に即ち同時に伝送することができる。
【０００４】 また、この既知のデータキャリア装置は、当該データキャリアに対してはもち
ろん、この場合には当該データバス手段に対しても電力供給をなすよう構成され
た電源手段も含む。
ろん、この場合には当該データバス手段に対しても電力供給をなすよう構成され
た電源手段も含む。
【０００５】 このデータキャリア装置のデータ処理手段は、受信したキーデータを当該デー
タ記憶手段に記憶されたキーデータと比較して、一致する場合には当該データキ
ャリア装置のデータ記憶手段に記憶された機密データを出力するように構成され
る。
タ記憶手段に記憶されたキーデータと比較して、一致する場合には当該データキ
ャリア装置のデータ記憶手段に記憶された機密データを出力するように構成され
る。
【０００６】 この既知ののデータキャリア装置を使用することを許可されておらず当該デー
タ記憶手段に記憶された当該キーデータを知らない者が、当該データキャリア装
置に当該機密データを出力させるべく、このキーデータを取り出そうとしたこと
がある。この既知のデータキャリア装置は集積回路として構築されているので、
このように未許可の者は、その接点において測定可能な集積回路の電力消費量の
分析によって、当該データ記憶手段に記憶されたキーデータを取り出そうとした
のである。
タ記憶手段に記憶された当該キーデータを知らない者が、当該データキャリア装
置に当該機密データを出力させるべく、このキーデータを取り出そうとしたこと
がある。この既知のデータキャリア装置は集積回路として構築されているので、
このように未許可の者は、その接点において測定可能な集積回路の電力消費量の
分析によって、当該データ記憶手段に記憶されたキーデータを取り出そうとした
のである。
【０００７】 電力消費量、特に当該データバス手段による電流の引出しすなわち消費は、当
該処理手段において実行される当該プログラムルーチンに依存するものであり、
このルーチンは例えば、当該データ記憶手段に対する種々の読出動作又は書込動
作を含むことが可能であり、その間に、当該データバス手段の当該読出及び書込
増幅器が、当該データ記憶手段に比較的大量の電流を引き出すのである。当該デ
ータ記憶手段に記憶された正しいキーデータを判定するべく多数の実行可能なキ
ーデータを出力している最中に当該データキャリア装置によって引き出される当
該電流の、未許可の者による解析を阻止するために、当該既知のデータキャリア
装置では、「対称的な」プログラムルーチンが使用される。「対称的な」プログ
ラムルーチンの場合、当該データキャリア装置の転送手段による電流の引き出し
に関して比較可能なそのプログラムルーチンの部分は、当該処理手段におけるキ
ーデータの比較が一致を見るか否かに関わらず実行される。
該処理手段において実行される当該プログラムルーチンに依存するものであり、
このルーチンは例えば、当該データ記憶手段に対する種々の読出動作又は書込動
作を含むことが可能であり、その間に、当該データバス手段の当該読出及び書込
増幅器が、当該データ記憶手段に比較的大量の電流を引き出すのである。当該デ
ータ記憶手段に記憶された正しいキーデータを判定するべく多数の実行可能なキ
ーデータを出力している最中に当該データキャリア装置によって引き出される当
該電流の、未許可の者による解析を阻止するために、当該既知のデータキャリア
装置では、「対称的な」プログラムルーチンが使用される。「対称的な」プログ
ラムルーチンの場合、当該データキャリア装置の転送手段による電流の引き出し
に関して比較可能なそのプログラムルーチンの部分は、当該処理手段におけるキ
ーデータの比較が一致を見るか否かに関わらず実行される。
【０００８】 しかしながら、この既知のデータキャリア装置において、当該データバスを介
して、当該データ記憶手段に記憶されたキーデータの伝送中にそのデータバス手
段によって引き出される電流は、当該キーデータに依存するものであり、当該デ
ータ記憶手段に記憶されたキーデータを、伝送動作の間に当該データキャリア装
置によって引き出される電流の分析によって取り出すことができることが分かっ
た。したがって、当該既知のデータキャリア装置のデータ記憶手段に記憶された
機密データは、もはや安全ではないのである。
して、当該データ記憶手段に記憶されたキーデータの伝送中にそのデータバス手
段によって引き出される電流は、当該キーデータに依存するものであり、当該デ
ータ記憶手段に記憶されたキーデータを、伝送動作の間に当該データキャリア装
置によって引き出される電流の分析によって取り出すことができることが分かっ
た。したがって、当該既知のデータキャリア装置のデータ記憶手段に記憶された
機密データは、もはや安全ではないのである。
【０００９】
本発明の目的は、上述の問題を排除して、最初の段落で述べたような種類のも
のであってそれを改良したデータキャリア装置を提供することである。
のであってそれを改良したデータキャリア装置を提供することである。
【００１０】
この最初の段落で書かれたような種類のデータキャリア装置の場合、この目的
は、次のような本発明によって達成される。すなわち、キーデータを含む伝送デ
ータは、前記データ記憶手段に記憶可能であり、前記データバス手段は、Ｎビッ
トの伝送データを各伝送動作において伝送するよう構成され、前記伝送データは
、前記キーデータに依存しない値“１”の同じ個数Ｍのビットを常に含み、前記
データバス手段の電力消費は、前記キーデータに依存せず、前記データバス手段
は、伝送動作の後に、前記伝送データの総数Ｎ個の伝送ビットから前記キーデー
タを構成するＫ個のビットを選択するよう構成される選択手段を含む、ことを特
徴としている。
は、次のような本発明によって達成される。すなわち、キーデータを含む伝送デ
ータは、前記データ記憶手段に記憶可能であり、前記データバス手段は、Ｎビッ
トの伝送データを各伝送動作において伝送するよう構成され、前記伝送データは
、前記キーデータに依存しない値“１”の同じ個数Ｍのビットを常に含み、前記
データバス手段の電力消費は、前記キーデータに依存せず、前記データバス手段
は、伝送動作の後に、前記伝送データの総数Ｎ個の伝送ビットから前記キーデー
タを構成するＫ個のビットを選択するよう構成される選択手段を含む、ことを特
徴としている。
【００１１】 キーデータのような機密データを含み当該データ記憶手段に記憶される伝送デ
ータは、当該データバスを介し当該伝送手段によって当該処理手段に伝送される
。このような伝送データは、所与の常に同じ個数のＭ個の値“１”のビットを含
むことを特徴としている。当該データ記憶手段からのデータの読み出しのため及
び当該データバスを介するデータの伝送のために当該データバス手段によって消
費される電流は、値“１”のビットの個数に依存するので、当該データキャリア
装置によって消費される電流は、任意のキーデータを含みうる伝送データに関す
る当該データバスを介する伝送中、常に同じであることになる。従って、当該デ
ータ記憶手段に記憶された機密データを、当該データキャリア装置によって消費
される電流の分析によって取り出すことができず、もって当該データキャリア装
置における機密データは、特に安全である。
ータは、当該データバスを介し当該伝送手段によって当該処理手段に伝送される
。このような伝送データは、所与の常に同じ個数のＭ個の値“１”のビットを含
むことを特徴としている。当該データ記憶手段からのデータの読み出しのため及
び当該データバスを介するデータの伝送のために当該データバス手段によって消
費される電流は、値“１”のビットの個数に依存するので、当該データキャリア
装置によって消費される電流は、任意のキーデータを含みうる伝送データに関す
る当該データバスを介する伝送中、常に同じであることになる。従って、当該デ
ータ記憶手段に記憶された機密データを、当該データキャリア装置によって消費
される電流の分析によって取り出すことができず、もって当該データキャリア装
置における機密データは、特に安全である。
【００１２】 請求項２に開示されたステップは、請求項１に開示されたようなデータキャリ
ア装置に好適に採用されることが分かった。これにより、キーデータのように当
該処理手段において処理される任意の機密データは、機密データを取り出すため
の当該データキャリア装置によって消費される電流の分析が成功することを予め
排除しつつ、当該データバスを介し当該データ処理手段により当該データ記憶手
段又は別の処理手段に伝送されるよう、当該挿入手段によって伝送データに挿入
されることが可能である、という利点を奏する。
ア装置に好適に採用されることが分かった。これにより、キーデータのように当
該処理手段において処理される任意の機密データは、機密データを取り出すため
の当該データキャリア装置によって消費される電流の分析が成功することを予め
排除しつつ、当該データバスを介し当該データ処理手段により当該データ記憶手
段又は別の処理手段に伝送されるよう、当該挿入手段によって伝送データに挿入
されることが可能である、という利点を奏する。
【００１３】 請求項３に開示されたステップは、請求項１に開示されたデータキャリア装置
に好適に採用されることが分かった。これにより、例えばキーデータのような当
該データバスを介して伝送されるべき特に多数の機密データが、各伝送動作にお
いて伝送可能となり、当該伝送データの同じＭ個のビットが常に値“１”を有す
るものの当該機密データのＫビットは任意の値を持つ、という利点を奏する。
に好適に採用されることが分かった。これにより、例えばキーデータのような当
該データバスを介して伝送されるべき特に多数の機密データが、各伝送動作にお
いて伝送可能となり、当該伝送データの同じＭ個のビットが常に値“１”を有す
るものの当該機密データのＫビットは任意の値を持つ、という利点を奏する。
【００１４】 請求項４に開示されたステップは、請求項３に説明されたようなデータキャリ
ア装置に好適に採用されることが分かった。これにより、当該選択手段が、極め
て簡単な構造を有することが可能であり、当該データバスも、２本の並列データ
リード線によって形成され得る、という利点を奏する。
ア装置に好適に採用されることが分かった。これにより、当該選択手段が、極め
て簡単な構造を有することが可能であり、当該データバスも、２本の並列データ
リード線によって形成され得る、という利点を奏する。
【００１５】 なお、当該データキャリア装置によって消費される電流、とりわけ当該データ
バス手段によって消費される電流も、先行する伝送動作の間にデータバスを介し
て何のデータが伝送されたのかに依存する。先行する伝送動作の間に当該データ
リード線を介して伝送されるビットの値“１”を表す所定の電位に帯電され後続
の伝送動作において再びこの電位を有するべきものとされるデータバスのデータ
リード線の場合、当該データバス手段は、実際上何ら電流を使わない。しかしな
がら、データリード線の電位が後続の伝送動作において帯電されなければならな
いときには、当該データバス手段は、この目的のために電流を使うことになる。
このデータ伝送の間に伝送された機密データは、先行する伝送動作の間に当該デ
ータバスを介して伝送されたデータに関する知識に基づいて、次のデータ伝送の
間に当該データ手段によって使われる電流の補足的な分析によって取り出されう
る。
バス手段によって消費される電流も、先行する伝送動作の間にデータバスを介し
て何のデータが伝送されたのかに依存する。先行する伝送動作の間に当該データ
リード線を介して伝送されるビットの値“１”を表す所定の電位に帯電され後続
の伝送動作において再びこの電位を有するべきものとされるデータバスのデータ
リード線の場合、当該データバス手段は、実際上何ら電流を使わない。しかしな
がら、データリード線の電位が後続の伝送動作において帯電されなければならな
いときには、当該データバス手段は、この目的のために電流を使うことになる。
このデータ伝送の間に伝送された機密データは、先行する伝送動作の間に当該デ
ータバスを介して伝送されたデータに関する知識に基づいて、次のデータ伝送の
間に当該データ手段によって使われる電流の補足的な分析によって取り出されう
る。
【００１６】 請求項５に開示されたステップは、請求項１に記述されたようなデータキャリ
ア装置に好適に採用されることが分かった。これにより、機密データの伝送の間
に当該データバス手段によって消費される電流が、当該データバスを介して最後
に伝送されたデータに依存しない、という利点を奏する。
ア装置に好適に採用されることが分かった。これにより、機密データの伝送の間
に当該データバス手段によって消費される電流が、当該データバスを介して最後
に伝送されたデータに依存しない、という利点を奏する。
【００１７】 請求項６に開示されたステップは、請求項１に記述されたようなデータキャリ
ア装置に好適に採用されることも判明した。これにより、送信器及び受信器との
非接触的な通信をなすためのスマートカードの場合には、当該スマートカードに
記憶された機密データは極めて安全である、という利点が達成される。
ア装置に好適に採用されることも判明した。これにより、送信器及び受信器との
非接触的な通信をなすためのスマートカードの場合には、当該スマートカードに
記憶された機密データは極めて安全である、という利点が達成される。
【００１８】 請求項７に開示されたステップは、請求項１に記述されたようなデータキャリ
ア装置に好適に採用されることも分かった。これにより、書込装置及び読出装置
と接触型の通信をなすためのスマートカードの場合には、当該スマートカードに
記憶された機密データの確かな安全を達成することとなる。
ア装置に好適に採用されることも分かった。これにより、書込装置及び読出装置
と接触型の通信をなすためのスマートカードの場合には、当該スマートカードに
記憶された機密データの確かな安全を達成することとなる。
【００１９】
以下、本発明を図面で示される実施例に基づいて詳細に説明するが、本発明は
これらに限定されないことに留意すべきである。
これらに限定されないことに留意すべきである。
【００２０】 図１は、接点フィールド２と集積回路によって形成されるデータキャリア３と
を含むスマートカード１を示している。このスマートカード１は、当該スマート
カード１のユーザーが機密データにアクセスすることを許可するキーデータＳＤ
の伝送データＵＤ−ＳＤを記憶する。接点フィールド２は、接点パッド４，５，
６，７，８，９，１０及び１１を含み、これらは、データキャリア装置３と接続
される。データキャリア装置３は、接点フィールド２に対応する接点フィールド
を含む書込／読出装置（図１には示されず）と接点フィールド２を介して交信す
るよう構成される。
を含むスマートカード１を示している。このスマートカード１は、当該スマート
カード１のユーザーが機密データにアクセスすることを許可するキーデータＳＤ
の伝送データＵＤ−ＳＤを記憶する。接点フィールド２は、接点パッド４，５，
６，７，８，９，１０及び１１を含み、これらは、データキャリア装置３と接続
される。データキャリア装置３は、接点フィールド２に対応する接点フィールド
を含む書込／読出装置（図１には示されず）と接点フィールド２を介して交信す
るよう構成される。
【００２１】 書込／読出装置は、接点フィールド２の接点パッドを介して、データ装置３の
電源端子Ｅに動作電圧ＵＢを供給することが可能なものであり、前記電源端子Ｅ
は、当該データキャリア装置３のための電源手段を構成する。書込／読出装置は
、接点フィールド２の別の接点パッドを介して、データキャリア装置３にシステ
ムクロックＣＬＫを供給することが可能である。データキャリア装置３は、受信
データＥＤが供給されることが可能であり、接点フィールド２のまた別の接点パ
ッドを介して、処理されたデータを出力データＡＤとして書込／読出装置に出力
するができる。
電源端子Ｅに動作電圧ＵＢを供給することが可能なものであり、前記電源端子Ｅ
は、当該データキャリア装置３のための電源手段を構成する。書込／読出装置は
、接点フィールド２の別の接点パッドを介して、データキャリア装置３にシステ
ムクロックＣＬＫを供給することが可能である。データキャリア装置３は、受信
データＥＤが供給されることが可能であり、接点フィールド２のまた別の接点パ
ッドを介して、処理されたデータを出力データＡＤとして書込／読出装置に出力
するができる。
【００２２】 データキャリア装置３は、プログラム記憶手段１２と、データ記憶手段１３と
、処理手段１４とを有し、これらは通信用のデータバス手段１５に接続される。
データバス手段１５は、Ｎ＝８本の並列データリード線を備えたデータバス１６
を含んでおり、かかるリード線を介してＮ＝８ビットのデータを、それぞれの伝
送動作の間において並列に、即ち同時に伝送することができる。更に、アドレス
を構成するデータも、データバス１６を介して伝送可能であり、ここでのデータ
は、例えば、そのデータをデータ記憶手段１３に記憶しようとしたり、データ記
憶手段１３から読み出そうとするデータ記憶手段１３における記憶アドレスを示
すものである。
、処理手段１４とを有し、これらは通信用のデータバス手段１５に接続される。
データバス手段１５は、Ｎ＝８本の並列データリード線を備えたデータバス１６
を含んでおり、かかるリード線を介してＮ＝８ビットのデータを、それぞれの伝
送動作の間において並列に、即ち同時に伝送することができる。更に、アドレス
を構成するデータも、データバス１６を介して伝送可能であり、ここでのデータ
は、例えば、そのデータをデータ記憶手段１３に記憶しようとしたり、データ記
憶手段１３から読み出そうとするデータ記憶手段１３における記憶アドレスを示
すものである。
【００２３】 プログラム記憶手段１２は、いわゆるＲＯＭ（読出専用メモリ）によって形成
され、プログラムルーチンを構成するデータが記憶されるプログラム記憶段１７
を含んでおり、このルーチンは、動作電圧ＵＢ及びシステムクロックＣＬＫが存
在する状態で、処理手段１４において実行される。プログラム記憶手段１２はま
た、プログラム記憶段１７の記憶位置を解読指定して、プログラムルーチンを構
成するデータをプログラム記憶段１７から読み出すように構成された読出増幅器
１８をも有する。
され、プログラムルーチンを構成するデータが記憶されるプログラム記憶段１７
を含んでおり、このルーチンは、動作電圧ＵＢ及びシステムクロックＣＬＫが存
在する状態で、処理手段１４において実行される。プログラム記憶手段１２はま
た、プログラム記憶段１７の記憶位置を解読指定して、プログラムルーチンを構
成するデータをプログラム記憶段１７から読み出すように構成された読出増幅器
１８をも有する。
【００２４】 データ記憶手段１３は、いわゆるＥＥＰＲＯＭ（電気的に消去可能且つプログ
ラム可能な読出専用メモリ）によって形成され、例えばキーデータＳＤのような
機密データが、後に詳細に説明されるように記憶され得るデータ記憶段１９を含
む。データ記憶手段１３はまた、データ記憶段１９の記憶位置を解読指定して、
データ記憶段１９からデータを読み出したりデータ記憶段１９にデータを記憶す
るように構成された書込／読出増幅器２０も有する。 処理手段１４は、例えばキーデータＳＤのようなデータを処理するよう構成され
る。このため、処理手段１４は、プロセッサ２１及び双対プロセッサ（co-proce
ssor）２２を含んでいる。プロセッサ２１は、プロセッサ演算段２３を有し、双
対プロセッサ２２は、双対プロセッサ演算段２４を有する。プログラム記憶手段
１３から読み出されるプログラムルーチンは、データを処理するためにプロセッ
サ演算段２３において実行され、双対プロセッサ演算段２４には、ハードウェア
回路によって指定され、特に、後に詳細に説明されるように双対プロセッサ演算
段２４に供給されるキーデータにより改変されうるプログラムルーチンが実行さ
れる。
ラム可能な読出専用メモリ）によって形成され、例えばキーデータＳＤのような
機密データが、後に詳細に説明されるように記憶され得るデータ記憶段１９を含
む。データ記憶手段１３はまた、データ記憶段１９の記憶位置を解読指定して、
データ記憶段１９からデータを読み出したりデータ記憶段１９にデータを記憶す
るように構成された書込／読出増幅器２０も有する。 処理手段１４は、例えばキーデータＳＤのようなデータを処理するよう構成され
る。このため、処理手段１４は、プロセッサ２１及び双対プロセッサ（co-proce
ssor）２２を含んでいる。プロセッサ２１は、プロセッサ演算段２３を有し、双
対プロセッサ２２は、双対プロセッサ演算段２４を有する。プログラム記憶手段
１３から読み出されるプログラムルーチンは、データを処理するためにプロセッ
サ演算段２３において実行され、双対プロセッサ演算段２４には、ハードウェア
回路によって指定され、特に、後に詳細に説明されるように双対プロセッサ演算
段２４に供給されるキーデータにより改変されうるプログラムルーチンが実行さ
れる。
【００２５】 スマートカード１が、その接点フィールド２を介して書込／読出装置に接続さ
れると、動作電圧ＵＢ＝５Ｖは、当該接点フィールド２を介してプログラム記憶
手段１２、データ記憶手段１３及び処理手段１４に印加可能となる。更に、この
場合には、システムクロックＣＬＫ＝５ＭＨｚが、接点フィールド２を介して、
処理手段１４に供給されることも可能であり、このシステムクロックは、プロセ
ッサ演算段２３及び双対プロセッサ演算段２４における当該プログラムルーチン
の実行速度を規定する。書込／読出装置と交信又は通信している間、受信データ
ＥＤは、当該接点フィールド２の接点パッドを介して当該プロセッサ２１に供給
可能であり、プロセッサ２１は、接点フィールド２の接点パッドを介して出力デ
ータＡＤを当該書込／読出装置に送ることが可能である。
れると、動作電圧ＵＢ＝５Ｖは、当該接点フィールド２を介してプログラム記憶
手段１２、データ記憶手段１３及び処理手段１４に印加可能となる。更に、この
場合には、システムクロックＣＬＫ＝５ＭＨｚが、接点フィールド２を介して、
処理手段１４に供給されることも可能であり、このシステムクロックは、プロセ
ッサ演算段２３及び双対プロセッサ演算段２４における当該プログラムルーチン
の実行速度を規定する。書込／読出装置と交信又は通信している間、受信データ
ＥＤは、当該接点フィールド２の接点パッドを介して当該プロセッサ２１に供給
可能であり、プロセッサ２１は、接点フィールド２の接点パッドを介して出力デ
ータＡＤを当該書込／読出装置に送ることが可能である。
【００２６】 プロセッサ２１は、データバス１６のデータリード線に接続される第１のバス
ドライバ手段２５を含む。この第１のバスライバ手段２５は、Ｎ＝８ビットを並
列に伝送すべく、各々のデータ伝送動作につき、Ｎ＝８本のデータリード線のそ
れぞれのものを電位Ｐ１にまで帯電させ、データバス１６のＮ＝８本のその他の
データリード線を電位Ｐ２にまで帯電させるように構成される。例えば、Ｎ＝８
ビットによって構成され、バイナリー形式ではビット列“００００ ００１０”
に対応する値“２”を有するバイトを、１つのデータ伝送動作においてプロセッ
サ２１からデータ記憶手段１３に伝送するために、第１のバスドライバ手段２５
は、バスドライバ手段として周知であるように、Ｎ＝８本のデータリード線の第
２のデータリード線をビット“１”を示す電位Ｐ１にまで帯電させ、その残りの
７本のデータリード線をビット“０”を示す電位Ｐ２にまで帯電させるように構
成されるのである。
ドライバ手段２５を含む。この第１のバスライバ手段２５は、Ｎ＝８ビットを並
列に伝送すべく、各々のデータ伝送動作につき、Ｎ＝８本のデータリード線のそ
れぞれのものを電位Ｐ１にまで帯電させ、データバス１６のＮ＝８本のその他の
データリード線を電位Ｐ２にまで帯電させるように構成される。例えば、Ｎ＝８
ビットによって構成され、バイナリー形式ではビット列“００００ ００１０”
に対応する値“２”を有するバイトを、１つのデータ伝送動作においてプロセッ
サ２１からデータ記憶手段１３に伝送するために、第１のバスドライバ手段２５
は、バスドライバ手段として周知であるように、Ｎ＝８本のデータリード線の第
２のデータリード線をビット“１”を示す電位Ｐ１にまで帯電させ、その残りの
７本のデータリード線をビット“０”を示す電位Ｐ２にまで帯電させるように構
成されるのである。
【００２７】 なお、伝送動作の間、バスドライバ手段の電力消費量ひいてはデータバス手段
の電力消費量は、当該Ｎ＝８本のデータリード線のうち何本が当該電位Ｐ１にま
で帯電され、当該Ｎ＝８本のデータリード線のうち何本が当該電位Ｐ２にまで帯
電されるかによるものである。例えば、電位Ｐ１が５Ｖに一致し、電位Ｐ２が０
Ｖに一致し、１本のみのデータリード線を上述の例のように電位Ｐ１にまで帯電
しなければならない場合、この伝送動作の間、当該データバス手段の電力消費量
は、当該Ｎ＝８本のデータリード線のうちの数本を５Ｖの電位Ｐ１にまで帯電し
なければならない場合よりも少なくなる。
の電力消費量は、当該Ｎ＝８本のデータリード線のうち何本が当該電位Ｐ１にま
で帯電され、当該Ｎ＝８本のデータリード線のうち何本が当該電位Ｐ２にまで帯
電されるかによるものである。例えば、電位Ｐ１が５Ｖに一致し、電位Ｐ２が０
Ｖに一致し、１本のみのデータリード線を上述の例のように電位Ｐ１にまで帯電
しなければならない場合、この伝送動作の間、当該データバス手段の電力消費量
は、当該Ｎ＝８本のデータリード線のうちの数本を５Ｖの電位Ｐ１にまで帯電し
なければならない場合よりも少なくなる。
【００２８】 また、伝送動作の間、バスドライバ手段の電力消費量、ひいてはデータバス手
段の電力消費量は、先行する伝送動作の間にそれらのデータリード線を介してど
のデータが伝送されたのかにもよる。例えば、当該データバスのうちあるデータ
リード線が、先行する伝送動作の間に０Ｖの電位Ｐ２にまで帯電又は放電され次
の伝送動作のために０Ｖの電位Ｐ２を再び有する必要がある場合、当該バスドラ
イバ手段は、実際には電力又は電流を使わないことになる。このデータリード線
の電位が次の伝送動作のために変化して、それが５Ｖの電位Ｐ１にまで帯電しな
ければならない場合、当該バスドライバ手段は、この目的のために、電力又は電
流を使うことになるのである。
段の電力消費量は、先行する伝送動作の間にそれらのデータリード線を介してど
のデータが伝送されたのかにもよる。例えば、当該データバスのうちあるデータ
リード線が、先行する伝送動作の間に０Ｖの電位Ｐ２にまで帯電又は放電され次
の伝送動作のために０Ｖの電位Ｐ２を再び有する必要がある場合、当該バスドラ
イバ手段は、実際には電力又は電流を使わないことになる。このデータリード線
の電位が次の伝送動作のために変化して、それが５Ｖの電位Ｐ１にまで帯電しな
ければならない場合、当該バスドライバ手段は、この目的のために、電力又は電
流を使うことになるのである。
【００２９】 データバス手段１５の第１のバスドライバ手段２５は、伝送データＵＤの伝送
に先立ってデータバス１６のＮ＝８本のデータリード線を一定の電位Ｐ３にまで
帯電又は放電する第１のデータバス電位手段２６を有するのが好ましい。第１の
データバス電位手段２６は、データバス１６の当該Ｎ＝８本のデータリード線を
電位Ｐ３＝Ｐ２＝０Ｖに放電させるよう構成される。これにより、機密データを
伝送している間のデータバス手段１５の電力消費量又はデータバス手段１５によ
って引き出される電流が、具体例に基づいて後に詳細に説明されるように、当該
データバス１６による先行の伝送動作に依存しない、という利点を奏するのであ
る。
に先立ってデータバス１６のＮ＝８本のデータリード線を一定の電位Ｐ３にまで
帯電又は放電する第１のデータバス電位手段２６を有するのが好ましい。第１の
データバス電位手段２６は、データバス１６の当該Ｎ＝８本のデータリード線を
電位Ｐ３＝Ｐ２＝０Ｖに放電させるよう構成される。これにより、機密データを
伝送している間のデータバス手段１５の電力消費量又はデータバス手段１５によ
って引き出される電流が、具体例に基づいて後に詳細に説明されるように、当該
データバス１６による先行の伝送動作に依存しない、という利点を奏するのであ
る。
【００３０】 データがデータバス１６のデータリード線を介してプロセッサ２１に伝送され
る伝送動作の場合、第１のバスドライバ手段２５は、バスドライバ手段として周
知の如く、個々のデータリード線の電位Ｐ１及びＰ２を検出し、受信したデータ
を出力するようにも構成される。
る伝送動作の場合、第１のバスドライバ手段２５は、バスドライバ手段として周
知の如く、個々のデータリード線の電位Ｐ１及びＰ２を検出し、受信したデータ
を出力するようにも構成される。
【００３１】 双対プロセッサ２２は、プロセッサ２１の関連する第１のデータバス電位手段
２６を備えた第１のバスドライバ手段２５に関して説明したものに対応する動作
を有する第２のデータバス電位手段２８を備えた第２のバスドライバ手段２７を
含む。プログラム記憶手段１２の読出増幅器１８及びデータ記憶手段１３の書込
／読出増幅器２０の動作も、プロセッサ２１の第１のバスドライバ手段２５に関
して説明されたものに相当するが、これらは、データバス電位手段を含まない。
２６を備えた第１のバスドライバ手段２５に関して説明したものに対応する動作
を有する第２のデータバス電位手段２８を備えた第２のバスドライバ手段２７を
含む。プログラム記憶手段１２の読出増幅器１８及びデータ記憶手段１３の書込
／読出増幅器２０の動作も、プロセッサ２１の第１のバスドライバ手段２５に関
して説明されたものに相当するが、これらは、データバス電位手段を含まない。
【００３２】 データバス１６、読出増幅器１８、書込／読出増幅器２０、第１のバスドライ
バ手段２５及び第２のバスドライバ手段２７は、データバス手段１５に含まれ、
プログラム記憶手段１２と、データ記憶手段１３と、プロセッサ２１と、双対プ
ロセッサ２２との間でデータを伝送するよう構成される。
バ手段２５及び第２のバスドライバ手段２７は、データバス手段１５に含まれ、
プログラム記憶手段１２と、データ記憶手段１３と、プロセッサ２１と、双対プ
ロセッサ２２との間でデータを伝送するよう構成される。
【００３３】 プロセッサ２１は、第１の選択手段２９を有しており、かかる手段もデータバ
ス手段１５の中に含まれ、第１のバスドライバ手段２５とプロセッサ演算段２３
とに接続される。第１の選択手段２９は、伝送動作の後、当該伝送データＵＤの
総数Ｎ＝８個の伝送ビットからＫ個のビットを選択するよう構成される。この選
択されたＫ個のビットは、伝送されるべき実際の情報を含み、例えば機密キーデ
ータを形成する。第１の選択手段２９は、各伝送動作中に伝送された伝送データ
ＵＤ−ＳＤの総数Ｎ＝８個のビットから、キーデータＳＤを構成するＫ＝Ｎ／２
＝８／２＝４個のビットを選択するよう構成される。この伝送データＵＤ−ＳＤ
は、値“１”を有するＭ＝Ｎ／２＝４個のビットを含んでおり、その個数が常に
同じで当該キーデータＳＤに依存しない。
ス手段１５の中に含まれ、第１のバスドライバ手段２５とプロセッサ演算段２３
とに接続される。第１の選択手段２９は、伝送動作の後、当該伝送データＵＤの
総数Ｎ＝８個の伝送ビットからＫ個のビットを選択するよう構成される。この選
択されたＫ個のビットは、伝送されるべき実際の情報を含み、例えば機密キーデ
ータを形成する。第１の選択手段２９は、各伝送動作中に伝送された伝送データ
ＵＤ−ＳＤの総数Ｎ＝８個のビットから、キーデータＳＤを構成するＫ＝Ｎ／２
＝８／２＝４個のビットを選択するよう構成される。この伝送データＵＤ−ＳＤ
は、値“１”を有するＭ＝Ｎ／２＝４個のビットを含んでおり、その個数が常に
同じで当該キーデータＳＤに依存しない。
【００３４】 これにより、データバス１６のうち常に同じ本数であるＭ＝４本のデータリー
ド線が、電位Ｐ１にまで帯電され、その他のＮ−Ｍ＝４本のデータリード線が、
電位Ｐ２にまで帯電されなければならないので、データバス手段１５は、例えば
キーデータＳＤの如き伝送データＵＤに含まれる伝送データとは無関係の電力消
費を呈する、という利点を奏する。各伝送動作において伝送される伝送データＵ
ＤのＮ＝８個のビットは、Ｋ＝４個のビットを形成するので、データを構成する
非常に多くのビットが、後に詳細に説明されるように、各伝送動作において伝送
される、という利点もある。
ド線が、電位Ｐ１にまで帯電され、その他のＮ−Ｍ＝４本のデータリード線が、
電位Ｐ２にまで帯電されなければならないので、データバス手段１５は、例えば
キーデータＳＤの如き伝送データＵＤに含まれる伝送データとは無関係の電力消
費を呈する、という利点を奏する。各伝送動作において伝送される伝送データＵ
ＤのＮ＝８個のビットは、Ｋ＝４個のビットを形成するので、データを構成する
非常に多くのビットが、後に詳細に説明されるように、各伝送動作において伝送
される、という利点もある。
【００３５】 第１の選択手段２９は、伝送動作中に受信された伝送データＵＤの１つおきの
ビットを選択するよう構成されており、第１の選択手段２９によって選択されな
い伝送データＵＤの各ビットは、第１の選択手段２９によって選択されたビット
に対して常に反転した値を有するものである。これについては、具体例に基づい
て後に詳細に説明する。
ビットを選択するよう構成されており、第１の選択手段２９によって選択されな
い伝送データＵＤの各ビットは、第１の選択手段２９によって選択されたビット
に対して常に反転した値を有するものである。これについては、具体例に基づい
て後に詳細に説明する。
【００３６】 プロセッサ２１はまた、第１の挿入手段３０を有しており、かかる手段も、デ
ータバス手段１５の中に含まれ、第１のバスドライバ手段２５とプロセッサ演算
段２３とに接続される。第１の挿入手段３０は、Ｎ＝８ビットのうちのＭ＝４が
値１を有するようなＮ＝８個のビットを有する伝送データＵＤを得るべく、キー
データＳＤを形成するＫ＝４個のビットにＬ＝Ｎ−Ｋ＝８−４＝４個のビットを
挿入するよう構成される。第１の挿入手段３０は、データを形成するＫ＝４個の
ビットのうちの２つの間にＬ＝４個のビットの１つをそれぞれ挿入するよう構成
されるものであり、Ｌ＝４個のビットに対しては、後に具体例に基づいて詳細に
説明されるように、Ｋ＝４個のビットの反転した値がそれぞれ挿入されることに
なる。
ータバス手段１５の中に含まれ、第１のバスドライバ手段２５とプロセッサ演算
段２３とに接続される。第１の挿入手段３０は、Ｎ＝８ビットのうちのＭ＝４が
値１を有するようなＮ＝８個のビットを有する伝送データＵＤを得るべく、キー
データＳＤを形成するＫ＝４個のビットにＬ＝Ｎ−Ｋ＝８−４＝４個のビットを
挿入するよう構成される。第１の挿入手段３０は、データを形成するＫ＝４個の
ビットのうちの２つの間にＬ＝４個のビットの１つをそれぞれ挿入するよう構成
されるものであり、Ｌ＝４個のビットに対しては、後に具体例に基づいて詳細に
説明されるように、Ｋ＝４個のビットの反転した値がそれぞれ挿入されることに
なる。
【００３７】 これにより、バスドライバ手段２５の電力消費（量）が、後に詳細に説明され
るように、処理された機密データに依存しない状態で、例えばキーデータＳＤの
ようなプロセッサ２１によって処理される機密データを、例えばキーデータＳＤ
の伝送データＵＢ−ＳＤのような伝送データＵＢとして伝送することができる、
という利点を奏する。
るように、処理された機密データに依存しない状態で、例えばキーデータＳＤの
ようなプロセッサ２１によって処理される機密データを、例えばキーデータＳＤ
の伝送データＵＢ−ＳＤのような伝送データＵＢとして伝送することができる、
という利点を奏する。
【００３８】 双対プロセッサ２２は、第２の選択手段３１と、第２の挿入手段３２とを有し
ており、かかる第２の手段３１の動作は、プロセッサ２１の第１の選択手段２９
に関して説明された動作と一致するものであり、かかる第２の手段３２の動作は
、プロセッサ２１の第１の挿入手段３０に関して説明された動作と一致する。
ており、かかる第２の手段３１の動作は、プロセッサ２１の第１の選択手段２９
に関して説明された動作と一致するものであり、かかる第２の手段３２の動作は
、プロセッサ２１の第１の挿入手段３０に関して説明された動作と一致する。
【００３９】 以下、このスマートカード１の動作を、具体例に基づき図２に示される伝送テ
ーブル３３を参照して、詳細に説明する。伝送テーブル３３は、伝送データＵＢ
のＮ＝８個のビットと、当該伝送データＵＢの中に含まれるものでもあるＫ＝４
個のビットとに係るビットシーケンスを含んでいる。伝送テーブル３３の最後の
列は、その関連する行の当該ビットシーケンスにおいて値１を有するＭ個のビッ
トを示している。伝送データＵＤのビットシーケンスは、伝送データＵＤの中に
含まれたデータとは独立した値１のＭ＝４個のビットを有する。
ーブル３３を参照して、詳細に説明する。伝送テーブル３３は、伝送データＵＢ
のＮ＝８個のビットと、当該伝送データＵＢの中に含まれるものでもあるＫ＝４
個のビットとに係るビットシーケンスを含んでいる。伝送テーブル３３の最後の
列は、その関連する行の当該ビットシーケンスにおいて値１を有するＭ個のビッ
トを示している。伝送データＵＤのビットシーケンスは、伝送データＵＤの中に
含まれたデータとは独立した値１のＭ＝４個のビットを有する。
【００４０】 伝送テーブル３３の第２の行は、データ記憶手段１３のデータ記憶段１９に記
憶され伝送テーブル３３の第３の行に示されるキーデータＳＤを含む伝送データ
ＵＤ−ＳＤのビットシーケンスを含む。データ記憶段１９に記憶されたキーデー
タＳＤは、書込／読出装置に記憶された機密データにアクセスすることの当該ス
マートカード１のユーザーへの許可を示すものである。例えば、当該スマートカ
ードのユーザーは、データ記憶段１９に記憶されたキーデータＳＤ＝“１０１０
”によって、書込／読出装置に記憶された機密保護レベル“３”の機密データを
見ることを許可され得る。しかしながら、その記憶段が当該キーデータＳＤ＝“
１１００”を記憶する別のスマートカードのユーザーは、書込／読出装置に記憶
された機密保護レベル“１”の機密データを見ることを許可され得る。従って、
当該記憶段１９に記憶されたキーデータＳＤは、極秘であることになる。
憶され伝送テーブル３３の第３の行に示されるキーデータＳＤを含む伝送データ
ＵＤ−ＳＤのビットシーケンスを含む。データ記憶段１９に記憶されたキーデー
タＳＤは、書込／読出装置に記憶された機密データにアクセスすることの当該ス
マートカード１のユーザーへの許可を示すものである。例えば、当該スマートカ
ードのユーザーは、データ記憶段１９に記憶されたキーデータＳＤ＝“１０１０
”によって、書込／読出装置に記憶された機密保護レベル“３”の機密データを
見ることを許可され得る。しかしながら、その記憶段が当該キーデータＳＤ＝“
１１００”を記憶する別のスマートカードのユーザーは、書込／読出装置に記憶
された機密保護レベル“１”の機密データを見ることを許可され得る。従って、
当該記憶段１９に記憶されたキーデータＳＤは、極秘であることになる。
【００４１】 スマートカード１が、書込／読出装置に差し込まれ、該装置に接点フィールド
２を介して接続されると、動作電圧ＵＢ及びシステムクロックＣＬＫは、プロセ
ッサ２１及び双対プロセッサ２２に供給される。プロセッサ２１は、動作電圧Ｕ
Ｂ及びシステムクロックＣＬＫを受信すると、プログラム記憶手段１２からプロ
グラムルーチンを読み出すよう構成されるものであり、このプログラムルーチン
は、その後、プロセッサ２１において実行される。このようなプログラムルーチ
ンは、スマートカード１が、当該書込／読出装置から取り外される瞬間まで、プ
ロセッサ２１において実行される。
２を介して接続されると、動作電圧ＵＢ及びシステムクロックＣＬＫは、プロセ
ッサ２１及び双対プロセッサ２２に供給される。プロセッサ２１は、動作電圧Ｕ
Ｂ及びシステムクロックＣＬＫを受信すると、プログラム記憶手段１２からプロ
グラムルーチンを読み出すよう構成されるものであり、このプログラムルーチン
は、その後、プロセッサ２１において実行される。このようなプログラムルーチ
ンは、スマートカード１が、当該書込／読出装置から取り外される瞬間まで、プ
ロセッサ２１において実行される。
【００４２】 プロセッサ演算段２３におけるプログラムルーチンの実行の間、プロセッサ２
１は、データ記憶手段１３からキーデータＳＤの伝送データＵＢ−ＳＤを読み出
す。このために、第１のバスドライバ手段２５は、アドレスを形成するデータを
、データバス１６のデータリード線を介して書込／読出増幅器２０に供給する。
そして、書込／読出増幅器２０は、データ記憶段１９からキーデータＳＤの伝送
データＵＢ−ＳＤを読み出し、データリード線“０”，“３”，“４”及び“７
”を電位Ｐ１に帯電させるよう構成される。何故なら、伝送テーブル３３の２番
目の行に規定されたキーデータＳＤの伝送データＵＢ−ＳＤのビットシーケンス
の各ビットが、それらの位置で値“１”を有するからである。更に、データリー
ド線“１”，“２”，“５”及び“６”は、電位Ｐ２に帯電される。何故なら、
伝送テーブル３３の当該２番目の行に規定されたキーデータＳＤの伝送データＵ
Ｂ−ＳＤのビットシーケンスの各ビットが、それらの位置で値“０”を有するか
らである。かくして書込／読出増幅器２０は、電位Ｐ１の４本のデータリード線
の帯電（量）及び電位Ｐ２の４本のデータリード線の帯電（量）に対応する電流
を消費することになる。
１は、データ記憶手段１３からキーデータＳＤの伝送データＵＢ−ＳＤを読み出
す。このために、第１のバスドライバ手段２５は、アドレスを形成するデータを
、データバス１６のデータリード線を介して書込／読出増幅器２０に供給する。
そして、書込／読出増幅器２０は、データ記憶段１９からキーデータＳＤの伝送
データＵＢ−ＳＤを読み出し、データリード線“０”，“３”，“４”及び“７
”を電位Ｐ１に帯電させるよう構成される。何故なら、伝送テーブル３３の２番
目の行に規定されたキーデータＳＤの伝送データＵＢ−ＳＤのビットシーケンス
の各ビットが、それらの位置で値“１”を有するからである。更に、データリー
ド線“１”，“２”，“５”及び“６”は、電位Ｐ２に帯電される。何故なら、
伝送テーブル３３の当該２番目の行に規定されたキーデータＳＤの伝送データＵ
Ｂ−ＳＤのビットシーケンスの各ビットが、それらの位置で値“０”を有するか
らである。かくして書込／読出増幅器２０は、電位Ｐ１の４本のデータリード線
の帯電（量）及び電位Ｐ２の４本のデータリード線の帯電（量）に対応する電流
を消費することになる。
【００４３】 その後、第１のバスドライバ手段２５は、データバス１６のデータリード線の
電位Ｐを検出し、キーデータＳＤの伝送データＵＢ−ＳＤを第１の選択手段２９
に出力するよう構成される。更に、それに続いて、データバス１６のＮ＝８本の
データリード線の全てが、電位Ｐ３＝Ｐ２＝０Ｖへと放電される。
電位Ｐを検出し、キーデータＳＤの伝送データＵＢ−ＳＤを第１の選択手段２９
に出力するよう構成される。更に、それに続いて、データバス１６のＮ＝８本の
データリード線の全てが、電位Ｐ３＝Ｐ２＝０Ｖへと放電される。
【００４４】 第１の選択手段２９は、キーデータＳＤの伝送データＵＢ−ＳＤのビットシー
ケンスにおける位置“１”，“３”，“５”及び“７”のＫ＝４個のビットを選
択し、かかるキーデータＳＤをプロセッサ演算段２３に対して出力するよう構成
される。
ケンスにおける位置“１”，“３”，“５”及び“７”のＫ＝４個のビットを選
択し、かかるキーデータＳＤをプロセッサ演算段２３に対して出力するよう構成
される。
【００４５】 当該プロセッサ演算段２３におけるプログラムの実行に従って、キーデータは
、双対プロセッサ２２に供給される。このために、キーデータＳＤは、第１挿入
段３０に供給され、該挿入段は、キーデータＳＤのビットシーケンス“１０１０
”の各々のビットの後に反転した値のビットを挿入するので、最終的には、再び
キーデータＳＤの伝送データＵＢ−ＳＤのビットシーケンス“１００１１００１
”が得られる。
、双対プロセッサ２２に供給される。このために、キーデータＳＤは、第１挿入
段３０に供給され、該挿入段は、キーデータＳＤのビットシーケンス“１０１０
”の各々のビットの後に反転した値のビットを挿入するので、最終的には、再び
キーデータＳＤの伝送データＵＢ−ＳＤのビットシーケンス“１００１１００１
”が得られる。
【００４６】 その後、伝送データＵＢ−ＳＤに含まれるキーデータＳＤは、伝送動作の間に
、データバス手段１５を介して双対プロセッサ演算段２４に伝送される。双対プ
ロセッサ演算段２４のハードウェア回路は、供給されたキーデータＳＤによって
、暗号化されたデータを解読するように構成される。
、データバス手段１５を介して双対プロセッサ演算段２４に伝送される。双対プ
ロセッサ演算段２４のハードウェア回路は、供給されたキーデータＳＤによって
、暗号化されたデータを解読するように構成される。
【００４７】 プロセッサ２１を介しデータ記憶手段１３から双対プロセッサ２２へ伝送デー
タＵＢ−ＳＤに含めて極秘のキーデータＳＤをこうした形態で伝送するため、伝
送動作の間におけるスマートカード１の電力消費に関する分析で、当該極秘キー
データＳＤが漏れることがなくなるのである。
タＵＢ−ＳＤに含めて極秘のキーデータＳＤをこうした形態で伝送するため、伝
送動作の間におけるスマートカード１の電力消費に関する分析で、当該極秘キー
データＳＤが漏れることがなくなるのである。
【００４８】 ここで、スマートカード１が内部へ挿入された当該書込／読出装置は、伝送テ
ーブル３３の４番目の行に示された受信データＥＤを、接点フィールド２を介し
てプロセッサ２１に出力する場合を想定する。当該受信データＥＤに応答してス
マートカード１によって出力された出力データＡＤに基づいて、当該書込／読出
装置は、どんな機密保護レベルのどの機密データを当該スマートカード１のユー
ザーに表示したらよいかを認識するのである。
ーブル３３の４番目の行に示された受信データＥＤを、接点フィールド２を介し
てプロセッサ２１に出力する場合を想定する。当該受信データＥＤに応答してス
マートカード１によって出力された出力データＡＤに基づいて、当該書込／読出
装置は、どんな機密保護レベルのどの機密データを当該スマートカード１のユー
ザーに表示したらよいかを認識するのである。
【００４９】 プロセッサ２３が書込／読出装置から受信データＥＤを受信すると、プロセッ
サ演算段２３は、当該プログラムルーチンに従って、当該受信データＥＤを第１
の挿入手段３０に出力する。そして、第１の挿入手段３０は、伝送テーブル３３
の５番目の行に示された受信データＥＤの伝送データＵＢ−ＥＤを第１のバスド
ライバ手段２５に出力する。ここでも、受信データＥＤの伝送データＵＤ−ＥＤ
のビットシーケンスが値１を有するＭ＝４個のビットを有するので、第１のバス
ドライバ手段２５は、電位Ｐ３にあるデータバス１６のＮ＝８本のデータリード
線のうちの４本を電位Ｐ１に、リード線の４本を電位Ｐ２に帯電させなければな
らない。従って、第１のバスドライバ手段２５の電力消費は、伝送データＵＢ−
ＥＤに含まれた受信データＥＤから巧く独立しているのである。
サ演算段２３は、当該プログラムルーチンに従って、当該受信データＥＤを第１
の挿入手段３０に出力する。そして、第１の挿入手段３０は、伝送テーブル３３
の５番目の行に示された受信データＥＤの伝送データＵＢ−ＥＤを第１のバスド
ライバ手段２５に出力する。ここでも、受信データＥＤの伝送データＵＤ−ＥＤ
のビットシーケンスが値１を有するＭ＝４個のビットを有するので、第１のバス
ドライバ手段２５は、電位Ｐ３にあるデータバス１６のＮ＝８本のデータリード
線のうちの４本を電位Ｐ１に、リード線の４本を電位Ｐ２に帯電させなければな
らない。従って、第１のバスドライバ手段２５の電力消費は、伝送データＵＢ−
ＥＤに含まれた受信データＥＤから巧く独立しているのである。
【００５０】 その後、データバス１６のデータリード線の電位は、第２のバスドライバ手段
２７によって検出され、受信データＥＤの伝送データＵＤ−ＥＤは、双対プロセ
ッサ２２の第２の選択手段３１に出力される。受信データＥＤは、第２の選択手
段３１によって選択され、双対プロセッサ演算段２４に供給される。更に、デー
タバス１６のデータリード線は、第２のデータバス電位手段２８によって電位Ｐ
３に帯電される。
２７によって検出され、受信データＥＤの伝送データＵＤ−ＥＤは、双対プロセ
ッサ２２の第２の選択手段３１に出力される。受信データＥＤは、第２の選択手
段３１によって選択され、双対プロセッサ演算段２４に供給される。更に、デー
タバス１６のデータリード線は、第２のデータバス電位手段２８によって電位Ｐ
３に帯電される。
【００５１】 双対プロセッサ演算段２４は、受信データＥＤを受信すると、供給されたキー
データＳＤを利用しながら受信データＥＤを解読し、この解読した受信データＥ
ＥＤを第２の挿入手段３２に出力するよう構成される。当該解読した受信データ
ＥＥＤのビットシーケンスは、同６番目の行に示されるものであり、第２の挿入
手段３２によって出力されたその解読済受信データＥＥＤの伝送データＵＢ−Ｅ
ＥＤのビットシーケンスは、伝送テーブル３３の同７番目の行に示されている。
ここでも、当該解読受信データＥＥＤの伝送データＵＢ−ＥＥＤは、値１のＭ＝
４個のビットを有するので、第２のバスドライバ手段２７は、電位Ｐ３にあるデ
ータバス１６のＮ＝８本のデータリード線のうちの４本を電位Ｐ１に、データリ
ード線の４本を電位Ｐ２に帯電させなければならない。従って、第２のバスドラ
イバ手段２７の電力消費は、伝送データＵＢ−ＥＥＤに含まれた当該解読受信デ
ータＥＥＤから巧く独立しているのである。
データＳＤを利用しながら受信データＥＤを解読し、この解読した受信データＥ
ＥＤを第２の挿入手段３２に出力するよう構成される。当該解読した受信データ
ＥＥＤのビットシーケンスは、同６番目の行に示されるものであり、第２の挿入
手段３２によって出力されたその解読済受信データＥＥＤの伝送データＵＢ−Ｅ
ＥＤのビットシーケンスは、伝送テーブル３３の同７番目の行に示されている。
ここでも、当該解読受信データＥＥＤの伝送データＵＢ−ＥＥＤは、値１のＭ＝
４個のビットを有するので、第２のバスドライバ手段２７は、電位Ｐ３にあるデ
ータバス１６のＮ＝８本のデータリード線のうちの４本を電位Ｐ１に、データリ
ード線の４本を電位Ｐ２に帯電させなければならない。従って、第２のバスドラ
イバ手段２７の電力消費は、伝送データＵＢ−ＥＥＤに含まれた当該解読受信デ
ータＥＥＤから巧く独立しているのである。
【００５２】 データバス手段１５によってプロセッサ演算段２３に供給された解読済受信デ
ータＥＥＤは、当該実行されたプログラムルーチンに従い、更なる処理を受ける
。この間、当該解読済受信データＥＥＤのビットシーケンスの全ての値が反転さ
れ、伝送テーブル３３の８番目の行に示されるような出力データＡＤのビットシ
ーケンスが得られる。この出力データＡＤは、出力データＡＤの伝送データＵＤ
−ＡＤ中に含まれつつ、データバス手段１５によってデータ記憶手段１３に伝送
され、データ記憶段１９に記憶されることになる。その後、伝送テーブル３３の
９番目の行に示された出力データＡＤの伝送データＵＤ−ＡＤは、再び値１のＭ
＝４個のビットを有するものであり、その結果、第１のバスドライバ手段２５は
、電位Ｐ３にあるデータバス１６のＮ＝８本のデータリード線のうちの４本を電
位Ｐ１に、データリード線の４本を電位Ｐ２に帯電させなければならない。従っ
て、第１のバスドライバ手段２５の電力消費は、伝送データＵＤ−ＡＤに含まれ
た出力データＡＤから巧く独立しているのである。
ータＥＥＤは、当該実行されたプログラムルーチンに従い、更なる処理を受ける
。この間、当該解読済受信データＥＥＤのビットシーケンスの全ての値が反転さ
れ、伝送テーブル３３の８番目の行に示されるような出力データＡＤのビットシ
ーケンスが得られる。この出力データＡＤは、出力データＡＤの伝送データＵＤ
−ＡＤ中に含まれつつ、データバス手段１５によってデータ記憶手段１３に伝送
され、データ記憶段１９に記憶されることになる。その後、伝送テーブル３３の
９番目の行に示された出力データＡＤの伝送データＵＤ−ＡＤは、再び値１のＭ
＝４個のビットを有するものであり、その結果、第１のバスドライバ手段２５は
、電位Ｐ３にあるデータバス１６のＮ＝８本のデータリード線のうちの４本を電
位Ｐ１に、データリード線の４本を電位Ｐ２に帯電させなければならない。従っ
て、第１のバスドライバ手段２５の電力消費は、伝送データＵＤ−ＡＤに含まれ
た出力データＡＤから巧く独立しているのである。
【００５３】 その後、プロセッサ演算段２３は、接点フィールド２を介して出力データＡＤ
を当該書込／読出装置に出力し、当該書込／読出装置は、当該出力データＡＤを
、スマートカード１による受信データＥＤの出力の際に書込／読出装置によって
予期された出力データＡＤと比較し、スマートカード１のユーザーが許可された
機密保護レベルの機密データを書込／読出装置のモニタに表示する。
を当該書込／読出装置に出力し、当該書込／読出装置は、当該出力データＡＤを
、スマートカード１による受信データＥＤの出力の際に書込／読出装置によって
予期された出力データＡＤと比較し、スマートカード１のユーザーが許可された
機密保護レベルの機密データを書込／読出装置のモニタに表示する。
【００５４】 これにより、データバス手段１５の電力消費が、伝送データＵＢに関する全て
の伝送動作全体にわたって同じになり、当該伝送データに含まれる機密データか
らの独立性を持つ、という利点を奏する。
の伝送動作全体にわたって同じになり、当該伝送データに含まれる機密データか
らの独立性を持つ、という利点を奏する。
【００５５】 なお、例えばキーデータＳＤのような機密データのビットシーケンスを、上述
の場合のような４個のビットよりも遥かに多くのものを包含するものとすること
も可能である。その場合には、データバスが、多数の並列データリード線を有す
るべきであり、さもなければ、機密データの各部が、連続的な伝送動作で伝送さ
れるべきである。
の場合のような４個のビットよりも遥かに多くのものを包含するものとすること
も可能である。その場合には、データバスが、多数の並列データリード線を有す
るべきであり、さもなければ、機密データの各部が、連続的な伝送動作で伝送さ
れるべきである。
【００５６】 また、上記挿入手段は、Ｌ＝４ビットを他の位置に、例えば、Ｌ＝４ビットの
データを伝送データＵＤの位置“０”，“１”，“２”及び“３”に、そしてＬ
＝４ビットを伝送データＵＤの位置“４”，“５”，“６”及び“７”に挿入す
ることもできる。この場合、当該Ｌ個のビットの値が、Ｋビットのデータの値を
反転したものとすべきである。但し、第１の挿入手段３０及び第２の挿入手段３
２の例に基づいて説明したように、Ｌ個のビットが挿入される場合は、非常に関
心の高いものとなることが分かった。これは、伝送データＵＢのビットシーケン
スを、その場合には、例えば、データバスのうちの２本の並列データリード線を
介してのわずか２ビットずつの伝送のための４つの部分に小分けすることができ
るからである。その場合には、その４回の連続的な各伝送動作の間に、１本のデ
ータラインを電位Ｐ１に帯電させ、１本のデータラインを電位Ｐ２に帯電させる
ことが必要となるだろう。そして、当該データバス手段の電力消費が、ここでも
、当該伝送データＵＤに含まれた伝送データから独立することになる。
データを伝送データＵＤの位置“０”，“１”，“２”及び“３”に、そしてＬ
＝４ビットを伝送データＵＤの位置“４”，“５”，“６”及び“７”に挿入す
ることもできる。この場合、当該Ｌ個のビットの値が、Ｋビットのデータの値を
反転したものとすべきである。但し、第１の挿入手段３０及び第２の挿入手段３
２の例に基づいて説明したように、Ｌ個のビットが挿入される場合は、非常に関
心の高いものとなることが分かった。これは、伝送データＵＢのビットシーケン
スを、その場合には、例えば、データバスのうちの２本の並列データリード線を
介してのわずか２ビットずつの伝送のための４つの部分に小分けすることができ
るからである。その場合には、その４回の連続的な各伝送動作の間に、１本のデ
ータラインを電位Ｐ１に帯電させ、１本のデータラインを電位Ｐ２に帯電させる
ことが必要となるだろう。そして、当該データバス手段の電力消費が、ここでも
、当該伝送データＵＤに含まれた伝送データから独立することになる。
【００５７】 更に、本発明に拠るデータキャリア装置を、例えば、少なくとも２本の並列デ
ータリード線を含むデータバスを介して機密データが伝送される多数の異なる集
積回路で形成することも可能である。
ータリード線を含むデータバスを介して機密データが伝送される多数の異なる集
積回路で形成することも可能である。
【００５８】 また、伝送動作毎にＫ＝６個のビットを備えた機密データを、例えばＮ＝１６
本のデータリード線を備えたデータバスを介して伝送することもできる。その場
合、挿入手段は、Ｎ＝１６個のビットを備えた伝送データＵＤを得て、Ｋビット
のデータの任意のビットシーケンスを有効にするために、Ｌ＝Ｎ−Ｋ＝１６−６
＝１０個のビット（少なくともＬ＝６個のビット）を挿入すべきである。
本のデータリード線を備えたデータバスを介して伝送することもできる。その場
合、挿入手段は、Ｎ＝１６個のビットを備えた伝送データＵＤを得て、Ｋビット
のデータの任意のビットシーケンスを有効にするために、Ｌ＝Ｎ−Ｋ＝１６−６
＝１０個のビット（少なくともＬ＝６個のビット）を挿入すべきである。
【００５９】 更に、機密データの種類が知られているときには、Ｋ＞Ｌとすることもできる
。例えば、機密データのＫ＝６個のビットが２つ以下の位置にしか値１のビット
を含まず、残りのビットが値０のものであることが知られているならば、Ｌ＝２
個のビットが実行可能である。この具体例では、その場合Ｍは２であることにな
り、データバス手段の電力消費は、ここでも、各伝送動作の間において同じにな
る。
。例えば、機密データのＫ＝６個のビットが２つ以下の位置にしか値１のビット
を含まず、残りのビットが値０のものであることが知られているならば、Ｌ＝２
個のビットが実行可能である。この具体例では、その場合Ｍは２であることにな
り、データバス手段の電力消費は、ここでも、各伝送動作の間において同じにな
る。
【００６０】 最後に、データバス電位手段は、書込／読出増幅器にも設けられうる。更に、
データキャリア装置における各伝送動作の後にデータバスのデータリード線を帯
電又は放電させるためのデータバス電位手段を、専ら当該プロセッサに、若しく
は専ら上記双対プロセッサに、又は専ら書込／読出増幅器に設けることもまた可
能である。
データキャリア装置における各伝送動作の後にデータバスのデータリード線を帯
電又は放電させるためのデータバス電位手段を、専ら当該プロセッサに、若しく
は専ら上記双対プロセッサに、又は専ら書込／読出増幅器に設けることもまた可
能である。
【図１】 接点フィールドを介して書込／読出装置と交信するよう構成された
データキャリアを含むスマートカードのブロック図。
データキャリアを含むスマートカードのブロック図。
【図２】 伝送データと例えばキーデータのような機密データとを納めた伝送
テーブル。
テーブル。
３…データキャリア装置 ＳＤ…キーデータ １３…データ記憶手段 １４…処理手段 １６…データバス １５…データバス手段 ＵＢ…電力 Ｅ…電源手段 ＵＤ−ＳＤ…伝送データ ２９，３１…選択手段
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ
Claims (7)
- 【請求項１】 ・キーデータを記憶するためのデータ記憶手段と、 ・キーデータを処理するための処理手段と、 ・前記データ記憶手段を前記処理手段に接続しかつＮビットのキーデータを各
伝送動作において並列に伝送可能なＮ本の並列データリード線を備えたデータバ
スを含むデータバス手段と、 ・当該データキャリア装置の電力供給をなすための電源手段と、 を含むデータキャリア装置であって、 キーデータを含む伝送データは、前記データ記憶手段に記憶可能であり、 前記データバス手段は、Ｎビットの伝送データを各伝送動作において伝送する
よう構成され、前記伝送データは、前記キーデータに依存しない値“１”の同じ
個数Ｍのビットを常に含み、前記データバス手段の電力消費は、前記キーデータ
に依存せず、 前記データバス手段は、伝送動作の後に、前記伝送データの総数Ｎ個の伝送ビ
ットから前記キーデータを構成するＫ個のビットを選択するよう構成される選択
手段を含む、 ことを特徴とするデータキャリア装置。 - 【請求項２】 請求項１に記載のデータキャリア装置であって、前記データ
バス手段は、キーデータを構成するＫビット中に少なくともＬ＝Ｎ−Ｋビットを
挿入してＮビットの伝送データを得るように構成された挿入手段を含み、総数Ｎ
個のビットのうちのＭ個のビットを値１とした、ことを特徴とするデータキャリ
ア装置。 - 【請求項３】 請求項１に記載のデータキャリア装置であって、前記選択手
段は、各伝送動作において伝送される伝送データの総数Ｎ個のビットからキーデ
ータを構成するＫ＝Ｎ／２の個数のビットを選択するよう構成され、伝送データ
は、常に同じで且つ前記キーデータから独立しているＭ＝Ｎ／２の個数の値１の
ビットを有する、ことを特徴とするデータキャリア装置。 - 【請求項４】 請求項３に記載のデータキャリア装置であって、前記選択手
段は、伝送データの１つおきのビットを選択するよう構成され、前記選択手段に
よって選択されない伝送データのビットは、前記選択手段によって選択された各
ビットに対しそれぞれ反転した値を有する、ことを特徴とするデータキャリア装
置。 - 【請求項５】 請求項１に記載のデータキャリア装置であって、前記データ
バス手段は、伝送データの伝送に先立って、前記データバスのＮ本のデータリー
ド線を一定の電位に帯電又は放電させるよう構成されたデータバス電位手段を含
む、ことを特徴とするデータキャリア装置。 - 【請求項６】 請求項１に記載のデータキャリア装置であって、暗号化され
たデータを受信するための受信手段は、受信アンテナを含み、当該データキャリ
ア装置は、集積回路の形態を採ってスマートカードに設けられる、ことを特徴と
するデータキャリア装置。 - 【請求項７】 請求項１に記載のデータキャリア装置であって、暗号化され
たデータを受信するための受信手段は、少なくとも１つの接点を含み、当該デー
タキャリア装置は、集積回路の形態を採ってスマートカードに設けられる、こと
を特徴とするデータキャリア装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98890277 | 1998-09-30 | ||
| EP98890277.1 | 1998-09-30 | ||
| PCT/EP1999/007023 WO2000019385A1 (en) | 1998-09-30 | 1999-09-20 | Data carrier device with data bus means whose power consumption is independent of data transmitted via the data bus means |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002526845A true JP2002526845A (ja) | 2002-08-20 |
| JP4395261B2 JP4395261B2 (ja) | 2010-01-06 |
Family
ID=8237194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000572810A Expired - Fee Related JP4395261B2 (ja) | 1998-09-30 | 1999-09-20 | 伝送データに不依存な電力消費を呈するデータバス手段を備えたデータキャリア装置 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1046143B1 (ja) |
| JP (1) | JP4395261B2 (ja) |
| KR (1) | KR100574147B1 (ja) |
| CN (1) | CN1135506C (ja) |
| AT (1) | ATE229207T1 (ja) |
| DE (1) | DE69904290T2 (ja) |
| WO (1) | WO2000019385A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005027403A1 (ja) * | 2003-09-11 | 2006-11-24 | 株式会社ルネサステクノロジ | 情報処理装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002328845A (ja) * | 2001-05-07 | 2002-11-15 | Fujitsu Ltd | 半導体集積回路及びｉｃカードのセキュリティー保護方法 |
| WO2006067665A1 (en) | 2004-12-20 | 2006-06-29 | Philips Intellectual Property & Standards Gmbh | Data processing device and method for operating such data processing device |
| KR100692663B1 (ko) * | 2006-02-17 | 2007-03-13 | 주식회사 케이티프리텔 | Ｉｃ 카드를 탑재한 단말 및 단말의 초기화 방법 |
| KR100837270B1 (ko) * | 2006-06-07 | 2008-06-11 | 삼성전자주식회사 | 스마트 카드 및 그것의 데이터 보안 방법 |
| FR2949633B1 (fr) * | 2009-08-27 | 2011-10-21 | St Microelectronics Rousset | Procede et dispositif de contremesure pour proteger des donnees circulant dans un composant electronique |
| US8924740B2 (en) * | 2011-12-08 | 2014-12-30 | Apple Inc. | Encryption key transmission with power analysis attack resistance |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4295041A (en) | 1977-08-26 | 1981-10-13 | Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) | Device for the protection of access to a permanent memory of a portable data carrier |
| FR2501396B1 (fr) * | 1981-03-05 | 1985-10-11 | Dassault Electronique | Systeme de controle d'acces, notamment pour le passage de points de peage |
| JPH01125687A (ja) * | 1987-11-10 | 1989-05-18 | Mitsubishi Electric Corp | 正当所持者確認方法 |
-
1999
- 1999-09-20 WO PCT/EP1999/007023 patent/WO2000019385A1/en active IP Right Grant
- 1999-09-20 JP JP2000572810A patent/JP4395261B2/ja not_active Expired - Fee Related
- 1999-09-20 DE DE69904290T patent/DE69904290T2/de not_active Expired - Lifetime
- 1999-09-20 CN CNB998025070A patent/CN1135506C/zh not_active Expired - Fee Related
- 1999-09-20 AT AT99950534T patent/ATE229207T1/de not_active IP Right Cessation
- 1999-09-20 EP EP99950534A patent/EP1046143B1/en not_active Expired - Lifetime
- 1999-09-20 KR KR1020007005846A patent/KR100574147B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005027403A1 (ja) * | 2003-09-11 | 2006-11-24 | 株式会社ルネサステクノロジ | 情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69904290D1 (de) | 2003-01-16 |
| KR100574147B1 (ko) | 2006-04-25 |
| EP1046143A1 (en) | 2000-10-25 |
| DE69904290T2 (de) | 2003-08-28 |
| CN1289431A (zh) | 2001-03-28 |
| WO2000019385A1 (en) | 2000-04-06 |
| EP1046143B1 (en) | 2002-12-04 |
| CN1135506C (zh) | 2004-01-21 |
| KR20010032591A (ko) | 2001-04-25 |
| ATE229207T1 (de) | 2002-12-15 |
| JP4395261B2 (ja) | 2010-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9514063B2 (en) | Secure compact flash | |
| US6393564B1 (en) | Decrypting device | |
| EP0926624B1 (en) | Intergrated circuit for embeddding in smart cards, and method of issuing smart cards | |
| JP3516465B2 (ja) | スマートカードをチェックする方法及び回路配置 | |
| KR100876041B1 (ko) | 반도체 장치 | |
| JPS63788A (ja) | Ｉｃカード | |
| JP4651212B2 (ja) | 携帯可能情報記憶媒体およびその認証方法 | |
| JP2001051903A (ja) | 半導体記憶装置及び半導体記憶装置の動作設定方法 | |
| US4839792A (en) | Portable electronic apparatus with a device for determining data validity | |
| EP0856818A2 (en) | Apparatus and method for accessing secured data stored in a portable data carrier | |
| EP1830240A1 (en) | Memory information protecting system, semiconductor memory, and method for protecting memory information | |
| JP4073974B2 (ja) | コンピュータ用の取外し可能なカードへのアクセス操作を安全化するための方法 | |
| US20020099517A1 (en) | Apparatus for secure storage of vehicle odometer values and method therefor | |
| JP4395261B2 (ja) | 伝送データに不依存な電力消費を呈するデータバス手段を備えたデータキャリア装置 | |
| US20210133064A1 (en) | Mode controller and integrated circuit chip including the same | |
| JP2005524915A (ja) | システムおよび認証方法 | |
| JP2001101362A (ja) | Ｉｃカードシステム | |
| JPH11282991A (ja) | Ｉｃカード | |
| JP2000165289A5 (ja) | ||
| US7107616B2 (en) | Method of producing a response | |
| JPH02259893A (ja) | 携帯型半導体記憶装置 | |
| JPH0887575A (ja) | Ｉｃカード利用装置 | |
| JPH08287205A (ja) | Ｉｃカード及びそのデータファイリング方法 | |
| WO2002007080A1 (en) | Smart card improvement | |
| JPH0760454B2 (ja) | 携帯可能電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060919 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |