JP2002524910A - デジタル伝送システムにおけるエコーを減衰するためのスケール化されたインピーダンスレプリカ - Google Patents

デジタル伝送システムにおけるエコーを減衰するためのスケール化されたインピーダンスレプリカ

Info

Publication number
JP2002524910A
JP2002524910A JP2000568200A JP2000568200A JP2002524910A JP 2002524910 A JP2002524910 A JP 2002524910A JP 2000568200 A JP2000568200 A JP 2000568200A JP 2000568200 A JP2000568200 A JP 2000568200A JP 2002524910 A JP2002524910 A JP 2002524910A
Authority
JP
Japan
Prior art keywords
replica
transformer
inductance
chip
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000568200A
Other languages
English (en)
Other versions
JP4340012B2 (ja
Inventor
ブロン トーマス
グレープル マルティン
モイヤル ミヒャエル
エム ジョッフェ ダニエル
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
アドトラン インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト, アドトラン インコーポレイテッド filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2002524910A publication Critical patent/JP2002524910A/ja
Application granted granted Critical
Publication of JP4340012B2 publication Critical patent/JP4340012B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

(57)【要約】 デジタル伝送システムにおけるエコーを減衰するための装置は、伝送経路のインピーダンスレプリカを含み、ここでこのインピーダンスレプリカは、終端抵抗レプリカと、トランスレプリカと、伝送線路レプリカとを含む。さらにこの装置は付加的なブリジッドタップレプリカを含むことができる。このトランスレプリカと、ブリジッドタップレプリカとはチップに配置されており、主トランスインダクタンスレプリカおよびブリジッドタップレプリカのすべての素子は可変にされており、これによってソフトウェアによる設定が可能である。

Description

【発明の詳細な説明】
【０００１】 発明の背景 半導体ベースのデジタル伝送システム、例えばＩＳＤＮまたはＸＤＳＬでは、
送信および受信信号は、同一の導線対で位置ＡからＢへ搬送される。特に断らな
い限り、以下では遠端信号と称する受信信号は、それ自体の送信機のエコーと称
される信号によって重畳されている。これにはつぎの２つの欠点がある： ａ） 受信経路入力側を、高い入力レベルに対して設計しなければならない。
したがって生じ得る信号対雑音比（Ｓ／Ｎ）は制限される、 ｂ） 通例のＩＳＤＮおよびＸＤＳＬ伝送システムでは、デジタル線形エコー
補償器がアナログの受信経路に後置されている。このエコー補償器は、非線形の
歪み成分をエコーから除くことができない。したがって信号対歪比（signal to
distortion ratio，Ｓ／Ｄ）を極めて低く維持しなければならない。
【０００２】 上記の問題を克服するために、抵抗、キャパシタおよびインダクタとからなる
、伝送経路のスケール化されたインピーダンスレプリカが、送受信機チップの外
部に設けられる。このインピーダンスレプリカは、実際のｔｘ経路のエコーにほ
ぼ等しい信号を供給する。実際の伝送線路の信号には、エコーと遠端信号との和
信号が含まれているため、遠端信号は、レプリカ信号を実際の伝送線路上の信号
から減ずることによって分離することができる（エコーの減衰）。効率のよいエ
コー減衰を得るための前提条件は、精確なインピーダンスレプリカを提供するこ
とである。伝送チャネルを設定するために別個のループが使用されるため、イン
ピーダンスレプリカを調整できるようにしなければならない。このためにはレプ
リカネットワークのいくつかの受動素子をつなぐないしは外すために半導体チッ
プに数ピンが必ず必要であることになる。ピン数の増加は、外部受動素子をチッ
プに取り付けなければならないことと並んで大きな欠点である。これまで、外部
的なインピーダンスレプリカは妥協的な解決手段であり、この解決手段では妥当
なエコー減衰は、２，３のテストループにおいてだけしか得られていない。
【０００３】 発明の要約 したがって本発明の課題は、妥当なエコー減衰を提供可能な方法および装置を
提供することである。
【０００４】 この課題は、請求項１の特徴部分に記載された構成を有する装置によって解決
される。有利な実施形態は従属請求項に記載されている。
【０００５】 上記課題と、以下に示す別の課題にしたがい、本発明では、伝送経路のインピ
ーダンスレプリカを使用する、デジタル伝送システムにおけるエコー減衰のため
の装置が提供される。ここでこのインピーダンスレプリカは、終端抵抗レプリカ
と、トランスレプリカと、伝送線路レプリカとからなる。
【０００６】 さらにこの装置は、付加的なブリッジドタップレプリカを含むことができる。
このブリッジドタップレプリカは、レプリカチップリング線路間に並列接続され
ている。さらにこのブリッジドタップレプリカは、直列接続されたインダクタン
ス、キャパシタンスおよび抵抗を含んでおり、ここで有利はこのインダクタンス
、キャパシタンスならびに抵抗は調整可能である。
【０００７】 有利にはトランスレプリカは、１次巻線抵抗レプリカと、２次巻線抵抗レプリ
カと、トランス主インダクタンスレプリカと、トランス漂遊インダクタンスレプ
リカとを含んでおり、ここでトランス主インダクタンスレプリカは有利には可変
である。さらにこのトランス主インダクタンスレプリカは、レプリカチップリン
グ線路間に並列接続されており、これに対して１次巻線抵抗レプリカと、２次巻
線抵抗レプリカと、トランス漂遊インダクタンスレプリカとはレプリカループの
直列素子である。
【０００８】 さらに本発明では、上記のエコー減衰のための装置を含む、デジタル伝送シス
テムの送受信装置が提供される。ここで伝送ループの信号およびレプリカループ
の信号は、この送受信装置の減算器に供給され、これによってエコー信号が除去
される。純粋なエコー信号は、エコー減衰のための装置、すなわちレプリカルー
プを、送受信装置のチップリング端子に終端抵抗の前で接続することによって得
られる。
【０００９】 有利にはトランスレプリカは送受信機チップのチップ搭載素子である。さらに
ブリッジドタップレプリカは、この送受信機チップのチップ搭載素子とすること
ができる。したがって調整可能であるブリッジドタップレプリカおよび主トラン
スインダクタンスレプリカの素子の値は、この送受信機チップをプログラムする
ことによって設定可能である。
【００１０】 さらに終端抵抗レプリカおよび伝送線路レプリカは、送受信機チップに組み込
み可能である。
【００１１】 図面の簡単な説明 本発明の有利な実施形態を以下、添付の図面を参照して説明する。ここで、 図１は、エコー減衰のための装置を含む送受信機チップの概略回路図を示して
いる。
【００１２】 発明の詳細な説明 （太線によって囲まれた）送受信機チップは、チップリング線路ＴＴＩＰおよ
びＴＲＩＮＧを駆動する線路ラインドライバＬＤを含む。このデジタル伝送シス
テムは、終端抵抗Ｒ，Ｒと、トランスＴと、ループＬとを含む。信号はループＬ
に、チップリング信号線路ＴＴＩＰおよびＴＲＩＮＧを介して送信される。この
ループから送受信機チップＲＴＣによって受信される信号は、このチップに信号
線路ＲＴＩＰおよびＲＲＩＮＧによって供給される。これらの信号線路は、チッ
プリング線路ＴＴＩＰ，ＴＲＩＧに、終端抵抗Ｒ，Ｒの前で接続されている。受
信した信号は、減算器として機能する、チップＲＴＣの素子ＡＧＣに供給される
。
【００１３】 受信した遠端信号は、ラインドライバＬＤによる信号の送信によって形成され
たエコー信号によって重畳されているため、このエコー信号を除去しなければな
らない。これは人工的なまたはレプリカのエコー信号を形成し、これらの信号を
、遠端信号とエコー信号との和信号から減算することによって行われる。このイ
ンピーダンスレプリカは、トランスレプリカに接続されたレプリカ伝送チップ線
路ＲＴＴＩＰおよびレプリカ伝送リング線路ＲＴＩＮＧと、ブリジッドタップレ
プリカと、単一ループレプリカ（ケーブルレプリカ）とを含む。
【００１４】 トランスＴの特性は、１次巻線抵抗レプリカＲＷ１と、２次巻線抵抗レプリカ
ＲＷ２と、トランス主インダクタンスレプリカＬＸＦと、トランス漂遊インダク
タンスレプリカＬＳとからなるトランスレプリカによって再現され、ここでトラ
ンスインダクタンスレプリカＬＸＦは調整可能である。
【００１５】 ブリジッドタップレプリカは、直列のインダクタンスレプリカＬＢＴと、キャ
パシタンスレプリカＣＢＴと、抵抗レプリカＹＢＴとからなる。このブリジッド
タップレプリカの各素子は調整可能である。
【００１６】 ケーブルレプリカまたは伝送線路レプリカは、複数のＲＣ素子ＲＴＬ１，ＣＴ
Ｌ１，ＲＴＬ２，ＣＴＬ２，ＲＴＬ３，ＣＴＬ３およびＲＴＬ４からなる。ピン
ＨＹＢ３およびＨＹＢ４につながれたチップに搭載されていないこのＲＣ梯子形
回路は、４５７．２ｃｍ（１５ｆｔ）ＡＷＧ２６ケーブルの入力インピーダンス
に対するレプリカである。
【００１７】 さらにこの回路は終端抵抗レプリカＲＴ，ＲＴを有する。
【００１８】 レプリカエコー信号は、線路ＲＲＴＩＰおよびＲＲＲＩＮＧを介して、減算器
ＡＧＣに供給される。このレプリカエコー信号を、エコー信号と遠端信号との和
信号によって形成されており、実際に伝送された受信信号から減算した後、遠端
信号が得られる。
【００１９】 インピーダンスレプリカのチップ搭載部分は、トランスレプリカおよびブリッ
ジドタップレプリカ素子からなり、このトランスおよびブリッジドタップレプリ
カの調整可能な部分はソフトウェアによって設定可能である。
【００２０】 ここに付した実施例は「デジタル伝送システムにおけるエコーを減衰するため
のスケール化されたインピーダンスレプリカ」の実現を示しており、これはＡＮ
ＳＩ−ＩＳＤＮテストループにおいて動作するように最適化されている。このブ
リジッドタップがディスエーブルされると、チップに搭載されたならびにチップ
に搭載されていない残りの素子からなるこのインピーダンスレプリカは、線路入
力側の近くにブリジッドタップのないＡＮＳＩ−ＩＳＤＮループのインピーダン
スに極めて良好に整合する。線路入力側の近くにブリジッドタップを有するルー
プに対しては、ＬＢＴ，ＹＢＴおよびＣＢＴを十分に調整すると、この場合にお
いても良好なインピーダンス整合が得られる。組み込まれたインダクタはすべて
ジャイレータとして実現されている。ＬＸＦは、伝送経路におけるトランスの種
々の主インダクタンスに整合するように調整可能である。
【００２１】 まとめると外部の妥協的なインピーダンスレプリカは、伝送システムの各素子
を詳細に考慮することによってほぼ完全に統合化されたインピーダンスレプリカ
によって置き換えられる。最重要のインピーダンス素子を統合化することによっ
て、このインピーダンスレプリカを調整して、これが種々の伝送ループに整合し
、極めて良好なエコー減衰が得られるようにすることができる。
【図面の簡単な説明】
【図１】 エコー減衰のための装置を含む送受信機チップの概略回路図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年８月２２日（２０００．８．２２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】 本発明は、請求項１の上位概念に記載された、ＥＰ０６９３８４６Ａ２から公
知のエコーをキャンセルするための装置に関する。 発明の背景 半導体ベースのデジタル伝送システム、例えばＩＳＤＮまたはＸＤＳＬでは、
送信および受信信号は、同一の導線対で位置ＡからＢへ搬送される。特に断らな
い限り、以下では遠端信号と称する受信信号は、それ自体の送信機のエコーと称
される信号によって重畳されている。これにはつぎの２つの欠点がある： ａ） 受信経路入力側を、高い入力レベルに対して設計しなければならない。
したがって生じ得る信号対雑音比（Ｓ／Ｎ）は制限される、 ｂ） 通例のＩＳＤＮおよびＸＤＳＬ伝送システムでは、デジタル線形エコー
補償器がアナログの受信経路に後置されている。このエコー補償器は、非線形の
歪み成分をエコーから除くことができない。したがって信号対歪比（signal to
distortion ratio，Ｓ／Ｄ）を極めて低く維持しなければならない。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルティン グレープル ドイツ連邦共和国 ミュンヘン ザンクト マルティンスプラッツ ７ (72)発明者 ミヒャエル モイヤル ドイツ連邦共和国 ミュンヘン ペシェラ ンガー 12 (72)発明者 ダニエル エム ジョッフェ アメリカ合衆国 アラバマ ハンツヴィル エクスプローラー ブルーヴァード 901 Ｆターム(参考） 5K046 HH00 HH01 HH51 HH68 HH80 5K050 AA05 BB03 BB06 DD21 EE11

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 伝送経路のインピーダンスレプリカを使用して、デジタル伝
    送システムにおけるエコーを減衰するための装置において、 前記インピーダンスレプリカは、終端抵抗レプリカ（ＲＴ，ＲＴ）と、トラン
    スレプリカ（ＲＷ１，ＲＷ２，ＬＳ，ＬＸＦ）と、伝送線路レプリカ（ＲＴＬ１
    ，ＣＴＬ１，ＲＴＬ２，ＣＴＬ２，ＲＴＬ３，ＣＴＬ３，ＲＴＬ４，ＣＴＬ４）
    とからなることを特徴とする エコーを減衰するための装置。
  2. 【請求項２】 付加的なブリジッドタップレプリカ（ＬＢＴ，ＹＢＴ，ＣＢ
    Ｔ）を含む 請求項１に記載の装置。
  3. 【請求項３】 前記ブリジッドタップレプリカは、前記レプリカチップリン
    グ線路（ＲＴＴＩＰ，ＲＴＲＩＮＧ）間に並列接続されている 請求項２に記載の装置。
  4. 【請求項４】 前記ブリジッドタップレプリカは、インダクタンス（ＬＢＴ
    ）と、キャパシタンス（ＣＢＴ）と、抵抗（ＹＢＴ）とを直列に含む 請求項３に記載の装置。
  5. 【請求項５】 前記のインダクタンス（ＬＢＴ）と、キャパシタンス（ＣＢ
    Ｔ）と、抵抗（ＹＢＴ）とは調整可能である 請求項４に記載の装置。
  6. 【請求項６】 前記トランスレプリカは、１次巻線抵抗レプリカ（ＲＷ１）
    と、２次巻線抵抗レプリカ（ＲＷ２）と、トランス主インダクタンスレプリカ（
    ＬＸＦ）と、トランス漂遊インダクタンスレプリカ（ＬＳ）とを含む 請求項１から５までのいずれか１項に記載の装置。
  7. 【請求項７】 前記トランス主インダクタンスレプリカ（ＬＸＦ）は、可変
    である 請求項６に記載の装置。
  8. 【請求項８】 前記トランス主インダクタンスレプリカ（ＬＸＦ）は、前記
    レプリカチップリング線路（ＲＴＴＩＰ，ＲＴＩＮＧ）間に並列接続されており
    、これに対して１次巻線抵抗レプリカ（ＲＷ１）と、２次巻線抵抗レプリカ（Ｒ
    Ｗ２）と、トランス漂遊インダクタンスレプリカ（ＬＳ）とはレプリカループの
    直列素子である 請求項６または７に記載の装置。
  9. 【請求項９】 伝送ループの信号およびレプリカ信号が、送受信装置（ＲＴ
    Ｃ）の減算器（ＡＧＣ）に供給されることを特徴とする 請求項１から８までのいずれか１項に記載のエコーを減衰するための装置を含
    む、デジタル伝送システムの送受信装置（ＲＴＣ）。
  10. 【請求項１０】 前記トランスレプリカ（ＲＷ１，ＲＷ２，ＬＳ，ＬＸＦ）
    は前記送受信機チップ（ＭＤＳＬ−Ａ）のチップ搭載素子である 請求項９に記載の装置。
  11. 【請求項１１】 前記ブリジッドタップレプリカ（ＬＢＴ，ＹＢＴ，ＣＢＴ
    ）は前記送受信機チップのチップ搭載素子である 請求項９または１０に記載の装置。
  12. 【請求項１２】 前記終端抵抗レプリカ（ＲＴ，ＲＴ）および前記伝送線路
    レプリカ（ＲＴＬ１，ＣＴＬ１，ＲＴＬ２，ＣＴＬ２，ＲＴＬ３，ＣＴＬ３，Ｒ
    ＴＬ４）は前記送受信機チップのチップ搭載素子である 請求項９から１１までのいずれか１項の装置。
JP2000568200A 1998-08-31 1999-08-24 デジタル伝送システム用送受信機チップ Expired - Fee Related JP4340012B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/144,820 US6542604B1 (en) 1998-08-31 1998-08-31 Scaled impedance replica for echo attenuation in digital transmission systems
US09/144,820 1998-08-31
PCT/EP1999/006210 WO2000013335A1 (en) 1998-08-31 1999-08-24 Scaled impedance replica for echo attenuation in digital transmission systems

Publications (2)

Publication Number Publication Date
JP2002524910A true JP2002524910A (ja) 2002-08-06
JP4340012B2 JP4340012B2 (ja) 2009-10-07

Family

ID=22510293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000568200A Expired - Fee Related JP4340012B2 (ja) 1998-08-31 1999-08-24 デジタル伝送システム用送受信機チップ

Country Status (8)

Country Link
US (1) US6542604B1 (ja)
EP (1) EP1110332B1 (ja)
JP (1) JP4340012B2 (ja)
KR (1) KR100429673B1 (ja)
CN (1) CN1174560C (ja)
AT (1) ATE262755T1 (ja)
DE (1) DE69915844T2 (ja)
WO (1) WO2000013335A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956944B1 (en) * 1999-12-14 2005-10-18 Orckit Communications, Ltd. Method and apparatus for compensating for an echo signal component in telecommunication systems
US7145943B2 (en) * 2000-01-25 2006-12-05 Sbc Knowledge Ventures, L.P. XDSL system with improved impedance circuitry
US6980644B1 (en) * 2000-05-12 2005-12-27 National Semiconductor Corporation System and method for adapting an analog echo canceller in a transceiver front end
DE10030123A1 (de) 2000-06-20 2002-01-03 Infineon Technologies Ag Schaltungsanordnung zur analogen Echounterdrückung
US6738415B2 (en) * 2001-03-22 2004-05-18 Sun Microsystems, Inc. Bi-directional communication system
US7020277B1 (en) * 2001-12-05 2006-03-28 Lsi Logic Corporation DSL line interface having low-pass filter characteristic with reduced external components
DE10247208A1 (de) * 2002-10-10 2004-04-22 Infineon Technologies Ag Brückenschaltung zur Echounterdrückung in Kommunikationseinrichtungen
CN110753425A (zh) * 2019-09-30 2020-02-04 浙江凯耀照明有限责任公司 一种从电感抽取低压向芯片供电电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899382A (en) 1988-06-15 1990-02-06 Siemens Transmission Systems, Inc. Telephone circuit using DC blocked transformer and negative impedance technique
JPH04280597A (ja) 1991-03-08 1992-10-06 Nec Corp 加入者回路
JPH0851651A (ja) 1994-06-24 1996-02-20 Harris Corp 加入者線インタフェース回路及びインピーダンス整合方法並びにハイブリッド間エコーキャンセレーション方法
US6181791B1 (en) * 1998-01-06 2001-01-30 Stmicroelectronics, Inc. Apparatus and method for reducing local interference in subscriber loop communication system

Also Published As

Publication number Publication date
KR100429673B1 (ko) 2004-05-03
WO2000013335A1 (en) 2000-03-09
EP1110332A1 (en) 2001-06-27
CN1174560C (zh) 2004-11-03
ATE262755T1 (de) 2004-04-15
DE69915844D1 (de) 2004-04-29
JP4340012B2 (ja) 2009-10-07
KR20010099635A (ko) 2001-11-09
DE69915844T2 (de) 2005-04-21
CN1317173A (zh) 2001-10-10
US6542604B1 (en) 2003-04-01
EP1110332B1 (en) 2004-03-24

Similar Documents

Publication Publication Date Title
US7457386B1 (en) System and method for cancelling signal echoes in a full-duplex transceiver front end
US7333603B1 (en) System and method for adapting an analog echo canceller in a transceiver front end
US7536162B1 (en) Active resistive summer for a transformer hybrid
US7729429B1 (en) Active replica transformer hybrid
GB1569755A (en) Circuit for wire transmission of high frequency data communication pulse signals
JP2002524910A (ja) デジタル伝送システムにおけるエコーを減衰するためのスケール化されたインピーダンスレプリカ
CA1233531A (en) Electronic hybrid circuit
US7386119B1 (en) Filtered transmit cancellation in a full-duplex modem data access arrangement (DAA)
GB1563541A (en) Signal transmission circuit
US6965578B1 (en) Echo canceling method and apparatus for digital data communication system
US4888762A (en) Echo canceller for bidirectional transmission on two-wire subscriber lines
US6927645B2 (en) Electronic component structured to compensate for cable losses and method of production
US6917682B2 (en) Method and device for echo cancelling
KR100427231B1 (ko) 아날로그 에코 필터
US5541990A (en) Compensated hybrid
AU625200B2 (en) Videotex terminal
US6956944B1 (en) Method and apparatus for compensating for an echo signal component in telecommunication systems
US3303437A (en) Building-out network for non-loaded transmission lines
US6643271B1 (en) Adjustable gain transmit cancellation in a full-duplex modem data access arrangement (DAA)
JP2725268B2 (ja) ２線式加入者線双方向伝送用エコーキャンセラ
US20020168064A1 (en) Device for balancing a transmission line input impedance
JPH0230201A (ja) インピーダンス整合回路
JPH01827A (ja) ２線式加入者線双方向伝送用エコーキャンセラ
JPS6342527A (ja) デイジタル加入者線伝送装置
JPH0716178B2 (ja) 通信線の信号分岐装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051220

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080807

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080812

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080908

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081007

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees