KR100429673B1 - 디지털 송신 시스템의 에코 감쇠를 위한 스케일링된 복제임피던스 장치 - Google Patents

디지털 송신 시스템의 에코 감쇠를 위한 스케일링된 복제임피던스 장치 Download PDF

Info

Publication number
KR100429673B1
KR100429673B1 KR10-2001-7002711A KR20017002711A KR100429673B1 KR 100429673 B1 KR100429673 B1 KR 100429673B1 KR 20017002711 A KR20017002711 A KR 20017002711A KR 100429673 B1 KR100429673 B1 KR 100429673B1
Authority
KR
South Korea
Prior art keywords
replica
inductance
replication
chip
tap
Prior art date
Application number
KR10-2001-7002711A
Other languages
English (en)
Other versions
KR20010099635A (ko
Inventor
토마스 블론
마르틴 그뢰플
미하엘 모얄
다니엘 엠. 요페
Original Assignee
지멘스 악티엔게젤샤프트
에드트란 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트, 에드트란 인코포레이티드 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR20010099635A publication Critical patent/KR20010099635A/ko
Application granted granted Critical
Publication of KR100429673B1 publication Critical patent/KR100429673B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

본 발명은 송신 경로의 복제 임피던스를 포함하는 디지털 송신 시스템의 에코 감쇠를 위한 장치에 관한 것이며, 상기 복제 임피던스는 복제 말단 저항기, 복제 변조기 및 복제 송신 라인을 포함한다. 그에 더하여 상기 장치는 부가적인 복제 브리지 탭을 포함할 수 있다. 복제 변조기 및 복제 브리지 탭은 칩상에 위치하며 복제 중심 변조기 인덕턴스 및 복제 브리지 탭의 모든 소자들은 소프트웨어 세팅이 가능하도록 제작된다.

Description

디지털 송신 시스템의 에코 감쇠를 위한 스케일링된 복제 임피던스 장치 {SCALED IMPEDANCE REPLICA FOR ECHO ATTENUATION IN DIGITAL TRANSMISSION SYSTEMS}
ISDN 또는 XDSL과 같은 디지털 송신 시스템에 기초한 반도체에 있어서, 송신 및 수신 신호는 위치 A로부터 B로 동일한 쌍의 와이어상에 전달될 수 있다. 특별한 조치가 수신된 신호에 대해 이루어지지 않은 한, 다음 명칭의 원단 신호는 에코라 불리는 자신의 송신기의 신호에 의해 오버레이된다. 이것은 두가지 단점을 갖는다.
a) 수신 경로 입력은 고수준의 입력 레벨에 대해 설계되어야 한다. 따라서 가능한 신호 대 잡음 비(S/N)가 제한된다.
b) 종래 ISDN 및 XDSL 송신 시스템에서 아날로그 수신 경로후에 디지털 선형 에코 보상기를 발견할 수 있다. 상기 에코 보상기는 에코로부터의 비선형 왜곡 성분들을 공제할 수 없다. 따라서 신호 대 왜곡 비(S/D)는 매우 낮게 유지되어야 한다.
상기에 언급된 문제들을 극복하기 위해 저항기, 캐패시터 및 인덕터로 형성되는 송신 경로의 스케일링된 복제 임피던스가 송신/수신기 칩 외부에 제공되었다. 상기 복제 임피던스는 실제 송신 경로의 에코에 거의 동일한 신호를 전달한다. 실제 송신 라인의 신호는 원단 신호에 더해진 에코를 포함하기 때문에, 원단 신호는 실제 송신 라인상의 신호로부터 복제 신호를 공제함으로써(에코 감쇠) 격리될 수 있다. 고도의 에코 감쇠를 위한 중요한 필요 조건은 정확한 복제 임피던스를 제공하는 것이다. 여러 루프들이 송신 채널을 셋업하는데 사용되기 때문에 복제 임피던스를 트리밍할 수 있는 가능성이 있어야 한다. 이것은 복제 망의 일부 수동 소자를 연결하거나 단락시키도록 반도체 칩에서의 소정의 핀들을 항상 필요로 한다. 증가된 핀의 총수는 칩에 부착된 외부 수동 소자의 불필요한 하나의 주요한 단점이다. 지금까지의 외부 복제 임피던스는 소정의 테스트 루프들에서만의 적당한 에코 감쇠를 제공하는 절충 해결안이다.
본 발명은 EP 0 693 846 A2로부터 공지된 바와 같이 청구항 1의 전문에 따른 에코 삭제를 위한 장치에 관한 것이다.
도 1은 에코 감쇠를 위한 장치를 포함하는 수신기/송신기 칩의 개략 회로도이다.
본 발명의 목적은 적당한 에코 감쇠를 제공할 수 있는 방법 및 장치를 제공하는 것이다.
상기 목적은 독립항의 특징부에 의해 얻어진다. 바람직한 실시예들은 종속항에 의해 나타난다.
청구항 제 1항의 칩은 복제 브리지 탭을 포함한다. 복제 브리지 탭은 복제 팁 및 링 라인사이에 병렬로 접속된다. 그에 더하여 복제 브리지 탭은 직렬로 접속된 인덕턴스, 캐패시턴스 및 저항을 포함하며, 바람직하게는 저항 뿐 아니라 인덕턴스, 캐패시턴스도 조절가능하다.
바람직하게는 복제 변조기는 복제 제 1 권선 저항, 복제 제 2 권선 저항, 복제 변조기 중심 인덕턴스 및 복제 변조기 부유 인덕턴스를 포함하며, 상기 복제 변조기 중심 인덕턴스는 바람직하게는 가변이다. 그에 더하여 복제 변조기 중심 인덕턴스는, 복제 제 1 권선 저항, 복제 제 2 권선 저항 및 복제 변조기 부유 인덕턴스가 복제 루프의 직렬 소자들인데 반하여, 복제 탭과 링 라인들 사이에 병렬로 접속된다.
또한 본 발명은 청구항 제 8항에 정의된 바와 같은 디지털 송신 시스템에 관한 것이며, 여기서 송신 루프의 신호 및 복제 루프의 신호는 에코 신호를 제거하기 위해 수신기/송신기 장치의 감산기에 인가된다. 순수 에코 신호는 에코 감쇠를 위한 장치, 즉 복제 루프를 말단 저항기 앞의 수신기/송신기 장치의 팁 및 링 단자에 접속함으로써 형성된다.
협약에 따르면 복제 변조기는 수신기/송신기 칩의 칩 소자상에 있다. 그에 더하여 복제 브리지 탭은 수신기/송신기 칩의 칩 소자상에 존재한다. 따라서 조절가능한 복제 프리지 탭 소자값들 및 복제 중심 변조기 인덕턴스는 수신기/송신기 칩을 프로그래밍함으로써 세팅될 수 있다.
또한 복제 말단 저항기 및 수신기/송신기 칩상의 복제 송신 라인을 집적하는 것도 가능하다.
본 발명의 바람직한 실시예는 하기에 첨부한 도면을 참조로 기술된다.
수신기/송신기 칩(굵은 선으로 표시)은 팁 및 링 신호 라인(TTIP, TRING)을 구동하기 위한 라인 구동기(LD)를 포함한다. 디지털 송신 시스템은 말단 저항기 (R,R), 변압기(T) 및 루프(L)를 포함한다. 신호들은 팁 및 링 신호 라인(TTIP, TRING)을 통해 루프(L)로 송신된다. 수신기/송신기 칩(RTC)에 의해 루프로부터 수신된 신호는 말단 저항기(R, R)들 앞에 있는 팁 및 링 라인(TTIP, TRING)에 접속된 신호 라인(RTIP, RRING)에 의해 칩에 인가된다. 수신된 신호들은 감산기로 기능하는 칩(RTC)의 소자(AGC)에 인가된다.
수신된 원단 신호들은 라인 구동기(LD)에 의한 신호들의 송신에 의해 생성된 에코 신호가 첨가되기 때문에, 에코 신호를 제거할 필요가 있다. 이것은 인공 또는 복제 에코 신호를 생성하고 수신된 원단 신호 및 에코 신호들의 합으로부터 상기 인공 또는 복제 에코 신호를 감산함으로써 달성된다. 복제 임피던스는 복제 변압기, 복제 브리지 탭 및 복제 신호 루프(복제 케이블)에 접속된 복제 송신 팁 라인 (RTTIP) 및 복제 송신 링 라인(RTRING)을 포함한다.
변압기(T)의 특성들은 복제 제 1 권선 저항(RW1), 복제 제 2 권선 저항 (RW2), 복제 변압기 중심 인덕턴스(LXF) 및 복제 변압기 부유 인덕턴스(LS)로 이루어지는 복제 변압기에 의해 재생성되며, 상기 복제 변압기 중심 인덕턴스(LXF)는 조절가능하다.
복제 브리지 탭은 직렬인 복제 인덕턴스(LBT), 복제 캐패시턴스(CBT) 및 복제 저항(YBT)으로 이루어진다. 복제 브리지 탭의 각 소자는 조절가능하다.
복제 케이블 또는 복제 송신 라인은 다수의 RC 소자(RTL1, CTL1, RTL2, CTL2, RTL3, CTL3, RTL4)로 이루어진다. 오프 칩 RC 사다리는 15 피트(ft) AWG26 케이블의 입력 임피던스와 동일한 임피던스를 갖는다.
또한 상기 회로는 복제 말단 저항기(RT, RT)들을 포함한다.
복제 에코 신호는 감산기(AGC)에 라인(RRTIP, RRRING)을 통해 인가된다. 에코 신호 및 원단 신호의 합성에 의해 형성된 실제 송신의 수신된 신호로부터 복제 에코 신호를 감산한후에, 원단 신호가 제공된다.
칩상의 복제 임피던스 부분은 복제 변압기 및 복제 브리지 탭 소자들로 이루어지며 상기 복제 변압기 및 복제 브리지 탭의 조절가능 부분은 소프트웨어에 의해 세팅될 수 있다.
본 실시예는 ANSI-ISDN 테스트 루프에서 동작하도록 최적화된 "디지털 송신 시스템의 에코 감쇠를 위한 스케일링된 복제 임피던스"의 구현을 나타난다. 복제 브리지 탭이 디스에이블되면 나머지 온 및 오프 칩 소자들로 형성된 복제 임피던스는 라인 입력 근처에 브리지 탭 없이 ANSI-ISDN 루프들의 임피던스와 잘 매칭한다. 라인 입력 근처에 브리지 탭을 갖는 루프에 대해 LBT, YBT, CBT를 적절히 조절하면 이 경우에 또한 우수한 임피던스 매칭을 제공한다. 모든 집적된 인덕터들은 자이레이터(gyrator)로 구현된다. LXF는 송신 경로의 변압기의 가변하는 중심 인덕턴스와 매칭하도록 트리밍될 수 있다.
외부 절충 복제 임피던스는 세부적인 송신 시스템의 각 소자를 취하는 거의 완전히 집적된 복제 임피던스로 교체될 수 있다. 가장 중요한 임피던스 소자들의 집적으로 매우 우수한 에코 감쇠를 제공하는 다양한 송신 루프들을 매칭할 수 있는 방법으로 복제 임피던스를 트리밍할 수 있다.

Claims (13)

  1. 송신 경로의 복제 임피던스를 사용하는 에코 감쇠 장치를 구비하고 있는 디지털 송신 시스템용 수신기/송신기 칩(RTC)에 있어서,
    온 칩 소자(on-chip component)로서 복제 브리지 탭(LBT, YBT, CBT) 및 복제 변압기(RW1, RW2, LS, LXF)와;
    온 칩 라인(RRTIP, RRRING)을 통해 복제 에코 신호를 수신하기 위한 제 1 입력단과, 상기 송신 시스템의 송신 루프(L)의 신호를 수신하기 위한 제 2 입력단을 구비하는 온 칩 감산기(AGC)를 포함하고,
    상기 복제 브리지 탭(LBT, YBT, CBT)은 온 칩 복제 탭과 링 라인(RTTIP, RTRING) 사이에 접속된 인덕턴스(LBT), 캐패시턴스(CBT) 및 저항(YBT)을 구비하고,
    상기 인덕턴스(LBT), 상기 캐패시턴스(CBT) 및 상기 저항(YBT) 중 적어도 하나는 소프트웨어로 세팅될 수 있는 조절가능한 부분이며,
    상기 복제 탭 및 링 라인(RTTIP, RTRING)은 상기 복제 임피던스의 오프 칩 부분과 상기 전송 경로를 연결하기 위한 제 1 및 제 2 종단을 구비하는 것을 특징으로 하는 수신기/송신기 칩.
  2. 제 1 항에 있어서, 상기 인덕턴스(LBT), 상기 캐패시턴스(CBT) 및 상기 저항(YBT)은 상기 복제 탭과 링 라인(RTTIP, RTRING)사이에 직렬로 접속되는 것을 특징으로 하는 장치.
  3. 제 1항 또는 제 2 항에 있어서, 상기 인덕턴스(LBT), 상기 캐패시턴스(CBT) 및 상기 저항(YBT)은 조절가능한 것을 특징으로 하는 장치.
  4. 제 1항 또는 제 2 항에 있어서, 상기 복제 브리지 탭(LBT, YBT, CBT)은 디스에이블될 수 있는 것을 특징으로 하는 장치.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 복제 변압기(RW1, RW2, LS, LXF)는 복제 제 1 권선 저항(RW1), 복제 제 2 권선 저항(RW2), 복제 변압기 중심 인덕턴스(LXF) 및 복제 변압기 부유 인덕턴스(LS)를 포함하는 것을 특징으로 하는 장치.
  6. 제 5 항에 있어서, 상기 복제 변압기 중심 인덕턴스(LXF)는 조절가능한 것을 특징으로 하는 장치.
  7. 제 5 항에 있어서, 상기 복제 변압기 중심 인덕턴스(LXF)는 상기 복제 탭 및 링 라인(RTTIP, RTRING)사이에 병렬로 접속되며, 상기 복제 제 1 권선 저항(RW1), 상기 복제 제 2 권선 저항(RW2), 및 상기 복제 변압기 부유 인덕턴스(LS)는 상기 복제 탭 및 링 라인(RTTIP, RTRING) 중 하나의 직렬 소자인 것을 특징으로 하는 장치.
  8. 제 1 항 또는 제 2 항에 따른 칩을 포함하는 디지털 송신 시스템에 있어서,
    송신 경로는 복제 말단 저항기(RT, RT)를 통해 제 1 종단에 접속되며, 복제 송신 라인(RTL1, CTL1, RTL2, CTL2, RTL3, CTL3, RTL4)은 제 2 종단에 접속되는 것을 특징으로 하는 디지털 송신 시스템.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR10-2001-7002711A 1998-08-31 1999-08-24 디지털 송신 시스템의 에코 감쇠를 위한 스케일링된 복제임피던스 장치 KR100429673B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/144,820 US6542604B1 (en) 1998-08-31 1998-08-31 Scaled impedance replica for echo attenuation in digital transmission systems
US09/144,820 1998-08-31

Publications (2)

Publication Number Publication Date
KR20010099635A KR20010099635A (ko) 2001-11-09
KR100429673B1 true KR100429673B1 (ko) 2004-05-03

Family

ID=22510293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7002711A KR100429673B1 (ko) 1998-08-31 1999-08-24 디지털 송신 시스템의 에코 감쇠를 위한 스케일링된 복제임피던스 장치

Country Status (8)

Country Link
US (1) US6542604B1 (ko)
EP (1) EP1110332B1 (ko)
JP (1) JP4340012B2 (ko)
KR (1) KR100429673B1 (ko)
CN (1) CN1174560C (ko)
AT (1) ATE262755T1 (ko)
DE (1) DE69915844T2 (ko)
WO (1) WO2000013335A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956944B1 (en) * 1999-12-14 2005-10-18 Orckit Communications, Ltd. Method and apparatus for compensating for an echo signal component in telecommunication systems
US7145943B2 (en) * 2000-01-25 2006-12-05 Sbc Knowledge Ventures, L.P. XDSL system with improved impedance circuitry
US6980644B1 (en) * 2000-05-12 2005-12-27 National Semiconductor Corporation System and method for adapting an analog echo canceller in a transceiver front end
DE10030123A1 (de) 2000-06-20 2002-01-03 Infineon Technologies Ag Schaltungsanordnung zur analogen Echounterdrückung
US6738415B2 (en) * 2001-03-22 2004-05-18 Sun Microsystems, Inc. Bi-directional communication system
US7020277B1 (en) * 2001-12-05 2006-03-28 Lsi Logic Corporation DSL line interface having low-pass filter characteristic with reduced external components
DE10247208A1 (de) * 2002-10-10 2004-04-22 Infineon Technologies Ag Brückenschaltung zur Echounterdrückung in Kommunikationseinrichtungen
CN110753425A (zh) * 2019-09-30 2020-02-04 浙江凯耀照明有限责任公司 一种从电感抽取低压向芯片供电电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899382A (en) 1988-06-15 1990-02-06 Siemens Transmission Systems, Inc. Telephone circuit using DC blocked transformer and negative impedance technique
JPH04280597A (ja) 1991-03-08 1992-10-06 Nec Corp 加入者回路
JPH0851651A (ja) 1994-06-24 1996-02-20 Harris Corp 加入者線インタフェース回路及びインピーダンス整合方法並びにハイブリッド間エコーキャンセレーション方法
US6181791B1 (en) * 1998-01-06 2001-01-30 Stmicroelectronics, Inc. Apparatus and method for reducing local interference in subscriber loop communication system

Also Published As

Publication number Publication date
WO2000013335A1 (en) 2000-03-09
EP1110332A1 (en) 2001-06-27
CN1174560C (zh) 2004-11-03
ATE262755T1 (de) 2004-04-15
DE69915844D1 (de) 2004-04-29
JP4340012B2 (ja) 2009-10-07
KR20010099635A (ko) 2001-11-09
DE69915844T2 (de) 2005-04-21
CN1317173A (zh) 2001-10-10
US6542604B1 (en) 2003-04-01
JP2002524910A (ja) 2002-08-06
EP1110332B1 (en) 2004-03-24

Similar Documents

Publication Publication Date Title
US7333603B1 (en) System and method for adapting an analog echo canceller in a transceiver front end
US7457386B1 (en) System and method for cancelling signal echoes in a full-duplex transceiver front end
US5153875A (en) Adaptive balancing network
US5119365A (en) Bi-directional buffer line amplifier
US7729429B1 (en) Active replica transformer hybrid
KR100429673B1 (ko) 디지털 송신 시스템의 에코 감쇠를 위한 스케일링된 복제임피던스 장치
US6751202B1 (en) Filtered transmit cancellation in a full-duplex modem data access arrangement (DAA)
GB2091973A (en) Subscriber line interface circuit
CA1233531A (en) Electronic hybrid circuit
US6917682B2 (en) Method and device for echo cancelling
US5541990A (en) Compensated hybrid
GB1596447A (en) Hybrid
US20030123650A1 (en) Simple adaptive hybrid circuit
US6956944B1 (en) Method and apparatus for compensating for an echo signal component in telecommunication systems
KR100515316B1 (ko) 임피던스정합기 및 그것을 설치한 잡음제거필터
US4418249A (en) Four-wire terminating circuit
US6643271B1 (en) Adjustable gain transmit cancellation in a full-duplex modem data access arrangement (DAA)
US7050574B1 (en) Telephone line interface circuit and method
US6836544B1 (en) Sidestone reduction in full duplex transceivers
US20010033651A1 (en) Method and apparatus for connecting broadband voice and data signals to telephone systems
AU730313B2 (en) Hybrid circuit
US6930567B2 (en) Transmission system
US20020168064A1 (en) Device for balancing a transmission line input impedance
EP0635948A1 (en) Method and circuit for correcting performance degradation in a high speed digital cable equalizer
JPH01827A (ja) ２線式加入者線双方向伝送用エコーキャンセラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120416

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee