JP2002509672A - 固定小数点演算子または浮動小数点演算子およびブロックスケール浮動小数点演算子を組み合わせた適応フィルタシステム - Google Patents

Abstract

(57)【要約】 データＲＡＭ（７４）に格納された固定小数点データまたは浮動小数点データと、係数ＲＡＭ（８４）に格納されたブロックスケール浮動小数点係数を有する適応フィルタを提供する。データおよび係数は、畳み込み演算結果を提供する乗算器およびアキュムレータを用いたフィルタアルゴリズムで使用される。係数は、データＲＡＭの値とエラーの値の乗算結果を、旧係数値に加算して更新される。これは係数ＲＡＭの全係数値に対して実行される。エラーの値は、フィルタ出力とエコーである近接端信号サンプルの差を示す。これらの新しい係数は検査され、予め決めたれた閾値をいずれかが上回るまたは全てが下回る場合、全ての係数仮数部がシフトされ、指数部は次のフィルタ周期で調整される。

Description

【発明の詳細な説明】 固定小数点演算子または浮動小数点演算子および ブロックスケール浮動小数点演算子を組み合わせた適応フィルタシステム 発明の技術分野 本発明は、適応フィルタ、詳細には、適応フィルタ内にデータおよび係数を格 納する方法に関する。 発明の背景 一般的なスピーカフォンシステムで利用される適応フィルタは、エコー経路の 特性を評価し、デジタル化された遠隔端ユーザー信号からの模擬エコー信号を生 成し得る。フィルタは、近隣端エコー信号から模擬エコー信号の減算し、残差信 号またはエラーを生成する減算器を有する。残差信号を可能な限りゼロに収束さ せるために、適応フィルタは、実際のエコー信号にできるだけ近い模擬エコー信 号を生成し得る。 多くの適応フィルタで使用されるインパルス応答型フィルタは、メモリ内部に データおよび係数が格納され、データおよび関連する係数について多くの乗算お よび加算の実行が必要となる。フィルタの精度は、データおよび係数の表示に使 用するデジタルワードの長さおよびフォーマットに依存する。固定小数点表示は 、ハードウエアを付加せずに精度を最大にできるが、浮動小数点表示は、より広 範な値を取り扱うために正確度を犠牲にする。ブロックスケール浮動小数点表示 は、単一の指数部の値を使用し、これにより全ての仮数部が同じ大きさに調整さ れる。指数部の値は、任意の所定時間内にメモリ内部に格納される最大数の大き さに依存する。音声信号を扱う適用例では、短時間で入力信号の大きさが大きく 変化するので、指数部が大きくなりメモリ内部に格納される小さな値が大幅に少 なくなるため、ブロックスケール浮動小数点表示はデータの格納に適さない。こ れはメ モリ内部に格納されたデータの大幅な精度の低下につながる。浮動小数点表示は 小さな数値の精度を最大化し、大きな数値から最下位ビットを切り捨てるため、 この適用例に最も適している。 発明の要旨 本明細書中で開示され請求される本発明は、適応フィルタを含む。適応フィル タは、固定小数点フォーマットまたは浮動小数点フォーマットでデータを格納す るデータメモリ、および全ての係数仮数部に対して共通の指数部を格納するため の関連レジスタを用いてブロックスケール浮動小数点フォーマットで係数仮数部 を格納する係数メモリを有する。デジタルフィルタエンジンは、データメモリに 格納された入力データを受け取り、格納されたデータおよび係数を処理してデジ タルフィルタ出力を生成し得る。フィルタエンジンは、有限インパルス応答フィ ルタアルゴリズムを実行するための有限インパルス応答フィルタエンジンである 。係数更新装置は予め決められたアルゴリズムに従って係数メモリ内に格納され た仮数部の値を更新する。次に係数検査装置は、係数メモリに格納された最大値 を判断し、次のフィルタ周期で係数に必要な指数部および仮数部の補正を判断し 得る。任意の仮数部の値が一つでも閾値より大きく、且つ、係数指数部が許容さ れる最大値より小さい場合、全ての係数仮数部は、次のフィルタ周期で算式に基 づき右に1ビットシフトされ、指数部は一つ加算される。全ての係数仮数部の値 が閾値より小さく且つ、指数部がゼロより大きい場合、次のフィルタ周期で算式 に基づき仮数部は左に１ビットシフトされ、指数部は一つ減じられる。 本発明の別の局面では、データメモリは、格納された各データワードに関する 仮数部および指数部の双方を用いて浮動小数点フォーマットでデータを格納し得 る。 図面の簡単な説明 図１は、本発明に従って動作するスピーカフォンシステムの全体ブロック図を 示す。 図２は、適応フィルタを利用したダブルトーク検出器の詳細なブロック図を示 す。 図３は、適応フィルタの高次ブロック図を示す。 図４は、本発明の適応フィルタのアーキテクチャを示す、一般的なブロック図 を示す。 図５は、係数更新計算のためのデータフローを表す、アーキテクチャのブロッ ク図を示す。 図６は、畳み込み演算におけるデータフローに関するアーキテクチャのブロッ ク図を示す。 図７は、係数検査処理のフローチャートを示す。 発明の詳細な説明 図１は、本発明に従って動作する（図示されていない）適応フィルタを組み込 んだスピーカフォンシステムを示す。４ワイヤシステムは、配電線10を有し、４ ワイヤから２ワイヤへのハイブリッド回路12の片側にインタフェースされている 。ハイブリッド12のもう一方側は、２ワイヤの加入者回線24を通してスピーカフ ォン16にインタフェースされている。スピーカフォン16への入力または出力信号 は、回線18を通してスピーカ20に伝わる。スピーカ20に近接してマイクロフォン 22があり、回線24によってスピーカフォン16に接続されている。スピーカフォン 16からの出力される信号は回線26を通して、ハイブリッド12に入力される。 動作において、音響エコー経路がスピーカ20からマイクロフォン22で生成され る。ネットワークエコー経路14は出力から入力へ至る加入者回線26からなる。音 響エコー経路を防ぐ簡単な方法は、最終的にこのエコーを耳にする遠隔端ユーザ ーに伝わる反射信号を防ぐために、マイクロフォンを切ることである。ネットワ ークエコー経路に関しては、ハイブリッド12に組み込まれたハイブリッドコイル が完全に加入者回線16自体に適合しないことによる。結果的に、４ワイヤ回線10 を介して遠隔端ユーザーから加入者回線26を介した近隣端ユーザーに受信された 信号をハイブリッドコイルは通さないだけでなく、近隣端ユーザーからの信号を 入力に流してしまう。 ここで図２を参照すると、本発明の概論による適応フィルタを用いたダブルト ーク検出器のブロック図を示す。ダブルトーク検出器の動作は、1995年9月29日 に提出された、米国特許出願番号第08/536,986号件名“DOUBLE-TALK DETECTOR F OR ECHO CANCELLER”に詳述されており、本明細書で参考として援用する。遠隔 端音声は、受信回線14を通して遠隔端音源から受信され、回線14はA/D変換器28 に入力され、回線30にサンプリングされた受信値R_in(k)を出力として提供する。 これは、D/A変換器32へ入力され、デジタル値を回線34上のアナログ値R_outに変 換して戻す。これは、近接端装置20に入力される。近接端装置は受信経路を構成 し、ここでは回線34がバッファー36を通して入力され、その出力が回線18を通し てスピーカ20に伝わる。伝送経路はマイクロフォン22を介して提供され、その出 力は回線24を通してバッファー／ドライバー38に接続され、出力回線40に伝わり 出力信号S_inを提供する。 伝送経路の出力S_inは、A/D変換器42に入力され、回線44にサンプリングされた デジタル出力S_in(k)を提供する。これは減算回路46の正の入力となる。適応フィ ルタ50は、回線30のR_in(k)に接続された入力を有し、フィルタリングされた出力 信号を提供される。この出力信号は減算回路46の負の入力となる。これは、回線 44のサンプリングされた信号S_in(k)と適応フィルタ50から出力された信号との差 異を与える。これが、残差信号Res(k)として回線48の出力でありサンプリングさ れた信号である。回線48および信号Res(k)はD/A変換器54への入力され、遠隔端 へ出力信号を提供する。 適応フィルタ50は基本的なエコー消去動作を提供し得る。図１に示すように、 スピーカ20とマイクロフォン22の間にエコー経路が存在する。このように、R_in 信号の一部が受信され伝送経路に戻されると、R_in信号の一部がS_outに加えられ ることになる。適応フィルタ50は近接端経路の適切な推定インパルス応答を生成 および周期的に更新し、推定インパルス応答および受信した経路信号に従って、 経路信号の受信に応じて伝送経路入力上で発生するエコー信号の推定値を生成す る。 このエコー推定信号は、減算回路46を用いて伝送入力信号S_in(k)に代数的に結合 され、回線48の伝送経路出力信号Res(k)を生成する。適応フィルタはまた、入力 として適応処理で使用するRes(k)信号を受け取る。 エコー経路の固定的に行われる通常動作では、エコー消去装置は、エコーの低 減度合いを判断する本推定の質を表す反射信号を推定する。この推定の質の度合 いは、エコー反射―損失エンハンストメント（ERLE）と呼ばれる。これはエコー 消去装置によって提供されるエコー出力の減少として定義される。即ち、推定エ コー出力に対するエコー消去装置の出力時の信号の推定出力の比率であり、次式 に従う。 エコーの減少はまた、ループゲインを削減するためにも重要である。遠隔端およ び近接端は音響ループによってリンクされている。本ループにおけるループゲイ ンが非常に高い場合、ループは不安定となり、音響ハウリングを生ずる。遠隔端 のシステムが全二重スピーカフォンを装備し、それが近隣端エコー消去装置から のループゲイン低減に依存し得る場合、そのスピーカフォンはさらに高い出力お よび入力ゲインを処理し得る。 エコー消去装置は、実質的にエコー経路をモデル化し、エコー信号の予測を提 供する適応フィルタ50を用いて遠隔端からの信号をフィルタリングすることで推 測値を生成する。最近のエコー消去装置では、本フィルタはLMS（最小二乗平均 ）アルゴリズムによって学習を行う。このようなシステムにおいて、遠隔端から の信号、即ち“学習信号”はエコー経路を“解明する”ために使用される。つま り、LMSアルゴリズムは、近接端マイクロフォン22で遠隔端信号が受信されると 、信号の経路の影響を観測することで経路の応答を推測し得る。 ここで図３を参照すると、適応フィルタ50のブロック図が示される。フィルタ 50において、サンプリングされた遠隔端信号のシーケンス入力R_in(k)が、適応FI Rフィルタ部56に提供され、サンプリングされたシーケンス入力の畳み込み演算 を行い、フィルタ出力y(k)を生成する。その後、エラー項Res(k)は減算回路64で 、フィルタ出力y(K)とサンプリングされた近隣端信号S_in(k)との間の差を計算し て判断される。エラー項Res(k)は、適応FIRフィルタ56により使用される更新さ れた重み係数の計算を行うブロック68の最小二乗平均（LMS）適応アルゴリズム に適用される。本発明のフィルタは、Ｎ個のタップを備えたFIRフィルタを用い 、最小二乗平均（LMS）推定技術は、重みの更新計算に使用される。 特に、サンプリングされたシーケンス入力R_in(k)について、システムは出力を計 算しその後、重みW_n(k)はまたLMSアルゴリズムを使用して更新される。システム は、好ましくは、Ｋ番目のサンプリング時にタップｎに対して重みW_n(k)を調整 できるＮ段の適応フィルタおよびLMSアルゴリズムに従って各タップの重み更新 をそれぞれ計算する“ｎ”個の並列処理素子を使用する。 理想的には、フィルタ出力y(k)は、基準値S_in(k)に等しくなるか、或いはエラ ー信号が生成される。 その後、エラー出力はLMSアルゴリズムまたは別の繰り返し演算アルゴリズムに 従って最小化される。 ここで図４を参照すると、算術エンジンおよび格納装置を図示した適応フィル タ56のブロック図が示される。データは入力バス72上で受け取られて、新規デー タレジスタ74に入力される。この新規データレジスタはバス76にインタフェース されている。データは、バス76によって、新規データレジスタ74を使用するデー タRAM78およびバス76でインタフェースされたデータレジスタ80に転送され、検 索される。データRAM78は固定小数点または浮動小数点フォーマットでデータを 格納するために使用される。浮動小数点フォーマットでは、データは符号付き仮 数部(M_b)および無符号指数部(E_b)で構成される。FIRフィルタの係数は、バス8 6でインタフェースされた係数RAM84に格納されており、係数レジスタ88へのデー タ読み込みおよび更新ブロック100からデータ書き込みはバス86を通して行う。 係数RAM84のデータは、ブロックスケール浮動小数点値であり、単一の無符号指 数部に関連する。しかし、指数部は係数RAM84に格納されていない。むしろ、仮 数部(M_c)だけが係数RAM84に格納されている。本明細書において以下に示すよう に、指数部の値は、係数RAM84に格納された係数データに従う変数である。係数 指数部は、“０”からE_c,maxの間の範囲を有し、E_c,maxは係数範囲の選択および RAM84で仮数部として格納される有効ビット数により決まる。24ビットの係数範 囲を例に挙げると、RAM84に16有効ビット数が格納される場合、E_c,maxは“8”と なる。 データおよびフィルタ係数に加えて、図３のブロック68の適応アルゴリズムに おける係数更新処理のためにエラーレジスタ92に格納されたエラー要素が必要と なる。これはバス94によってインタフェースされている。 畳み込み演算および係数更新を行うためのFIR/更新エンジン96は、データレジ スタ80および係数レジスタ88を通してそれぞれRAM78およびRAM84から適当なデー タを抽出し、回線102上のフィルタ出力を生成するための畳み込み演算または更 新ブロック100の更新された係数の値を生成を行うためにこれらの値およびエラ ーレジスタ92に格納された値を受け取ることができるように提供される。本明細 書中に以下に詳述するように、更新ブロック100は、更新された仮数部Mcの値,お よび指数部Ecの値を生成する。係数指数部Ecはブロック98に格納され、処理の間 FIR/更新エンジン96で利用される。指数部E_cは、係数RAM84に格納された全ての 仮数部M_cの値に対して単一の値であるため、各仮数部に対する指数部を格納する システムの要素であるメモリを低減する。しかし、異なる指数部E_cに対する仮数 部M_cの値は係数RAM84に格納され得ることに留意されたい。例えば、仮数部の半 数M_c1は第1の指数部E_c1を有し、残りの仮数部M_c2は第2の指数部Ｅ_c2を有し、そ れらはそれぞれ関連する。詳細は本明細書で以下に述べる。 エコー消去装置のような適用例では、係数更新は連続的周期で大量に係数が変 化しないように制御され得る。また、係数の性質は、多くの係数がエコー経路に よる遅延に相当しこれらは非常に意味があり、一方、残りの係数はそれほど有効 な情報を持たない。理想的には、この性質によりブロックスケール浮動小数点表 示が係数に適するのである。これにより、あるレジスタは共通の指数部の格納に 使用され得、仮数部だけの格納が必要とされるメモリのような全ての係数の保持 に必要とされる格納領空間を相当節約する。詳細については、本明細書中の以下 に示す。 ここで図５を参照すると、FIR/更新エンジン96における係数更新処理のための データ流れの概略図が示される。エラー仮数部M_eは、メモリ領域110から検索さ れ、これは実質的にエラーレジスタ92であり、バス94上に与えられる。同時にデ ータ仮数部M_bは、データメモリ78から検索され、データ仮数部レジスタ104を通 してバス106上に与えられる。エラー仮数部M_eは乗算器108を用いてデータ仮数部 M_bと乗算され、積をバス114に提供する。この積の中間値は、積レジスタ116に格 納される。積レジスタ116の出力は、シフト制御ブロック136により制御されるバ レルシフター120に入力される。次いで、シフト制御ブロック136は、データ指数 部E_bおよびエラー指数部Ｅ_eおよび係数指数部E_cの負の値および係数シフトC_sを 受け取る。バレルシフター120は、データ指数部E_bおよびエラー指数部E_eおよび 係数指数部E_cの負の値および係数シフトC_sの総和に等しいシフトを提供する。係 数シフト値は、明細書中の以下に示すように、最後のサンプリング時の係数更新 動作間に、係数検査装置により判断されるシフト量である。バレルシフター120 の出力は、バス154を介してアキュムレータ158に達する。アキュムレータ158は 、バレルシフター120の出力とバス152上の値を加算し得る。バス152上の値は、 レジスタ88からシフトブロック146に対してバス90を通して旧係数仮数部M_cを入 力することで引き出される。シフトブロック146は“+1”または“-1”の値によ って仮数部をシフトし得る。この左シフトまたは右シフトのシフト量は、本明細 書中で上記した係数シフト値である。シフトされた値は、バス148上に出力され 、符号拡張ブロック150に入力される。符号拡張ブロックは、符号ビットを拡張 してバス152で必要とされるワード長の値を提供する。バス152上の値は更新項に 加算され、これが中間レジスタ160に格納するためのバレルシフター120の出力で ある。その後、新しい係数仮数部は係数メモリ84で更新され、旧係数仮数部の値 を上書きする。 RAM84内の全係数仮数部は更新された後、C_sが“+1”に等しい値を有する場合 、即ち全ての係数の値が更新周期の間に右にシフトされる場合、係数指数部E_cの 値は、一つ加算される。C_sが“-1”に等しい場合、即ち、全ての係数の値が更新 周期の間に左にシフトされる場合、係数指数部E_cの値は、一つ減算される。 バレルシフター120で実行され得る最大シフトは、データ指数部E_bの最大値と エラー指数部E_eの最大値を加算し、係数指数部E_cの最小値を減算して、係数シフ トC_sの最大値“+1”を加算する。最小シフトは、データ指数部E_bの最小値とエラ ー指数部E_eの最小値を加算し、係数指数部E_cの最大値を減算して、係数シフトC_s の最小値“-1”を加算する。これらの値に基づくバレルシフター120は（E_b,min ＋E_e,min−E_c,max＋C_s,min）から(E_b,max＋E_e,max−E_c,min＋C_s,max)のシフト範 囲を取り扱わなければならない。 ここで図６を参照すると、畳み込み演算のブロック図が示される。前述したよ うに、データRAM78のデータは符号付き仮数部M_bおよび無符号指数部E_bからなる 。データの仮数部M_bはデータRAM78から連続的に読み出され、レジスタ162に格納 される。この仮数部がバス164に出力されて乗算器170に達する。係数仮数部M_cは 、係数RAM84に格納される。それらはまた、係数RAM84から連続的に読み出され、 レジスタ88に格納される。このレジスタの出力はバス99上に与えられて乗算器17 0の入力となる。 データ仮数部M_bおよび係数仮数部M_cのための乗算器170の積の出力は、中間バ ス172上に値を提供し、その後積レジスタ174に入力される。この積レジスタの出 力は、バレルシフト回路178の入力となる。データ指数部E_bは、連続的に読み出 されて、レジスタ180に格納される。このレジスタの出力は、バス182に与えられ 、シフト制御ブロック184に入力される。シフト制御ブロック184はデータ仮数部 の値からバレルシフターに入力されるシフト量を計算し、その結果をバス186上 に出力する。この値がバレルシフター178に入力され、シフト制御ブロックで計 算された量によりバス178上の入力値をシフトし、バス188にシフトされた出力値 を提供する。バレルシフター178の出力は加算器190に入力される。加算器190は 、フィルタの全タップに対するバス188上のシフトされた出力値を累算する。こ れにより、データRAM78の全ての場所および係数RAM84からの重みつけられた、対 応 する係数値の読み出しが連続的になされ、全タップに対してこれまで詳述した処 理を繰り返す。FIRフィルタにおいて全タップの処理を終了した後、加算器178は 仮数部畳み込み演算結果をバス192上に生成し、レジスタ194に格納する。レジス タ194は、また、累算動作が実行されている間に畳み込み演算の中間値を格納す るために使用される。レジスタ194の出力はバス196を通して加算器190に接続さ れる。畳み込み計算結果の指数部は、係数RAM84のブロックスケール指数部と同 様である。 図７は、係数検査動作のフローチャートを示す。新規値R_in(k)が生成された時 にフローチャートはブロック198から始まり、機能ブロック200に移る。このブロ ックでは、係数RAM84の場所を示すアドレスを提供するインデックスIが読み出さ れ、ゼロに初期化される。さらに2つの変数、Shift_leftおよびShift_rightもま たそれぞれ１と０に初期化される。機能ブロック200から制御は機能ブロック202 で始まるループに移る。ループは、インデックスIで示されるアドレスに相当す る更新された係数値のフェッチで始まり、図５に示される係数更新ブロックによ り係数RAM84で更新される。処理の流れは更新された係数を読み出した後２つに 分岐する。最初の分岐は、制御の流れは判断ブロック204に移り、ここで変数Shi ft_leftの値が“1”であるか調べる。変数Shift_leftの値が“0”の場合、制御 は“N”の経路に従い、機能ブロック216に流れる。しかし、変数Shift_leftが“ 1”の場合、制御は“Y”の経路に従い判断ブロック206に移り、ここで指数部の 最上位ビット（MSB）が検査される。MSBが負の数値に対して"111"または正の数 値に対して"000"である場合、変数Shift_leftは変更されず、制御の流れは“Y” の経路に従って直接機能ブロック216に移る。しかし、MSBが“111”または“000 ”に一致しない場合、仮数部の値は大きく、係数の値は次のサンプリング時に左 にシフトされないことが判断される。この場合、制御の流れは“N”の経路に沿 って、機能ブロック208に移り、ここで変数Shift_leftは値"0"を割り当てられる 。係数RAM84内の全ての係数仮数部が"000"または"111"に等しいMSBを有する場合 、変数Shift_leftは制御がループを抜け出る時にゼロになる。機能ブロック208 から制御は機能ブロック216に移る。 制御の流れの別の分岐では、判断ブロック210が変数Shift_rightの値を検査し 、 もしゼロである場合残りの分岐処理は迂回され、制御は直接"Y"の経路に従って 機能ブロック216に移る。しかし、変数Shift_rightがゼロと同値でない場合、制 御は"N"の経路に従い、係数のMSBが負の数値に対して"10"または正の数値に対し て"01"であるかどうか分岐ブロック212で検査される。MSBが前述の基準を満たす 場合、係数は大きな値を有すると判断され、RAMの全係数は次のサンプリング時 に左へシフトされなければならない。この条件下で、制御は"Y"の経路に従い機 能ブロック214に移り、変数Shift_rightが値"1"に設定される。しかし、MSBが"0 1"または"10"に等しくない場合、制御は"N"の経路に従い直接機能ブロック216に 移る。 RAM84のアドレスを提供するために用いられるインデックスIは、制御の流れの 機能ブロック216で一つ加算される。これによりRAM84のアドレスが次の位置に設 定される。機能ブロック216から制御の流れは判断ブロック218に移り、インデッ クスIの値がフィルタのタップ数に等しいかどうか検査される。もし二つの値が 等しい場合、係数RAM84の全係数が処理され、制御は“Y”の経路に従い機能ブロ ック220に移る。しかし、RAMの全ての係数が処理されない場合、制御は"N"の経 路に沿って機能ブロック202のループの開始に戻る。 RAMの全係数が処理された後、制御の流れはループから抜け出し、機能ブロッ ク220に移り、変数Csが値"0"に初期化される。次のステップで、変数Shift_left は判断ブロック222で"1"に等しいかどうか検査される。Shift_leftの値が"1"に 等しい場合、RAM84に格納された全係数の仮数部は小さく、精度を最大化するた めに次の更新周期で一つずつ左にシフトされ、制御は"Y"の経路に沿って判断ブ ロック224に移る。しかし、係数指数部の値が"0"に等しい場合、係数RAM84は全 係数の最大精度を格納しており、RAM84の値は次の更新周期で左にシフトされな い。この条件下で制御の流れは"N"の経路に従って直接判断ブロック228に移る。 判断ブロック224では、係数指数部が値ゼロに等しいと判断される場合、制御の 流れは"Y"の経路に従って判断ブロック228に移る。しかし、係数指数部がゼロ以 外の値を有すると判断される場合、制御は“N”の経路に沿って機能ブロック226 に移り、Csの値が"−1"に設定される。これにより、RAM84の全係数仮数部が次の 係数更新周期で一つずつ左へシフトされる。 判断ブロック228では、変数Shift_rightは値"1"に等しいかどうか検査される 。任意のある係数仮数部が"01"または"10"に等しいMSBを有する場合に、この変 数Shift_rightは値"1"に設定される。この場合、係数仮数部の値は大きくなり、 次の更新周期でオーバーフローする可能性がある。オーバーフローを回避するた め、RAM84の全係数は次の更新周期で右にシフトされねばならない。Shift_right の値が"1"に等しくない場合、制御は"N"の経路に沿って機能ブロック234に移る 。しかし、もしShift_rightの値が"1"に等しい場合、制御は"Y"経路に従い判断 ブロック230に移る。判断ブロック230では、係数指数部の値が許容最大値Ec,max に等しいかどうか検査される。もし等しいならば、制御は"Y"経路に従い機能ブ ロック234に移り、等しくない場合は"N"経路に従って機能ブロック232に移り、 ここでCsの値が"+1"に設定される。これにより、RAM84の全係数仮数部が次の係 数更新周期で一ずつ右にシフトされる。係数検査処理制御の流れは機能ブロック 234で終了する。 これまでに詳述した好ましい実施態様の全ては係数に対する仮数部の全てにつ いての指数部を定義する唯一の係数指数部を使用する。一般的には、係数は所定 のフィルタ適用例に対して最小値から最大値の範囲内の値をとる。一般的にこの 最大値は係数中間(値)の範囲で発生する。従って、係数は最小値から最大値に達 し、最小値に戻る。このように、フィルタの最端部の係数に対する最小値は二つ の指数部係数を有することが説明され得、一つは係数RAMの別の領域にある。例 えば、RAMの上部3分の1および下部3分の1は、それらの係数に関連する一つの指 数部を有し、係数RAMの中間部は2つ目の指数部を有し得る。これにより、各分割 ステップに対して一つの指数部だけが必要となるので、係数に対する別の分割が なされる。従って、処理の間にこのように関連する単一の指数部を有する複数の 固定ブロックが存在し得、その所定ブロックに対する情報を処理するために、こ の指数部の情報を有することだけが必要となる。ブロック境界を通過すると、仮 数部を抽出する時にだけ別の指数部を使用する必要がある。近接ブロック間のブ ロック境界が別のブロックの相対値の関数として判断され得るが、唯一重要なの は、ブロックサイズが所定の仮数部の値で独立に変化するよう固定されることで ある。本実施態様で留意すべき主な局面は、仮数部に比べて指数部の数が非常に 限定されることで、これにより仮数部および指数部の各値に対して両方を格納す るシステム比べて、必要な格納領域は極めて少ない。 総括すると、固定小数点または浮動小数点データとブロックスケール浮動小数 点係数を組み合わせて用いる適応フィルタを提供した。これらの係数は、フィル タ出力とサンプリングされた近接端信号の差異を取り込んで判断されるエラーの 値の関数としてフィルタ応答が変化するような変数である。エラーの値は係数を 変化させることにより最小化され、係数メモリ内に更新された係数を格納する。 係数はメモリ内部に格納された仮数部を用いて、ブロックスケール浮動小数点フ ォーマットで格納され、共通する指数部はレジスタに格納される。係数の値が増 加するにつれて、係数の最上位ビットの固定された数はメモリ内に格納され、指 数部が加算される。係数の値が減少すると最下位ビットがさらにメモリ内部に格 納され、指数部が減じられる。共通の指数部は係数メモリ内に全部の値が同量に 調整される。 好ましい実施態様を詳述したが、添付された請求の範囲で規定されるように発 明の精神および範囲から逸脱することなく、各種の変更、置換および交換が本明 細書において為し得ることが理解されるべきである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＥＡ(ＡＭ，ＡＺ ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，Ｅ Ｅ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，Ｙ Ｕ，ＺＷ (72)発明者 カマナ，ジョン アメリカ合衆国 カリフォルニア 95827, サクラメント，ゴーテ アベニュー 9750 (72)発明者 ヘムクマール，ナリアンカドゥ ダタトレ ヤ アメリカ合衆国 テキサス 78741，オー スティン，ウィッカーシャム レーン ナ ンバー1105 2207

Claims (1)

1. 【特許請求の範囲】 １．適応フィルタであって、 データを格納するデータメモリと、 定義された係数指数部の値を用いて、ブロックスケール浮動小数点フォーマッ トでフィルタ係数仮数部を格納する係数メモリと、 該データメモリ内に格納する入力データを受け取り、デジタルフィルタの出力 値を提供するために該格納されたデータおよび該格納された係数仮数部を処理す る、デジタルフィルタエンジンと、 該係数メモリ内に格納する更新された係数仮数部を提供するための予め決めら れたアルゴリズムに従って、該データメモリ内に格納された該係数仮数部の値を 変更する係数更新装置と、 仮数部として格納可能な値の範囲を最大化するために仮数部に対するフィルタ 係数の指数部を変更する指数部装置と、 を備える、適応フィルタ。 ２．前記データメモリが、格納された各データワードに関連する仮数部および指 数部の両方を有する浮動小数点フォーマットでデータを格納することが動作可能 である、請求項１に記載の適応フィルタ。 ３．前記デジタルフィルタエンジンが有限インパルス応答エンジンを含む、請求 項１に記載の適応フィルタ。 ４．前記係数更新装置が、ＦＩＲフィルタエンジンの出力と所望の出力の間に存 在するように判断されたエラーの値を最小化するために、前記係数メモリ内に格 納された前記係数値を変更する、請求項１に記載の適応フィルタ。 ５．前記指数部装置が、 前記係数メモリ内に格納された前記係数仮数部の各々のための所望の閾値に対 する最大係数仮数部を比較する比較回路と、 該所望の閾値を該係数仮数部の値が超えた場合に、最大値を有する係数仮数部 を予め決められたビット数だけ右にシフトし、予め決められたビット数だけ指数 部を加算する右シフト回路と、 該所望の閾値より該係数仮数部の値が小さい場合に、最大値を有する係数仮数 部を予め決められたビット数だけ左にシフトし、予め決められたビット数だけ指 数部を減算する左シフト回路と、 を備える、請求項１に記載の適応フィルタ。 ６．適応フィルタであって、 データ格納のためのデータメモリと、 少なくとも２つの各部分およびそこに格納される仮数部に関連する定義された 係数指数部の値を用いて、ブロックスケール浮動小数点フォーマットでフィルタ 係数仮数部を格納する該少なくとも２つの部分を有する係数メモリと、 該データメモリ内に格納する入力データを受け取り、デジタルフィルタの出力 値を提供するために該格納されたデータと該格納された係数仮数部を処理する、 デジタルフィルタエンジンと、 該係数メモリ内に格納する更新された係数仮数部を提供するために、予め決め られたアルゴリズムに従い、該データメモリ内に格納された該係数仮数部の値を 変更する係数更新装置と、 該少なくとも２つの部分において仮数部として格納可能な値の範囲を最大化す るために、該少なくとも２つの部分の各々において所定の長さの仮数部に対する フィルタ係数の指数部を変更する指数部装置と、 を備える、適応フィルタ。 ７．前記データメモリが、 格納された各データワードに関連する仮数部および指数部の両方を有する浮動 小数点フォーマットでデータを格納することが動作可能である、請求項６に記載 の適応フィルタ。 ８．前記デジタルフィルタエンジンが、有限インパルス応答エンジンを含む、請 求項６に記載の適応フィルタ。 ９．前記係数更新装置が、ＦＩＲフィルタエンジン出力と所望の出力の間に存在 するように判断されたエラーの値を最小化するために、前記係数メモリの前記少 なくとも２つの部分に格納された前記係数値を変更する、請求項６に記載の適応 フィルタ。 １０．前記指数部装置が、 前記係数メモリで前記少なくとも２つの部分の各々に格納される前記係数仮数 部の各々のために、所望の閾値に対して最大係数仮数部を比較する比較回路と、 該所望の閾値を該係数仮数部の値が超えた場合に、最大値を有する、該少なく とも２つの部分のそれぞれの係数仮数部を、予め決められたビット数だけ右にシ フトし、該少なくとも２つの部分の１つに関連する指数部を予め決められたビッ ト数だけ加算する、右シフト回路と、 該所望の閾値より該係数仮数部の値が小さい場合に、最大値を有する、該少な くとも２つの部分のそれぞれの係数仮数部を、予め決められたビット数だけ左に シフトし、該少なくとも２つの部分の１つに関連する指数部を予め決められたビ ット数だけ減算する、左シフト回路と、 を備える、請求項６に記載の適応フィルタ。 １１．データを適切にフィルタリングする方法であって、 データメモリ内にデータを格納するステップと、 定義された係数指数部の値を用いて、ブロックスケール浮動小数点フォーマッ トで係数メモリ内にフィルタ係数仮数部を格納するステップと、 デジタルフィルタエンジンを用いて、データメモリ内に格納する入力データを 受け取るステップおよびデジタルフィルタ出力値を提供するために、該格納され たデータおよび該格納された係数仮数部の処理するステップと、 係数メモリ内に格納する更新された係数仮数部を提供するために、予め決めら れたアルゴリズムに従って、該データメモリ内に係数更新装置を用いて該格納さ れた係数仮数部を変更するステップと、 指数部装置を用いて、仮数部として格納可能な値の範囲を最大化するために、 仮数部に対するフィルタ係数の指数部を変更するステップと、 を含む、データを適切にフィルタリングする方法。 １２．前記データメモリが、格納された各データワードに関連する仮数部および 指数部の両方を用いて、浮動小数点フォーマットでデータを格納することが動作 可能である、請求項１１に記載の方法。 １３．前記デジタルフィルタエンジンが、有限インパルス応答エンジンを含む、 請求項１１に記載の方法。 １４．前記係数更新装置が、ＦＩＲフィルタエンジンの出力と所望の出力の間に 存在するように判断されたエラーの値を最小化するために、前記係数メモリ内に 格納された係数値を変更する、請求項１１に記載の方法。 １５．前記指数部装置を用いて変更するステップが、 比較回路を用いて、前記係数メモリ内に格納された前記係数仮数部の各々のた めの所望の閾値に対する最大係数仮数部を比較するステップと、 右シフト回路を用いて、該所望の閾値を該係数仮数部の値が超えた場合、最大 値を有する係数仮数部を予め決められたビット数だけ右にシフトし、予め決めら れたビット数だけ指数部を加算するステップと、 左シフト回路を用いて、該所望の閾値より該係数仮数部の値が小さい場合、最 大値を有する係数仮数部を予め決められたビット数だけ左にシフトし、予め決め られたビット数だけ指数部を減算するステップと、 を含む、請求項１１に記載の方法。 １６．データを適切にフィルタリングする方法であって、 データメモリ内にデータを格納するステップと、 少なくとも２つの各部分およびそこに格納された仮数部に関する定義された係 数指数部の値を用いて、ブロックスケール浮動小数点フォーマットで該少なくと も２つの部分でフィルタ係数仮数部を有する係数メモリに格納するステップと、 デジタルフィルタエンジンを用いて、データメモリ内に格納する入力データの 受け取るステップおよびデジタルフィルタの出力値を提供する該格納されたデー タおよび該格納された係数仮数部を処理するステップと、 係数更新装置を用いて、該係数メモリ内に格納する更新された係数仮数部を提 供するために、予め決められたアルゴリズムに従って、データメモリ内に格納さ れた係数仮数部値を変更するステップと、 指数部装置を用いて、該少なくとも２つの部分で仮数部として格納可能な値の 範囲を最大化するために、該少なくとも２つの部分のそれぞれにおける所定の長 さの仮数部に対するフィルタ係数の指数部の変更するステップと、 を含む、データを適切にフィルタリングする方法。 １７．前記データメモリが、格納された各データワードに関連する仮数部および 指数部の両方を用いて、浮動小数点フォーマットでデータを格納することが動作 可能である、請求項１６に記載の方法。 １８．前記デジタルフィルタエンジンが、有限インパルス応答エンジンを含む、 請求項１６に記載の方法。 １９．前記係数更新装置が、ＦＩＲフィルタエンジンの出力と所望の出力の間に 存在するように判断されたエラーの値を最小化するために、前記係数メモリの前 記少なくとも２つの部分で格納される係数値を変更する、請求項１６に記載の方 法。 ２０．前記指数装置を用いて変更するステップが、 比較回路を用いて、前記係数メモリ内の前記少なくとも２つの部分の各々に格 納された前記係数仮数部の各々のための所望の閾値に対する最大係数仮数部を比 較するステップと、 右シフト回路を用いて、該所望の閾値を該係数仮数部の値が超えた場合、最大 値を有する該少なくとも２つの各部分の係数仮数部を、予め決められたビット数 だけ右にシフトし、該少なくとも２つの部分の関連する１つの指数部を、予め決 められたビット数だけ加算するステップと、 左シフト回路を用いて、該所望の閾値より該係数仮数部の値が小さい場合、最 大値を有する該少なくとも２つの各部分の係数仮数部を、予め決められたビット 数だけ左にシフトし、該少なくとも２つの部分の関連する１つの指数部を、予め 決められたビット数だけ減算するステップと、 を含む、請求項１６に記載の方法。 ２１．遠隔端ユーザーと近接端ユーザーの間に配置された配電線で、該遠隔端ユ ーザと該近接端ユーザーをインタフェースするための電話システムが、 電話回線を通して、該遠隔端ユーザーから受信信号を受信するための近接端で の受信経路と、 該受信信号を音声信号に変換する第１の音声トランスデューサと、 近接端で音声信号を該電話回線で転送するための送信音声信号に変換する第２ の音声トランスデューサと、 該送信音声信号を該遠隔地端ユーザーに伝送するための伝送経路と、 適応フィルタを含み、該受信経路と該伝送経路の間の近接端で配置されるエコ ー消去装置と を備え、 該適応フィルタが、 データを格納するデータメモリと 定義された係数指数部値を用いて、ブロックスケール浮動小数点フォーマッ トでフィルタ係数仮数部を格納する係数メモリと、 該データメモリ内で格納する入力データを受け取り、デジタルフィルタの出 力値を提供する該格納された該データおよび該格納された係数仮数部を処理する 、デジタルフィルタエンジンと、 該係数メモリ内に格納する更新された係数仮部を提供するために予め決めら れたアルゴリズムに従って、該データメモリに格納された該係数仮数部の値を変 更する係数更新装置と、 仮数部として格納可能な値の範囲を最大化するために仮数部に対するフィル タ係数の指数部を変更する指数部装置と、 を備える、電話システム ２２．前記データメモリが、各格納されたデータワードに関連する仮数部および 指数部の両方を有する浮動小数点フォーマットでデータを格納することが動作可 能である、請求項２１に記載のシステム。 ２３．前記デジタルフィルタエンジンが、有限インパルス応答エンジンを含む、 請求項２１に記載のシステム。 ２４．前記係数更新装置が、ＦＩＲフィルタエンジンの出力と所望の出力の間に 存在するように判断されたエラーの値を最小化するために、該係数メモリ内に格 納された該係数値を変更する、請求項２１に記載のシステム。 ２５．前記指数部装置が、 前記係数メモリ内に格納された該係数仮数部の各々のために所望の閾値に対す る最大係数仮数部を比較する比較回路と、 該所望の閾値を該係数仮数部の値が超えた場合に、最大値を有する係数仮数部 を、予め決められたビット数だけ右にシフトし、予め決められたビット数だけ指 数部を加算する、右シフト回路と、 該所望の閾値より該係数仮数部の値が小さい場合に、最大値を有する係数仮数 部を、予め決められたビット数だけ左にシフトし、予め決められたビット数だけ 指数部を減算する、左シフト回路と、 を備える、請求項２１記載のシステム。 ２６．スピーカフォンシステムであって、 加入者回線を通して遠隔端ユーザーから受信信号を受け取るための受信経路と 、 該受信信号を音声信号に変換する第１の音声トランスデューサと、 該第１の音声トランスデューサに近い音声信号を、該加入者回線で送信するた めの送信音声信号に変換する第２の音声トランスデューサと、 該送信音声信号を遠隔端ユーザーに送信する伝送経路と、 適応フィルタを含む、受信経路と伝送経路の間に配置されたエコー消去装置と 、を備え、 該適応フィルタが、 データを格納するデータメモリと、 定義された係数指数部の値を用いて、ブロックスケール浮動小数点フォーマ ットでフィルタ係数仮数部を格納する係数メモリと、 該データメモリ内で格納する入力データを受け取り、デジタルフィルタの出 力値を提供するために該格納されたデータおよび該格納された係数仮数部を処理 する、デジタルフィルタエンジンと、 該係数メモリ内に格納する更新された係数仮数部を提供するために予め決め られたアルゴリズムに従って、該データメモリに格納された該係数仮数部の値を 変更する係数更新装置と、 仮数部として格納された値の範囲を最大化するために、仮数部に対するフィ ルタ係数の指数部を変更する指数装置と、 を備える、スピーカフォンシステム。 ２７．前記データメモリが、格納された各データワードに関連する仮数部および 指数部の両方を有する浮動小数点フォーマットでデータを格納することが動作可 能である、請求項２６に記載のスピーカフォンシステム。 ２８．前記デジタルフィルタエンジンが、有限インパルス応答エンジンを含む、 請求項２６に記載のスピーカフォンシステム。 ２９．前記係数更新装置が、ＦＩＲフィルタエ冫ジンの出力と所望の出力の間に 存在するように判断されたエラーの値を最小化するために、前記係数メモリ内に 格納された前記係数値を変更する、請求項２６に記載のスピーカフォンシステム 。 ３０．前記指数装置が、 前記係数メモリ内に格納された前記係数仮数部の各々のための所望の閾値に対 する最大係数仮数部を比較する比較回路と、 該所望の閾値を該係数仮数部の値が超えた場合、最大値を有する係数仮数部を 、予め決められたビット数だけ右にシフトし、予め決められたビット数だけ指数 部を加算する、右シフト回路と、 該所望の閾値より該係数仮数部の値が小さい場合、最大値を有する係数仮数部 を、予め決められたビット数だけ左にシフトし、予め決められたビット数だけ指 数部を減算する、左シフト回路と、 を備える、請求項２６に記載のスピーカフォンシステム。 ３１．適応フィルタを含む、電話システムの受信経路と伝送経路の間に配置され たエコー消去装置であって、 該適応フィルタが、 データを格納するデータメモリと、 定義された係数指数部値を用いて、ブロックスケール浮動小数点フォーマット でフィルタ係数仮数部を格納する係数メモリと、 該データメモリ内で格納するための入力データを受け取り、デジタルフィルタ の出力値を提供するために該格納されたデータおよび該格納された係数仮数部を 処理する、デジタルフィルタエンジンと、 該係数メモリ内に格納するための更新係数仮数部を提供するための予め決めら れたアルゴリズムに従って、該データメモリに格納された該係数仮数部値を変更 する係数更新装置と、 仮数部として格納可能な値の範囲を最大化するための仮数部に対するフィルタ 係数の指数部を変更する指数部装置と、 を備える、エコー消去装置。