JP2002507064A - 導電性接着剤を用いた集積回路接続 - Google Patents
導電性接着剤を用いた集積回路接続Info
- Publication number
- JP2002507064A JP2002507064A JP2000536220A JP2000536220A JP2002507064A JP 2002507064 A JP2002507064 A JP 2002507064A JP 2000536220 A JP2000536220 A JP 2000536220A JP 2000536220 A JP2000536220 A JP 2000536220A JP 2002507064 A JP2002507064 A JP 2002507064A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- circuit board
- integrated circuit
- circuit assembly
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10704—Pin grid array [PGA]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Multi-Conductor Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
リント回路ボードや可撓性回路などの他の電気回路に電気的に接続する新規な装
置及び方法に関する。
のピンが伸長しているという態様が一般的である。これらのピンは、集積回路の
信号、電力及びグランド線に電気的に接続されており、集積回路を他の電気回路
に電気的に接続することができる手段を提供するのが通常である。例えば、複数
の集積回路は、そのピンをプリント回路ボードの「メッキ・スルーホール」(pl
ated through holes = PTH)にハンダ付け(ソルダリング)することによって、
相互に電気的に接続し、より大きな回路を形成することができる。メッキ・スル
ーホールというのは、プリント回路ボードを貫通している物理的な穴である。メ
ッキ・スルーホールの外部は、導電性の材料で構成されている。これらのメッキ
・スルーホールは、それぞれを、プリント回路ボードにおける相互接続線によっ
て、プリント回路ボード上の他の電子デバイスに電気的に結合することができる
。ハンダ付けのプロセスによって、集積回路とプリント回路ボードとを相互接続
するのに必要な電気的及び機械的な接続が形成される。同様にして、多層(マル
チレイヤ)のプリント回路ボードの場合には、メッキ・スルーホールが、プリン
ト回路ボードの複数の電気的な層の間の電気的接続を提供する。
互に接続するという上述の方法は、達成可能なパッケージング密度を制限するこ
とになる。その理由は、集積回路の個別的なパッケージングと接続を形成するた
めに用いられるハンダ付けの方法とは、共に、内在的な非効率な点を有している
からである。より高いパッケージング密度を得ることができないために、プリン
ト回路ボードにおいて不必要に長い相互接続線が必要になるが、これは、回路間
での信号の速度及び質に悪影響を与える。
ない集積回路をプリント回路ボードの上に直接に配置するという方法がある。こ
の方法では、集積回路のボンディング・パッド(ボンド・パッドとも称される)
に接続された柔らかな「空中にある」(フライング)ゴールド・リード・ワイヤ
を用いて、集積回路とプリント回路ボードとの間の電気的及び機械的接続を形成
する。この相互接続は、フライング・ゴールド・リードをプリント回路ボードの
メッキ・スルーホールの中に挿入し、フライング・ゴールド・リードをメッキ・
スルーホールの中に押し付ける(compress)ことによって、フライング・ゴール
ド・リードがメッキ・スルーホールの導電性の壁部に留まり接触するようになり
、それによって、集積回路とプリント回路ボードとの間の、又は、多層のプリン
ト回路ボードの複数の層の間の機械的及び電気的な接続が形成される。この「押
し付け」(pressing)による方法は、クレイ他への米国特許第5,054,19
2号に完全に記載されている。この米国特許は、本出願において援用する。
ず、フライング・ゴールド・リードを集積回路のボンディング・パッドに超音波
熱圧着方式を用いて(thermosonically)ボンディングすることにより集積回路 に固定し、フライング・ゴールド・リードが集積回路から垂直に伸長するように
する。次に、図1に示されているように、各フライング・ゴールド・リードがプ
リント回路ボードの対応するメッキ・スルーホールを通過して伸長するように、
集積回路のプリント回路ボード(これは、下側のコール・プレート(caul plate
)に固定されている)に対する位置関係を決定する。そして、上側のプレートを
介して集積回路の上側表面に圧力を加え、図2に示されているように、フライン
グ・ゴールド・リードがプリント回路ボードのメッキ・スルーホールの中に強制
的に固定されるようにする。フライング・ゴールド・リードは、いったん固定さ
れると、メッキ・スルーホールの導電性の内側表面に接触し、集積回路をプリン
ト回路ボードに電気的及び機械的に接続することになる。
密度を達成することができる。しかし、集積回路とプリント回路ボードとに機械
的な圧力を加え、フライング・ゴールド・リードをプリント回路ボードのメッキ
・スルーホールの中に固定するという事実に伴っていくつかの短所が存在する。
第1に、集積回路に圧力を加えることの結果として、フライング・ゴールド・リ
ードをボンド・パッドに対して直接に押し付けることになる。一般的には、ボン
ド・パッドは、この種の機械的な力に耐えるようには設計されていない。ボンド
・パッド自体は機械的に脆弱である場合が多く、ボンド・パッドの表面に機械的
な付加が加えられると、くぼみが生じたり、パッド・リフトが少なくとも部分的
に集積回路の表面から離れてしまうような欠陥が生じたりする。これらの両方が
生じることもある。ボンド・パッドにくぼみが生じると、その結果として、ボン
ド・パッドが機械的及び電気的に更に脆弱になることがあり、将来、ボンド・パ
ッドに故障が生じる可能性が増加する。パッド・リフトに欠陥が生じると、電気
的な短絡が生じることがありうる。
の問題として、フライング・ゴールド・リードのそれぞれが集積回路及びプリン
ト回路ボードに対して正確に垂直であって、正確かつ一様な長さを有することが
要求されるという点がある。少しでもずれが生じると、フライング・ゴールド・
リードの間での電気的接続が不均一となり、パフォーマンスに悪影響を与えるこ
とがある。
によると、集積回路の取り外し及び交換が多くの場合に困難である。集積回路を
取り外すためには、すべてのフライング・ゴールド・リードを、プリント回路ボ
ードの対応するメッキ・スルーホールから分離して移動させなければならない。
これは、それぞれのフライング・ゴールド・リードをスタンプして押し付けるこ
とによって分離することによって達成されるのであるが、この作業は、フライン
グ・ゴールド・リードを固定する際に用いられたプロセスとは逆である。このよ
うな強制的な取り外しは、結果として、フライング・ゴールド・リードに損傷を
与えることがあり、また同様に、ボンディング・パッド、集積回路及び/又はプ
リント回路ボードのメッキ・スルーホールを損傷する可能性がある。
び可撓性回路などの電子回路アセンブリを相互に接続するための改善された装置
及び方法に対する必要性が存在している。
1つとして、第1及び第2の電子回路アセンブリを電気的及び機械的に接続する
ものがある。第1の電子回路アセンブリは、そこから複数のリードが伸長してい
る第1の面と反対側の第2の面とを有する。これらの複数のリードは、それぞれ
が、第1の面と通信するシート部分(seating portion)とシート部分から伸長 するステム部分(stem portion)とを有している。第2の電子回路アセンブリは
、第1の電子回路アセンブリの複数のリードに対応する複数のメッキ・スルーホ
ールを有する。この方法は、第2の電子回路アセンブリの下側の面が第1の電子
回路アセンブリのシート部分の上に位置し、それぞれのリードのステム部分が第
2の電子回路アセンブリの対応するメッキ・スルーホールの中に位置するように
、第2の電子回路アセンブリを位置決めするステップを含む。次に、導電性のエ
ポキシ接着剤が、リードのステム部分をその中に有するメッキ・スルーホールの
それぞれの中に与えられ、硬化されて、第1及び第2の電子回路アセンブリの間
に堅固な電気的及び機械的な接続が形成される。
の直接的な相互接続を与えるものであり、パッケージングのなされていない集積
回路とプリント回路ボードとの相互接続にも応用することができる。本発明では
、電子回路アセンブリの間に電気的及び機械的な接続を形成するのに、ハンダで
はなく、導電性のエポキシ接着剤を用いる。以下では、本発明を、集積回路とプ
リント回路ボードとの相互接続、又は、複数のプリント回路ボードの相互接続と
の関係で説明するが、そのような説明が本発明を限定するものではないことを理
解すべきである。例えば、集積回路又はそれ以外の電子デバイスを、他のタイプ
のデバイス、例えば、可撓性回路(flexible circuits)に相互接続することも できる。更に、集積回路が電気的接続のためのフライング・ゴールド・リードを
含むものとして以下では説明するが、リードに関しては、適切なものであればど
のようなものであっても、本発明の範囲から逸脱することなく、用いることがで
きる。
する第2の面306とを有する。第1の面には複数のボンディング・パッド30
3が埋め込まれており、フライング・ゴールド・リード302が、ボンディング
・パッドのそれぞれにボンディングされ、ある実施例では、第1の面305から
実質的に垂直に伸長している。ボンディング・パッド303は第1の面305に
埋め込まれているが、図3には、ボンディング・パッド303の輪郭の点線が示
されている。フライング・ゴールド・リード302は、米国特許第5,054,
192号に記載されているような態様で集積回路のボンディング・パッド303
にボンディングすることができる。既に述べたように、この米国特許第5,05
4,192号は本出願において援用されている。フライング・ゴールド・リード
302がボンディング・パッド303にいったん接続されると、集積回路300
は、図3に示されているように、位置決めプレート301に接するように位置決
めすることができる。集積回路は、フライング・ゴールド・リード302が集積
回路から垂直方向に上向きに伸長し、集積回路の第2の面306が位置決めプレ
ート301に接するように配置され静止するように、位置決めされる。これは、
ステンレス・スチール真空コール・プレート(caul plate)など、位置決めプレ
ートに対する真空固定具を用いることによって達成される。フライング・ゴール
ド・リード302を備えた集積回路300が位置決めプレート301の中にいっ
たん固定されると、相互接続手順の間に集積回路が決して移動しないように、真
空が適用される。
積回路300との間の位置関係が、図4に示されているようにフライング・ゴー
ルド・リード302がプリント回路ボードのメッキ・スルーホール400の中に
伸長するように、決定される。プリント回路ボード400は、メッキ・スルーホ
ール401のパターンが集積回路上のボンディング・パッド303のパターンに
一致するように、構成される。これらの対応関係にあるパターンについては、図
5a及び図5bで見ることができる。図5aは、複数のボンディング・パッド3
03を有する集積回路300を図解しており、図5bは、メッキ・スルーホール
401の一致パターンを有するプリント回路ボードを図解している。従って、フ
ライング・ゴールド・リード302が集積回路のボンディング・パッド303の
それぞれにボンディングされ、集積回路から垂直方向に伸長するときには(図3
を参照)、フライング・ゴールド・リード302のパターンがプリント回路ボー
ドにおけるメッキ・スルーホール401のパターンと一致することは明らかであ
る。
法は、自動フリップチップ・アセンブリ・ボンダなどの既知のフリップチップ・
アセンブリを用いることに関係している。このボンダ(ボンディング装置)は、
高い精度及び反復可能性で、フライング・ゴールド・リードを備えた集積回路を
取り上げて、プリント回路ボードのメッキ・スルーホールの中に配置することが
できる。自動化されたフリップチップ・ボンダを用いることによって、上述の手
動による位置決めプレートのプロセスによって生じうるエラーを回避することが
できる。フライング・ゴールド・リードをメッキ・スルーホールの中に物理的に
正確に配置する方法は、適切であればどのようなものでも本発明の範囲に属して
いる。
れプリント回路ボードの対応するメッキ・スルーホール401の中に伸長させる
ためには、メッキ・スルーホール401の直径Dが、フライング・ゴールド・リ
ード302のステム部分402の直径d1よりも大きくなければならない。フラ イング・ゴールド・リードは、また、メッキ・スルーホール401の直径Dより
も大きな直径d2を有するシート部分403を含む。従って、フライング・ゴー ルド・リードのステム部分がメッキ・スルーホールの中に伸長するように、プリ
ント回路ボードが位置決めされると、プリント回路ボードの下側の面404は、
フライング・ゴールド・リードのシート部分403の上に位置する。フライング
・ゴールド・リードのステムは長さをLとすると、このLは、プリント回路ボー
ドの幅Wよりも短い。従って、フライング・ゴールド・リードの端部405は、
プリント回路ボードの上側の面406よりも上に突き出すことはない。シート部
分403とは反対側のフライング・ゴールド・リード302の端部は、本発明の
ある実施例では、約11度の角度をなしている。本発明のある実施例では、メッ
キ・スルーホール401の直径Dは0.005インチであり、フライング・ゴー
ルド・リード302のステム部分の直径d1は0.003インチである。
。プリント回路ボード400の厚さd4は0.0157インチであり、プリント 回路ボード400の最も上側の層を除いた全体の厚さd3は0.015インチで ある。集積回路300の厚さd5は0.008インチであり、集積回路300と プリント回路ボード400の下側の面404との距離d6は0.0035インチ である。
めされると、次に、導電性のエポキシ接着剤602が与えられ、図6に示されて
いるように、フライング・ゴールド・リード302のステム402とその周囲の
メッキ・スルーホール401の内側の面407との間に存在するすべての空間を
実質的に充填する。
。例えば、米国マサチューセッツ州ビレリカ所在のエポキシ・テクノロジー社、
カリフォルニア州ランチョ・ドミンゲス所在のエイブレスティック・ラボラトリ
ーズ社、ニューヨーク州オシニング所在のアーメコ・プロダクト社、コネチカッ
ト州ロッキー・ヒル所在のレクタイル社などによって製造されているエポキシ接
着剤などが例である。更に、熱硬化、赤外線硬化、空気硬化など、任意の適切な
硬化方法を用いることができる。
・スルーホール401の内側の面407とフライング・ゴールド・リード302
のシート部分403とによって画定されている「バレル」(樽)600の中に、
液体状態で与えられる。シート部分403は、エポキシ接着剤がバレルの外に流
れ出て集積回路300のアクティブ領域の上に至ることを阻止する。エポキシ接
着剤は、既知の接着剤適用装置601の任意のものを用いて適用することができ
る。これには、例えば、手動シリンジ又はニードル・タイプのディスペンサを有
する電子式流体適用(EFD)装置や自動適用装置などを用いることが含まれる
。適切な適用装置は、例えば、米国マサチューセッツ州フランクリン所在のアス
トロ・ディスペンス・システムズ社、カリフォルニア州カールスバッド所在のア
シムテック社、マサチューセッツ州ヘイバーヒル所在のキャメロット・システム
ズ社、カリフォルニア州カールスバッド所在のパロマー・プロダクト社などから
市販されている。
り、バレルのサイズと、フライング・ゴールド・リード302のステム402の
長さとに依存する。同様に、硬化時間及び条件は、予め決定されており、選択さ
れるエポキシ接着剤と既に述べたそれ以外の要因とに左右される。いったんエポ
キシ接着剤がバレルの中に与えられ硬化されると、集積回路は導電性のエポキシ
接着剤を介して、プリント回路ボードと電気的及び機械的に結合される。
し付け方法及び装置と比較して優れていることは明らかである。第1に、電気的
及び機械的相互接続を達成するために、物理的な圧力を用いない。従って、集積
回路上のボンディング・パッドとデバイス自体とに対して、物理的圧力による悪
影響が及ばない。更に、上述の方法では、従来技術による「押し付け」方法ほど
の精度が要求されない。フライング・ゴールド・リードのステムの長さのずれや
、ステムの傾斜又は曲がりがあっても、従来技術においてそうだった程には重大
ではない。フライング・ゴールド・リードが対応するメッキ・スルーホールの中
にそれぞれ伸長する限りは、導電性のエポキシ接着剤がすべての空洞を満たして
しまい、リードとの確実な電気的及び機械的接続が保証される。更に、本発明は
、ボードの複数の導電層の間の電気的接続が必要となる多層のプリント回路ボー
ドの場合に、特に有用である。最後に、上述の方法に従ってプリント回路ボード
に相互接続された集積回路は、いずれのデバイスにも損傷を与えることなく、容
易に取り外すことができる。熱や紫外線を与えるなどして単純にエポキシ接着剤
をリフローさせることによって、集積回路をプリント回路ボードから容易に引き
離すことができる。
接続するための改善された方法を提供する。ここで説明した以外の修正を本発明
に対して加えることは当業者によって明らかである。また、本発明の範囲は、冒
頭の特許請求の範囲によってのみ画定されるものとする。
対して位置決めされるフライング・ゴールド・リードを備えている集積回路を図
解している。
ト回路ボードとを測方から見た図である。
た集積回路の図解である。
の図解である。
パッドのパターンの図解である。図5bは、プリント回路ボードのメッキ・スル
ーホールのパターンの図解である。
図解している測方図である。
ム部分のそれぞれの前記端部は、当該ステム部分に垂直である基準に対して鋭角
をなすように傾斜されていることを特徴とする電子回路アセンブリ。
Claims (1)
- 【特許請求の範囲】 【請求項1】 第1及び第2の電子回路アセンブリを電気的及び機械的に接
続する方法であって、前記第1の電子回路アセンブリは第1の面を有し、前記第
1の面はそれ自体から伸長する複数のリードを有し、前記複数のリードはそれぞ
れが前記第1の電子回路アセンブリの前記第1の面と通信するシート部分と前記
シート部分から伸長するステム部分とを有し、前記第2の電子回路アセンブリは
前記第1の電子回路アセンブリの前記複数のリードに対応する複数のメッキ・ス
ルーホールを有している、方法において、 (a)前記第2の電子回路アセンブリの下側の面が前記複数のリードのそれぞ
れの前記シート部分の上に位置し、前記複数のリードのそれぞれの前記ステム部
分が前記第2の電子回路アセンブリにおける前記対応するメッキ・スルーホール
の中に位置するように、前記第2の電子回路アセンブリを位置決めするステップ
と、 (b)導電性のエポキシ接着剤を、前記複数のリードの前記ステム部分をそれ
自体の中に有する前記複数のメッキ・スルーホールのそれぞれの中に与えるステ
ップと、 (c)前記導電性エポキシ接着剤を硬化して、前記第1及び第2の電子回路ア
センブリの間に堅固な電気的及び機械的な接続を形成するステップと、 を含むことを特徴とする方法。 【請求項2】 請求項1記載の方法において、前記第1の電子回路アセンブ
リは集積回路であることを特徴とする方法。 【請求項3】 請求項2記載の方法において、前記第2の電子回路アセンブ
リは回路ボードであることを特徴とする方法。 【請求項4】 請求項3記載の方法において、前記第2の電子回路アセンブ
リは多層回路ボードであることを特徴とする方法。 【請求項5】 請求項4記載の方法において、前記第2の電子回路アセンブ
リは可撓性回路であることを特徴とする方法。 【請求項6】 請求項4記載の方法において、前記複数のリードは前記第1
の電子回路アセンブリの前記第1の面から実質的に垂直に伸長していることを特
徴とする方法。 【請求項7】 請求項6記載の方法において、前記リードはゴールド・リー
ドであることを特徴とする方法。 【請求項8】 請求項1記載の方法において、 (a)前記硬化された導電性エポキシ接着剤をリフローさせるステップと、 (b)前記第1の電子回路アセンブリを前記第2の電子回路アセンブリから取
り外すステップと、 を更に含むことを特徴とする方法。 【請求項9】 回路アセンブリであって、 (a)複数のホールを有する回路ボードと、 (b)それ自体から伸長する複数のリードを有する集積回路であって、前記複
数のリードのそれぞれは前記回路ボードの前記複数のホールの異なる1つと対応
し、この集積回路の前記複数のリードのそれぞれが前記回路ボードの前記対応す
るホールの中に伸長するように、前記回路ボードは前記集積回路に対して位置決
めされている、集積回路と、 (c)前記複数のリードをそれ自体の中に有する前記複数のホールの中に配置
され、前記回路ボードと前記集積回路との間に電気的及び機械的な接続を形成す
る導電性のエポキシ接着剤と、 を備えていることを特徴とする回路アセンブリ。 【請求項12】 請求項9記載の回路アセンブリにおいて、前記回路ボード
は可撓性回路であることを特徴とする回路アセンブリ。 【請求項13】 請求項9記載の回路アセンブリにおいて、前記複数のリー
ドは前記集積回路の前記第1の面から実質的に垂直に伸長していることを特徴と
する回路アセンブリ。 【請求項14】 請求項13記載の回路アセンブリにおいて、前記複数のリ
ードはゴールド・リードであることを特徴とする回路アセンブリ。 【請求項15】 請求項9記載の回路アセンブリにおいて、前記回路ボード
は多層回路ボードであることを特徴とする回路アセンブリ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/041,572 US6169663B1 (en) | 1998-03-12 | 1998-03-12 | Integrated circuit connection using an electrically conductive adhesive |
US09/041,572 | 1998-03-12 | ||
PCT/US1999/005167 WO1999046965A2 (en) | 1998-03-12 | 1999-03-10 | Integrated circuit connection using an electrically conductive adhesive |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002507064A true JP2002507064A (ja) | 2002-03-05 |
JP2002507064A5 JP2002507064A5 (ja) | 2005-09-22 |
Family
ID=21917244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000536220A Pending JP2002507064A (ja) | 1998-03-12 | 1999-03-10 | 導電性接着剤を用いた集積回路接続 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6169663B1 (ja) |
EP (1) | EP1062848A4 (ja) |
JP (1) | JP2002507064A (ja) |
KR (1) | KR20010041853A (ja) |
AU (1) | AU743640B2 (ja) |
CA (1) | CA2322468C (ja) |
WO (1) | WO1999046965A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009517889A (ja) * | 2005-11-29 | 2009-04-30 | アムフェノール・コーポレーション | 鉛(pb)無しの電子構成要素の装着 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2763746B1 (fr) * | 1997-05-23 | 1999-07-30 | Thomson Csf | Procede et dispositif pour connecter deux elements millimetriques |
US6429383B1 (en) * | 1999-04-14 | 2002-08-06 | Intel Corporation | Apparatus and method for improving circuit board solder |
US6414850B1 (en) | 2000-01-11 | 2002-07-02 | Cisco Technology, Inc. | Method and apparatus for decoupling ball grid array devices |
US6657136B1 (en) * | 2000-06-30 | 2003-12-02 | Cisco Technology, Inc. | Termination board for mounting on circuit board |
KR20010008282A (ko) * | 2000-11-21 | 2001-02-05 | 오우석 | 전도성보드를 이용한 인쇄회로기판의 부품결합방법 |
US6322257B1 (en) * | 2001-02-09 | 2001-11-27 | Lockheed Martin Corporation | Optical array chip packages with passive alignment features |
KR100834684B1 (ko) * | 2007-02-12 | 2008-06-02 | 삼성전자주식회사 | 전자 회로 패키지 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2363967A1 (fr) * | 1976-08-31 | 1978-03-31 | Eaton Manford | Plaquette de connexion pour circuit electrique |
US5054192A (en) | 1987-05-21 | 1991-10-08 | Cray Computer Corporation | Lead bonding of chips to circuit boards and circuit boards to circuit boards |
US5468681A (en) * | 1989-08-28 | 1995-11-21 | Lsi Logic Corporation | Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias |
JPH0425090A (ja) * | 1990-05-16 | 1992-01-28 | Nec Kyushu Ltd | プリント基板 |
US5483421A (en) * | 1992-03-09 | 1996-01-09 | International Business Machines Corporation | IC chip attachment |
US5255431A (en) * | 1992-06-26 | 1993-10-26 | General Electric Company | Method of using frozen epoxy for placing pin-mounted components in a circuit module |
US5450290A (en) * | 1993-02-01 | 1995-09-12 | International Business Machines Corporation | Printed circuit board with aligned connections and method of making same |
JPH07142848A (ja) * | 1993-11-19 | 1995-06-02 | Sony Corp | 電子回路装置 |
US5460531A (en) * | 1994-01-27 | 1995-10-24 | Dell Usa, L.P. | Adaptor card with pass-through and non pass-through vias |
US5907903A (en) * | 1996-05-24 | 1999-06-01 | International Business Machines Corporation | Multi-layer-multi-chip pyramid and circuit board structure and method of forming same |
-
1998
- 1998-03-12 US US09/041,572 patent/US6169663B1/en not_active Expired - Lifetime
-
1999
- 1999-03-10 EP EP99912352A patent/EP1062848A4/en not_active Withdrawn
- 1999-03-10 CA CA002322468A patent/CA2322468C/en not_active Expired - Fee Related
- 1999-03-10 AU AU30743/99A patent/AU743640B2/en not_active Ceased
- 1999-03-10 JP JP2000536220A patent/JP2002507064A/ja active Pending
- 1999-03-10 KR KR1020007010144A patent/KR20010041853A/ko not_active Application Discontinuation
- 1999-03-10 WO PCT/US1999/005167 patent/WO1999046965A2/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009517889A (ja) * | 2005-11-29 | 2009-04-30 | アムフェノール・コーポレーション | 鉛(pb)無しの電子構成要素の装着 |
Also Published As
Publication number | Publication date |
---|---|
EP1062848A4 (en) | 2006-05-31 |
AU3074399A (en) | 1999-09-27 |
AU743640B2 (en) | 2002-01-31 |
CA2322468A1 (en) | 1999-09-16 |
CA2322468C (en) | 2004-01-13 |
US6169663B1 (en) | 2001-01-02 |
WO1999046965A3 (en) | 1999-12-09 |
EP1062848A2 (en) | 2000-12-27 |
WO1999046965A2 (en) | 1999-09-16 |
KR20010041853A (ko) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5054192A (en) | Lead bonding of chips to circuit boards and circuit boards to circuit boards | |
US5531021A (en) | Method of making solder shape array package | |
US6759272B2 (en) | Semiconductor device and manufacturing method thereof | |
US5147210A (en) | Polymer film interconnect | |
US8344492B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
US6271056B1 (en) | Stacked semiconductor package and method of fabrication | |
KR100865426B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US5367763A (en) | TAB testing of area array interconnected chips | |
US5636104A (en) | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board | |
EP0481472A1 (en) | Multilayer printed wiring board and process for manufacturing the same | |
US20020030258A1 (en) | Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device | |
WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
KR940004246B1 (ko) | Tab 테이프와 반도체칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프 부착 tab 테이프 | |
JP2895022B2 (ja) | チップスケールパッケージの製造方法 | |
EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
JP2002507064A (ja) | 導電性接着剤を用いた集積回路接続 | |
JP3360669B2 (ja) | 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法 | |
WO2003005782A2 (en) | Stackable microcircuit and method of making the same | |
US6109369A (en) | Chip scale package | |
EP1848029A1 (en) | Carrying structure of electronic components | |
JP3781998B2 (ja) | 積層型半導体装置の製造方法 | |
WO1991000619A1 (en) | Flying leads for integrated circuits | |
JP3826458B2 (ja) | ダイボンディング材を接着する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060703 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070111 |