JP2002368552A - 零入力電流制御回路を含む演算増幅装置 - Google Patents

零入力電流制御回路を含む演算増幅装置

Info

Publication number
JP2002368552A
JP2002368552A JP2002123520A JP2002123520A JP2002368552A JP 2002368552 A JP2002368552 A JP 2002368552A JP 2002123520 A JP2002123520 A JP 2002123520A JP 2002123520 A JP2002123520 A JP 2002123520A JP 2002368552 A JP2002368552 A JP 2002368552A
Authority
JP
Japan
Prior art keywords
output
current
control
control module
dcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002123520A
Other languages
English (en)
Inventor
Patrick August Maria Wouters
パトリツク・オウグスト・マリア・ウオウテルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2002368552A publication Critical patent/JP2002368552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers

Abstract

(57)【要約】 【課題】 従来技術の方法および回路と比較して電力効
率と精度が高く、前記従来技術の方法より歪みが小さい
演算増幅装置の出力段の零入力電流を制御する回路を含
む演算増幅装置を提供すること。 【解決手段】 演算増幅装置ＯＡＡは入力端子が前段Ａ
２、Ａ３のそれぞれの出力端子に結合された差動出力段
ＯＳを含み、前記演算増幅装置ＯＡＡは、前記出力段Ｏ
Ｓと前記前段Ａ２、Ａ３との間に結合され、前記前段
（Ａ２、Ａ３）のそれぞれの入力オフセット電圧（Ｖｏ
ｆｆＡ２、ＶｏｆｆＡ３）を共にかつ同時に調整するこ
とによって前記差動出力段ＯＳの零入力電流を制御する
ように構成された零入力電流制御回路ＱＣＣＣをさらに
含み、前記零入力電流制御回路ＱＣＣＣは前記前段の前
記入力オフセット電圧をディジタル方式を用いてオフラ
インで調整するように構成されていることを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１のプレア
ンブルに記述する演算増幅装置の零入力出力電流を制御
する回路を含む演算増幅装置に関する。
【０００２】
【従来の技術】そのような演算増幅装置はすでに当技術
分野で、Ｈ．Ｃａｓｉｅｒ、Ｐ．Ｗｏｕｔｅｒｓ、Ｂ．
ＧｒａｉｎｄｏｕｒｚｅおよびＤ．Ｓａｌｌａｅｒｔｓ
著の論文「Ａ ３．３ Ｖ Ｌｏｗ−ｄｉｓｔｏｒｔｉ
ｏｎ ＩＳＤＮ Ｌｉｎｅ Ｄｒｉｖｅｒ ｗｉｔｈ
ａ Ｎｏｖｅｌ Ｑｕｉｅｓｃｅｎｔ Ｃｕｒｒｅｎｔ
Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ」、ＩＥＥＥ Ｊｏｕ
ｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕ
ｉｔｓ、Ｖｏｌ．３３、Ｎｒ ７、１９９８年７月、ｐ
ｐ．１１３０−１１３３から知られている。この論文の
１１３２頁に、零入力電流制御回路を含む増幅装置が示
され、記載されている。基本的に、演算増幅器の出力段
の２つの出力分岐線の各々を流れる電流が感知され、簡
単なインバータとクロスオーバ検出器とからなる比較器
で比較される。基準電流Ｉｒｅｆとの比較が比較器で実
行される。前記比較器の出力は、比較器出力信号に応じ
て保持コンデンサを充電または放電する充電ポンプ回路
を介して前記増幅装置の入力段に帰還される。両方の感
知出力電流が目標の基準または零入力電流より大きい場
合、コンデンサは放電される。両方の感知出力電流が目
標零入力電流より小さい場合、前記コンデンサは充電さ
れる。コンデンサの電荷はバッファと減衰器とを介して
出力段の前段を構成する両方のエラー増幅器の正の入力
端子間の共通の電圧差に変換される。共通の電圧差は前
記両方の増幅器の個々の入力オフセット電圧の共通の変
化と考えることができる。
【０００３】従来技術の欠点は、前記従来技術が前記増
幅装置の動作と、電流監視および比較回路と調整回路、
すなわち、それぞれクロスオーバ検出／充電ポンプ回路
の速度に依存することである。実際、従来技術の論文の
１１３２頁のカラム１に明示的に引用されているよう
に、零入力電流は出力駆動器の零入力状態遷移中にサン
プリングされるが、クロスオーバ検出／充電ポンプ回路
が入力信号の遷移に追随できる速度を有する限り、サン
プリングによって零入力電流の制御が制限されることは
ない。
【０００４】
【発明が解決しようとする課題】ただし、この動作によ
って消費電力は大きくなる。従来技術の回路および方法
の別の欠点は、特にｘＤＳＬ回線駆動器の分野であまり
精度が高くないことである。ｘＤＳＬとは、非対称ディ
ジタル加入者線ＡＤＳＬや超高速ディジタル加入者線Ｖ
ＤＳＬ、およびその他のＤＳＬ分野などのすべてのディ
ジタル加入者線（ＤＳＬ）分野の総称である。
【０００５】さらに、零入力電流レベルを制御する電圧
の更新はそれ自体が歪みを引き起こす零出力電圧クロス
オーバの瞬間に発生する。例えば、従来技術の論文に記
載のＩＳＤＮ分野の場合、これはまだ許容できる。ただ
し、上記のｘＤＳＬ分野はＩＳＤＮ分野よりはるかに厳
格な歪み要件を有するので前記従来技術の方法はもはや
これらの分野では使用されない。
【０００６】本発明の目的は、上記の知られているタイ
プではあるが上記の従来技術の方法および回路と比較し
て電力効率と精度が高く、前記従来技術の方法より歪み
が小さいこの演算増幅装置の出力段の零入力電流を制御
する回路を含む演算増幅装置を提供することである。
【０００７】
【課題を解決するための手段】本発明によれば、この目
的は、前記零入力電流制御モジュールがオフライン測定
および増幅器自体の動作に依存しない制御に基づいて前
段のオフセット電圧の変化をディジタル方式で制御する
ように構成されているということによって達成される。
オフラインとは、演算増幅器への入力信号が存在しない
が、すべてのバイアス条件が適用されるという意味であ
る。さらに、零入力電流制御時にはＡＣ入力信号が存在
しないので前記増幅器は動的な電力を消費しないため、
はるかに電力効率が高く擾乱がない構成が得られる。さ
らに、一般にディジタル制御は前記従来技術の方法によ
って実行されるアナログ制御より精度が高い。
【０００８】本発明の追加の特徴が請求項２に記載され
ている。
【０００９】出力段の２つの直列の分岐線の２つの出力
電流を所定の目標値と個別的に比較することによりそし
てオフセット電圧の制御をこの個別の比較に依存させる
ために、前記従来技術のシステムよりもはるかに高い精
度が得られる。実際、上記の従来技術の文献では、オフ
セット電圧の変化の制御以前には、両方の出力電流は目
標値より高いか低くなければならないと記載されてい
る。本発明によって、前記オフセット電圧の制御を両方
の出力電流の一方を前記目標値と個別に比較した結果に
基づいて実行することができる。
【００１０】本発明の追加の特徴が請求項３に記載され
ている。
【００１１】この追加の特徴によって、増幅装置は前記
零入力出力電流を共通に調整するだけでなく、さらにそ
れらを差動法で調整して等しくすることができる。
【００１２】前記２つの零入力電流のいずれが大きいか
小さいかの設定しかできず等しくはできない共通モード
で可能な２つの零電流の調整を行なう前記従来技術と比
較して、本発明ははるかに精度が高い。
【００１３】さらに、請求項４に記載するように、前記
ディジタル制御モジュールは前記前段の前記増幅器の入
力オフセット電圧の個別の調整によってこの差動調整を
制御するように構成されている。
【００１４】入力オフセット電圧の差動調整とは、前記
前段の両方の差動増幅器の両方の入力オフセット電圧を
同時に調整して、両方の差動増幅器のうち一方の増幅器
の一方のオフセット電圧が一定量増加する時に、他方の
増幅器の他方の入力オフセットが同じ量だけ減少すると
いう意味である。
【００１５】この調整は、前記電流感知／比較装置が、
請求項１または２の前記特徴によってすでに達成されて
いるように、両方の感知された出力電流を所定の基準値
と比較するように構成されているだけではなく、請求項
５の特徴によってさらに説明されているように両方の電
流を互いに比較するように構成されていることによって
達成される。この比較の結果に基づいて、前記ディジタ
ル制御モジュールは前記オフセット電圧を正しい方向に
差動法で調整する適当な制御信号を生成することができ
る。その結果、この動作は両方の出力電流が等しくなる
まで両者を差動法で調整する。
【００１６】別の特徴は、前記ディジタル制御モジュー
ルが開始状態から開始する零入力電流制御シーケンスを
生成するように構成されるということである。
【００１７】このようにして、さらに正確な前記零入力
電流の制御が可能な極めて確実な較正手順が達成され
る。
【００１８】本発明の別の特徴は、前記開始状態が、請
求項７に記載するように前記出力段の分岐線に微小なま
たは無視できる電流しか流れていないということと、請
求項８に記載するように、この点から出発して前記出力
零入力電流は前記電流感知／比較装置が両方の出力電流
が共に前記所定の基準電流に等しいかそれを超えるとい
うことを検出するまで共通に徐々に増加するということ
である。
【００１９】ディジタル制御モジュールによって実行さ
れるこの方法によって、両方の出力電流は目標とする所
定の基準値に達するかこれを超える。両方の出力電流の
総計が前記入力オフセット値を変化させるトリガであっ
た前記従来技術の方法とは対照的に、本発明では個別の
電流値に基づくより精度が高い微調整が可能である。
【００２０】一般に、この第１の段階は高速の粗調整を
意味する。出力トランジスタの電流−電流特性を支配す
る物理法則によって、一般に実際の電流は目標基準値を
十分に超える。ただし、回路のウォームアップが保証さ
れ、温度変化に起因する零入力電流のすべての可能な変
化または変動が次の較正段階で最小限になるので、これ
らの大電流は有利である。
【００２１】請求項９に記載するように、第１の制御周
期の終わりに達すると、両方の電流はさらに微調整され
て相互に等しくなる。電圧領域にみられるように、この
結果、前記増幅装置の出力端子ですべての出力オフセッ
トが解除される。
【００２２】請求項１０に記載するように、このステッ
プに続けて前記零入力電流値の両方が目標基準値に等し
いかそれより小さくなるまで前記零入力電流値がさらに
共通に微調整される。
【００２３】このように、制御周期２は前記出力電流が
まだ大きい段階で前記出力電流が等しくなることを保証
する。一方第３の制御周期では、相互に等しい電流が目
標値に達するまで徐々に減少する。前記第３の制御周期
中の前記入力オフセット電圧の調整の粒度は前記第１の
周期中の調整の粒度よりはるかに細かく、その結果はる
かに精度が高い調整が可能になる。
【００２４】本発明はまた本発明の演算増幅器内に含ま
れる零入力電流制御回路と、上記零入力電流制御回路に
よって実行される零入力電流を制御する方法とに関す
る。
【００２５】請求項で使用される「結合された」という
用語は直接接続に限定されると解釈すべきではない。し
たがって、「装置Ｂに結合された装置Ａ」という表現の
範囲は、装置Ａの出力が装置Ｂの入力に直接接続されて
いる装置またはシステムに限定されると解釈すべきでは
ない。この表現は、Ａの出力とＢの入力を結ぶ経路があ
って、前記経路は他の装置または手段を含むことができ
るという意味である。
【００２６】請求項で使用される「含む」という用語は
その後に列挙した手段に限定されると解釈すべきではな
い。したがって、「手段ＡおよびＢを含む装置」という
表現の範囲は構成要素ＡとＢだけからなる装置に限定す
べきではない。これは、本発明に関して、前記装置の唯
一の関係する構成要素はＡとＢである、という意味であ
る。
【００２７】本発明の上記の、およびその他の目的と特
徴は添付図面に関連して行われる実施形態の以下の説明
を参照することによってより明らかになり、本発明自体
も最もよく理解できるであろう。
【００２８】
【発明の実施の形態】図１に示す演算増幅装置ＯＡＡは
例えばＡＤＳＬまたはＶＤＳＬあるいは一般にｘＤＳＬ
回線駆動器で使用される。ＡＤＳＬは非対称ディジタル
加入者線の略、ＶＤＳＬは超高速ディジタル加入者線の
略である。ｘＤＳＬはすべての可能なディジタル加入者
線分野を表す。
【００２９】これらのｘＤＳＬ分野での要件は極めて厳
格である。低コスト、低消費電力、高伝送速度、低ビッ
ト誤り率、雑音および歪み特性の厳格な要件を組み合わ
せた解決策が必要である。したがって、前記出力段の前
記零入力電流レベルは処理および温度変化の影響を受け
ずにきわめて高精度に制御する必要があり、信号経路へ
の影響を回避しなければならない。
【００３０】本発明の演算増幅装置ＯＡＡは以下に説明
するように前述の要件の解決策を提供することができ
る。
【００３１】図１に示す演算増幅装置ＯＡＡは同様に図
１に概略的に示し、前記演算増幅装置ＯＡＡに加えてプ
ロセッサから受信するＤ／Ａ変換されたＡＤＳＬ信号な
どの入力信号をｖｉｎで示す入力信号源から受信する共
通増幅段Ａ１を含むより大きい演算増幅器の一部であ
る。このより大きい演算増幅器の出力端子ＯＵＴはＺｌ
ｏａｄで示す負荷インピーダンスに結合される。図１に
示す前記より大きい演算増幅器はシングルエンド構成を
有する。ｘＤＳＬなどの分野ではこの全体的増幅構成は
完全な差動構造を構成するなどのために２重化され、前
記入力信号源ｖｉｎは２つの入力増幅器Ａ１の２つの似
た入力端子間に結合され、完全な差動装置の２つの出力
端子はハイブリッドと変成器とを介して回線の２つの端
子に結合される。シングルエンド・バージョンの零入力
電流調整原理を説明する。差動演算増幅器の構成では、
この原理は２つの差動部分に対して２重化されている。
当業者には明らかなように、シングルエンドおよび完全
差動装置以外の増幅器の構成も可能である。ただしこれ
らの構成は本発明に必須ではなく、当業者はこれらのそ
の他の構成で本発明の原理を実施できるのでこれ以上記
述しない。
【００３２】Ａ１の出力信号は本発明の演算増幅装置Ｏ
ＡＡの入力信号の働きをする。Ａ１の出力端子はしたが
ってＯＡＡの入力端子ＩＮに結合される。前記演算増幅
装置は共に最終的な出力駆動器段ＯＳの前段を形成する
オフセット増幅器Ａ２およびＡ３を含む。出力増幅器の
厳格な直線性要件を有するＡＤＳＬの場合、ＯＳは一般
にＡＢ級増幅器からなる。
【００３３】そのようなＡＢ級増幅器は最も簡単な形式
では基本的にｎ型トランジスタＮ１と直列接続されたｐ
型トランジスタＰ１からなる。図１に示す実施形態で
は、Ｐ１とＮ１の両方はＣＭＯＳトランジスタである
が、双極技術などのその他の技術の実施形態も可能であ
る。このタイプの出力増幅器について本発明の原理を説
明する。ただし、前記原理はＢ級増幅器などの２つの直
列分岐線を有する任意のタイプの出力増幅器で可能であ
る。
【００３４】前記零入力電流は入力信号が加えられない
時に出力段ＯＳ内を流れる電流として定義される。その
ような電流はＤＣバイアス条件によって規定される。こ
の電流の変動は直接に消費電力を増加させ、クロスオー
バ歪みに関する性能に影響するので、前記零入力電流の
値はできるだけ正確に設定しなければならない。さら
に、温度による変動を回避する必要がある。このため
に、ＱＣＣＣと略す新しい零入力電流制御回路が開発さ
れた。これについて以下に説明する。
【００３５】図１に示す零入力電流制御回路は、主とし
て３つの別々のブロックからなる。すなわち、電流感知
／比較手段を表すＣＳＣＭで示される第１のブロック
と、ディジタル制御モジュールを表すＤＣＭで示される
第２のブロックと、前段の２つの差動増幅器Ａ２および
Ａ３の入力オフセット電圧を調整する回路を表す１つが
Ｖｃｏｍ、残りの２つがＶｄｉｆｆ／２で示される３つ
の調整可能な電圧源によって概略的に表される第３のブ
ロックである。本発明の一実施形態では、これらの制御
可能な電圧源はＤ／Ａ変換器からなる。ただし、その他
の実施形態も可能であり、これらは当業者には明らかで
あるためこれ以上記述しない。
【００３６】電流感知／比較手段ＣＳＣＭは主として前
記出力段の２つの別々の直列分岐線内を流れる電流、す
なわちＰ１およびＮ１を流れる電流でそれぞれｌｑｐ、
ｌｑｎで示される電流を感知するように構成されてい
る。ＣＳＣＭは両方の電流を前記零入力電流の目標値で
ある所定の基準電流ｌｑｒｅｆと比較し、それらを互い
に比較してこれらの出力電流が等しいか否かを検証する
ようにさらに構成されている。
【００３７】第１の比較動作、すなわち、個々の電流ｌ
ｑｐとｌｑｎを前記所定の目標基準電流ｌｑｒｅｆと比
較の結果と、前記第１の比較動作、すなわち、ｌｑｐと
ｌｑｎの相互比較の結果がＯｕｔ１およびＯｕｔ２で示
される信号を介してＤＣＭに送信される。
【００３８】そのような電流感知／比較手段の実施形態
の例を図３に示す。このブロックは主として２つの電流
比較器からなり、一方はＰ１のゲートに結合され、他方
はＮ１のゲートに結合されている。どちらの比較器が活
動状態かは３つのスイッチｓｗ１、ｓｗ２およびｓｗ３
の制御によって決定される。これらのスイッチのそれぞ
れの制御信号もｓｗ１、ｓｗ２およびｓｗ３で示されて
いる。前記制御信号はディジタル制御モジュールＤＣＭ
によって生成される。
【００３９】ＣＳＣＭ内の前記第１の比較器は、ＭＰ１
内を流れる電流はＰ１内を流れる電流と前記第１の基準
電流源ｌｑｒｅｆとに比例するという意味でＰ１のミラ
ートランジスタであるｐＭＯＳトランジスタＭＰ１から
なる。この基準電流源は、Ｐ１およびＭＰ１内を流れる
電流と同じ比例率で前記目標零入力電流に比例する。Ｃ
ＳＣＭの前記第２の比較器は、ＭＮ１内を流れる電流は
Ｎ１内を流れる電流に比例するという意味でＮ１のミラ
ートランジスタであるｎＭＯＳトランジスタＭＮ１から
なる。同様に同じ比例率が使用され、後者はＮ１内を流
れる目標零入力電流に関して前記第２の電流源１ｑｒｅ
ｆに使用される。ＡＢ級の出力段ＯＳの場合、Ｎ１およ
びＰ１内を流れる前記目標零入力電流、および両方の電
流源１ｑｒｅｆは結果的に等しい。
【００４０】ｓｗ１という名称のスイッチが閉じ、ｓｗ
２という名称のスイッチが開いている場合、ＭＰ１内を
流れる電流はｌｑｒｅｆと比較される。前記電流の方が
大きい場合、電流源ｌｑｒｅｆとＭＰ１との間の交点に
結合された増幅器の出力がｈｉｇｈにされる。ＭＰ１内
を流れる電流がｌｑｒｅｆより小さい場合、ｏｕｔ１が
ｌｏｗになる。同時にｓｗ３という名称のスイッチが閉
じている場合、ＭＮ１内を流れる電流もｌｑｒｅｆと比
較され、その結果がｏｕｔ２の値によって示される。
【００４１】すべてのスイッチｓｗ１、ｓｗ２およびｓ
ｗ３が閉じている場合、ＭＰ１内を流れる電流はＭＮ１
内を流れる電流と比較される。実際、両方の電流が等し
い場合、ＭＰ１内を流れる電流はすべてＭＮ１内を流
れ、両方の増幅器の出力は等しくなる。両方の電流ＭＰ
１およびＭＮ１が等しくない場合、両方の増幅器の出力
は異なる。
【００４２】スイッチｓｗ２は、このようにして比較モ
ードを決定し、出力信号ｏｕｔ１およびｏｕｔ２の値は
ｓｗ２の値と組み合わさって、前記電流の値の基準値と
の絶対的な個々の比較またはその相対差を決定する。
【００４３】出力信号ｏｕｔ１およびｏｕｔ２は前記デ
ィジタル制御モジュールＤＣＭに送達される。ＤＣＭは
零入力電流の制御のために初期状態から開始して一連の
連続する制御周期を順次実行するシーケンシングユニッ
トまたは有限状態マシンの働きをする。異なる周期を順
次実行する間、専用の制御信号がＣＳＣＭとの間で送受
信され、異なる調整可能な電圧源に送信される。この動
作について以下に説明する。
【００４４】必要な精度を得、信号経路に影響を与えな
いために、前記零入力電流制御回路は両方の増幅器Ａ２
およびＡ３の入力に信号が加えられない時、すなわち、
前置増幅器が入力信号を受信しない時に優先的に動作す
ることに注目されたい。
【００４５】第１に、起動時に、ＤＣＭは出力電流を所
定の低い値に設定する安定した開始状態を生成する。こ
れはＶｄｉｆｆ／２で示された電圧源への制御信号Ｃ１
を適当な値になるように生成してＶｏｆｆＡ２およびＶ
ｏｆｆＡ３で示された入力オフセット値が十分に大きく
なるようにすることにより実現される。これによって、
前記出力電流ｌｑｐおよびｌｑｎが十分に低くなり、一
般に所定の電流制限値、例えば、１０μＡを下回ること
を保証する。
【００４６】図１に示す電圧極性を備えた増幅器および
電圧源の実施形態で、Ａ２およびＡ３が極性反転増幅器
の場合、Ｖｄｉｆｆ／２は十分高い値、例えば、供給電
圧ＶＤＤに設定される。Ａ２およびＡ３の両方の極性反
転動作によって、Ａ２の出力は前記供給電圧に設定さ
れ、Ｐ１をオフにする。同様に、Ａ３の出力は最小電圧
に下げられてＮ１をオフにする。
【００４７】この開始状態を設定した後で、ＤＣＭはそ
の第１の制御周期に入り、その間、両方の零入力電流は
所定の目標値ｌｑｒｅｆに達するかそれを超えるまで同
時に増加する。これは、ＤＣＭがＣ１の値を設定し、Ｖ
ｄｉｆｆ／２の値を減じて徐々にＡ２およびＡ３の入力
オフセット値を開放することにより実行される。同時
に、ＤＣＭは制御信号ｓｗ１〜ｓｗ３をＣＳＣＭに送信
してＣＳＣＭに前記２つの個々の零入力出力電流ｌｑｐ
およびｌｑｎに正比例するミラー電流を所定の目標電流
ｌｑｒｅｆと比較するよう通知し、実施させる。前記電
流がこの目標を下回る限り、ＣＳＣＭは制御信号ｏｕｔ
１およびｏｕｔ２によってこのことをＤＣＭに知らせ、
この知らせを受けてＤＣＭはＣ１の値を適応させ、さら
に電圧源を制御してＶｄｉｆｆ／２を減少させる。前記
電圧源がＤ／Ａ変換器によって実現される実施形態で
は、ＤＣＭは前記電圧を前記Ｄ／Ａ変換器の出力に設定
するコードを適応させるだけである。ｌｑｐとｌｑｎの
両方が前記目標値ｌｑｒｅｆに達したことをＣＳＣＭが
検出して通知すると、この段階は終了する。
【００４８】電圧Ｖｄｉｆｆ／２の下方調整は粗いステ
ップで実行してこの段階を迅速に終了させることに注目
すべきである。したがって、前記調整は粗調整であり、
出力トランジスタの動作を支配する固有の物理法則によ
って、出力電流は迅速に増加し、一般に大幅に所定の目
標値ｌｑｒｅｆをオーバシュートする。ＭＯＳトランジ
スタの場合、電流と電圧との関係は２次式の関係で、双
極トランジスタの場合、指数関係ですらある。
【００４９】こうして得られる前記目標基準電流のオー
バシュートの結果、各回路がウォームアップする。ただ
し、このことにより、以下に説明するように、接合部の
温度変化の補償が可能である。
【００５０】図４では、特定の出力増幅器について、両
方の零入力電流ｌｑｎおよびｌｑｐならびに出力電圧ｖ
ｏｕｔが時間の関数として示されている。前記零入力電
流は単位がアンペアで表記され、前記出力電圧はボルト
で表記される。この第１の制御周期はＰ１で示され、０
〜１．２ｍｓの範囲の、約１ミリ秒間実行される。前記
第１の制御周期の終わりに、前記零入力電流は約３５ｍ
Ａに達し、前記出力電圧は２．４９ボルトのレベルを有
することが観察される。前記零入力電流の目標レベルは
わずか５ｍＡであることに注目されたい。
【００５１】この第１の制御周期に第２の制御周期が続
き、この間、前記零入力電流は互いに比較され、等しく
なるようにさらに調整される。これはＤＣＭが制御信号
Ｃ２の値を適合させて今度はＶｃｏｍの値を変更するこ
とにより実行され、Ｖｄｉｆｆ／２の値は一定である。
図１の電圧の符号に従って、Ｖｃｏｍが増加するとＡ３
の入力オフセットＶｏｆｆＡ３が増加し、同じ量だけＡ
２の入力オフセットＶｏｆｆＡ２が同時に減少する。こ
のオフセットを差動法で調整すると前記零入力電流ｌｑ
ｐおよびｌｑｎが差動調整される。ＣＳＣＭはＤＣＭの
制御信号ｓｗ２による命令に基づいてこれらの電流値を
相互に比較する。両方の電流値が異なる限り、さらに、
ＤＣＭは電圧源Ｖｃｏｍに制御信号Ｃ２を適合させ、Ｃ
ＳＣＭから送信された測定および比較結果に基づいて前
記両電流が等しくなるようにする。両方の電流が等しい
ことをＣＳＣＭが検出すると、このことが再びＤＣＭに
送信され、段階または制御周期２が終了する。もちろ
ん、前記比較はある測定許容値の範囲内で常に実行さ
れ、したがって、「等しい」という用語はこれらの測定
許容値を考慮して解釈しなければならないことに注目す
べきである。
【００５２】図４で、Ｐ２で示されるこの第２の周期は
１．２〜２．４ｍｓの間に実行される。この段階では、
出力電圧は２．５Ｖの値まで増加する。この値は、５Ｖ
の電源ＶＤＤを備えた図１の実施形態では、接地電圧と
電源との中間値に正確に対応する。これは、さらにすべ
ての出力オフセットが除去されたことを示す。
【００５３】ダイの接合部温度はまだ高いが、これは前
記電流がこの第２段階で十分に低下しなかったためであ
る。これは、較正が動作状態について実行され、いわゆ
るコールド状態について実行されるのではないことを意
味する。実際、生成されたオフセット電圧は、チップの
接合部温度が通常の動作温度に対応する正常な動作状態
に対しては正しいものである。
【００５４】その後、段階または制御周期３が開始す
る。この段階では、ＤＣＭは前周期で得たＶｃｏｍの値
を保持しており、制御信号Ｃ１をさらに調整して両方の
増幅器Ａ２およびＡ３のオフセット値を共に増加させ、
極性反転増幅器器であるＡ２およびＡ３の前記零入力電
流ｌｑｎおよびｌｑｐを共通に減少させることにより前
記Ｖｄｉｆｆ／２の値をさらに制御する。ＤＣＭはスイ
ッチｓｗ２を開くための入力制御信号ｓｗ２を再びＣＳ
ＣＭに送信して再び測定電流値を所定の目標値ｌｑｒｅ
ｆと比較する。両方の値がこのｌｑｒｅｆの値より大き
い場合、Ｃ１はさらにＶｄｉｆｆ／２の値を増加させ
る。ｌｑｎとｌｑｐの両方がこのｌｑｒｅｆに等しいか
それより小さいことをＣＳＣＭが検出すると、前記第３
の周期は終了し、前記零入力電流の較正は完了する。
【００５５】この段階での調整ははるかに細かいステッ
プで実行され、前記零入力出力電流が徐々に減少するよ
うになる。したがって、図４に示すように、この段階は
はるかに長い期間Ｐ３によって実行され、その開始時期
は２．４ｍｓ、終了時期は１０ｍｓである。この実施形
態では、前記目標零入力電流は５ｍＡに設定されていた
が、この時点で明らかにその値に達している。この第３
周期全体を通じて、出力端子ＯＵＴの出力電圧Ｖｏｕｔ
は一定であり、出力オフセット電圧が存在しないことを
示していることに注目されたい。この最後の周期は微調
整周期とも呼ばれる。
【００５６】前記制御の異なるステップの概略を図２の
流れ図に示す。
【００５７】前記較正周期が終了すると、増幅器の入力
が復旧して通常動作に戻る。
【００５８】例えば、両方の電流がゼロに近い極めて小
さい開始値から始めて所定の目標値に達するまで徐々に
かつ共に増加し、その段階が終わると両方の電流値は互
いに比較され、等値に置かれるその他の較正周期も可能
であることに注目すべきである。
【００５９】以上、本発明の原理を特定の装置に関連し
て説明してきたが、この説明は例示に過ぎず、首記の請
求の範囲に記載の本発明の範囲を限定するものではない
ことを理解されたい。
【図面の簡単な説明】
【図１】本発明による演算増幅装置ＯＡＡを示す概略図
である。
【図２】零入力電流較正シーケンスを示す概略図であ
る。
【図３】図１に示す電流感知／比較手段ＣＳＣＭのトラ
ンジスタレベルの実施態様を示す図である。
【図４】図３の増幅装置の零入力電流と出力電圧との測
定結果を示す図である。
【符号の説明】
Ｖｉｎ 入力信号源 Ａ１ 入力増幅器 ＯＵＴ 出力端子 ＶｏｆｆＡ２、ＶｏｆｆＡ３ 入力オフセット電圧値 Ｖｄｉｆｆ／２、Ｖｃｏｍ 電圧源 ｌｑｐ、ｌｑｎ 電流 Ｐ１ ｐ型トランジスタ Ｎ１ ｎ型トランジスタ Ｚｌｏａｄ 負荷インピーダンス ｓｗ１、ｓｗ２、ｓｗ３ スイッチ ｏｕｔ１、ｏｕｔ２ 出力信号
フロントページの続き (72)発明者 パトリツク・オウグスト・マリア・ウオウ テルス ベルギー国、ベー−1785・ハンメ−メルヒ テム、シント・フードウラドレーフ・57・ アー Ｆターム(参考） 5J092 AA01 AA12 AA18 AA47 AA58 CA24 CA36 FA10 HA10 HA17 HA38 KA01 KA11 KA12 KA17 KA28 KA33 MA20 MA21 SA13 TA06 TA07

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 入力端子が前段（Ａ２、Ａ３）のそれぞ
    れの出力端子に結合された差動出力段（ＯＳ）を含む演
    算増幅装置（ＯＡＡ）であって、前記出力段（ＯＳ）と
    前記前段（Ａ２、Ａ３）との間に結合され、前記前段
    （Ａ２、Ａ３）のそれぞれの入力オフセット電圧（Ｖｏ
    ｆｆＡ２、ＶｏｆｆＡ３）を共通にかつ同時に調整する
    ことにより前記差動出力段（ＯＳ）の零入力電流を制御
    するように構成された零入力電流制御回路（ＱＣＣＣ）
    をさらに含み、 前記零入力電流制御回路（ＱＣＣＣ）が前記前段（Ａ
    ２、Ａ３）の前記入力オフセット電圧（ＶｏｆｆＡ２、
    ＶｏｆｆＡ３）をディジタル方式を用いてオフラインで
    調整するように構成されていることを特徴とする演算増
    幅装置。
  2. 【請求項２】 前記零入力電流制御回路（ＱＣＣＣ）
    が、 前記零入力電流制御回路（ＱＣＣＣ）内に含まれる、電
    流感知／比較モジュール（ＣＳＣＭ）から受信した少な
    くとも１つの信号（ｏｕｔ１、ｏｕｔ２）に基づいて、
    前記入力オフセット電圧（ＶｏｆｆＡ２、ＶｏｆｆＡ
    ３）の共通の調整を制御するように構成されたディジタ
    ル制御モジュール（ＤＣＭ）を含み、前記電流感知／比
    較モジュール（ＣＳＣＭ）は前記出力段（ＯＳ）と前記
    ディジタル制御モジュール（ＤＣＭ）との間に結合さ
    れ、前記電流感知／比較モジュール（ＣＳＣＭ）が前記
    出力段（ＯＳ）の２つの直列の分岐線の出力電流（ｌｑ
    ｎ、ｌｑｐ）を測定し、それらを個別に所定の基準電流
    （ｌｒｅｆ）と比較し、前記ディジタル制御モジュール
    （ＤＣＭ）への前記比較結果を示す前記少なくとも１つ
    の信号（ｏｕｔ１、ｏｕｔ２）を生成するように構成さ
    れていることを特徴とする請求項１に記載の演算増幅装
    置。
  3. 【請求項３】 前記零入力電流制御回路（ＱＣＣＣ）が
    前記出力段（ＯＳ）の前記２つの直列の分岐線の前記出
    力電流（ｌｑｎ、ｌｑｐ）を差動法で制御するようにさ
    らに構成されていることを特徴とする請求項１に記載の
    演算増幅装置。
  4. 【請求項４】 前記ディジタル制御モジュール（ＤＣ
    Ｍ）が前記前段（Ａ２、Ａ３）の前記入力オフセット電
    圧（ＶｏｆｆＡ２、ＶｏｆｆＡ３）の差動調整を制御す
    るようにさらに構成されていることを特徴とする請求項
    ３に記載の演算増幅装置。
  5. 【請求項５】 前記零入力電流制御回路（ＱＣＣＣ）が
    前記出力段（ＯＳ）の前記２つの直列の分岐線の前記出
    力電流（ｌｑｎ、ｌｑｐ）を互いに比較し、前記出力電
    流が等しいか否かを示す出力信号を前記ディジタル制御
    モジュール（ＤＣＭ）に提供することを特徴とする請求
    項３に記載の演算増幅装置。
  6. 【請求項６】 前記ディジタル制御モジュール（ＤＣ
    Ｍ）が開始状態から始まる零入力電流制御シーケンスを
    生成するように構成されていることを特徴とする請求項
    １に記載の演算増幅装置。
  7. 【請求項７】 前記ディジタル制御モジュール（ＤＣ
    Ｍ）が、前記入力オフセット電圧（ＶｏｆｆＡ２、Ｖｏ
    ｆｆＡ３）を前記出力段（ＯＳ）の前記２つの直列の分
    岐線の前記出力電流（ｌｑｎ、ｌｑｐ）が所定の下限値
    を下回る程度に十分に高い値に制御することにより前記
    開始状態を設定するように構成されていることを特徴と
    する請求項６に記載の演算増幅装置。
  8. 【請求項８】 前記ディジタル制御モジュール（ＤＣ
    Ｍ）が前記開始状態に達すると第１の制御周期を生成す
    るように構成され、前記第１の制御周期中に前記ディジ
    タル制御モジュール（ＤＣＭ）が前記前段（Ａ２、Ａ
    ３）の前記入力オフセット電圧（ＶｏｆｆＡ２、Ｖｏｆ
    ｆＡ３）の減少を共通に制御し、前記電流感知／制御モ
    ジュール（ＣＳＣＭ）に制御信号を送信するように構成
    され、前記電流感知／制御モジュール（ＣＳＣＭ）が前
    記制御信号を受信すると、前記直列の出力分岐線の前記
    出力電流を前記所定の値と比較するように構成され、前
    記ディジタル制御モジュール（ＤＣＭ）が両方の出力電
    流（ｌｑｎ、ｌｑｐ）が前記所定の基準電流（ｌｒｅ
    ｆ）より大きいことを示す前記電流感知／比較モジュー
    ル（ＣＳＣＭ）の少なくとも１つの出力信号を受信する
    と前記第１の制御周期を終了するようにさらに構成され
    ていることを特徴とする請求項７に記載の演算増幅装
    置。
  9. 【請求項９】 前記ディジタル制御モジュール（ＤＣ
    Ｍ）が前記第１の制御周期の終わりに達すると第２の制
    御周期を生成するように構成され、前記第２の制御周期
    中に前記ディジタル制御モジュール（ＤＣＭ）が前記前
    段の前記入力オフセット電圧の差動調整を制御し、前記
    電流感知／比較モジュール（ＣＳＣＭ）に制御信号を送
    信するように構成され、前記電流感知／制御モジュール
    （ＣＳＣＭ）が前記制御信号を受信すると、前記直列の
    出力分岐線の前記出力電流を相互に比較するように構成
    され、前記ディジタル制御モジュール（ＤＣＭ）が前記
    出力電流が等しいことを示す前記電流感知／比較モジュ
    ール（ＣＳＣＭ）の少なくとも１つの出力信号を受信す
    ると前記第２の制御周期を終了するようにさらに構成さ
    れていることを特徴とする請求項８に記載の演算増幅装
    置。
  10. 【請求項１０】 前記ディジタル制御モジュール（ＤＣ
    Ｍ）が前記２の制御周期の終わりに達すると第３の制御
    周期を生成するように構成され、前記第３の制御周期中
    に前記ディジタル制御モジュール（ＤＣＭ）が前記前段
    の前記入力オフセット電圧（ＶｏｆｆＡ２、ＶｏｆｆＡ
    ３）の増加を共通に制御し、前記電流感知／制御モジュ
    ール（ＣＳＣＭ）に制御信号を送信するように構成さ
    れ、前記電流感知／制御モジュール（ＣＳＣＭ）が前記
    制御信号を受信すると、前記直列の出力分岐線の前記出
    力電流を前記所定の値と比較するように構成され、前記
    ディジタル制御モジュール（ＤＣＭ）が両方の出力電流
    （ｌｑｎ、ｌｑｐ）が前記所定の基準電流（ｌｒｅｆ）
    より小さいことを示す前記電流感知／比較モジュール
    （ＣＳＣＭ）の少なくとも１つの出力信号を受信すると
    前記第３の制御周期を終了するようにさらに構成されて
    いることを特徴とする請求項９に記載の演算増幅装置。
JP2002123520A 2001-05-18 2002-04-25 零入力電流制御回路を含む演算増幅装置 Pending JP2002368552A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01401313A EP1258982B1 (en) 2001-05-18 2001-05-18 Operational amplifier arrangement including a quiescent current control circuit
EP01401313.0 2001-05-18

Publications (1)

Publication Number Publication Date
JP2002368552A true JP2002368552A (ja) 2002-12-20

Family

ID=8182732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002123520A Pending JP2002368552A (ja) 2001-05-18 2002-04-25 零入力電流制御回路を含む演算増幅装置

Country Status (6)

Country Link
US (1) US6867647B2 (ja)
EP (1) EP1258982B1 (ja)
JP (1) JP2002368552A (ja)
CN (1) CN1265548C (ja)
AT (1) ATE378728T1 (ja)
DE (1) DE60131375T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022264716A1 (ja) * 2021-06-17 2022-12-22 株式会社日立ハイテク 高電圧増幅器

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1258981A1 (en) * 2001-05-18 2002-11-20 Alcatel Operational amplifier arrangement including a quiescent current control circuit
GB0303248D0 (en) * 2003-02-13 2003-03-19 Koninkl Philips Electronics Nv Low voltage class AB transconductor circuits
US7355470B2 (en) 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
EP1689075B1 (en) * 2005-02-03 2018-07-11 Texas Instruments Inc. Multi-stage amplifier to reduce pop noise
US7911272B2 (en) 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
US8334722B2 (en) 2007-06-28 2012-12-18 Parkervision, Inc. Systems and methods of RF power transmission, modulation and amplification
US7937106B2 (en) * 2006-04-24 2011-05-03 ParkerVision, Inc, Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
US8031804B2 (en) 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US8315336B2 (en) 2007-05-18 2012-11-20 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment
US7586367B2 (en) * 2007-04-25 2009-09-08 Freescale Semiconductor, Inc. Current sensor device
WO2008156800A1 (en) 2007-06-19 2008-12-24 Parkervision, Inc. Combiner-less multiple input single output (miso) amplification with blended control
CN101442292B (zh) * 2007-11-19 2011-04-13 华为技术有限公司 射频放大器数字偏置电路、方法及通信设备
WO2009145887A1 (en) 2008-05-27 2009-12-03 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
US8004354B1 (en) * 2010-02-12 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic level control
US8519785B2 (en) * 2011-02-15 2013-08-27 Cavium, Inc. Differential amplifier with duty cycle compensation
EP2695294A1 (en) 2011-04-08 2014-02-12 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
EP2715867A4 (en) 2011-06-02 2014-12-17 Parkervision Inc ANTENNA CONTROL
US9160284B2 (en) * 2013-01-08 2015-10-13 Aviat U.S., Inc. Systems and methods for biasing amplifiers using adaptive closed-loop control and adaptive predistortion
US9143098B2 (en) 2013-01-08 2015-09-22 Aviat U.S., Inc. Systems and methods for biasing amplifiers with adaptive closed loop control
KR20160058855A (ko) 2013-09-17 2016-05-25 파커비전, 인크. 정보를 포함하는 시간의 함수를 렌더링하기 위한 방법, 장치 및 시스템
CN109104158A (zh) * 2018-10-26 2018-12-28 上海海栎创微电子有限公司 一种基于串联限压mos管降低底噪的ab类放大器
CN109725631B (zh) * 2019-01-24 2021-10-29 西安盛博飞电子科技有限公司 一种静态电流测试装置和车辆
WO2023164795A1 (zh) * 2022-03-01 2023-09-07 南开大学 片外输出级驱动电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2396463A1 (fr) * 1977-06-30 1979-01-26 Ibm France Circuit pour compenser les decalages du zero dans les dispositifs analogiques et application de ce circuit a un convertisseur analogique-numerique
US4358739A (en) * 1980-02-11 1982-11-09 Nelson David A Wide-band direct-current coupled transistor amplifier
JPS56160112A (en) * 1980-04-30 1981-12-09 Sony Corp Biasing circuit of electric power amplifier
US4502020A (en) * 1983-10-26 1985-02-26 Comlinear Corporation Settling time reduction in wide-band direct-coupled transistor amplifiers
US4752745A (en) * 1987-08-18 1988-06-21 Threshold Corporation Opto-isolated bias circuit for operating push-pull amplifiers in class A and class AB modes
JPH0728181B2 (ja) * 1988-12-28 1995-03-29 パイオニア株式会社 パルス幅変調増幅回路
US5307407A (en) * 1991-12-19 1994-04-26 Nec America, Inc. 20 Hz ring generator using high frequency PWM control
US5789974A (en) * 1996-07-17 1998-08-04 Analog Devices, Inc. Calibrating the DC-offset of amplifiers
US6064262A (en) * 1998-09-25 2000-05-16 Lucent Technologies Inc. CMOS differential amplifier having offset voltage cancellation and common-mode voltage control
US6262632B1 (en) * 1999-11-16 2001-07-17 Texas Instruments Incorporated Concept and method to enable filterless, efficient operation of Class-D amplifiers
US6388521B1 (en) * 2000-09-22 2002-05-14 National Semiconductor Corporation MOS differential amplifier with offset compensation
US6573783B2 (en) * 2001-02-23 2003-06-03 National Semiconductor Corporation Method and apparatus for open-loop input offset adjustment in a differential amplifier
EP1258981A1 (en) 2001-05-18 2002-11-20 Alcatel Operational amplifier arrangement including a quiescent current control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022264716A1 (ja) * 2021-06-17 2022-12-22 株式会社日立ハイテク 高電圧増幅器

Also Published As

Publication number Publication date
DE60131375T2 (de) 2008-10-16
DE60131375D1 (de) 2007-12-27
EP1258982A1 (en) 2002-11-20
CN1387315A (zh) 2002-12-25
ATE378728T1 (de) 2007-11-15
CN1265548C (zh) 2006-07-19
US20020171478A1 (en) 2002-11-21
EP1258982B1 (en) 2007-11-14
US6867647B2 (en) 2005-03-15

Similar Documents

Publication Publication Date Title
JP2002368552A (ja) 零入力電流制御回路を含む演算増幅装置
US8008974B2 (en) Power amplifier system with power control function
US7538537B2 (en) Constant-voltage circuit and controlling method thereof
US8624568B2 (en) Low noise voltage regulator and method with fast settling and low-power consumption
US7253685B2 (en) Class AB amplifier having adjustable quiescent current and output current
JP4259750B2 (ja) 伝送路終端インピーダンスを有するラインレシーバ回路
US7642852B2 (en) Resistor self-trim circuit for increased performance
EP1415392B1 (en) Open loop variable gain amplifier using replica gain cell
US6940348B2 (en) Differential amplifier circuit with common mode output voltage regulation
US6542033B2 (en) Differential amplifier circuit requiring small amount of bias current in a non-signal mode
US7190291B2 (en) Programmable error amplifier for sensing voltage error in the feedback path of digitially programmable voltage sources
JPH11272346A (ja) 電流ソース
US7999619B2 (en) Class AB output stage
US8760227B2 (en) Circuit and method for adjusting an offset output current for an input current amplifier
US7088160B2 (en) Circuit arrangement for regulating a parameter of an electrical signal
US7804286B2 (en) Multiple output amplifiers and comparators
CN110603732B (zh) 运算放大器及其控制方法
JP4811157B2 (ja) 増幅器
KR20030034401A (ko) 전력 증폭기
EP2239833B1 (en) Charge pump circuit and semiconductor integrated circuit
JPH0522159A (ja) 高周波電力増幅器の出力レベル制御回路
KR102609484B1 (ko) 연산 트랜스-컨덕턴스 증폭기를 사용하는 하이브리드 ldo 레귤레이터
JP4961163B2 (ja) 直流結合増幅回路
TWI573391B (zh) 可變增益放大電路
CN116430935A (zh) 瞬态加强控制器及控制稳压器的瞬态加强电路的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304