JP2002368044A - Method for assembling electronic component with solder ball and electronic component - Google Patents

Method for assembling electronic component with solder ball and electronic component

Info

Publication number
JP2002368044A
JP2002368044A JP2001178071A JP2001178071A JP2002368044A JP 2002368044 A JP2002368044 A JP 2002368044A JP 2001178071 A JP2001178071 A JP 2001178071A JP 2001178071 A JP2001178071 A JP 2001178071A JP 2002368044 A JP2002368044 A JP 2002368044A
Authority
JP
Japan
Prior art keywords
solder ball
electronic component
solder
flux
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001178071A
Other languages
Japanese (ja)
Other versions
JP4590783B2 (en
Inventor
Daisuke Sakurai
大輔 櫻井
Kazuji Azuma
和司 東
Hiroyuki Otani
博之 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001178071A priority Critical patent/JP4590783B2/en
Publication of JP2002368044A publication Critical patent/JP2002368044A/en
Application granted granted Critical
Publication of JP4590783B2 publication Critical patent/JP4590783B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To form solder balls of uniform height in a ball forming process without increasing steps. SOLUTION: Height of solder balls is made uniform by mounting solder balls 1 on the electrodes (2a, 2b) of an electronic component and reducing or eliminating oxidation of solder balls at the time of thermally fusing the solder balls for bonding.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品の電極と
なるはんだボール形成技術に関する。特に、C4(Co
ntrolled Collapse Chip Co
nnection)やBGA(Ball Grid A
llay)などの電極をなすはんだボールのサイズを均
一にするはんだボール形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for forming a solder ball to be used as an electrode of an electronic component. In particular, C4 (Co
ntrolled Collapse Chip Co
nection) or BGA (Ball Grid A)
The present invention relates to a method for forming a solder ball for uniformizing the size of a solder ball forming an electrode such as an electrode.

【0002】[0002]

【従来の技術】近年、電子機器の小型化・軽量化・高機
能化が進む中、電子部品の小型化、高機能化が求められ
ている。それに伴ない電子部品も小面積化、電極の高密
度化、多ピン化、挟ピッチ化が要求されている。これら
の要求を満たし、接合の容易性・信頼性などの理由から
電子部品を形成するデバイス基板裏面の電極にはんだボ
ールを配列したBGA(Ball Grid Alla
y)構造が使用されてきた。この構造はCSP(Chi
p Size Package)、MCM(Multi
Chip Module)などの半導体素子にも採用
されている。
2. Description of the Related Art In recent years, as electronic devices have become smaller, lighter and more sophisticated, there has been a demand for smaller and more sophisticated electronic components. Along with this, the electronic parts are also required to have a smaller area, a higher density of electrodes, a larger number of pins, and a smaller pitch. A BGA (Ball Grid Alla) in which solder balls are arranged on electrodes on the back surface of a device substrate for forming electronic components for reasons such as easiness and reliability of joining to satisfy these requirements.
y) Structures have been used. This structure is CSP (Chi
p Size Package), MCM (Multi
It is also used in semiconductor devices such as Chip Modules.

【0003】現状では、はんだボール高さが均一になら
ない場合が多く、はんだボール高さがばらつくと実装す
べき回路基板等に、はんだボールを備えた電子部品を実
装する時、はんだボールと基板が接触しないものが現
れ、オープン不良が発生する。
At present, the height of the solder balls is not uniform in many cases. If the height of the solder balls varies, when the electronic components having the solder balls are mounted on a circuit board or the like to be mounted, the solder balls and the substrate become inconsistent. An object that does not contact appears, and an open failure occurs.

【0004】このために電子部品の基板裏面に、はんだ
ボールを形成するプロセスにおいてはんだボール高さを
均一化する方法として形成されたボールを押圧装置で押
圧し平坦化する方法が特開平10−242631号公報
に開示されている。
For this purpose, Japanese Patent Laid-Open No. Hei 10-242631 discloses a method in which a ball formed on a back surface of a substrate of an electronic component in a process of forming a solder ball is made uniform by pressing a ball formed by a pressing device. No. 6,086,045.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、これら
の方法では、押圧工程が一つ増え、新たな押圧設備の導
入、コスト、生産時間がさらに必要となる。また、押圧
の際にはんだ屑が発生し、基板や押圧ツールに付着する
可能性もある。
However, in these methods, one pressing step is added, and introduction of new pressing equipment, cost, and production time are further required. Further, there is a possibility that solder dust is generated at the time of pressing and adheres to the substrate or the pressing tool.

【0006】さらに、はんだピッチが狭い場合や加圧力
が強すぎるとき、隣接するはんだボール同志が接合し、
ショート不良が発生する可能性も考えられる。
Further, when the solder pitch is narrow or when the pressing force is too strong, adjacent solder balls join together,
There is also a possibility that a short circuit may occur.

【0007】このような課題を解決するため、工程を増
やさずにボール形成工程内で、均一高さのはんだボール
を形成する方法が求められる。
In order to solve such problems, there is a need for a method of forming solder balls having a uniform height in a ball forming step without increasing the number of steps.

【0008】[0008]

【課題を解決するための手段】本発明のはんだボール形
成プロセスにおいては、このような問題を解決するため
に、ばらつきの影響がでない範囲で均一高さのはんだボ
ールを形成するために、電子部品の電極にはんだボール
を搭載し、はんだボールを加熱溶融して接合する際に、
はんだボールの酸化を低減・除去することにより、はん
だボールの高さを均一化したものである。
SUMMARY OF THE INVENTION In the solder ball forming process of the present invention, in order to solve such a problem, it is necessary to form a solder ball having a uniform height within a range where the influence of variation is not affected. When solder balls are mounted on the electrodes of
The height of the solder balls is made uniform by reducing and removing oxidation of the solder balls.

【0009】具体的には、リフロー時の酸素濃度やはん
だボールに塗布するフラックス量を制御し、はんだボー
ルの酸化を低減・除去することにより、はんだボールの
サイズを均一化したものである。
More specifically, the size of the solder ball is made uniform by controlling the oxygen concentration during reflow and the amount of flux applied to the solder ball to reduce or eliminate oxidation of the solder ball.

【0010】この発明によれば、工程を増やさずにボー
ル形成工程内で、均一高さのはんだボールを形成するこ
とができる。
According to the present invention, a solder ball having a uniform height can be formed in the ball forming step without increasing the number of steps.

【0011】[0011]

【発明の実施の形態】以下、本発明における実施の形態
に関して図1〜図4を用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to FIGS.

【0012】本実施形態では、はんだボールを溶融する
際の酸化を抑制することにより、はんだボールの形状が
でこぼこになり、個々の高さが異なるのを防止するもの
である。具体的には、はんだボール溶融時にはんだボー
ルの表面を十分に覆い、酸化を抑制するように、はんだ
ボール、半導体素子の基板電極の少なくとも一方にフラ
ックスを塗布する。あるいは、はんだボール溶融の状態
が、酸素濃度の低減状態、本実施例では不活性ガス雰囲
気状態にて行なう。
In the present embodiment, by suppressing the oxidation of the solder ball when it is melted, the shape of the solder ball becomes uneven and individual heights are prevented from being different. Specifically, a flux is applied to at least one of the solder ball and the substrate electrode of the semiconductor element so as to sufficiently cover the surface of the solder ball when the solder ball is melted and suppress oxidation. Alternatively, the melting of the solder ball is performed in a reduced oxygen concentration state, in this embodiment, in an inert gas atmosphere state.

【0013】すなわちN2などの不活性ガスを流すこと
により大気中の酸素濃度を低減し、はんだ表面の酸化を
防ぐ。その結果、はんだは良好な濡れ性、流動性を示
し、はんだボール高さの均一化を可能とする。また、ラ
ンド上に充分な量のフラックスを塗布すると、予熱工程
ではんだ表面にフラックスがぬれ上がり、はんだ表面の
酸化膜を除去できる。その結果として、均一高さのはん
だボールを形成することができる。
That is, by flowing an inert gas such as N 2 , the concentration of oxygen in the atmosphere is reduced, and oxidation of the solder surface is prevented. As a result, the solder exhibits good wettability and fluidity, and enables the solder ball height to be uniform. Further, when a sufficient amount of flux is applied on the land, the flux is wet on the solder surface in the preheating step, and the oxide film on the solder surface can be removed. As a result, a solder ball having a uniform height can be formed.

【0014】本実施形態における電子部品の製造方法の
一例について具体的に説明する。
An example of a method for manufacturing an electronic component according to the present embodiment will be specifically described.

【0015】まず、電子部品の基板電極またははんだ
ボールのいずれかまたは両方にフラックスを塗布し(フ
ラックス塗布工程)、はんだボールを電子部品の基板
電極上に搭載した後、(はんだボール搭載工程)、電
子部品をリフロー炉または加熱炉に投入し、室温からフ
ラックスが活性化する温度域まで加熱し、一定時間加熱
状態を保持し(予熱工程)、さらに不活性ガス雰囲気
中で、はんだの融点以上の温度まで加熱を行なった後
(本加熱工程)、大気室温、冷却、ファン冷却のいず
れかにより冷却する(冷却工程)ことにより、電子部品
の基板電極に、はんだボールを形成する。
First, a flux is applied to one or both of a substrate electrode and a solder ball of an electronic component (a flux applying step), and the solder ball is mounted on the substrate electrode of the electronic component (a solder ball mounting step). The electronic components are put into a reflow oven or heating furnace, heated from room temperature to the temperature range where the flux is activated, and the heating state is maintained for a certain period of time (preheating step). After heating to a temperature (main heating step), the substrate is cooled by any one of cooling at room temperature, cooling, and fan cooling (cooling step) to form solder balls on the substrate electrodes of the electronic component.

【0016】ここで着目すべきは、酸化を抑制するため
に、フラックスを塗布したり、酸素濃度を低減する不活
性ガス雰囲気中ではんだボールの加熱溶融を行なった点
であり、それぞれ独立に実施してもよいが、両方行なう
方が更に品質、生産性の効率が良くなる。
Here, it should be noted that in order to suppress oxidation, flux was applied or solder balls were heated and melted in an inert gas atmosphere for reducing the oxygen concentration. Although both may be performed, the efficiency of quality and productivity is further improved by performing both.

【0017】図1、2は本発明におけるはんだボールの
均一化原理を説明するものである。
FIGS. 1 and 2 illustrate the principle of uniformity of solder balls in the present invention.

【0018】図1は酸素濃度低減の実施形態、図2はフ
ラックス塗布の実施形態である。
FIG. 1 shows an embodiment in which the oxygen concentration is reduced, and FIG. 2 shows an embodiment in which a flux is applied.

【0019】図1(A)は比較例の一例であり、電子部
品3の基板電極2にフラックス5を介してはんだボール
1を搭載し、大気中にて加熱、冷却を行なう状態を示し
たものであり、ボール搭載後(I)、はんだボールを加
熱し、はんだボールを溶融する(II)。この際、大気中
の酸素によりはんだボール1の表面には酸化膜7が形成
される。そして、はんだボールの冷却の際に、酸化膜7
が層状の膜をなしているので、はんだボールの凝固収縮
(III)の経過中に、酸化膜と酸化膜内のはんだ材料と
の凝固温度の差や、酸化膜の厚みのばらつきにより全体
の応力バランスが不均一になり、結果として図1(A)
のIIIにて示すように表面がデコボコのはんだボールと
なり、また各はんだボール1a、1bの高さは不均一と
なる。
FIG. 1A shows an example of a comparative example, in which a solder ball 1 is mounted on a substrate electrode 2 of an electronic component 3 via a flux 5 and heating and cooling are performed in the atmosphere. After mounting the ball (I), the solder ball is heated to melt the solder ball (II). At this time, an oxide film 7 is formed on the surface of the solder ball 1 by oxygen in the atmosphere. When cooling the solder balls, the oxide film 7
Is a layered film, and during the process of solidification shrinkage (III) of the solder ball, the overall stress due to the difference in solidification temperature between the oxide film and the solder material in the oxide film and the variation in the thickness of the oxide film The balance becomes uneven, and as a result, FIG.
As shown by III, the surface becomes a bumpy solder ball, and the height of each solder ball 1a, 1b becomes uneven.

【0020】これに対して図1(B)に示す本実施例の
ように電子部品3の基板電極2にフラックス5を介して
はんだボール1を搭載し、酸素濃度低減の雰囲気、本実
施例ではN2ガスなどの不活性ガス雰囲気中にて加熱、
冷却を行なう状態を示したものであり、ボール搭載後
(I)、はんだボールを加熱し、はんだボールを溶融す
る(II)。この際、はんだボール1の表面にはほとんど
酸化膜7は形成されない、形成されたとしても微薄な膜
が形成される。そしてはんだボールが冷却する際に、上
述したような酸化膜の悪影響を排除することが可能とな
り、はんだボールには不要な応力が作用することがな
く、結果として図1(B)のIIIに示すようにはんだは
良好な濡れ性・流動性を示し、高さの均一化を可能とす
る。
On the other hand, as in the embodiment shown in FIG. 1B, the solder ball 1 is mounted on the substrate electrode 2 of the electronic component 3 via the flux 5 to reduce the oxygen concentration. Heating in an inert gas atmosphere such as N 2 gas,
This shows a state in which cooling is performed. After the balls are mounted (I), the solder balls are heated to melt the solder balls (II). At this time, the oxide film 7 is hardly formed on the surface of the solder ball 1, and even if it is formed, a thin film is formed. When the solder ball cools, it is possible to eliminate the adverse effect of the oxide film as described above, and unnecessary stress does not act on the solder ball, and as a result, as shown in III of FIG. As described above, the solder exhibits good wettability and fluidity, and enables uniform height.

【0021】このように酸素濃度を低減した状態にては
んだボールを溶融することによりはんだボールの形状の
品質を維持し、各ボールの高さを均一に保つことが可能
となる。結果としてはんだボールが良質な電子部品を提
供することができる。
By melting the solder balls with the oxygen concentration reduced in this way, the quality of the shape of the solder balls can be maintained, and the height of each ball can be kept uniform. As a result, the solder ball can provide a high-quality electronic component.

【0022】次にフラックス供給によるはんだボール品
質、向上の原理を説明する。
Next, the principle of improving the quality and quality of solder balls by supplying flux will be described.

【0023】図2(A)は比較例の一例であり、電子部
品3の基板電極2に少量のフラックス5を介してはんだ
ボール1を搭載し、大気中にて加熱、冷却を行なう状態
を示したものであり、ボール搭載後(I)、はんだボー
ルを加熱し、はんだボールを溶融する(II)。この際、
比較例ではフラックスの塗布量が少ないためにはんだボ
ールの酸化を抑制することができず、大気中の酸素によ
りはんだボール1の表面には酸化膜7が形成される。そ
して、はんだボールの冷却の際に、酸化膜7が層状の膜
をなしているので、はんだボールの凝固収縮(III)の
経過中に、酸化膜と酸化膜内のはんだ材料との凝固温度
の差や、酸化膜の厚みのばらつきにより全体の応力バラ
ンスが不均一になり、結果として図1(A)のIIIにて
示すように表面がデコボコのはんだボールとなり、また
各はんだボール1a、1bの高さは不均一となる。
FIG. 2A shows an example of a comparative example, in which a solder ball 1 is mounted on a substrate electrode 2 of an electronic component 3 via a small amount of flux 5 and heating and cooling are performed in the atmosphere. After mounting the ball (I), the solder ball is heated to melt the solder ball (II). On this occasion,
In the comparative example, since the amount of applied flux is small, oxidation of the solder ball cannot be suppressed, and an oxide film 7 is formed on the surface of the solder ball 1 by oxygen in the atmosphere. When the solder ball is cooled, the oxide film 7 forms a layered film. During the course of the solidification shrinkage (III) of the solder ball, the solidification temperature of the oxide film and the solder material in the oxide film is reduced. Due to the difference and the variation in the thickness of the oxide film, the overall stress balance becomes non-uniform. As a result, as shown by III in FIG. 1A, the surface becomes a bumpy solder ball, and the solder balls 1a and 1b The height will be uneven.

【0024】これに対して図2(B)に示す本実施例の
ように電子部品3の基板電極2に多量のフラックス5を
介してはんだボール1を搭載し、大気中にて加熱、冷却
を行なう状態を示したものであり、ボール搭載後
(I)、はんだボールを加熱し、はんだボールを溶融す
る(II)。この際、はんだボール1の表面にはフラック
スが作用することにより、ほとんど酸化膜7は形成され
ない、形成されたとしても微薄な膜が形成される。そし
てはんだボールが冷却する際に、上述したような酸化膜
の悪影響を排除することが可能となり、はんだボールに
は不要な応力が作用することがなく、結果として図1
(B)のIIIに示すようにはんだは良好な濡れ性・流動
性を示し、高さの均一化を可能とする。
On the other hand, as in the present embodiment shown in FIG. 2B, the solder ball 1 is mounted on the substrate electrode 2 of the electronic component 3 via a large amount of flux 5, and heating and cooling are performed in the atmosphere. This is a state in which solder balls are mounted (I), and then the solder balls are heated to melt the solder balls (II). At this time, due to the flux acting on the surface of the solder ball 1, the oxide film 7 is hardly formed, and even if formed, a thin film is formed. When the solder ball cools, it is possible to eliminate the adverse effect of the oxide film as described above, and no unnecessary stress acts on the solder ball. As a result, FIG.
As shown in III of (B), the solder exhibits good wettability and fluidity, and enables uniform height.

【0025】本実施形態では大気中にてはんだボールの
溶融をおこなったが、酸素濃度低減の雰囲気(N2ガス
などの不活性ガス雰囲気)中にて加熱、冷却を行なうと
更に効果がある。
In this embodiment, the solder balls are melted in the atmosphere. However, it is more effective to heat and cool in an atmosphere having an oxygen concentration reduced (inert gas atmosphere such as N 2 gas).

【0026】このようにランド上に充分な量のフラック
スを塗布すると、はんだ表面にフラックスがぬれ上が
り、はんだ表面の酸化膜を除去できる。その結果とし
て、均一高さのはんだボールを形成することができる。
When a sufficient amount of flux is applied to the land as described above, the flux is wet on the solder surface, and the oxide film on the solder surface can be removed. As a result, a solder ball having a uniform height can be formed.

【0027】図3は、本実施形態におけるはんだボール
が形成された電子部品の断面図である。半導体素子4に
形成した電極と両面に電極を有した中間基板3の表面に
形成した電極とを金やアルミニウムなどの金属材料や、
導電性接着剤により接合する。ここで金属材料の接合に
は超音波による振動や、加熱、加圧などにより、また導
電性接着剤の接合には加熱、加圧などにより接合を行な
う。本実施形態では半導体素子4に形成した電極に金バ
ンプ10を形成し、金バンプ10の先端に導電性ペース
ト(図示せず)を転写して、中間基板3の表面に形成し
た電極2bに加圧・加熱を行ないながら接合する。そし
て絶縁性樹脂11により半導体素子と中間基板とで形成
される空間を封止する。この際に金バンプ10と電極2
bとが押圧により強固に接合し、また絶縁性樹脂が溶
融、硬化して中間基板3と半導体素子4との接合を図
る。
FIG. 3 is a cross-sectional view of an electronic component on which solder balls are formed in the present embodiment. An electrode formed on the semiconductor element 4 and an electrode formed on the surface of the intermediate substrate 3 having electrodes on both sides are formed of a metal material such as gold or aluminum,
Joined by conductive adhesive. Here, the bonding of the metal material is performed by vibration, heating, pressurizing, or the like, and the bonding of the conductive adhesive is performed by heating, pressurizing, or the like. In the present embodiment, a gold bump 10 is formed on the electrode formed on the semiconductor element 4, a conductive paste (not shown) is transferred to the tip of the gold bump 10, and the gold paste is applied to the electrode 2 b formed on the surface of the intermediate substrate 3. Joining while performing pressure and heating. Then, the space formed between the semiconductor element and the intermediate substrate is sealed with the insulating resin 11. At this time, the gold bump 10 and the electrode 2
b is firmly joined by pressing, and the insulating resin is melted and hardened to join the intermediate substrate 3 and the semiconductor element 4.

【0028】基板3の裏面に設けた電極2a上には、は
んだボール1が搭載されている。電極2aは中間基板表
面に蒸着、スパッタリング、めっきなどにより形成され
ている。
The solder ball 1 is mounted on the electrode 2a provided on the back surface of the substrate 3. The electrode 2a is formed on the surface of the intermediate substrate by vapor deposition, sputtering, plating, or the like.

【0029】このように本実施形態の電子部品は、半導
体素子の電極を両面に電極を有した中間基板(この両面
の電極は基板内で電気的に接合されている)を介しては
んだボールと電気的に接合されている。尚、基板3はセ
ラミック、有機材料(エポキシ樹脂など)、複合材料な
どからなり、基板電極2a、2bは金、銅、タングステ
ンなど(はんだとの濡れ性の悪い材料を電極に使用する
場合は、電極表面に金の薄膜を蒸着することが望まし
い)を用いる。
As described above, the electronic component of the present embodiment is configured such that the electrodes of the semiconductor element are connected to the solder balls via the intermediate substrate having the electrodes on both surfaces (the electrodes on both surfaces are electrically connected in the substrate). Electrically joined. The substrate 3 is made of a ceramic, an organic material (such as an epoxy resin), a composite material, or the like. The substrate electrodes 2a and 2b are made of gold, copper, tungsten, or the like (when a material having poor wettability with solder is used for the electrode, It is desirable to deposit a gold thin film on the electrode surface).

【0030】はんだボールはSn−Pb系、Sn−Ag
系、Sn−Ag−Cu系、Sn−Ag−Bi系、Sn−
Ag−Bi−In系、Sn−Zn−Bi系などの組成か
らなるはんだを用いる。
The solder balls are of Sn-Pb type, Sn-Ag
System, Sn-Ag-Cu system, Sn-Ag-Bi system, Sn-
An Ag-Bi-In-based, Sn-Zn-Bi-based solder or the like is used.

【0031】尚、基板表面からはんだボールの頂点まで
の距離(以下、高さと呼ぶ)をhと定義すると、高さH
は、本発明の形成プロセスにより均一化が可能となる。
また中間基板は図1、2に示す基板3と同様のものであ
る。
When the distance from the surface of the substrate to the top of the solder ball (hereinafter referred to as height) is defined as h, the height H
Can be made uniform by the forming process of the present invention.
The intermediate substrate is the same as the substrate 3 shown in FIGS.

【0032】次に、図4を用いて図3に示す本実施形態
の電子部品におけるはんだボールの形成方法の一例につ
いて述べる。本実施形態ではフラックスの塗布として転
写方式を用いたが、直接塗布、印刷することも可能であ
る。しかしながら、フラックスの膜厚を容易に安定させ
るという点では転写が好ましい。
Next, an example of a method of forming a solder ball in the electronic component of this embodiment shown in FIG. 3 will be described with reference to FIG. In this embodiment, the transfer method is used as the flux application, but it is also possible to directly apply and print. However, transfer is preferred from the viewpoint of easily stabilizing the film thickness of the flux.

【0033】まず、平面な転写皿9に一様な厚膜で形成
されたフラックス5を転写治具である転写ピン6の先端
に転写する(工程A)。本実施形態では、フラックス5
は転写前に予めスキージにより転写皿9上にはんだボー
ル径の1/5〜2/3の一定膜厚に保っておく。また、
転写ピン6の先端形状は、基板裏面電極2aと同等の形
状、サイズを用いることが望ましい。
First, a flux 5 formed of a uniform thick film on a flat transfer tray 9 is transferred to the tip of a transfer pin 6 as a transfer jig (step A). In this embodiment, the flux 5
Before the transfer, the squeegee is kept on the transfer plate 9 with a constant thickness of 1/5 to 2/3 of the diameter of the solder ball beforehand. Also,
It is desirable to use the same shape and size as the tip of the transfer pin 6 as the substrate back surface electrode 2a.

【0034】転写ピン6に転写したフラックス5を中間
基板の電極(裏面の電極)2aに押し当て引き上げるこ
とにより、電極上に一定膜厚のフラックスを転写する
(工程B)。その後、はんだボール1をフラックス5の
付着した電極2a上に搭載する(工程C)。ここではん
だボールの搭載には図に示すように吸着ノズル12など
により必要なはんだボールを一括吸着しておいて、電極
2a上に搭載したり、個別に搭載する。
The flux 5 transferred to the transfer pins 6 is pressed against the electrode (back-side electrode) 2a of the intermediate substrate and pulled up to transfer a flux having a constant film thickness on the electrode (step B). Thereafter, the solder ball 1 is mounted on the electrode 2a to which the flux 5 is attached (Step C). Here, when mounting the solder balls, as shown in the drawing, necessary solder balls are collectively sucked by a suction nozzle 12 or the like, and then mounted on the electrodes 2a or individually.

【0035】一方、別の方式として、平面な転写皿9上
に一様な厚膜で形成されたフラックス5に直接はんだボ
ールの一部を浸漬、引き上げて転写し(工程D)、中間
基板の電極2a上に搭載する(工程E)方式である。こ
こではんだボールの転写及び搭載には図に示すように吸
着ノズル12などにより必要なはんだボールを一括吸着
しておいて、電極2a上に搭載したり、個別に搭載す
る。
On the other hand, as another method, a part of a solder ball is directly immersed in a flux 5 formed of a uniform thick film on a flat transfer plate 9 and is lifted and transferred (step D) to form an intermediate substrate. This is a method of mounting on the electrode 2a (step E). Here, for the transfer and mounting of the solder balls, necessary solder balls are collectively sucked by the suction nozzle 12 or the like as shown in the figure, and then mounted on the electrode 2a or individually mounted.

【0036】尚、これらの方式以外にも(1)はんだ表
面及び電極の一部あるいは全面にフラックスを塗布し、
フラックスの粘着力によりはんだボールを電極上に仮固
定する機能、及び(2)フラックス塗布量を一定に保つ
機能を有していれば、フラックス塗布・ボール搭載工程
はいかなる手法を用いても構わない。
In addition to these methods, (1) flux is applied to a part or the whole surface of the solder surface and the electrode,
As long as it has a function of temporarily fixing the solder ball on the electrode by the adhesive force of the flux, and (2) a function of keeping the amount of applied flux constant, any method may be used for the flux application / ball mounting step. .

【0037】次に、ボールが搭載された電子部品をリフ
ロー炉または加熱炉に投入し、図5に示すような温度プ
ロファイルで温度を制御する。このプロファイルは、
昇温、プリヒート(予熱)、昇温、リフロー、
冷却の5つのプロセスからなる。はじめの昇温過程でフ
ラックス中の水分を蒸発させ、次のプリヒート過程では
フラックスが活性化し、かつはんだ溶融温度より低温の
温度域を選択し一定時間保持する。その後、再びはんだ
の融点よりも高い温度まで加熱し、冷却を行う。図5に
示したプロファイルは一例であり、必ずしも5つのプロ
セスを必要としない。例えば、プリヒート過程を省略す
ることも可能である。
Next, the electronic component on which the balls are mounted is put into a reflow furnace or a heating furnace, and the temperature is controlled by a temperature profile as shown in FIG. This profile is
Heating, preheating, preheating, reflow,
It consists of five processes of cooling. In the first heating process, moisture in the flux is evaporated, and in the next preheating process, the flux is activated and a temperature range lower than the solder melting temperature is selected and maintained for a certain time. Then, it is heated again to a temperature higher than the melting point of the solder, and cooled. The profile shown in FIG. 5 is an example, and does not necessarily require five processes. For example, the preheating step can be omitted.

【0038】一例で説明すると、プリヒート(約13
0〜160[℃]、0〜120[S]保持)III)リ
フロー(Sn−Pbはんだ(融点:183℃)を使用す
る場合は220〜250℃、鉛フリーはんだでは融点よ
り20℃以上高いことが好ましい。)、冷却(大気室
温、水冷、ファン冷却などの冷却)。
As an example, the preheat (about 13
0-160 [° C], 0-120 [S] retention) III) Reflow (220-250 ° C when using Sn-Pb solder (melting point: 183 ° C), 20 ° C or more higher than the melting point for lead-free solder ), Cooling (cooling such as atmospheric room temperature, water cooling, and fan cooling).

【0039】図6に示すように本発明のはんだボール形
成プロセスにより生産された電子部品を回路基板13の
基板電極13aに実装した場合、図に示すようにはんだ
ボール高さにばらつきの少ない、接続精度、接続強度の
高い電子部品実装基板が得られる。
As shown in FIG. 6, when an electronic component produced by the solder ball forming process of the present invention is mounted on the board electrode 13a of the circuit board 13, the connection has a small variation in solder ball height as shown in FIG. An electronic component mounting board having high accuracy and high connection strength can be obtained.

【0040】[0040]

【実施例】以下に本実施形態の実施例として実験例を踏
まえて詳細に説明する。
EXAMPLES Examples of the present embodiment will be described below in detail based on experimental examples.

【0041】(実施例1)半導体素子(縦:横:厚み;
11mm×11mm×0.4mm)及びセラミック基板
(縦:横:厚み;13mm×13mm×0.4mm)か
ら構成される電子部品の一例であるCSPについて、セ
ラミック基板の基板裏面電極に直径0.3mmの球状の
Sn−37Pb共晶はんだボールを搭載した。なお、基
板裏面には、各隣接する中心間距離が0.5mm、直径
0.3mmの円形のタングステン電極が形成されてお
り、電極表面にはAuメッキが施されている。フラック
スはデルタラックス(千住工業製)を使用し、開口が2
0mm×50mmの長方形であるメタルマスク(膜厚
0.20mm)を転写皿上に固定配置し、マスク上にフ
ラックスを投入した後、転写皿に対して垂直に傾けた金
属製スキージを転写皿長手方向に往復させることによ
り、膜厚0.20mmのフラックス層を転写皿上に形成
する。その後、転写ピン(先端形状:直径0.3mmの
円)をフラックスの塗布してある転写皿表面まで押し当
てた後、引き上げ、CSP用のセラミック基板の裏面電
極上に移動し表面に転写ピン先端が接触するまで押し当
て、フラックスを転写する。その後、吸着ノズルにより
必要な数のはんだボールを一括吸着し、はんだボールを
CSP用のセラミック基板の裏面電極に搭載し、吸着ノ
ズルの真空破壊を行ない、はんだボールを裏面電極に押
し当てる。
Example 1 Semiconductor device (length: width: thickness;
11 mm × 11 mm × 0.4 mm) and a CSP, which is an example of an electronic component composed of a ceramic substrate (length: width: thickness; 13 mm × 13 mm × 0.4 mm), have a diameter of 0.3 mm on the substrate back surface electrode of the ceramic substrate. Was mounted with a spherical Sn-37Pb eutectic solder ball. A circular tungsten electrode having a distance between adjacent centers of 0.5 mm and a diameter of 0.3 mm is formed on the back surface of the substrate, and the surface of the electrode is plated with Au. The flux uses Deltalux (made by Senju Kogyo) and the opening is 2
A rectangular metal mask (thickness: 0.20 mm) of 0 mm × 50 mm was fixedly arranged on the transfer plate, and after flux was put on the mask, a metal squeegee tilted perpendicular to the transfer plate was placed in the length of the transfer plate. By reciprocating in the direction, a flux layer having a thickness of 0.20 mm is formed on the transfer dish. Then, a transfer pin (tip shape: a circle having a diameter of 0.3 mm) is pressed against the surface of the transfer dish coated with the flux, then lifted up, moved onto the back electrode of the ceramic substrate for CSP, and transferred to the surface of the transfer pin. Is pressed until it contacts, and the flux is transferred. Thereafter, the required number of solder balls are collectively adsorbed by the suction nozzle, the solder balls are mounted on the back electrode of the ceramic substrate for CSP, the suction nozzle is broken in vacuum, and the solder ball is pressed against the back electrode.

【0042】その後、はんだボールを搭載したCSP用
基板をリフロー炉に投入し、図7に示す温度プロファイ
ルのような本加熱ピーク230℃、予熱なし、そして酸
素濃度を100ppm以下の条件で、窒素ガス雰囲気で
リフロー加熱を行った。その結果得られたはんだボール
付CSPを3次元位置計測機能付き光学顕微鏡により、
はんだボール頂点及び基板裏面に焦点が合う位置を測定
し、この差をはんだボール高さとした。1部品内の10
点のはんだボールを測定した結果、図9(a)の実施例
に示すように、はんだボール高さは0.228±0.0
03mmとなった。
Thereafter, the CSP substrate on which the solder balls were mounted was put into a reflow furnace, and a nitrogen gas was applied under the conditions of a main heating peak of 230 ° C., no preheating, and an oxygen concentration of 100 ppm or less as shown in the temperature profile of FIG. Reflow heating was performed in an atmosphere. The resulting CSP with solder balls was obtained using an optical microscope with a three-dimensional position measurement function.
The position where the apex of the solder ball and the back surface of the substrate were focused was measured, and the difference was defined as the height of the solder ball. 10 in 1 part
As a result of measuring the solder balls at the points, as shown in the example of FIG.
03 mm.

【0043】尚、通常ははんだボールの頂点位置20
(すなわち図10で示すように球形のはんだボールの幅
tの1/2)とランド中心位置21(すなわち図10に
示す回路基板の基板電極におけるはんだボールの搭載箇
所の幅Wの1/2)との水平方向のずれZはほとんどな
い状態にてはんだボールが基板上に搭載されているが、
ずれZがWの1/2以内であればセルフアライメントに
より、同様のはんだボールの搭載が可能であった。
Usually, the apex position 20 of the solder ball is
(Ie, 1/2 of the width t of the spherical solder ball as shown in FIG. 10) and the land center position 21 (ie, 1/2 of the width W of the mounting position of the solder ball on the board electrode of the circuit board shown in FIG. 10). The solder ball is mounted on the board with almost no horizontal deviation Z from
If the displacement Z is within 1/2 of W, the same solder balls could be mounted by self-alignment.

【0044】別の実証例として直径0.3[mm]のS
n−37Pbはんだを、直径0.3[mm]のランドに
実施例1と同様の方法でボール形成した場合も実施例1
と同様の効果が見られた。この場合、リフロピーク温度
230〜250℃の範囲でリフロー時酸素濃度を100
ppm以下、プリヒート時間80S以下、フラックス膜
厚が200μmにすると、高さのばらつきを抑えられ、
228±3μmのはんだボールが形成できた。
As another demonstration example, S having a diameter of 0.3 [mm]
Example 1 was also obtained when n-37Pb solder was formed on a land having a diameter of 0.3 [mm] by the same method as in Example 1.
The same effect was obtained. In this case, when the reflow peak temperature is in the range of 230 to 250 ° C., the oxygen concentration during reflow is 100
ppm or less, a preheat time of 80 S or less, and a flux film thickness of 200 μm, the variation in height can be suppressed,
A solder ball of 228 ± 3 μm was formed.

【0045】(実施例2)実施例2では実施例1と比べ
て、フラックスマスク厚、つまり転写するフラックスの
厚みを150[μm]とし、はんだボールのリフロー加
熱において、不活性ガスとして窒素ガスを使用し、比較
例として窒素ガスに代えて大気内で加熱をおこなった。
すなわちフラックスの影響を考慮せずに、不活性ガス雰
囲気のリフロー加熱の影響を検証した。
(Example 2) In Example 2, the thickness of the flux mask, that is, the thickness of the flux to be transferred was set to 150 [μm], and nitrogen gas was used as an inert gas during reflow heating of the solder balls. As a comparative example, heating was performed in air instead of nitrogen gas.
That is, the effect of reflow heating in an inert gas atmosphere was verified without considering the effect of flux.

【0046】[0046]

【表1】 [Table 1]

【0047】表1は大気と窒素ガスとにおけるリフロー
雰囲気で、プリヒート時間が0秒〜160秒まで0
[S]、30[S]、80[S]、120[S]、16
0[S]の時間毎の10箇所のはんだボールの高さを測
定した。
Table 1 shows the reflow atmosphere in the atmosphere and nitrogen gas, and the preheat time is 0 to 160 seconds.
[S], 30 [S], 80 [S], 120 [S], 16
The height of the solder ball at 10 points was measured every 0 [S].

【0048】はんだボールの高さの測定した値の平均を
“AVE.”で表示し、最大高さを“Max”、最小高
さを“Min”として表示する。
The average of the measured values of the heights of the solder balls is indicated by “AVE.”, The maximum height is indicated by “Max”, and the minimum height is indicated by “Min”.

【0049】表1から明らかなように、窒素ガス中でリ
フロー加熱を行なったものはプリ−ヒート時間に影響さ
れることなくはんだボールの高さのバラツキを低減で
き、しかも高さの最大と最小の幅やバラツキも低減でき
る。この結果を図示したのが図11であり、上記説明は
この図からも明確である。
As is clear from Table 1, the reflow heating in the nitrogen gas can reduce the variation in the height of the solder ball without being affected by the pre-heating time, and furthermore, the maximum and minimum heights of the solder ball can be reduced. Width and variations can be reduced. FIG. 11 shows the result, and the above description is clear from this figure.

【0050】(実施例3)実施例3はフラックスの厚み
を変化させるものであり、まずフラックスを基板に転
写する場合を考える。ここで他の条件は実施例1と同様
である。図12は0.08[mm]、0.1[mm]、
0.15[mm]、0.2[mm]の膜厚のフラックス
を転写ピンに転写して基板の電極にフラックスを転写す
る。そして0.3[mm]、0.4[mm]、0.5
[mm]の直径を有する球形のはんだボールを上記電極
に搭載し、その後リフロー加熱により、はんだボールと
基板との接合を行い、その際の接合状態の良否を示した
ものである。“◎”は高さのバラツキもかなり少なく
(具体的には高さ誤差±5[μm]以内)接合強度もよ
い状態であり、“○”は高さのバラツキも少なく(具体
的には高さ誤差±15[μm]以内)接合強度もよい状
態である。“×”は高さのバラツキが大きく(具体的に
は高さ誤差±15[μm]以上)、不安定な状態であ
る。
(Embodiment 3) In Embodiment 3, the thickness of the flux is changed. First, the case where the flux is transferred to the substrate will be considered. The other conditions are the same as in the first embodiment. FIG. 12 shows 0.08 [mm], 0.1 [mm],
The flux having a thickness of 0.15 [mm] and 0.2 [mm] is transferred to the transfer pin, and the flux is transferred to the electrode of the substrate. And 0.3 [mm], 0.4 [mm], 0.5
A spherical solder ball having a diameter of [mm] is mounted on the electrode, and then the solder ball and the substrate are joined by reflow heating, and the quality of the joint at that time is shown. “◎” indicates that the height variation is very small (specifically, height error within ± 5 [μm]) and the bonding strength is good, and ““ ”indicates that the height variation is small (specifically, high (Error within ± 15 [μm]) The bonding strength is good. “×” indicates an unstable state with a large variation in height (specifically, a height error of ± 15 [μm] or more).

【0051】このような実験結果から明らかなように転
写によるフラックス厚みははんだボールの直径の2/5
以上、つまりhf≧2/5d(フラックスの高さhf、は
んだボールの直径d)必要である。
As is clear from the above experimental results, the thickness of the flux by transfer is 2/5 of the diameter of the solder ball.
Or more, in other words h f ≧ 2 / 5d (of flux height h f, of the solder ball diameter d) is required.

【0052】同様にしてはんだボールに直接フラック
スを転写する場合は、はんだボールの直径の1/6以
上、つまりhf≧1/6d(フラックスの高さhf、はん
だボールの直径d)必要である。ここではんだボールに
直接フラックスを転写する方がピン転写に比べて少量で
効果を生じることができる。
[0052] In the case of transferring the direct flux in the solder balls in the same manner as is, 1/6 or more of the solder ball diameter, that is, h f ≧ 1 / 6d (of flux height h f, the diameter d of the solder ball) is required is there. Here, when the flux is directly transferred to the solder ball, the effect can be produced with a small amount as compared with the pin transfer.

【0053】また経済性の面からはんだボールの直径の
1/2以下のフラックス高さにすることが好ましい。
From the viewpoint of economy, it is preferable to set the flux height to a half or less of the diameter of the solder ball.

【0054】このように、はんだボールをフラックス層
に浸漬さして転写する場合のフラックス塗布量につい
て、はんだボール径の1/6以上から1/2以下の膜厚
に均一化されたフラックス槽に、はんだボールを浸漬し
て転写する方が好ましい。はんだボール径の1/6以下
ならばフラックスがはんだボールの全体の酸化を抑制す
ることは困難であり、1/2以上になると、はんだボー
ル吸引用ジグにフラックスが付着し、吸引穴がフラック
スでふさがれはんだボールを吸引できなくなったり、フ
ラックスの粘着力によりはんだボールが開放できなくな
る可能性がある。
As described above, the amount of the applied flux when the solder ball is immersed in the flux layer and transferred is set in a flux bath having a uniform thickness of 1 / to 以下 of the solder ball diameter. It is preferable to immerse and transfer the ball. If the diameter is less than 1/6 of the solder ball diameter, it is difficult for the flux to suppress the oxidation of the entire solder ball, and if it is more than 1/2, the flux adheres to the solder ball suction jig, and the suction hole is formed by the flux. There is a possibility that the solder ball may not be able to be sucked due to the blockage or the solder ball may not be opened due to the adhesive force of the flux.

【0055】また、転写ピンによるフラックス塗布量に
おいて、はんだボール径と同径のピンを、はんだボール
径の1/5以上から2/3以下の膜厚に均一化されたフ
ラックス槽に浸漬した後、半導体素子裏面電極に接触さ
せる方が好ましい。
Further, a pin having the same diameter as the solder ball in the amount of flux applied by the transfer pin is immersed in a flux bath having a thickness equal to or more than 5 to / of the solder ball diameter. It is more preferable to make contact with the back electrode of the semiconductor element.

【0056】このようにはんだボールの大きさに応じ、
適量なフラックスを用いることによりはんだボールの酸
化を抑制し、はんだボールの高さのバラツキを低減する
ことが可能となる。
As described above, according to the size of the solder ball,
By using an appropriate amount of flux, it is possible to suppress the oxidation of the solder ball and reduce the variation in the height of the solder ball.

【0057】(実施例4)実施例4は、はんだボール径
や基板の裏面電極間隔、大きさを変更した場合を検証し
たものであり、球形の共晶はんだボール径を0.50m
mとし、CSPのセラミック基板における各隣接する裏
面電極の中心間距離を0.8mm、電極の直径を0.5
0mmとし、フラックス転写用のメタルマスク厚を0.
25mmに変え、実施例1と同様のはんだボール形成処
理を行った。他の条件は実施例1と同様である。なお、
上方から見た際、ボール頂点位置とランド中心位置間の
基板表面方向の距離が0.2mm以内になるようにはん
だボールを搭載した。その結果、図9(b)に示すよう
に、10点のはんだボール高さは0.377±0.00
2μmと均一化することができた。
Example 4 In Example 4, the case where the diameter of the solder ball, the distance between the back electrodes of the substrate, and the size were changed was verified, and the diameter of the spherical eutectic solder ball was 0.50 m.
m, the distance between the centers of adjacent back electrodes on the ceramic substrate of the CSP is 0.8 mm, and the diameter of the electrodes is 0.5
0 mm, and the thickness of the metal mask for flux transfer is 0.
The thickness was changed to 25 mm, and the same solder ball forming treatment as in Example 1 was performed. Other conditions are the same as in the first embodiment. In addition,
When viewed from above, the solder balls were mounted such that the distance in the substrate surface direction between the ball apex position and the land center position was within 0.2 mm. As a result, as shown in FIG. 9B, the height of the solder balls at ten points is 0.377 ± 0.00.
It was uniformed to 2 μm.

【0058】(比較例1)比較例1はメタルマスク厚を
小さくし、フラックスの転写量を低くした例であり、フ
ラックス形成のメタルマスク厚を0.080mmに変
え、実施例1と同様のはんだフラックス転写、ボール搭
載処理を行った後、大気リフロー加熱処理を行った。実
施例1と同様の高さ測定方法により得られた結果を、図
9(a)に示す。はんだボール高さは、0.263±
0.009mmとばらついた。
Comparative Example 1 Comparative Example 1 is an example in which the thickness of the metal mask is reduced and the amount of flux transferred is reduced. The thickness of the metal mask for forming the flux is changed to 0.080 mm, and the same solder as in Example 1 is used. After performing flux transfer and ball mounting processing, air reflow heating processing was performed. FIG. 9A shows the result obtained by the same height measuring method as in Example 1. Solder ball height is 0.263 ±
It varied to 0.009 mm.

【0059】次にはんだボールの大きさを変えて同様の
実験を行なった。
Next, a similar experiment was conducted by changing the size of the solder ball.

【0060】(比較例2)フラックス転写用のメタルマ
スク厚を0.10mmに変え、実施例4と同様のはんだ
フラックス転写、ボール搭載処理を行った後、図8に示
す温度プロファイル(本加熱ピーク223度、予熱13
0〜150度、加熱時間70S)の条件で大気雰囲気で
のリフロー加熱を行った。実施例4と同様の測定方法に
より得られた結果を、図9(b)に示す。10点のはん
だボール高さは、0.381±0.007mmとばらつ
いた。
(Comparative Example 2) After changing the thickness of the metal mask for flux transfer to 0.10 mm and performing the same solder flux transfer and ball mounting processes as in Example 4, the temperature profile shown in FIG. 223 degrees, preheating 13
The reflow heating was performed in the air atmosphere under the conditions of 0 to 150 degrees and a heating time of 70 S). FIG. 9B shows the result obtained by the same measurement method as in Example 4. The height of the solder balls at 10 points varied from 0.381 ± 0.007 mm.

【0061】(実施例5)その他の実施例を説明する。(Embodiment 5) Another embodiment will be described.

【0062】直径0.1〜1.0「mm」のSn−Pb
形の共晶はんだボールとし、予熱(プリヒート)を15
0±10度、0〜120Sで行い、本加熱最高温度を2
20〜250℃とする。また、直径0.1〜1.0mm
の鉛フリーはんだボールとし、本加熱最高温度をはんだ
ボールの融点より30℃以上高い温度で行う。
Sn-Pb having a diameter of 0.1 to 1.0 mm
Shaped eutectic solder balls, and preheat (preheat) 15
0 ± 10 degrees, 0-120S, the main heating maximum temperature is 2
20 to 250 ° C. In addition, the diameter is 0.1 to 1.0 mm
And the maximum heating temperature is 30 ° C. or more higher than the melting point of the solder ball.

【0063】[0063]

【発明の効果】従来、はんだボール高さの均一化は押圧
により機械的に形成されたボールを平坦化する方法など
が一般的であったが、本発明によればプロセスを増やす
こと無く、短時間で容易に均一高さのはんだボールを形
成することができ、このプロセスで形成されたはんだボ
ール付チップを基板へ実装する時、オープン不良発生率
を低減することができる。同時に、はんだ径・中心位置
を揃えることができ、実装ショート不良を抑えることが
できる。
Conventionally, a method of flattening a mechanically formed ball by pressing has been generally used for equalizing the height of a solder ball. However, according to the present invention, a short process can be performed without increasing the number of processes. Solder balls having a uniform height can be easily formed in a short time, and the rate of occurrence of open defects can be reduced when a chip with solder balls formed by this process is mounted on a substrate. At the same time, the solder diameter and the center position can be made uniform, and short-circuit defects can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ボールはんだの形成プロセスにおける本実施形
態と比較例との状態を示す図
FIG. 1 is a diagram showing a state of the present embodiment and a comparative example in a ball solder forming process.

【図2】ボールはんだの形成プロセスにおける本実施形
態と比較例との状態を示す図
FIG. 2 is a diagram showing a state of the present embodiment and a comparative example in a ball solder forming process.

【図3】本発明の一実施の形態である電子部品の一例で
あるCSP部品の断面図
FIG. 3 is a sectional view of a CSP component as an example of the electronic component according to the embodiment of the present invention;

【図4】本発明の一実施形態におけるはんだボールの形
成方法を示す図
FIG. 4 is a diagram showing a method of forming a solder ball according to an embodiment of the present invention.

【図5】本発明の一実施形態におけるはんだボール形成
の温度プロファイルの一例を示す図
FIG. 5 is a diagram showing an example of a temperature profile of solder ball formation in one embodiment of the present invention.

【図6】本発明の一実施形態における電子部品実装基板
を示す図
FIG. 6 is a view showing an electronic component mounting board according to an embodiment of the present invention.

【図7】本発明の一実施形態のはんだボール形成の温度
プロファイルの一例を示す図
FIG. 7 is a diagram showing an example of a temperature profile for forming a solder ball according to an embodiment of the present invention.

【図8】本発明の一実施形態のはんだボール形成の温度
プロファイルの一例を示す図
FIG. 8 is a diagram showing an example of a temperature profile for forming a solder ball according to an embodiment of the present invention.

【図9】本発明の実施形態でのはんだボール高さ測定結
果を示す図
FIG. 9 is a view showing a measurement result of a solder ball height in the embodiment of the present invention.

【図10】本発明の一実施形態におけるはんだボールと
基板の電極(ランド)との搭載位置関係を示す図
FIG. 10 is a diagram showing a mounting positional relationship between a solder ball and an electrode (land) of a substrate according to an embodiment of the present invention.

【図11】本実施形態のはんだ加熱時間とはんだボール
の高さとの関係を示す図
FIG. 11 is a diagram showing a relationship between a solder heating time and a height of a solder ball according to the embodiment;

【図12】本実施形態のフラックス塗布量とはんだボー
ルの高さとの関係を示す図
FIG. 12 is a diagram showing the relationship between the amount of applied flux and the height of a solder ball according to the embodiment;

【符号の説明】[Explanation of symbols]

1 はんだボール 2 電極(2a、2b) 3 基板(インターポーザなど) 4 半導体素子(IC) 5 フラックス 6 転写ピン 7 はんだ酸化膜 9 フラックス転写皿 13 回路基板 DESCRIPTION OF SYMBOLS 1 Solder ball 2 Electrode (2a, 2b) 3 Substrate (interposer etc.) 4 Semiconductor element (IC) 5 Flux 6 Transfer pin 7 Solder oxide film 9 Flux transfer dish 13 Circuit board

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) // B23K 101:42 B23K 101:42 (72)発明者 大谷 博之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E319 AA03 AB05 AC01 CC33 CD21 5F044 KK01 LL04 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme Court ゛ (Reference) // B23K 101: 42 B23K 101: 42 (72) Inventor Hiroyuki Otani 1006 Kazuma Kazuma, Kadoma City, Osaka Matsushita Electric F-term (reference) in Sangyo Co., Ltd. 5E319 AA03 AB05 AC01 CC33 CD21 5F044 KK01 LL04

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 電子部品を構成する基板の電極に複数の
はんだボールを搭載し、前記はんだボールを溶融して、
前記基板の電極とはんだボールとを接合する際に、前記
はんだボールの酸化を抑制しながらはんだボールの溶融
処理を行なう電子部品の組立方法。
1. A method of mounting a plurality of solder balls on electrodes of a substrate constituting an electronic component, melting the solder balls,
A method for assembling an electronic component, wherein, when joining the electrodes of the substrate and the solder balls, the solder balls are melted while suppressing oxidation of the solder balls.
【請求項2】 電子部品を構成する基板の電極に複数の
はんだボールを搭載し、前記はんだボールを溶融して、
前記基板の電極とはんだボールとを接合する際に、酸素
濃度を低減した状態ではんだボールの加熱、溶融処理を
行なう電子部品の組立方法。
2. A method of mounting a plurality of solder balls on electrodes of a substrate constituting an electronic component, melting the solder balls,
A method for assembling an electronic component, comprising: heating and melting a solder ball in a state where an oxygen concentration is reduced, when bonding an electrode of the substrate and a solder ball.
【請求項3】 電子部品を構成する基板の電極またはは
んだボールのいずれか一方または両方にフラックスを塗
布し、前記はんだボールを前記半導体素子の基板電極上
に搭載した後、加熱雰囲気中にて前記フラックスがはん
だボールを覆い酸化を抑制しながら前記はんだボールを
溶融し、前記基板電極に接合させる電子部品の組立方
法。
3. A flux is applied to one or both of an electrode and a solder ball of a substrate constituting an electronic component, and the solder ball is mounted on a substrate electrode of the semiconductor element. A method of assembling an electronic component in which a flux covers a solder ball and suppresses oxidation while melting the solder ball and joining the solder ball to the substrate electrode.
【請求項4】 電子部品を構成する基板の電極またはは
んだボールのいずれか一方または両方にフラックスを塗
布し、前記はんだボールを前記半導体素子の基板電極上
に搭載した後、酸素濃度を低減した状態の加熱雰囲気中
にて前記フラックスがはんだボールを覆い酸化を抑制し
ながら前記はんだボールを溶融し、前記基板電極に接合
させる電子部品の組立方法。
4. A state in which a flux is applied to one or both of an electrode and a solder ball of a substrate constituting an electronic component, and the solder ball is mounted on a substrate electrode of the semiconductor element, and then the oxygen concentration is reduced. A method of assembling an electronic component in which the flux covers the solder ball in the heating atmosphere to suppress the oxidation and melts the solder ball to bond the solder ball to the substrate electrode.
【請求項5】 酸素濃度低減状態として酸素濃度を10
0PPM以下の雰囲気中ではんだボールの加熱、溶融を
行なう請求項2、4のいずれか1項に記載の電子部品の
組立方法。
5. An oxygen concentration reduced to 10 when the oxygen concentration is reduced.
5. The method of assembling an electronic component according to claim 2, wherein the solder balls are heated and melted in an atmosphere of 0 PPM or less.
【請求項6】 酸素濃度低減状態として窒素ガスやアル
ゴンガスなどの不活性ガス雰囲気ではんだボールの加
熱、溶融処理を行なう請求項2、4、5のいずれか1項
に記載の電子部品の組立方法。
6. The electronic component assembly according to claim 2, wherein the solder balls are heated and melted in an atmosphere of an inert gas such as a nitrogen gas or an argon gas in an oxygen concentration reduced state. Method.
【請求項7】 フラックス塗布量は、はんだボールの高
さの1/6以上である請求項3記載の電子部品の組立方
法。
7. The method for assembling an electronic component according to claim 3, wherein the flux application amount is at least 1/6 of the height of the solder ball.
【請求項8】 電気的接続用のバンプを有する半導体素
子と、両面に電極を有し、かつ一方の電極が前記バンプ
と接続する中間基板と、前記中間基板の他方の電極と接
合し、かつ請求項1〜7のいずれか1項に記載の方法で
形成された複数のはんだボールとを備えるはんだボール
付電子部品。
8. A semiconductor element having a bump for electrical connection, an intermediate substrate having electrodes on both sides, and one electrode joined to the other electrode of the intermediate substrate, one of which is connected to the bump; and An electronic component with solder balls, comprising: a plurality of solder balls formed by the method according to claim 1.
【請求項9】 上記請求項8記載の電子部品のはんだボ
ールを回路基板の基板電極に実装した電子部品実装基
板。
9. An electronic component mounting board, wherein the solder balls of the electronic component according to claim 8 are mounted on board electrodes of a circuit board.
【請求項10】 はんだボールの頂点中心位置を基板の
電極中心位置とほぼ一致する請求項9記載の電子部品実
装基板。
10. The electronic component mounting board according to claim 9, wherein a vertex center position of the solder ball substantially coincides with an electrode center position of the board.
JP2001178071A 2001-06-13 2001-06-13 Method for forming solder balls Expired - Fee Related JP4590783B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001178071A JP4590783B2 (en) 2001-06-13 2001-06-13 Method for forming solder balls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001178071A JP4590783B2 (en) 2001-06-13 2001-06-13 Method for forming solder balls

Publications (2)

Publication Number Publication Date
JP2002368044A true JP2002368044A (en) 2002-12-20
JP4590783B2 JP4590783B2 (en) 2010-12-01

Family

ID=19018822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001178071A Expired - Fee Related JP4590783B2 (en) 2001-06-13 2001-06-13 Method for forming solder balls

Country Status (1)

Country Link
JP (1) JP4590783B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064461A (en) * 2003-07-28 2005-03-10 Nippon Steel Corp Conductive ball mounting method, bump forming method, and conductive ball mounting substrate
KR20130066221A (en) * 2011-12-12 2013-06-20 삼성전자주식회사 Manufacturing method of bump
CN104206033A (en) * 2012-04-10 2014-12-10 富士机械制造株式会社 Ball mounting method and substrate-working machine
JP2016092004A (en) * 2014-10-31 2016-05-23 デクセリアルズ株式会社 Anisotropically conductive film

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0483353A (en) * 1990-07-25 1992-03-17 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JPH0697645A (en) * 1992-01-20 1994-04-08 Tokyo Gas Co Ltd Method and equipment for reducing oxygen concentration in reflow soldering furnace
JPH07302816A (en) * 1994-05-10 1995-11-14 Hitachi Ltd Manufacture of electronic circuit substrate
JPH08288630A (en) * 1995-04-13 1996-11-01 Matsushita Electric Ind Co Ltd Formation of bump and method for mounting chip with bump
JPH08340174A (en) * 1995-06-13 1996-12-24 Matsushita Electric Ind Co Ltd Forming method of solder electrode
JPH09298356A (en) * 1996-03-08 1997-11-18 Hitachi Ltd Method for forming bumps and its apparatus and electronic device formed thereby
JPH1092828A (en) * 1996-09-13 1998-04-10 Hitachi Ltd Semiconductor chip and its packaging method
JPH10294337A (en) * 1997-04-21 1998-11-04 Toshiba Corp Semiconductor device and manufacture thereof
JP2000299356A (en) * 1999-04-15 2000-10-24 Sharp Corp Structure and method for mounting bga-type semiconductor package
JP2001135666A (en) * 1999-08-23 2001-05-18 Taniguchi Consulting Engineers Co Ltd Method and apparatus of manufacturing electronic circuit device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0483353A (en) * 1990-07-25 1992-03-17 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JPH0697645A (en) * 1992-01-20 1994-04-08 Tokyo Gas Co Ltd Method and equipment for reducing oxygen concentration in reflow soldering furnace
JPH07302816A (en) * 1994-05-10 1995-11-14 Hitachi Ltd Manufacture of electronic circuit substrate
JPH08288630A (en) * 1995-04-13 1996-11-01 Matsushita Electric Ind Co Ltd Formation of bump and method for mounting chip with bump
JPH08340174A (en) * 1995-06-13 1996-12-24 Matsushita Electric Ind Co Ltd Forming method of solder electrode
JPH09298356A (en) * 1996-03-08 1997-11-18 Hitachi Ltd Method for forming bumps and its apparatus and electronic device formed thereby
JPH1092828A (en) * 1996-09-13 1998-04-10 Hitachi Ltd Semiconductor chip and its packaging method
JPH10294337A (en) * 1997-04-21 1998-11-04 Toshiba Corp Semiconductor device and manufacture thereof
JP2000299356A (en) * 1999-04-15 2000-10-24 Sharp Corp Structure and method for mounting bga-type semiconductor package
JP2001135666A (en) * 1999-08-23 2001-05-18 Taniguchi Consulting Engineers Co Ltd Method and apparatus of manufacturing electronic circuit device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064461A (en) * 2003-07-28 2005-03-10 Nippon Steel Corp Conductive ball mounting method, bump forming method, and conductive ball mounting substrate
KR20130066221A (en) * 2011-12-12 2013-06-20 삼성전자주식회사 Manufacturing method of bump
CN104206033A (en) * 2012-04-10 2014-12-10 富士机械制造株式会社 Ball mounting method and substrate-working machine
EP2838328A4 (en) * 2012-04-10 2015-05-20 Fuji Machine Mfg Ball mounting method and substrate-working machine
US9763335B2 (en) 2012-04-10 2017-09-12 Fuji Machine Mfg. Co., Ltd. Ball mounting method and working machine for board
JP2016092004A (en) * 2014-10-31 2016-05-23 デクセリアルズ株式会社 Anisotropically conductive film
JP2020202185A (en) * 2014-10-31 2020-12-17 デクセリアルズ株式会社 Anisotropically conductive film

Also Published As

Publication number Publication date
JP4590783B2 (en) 2010-12-01

Similar Documents

Publication Publication Date Title
JP5807221B2 (en) Bonded structure manufacturing method, heat-melt treatment method, and system thereof
JP4720438B2 (en) Flip chip connection method
JPH0810716B2 (en) Electronic package
TW201351571A (en) Mounting structure of electronic component and method of manufacturing the mounting structure of the electronic component
JP4136845B2 (en) Manufacturing method of semiconductor module
JP2000349194A (en) Semiconductor device and its manufacture
JP5562438B2 (en) Electronic component mounting body, electronic component, board
JP2011009372A (en) Semiconductor device and method of fabricating the same
JP4136844B2 (en) Electronic component mounting method
JP2017538295A (en) Method for reducing voids at solder locations
JP3998484B2 (en) How to connect electronic components
JP5560713B2 (en) Electronic component mounting method, etc.
JP2016058526A (en) Electronic device and method of manufacturing electronic device
JP2002368044A (en) Method for assembling electronic component with solder ball and electronic component
JP4508189B2 (en) Manufacturing method of semiconductor module
JP2004119944A (en) Semiconductor module and mounting substrate
JP3266414B2 (en) Solder supply method
JPH10308415A (en) Method for mounting electrode, electronic component, electronic device, and electronic component
JP2000151086A (en) Printed circuit unit and its manufacture
JP2012028437A (en) Semiconductor device and manufacturing method thereof
JP2005051128A (en) Semiconductor chip, method for manufacturing the same, and method for manufacturing semiconductor device
JP3872318B2 (en) Solder bump forming method and solder bump bonding structure
JP6680608B2 (en) Wiring board and manufacturing method thereof
JP2002368038A (en) Flip-chip mounting method
JPH05259632A (en) Printed wiring board and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080312

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees