JP2002359151A - Thin film capacitor - Google Patents

Thin film capacitor

Info

Publication number
JP2002359151A
JP2002359151A JP2001163549A JP2001163549A JP2002359151A JP 2002359151 A JP2002359151 A JP 2002359151A JP 2001163549 A JP2001163549 A JP 2001163549A JP 2001163549 A JP2001163549 A JP 2001163549A JP 2002359151 A JP2002359151 A JP 2002359151A
Authority
JP
Japan
Prior art keywords
thin film
layer
electrode layer
bump
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001163549A
Other languages
Japanese (ja)
Inventor
Yusuke Tsutsumi
祐介 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001163549A priority Critical patent/JP2002359151A/en
Publication of JP2002359151A publication Critical patent/JP2002359151A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a thin film capacitor which effectively suppresses the leakage between first and second adjacent bump terminals. SOLUTION: The thin film capacitor is constituted so as to avoid deteriorating a thin film dielectric layer exposed from separate portions between an upper electrode layer and an upper base conductor layer on a substrate. A capacitor element is formed by laminating a thin film lower electrode layer 2, a thin film dielectric layer 3 and a thin film upper electrode layer 4 on a support substrate 1, and the element is covered with an insulation protective layer 7 with bump terminals 5, 6 exposed. The terminals 5, 6 are electrically connected to the thin film lower electrode layer 2 and the thin film upper electrode layer 4. The protective film 7 has irregularities 72 on the surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、クロック周波数の
高周波化にともない、IC電源の電圧変動による誤動作
の防止を目的としたデカップリングコンデンサ、インダ
クタンス成分とともに用いられ、フィルタを構成するコ
ンデンサなどの薄膜コンデンサに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film such as a decoupling capacitor and an inductance component which are used together with an inductance component to prevent a malfunction due to a voltage fluctuation of an IC power supply as a clock frequency becomes higher. It relates to a capacitor.

【0002】[0002]

【従来の技術】例えば、デカプリングコンデンサは、近
年、増々小型化、高速化になるコンピューター技術に対
応して、低インダクタンス、小型化低背化を目的とした
薄膜コンデンサが求められる。このような薄膜コンデン
サとしては、支持基板上に、薄膜下部電極層、薄膜誘電
体層、薄膜上部電極層を順次形成してコンデンサ素子を
形成するとともに、前記薄膜下部電極層、前記薄膜上部
電極層と電気的に接続するバンプ端子を露出するよう
に、前記コンデンサ素子を絶縁保護層で被覆した薄膜コ
ンデンサが知られている。
2. Description of the Related Art For example, in recent years, as for decoupling capacitors, a thin film capacitor for low inductance, small size and low profile has been demanded in response to computer technology which is becoming smaller and faster. As such a thin film capacitor, a thin film lower electrode layer, a thin film dielectric layer, and a thin film upper electrode layer are sequentially formed on a supporting substrate to form a capacitor element, and the thin film lower electrode layer, the thin film upper electrode layer are formed. There is known a thin film capacitor in which the capacitor element is covered with an insulating protective layer so that a bump terminal electrically connected to the capacitor terminal is exposed.

【0003】具体的には、図6に示すように、支持基板
1上に、薄膜下部電極層2、薄膜誘電体層3、薄膜上部
電極層4a及び一対のバンプ端子5、6が形成される領
域を規定する端子領域導体層4b、4cとなる上部導体
層4とを順次積層し、前記一対の端子領域導体層4b、
4c上にバンプ端子5、6を形成して構成されている。
即ち、薄膜電極層3を挟持する薄膜下部電極層2と薄膜
上部電極層4aとで挟持する領域で所定容量成分が発生
する。このような薄膜コンデンサでは、フォトリソエッ
チング工程を用いて、薄膜下部電極層2、薄膜誘電体層
3、上部導体層4を加工することができるため、支持基
板1の中央部分にバンプ端子5、6を配置することが可
能となり、バンプ端子5、6間隔を狭める構造が可能と
なり、低インダクタンス化が可能となる。
Specifically, as shown in FIG. 6, a thin film lower electrode layer 2, a thin film dielectric layer 3, a thin film upper electrode layer 4a, and a pair of bump terminals 5, 6 are formed on a support substrate 1. The terminal region conductor layers 4b and 4c defining the regions are sequentially laminated with the upper conductor layer 4 to form the pair of terminal region conductor layers 4b and 4c.
4c, the bump terminals 5 and 6 are formed.
That is, a predetermined capacitance component is generated in a region sandwiched between the thin film lower electrode layer 2 sandwiching the thin film electrode layer 3 and the thin film upper electrode layer 4a. In such a thin film capacitor, since the thin film lower electrode layer 2, the thin film dielectric layer 3, and the upper conductor layer 4 can be processed by using a photolithography etching step, the bump terminals 5, 6 are provided at the center of the support substrate 1. Can be arranged, a structure in which the interval between the bump terminals 5 and 6 is narrowed becomes possible, and low inductance can be realized.

【0004】そして、このような構造の薄膜コンデンサ
では、バンプ端子5、6を露出するようにBCB(ベン
ゾシクロブテン)等から絶縁保護層70を全面に被覆形
成する。
In the thin film capacitor having such a structure, an insulating protective layer 70 is formed on the entire surface from BCB (benzocyclobutene) or the like so as to expose the bump terminals 5 and 6.

【0005】[0005]

【発明が解決しようとする課題】上述したように、低イ
ンダクタンス化するためには、バンプ端子5、6を短く
することが有効となる。また、このバンプ端子5、6間
の距離が短くする傾向があり、しかも、絶縁保護層70
が樹脂材料であり、表面形状が平坦化している。このた
め、プリント配線基板上に薄膜コンデンサを実装する
と、大気の湿気が絶縁保護層70の表面で吸着してしま
い、その結果、2つのバンプ端子5、6間でリークが発
生してしまうという問題があった。
As described above, to reduce the inductance, it is effective to shorten the bump terminals 5 and 6. In addition, the distance between the bump terminals 5 and 6 tends to be short, and the insulating protection layer 70
Is a resin material, and the surface shape is flattened. For this reason, when a thin film capacitor is mounted on a printed wiring board, the moisture of the air adsorbs on the surface of the insulating protective layer 70, and as a result, a leak occurs between the two bump terminals 5 and 6. was there.

【0006】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、隣接しあう2つのバンプ端
子電極間のリークを有効に抑えることができる薄膜コン
デンサを提供することにある。
The present invention has been devised in view of the above-mentioned problems, and an object of the present invention is to provide a thin-film capacitor capable of effectively suppressing leakage between two adjacent bump terminal electrodes. It is in.

【0007】[0007]

【課題を解決するための手段】本発明は、支持基板上
に、バンプ端子を有する薄膜下部電極層、薄膜誘電体
層、バンプ端子を有する薄膜上部電極層を順次形成して
コンデンサ素子を形成するとともに、前記各バンプ端子
を露出させるようにして、前記コンデンサ素子を絶縁保
護層で被覆した薄膜コンデンサである。そして、前記絶
縁保護層は、その表面に凹凸が形成されている薄膜コン
デンサである。ここで、バンプ端子を有する薄膜下部電
極層、バンプ端子を有する薄膜上部電極層とは、バンプ
端子と薄膜下部電極層とが、バンプ端子と薄膜上部電極
層とが、直接的にまたは間接的に電気的に接続している
ものをいう。
According to the present invention, a capacitor element is formed by sequentially forming a thin film lower electrode layer having bump terminals, a thin film dielectric layer, and a thin film upper electrode layer having bump terminals on a support substrate. In addition, the present invention is a thin film capacitor in which each of the bump terminals is exposed so that the capacitor element is covered with an insulating protective layer. The insulating protective layer is a thin-film capacitor having a surface having irregularities. Here, the thin film lower electrode layer having a bump terminal and the thin film upper electrode layer having a bump terminal are defined as a bump terminal and a thin film lower electrode layer, and a bump terminal and a thin film upper electrode layer being directly or indirectly connected. It refers to what is electrically connected.

【0008】また、前記絶縁保護層は、保護層の表面全
体に凹凸を設けてもよいし、また、バンプ端子の周囲に
凸部を形成し、絶縁保護層として、表面を凹凸としても
構わない。また、上述の凹凸部分も絶縁保護層そのもの
で形成してもよいし、特に、凹凸部分を表面層として、
絶縁保護層とは異なる材料、例えば、撥水性に過ぎれた
フッ素系樹脂材料や湿気の吸着が少ない金属酸化物から
なる無機物材料から構成してもよい。
The insulating protective layer may be provided with irregularities on the entire surface of the protective layer, or a convex portion may be formed around bump terminals, and the surface of the insulating protective layer may be uneven. . Further, the above-mentioned uneven portion may be formed of the insulating protective layer itself, and particularly, the uneven portion is used as a surface layer.
It may be made of a material different from the insulating protective layer, for example, a fluorine-based resin material that is too water-repellent or an inorganic material made of a metal oxide that absorbs less moisture.

【0009】また、上述の凹凸を形成する凸部のみを、
上述の材料を用いても構わない。
Further, only the projections forming the above-mentioned irregularities are
The above materials may be used.

【作用】本発明は、隣接しあうバンプ端子間の保護層の
表面が凹凸状態となっているため、平坦な保護層に形成
した2つのバンプ端子中心点の距離よりも、凹凸状の保
護層のバンプ端子間(保護層表面距離)が大きくなる。
According to the present invention, since the surface of the protective layer between the adjacent bump terminals is uneven, the unevenness of the protective layer is larger than the distance between the center points of the two bump terminals formed on the flat protective layer. Between the bump terminals (the surface distance of the protective layer) increases.

【0010】したがって、保護層に湿気が吸着し、隣接
しあう2つのバンプ端子の極性が相違しても、その間に
リーク電流が流れる距離が増大して、その結果、リーク
の発生を有効に抑えることができる。
Therefore, even if moisture is adsorbed on the protective layer and two adjacent bump terminals have different polarities, the distance through which a leak current flows between them is increased, and as a result, the occurrence of leak is effectively suppressed. be able to.

【0011】また、前記絶縁保護層を多層構造として、
その表面層に撥水性に優れたフッ素樹脂系樹脂材料また
は湿気の吸着のない金属酸化物からなる無機物材料から
構成することにより、上述の物理的な距離の増加に加
え、表面層の材料特性とも相まって、より一層リークの
発生を有効に防止できる。
Further, the insulating protective layer has a multilayer structure,
By forming the surface layer from an inorganic material made of a fluororesin-based resin material having excellent water repellency or a metal oxide having no moisture adsorption, in addition to the above-described increase in the physical distance, the material properties of the surface layer are also reduced. In combination, the occurrence of leak can be further effectively prevented.

【0012】また、前記絶縁保護層は、その表面の凹凸
を形成する凸部のみを、フッ素樹脂系樹脂材料または金
属酸化物からなる無機物材料から構成してもよい。さら
に、バンプ端子間のリークに着目して、前記絶縁保護層
の凸部をバンプ端子を取り巻くように周設するようにパ
ターン化しても構わない。
Further, in the insulating protective layer, only the convex portions forming the surface irregularities may be made of an inorganic material made of a fluororesin-based resin material or a metal oxide. Further, focusing on the leak between the bump terminals, the convex portion of the insulating protective layer may be patterned so as to surround the bump terminals.

【0013】[0013]

【発明の実施の形態】以下、本発明の薄膜コンデンサを
図面に基づいて説明する。図1は、本発明の薄膜コンデ
ンサの外観斜視図であり、図2はその断面構造図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A thin film capacitor according to the present invention will be described below with reference to the drawings. FIG. 1 is an external perspective view of a thin film capacitor of the present invention, and FIG. 2 is a sectional structural view thereof.

【0014】図において、1は支持基板、2は下部電極
層、3は薄膜誘電体層、4は上部導体層、5、6はバン
プ端子、7は絶縁保護層である。
In the figure, 1 is a support substrate, 2 is a lower electrode layer, 3 is a thin film dielectric layer, 4 is an upper conductor layer, 5 and 6 are bump terminals, and 7 is an insulating protective layer.

【0015】下部電極層2は、コンデンサ素子(容量発
生領域)に形成され、特に、第1のバンプ端子5と電気
的に接続するため、容量発生領域以外に若干延出してい
る。
The lower electrode layer 2 is formed on the capacitor element (capacitance generating region), and particularly extends slightly outside the capacitance generating region to be electrically connected to the first bump terminal 5.

【0016】上部導体層4は、容量発生領域では薄膜上
部電極層4aとなり、容量発生領域以外では、上部に第
1のバンプ端子5が形成される領域が第1端子領域導体
層4bとなり、上部に第2のバンプ端子6が形成される
領域が第2端子領域導体層4cとなる。尚、第2端子領
域導体層4cは、薄膜上部電極層4aと連続しており、
第1端子領域導体層4bは、薄膜上部電極層4aと離間
して形成されているとともに、上述の下部電極層2の延
出部分に接続されている。
The upper conductor layer 4 becomes the thin film upper electrode layer 4a in the capacitance generation region, and the region where the first bump terminal 5 is formed on the upper portion becomes the first terminal region conductor layer 4b in the region other than the capacitance generation region. The region where the second bump terminal 6 is formed becomes the second terminal region conductor layer 4c. The second terminal region conductor layer 4c is continuous with the thin film upper electrode layer 4a,
The first terminal region conductor layer 4b is formed separately from the thin film upper electrode layer 4a, and is connected to the extended portion of the lower electrode layer 2 described above.

【0017】そして、このように第1端子領域導体層4
b上には、第1バンプ端子5が形成され、第2端子領域
導体層4c上には第2バンプ端子6が形成されている。
The first terminal region conductor layer 4
A first bump terminal 5 is formed on b, and a second bump terminal 6 is formed on the second terminal region conductor layer 4c.

【0018】支持基板1は、耐熱性、絶縁材料からな
り、その表面が非常に平坦化されたアルミナ、サファイ
ア、窒化アルミ、MgO単結晶、SrTiO3単結晶、
表面酸化シリコン、ガラス、石英等の基板である。
The support substrate 1 is made of a heat-resistant and insulating material and has a very flat surface, such as alumina, sapphire, aluminum nitride, MgO single crystal, SrTiO 3 single crystal,
A substrate made of silicon oxide, glass, quartz, or the like.

【0019】薄膜下部電極層2は、主にAuからなる電
極層であり、その膜厚は、高周波領域でのインピーダン
スと膜の被覆性を考慮すると0.3〜0.5μmとなっ
ている。尚、この薄膜下部電極層2の密着性を高めるた
め、Ti、Ptを密着層、中間層としてAuを被着形成
してもよい。尚、薄膜下部電極層2は、これらの導体層
を形成し、フォトリソグラフィ技術により形成される。
The thin film lower electrode layer 2 is an electrode layer mainly made of Au, and has a thickness of 0.3 to 0.5 μm in consideration of impedance in a high frequency region and coatability of the film. Incidentally, in order to enhance the adhesion of the thin film lower electrode layer 2, Ti and Pt may be formed as an adhesion layer, and Au may be formed as an intermediate layer. The thin film lower electrode layer 2 is formed by forming these conductor layers and using a photolithography technique.

【0020】薄膜誘電体層3は、高周波領域において高
い比誘電率を有するペロブスカイト型酸化物結晶からな
る誘電体材料でよく、例えばPb(Mg,Nb)O
3系、Pb(Mg,Nb)O3−PbTiO3系、Pb
(Zr,Ti)O3系、Pb(Mg,Nb)O3−Pb
(Zr,Ti)O3系、(Pb,La)ZrTiO3系、
BaTiO3系、(Sr,Ba)TiO3系、あるいはこ
れに他の添加物を添加したり、置換した化合物であって
もよく、特に限定されるものではない。また、薄膜誘電
体層3の膜厚は、高容量特性と絶縁性を確保するため
0.3〜1.0μmが望ましい。これは0.3μmより
も薄い場合には被覆性が良好でなく、絶縁性が低下する
場合があり、1.0μmよりも厚い場合には、容量成分
が小さくなる傾向があるからである。薄膜誘電体層3の
膜厚は0.4〜0.8μmが望ましい。
The thin-film dielectric layer 3 may be made of a dielectric material composed of a perovskite-type oxide crystal having a high relative dielectric constant in a high-frequency region, for example, Pb (Mg, Nb) O.
3 system, Pb (Mg, Nb) O 3 -PbTiO 3 system, Pb
(Zr, Ti) O 3 , Pb (Mg, Nb) O 3 -Pb
(Zr, Ti) O 3 system, (Pb, La) ZrTiO 3 system,
It may be a BaTiO 3 system, a (Sr, Ba) TiO 3 system, or a compound obtained by adding or substituting other additives thereto, and is not particularly limited. Further, the thickness of the thin film dielectric layer 3 is desirably 0.3 to 1.0 μm in order to ensure high capacity characteristics and insulation. This is because when the thickness is less than 0.3 μm, the coverage is not good, and the insulating property may decrease. When the thickness is more than 1.0 μm, the capacitance component tends to decrease. The thickness of the thin film dielectric layer 3 is preferably 0.4 to 0.8 μm.

【0021】また、薄膜誘電体層3は、支持基板1の全
面に誘電体層を形成したのち、フォトリソグラフィ技術
により形成する。
The thin film dielectric layer 3 is formed by photolithography after forming a dielectric layer on the entire surface of the support substrate 1.

【0022】上部導体層4である薄膜上部電極層4a、
第1及び第2端子領域導体層4b、4cは、主にAuか
らなる電極層であり、その膜厚は、高周波領域でのイン
ピーダンスと膜の被覆性を考慮すると0.3〜0.5μ
mとなっている。尚、この上部導体層4の密着性を高め
るため、Ti、Cr、Ptを密着層、中間層として被着
形成してもよい。
The thin film upper electrode layer 4a, which is the upper conductor layer 4,
The first and second terminal region conductor layers 4b and 4c are electrode layers mainly made of Au, and have a thickness of 0.3 to 0.5 μm in consideration of impedance in a high frequency region and film coverage.
m. In order to enhance the adhesion of the upper conductor layer 4, Ti, Cr, or Pt may be formed as an adhesion layer or an intermediate layer.

【0023】尚、上部導体層4は、支持基板1の全面に
これらの導体層を形成し、フォトリソグラフィ技術によ
り形成する。尚、薄膜上部電極層4aと第2端子領域導
体層4cとは一連に形成され、薄膜上部電極層4aと第
1端子領域導体層4bとの間には離間領域が形成され
る。
The upper conductor layer 4 is formed by forming these conductor layers on the entire surface of the support substrate 1 and by photolithography. The thin film upper electrode layer 4a and the second terminal region conductor layer 4c are formed in series, and a separation region is formed between the thin film upper electrode layer 4a and the first terminal region conductor layer 4b.

【0024】この上部導体層4のうち、第1及び第2端
子領域導体層4b、4c上には半田バンプからなるバン
プ端子5、6が配置されている。この半田パンプには、
Ag、In、Cu、Bi、SbおよびZnのうち少なく
とも1種以上の金属が添加されている。これは、薄膜コ
ンデンサの用途に応じて、融点及び共晶温度の異なる材
料を選択すればよい。また、バンプ端子5、6はスクリ
ーン印刷、ボールマウンター等の公知の技術を用いて形
成される。
In the upper conductor layer 4, bump terminals 5, 6 made of solder bumps are arranged on the first and second terminal region conductor layers 4b, 4c. In this solder pump,
At least one metal of Ag, In, Cu, Bi, Sb and Zn is added. For this, materials having different melting points and eutectic temperatures may be selected according to the use of the thin film capacitor. The bump terminals 5 and 6 are formed by using a known technique such as screen printing or a ball mounter.

【0025】尚、第1及び第2端子領域導体層4b、4
c中にバンプ端子5、6の材料である半田が拡散を防止
するために、その界面に半田拡散防止金属層(Ti、C
r、Ni、Cu、Pd、Pt、およびこれらの金属から
選ばれる2種以上からなる合金のうちいずれかからな
り、スパッタ、蒸着、メッキ等で形成される)を形成し
ても構わない。
The first and second terminal area conductor layers 4b, 4b
In order to prevent the diffusion of the solder, which is the material of the bump terminals 5 and 6, during soldering, the solder diffusion preventing metal layer (Ti, C
r, Ni, Cu, Pd, Pt, or an alloy of two or more selected from these metals, and may be formed by sputtering, vapor deposition, plating, or the like.

【0026】また、この第1及び第2バンプ端子5、6
を露出して、複数の容量発生領域を連続して被覆するよ
うに、例えば、BCB(ベンゾシクロブテン) 樹脂等
から絶縁保護層7を形成する。
The first and second bump terminals 5, 6
The insulating protection layer 7 is formed of, for example, BCB (benzocyclobutene) resin or the like so as to expose the plurality of capacitance generating regions continuously.

【0027】このような薄膜コンデンサは、容量発生領
域を覆い、第1端子領域導体層4b、第2端子領域導体
層4bを露出するようになっている。即ち、第1端子領
域導体層4bには、第1バンプ端子5が形成されるとと
もに、薄膜下部電極層2に接続されている。また、第2
端子領域導体層4cは、第2バンプ端子6が形成される
とともに、第2端子領域導体層4bを介して薄膜上部電
極層4aに接続している。
In such a thin film capacitor, the first terminal region conductor layer 4b and the second terminal region conductor layer 4b are exposed by covering the capacitance generation region. That is, the first bump terminal 5 is formed on the first terminal region conductor layer 4 b and connected to the thin film lower electrode layer 2. Also, the second
The terminal region conductor layer 4c has the second bump terminal 6 formed thereon and is connected to the thin film upper electrode layer 4a via the second terminal region conductor layer 4b.

【0028】従って、容量発生領域の容量成分は、支持
基板1の中央部に配置された互いに近接しあう第1及び
第2バンプ端子5、6との間より得られることになる。
Therefore, the capacitance component of the capacitance generating region is obtained between the first and second bump terminals 5 and 6 which are arranged at the center of the support substrate 1 and are close to each other.

【0029】そして、支持基板1の充分な厚みにより強
度を確保しつつ、支持基板1の有効利用、第1及び第2
パンプ端子5、6との間の近接化、バンプ端子5、6の
低背化が可能となり、小型化しつつあるパッケージのB
GAに対応した低インダクタンス特性が実現でき、特
に、高周波回路におけるデカップリングコンデンサに最
適な薄膜コンデンサとなる。
The effective use of the support substrate 1 and the first and second
The proximity of the pump terminals 5 and 6 and the reduction in the height of the bump terminals 5 and 6 are possible, and the size of the package B is getting smaller.
A low inductance characteristic corresponding to GA can be realized, and the thin film capacitor is particularly suitable for a decoupling capacitor in a high frequency circuit.

【0030】ここで、本発明は、上述の絶縁保護層7の
表面に凹凸が形成されていることである。例えは゛絶縁
保護層7の表面に凸部71を形成することにより、絶縁
保護層7は全体として凹凸形状となる。これにより、隣
接しあう第1バンプ端子5と第2バンプ端子6(各々実
装時に極性が相違する)との間の距離、即ち、絶縁保護
層7の表面上の距離は、従来のように絶縁保護層7の表
面が平坦の場合に比較して、その距離が増加することに
なる。
Here, the present invention resides in that irregularities are formed on the surface of the insulating protective layer 7 described above. For example, (1) By forming the convex portion 71 on the surface of the insulating protective layer 7, the insulating protective layer 7 has an uneven shape as a whole. As a result, the distance between the adjacent first bump terminals 5 and second bump terminals 6 (each having a different polarity during mounting), that is, the distance on the surface of the insulating protective layer 7 is reduced as in the prior art. The distance increases as compared with the case where the surface of the protective layer 7 is flat.

【0031】例えば、絶縁保護層7の表面材料がBCB
(ベンゾシクロブテン)等の樹脂の場合には、大気の湿
気を吸着しやすいものの、隣接しあう第1バンプ端子5
と第2バンプ端子6との絶縁保護層7表面距離が長くな
り、これにより、第1バンプ端子5と第2バンプ端子6
との間のリークが低減できる。尚、絶縁保護層7の凹凸
形状は、例えば凸部と凹部との差が2μm以上あれはよ
く、また、凸部71の高さを第1、第2バンプ端子5、
6よりも低く設定する。
For example, if the surface material of the insulating protective layer 7 is BCB
In the case of a resin such as (benzocyclobutene) or the like, the first bump terminals 5 adjacent to each other can be easily absorbed by the moisture of the atmosphere.
The surface distance of the insulating protection layer 7 between the first bump terminal 5 and the second bump terminal 6 is increased.
Can be reduced. The uneven shape of the insulating protective layer 7 may be, for example, a difference between the convex portion and the concave portion of 2 μm or more, and the height of the convex portion 71 may be set to the first and second bump terminals 5.
Set lower than 6.

【0032】図2、図3では、絶縁保護層7上でバンプ
端子5、6の周囲に、凹凸形状を構成する凸部71を周
設している。ここで、凸部71については、絶縁保護層
7の表面層として位置づけ、絶縁保護層7と同一の材
料、例えば、BCB(ベンゾシクロブテン)により形成
しても構わない。また、図4のように、絶縁保護層7自
体の表面全体にあたり、凹凸を形成しても構わない。ま
た、図5のように、絶縁保護層7に表面が凹凸形状の表
面層72を形成してもよい。また、この表面層72は、
絶縁保護層7とは異なる材料で形成しても構わない。
In FIG. 2 and FIG. 3, on the insulating protective layer 7, around the bump terminals 5, 6, a convex portion 71 forming an uneven shape is provided around. Here, the protrusion 71 is positioned as a surface layer of the insulating protective layer 7 and may be formed of the same material as the insulating protective layer 7, for example, BCB (benzocyclobutene). Further, as shown in FIG. 4, irregularities may be formed on the entire surface of the insulating protective layer 7 itself. Further, as shown in FIG. 5, a surface layer 72 having an uneven surface may be formed on the insulating protective layer 7. In addition, this surface layer 72
The insulating protective layer 7 may be formed of a different material.

【0033】ここで、凸部71または表面層72は、S
iO2、Si34などの金属酸化物、金属窒化物などの
無機材料で構成することが好ましい。これらの無機材料
は、一般の樹脂に比較して吸湿性が低く、リークの発生
を有効に抑えることができるためである。また、別の材
料としては、フッ素系樹脂を用いても構わない。このよ
うなフッ素系樹脂の場合、一般の樹脂に比較して撥水性
に優れているため、これによっても、リークの発生を有
効に抑えることができる。また、絶縁保護層7自身を、
SiO2、Si34などの金属酸化物、金属窒化物など
の無機材料で構成しても構わない。この場合、絶縁保護
層7と凹凸を形成する凸部71や表面層72とを同一材
料とすることもできる。これにより、凸部71や表面層
72とを絶縁保護層7と一体ものと見なすことができ
る。
Here, the convex portion 71 or the surface layer 72 is made of S
It is preferable to use an inorganic material such as a metal oxide such as iO 2 or Si 3 N 4 or a metal nitride. This is because these inorganic materials have lower hygroscopicity than general resins and can effectively suppress the occurrence of leaks. As another material, a fluorine resin may be used. In the case of such a fluorine-based resin, since the water-repellency is superior to that of a general resin, the occurrence of leak can be effectively suppressed. Further, the insulating protection layer 7 itself is
It may be made of an inorganic material such as a metal oxide such as SiO 2 or Si 3 N 4 or a metal nitride. In this case, the same material can be used for the insulating protection layer 7 and the projections 71 and the surface layer 72 that form the irregularities. Thus, the protrusion 71 and the surface layer 72 can be regarded as integral with the insulating protective layer 7.

【0034】[0034]

【実施例】厚み0.25μm(φ3inch)のアルミナ基
板1上に、蒸着機にて、密着層となるTiと中間層とな
るPt、電極層となるAuの順でそれぞれ0.1,0.3,
0.5μmの厚みで薄膜下部電極層2を形成する。原理
的にAu電極のみでも良いが、基板1との密着、ハンダ
食われ防止の観点から、層構造は上記3層になる。これ
らの厚みは全体で1μm以下で素子パターン1個の大き
さが3mm角で作成した。具体的には、上述の3層構造
の導体薄膜を被着するにあたり、所定形状のパターンの
マスクを用いてスパッタにより達成できる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS On an alumina substrate 1 having a thickness of 0.25 μm (φ3 inch), Ti, which serves as an adhesion layer, Pt, which serves as an intermediate layer, and Au, which serves as an electrode layer, are used in an order of 0.1 and 0.1. Three,
The thin film lower electrode layer 2 is formed with a thickness of 0.5 μm. In principle, an Au electrode alone may be used, but from the viewpoint of adhesion to the substrate 1 and prevention of solder erosion, the layer structure is the above three layers. The thickness was 1 μm or less in total, and the size of one element pattern was 3 mm square. Specifically, the above-described three-layered conductive thin film can be deposited by sputtering using a mask having a predetermined shape.

【0035】次に、薄膜誘電体層3を金属アルコキシド
にPZT(鉛/ジルコニア/チタニウム)を決められた容
量添加し、誘電体ゾル液を作成する。この誘電体ゾル液
をスピンコーターで塗布し、約300度で乾燥を行い、
次ぎに誘電体を700〜1000度で焼成し、約1μm
の薄膜誘電体層3を形成する。パターンニングは、フォ
トリソ加工を用い、誘電体をウエットエッチングする。
Next, a predetermined volume of PZT (lead / zirconia / titanium) is added to the metal alkoxide of the thin film dielectric layer 3 to prepare a dielectric sol solution. This dielectric sol solution is applied by a spin coater and dried at about 300 degrees,
Next, the dielectric is fired at 700 to 1000 degrees,
Is formed. The patterning is performed by wet etching of the dielectric using photolithography.

【0036】このとき薄膜下部電極層2のAu電極を浸
食させることなく誘電体のみをエッチングできる選択性
エッチングが必要である。 具体的にはAuの耐酸性を
利用し、フッ酸を用いた混酸によりエッチングを行っ
た。
At this time, it is necessary to perform selective etching which can etch only the dielectric without eroding the Au electrode of the thin film lower electrode layer 2. Specifically, etching was performed using a mixed acid using hydrofluoric acid, utilizing the acid resistance of Au.

【0037】薄膜上部電極層4aを含む上部導体層4
は、スパッタにより、下部電極層と同様に密着層を含め、
複数層を成膜を行い、誘電体層同様に感光性レジストを
用いフォトリソエッチングによりパターンニングして形
成する。
Upper conductor layer 4 including thin film upper electrode layer 4a
Includes the adhesion layer as well as the lower electrode layer by sputtering,
A plurality of layers are formed and patterned by photolithographic etching using a photosensitive resist similarly to the dielectric layer.

【0038】これらの工程で形成された容量発生領域を
湿気及び衝撃から守るため、感光性BCB(ベンゾシク
ロブテン)の絶縁保護層7をスピンコーターで塗布し、
凹凸形状とすべく、露光プロセスを用い加工し、露光、
部分現像により表面処理を行った。この時、凸部の高さ
を、2μm以上とした。
In order to protect the capacity generating area formed in these steps from moisture and impact, an insulating protective layer 7 of photosensitive BCB (benzocyclobutene) is applied by a spin coater.
Processing using an exposure process to make the shape uneven, exposure,
Surface treatment was performed by partial development. At this time, the height of the projection was set to 2 μm or more.

【0039】次に、第1及び第2バンプ端子5、6は、
粒径の小さい半田ペーストを用い、250℃前後で焼成
する。
Next, the first and second bump terminals 5, 6 are
It is baked at about 250 ° C. using a solder paste having a small particle size.

【0040】最終工程としてダイシング機を用い、CU
Tを行う。
As a final step, a dicing machine is used, and the CU is used.
Perform T.

【0041】これらのプロセスで作成された薄膜コンデ
ンサをインピーダンスアナライザーを用い測定すると、
測定周波数1MHzから1GHzの周波数域にて、容量C=
約50nF、インダクタンスL=約30pHの値を計測
できた。そして、第1バンプ端子5と第2バンプ端子6
との間に10vの電流を印加しても、リークが発生しな
いことを確認した。尚、第1バンプ端子5と第2バンプ
端子6との直線上の最短距離は、150μmであり、絶
縁保護層7の表面を考慮した最短距離は、168μmで
ある。
When the thin film capacitor produced by these processes is measured using an impedance analyzer,
In the frequency range of the measurement frequency 1 MHz to 1 GHz, the capacitance C =
A value of about 50 nF and an inductance L = about 30 pH could be measured. Then, the first bump terminal 5 and the second bump terminal 6
It was confirmed that leakage did not occur even if a current of 10 V was applied between these steps. The shortest distance between the first bump terminal 5 and the second bump terminal 6 on a straight line is 150 μm, and the shortest distance in consideration of the surface of the insulating protection layer 7 is 168 μm.

【0042】尚、上述の実施例においては、容量発生領
域の配置や薄膜下部電極層、薄膜上部電極層と第1バン
プ端子、第2バンプ端子との配置構造は種々変更しても
構わない。
In the above-described embodiment, the arrangement of the capacitance generating region and the arrangement of the thin film lower electrode layer, the thin film upper electrode layer, the first bump terminal, and the second bump terminal may be variously changed.

【0043】[0043]

【発明の効果】以上のように、絶縁保護層の表面を凹凸
形状としたため、隣接しあう第1パンプ端子と第2バン
プ端子との間の距離(保護層の表面距離)が増加するた
め、このバンプ端子間に発生するリークを有効に抑える
ことができる。
As described above, since the surface of the insulating protective layer is made uneven, the distance between the adjacent first pump terminal and second bump terminal (the surface distance of the protective layer) increases. Leaks generated between the bump terminals can be effectively suppressed.

【0044】特に、少なくとも保護層の凹凸を形成する
部分が、無機物材料、フッ素系樹脂で構成することによ
り、保護層の表面で湿気を吸着することがなく、さら
に、リークの発生を有効を抑えることができる。
In particular, since at least the portion of the protective layer where the irregularities are formed is made of an inorganic material or a fluororesin, moisture is not adsorbed on the surface of the protective layer, and the occurrence of leak is effectively suppressed. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の薄膜コンデンサの外観斜視図である。FIG. 1 is an external perspective view of a thin film capacitor of the present invention.

【図2】本発明の薄膜コンデンサの断面図である。FIG. 2 is a sectional view of the thin film capacitor of the present invention.

【図3】本発明の薄膜コンデンサの部分拡大図である。FIG. 3 is a partially enlarged view of the thin film capacitor of the present invention.

【図4】本発明の薄膜コンデンサの別の部分拡大図であ
る。
FIG. 4 is another partially enlarged view of the thin film capacitor of the present invention.

【図5】本発明の薄膜コンデンサの別の部分拡大図であ
る。
FIG. 5 is another partially enlarged view of the thin film capacitor of the present invention.

【図6】従来の薄膜コンデンサの断面図である。FIG. 6 is a sectional view of a conventional thin film capacitor.

【符号の説明】[Explanation of symbols]

1・・支持基板 2・・薄膜下部電極層 3・・薄膜誘電体層 4・・上部導体層 4a・・薄膜上部電極層 4b・・第1端子領域導体層 4c・・第2端子領域導体層 5、6・・バンプ端子 7・・絶縁保護層 71・・凸部 72・・表面層 1. Support substrate 2. Thin film lower electrode layer 3. Thin film dielectric layer 4. Upper conductor layer 4a Thin film upper electrode layer 4b First terminal region conductor layer 4c Second terminal region conductor layer 5, 6 Bump terminal 7 Insulation protection layer 71 Projection 72 Surface layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 支持基板上に、パンプ端子を有する薄膜
下部電極層、薄膜誘電体層、バンプ端子を有する薄膜上
部電極層を順次形成してコンデンサ素子を形成するとと
もに、前記各バンプ端子を露出させるようにして前記コ
ンデンサ素子を絶縁保護層で被覆した薄膜コンデンサに
おいて、前記絶縁保護層は、その表面に凹凸が形成され
ていることを特徴とする薄膜コンデンサ。
1. A capacitor element is formed by sequentially forming a thin film lower electrode layer having a pump terminal, a thin film dielectric layer, and a thin film upper electrode layer having a bump terminal on a support substrate, and exposing each of the bump terminals. A thin film capacitor in which the capacitor element is covered with an insulating protective layer in such a manner that the insulating protective layer has irregularities formed on a surface thereof.
【請求項2】 前記絶縁保護層は、表面に形成されてい
る凸部がバンプ端子を取り巻くように周設されているこ
とを特徴とする請求項1記載の薄膜コンデンサ。
2. The thin film capacitor according to claim 1, wherein the insulating protective layer is provided so that a convex portion formed on the surface surrounds the bump terminal.
【請求項3】 前記絶縁保護層は、表面がフッ素樹脂系
樹脂材料または金属酸化物からなる無機物材料からなる
ことを特徴とする請求項1記載の薄膜コンデンサ。
3. The thin film capacitor according to claim 1, wherein the surface of the insulating protection layer is made of an inorganic material made of a fluororesin-based resin material or a metal oxide.
【請求項4】 前記絶縁保護層は、表面に形成されてい
る凸部が、フッ素樹脂系樹脂材料または金属酸化物から
なる無機物材料からなることをことを特徴とする請求項
2記載の薄膜コンデンサ。
4. The thin film capacitor according to claim 2, wherein the projections formed on the surface of the insulating protective layer are made of an inorganic material made of a fluororesin-based resin material or a metal oxide. .
JP2001163549A 2001-05-31 2001-05-31 Thin film capacitor Pending JP2002359151A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001163549A JP2002359151A (en) 2001-05-31 2001-05-31 Thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001163549A JP2002359151A (en) 2001-05-31 2001-05-31 Thin film capacitor

Publications (1)

Publication Number Publication Date
JP2002359151A true JP2002359151A (en) 2002-12-13

Family

ID=19006496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001163549A Pending JP2002359151A (en) 2001-05-31 2001-05-31 Thin film capacitor

Country Status (1)

Country Link
JP (1) JP2002359151A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009535842A (en) * 2006-05-01 2009-10-01 ヴィシャイ インターテクノロジー,インコーポレイテッド High precision capacitor with stand-off

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009535842A (en) * 2006-05-01 2009-10-01 ヴィシャイ インターテクノロジー,インコーポレイテッド High precision capacitor with stand-off
JP2012028800A (en) * 2006-05-01 2012-02-09 Vishay Intertechnology Inc High-precision capacitor having standoff

Similar Documents

Publication Publication Date Title
US6573584B1 (en) Thin film electronic device and circuit board mounting the same
JP2004214589A (en) Thin film capacitor and method for manufacturing it
JPH0878283A (en) Thin film capacitor
JP5299158B2 (en) Dielectric thin film element
JP2009010114A (en) Dielectric thin-film capacitor
JP2008004734A (en) Integrated passive element, and multi-layer wiring substrate incorporating the same
JP2010225849A (en) Thin film capacitor
JP2008277520A (en) Thin-film electronic component
JP4574383B2 (en) Thin film capacitors and wiring boards
JP3967964B2 (en) Thin film electronic components
JP2002359151A (en) Thin film capacitor
JP4009078B2 (en) Thin film electronic components
JPH08241830A (en) Thin film capacitor
JP3709117B2 (en) Thin film electronic components and substrates
JPH1197289A (en) Thin-film chip capacitor and its manufacture
JP2001284168A (en) Thin-film electronic component and substrate
JP2001185444A (en) Thin film electronic component
JPH08250659A (en) Thin film capacitor
JP3645808B2 (en) Thin-film electronic component, its manufacturing method and substrate
JPH0888318A (en) Thin-film capacitor and board with built-u//in thin-film capacitor
JP2000252163A (en) Capacitor
JP5119058B2 (en) Thin film capacitor
JP2002100531A (en) Capacitor component
JP2003045746A (en) Thin film capacitor
JP6819894B2 (en) Electronic components