JP2002356019A - 印刷装置、その制御方法および記憶媒体 - Google Patents
印刷装置、その制御方法および記憶媒体Info
- Publication number
- JP2002356019A JP2002356019A JP2001164419A JP2001164419A JP2002356019A JP 2002356019 A JP2002356019 A JP 2002356019A JP 2001164419 A JP2001164419 A JP 2001164419A JP 2001164419 A JP2001164419 A JP 2001164419A JP 2002356019 A JP2002356019 A JP 2002356019A
- Authority
- JP
- Japan
- Prior art keywords
- writing
- reading
- storage area
- data
- drawing data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ゼロクリアにかかる時間を短縮して印字処理
を高速化させることが可能な印刷装置、その制御方法お
よび記憶媒体を提供する。 【解決手段】 ダブルバッファへ１バンド分の描画デー
タが展開されると、ＤＭＡコントローラへＤＭＡ転送要
求ＤＲＥＱを出す。ＤＭＡコントローラは、他のデバイ
スからのＤＭＡ転送の要求を調停して、要求受付信号Ｄ
ＡＣＫを出力し、ＤＲＥＱ要求元のリクエストワード
（ＤＭＡ先頭アドレス、ＤＭＡ転送ワード数などを含ん
だデータ）を格納する。そして、ＤＭＡコントローラ内
のレジスタに上記各データをセットし、ＤＭＡ転送を開
始する。１回のリード毎にＤＭＡカウント（ＤＭＡ転送
ワード）数を１ずつ減算し、カウント数が"０"、つまり
終了するまでリードを継続する。規定ワード数のリード
が終了すると、ＤＭＡソースのメモリ領域にデータ"０"
をフルページモードでライトする。
を高速化させることが可能な印刷装置、その制御方法お
よび記憶媒体を提供する。 【解決手段】 ダブルバッファへ１バンド分の描画デー
タが展開されると、ＤＭＡコントローラへＤＭＡ転送要
求ＤＲＥＱを出す。ＤＭＡコントローラは、他のデバイ
スからのＤＭＡ転送の要求を調停して、要求受付信号Ｄ
ＡＣＫを出力し、ＤＲＥＱ要求元のリクエストワード
（ＤＭＡ先頭アドレス、ＤＭＡ転送ワード数などを含ん
だデータ）を格納する。そして、ＤＭＡコントローラ内
のレジスタに上記各データをセットし、ＤＭＡ転送を開
始する。１回のリード毎にＤＭＡカウント（ＤＭＡ転送
ワード）数を１ずつ減算し、カウント数が"０"、つまり
終了するまでリードを継続する。規定ワード数のリード
が終了すると、ＤＭＡソースのメモリ領域にデータ"０"
をフルページモードでライトする。
Description
【０００１】
【発明の属する技術分野】本発明は、外部情報処理装置
から受信した印字データから描画データを作成する印刷
装置、その制御方法および記憶媒体に関し、特に、レー
ザビームプリンタ（以下、「ＬＢＰ」と略す）などのペ
ージプリンタ、その制御方法および記憶媒体に関する。
から受信した印字データから描画データを作成する印刷
装置、その制御方法および記憶媒体に関し、特に、レー
ザビームプリンタ（以下、「ＬＢＰ」と略す）などのペ
ージプリンタ、その制御方法および記憶媒体に関する。
【０００２】
【従来の技術】現在のページプリンタは少ない容量の内
蔵メモリにて処理を実現するために、１ページを複数の
バンドと呼ばれる単位に分割して描画展開を行ってい
る。印字制御部は、高速処理のために描画データ展開を
専用に行うシーケンス（描画データ展開シーケンス）
と、展開された描画データの読み出しを専用に行うシー
ケンス（読み出しシーケンス）の２つのシーケンスを独
立に持ち、それぞれを同時に起動させている。
蔵メモリにて処理を実現するために、１ページを複数の
バンドと呼ばれる単位に分割して描画展開を行ってい
る。印字制御部は、高速処理のために描画データ展開を
専用に行うシーケンス（描画データ展開シーケンス）
と、展開された描画データの読み出しを専用に行うシー
ケンス（読み出しシーケンス）の２つのシーケンスを独
立に持ち、それぞれを同時に起動させている。
【０００３】また、描画メモリ領域も、データの書き込
み専用の領域と、読み出し専用の領域の、２バンド分の
メモリ領域が確保されている。
み専用の領域と、読み出し専用の領域の、２バンド分の
メモリ領域が確保されている。
【０００４】処理の流れとしては、描画データ展開シー
ケンスが１バンドの描画データの展開を終了すると、読
み出しシーケンスがそのバンドメモリ領域からプリンタ
エンジンへデータの転送を開始する。そして、読み出し
シーケンスがバンドメモリ領域からデータの読み出しを
開始すると、一方で描画展開シーケンスが他方のバンド
メモリ領域へ次のバンドの描画データの展開を開始する
というように、２つのバンドメモリ領域に対して、交互
に書き込みと読み出しとを行い処理の高速化を図ってい
た。
ケンスが１バンドの描画データの展開を終了すると、読
み出しシーケンスがそのバンドメモリ領域からプリンタ
エンジンへデータの転送を開始する。そして、読み出し
シーケンスがバンドメモリ領域からデータの読み出しを
開始すると、一方で描画展開シーケンスが他方のバンド
メモリ領域へ次のバンドの描画データの展開を開始する
というように、２つのバンドメモリ領域に対して、交互
に書き込みと読み出しとを行い処理の高速化を図ってい
た。
【０００５】図６は、上記従来のＬＢＰが実行する描画
処理の手順の一例を示すフローチャートであり、同図の
ステップＳ１０１に示すように、上記従来のＬＢＰは、
上記描画メモリのあるアドレスからデータを読み出した
後には逐次そのアドレスへデータ“０”を書き込む（以
下、「ゼロクリア」と言う）リード・モディファイ・ラ
イト（read modify write）方式を採用していた。ＬＢ
Ｐの場合には、描画メモリへデータ“１”が書き込まれ
ているとそこの位置に黒ドットが印字され、反対に
“０”が書き込まれているとその位置には何も印字され
ない。つまり、ゼロクリアとは、データを読み出した後
に、次の描画データ展開用に全てのデータを“０”にし
ておく処理である。
処理の手順の一例を示すフローチャートであり、同図の
ステップＳ１０１に示すように、上記従来のＬＢＰは、
上記描画メモリのあるアドレスからデータを読み出した
後には逐次そのアドレスへデータ“０”を書き込む（以
下、「ゼロクリア」と言う）リード・モディファイ・ラ
イト（read modify write）方式を採用していた。ＬＢ
Ｐの場合には、描画メモリへデータ“１”が書き込まれ
ているとそこの位置に黒ドットが印字され、反対に
“０”が書き込まれているとその位置には何も印字され
ない。つまり、ゼロクリアとは、データを読み出した後
に、次の描画データ展開用に全てのデータを“０”にし
ておく処理である。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の印刷装置では、リードサイクル毎にリード・モディ
ファイ・ライトが発生するため、描画処理の処理時間が
長くなっていた。
来の印刷装置では、リードサイクル毎にリード・モディ
ファイ・ライトが発生するため、描画処理の処理時間が
長くなっていた。
【０００７】本発明は、この点に着目してなされたもの
で、ゼロクリアにかかる時間を短縮して印字処理を高速
化させることが可能な印刷装置、その制御方法および記
憶媒体を提供することを目的とする。
で、ゼロクリアにかかる時間を短縮して印字処理を高速
化させることが可能な印刷装置、その制御方法および記
憶媒体を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の印刷装置は、外部情報処理装置か
ら受信した印字データから、バンド単位で描画データを
作成する印刷装置において、前記バンド単位の描画デー
タを書き込むときには書き込み用として機能し、該書き
込まれた描画データを読み出すときには読み出し用とし
て機能し、前記書き込みと前記読み出しとが交互に独立
してなされる２つの記憶領域を含む記憶手段と、前記記
憶領域が書き込み用として機能するときに、該記憶領域
に前記描画データを書き込む書き込み手段と、前記記憶
領域が読み出し用として機能するときに、該記憶領域に
記憶された描画データを読み出す読み出し手段と、該読
み出し手段によって当該記憶された描画データがすべて
読み出された後に、該記憶領域のすべての領域を高速モ
ードで初期化する初期化手段とを有することを特徴とす
る。
め、請求項１に記載の印刷装置は、外部情報処理装置か
ら受信した印字データから、バンド単位で描画データを
作成する印刷装置において、前記バンド単位の描画デー
タを書き込むときには書き込み用として機能し、該書き
込まれた描画データを読み出すときには読み出し用とし
て機能し、前記書き込みと前記読み出しとが交互に独立
してなされる２つの記憶領域を含む記憶手段と、前記記
憶領域が書き込み用として機能するときに、該記憶領域
に前記描画データを書き込む書き込み手段と、前記記憶
領域が読み出し用として機能するときに、該記憶領域に
記憶された描画データを読み出す読み出し手段と、該読
み出し手段によって当該記憶された描画データがすべて
読み出された後に、該記憶領域のすべての領域を高速モ
ードで初期化する初期化手段とを有することを特徴とす
る。
【０００９】請求項２に記載の印刷装置は、請求項１の
印刷装置において、前記記憶手段は、ＳＤＲＡＭからな
り、前記高速モードは、フルページモードであることを
特徴とする。
印刷装置において、前記記憶手段は、ＳＤＲＡＭからな
り、前記高速モードは、フルページモードであることを
特徴とする。
【００１０】請求項３に記載の印刷装置は、請求項１ま
たは２の印刷装置において、前記初期化は、当該記憶領
域のすべての領域に“０”を書き込むことによって行う
ことを特徴とする。
たは２の印刷装置において、前記初期化は、当該記憶領
域のすべての領域に“０”を書き込むことによって行う
ことを特徴とする。
【００１１】上記目的を達成するため、請求項４に記載
の印刷装置の制御方法は、外部情報処理装置から受信し
た印字データから、バンド単位で描画データを作成する
印刷装置を制御する制御方法において、前記バンド単位
の描画データを書き込むときには書き込み用として機能
し、該書き込まれた描画データを読み出すときには読み
出し用として機能し、前記書き込みと前記読み出しとが
交互に独立してなされる２つの記憶領域を含む記憶手段
の、前記記憶領域が書き込み用として機能するときに、
該記憶領域に前記描画データを書き込む書き込みステッ
プと、前記記憶領域が読み出し用として機能するとき
に、該記憶領域に記憶された描画データを読み出す読み
出しステップと、該読み出しステップによって当該記憶
された描画データがすべて読み出された後に、該記憶領
域のすべての領域を高速モードで初期化する初期化ステ
ップとを有することを特徴とする。
の印刷装置の制御方法は、外部情報処理装置から受信し
た印字データから、バンド単位で描画データを作成する
印刷装置を制御する制御方法において、前記バンド単位
の描画データを書き込むときには書き込み用として機能
し、該書き込まれた描画データを読み出すときには読み
出し用として機能し、前記書き込みと前記読み出しとが
交互に独立してなされる２つの記憶領域を含む記憶手段
の、前記記憶領域が書き込み用として機能するときに、
該記憶領域に前記描画データを書き込む書き込みステッ
プと、前記記憶領域が読み出し用として機能するとき
に、該記憶領域に記憶された描画データを読み出す読み
出しステップと、該読み出しステップによって当該記憶
された描画データがすべて読み出された後に、該記憶領
域のすべての領域を高速モードで初期化する初期化ステ
ップとを有することを特徴とする。
【００１２】請求項５に記載の印刷装置の制御方法は、
請求項４の印刷装置の制御方法において、前記記憶手段
は、ＳＤＲＡＭからなり、前記高速モードは、フルペー
ジモードであることを特徴とする。
請求項４の印刷装置の制御方法において、前記記憶手段
は、ＳＤＲＡＭからなり、前記高速モードは、フルペー
ジモードであることを特徴とする。
【００１３】請求項６に記載の印刷装置の制御方法は、
請求項４または５の印刷装置の制御方法において、前記
初期化は、当該記憶領域のすべての領域に“０”を書き
込むことによって行うことを特徴とする。
請求項４または５の印刷装置の制御方法において、前記
初期化は、当該記憶領域のすべての領域に“０”を書き
込むことによって行うことを特徴とする。
【００１４】上記目的を達成するため、請求項７に記載
の記憶媒体は、外部情報処理装置から受信した印字デー
タから、バンド単位で描画データを作成する印刷装置を
制御する制御方法を含む、コンピュータが実現できるプ
ログラムを格納した記憶媒体であって、前記制御方法
は、前記バンド単位の描画データを書き込むときには書
き込み用として機能し、該書き込まれた描画データを読
み出すときには読み出し用として機能し、前記書き込み
と前記読み出しとが交互に独立してなされる２つの記憶
領域を含む記憶手段の、前記記憶領域が書き込み用とし
て機能するときに、該記憶領域に前記描画データを書き
込む書き込みステップと、前記記憶領域が読み出し用と
して機能するときに、該記憶領域に記憶された描画デー
タを読み出す読み出しステップと、該読み出しステップ
によって当該記憶された描画データがすべて読み出され
た後に、該記憶領域のすべての領域を高速モードで初期
化する初期化ステップとを有することを特徴とする。
の記憶媒体は、外部情報処理装置から受信した印字デー
タから、バンド単位で描画データを作成する印刷装置を
制御する制御方法を含む、コンピュータが実現できるプ
ログラムを格納した記憶媒体であって、前記制御方法
は、前記バンド単位の描画データを書き込むときには書
き込み用として機能し、該書き込まれた描画データを読
み出すときには読み出し用として機能し、前記書き込み
と前記読み出しとが交互に独立してなされる２つの記憶
領域を含む記憶手段の、前記記憶領域が書き込み用とし
て機能するときに、該記憶領域に前記描画データを書き
込む書き込みステップと、前記記憶領域が読み出し用と
して機能するときに、該記憶領域に記憶された描画デー
タを読み出す読み出しステップと、該読み出しステップ
によって当該記憶された描画データがすべて読み出され
た後に、該記憶領域のすべての領域を高速モードで初期
化する初期化ステップとを有することを特徴とする。
【００１５】請求項８に記載の記憶媒体は、請求項７の
記憶媒体において、前記記憶手段は、ＳＤＲＡＭからな
り、前記高速モードは、フルページモードであることを
特徴とする。
記憶媒体において、前記記憶手段は、ＳＤＲＡＭからな
り、前記高速モードは、フルページモードであることを
特徴とする。
【００１６】請求項９に記載の記憶媒体は、請求項７ま
たは８の記憶媒体において、前記初期化は、当該記憶領
域のすべての領域に“０”を書き込むことによって行う
ことを特徴とする。
たは８の記憶媒体において、前記初期化は、当該記憶領
域のすべての領域に“０”を書き込むことによって行う
ことを特徴とする。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１８】図１は、本発明の一実施の形態に係る印刷
装置の概略構成を示すブロック図であり、本発明をＬＢ
Ｐに適用したものである。
装置の概略構成を示すブロック図であり、本発明をＬＢ
Ｐに適用したものである。
【００１９】同図において、ホストインターフェース
（Ｉ／Ｆ）１は、図示しないホストコンピュータから受
信するコマンドやデータあるいはプリンタから送信する
ステータスを制御するＩ／Ｆである。
（Ｉ／Ｆ）１は、図示しないホストコンピュータから受
信するコマンドやデータあるいはプリンタから送信する
ステータスを制御するＩ／Ｆである。
【００２０】ＳＤＲＡＭ（synchronous DRAM）２は、印
字データの受信バッファや後述するＣＰＵ１０のワーク
エリア、あるいは描画データ展開用のメモリとして使用
する。
字データの受信バッファや後述するＣＰＵ１０のワーク
エリア、あるいは描画データ展開用のメモリとして使用
する。
【００２１】制御回路（ＳＤＲＡＭコントローラ＆ＤＭ
Ａコントローラ）３は、ＳＤＲＡＭ２に対するリード／
ライト動作、データのＤＭＡ転送などを行うものであ
る。
Ａコントローラ）３は、ＳＤＲＡＭ２に対するリード／
ライト動作、データのＤＭＡ転送などを行うものであ
る。
【００２２】ハードディスク装置（ＨＤＤ）４は、２次
記憶装置として大量のデータを格納するものである。
記憶装置として大量のデータを格納するものである。
【００２３】ＨＤＤコントローラ５は、ＨＤＤ４に対す
るデータのリード／ライトを制御する。
るデータのリード／ライトを制御する。
【００２４】不揮発性メモリ（ＮＶＲＡＭ）６は、本印
刷装置の各種情報を格納するものである。
刷装置の各種情報を格納するものである。
【００２５】ＮＶＲＡＭコントローラ７は、ＮＶＲＡＭ
６に対するデータのリード／ライトを同期式のシリアル
通信によって行うものである。
６に対するデータのリード／ライトを同期式のシリアル
通信によって行うものである。
【００２６】ＲＯＭ８は、本印刷装置の制御プログラム
やフォントデータを格納するものであり、ＲＯＭコント
ローラ９は、そのＲＯＭ８からデータのリードを行うた
めの制御回路である。
やフォントデータを格納するものであり、ＲＯＭコント
ローラ９は、そのＲＯＭ８からデータのリードを行うた
めの制御回路である。
【００２７】ＣＰＵ１０は、本印刷装置全体の制御を司
る。
る。
【００２８】描画回路１は、ハードウェアにより描画デ
ータを生成する。
ータを生成する。
【００２９】ダブルバッファ１２は、後述するプリンタ
エンジン１５に高速で画像データを転送するためのバッ
ファであり、パラレル・シリアル変換部１３は、ダブル
バッファ１２に蓄えられたワード（３２ｂｉｔ）単位の
ビデオデータをシリアルデータに変換してプリンタエン
ジン１５の半導体レーザへ送信するためのものであり、
ビデオインターフェース（Ｉ／Ｆ）１４は、プリンタエ
ンジン１５へコマンドを送信したり、プリンタエンジン
１５からのステータスを受信したりする制御を行う。
エンジン１５に高速で画像データを転送するためのバッ
ファであり、パラレル・シリアル変換部１３は、ダブル
バッファ１２に蓄えられたワード（３２ｂｉｔ）単位の
ビデオデータをシリアルデータに変換してプリンタエン
ジン１５の半導体レーザへ送信するためのものであり、
ビデオインターフェース（Ｉ／Ｆ）１４は、プリンタエ
ンジン１５へコマンドを送信したり、プリンタエンジン
１５からのステータスを受信したりする制御を行う。
【００３０】プリンタエンジン１５は、入力されたビデ
オデータおよびコマンドに基づいて印字するものであ
り、操作パネルインターフェース（Ｉ／Ｆ）１６は、操
作パネル１７を介してユーザが入力したデータを本印刷
装置に入力させるためのものである。
オデータおよびコマンドに基づいて印字するものであ
り、操作パネルインターフェース（Ｉ／Ｆ）１６は、操
作パネル１７を介してユーザが入力したデータを本印刷
装置に入力させるためのものである。
【００３１】本実施の形態では、ホストコンピュータか
ら受信した印字データをＳＤＲＡＭ２内の受信バッファ
領域へページ単位で格納し、１ページ分のデータが格納
されると、ＳＤＲＡＭコントローラ３がそのデータを読
み出す。そして、ＣＰＵ１０がＲＯＭ８に格納されたＰ
ＤＬ（ページ記述言語）解析プログラムに従って、前記
データをハードウェアによる描画が可能な中間データに
変換し、描画回路１１へ出力する。
ら受信した印字データをＳＤＲＡＭ２内の受信バッファ
領域へページ単位で格納し、１ページ分のデータが格納
されると、ＳＤＲＡＭコントローラ３がそのデータを読
み出す。そして、ＣＰＵ１０がＲＯＭ８に格納されたＰ
ＤＬ（ページ記述言語）解析プログラムに従って、前記
データをハードウェアによる描画が可能な中間データに
変換し、描画回路１１へ出力する。
【００３２】描画回路１１は、１ページを複数のバンド
に分割したバンド単位で描画データを作成し、再びＳＤ
ＲＡＭ２内の描画メモリへ書き込む。
に分割したバンド単位で描画データを作成し、再びＳＤ
ＲＡＭ２内の描画メモリへ書き込む。
【００３３】図２は、本実施の形態の印刷装置が実行す
る描画処理の手順を示すフローチャートである。
る描画処理の手順を示すフローチャートである。
【００３４】同図において、ダブルバッファ１２へ１バ
ンド分の描画データが展開されると、ステップＳ１でＤ
ＭＡコントローラ３へＤＭＡ転送要求ＤＲＥＱを出す。
ＤＭＡコントローラ３は、他のデバイスからのＤＭＡ転
送要求を調停して、ステップＳ２で要求受付信号ＤＡＣ
Ｋを出力し、ＤＲＥＱ要求元のリクエスト・ワード（Ｄ
ＭＡ先頭アドレス、ＤＭＡ転送ワード数などを含んだデ
ータ）を格納する。
ンド分の描画データが展開されると、ステップＳ１でＤ
ＭＡコントローラ３へＤＭＡ転送要求ＤＲＥＱを出す。
ＤＭＡコントローラ３は、他のデバイスからのＤＭＡ転
送要求を調停して、ステップＳ２で要求受付信号ＤＡＣ
Ｋを出力し、ＤＲＥＱ要求元のリクエスト・ワード（Ｄ
ＭＡ先頭アドレス、ＤＭＡ転送ワード数などを含んだデ
ータ）を格納する。
【００３５】ステップＳ３で、ＤＭＡコントローラ３内
のレジスタに上記各データをセットし、ステップＳ４で
ＤＭＡ転送を開始する。ＳＤＲＡＭ２は、１回にリード
／ライトするワード数が１，２，４，８またはフルペー
ジのいずれかを選択可能である。
のレジスタに上記各データをセットし、ステップＳ４で
ＤＭＡ転送を開始する。ＳＤＲＡＭ２は、１回にリード
／ライトするワード数が１，２，４，８またはフルペー
ジのいずれかを選択可能である。
【００３６】ステップＳ５でＤＭＡ要求元から規定され
たワード数のデータをＤＭＡソース側からリードする。
たワード数のデータをＤＭＡソース側からリードする。
【００３７】そして、１回のリード毎にステップＳ６で
ＤＭＡカウント（ＤＭＡ転送ワード）数を１ずつ減算
し、カウント数が“０”、つまり終了するまでリードを
継続する。
ＤＭＡカウント（ＤＭＡ転送ワード）数を１ずつ減算
し、カウント数が“０”、つまり終了するまでリードを
継続する。
【００３８】規定ワード数のリードが終了すると、ステ
ップＳ８でＤＭＡソースのメモリ領域にデータ“０”を
フルページモードでライトする。
ップＳ８でＤＭＡソースのメモリ領域にデータ“０”を
フルページモードでライトする。
【００３９】その後、一連のＤＭＡ転送が終了したこと
を示すために、ステップＳ９で割り込み（ＩＮＴ）を発
生させ、ＣＰＵ１０がステップＳ１０で割り込みをクリ
アする。
を示すために、ステップＳ９で割り込み（ＩＮＴ）を発
生させ、ＣＰＵ１０がステップＳ１０で割り込みをクリ
アする。
【００４０】図３は、８バーストのデータリード（data
read）、プリチャージ（precharge）、データライト
（data write）の動作を示すタイミングチャートであ
る。図４は、ゼロクリアに要するＤＭＡ転送サイクル数
を、それぞれ１バースト、２バースト、４バースト、８
バーストの場合に分けて記している。図７は、前記従来
のＬＢＰを本実施の形態と同一のＣＡＳ（column addre
ss strobe）レイテンシ＝２としたときのＤＭＡ転送サ
イクル数を示す図である。
read）、プリチャージ（precharge）、データライト
（data write）の動作を示すタイミングチャートであ
る。図４は、ゼロクリアに要するＤＭＡ転送サイクル数
を、それぞれ１バースト、２バースト、４バースト、８
バーストの場合に分けて記している。図７は、前記従来
のＬＢＰを本実施の形態と同一のＣＡＳ（column addre
ss strobe）レイテンシ＝２としたときのＤＭＡ転送サ
イクル数を示す図である。
【００４１】たとえば、８バーストのＤＭＡ転送の場
合、転送バーストの総回数をｎ回とすると、従来のＬＢ
Ｐでは１回のＤＭＡ転送に要するサイクル数は Tcyc_org=[(13＋tRAS)＋(13＋tRAS)]×n = (26＋2tRA
S)×n [cycle] であるのに対して、本実施の形態のようなフルページモ
ードのゼロクリアを行う場合では、 Tcyc_new = (13+8×(n−1)+tRAS+13+8×(n−1)+ tRAS)=
26+16(n−1) +2tRAS [cycle] となる。
合、転送バーストの総回数をｎ回とすると、従来のＬＢ
Ｐでは１回のＤＭＡ転送に要するサイクル数は Tcyc_org=[(13＋tRAS)＋(13＋tRAS)]×n = (26＋2tRA
S)×n [cycle] であるのに対して、本実施の形態のようなフルページモ
ードのゼロクリアを行う場合では、 Tcyc_new = (13+8×(n−1)+tRAS+13+8×(n−1)+ tRAS)=
26+16(n−1) +2tRAS [cycle] となる。
【００４２】これは、n=1の場合には T = 26+2×tRAS
となり同じサイクル数であるが、n=2,3,..…(n>1)でnが
増加するに従い本実施の形態の方が (n−1)×(10+2t
RAS ) [cycle]ずつ減少していくことを示している。
となり同じサイクル数であるが、n=2,3,..…(n>1)でnが
増加するに従い本実施の形態の方が (n−1)×(10+2t
RAS ) [cycle]ずつ減少していくことを示している。
【００４３】図５は、ＳＤＲＡＭ２の状態遷移の一例を
示すものである。同図において、ＭＲＳは“mode regis
ter set”、ＣＢＲは“Cas before Ras Refresh”、Ｒ
Ａは“Row Active”、ＷＲは“write”、ＲＤは“rea
d”、ＰＲＥは“precharge”をそれぞれ意味している。
示すものである。同図において、ＭＲＳは“mode regis
ter set”、ＣＢＲは“Cas before Ras Refresh”、Ｒ
Ａは“Row Active”、ＷＲは“write”、ＲＤは“rea
d”、ＰＲＥは“precharge”をそれぞれ意味している。
【００４４】なお、上述した実施の形態の機能を実現す
るソフトウェアのプログラムコードを記録した記憶媒体
を、システムまたは装置に供給し、そのシステムまたは
装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒
体に格納されたプログラムコードを読出し実行すること
によっても、本発明の目的が達成されることは言うまで
もない。
るソフトウェアのプログラムコードを記録した記憶媒体
を、システムまたは装置に供給し、そのシステムまたは
装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒
体に格納されたプログラムコードを読出し実行すること
によっても、本発明の目的が達成されることは言うまで
もない。
【００４５】この場合、記憶媒体から読出されたプログ
ラムコード自体が本発明の新規な機能を実現することに
なり、そのプログラムコードを記憶した記憶媒体は本発
明を構成することになる。
ラムコード自体が本発明の新規な機能を実現することに
なり、そのプログラムコードを記憶した記憶媒体は本発
明を構成することになる。
【００４６】プログラムコードを供給するための記憶媒
体としては、たとえば、フロッピー（登録商標）ディス
ク、ハードディスク、光ディスク、光磁気ディスク、Ｃ
Ｄ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリ
カード、ＲＯＭなどを用いることができる。また、通信
ネットワークを介してサーバコンピュータからプログラ
ムコードが供給されるようにしてもよい。
体としては、たとえば、フロッピー（登録商標）ディス
ク、ハードディスク、光ディスク、光磁気ディスク、Ｃ
Ｄ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリ
カード、ＲＯＭなどを用いることができる。また、通信
ネットワークを介してサーバコンピュータからプログラ
ムコードが供給されるようにしてもよい。
【００４７】また、コンピュータが読出したプログラム
コードを実行することにより、上述した実施の形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳなどが
実際の処理の一部または全部を行い、その処理によって
上述した実施の形態の機能が実現される場合も含まれる
ことは言うまでもない。
コードを実行することにより、上述した実施の形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳなどが
実際の処理の一部または全部を行い、その処理によって
上述した実施の形態の機能が実現される場合も含まれる
ことは言うまでもない。
【００４８】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって上述した実施の形態の機能が実現される
場合も含まれることは言うまでもない。
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって上述した実施の形態の機能が実現される
場合も含まれることは言うまでもない。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
バンドメモリからの描画データ読み出し後のゼロクリア
に係る時間を短縮して印字処理の高速化を図ることが可
能となる。
バンドメモリからの描画データ読み出し後のゼロクリア
に係る時間を短縮して印字処理の高速化を図ることが可
能となる。
【図１】本発明の一実施の形態に係る印刷装置の概略構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１の印刷装置が実行する描画処理の手順を示
すフローチャートである。
すフローチャートである。
【図３】描画メモリのリード／ライト動作を示すタイミ
ングチャートである。
ングチャートである。
【図４】図１の印刷装置でのゼロクリアに要するサイク
ル数を説明するための図である。
ル数を説明するための図である。
【図５】図１のＳＤＲＡＭの状態遷移図である。
【図６】従来の印刷装置が実行する描画処理の手順を示
すフローチャートである。
すフローチャートである。
【図７】従来の印刷装置でのゼロクリアに要するサイク
ル数を説明するための図である。
ル数を説明するための図である。
１ ホストＩ／Ｆ ２ ＳＤＲＡＭ ３ ＳＤＲＡＭコントローラ＆ＤＭＡコントローラ ４ ＨＤＤ ５ ＨＤＤコントローラ ６ ＮＶＲＡＭ ７ ＮＶＲＡＭコントローラ ８ ＲＯＭ ９ ＲＯＭコントローラ １０ ＣＰＵ １１ 描画回路 １２ ダブルバッファ １３ パラレル・シリアル変換部 １４ ビデオＩ／Ｆ １５ プリンタエンジン １６ 操作パネルＩ／Ｆ １７ 操作パネル
Claims (9)
- 【請求項１】 外部情報処理装置から受信した印字デー
タから、バンド単位で描画データを作成する印刷装置に
おいて、 前記バンド単位の描画データを書き込むときには書き込
み用として機能し、該書き込まれた描画データを読み出
すときには読み出し用として機能し、前記書き込みと前
記読み出しとが交互に独立してなされる２つの記憶領域
を含む記憶手段と、 前記記憶領域が書き込み用として機能するときに、該記
憶領域に前記描画データを書き込む書き込み手段と、 前記記憶領域が読み出し用として機能するときに、該記
憶領域に記憶された描画データを読み出す読み出し手段
と、 該読み出し手段によって当該記憶された描画データがす
べて読み出された後に、該記憶領域のすべての領域を高
速モードで初期化する初期化手段とを有することを特徴
とする印刷装置。 - 【請求項２】 前記記憶手段は、ＳＤＲＡＭからなり、 前記高速モードは、フルページモードであることを特徴
とする請求項１に記載の印刷装置。 - 【請求項３】 前記初期化は、当該記憶領域のすべての
領域に“０”を書き込むことによって行うことを特徴と
する請求項１または２のいずれかに記載の印刷装置。 - 【請求項４】 外部情報処理装置から受信した印字デー
タから、バンド単位で描画データを作成する印刷装置を
制御する制御方法において、 前記バンド単位の描画データを書き込むときには書き込
み用として機能し、該書き込まれた描画データを読み出
すときには読み出し用として機能し、前記書き込みと前
記読み出しとが交互に独立してなされる２つの記憶領域
を含む記憶手段の、前記記憶領域が書き込み用として機
能するときに、該記憶領域に前記描画データを書き込む
書き込みステップと、 前記記憶領域が読み出し用として機能するときに、該記
憶領域に記憶された描画データを読み出す読み出しステ
ップと、 該読み出しステップによって当該記憶された描画データ
がすべて読み出された後に、該記憶領域のすべての領域
を高速モードで初期化する初期化ステップとを有するこ
とを特徴とする印刷装置の制御方法。 - 【請求項５】 前記記憶手段は、ＳＤＲＡＭからなり、 前記高速モードは、フルページモードであることを特徴
とする請求項４に記載の印刷装置の制御方法。 - 【請求項６】 前記初期化は、当該記憶領域のすべての
領域に“０”を書き込むことによって行うことを特徴と
する請求項４または５のいずれかに記載の印刷装置の制
御方法。 - 【請求項７】 外部情報処理装置から受信した印字デー
タから、バンド単位で描画データを作成する印刷装置を
制御する制御方法を含む、コンピュータが実現できるプ
ログラムを格納した記憶媒体であって、 前記制御方法は、 前記バンド単位の描画データを書き込むときには書き込
み用として機能し、該書き込まれた描画データを読み出
すときには読み出し用として機能し、前記書き込みと前
記読み出しとが交互に独立してなされる２つの記憶領域
を含む記憶手段の、前記記憶領域が書き込み用として機
能するときに、該記憶領域に前記描画データを書き込む
書き込みステップと、 前記記憶領域が読み出し用として機能するときに、該記
憶領域に記憶された描画データを読み出す読み出しステ
ップと、 該読み出しステップによって当該記憶された描画データ
がすべて読み出された後に、該記憶領域のすべての領域
を高速モードで初期化する初期化ステップとを有するこ
とを特徴とする記憶媒体。 - 【請求項８】 前記記憶手段は、ＳＤＲＡＭからなり、 前記高速モードは、フルページモードであることを特徴
とする請求項７に記載の記憶媒体。 - 【請求項９】 前記初期化は、当該記憶領域のすべての
領域に“０”を書き込むことによって行うことを特徴と
する請求項７または８のいずれかに記載の記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164419A JP2002356019A (ja) | 2001-05-31 | 2001-05-31 | 印刷装置、その制御方法および記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164419A JP2002356019A (ja) | 2001-05-31 | 2001-05-31 | 印刷装置、その制御方法および記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002356019A true JP2002356019A (ja) | 2002-12-10 |
Family
ID=19007244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001164419A Pending JP2002356019A (ja) | 2001-05-31 | 2001-05-31 | 印刷装置、その制御方法および記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002356019A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013077294A (ja) * | 2011-09-16 | 2013-04-25 | Ricoh Co Ltd | 印刷装置および印刷装置の制御方法 |
-
2001
- 2001-05-31 JP JP2001164419A patent/JP2002356019A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013077294A (ja) * | 2011-09-16 | 2013-04-25 | Ricoh Co Ltd | 印刷装置および印刷装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1091572A (ja) | データ転送方法及びその方法を用いたデータ転送装置 | |
| US20080034132A1 (en) | Memory interface for controlling burst memory access, and method for controlling the same | |
| JP2740568B2 (ja) | 印刷装置 | |
| JP2002356019A (ja) | 印刷装置、その制御方法および記憶媒体 | |
| JP3656370B2 (ja) | 画像処理装置、情報処理装置およびプリンタ | |
| US20020018238A1 (en) | Printer, print control apparatus and method | |
| US20010002481A1 (en) | Data access unit and method therefor | |
| US6980314B1 (en) | Method and device for improving utilization of a bus | |
| KR20010050234A (ko) | 메모리(ｍｅｍ)와 결합한 데이터 처리용 디바이스 | |
| JP3304769B2 (ja) | アドレス変換装置 | |
| JP2000330747A (ja) | 印刷装置及びそのメモリ制御方法ならびに記録媒体 | |
| US20070073961A1 (en) | Memory controller | |
| JP2001134484A (ja) | メモリ制御方法および装置 | |
| JPS60134334A (ja) | 印字制御方式 | |
| JPH07195760A (ja) | プリンタ制御装置 | |
| JP2591515B2 (ja) | １チップメモリデバイス | |
| JPH0516452A (ja) | プリンタ | |
| JPH11115258A (ja) | 出力制御装置及び方法 | |
| JPS6159563A (ja) | バス制御方式 | |
| JPH06149735A (ja) | データ受信制御装置 | |
| JPH08152978A (ja) | プリンタエンジンの制御装置 | |
| JPH0619782A (ja) | メモリ制御回路 | |
| JP2003122701A (ja) | インターフェース及び入出力デバイス | |
| JPH07253921A (ja) | 画像メモリの書込み，読出し方法 | |
| JPH08101793A (ja) | メモリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060412 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070626 |