JP2002353393A - Lead frame, semiconductor device and manufacturing method of the semiconductor device - Google Patents

Lead frame, semiconductor device and manufacturing method of the semiconductor device

Info

Publication number
JP2002353393A
JP2002353393A JP2001156040A JP2001156040A JP2002353393A JP 2002353393 A JP2002353393 A JP 2002353393A JP 2001156040 A JP2001156040 A JP 2001156040A JP 2001156040 A JP2001156040 A JP 2001156040A JP 2002353393 A JP2002353393 A JP 2002353393A
Authority
JP
Japan
Prior art keywords
semiconductor element
die pad
semiconductor device
thickness
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001156040A
Other languages
Japanese (ja)
Inventor
Nobuhisa Ishikawa
信久 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001156040A priority Critical patent/JP2002353393A/en
Publication of JP2002353393A publication Critical patent/JP2002353393A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

PROBLEM TO BE SOLVED: To reduce warpage of a semiconductor element and a die pad part and surely connect the semiconductor element and a lead terminal part through a electrically conductive member. SOLUTION: In a lead frame provided with the die pad part 52 supporting the semiconductor element 1 and the lead terminal part 54 connectable through the semiconductor element 1 and a gold wire 5, the die pad part 52 is worked into thickness/or shape corresponding to a thermal expansion coefficient difference between the semiconductor element 1 and the die pad part 52. Since stress produced between the semiconductor element 1 and the die pad part 52 can be relieved, as compared with the conventional method, the warpage of the semiconductor element 1 and the die pad part 52 can be reduced even in the case that heat treatment is performed in the manufacturing process of the semiconductor element 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、組立工程で加熱処
理を施される樹脂封止型IC等に適用して好適なリード
フレーム、半導体装置、及び半導体装置の製造方法に関
するものである。詳しくは、半導体素子を支持するため
のダイパッド部を、半導体素子と当該ダイパッド部との
熱膨張係数の差に対応した厚さ/又は形状に加工して、
半導体素子とダイパッド部との間に生じる応力を緩和で
きるようにし、従来方式と比べて、半導体装置の製造工
程で加熱処理された場合でも、半導体素子とダイパッド
部の反りを軽減できるようにしたものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame, a semiconductor device, and a method for manufacturing a semiconductor device, which are preferably applied to a resin-sealed IC or the like subjected to a heat treatment in an assembling process. Specifically, the die pad portion for supporting the semiconductor element is processed into a thickness and / or shape corresponding to the difference in the coefficient of thermal expansion between the semiconductor element and the die pad portion,
A device that can reduce the stress generated between a semiconductor element and a die pad portion, and can reduce the warpage of the semiconductor element and the die pad portion even when subjected to heat treatment in a semiconductor device manufacturing process, as compared with the conventional method. It is.

【0002】[0002]

【従来の技術】近年、消費者による市販電気製品への高
品質化の要求はますます高まりつつあり、これに伴っ
て、これらの電気製品に搭載される半導体装置にも、そ
の信頼性のさらなる向上が求められつつある。この要求
に応えるために、半導体装置の製造工程では、プロセス
条件の最適化が日々追求されている。
2. Description of the Related Art In recent years, consumers are increasingly demanding higher quality of commercially available electric products, and accordingly, semiconductor devices mounted on these electric products are required to have higher reliability. Improvement is being sought. In order to meet this demand, optimization of process conditions is pursued every day in a semiconductor device manufacturing process.

【0003】図8は従来例に係る半導体装置90の構成
例を示す断面図である。この半導体装置は、半導体素子
91と、この半導体素子91を支持するダイパッド部9
2と、このダイパッド部92から所定の離隔距離を有し
て配置されているリード端子部93と、このリード端子
部93と半導体素子91の電極部とを電気的に接続する
金線94とを有している。また、半導体装置90は、半
導体素子91と、ダイパッド部92と、金線94と、リ
ード端子部93の一部を封止するモールド樹脂95を有
している。
FIG. 8 is a sectional view showing a configuration example of a semiconductor device 90 according to a conventional example. The semiconductor device includes a semiconductor element 91 and a die pad 9 supporting the semiconductor element 91.
2, a lead terminal portion 93 arranged at a predetermined distance from the die pad portion 92, and a gold wire 94 for electrically connecting the lead terminal portion 93 to the electrode portion of the semiconductor element 91. Have. Further, the semiconductor device 90 has a semiconductor element 91, a die pad portion 92, a gold wire 94, and a mold resin 95 for sealing a part of the lead terminal portion 93.

【0004】これらの構成部材の中で、ダイパッド部9
2とリード端子部93は、200μm程度の厚さを有す
る銅合金板を所定形状に打ち抜いて形成されて成るもの
である。この銅合金板をリードフレームと称する。この
リードフレームは、特に樹脂封止型半導体装置に広く使
用されている。
[0004] Among these constituent members, a die pad portion 9 is provided.
2 and the lead terminal portion 93 are formed by punching a copper alloy plate having a thickness of about 200 μm into a predetermined shape. This copper alloy plate is called a lead frame. This lead frame is widely used especially for a resin-sealed semiconductor device.

【0005】このリードフレームを用いて半導体装置9
0を構成する場合、図9Aに示すように、まず、ダイパ
ッド部92上に熱硬化性の接着剤96を塗布する。次
に、この接着剤96を塗布したダイパッド部92上に半
導体素子91を載置する。そして、この接着剤を硬化さ
せて半導体素子91とダイパッド部92とを接合するた
めに、図9Bに示すように、半導体素子91を搭載した
リードフレームを150℃程度の温度で1〜2時間加熱
する。
A semiconductor device 9 using this lead frame
9A, first, a thermosetting adhesive 96 is applied onto the die pad portion 92, as shown in FIG. 9A. Next, the semiconductor element 91 is mounted on the die pad portion 92 to which the adhesive 96 has been applied. Then, in order to cure the adhesive and join the semiconductor element 91 and the die pad portion 92, as shown in FIG. 9B, the lead frame on which the semiconductor element 91 is mounted is heated at a temperature of about 150 ° C. for 1 to 2 hours. I do.

【0006】この加熱処理によって、半導体素子91と
ダイパッド部92は各々の熱膨張係数に応じて、その体
積を増加するように成される。半導体素子91よりもダ
イパッド部92の方が熱膨張係数は大きい。それゆえ、
半導体素子91よりもダイパッド部92の方が、より一
層膨張するように成される。
By this heat treatment, the volume of the semiconductor element 91 and the die pad portion 92 is increased in accordance with the respective thermal expansion coefficients. The die pad portion 92 has a larger thermal expansion coefficient than the semiconductor element 91. therefore,
The die pad portion 92 is made to expand more than the semiconductor element 91.

【0007】そして、半導体素子91とダイパッド部9
2が膨張した状態で、接着剤96は乾燥して硬化する。
これにより、半導体素子91とダイパッド部92は接合
される。半導体素子91とダイパッド部92とが接合さ
れた後、これら半導体素子91とダイパッド部92は常
温まで自然冷却される。
The semiconductor element 91 and the die pad 9
With the 2 expanded, the adhesive 96 dries and cures.
Thereby, the semiconductor element 91 and the die pad portion 92 are joined. After the semiconductor element 91 and the die pad 92 are joined, the semiconductor element 91 and the die pad 92 are naturally cooled to room temperature.

【0008】このとき、半導体素子91とダイパッド部
92には各々の熱膨張係数に応じた収縮力が働いて、収
縮するように成される。特に、半導体素子91よりもダ
イパッド92の方がその熱膨張係数は大きいので、その
収縮の度合いも大きい。
At this time, the semiconductor element 91 and the die pad 92 are contracted by a contraction force corresponding to their respective thermal expansion coefficients. In particular, since the thermal expansion coefficient of the die pad 92 is larger than that of the semiconductor element 91, the degree of contraction thereof is larger.

【0009】[0009]

【発明が解決しようとする課題】ところで、従来方式に
係る半導体装置90によれば、ダイパッド部92の厚み
はリード端子部93の厚みと同じに成されていた。それ
ゆえ、図9Cに示すように、半導体素子91とダイパッ
ド部92との間には各々の収縮度合いの差に起因する応
力が生じ、この応力を受けて半導体素子91とダイパッ
ド部92は上方に反っていき、変形するように成され
る。
According to the conventional semiconductor device 90, the thickness of the die pad portion 92 is the same as the thickness of the lead terminal portion 93. Therefore, as shown in FIG. 9C, a stress is generated between the semiconductor element 91 and the die pad portion 92 due to a difference in the degree of contraction between the semiconductor element 91 and the die pad portion 92, and the semiconductor element 91 and the die pad portion 92 receive the stress. It is made to warp and deform.

【0010】このような半導体素子91とダイパッド部
92の変形は、当該半導体素子91へのストレスとな
り、当該素子91内の配線パターンの断線や、パッシベ
ーション膜でのクラックの発生等を招いてしまうおそれ
がある。また、半導体素子91とリード端子部93との
相対位置がずれてしまい、半導体素子91とリード端子
部93とを電気的に接続できないおそれがある。
[0010] Such deformation of the semiconductor element 91 and the die pad portion 92 causes a stress on the semiconductor element 91, which may cause disconnection of a wiring pattern in the element 91, generation of cracks in the passivation film, and the like. There is. Further, the relative position between the semiconductor element 91 and the lead terminal 93 may be shifted, and the semiconductor element 91 and the lead terminal 93 may not be electrically connected.

【0011】そこで、この発明はこのような問題を解決
したものであって、半導体素子とダイパッド部の反りを
軽減できるようにすると共に、半導体素子とリード端子
部とを導電部材を介して確実に接続できるようにしたリ
ードフレーム、半導体装置、及び半導体装置の製造方法
の提供を目的とする。
In view of the above, the present invention has been made to solve such a problem, and it is possible to reduce the warpage between the semiconductor element and the die pad portion, and to reliably connect the semiconductor element and the lead terminal portion via a conductive member. It is an object of the present invention to provide a lead frame, a semiconductor device, and a method for manufacturing a semiconductor device that can be connected.

【0012】[0012]

【課題を解決するための手段】上述した課題は、半導体
素子を支持するためのダイパッド部と、半導体素子と導
電部材を介して接続可能なリード端子部とを備えたリー
ドフレームであって、このダイパッド部は、半導体素子
と当該ダイパッド部の熱膨張係数差に対応した厚さ/又
は形状に加工されて成ることを特徴とする半導体装置用
のリードフレームによって解決される。
An object of the present invention is to provide a lead frame provided with a die pad portion for supporting a semiconductor element and a lead terminal portion connectable to the semiconductor element via a conductive member. The die pad portion is solved by a lead frame for a semiconductor device, wherein the die pad portion is processed into a thickness and / or shape corresponding to a difference in thermal expansion coefficient between the semiconductor element and the die pad portion.

【0013】本発明に係るリードフレームによれば、半
導体素子とダイパッド部との間に生じる応力を緩和でき
るので、従来方式と比べて、半導体装置の製造工程で加
熱処理された場合でも、半導体素子とダイパッド部の反
りを軽減することができる。
According to the lead frame of the present invention, the stress generated between the semiconductor element and the die pad can be reduced. And the warpage of the die pad portion can be reduced.

【0014】また、本発明に係る半導体装置は、半導体
素子と、この半導体素子を支持する支持部材と、この支
持部材と所定の離隔距離を有して配された端子部材と、
この端子部材と半導体素子とを接続する導電部材とを備
え、この支持部材は、半導体素子と当該支持部材との熱
膨張係数の差に対応した厚さ及び/又は形状に加工され
て成ることを特徴とするものである。
According to another aspect of the present invention, there is provided a semiconductor device, comprising: a semiconductor element; a support member for supporting the semiconductor element; a terminal member disposed at a predetermined distance from the support member;
A conductive member that connects the terminal member and the semiconductor element; and that the support member is processed into a thickness and / or a shape corresponding to a difference in thermal expansion coefficient between the semiconductor element and the support member. It is a feature.

【0015】本発明に係る半導体装置によれば、半導体
素子を支持する支持部材は、半導体素子と当該支持部材
との熱膨張係数の差に対応した厚さに加工するようなさ
れる。従って、半導体素子と支持部材との間に生じる応
力を緩和できるので、従来方式と比べて、当該装置の製
造工程で加熱処理された場合でも、半導体素子と支持部
材の反りを軽減することができる。
According to the semiconductor device of the present invention, the supporting member for supporting the semiconductor element is processed to have a thickness corresponding to the difference in the coefficient of thermal expansion between the semiconductor element and the supporting member. Therefore, since the stress generated between the semiconductor element and the support member can be reduced, the warpage of the semiconductor element and the support member can be reduced even when heat treatment is performed in the manufacturing process of the device, as compared with the conventional method. .

【0016】さらに、本発明に係る半導体装置の製造方
法は、支持部材上に半導体素子を接合し、この半導体素
子と、端子部材とを導電部材で接続して成る半導体装置
の製造方法において、この支持部材を、半導体素子と当
該支持部材との熱膨張係数の差に対応した厚さ及び/又
は形状に加工することを特徴とするものである。
Further, according to a method of manufacturing a semiconductor device according to the present invention, there is provided a method of manufacturing a semiconductor device comprising joining a semiconductor element on a support member and connecting the semiconductor element and a terminal member with a conductive member. The support member is processed into a thickness and / or shape corresponding to a difference in thermal expansion coefficient between the semiconductor element and the support member.

【0017】本発明に係る半導体装置の製造方法によれ
ば、半導体素子と支持部材との間に生じる応力を緩和で
きるので、従来方式と比べて、当該装置をその製造工程
で加熱処理した場合でも、半導体素子と支持部材の反り
を軽減することができる。
According to the method of manufacturing a semiconductor device according to the present invention, the stress generated between the semiconductor element and the support member can be reduced. In addition, warpage between the semiconductor element and the support member can be reduced.

【0018】[0018]

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施形態に係るリードフレーム、半導体装置、及
び半導体装置の製造方法について説明する。図1は本発
明の実施形態に係るリードフレーム50の構成例を示す
平面図である。この実施形態では、半導体素子を支持す
るためのダイパッド部を、半導体素子と当該ダイパッド
部との熱膨張係数の差に対応した厚さ/又は形状に加工
して、半導体素子とダイパッド部との間に生じる応力を
緩和できるようにし、従来方式と比べて、半導体装置の
製造工程で加熱処理された場合でも、半導体素子とダイ
パッド部の反りを軽減できるようにすると共に、半導体
素子とリード端子部とを導電部材を介して確実に接続で
きるようにしたものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a lead frame, a semiconductor device, and a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a plan view showing a configuration example of a lead frame 50 according to an embodiment of the present invention. In this embodiment, the die pad portion for supporting the semiconductor element is processed into a thickness and / or shape corresponding to the difference in the coefficient of thermal expansion between the semiconductor element and the die pad part, so that the gap between the semiconductor element and the die pad part is increased. In the semiconductor device and in the case where the semiconductor device is heated during the manufacturing process of the semiconductor device. Can be reliably connected via a conductive member.

【0019】図1に示すリードフレーム50は、樹脂封
止型の半導体装置に適用して好適であり、半導体素子を
支持する枠体である。このリードフレーム50は、例え
ば、銅合金の平板を打ち抜いて形成されて成るものであ
る。このリードフレーム50は、半導体素子をその表面
で支持するダイパッド部52を有している。このダイパ
ッド部52は、支持する半導体素子に対応した形状と、
大きさに成されている。ダイパッド部52は、例えば、
略正四角形に成されており、その大きさは縦4mm×横
4mm×厚さ120μm程度である。
The lead frame 50 shown in FIG. 1 is preferably applied to a resin-sealed semiconductor device, and is a frame supporting a semiconductor element. The lead frame 50 is formed, for example, by punching a copper alloy flat plate. The lead frame 50 has a die pad portion 52 for supporting a semiconductor element on its surface. The die pad 52 has a shape corresponding to the semiconductor element to be supported,
It is made in size. The die pad part 52 is, for example,
It is formed in a substantially square shape, and its size is about 4 mm long × 4 mm wide × 120 μm thick.

【0020】また、リードフレーム50は、リード端子
部54を有している。このリード端子部54は、ダイパ
ッド部52上に取り付けられる半導体素子と導電部材を
介して電気的に接続可能に成されるものである。リード
端子部54は、この半導体素子の備える電極部(以下
で、パッドともいう)の数に対応して設けられている。
The lead frame 50 has a lead terminal portion 54. The lead terminal portion 54 can be electrically connected to a semiconductor element mounted on the die pad portion 52 via a conductive member. The lead terminal portions 54 are provided corresponding to the number of electrode portions (hereinafter, also referred to as pads) included in the semiconductor element.

【0021】図1において、リード端子部54は、例え
ば20個設けられている。これらのリード端子部54
は、ダイパッド部52から0.5mm程度の離隔距離を
有して、当該ダイパッド部52を囲むように配置されて
いる。リード端子部54の大きさは、例えば、長さ2.
4mm×幅0.2mm×厚さ200μm程度である。
In FIG. 1, for example, twenty lead terminals 54 are provided. These lead terminal portions 54
Are arranged so as to surround the die pad 52 at a distance of about 0.5 mm from the die pad 52. The size of the lead terminal portion 54 is, for example, 2.
It is about 4 mm × width 0.2 mm × thickness 200 μm.

【0022】図2A及びBは、図1に示したリードフレ
ーム50のX1−X2及びY1−Y2矢視断面図であ
る。図2Aに示すように、リードフレーム50では、ダ
イパッド部52の厚さをT1とし、リード端子部54の
厚さをT2としたとき、ダイパッド部52の厚さT1は
リード端子部54の厚さT2よりも薄く成されている。
FIGS. 2A and 2B are sectional views of the lead frame 50 shown in FIG. 1 taken along arrows X1-X2 and Y1-Y2. As shown in FIG. 2A, in the lead frame 50, when the thickness of the die pad portion 52 is T1 and the thickness of the lead terminal portion 54 is T2, the thickness T1 of the die pad portion 52 is the thickness of the lead terminal portion 54. It is made thinner than T2.

【0023】例えば、リード端子部54の厚さは200
μm程度に成されているのに対して、ダイパッド部52
の厚さは120μm程度である。これは、半導体素子と
ダイパッド部52の熱膨張係数の違いから、熱処理工程
で当該両部材間に生じてしまう応力を緩和するためであ
る。
For example, the thickness of the lead terminal portion 54 is 200
μm, the die pad 52
Has a thickness of about 120 μm. This is for reducing the stress generated between the semiconductor element and the die pad 52 during the heat treatment process due to the difference in the thermal expansion coefficient between the two.

【0024】ダイパッド部52のみを薄く加工する手段
としては、所定の薬液による選択的エッチングや、プレ
ス機による選択的な圧延などが挙げられる。例えば、銅
合金の平板(以下で、銅板ともいう)上に耐酸性のテー
プ部材を選択的に形成する。次に、このテープ部材をマ
スクにしてこの銅板を希硫酸水溶液で選択的にエッチン
グする。そして、銅合金板からテープ部材を剥離し、エ
ッチングにより生じた銅板上の段差を目印にして、この
銅板を所定形状に打ち抜く。これにより、ダイパッド部
52のみを薄く加工したリードフレーム50を形成でき
る。
As means for thinning only the die pad portion 52, selective etching with a predetermined chemical solution, selective rolling with a press machine and the like can be mentioned. For example, an acid-resistant tape member is selectively formed on a copper alloy flat plate (hereinafter, also referred to as a copper plate). Next, using the tape member as a mask, the copper plate is selectively etched with a dilute sulfuric acid aqueous solution. Then, the tape member is peeled from the copper alloy plate, and the copper plate is punched into a predetermined shape using the step on the copper plate generated by the etching as a mark. Thereby, the lead frame 50 in which only the die pad portion 52 is thinned can be formed.

【0025】また、図2Bに示すように、ダイパッド部
52はその下面58をエッチング処理された後、上面5
9側から下方向へプレスされて成形されている。ダイパ
ッド部52の上面59がリードフレーム50の他の部位
よりも低く成されているのは、上面59に取り付けられ
る半導体素子のパッドとリード端子部との高低差をでき
るだけ小さくして、両部材間を接続する金線等の使用量
を低減するためである。
As shown in FIG. 2B, after the lower surface 58 of the die pad portion 52 is etched, the upper surface 5 is formed.
It is molded by pressing downward from the 9 side. The upper surface 59 of the die pad portion 52 is formed lower than other portions of the lead frame 50 because the height difference between the pad of the semiconductor element mounted on the upper surface 59 and the lead terminal portion is made as small as possible, and This is in order to reduce the amount of gold wire or the like used to connect.

【0026】次に、本発明の実施形態に係る半導体装置
100について説明する。図3は、本発明の実施形態に
係る半導体装置100の構成例を示す断面図である。こ
の半導体装置100は、上述したリードフレーム50が
応用されて成ることを前提とする。
Next, a semiconductor device 100 according to an embodiment of the present invention will be described. FIG. 3 is a cross-sectional view illustrating a configuration example of the semiconductor device 100 according to the embodiment of the present invention. This semiconductor device 100 is based on the premise that the above-described lead frame 50 is applied.

【0027】まず、半導体装置100は、シリコン等か
ら成る半導体素子1を有している。この半導体素子1
は、多数の半導体素子を形成されたシリコンウェハーを
切断して得られるものである。切断された個々の半導体
素子1には、導電部材と接続するために、複数個のパッ
ドが設けられている。半導体素子1の大きさはその種類
や使用用途により種種異なるが、例えば縦3.0mm×
横3.0mm×厚さ0.3mm程度である。
First, the semiconductor device 100 has a semiconductor element 1 made of silicon or the like. This semiconductor element 1
Is obtained by cutting a silicon wafer on which a number of semiconductor elements are formed. Each of the cut individual semiconductor elements 1 is provided with a plurality of pads for connection to a conductive member. The size of the semiconductor element 1 varies depending on its type and intended use.
It is about 3.0 mm wide x 0.3 mm thick.

【0028】また、この半導体装置100は、支持部材
の一例となるダイパッド部52を有している。このダイ
パッド部52は、図1に示したリードフレーム50の一
部位である。図3に示すダイパッド部52は、熱硬化性
の接着剤15を介してその上面で半導体素子1を支持す
るようなされている。
The semiconductor device 100 has a die pad 52 which is an example of a support member. The die pad part 52 is a part of the lead frame 50 shown in FIG. The die pad portion 52 shown in FIG. 3 is configured to support the semiconductor element 1 on the upper surface thereof through a thermosetting adhesive 15.

【0029】さらに、半導体装置100は端子部材の一
例として、リード端子部54を有している。このリード
端子部54は、図1に示したリードフレーム50の一部
位である。以下で、このリード端子部54の、モールド
樹脂に封止されている部位を内部導出リード62と称
し、モールド樹脂から突出している部位を外部導出リー
ド64と称する。
Further, the semiconductor device 100 has a lead terminal portion 54 as an example of a terminal member. The lead terminal portion 54 is a part of the lead frame 50 shown in FIG. Hereinafter, a portion of the lead terminal portion 54 that is sealed with the mold resin is referred to as an internal lead 62, and a portion protruding from the mold resin is referred to as an external lead 64.

【0030】内部導出リード62はダイパッド部52か
ら所定の離隔距離を有して絶縁するように成されてい
る。また、内部導出リード62は、導電部材を介して半
導体素子1のパッドと一対で接続するように成されてい
る。一方、外部導出リード64は、図示しない実装基板
の配線パターンと半田等を介して接続される。外部導出
リード64の先端部付近は、実装基板の配線パターンと
良好に接合されるように、実装基板面に平行になるよう
成形されている。内部導出リード62の長さは、例え
ば、0.75mm程度であり、外部導出リード64の長
さ1.65mm程度である。
The lead-out lead 62 is configured to be insulated from the die pad 52 at a predetermined distance. The internal lead 62 is connected to a pair of pads of the semiconductor element 1 via a conductive member. On the other hand, the external lead 64 is connected to a wiring pattern of a mounting board (not shown) via solder or the like. The vicinity of the distal end of the external lead 64 is formed so as to be parallel to the surface of the mounting board so as to be favorably joined to the wiring pattern of the mounting board. The length of the internal lead 62 is, for example, about 0.75 mm, and the length of the external lead 64 is about 1.65 mm.

【0031】また、半導体装置100は導電部材の一例
として金線5を有している。この金線5は、その一端を
半導体素子1のパッドに接合し、他端を内部導出リード
62の上面に接合するようなされている。これにより、
半導体素子1とリード端子部54は電気的に接続されて
いる。金線5と半導体素子1のパッド、及び金線5と内
部導出リード62の上面は、各々を互いに加圧、加熱し
て接合されている。金線5の直径は約30μm、長さは
2mm程度である。
The semiconductor device 100 has a gold wire 5 as an example of a conductive member. One end of the gold wire 5 is joined to the pad of the semiconductor element 1, and the other end is joined to the upper surface of the internal lead 62. This allows
The semiconductor element 1 and the lead terminal 54 are electrically connected. The gold wire 5 and the pad of the semiconductor element 1, and the gold wire 5 and the upper surface of the internal lead 62 are joined by pressing and heating each other. The diameter of the gold wire 5 is about 30 μm, and the length is about 2 mm.

【0032】さらに、半導体装置100は、モールド樹
脂7を有している。このモールド樹脂7は半導体素子1
と、金線5と、内部導出リード62を封止するものであ
る。このモールド樹脂7によって、半導体素子1と、金
線5と、内部導出リード62は、空気中の酸素や湿気か
ら遮断され、酸化や腐食の進行を阻止するようなされて
いる。
Further, the semiconductor device 100 has a molding resin 7. This mold resin 7 is used for the semiconductor element 1
To seal the gold wire 5 and the internal lead 62. With this mold resin 7, the semiconductor element 1, the gold wire 5, and the lead-in lead 62 are shielded from oxygen and moisture in the air, and prevent the progress of oxidation and corrosion.

【0033】このように、この半導体装置100は、リ
ードフレーム50を応用して形成されて成るものであ
る。従って、この半導体装置100においても、半導体
素子1とダイパッド部52との熱膨張係数の差から、熱
処理工程で当該両部材間に生じてしまう応力を緩和する
ために、ダイパッド部52の厚さはリード端子部54の
厚さよりも薄く成されている。
As described above, the semiconductor device 100 is formed by applying the lead frame 50. Therefore, in the semiconductor device 100 as well, the thickness of the die pad portion 52 is set to be small in order to reduce the stress generated between the semiconductor element 1 and the die pad portion 52 due to the difference in thermal expansion coefficient between the two members in the heat treatment step. The thickness is smaller than the thickness of the lead terminal portion 54.

【0034】次に、上述した半導体装置100の製造方
法について説明する。図4及び図5は、本発明の実施形
態に係る半導体装置100の製造方法(その1、その
2)を示す工程図である。ここでは、図1に示したリー
ドフレーム50を使用して、半導体装置100を製造す
る場合を想定する。
Next, a method for manufacturing the above-described semiconductor device 100 will be described. 4 and 5 are process diagrams showing a method (Nos. 1 and 2) for manufacturing the semiconductor device 100 according to the embodiment of the present invention. Here, it is assumed that the semiconductor device 100 is manufactured using the lead frame 50 shown in FIG.

【0035】まず、図4Aに示すように、上述したリー
ドフレーム50を用意する。そして、このリードフレー
ム50のダイパッド部52の上面に熱硬化性の接着剤1
5を塗布する。ダイパッド部52上に接着剤15を塗布
した後、当該素子1の裏面を下方にして、半導体素子1
をダイパッド部52に押し当てる。これは、半導体装置
の組立工程で一般に用いられているダイボンディング装
置を用いて行う。
First, as shown in FIG. 4A, the above-described lead frame 50 is prepared. Then, a thermosetting adhesive 1 is applied to the upper surface of the die pad portion 52 of the lead frame 50.
5 is applied. After applying the adhesive 15 on the die pad portion 52, the semiconductor element 1
Is pressed against the die pad portion 52. This is performed using a die bonding apparatus generally used in a semiconductor device assembling process.

【0036】次に、半導体素子1とダイパッド部52の
間に挟まれた熱硬化性の接着剤15を加熱処理して、こ
の接着剤15の硬化を促進させる。この加熱処理の処理
条件は、例えば、窒素雰囲気下で、150℃、1〜2時
間程度である。このように、熱硬化性の接着剤15を加
熱処理して乾燥させると、半導体素子1とダイパッド部
52とを確実に接合できる。
Next, the thermosetting adhesive 15 sandwiched between the semiconductor element 1 and the die pad portion 52 is subjected to a heat treatment to accelerate the curing of the adhesive 15. The conditions of this heat treatment are, for example, 150 ° C. and about 1 to 2 hours under a nitrogen atmosphere. As described above, when the thermosetting adhesive 15 is heated and dried, the semiconductor element 1 and the die pad portion 52 can be securely joined.

【0037】ところで、図4Bに示すように、半導体素
子1とダイパッド部52を加熱処理すると、各々の熱膨
張係数に応じて、半導体素子1とダイパッド部52はそ
の体積を増加するようなされる。この熱膨張係数αは
式で定義される。 α=(dV/dθ)/V0・・・ V:体積 θ:温度 V0:0℃における体積
By the way, as shown in FIG. 4B, when the semiconductor element 1 and the die pad 52 are subjected to a heat treatment, the volumes of the semiconductor element 1 and the die pad 52 are increased in accordance with the respective thermal expansion coefficients. This coefficient of thermal expansion α is defined by an equation. α = (dV / dθ) / V 0 ... V: volume θ: temperature V 0 : volume at 0 ° C.

【0038】150℃付近では、シリコンの熱膨張係数
は2〜4×10-6程度であるのに対して、銅の熱膨張係
数は16〜17×10-6程度である。つまり、シリコン
等から成る半導体素子1よりも、銅合金から成るダイパ
ッド部52の方が膨張力が大きく、収縮力も大きい。こ
の収縮力の差によって、半導体素子1とダイパッド部5
2には反り等の変形が生じてしまう。
At around 150 ° C., the thermal expansion coefficient of silicon is about 2 to 4 × 10 −6 , whereas the thermal expansion coefficient of copper is about 16 to 17 × 10 −6 . That is, the die pad portion 52 made of a copper alloy has a larger expansion force and a larger contraction force than the semiconductor element 1 made of silicon or the like. The semiconductor element 1 and the die pad 5
Deformation such as warpage occurs in 2.

【0039】そこで、本発明者らは、この熱膨張係数の
差によって生じる反りと、ダイパッド部52の厚さとの
関係を調査した。即ち、厚さが100〜200μm程度
のリードフレーム50を複数用意し、これらのリードフ
レーム50のダイパッド部52に接着剤15を塗布して
半導体素子1をそれぞれ搭載し、そしてこれらのリード
フレーム50に上述の加熱処理を施す場合を想定する。
ダイパッド部52の厚さをT1とし、リード端子部54
の厚さをT2として、このときのダイパッド部52の厚
さT1と、このダイパッド部52と半導体素子1とに生
じる反りとの関係を調査した。
The present inventors have investigated the relationship between the warpage caused by the difference in the coefficient of thermal expansion and the thickness of the die pad portion 52. That is, a plurality of lead frames 50 having a thickness of about 100 to 200 μm are prepared, the adhesive 15 is applied to the die pad portions 52 of these lead frames 50, and the semiconductor elements 1 are mounted thereon, respectively. It is assumed that the above-described heat treatment is performed.
The thickness of the die pad portion 52 is T1, and the lead terminal portion 54
The relationship between the thickness T1 of the die pad portion 52 at this time and the warpage generated in the die pad portion 52 and the semiconductor element 1 was examined.

【0040】これによれば、T1=T2の場合は、図6
Aに示すように、半導体素子1とダイパッド部52は大
きく弓なりに変形した。このときの反り量(半導体素子
表面の高低差)をHとすると、Hは50〜100μm程
度であった。一方、1/2×T2≦T1<T2の場合
は、図6Bに示すように、半導体素子1とダイパッド部
52はほとんど変形せず、反り量は20μm以下であっ
た。さらに、ダイパッド部52の厚さを1/2×T2≦
T1≦2/3×T2とすれば、反り量をより一層軽減で
きることがわかった。また、T1<1/2×T2の場合
は、ダイパッド部52が薄すぎて、半導体素子1を十分
に支持できなかった。
According to this, when T1 = T2, FIG.
As shown in A, the semiconductor element 1 and the die pad portion 52 were greatly deformed in a bow shape. Assuming that the amount of warpage (height difference on the surface of the semiconductor element) at this time is H, H was about 50 to 100 μm. On the other hand, in the case of 1/2 × T2 ≦ T1 <T2, as shown in FIG. 6B, the semiconductor element 1 and the die pad portion 52 hardly deformed, and the warpage was 20 μm or less. Further, the thickness of the die pad portion 52 is set to ×× T2 ≦
It was found that if T1 ≦ 2/3 × T2, the amount of warpage can be further reduced. When T1 <T × T2, the die pad portion 52 was too thin to support the semiconductor element 1 sufficiently.

【0041】この結果より、本発明者らは、リード端子
部54の厚さT2を200μm程度とし、ダイパッド部
52の厚さT1をT2の60%である120μm程度と
した。これにより、ダイパッド部52に半導体素子支持
機能を十分に保持させたまま、半導体素子1とダイパッ
ド部52の反りを軽減できる。
From these results, the present inventors set the thickness T2 of the lead terminal portion 54 to approximately 200 μm and set the thickness T1 of the die pad portion 52 to approximately 120 μm, which is 60% of T2. Thereby, the warpage between the semiconductor element 1 and the die pad part 52 can be reduced while the semiconductor element supporting function is sufficiently held by the die pad part 52.

【0042】図4Cに示すように、半導体基板1とダイ
パッド部52に大きな反りを生じることなく、これら両
部材を接合した後、図5Aに示すように、金線5の一端
をリード端子部54の上面に、他端を半導体素子1のパ
ッドに接合する。これにより、半導体素子1とリード端
子部54を、金線5を介して連接できる。半導体素子1
のパッドと金線5の接合、並びに金線5とリード端子部
54との接合は、半導体装置の組立工程で一般に用いら
れているワイヤーボンディング装置を用いて、各々を互
いに加圧、加熱して行う。
As shown in FIG. 4C, the semiconductor substrate 1 and the die pad portion 52 are joined without causing any large warpage, and then one end of the gold wire 5 is connected to the lead terminal portion 54 as shown in FIG. 5A. And the other end is joined to the pad of the semiconductor element 1. Thereby, the semiconductor element 1 and the lead terminal portion 54 can be connected via the gold wire 5. Semiconductor element 1
The bonding between the pad and the gold wire 5 and the bonding between the gold wire 5 and the lead terminal portion 54 are performed by applying pressure and heat to each other using a wire bonding apparatus generally used in a semiconductor device assembly process. Do.

【0043】このワイヤーボンディング工程で、リード
フレーム50と半導体素子1はその全体を約250℃で
3分間加熱される。この例では、ダイパッド部52の厚
さと反りとの調査結果から、ダイパッド部52は120
μm程度に成されているので、半導体素子1とダイパッ
ド部52の変形を軽減できる。
In this wire bonding step, the entire lead frame 50 and the semiconductor element 1 are heated at about 250 ° C. for 3 minutes. In this example, from the result of the investigation on the thickness and warpage of the die pad portion 52, the die pad portion 52
Since the thickness is about μm, deformation of the semiconductor element 1 and the die pad portion 52 can be reduced.

【0044】次に、図5Bに示すように、半導体素子1
と、内部導出リード62と、金線5を覆うようにしてモ
ールド樹脂7を成型し、これら半導体素子1と、内部導
出リード62と、金線5を封止する。モールド樹脂7の
成型には、半導体装置の組立工程で一般に用いられてい
るモールド装置を用いて行う。これにより、図3に示し
た半導体装置100を完成する。
Next, as shown in FIG.
Then, the molding resin 7 is molded so as to cover the internal lead 62 and the gold wire 5, and the semiconductor element 1, the internal lead 62 and the gold wire 5 are sealed. The molding of the molding resin 7 is performed by using a molding device generally used in an assembly process of a semiconductor device. Thus, the semiconductor device 100 shown in FIG. 3 is completed.

【0045】このモールド工程で、リードフレーム50
と半導体素子1はその全体を約170℃で2〜3分間加
熱される。ここでも、ダイパッド部52は上述した調査
結果に基づいて120μm程度まで薄く加工されている
ので、半導体素子1とダイパッド部52の変形を抑える
ことができる。
In this molding process, the lead frame 50
The entire semiconductor element 1 is heated at about 170 ° C. for 2 to 3 minutes. Also in this case, since the die pad portion 52 is processed to a thickness of about 120 μm based on the above-described investigation result, the deformation of the semiconductor element 1 and the die pad portion 52 can be suppressed.

【0046】このように、本発明に係るリードフレーム
50によれば、半導体素子1を支持するためのダイパッ
ド部52は、半導体素子1と当該リードフレーム50と
の熱膨張係数の差に対応した厚さ/又は形状に加工され
て成るものである。
As described above, according to the lead frame 50 of the present invention, the die pad portion 52 for supporting the semiconductor element 1 has a thickness corresponding to the difference in the coefficient of thermal expansion between the semiconductor element 1 and the lead frame 50. It is formed by processing into a shape.

【0047】従って、半導体素子1とダイパッド部52
との間に生じる応力を緩和できるので、従来方式と比べ
て、半導体装置100の製造工程で加熱処理された場合
でも、半導体素子1とダイパッド部52の反りを軽減す
ることができる。これにより、半導体素子1の変形を防
ぐことができ、半導体素子1とリード端子部54とを金
線5を介して確実に接続できる。
Therefore, the semiconductor element 1 and the die pad 52
Therefore, the warpage between the semiconductor element 1 and the die pad portion 52 can be reduced even when heat treatment is performed in the manufacturing process of the semiconductor device 100, as compared with the conventional method. Thereby, the deformation of the semiconductor element 1 can be prevented, and the semiconductor element 1 and the lead terminal portion 54 can be reliably connected via the gold wire 5.

【0048】尚、この実施形態では、ダイパッド部52
の厚さをリード端子部54よりも薄くして、半導体素子
1とダイパッド部52との間に働く応力を緩和する場合
について説明したが、これに限られることはなく、例え
ば、図7に示すように、ダイパッド部52の裏面に凹凸
部を設けてもよい。ダイパッド部52の強度を部分的に
弱めることで、ダイパッド部52を薄く加工する場合と
同様な効果を得ることができる。
In this embodiment, the die pad 52
Has been described in which the thickness of the lead terminal portion 54 is made smaller than that of the lead terminal portion 54 to reduce the stress acting between the semiconductor element 1 and the die pad portion 52. However, the present invention is not limited to this. For example, FIG. As described above, an uneven portion may be provided on the back surface of the die pad portion 52. By partially weakening the strength of the die pad portion 52, the same effect as when the die pad portion 52 is processed to be thin can be obtained.

【0049】[0049]

【発明の効果】本発明に係るリードフレームによれば、
半導体素子を支持するためのダイパッド部は、この半導
体素子と当該リードフレームとの熱膨張係数の差に対応
した厚さ/又は形状に加工されたものである。この構成
によって、半導体素子とダイパッド部との間に生じる応
力を緩和できるので、従来方式と比べて、半導体装置の
製造工程で加熱処理された場合でも、半導体素子とダイ
パッド部の反りを軽減することができる。従って、半導
体素子の変形を防ぐことができ、半導体素子とリード端
子部とを導電部材を介して確実に接続できる。
According to the lead frame of the present invention,
The die pad portion for supporting the semiconductor element is processed into a thickness and / or shape corresponding to the difference in the coefficient of thermal expansion between the semiconductor element and the lead frame. With this configuration, the stress generated between the semiconductor element and the die pad portion can be reduced, so that the warpage between the semiconductor element and the die pad portion can be reduced even when the semiconductor device is subjected to heat treatment in the manufacturing process of the semiconductor device, as compared with the conventional method. Can be. Therefore, deformation of the semiconductor element can be prevented, and the semiconductor element and the lead terminal can be reliably connected via the conductive member.

【0050】また、本発明に係る半導体装置によれば、
半導体素子を支持する支持部材は、この半導体素子と当
該支持部材との熱膨張係数の差に対応した厚さに加工さ
れて成るものである。この構成によって、半導体素子と
支持部材との間に生じる応力を緩和できるので、従来方
式と比べて、当該装置の製造工程で加熱処理された場合
でも、半導体素子と支持部材の反りを軽減することがで
きる。
According to the semiconductor device of the present invention,
The support member that supports the semiconductor element is formed by processing the semiconductor element into a thickness corresponding to the difference in the coefficient of thermal expansion between the semiconductor element and the support member. With this configuration, the stress generated between the semiconductor element and the support member can be reduced, so that the warpage between the semiconductor element and the support member can be reduced even when heat treatment is performed in the manufacturing process of the device, as compared with the conventional method. Can be.

【0051】従って、半導体素子と端子部材との位置関
係を良好に維持できるので、半導体素子と端子部材とを
確実に接続できる。また、半導体素子へのストレスを確
実に軽減できるので、当該素子内の配線パターンの断線
等を防ぐことができる。それゆえ、半導体装置の歩留ま
りをより一層向上できる。
Therefore, the positional relationship between the semiconductor element and the terminal member can be maintained in a good condition, so that the semiconductor element and the terminal member can be reliably connected. Further, since stress on the semiconductor element can be reliably reduced, disconnection of a wiring pattern in the element can be prevented. Therefore, the yield of the semiconductor device can be further improved.

【0052】さらに、本発明に係る半導体装置の製造方
法によれば、半導体素子を支持する支持部材を、この半
導体素子と当該支持部材との熱膨張係数の差に対応した
厚さ及び/又は形状に加工するようなされる。この構成
によって、半導体素子と支持部材との間に生じる応力を
緩和できるので、従来方式と比べて、当該装置をその製
造工程で加熱処理した場合でも、半導体素子と支持部材
の反りを軽減することができる。
Further, according to the method of manufacturing a semiconductor device according to the present invention, the supporting member for supporting the semiconductor element is provided with a thickness and / or a shape corresponding to a difference in thermal expansion coefficient between the semiconductor element and the supporting member. It is processed like With this configuration, the stress generated between the semiconductor element and the support member can be reduced, so that the warpage between the semiconductor element and the support member can be reduced even when the device is subjected to heat treatment in the manufacturing process, as compared with the conventional method. Can be.

【0053】従って、半導体素子と端子部材との位置関
係を良好に維持できるので、半導体素子と端子部材とを
確実に接続できる。また、半導体素子へのストレスを確
実に軽減できるので、当該素子のパッシベーション膜に
おけるクラックの発生を阻止できる。それゆえ、トラン
ジスタ動作の信頼性を向上した半導体装置を再現性良く
製造できる。この発明は、組立工程で加熱処理を施され
る樹脂封止型IC等に適用して極めて好適である。
Therefore, the positional relationship between the semiconductor element and the terminal member can be maintained well, and the semiconductor element and the terminal member can be reliably connected. In addition, since the stress on the semiconductor element can be surely reduced, the occurrence of cracks in the passivation film of the element can be prevented. Therefore, a semiconductor device with improved transistor operation reliability can be manufactured with good reproducibility. INDUSTRIAL APPLICABILITY The present invention is extremely suitable for application to a resin-sealed IC or the like that is subjected to a heat treatment in an assembly process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係るリードフレーム50の
構成例を示す平面図である。
FIG. 1 is a plan view showing a configuration example of a lead frame 50 according to an embodiment of the present invention.

【図2】A及びBは、図1に示したリードフレーム50
のX1−X2及びY1−Y2矢視断面図である。
FIGS. 2A and 2B show the lead frame 50 shown in FIG.
2 is a cross-sectional view taken along arrows X1-X2 and Y1-Y2.

【図3】本発明の実施形態に係る半導体装置100の構
成例を示す断面図である。
FIG. 3 is a cross-sectional view illustrating a configuration example of a semiconductor device 100 according to an embodiment of the present invention.

【図4】A〜Cは半導体装置100の製造方法(その
1)を示す工程図である。
4A to 4C are process diagrams illustrating a method (part 1) of manufacturing the semiconductor device 100.

【図5】A及びBは半導体装置100の製造方法(その
2)を示す工程図である。
FIGS. 5A and 5B are process diagrams illustrating a method (part 2) for manufacturing the semiconductor device 100. FIGS.

【図6】A及びBはダイパッド部52の厚さと反りとの
関係を示す断面図である。
FIGS. 6A and 6B are cross-sectional views showing the relationship between the thickness and the warpage of the die pad portion 52. FIGS.

【図7】半導体装置100の他の構成例を示す断面図で
ある。
FIG. 7 is a cross-sectional view illustrating another configuration example of the semiconductor device 100.

【図8】従来例に係る半導体装置90の構成例を示す断
面図である。
FIG. 8 is a cross-sectional view illustrating a configuration example of a semiconductor device 90 according to a conventional example.

【図9】A〜Cは半導体装置90の製造方法を示す工程
図である。
9A to 9C are process diagrams illustrating a method for manufacturing the semiconductor device 90.

【符号の説明】[Explanation of symbols]

1・・・半導体素子、5・・・金線、7・・・モールド
樹脂、15・・・接着剤、50・・・リードフレーム、
52・・・ダイパッド部、54・・・リード端子部、1
00・・・半導体装置
DESCRIPTION OF SYMBOLS 1 ... Semiconductor element, 5 ... Gold wire, 7 ... Mold resin, 15 ... Adhesive, 50 ... Lead frame,
52: die pad portion, 54: lead terminal portion, 1
00 ... Semiconductor device

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子を支持するためのダイパッド
部と、この半導体素子と導電部材を介して接続可能なリ
ード端子部とを備えたリードフレームであって、 前記ダイパッド部は、 前記半導体素子と当該ダイパッド部の熱膨張係数差に対
応した厚さ/又は形状に加工されて成ることを特徴とす
る半導体装置用のリードフレーム。
1. A lead frame comprising: a die pad portion for supporting a semiconductor element; and a lead terminal portion connectable to the semiconductor element via a conductive member, wherein the die pad portion includes the semiconductor element and A lead frame for a semiconductor device, which is processed into a thickness and / or shape corresponding to a difference in thermal expansion coefficient of the die pad portion.
【請求項2】 前記ダイパッド部と前記リード端子部
は、同一の銅合金板を打ち抜いて形成されて成り、 前記ダイパッド部はエッチング処理を施され、 前記ダイパッド部の厚さをT1とし、前記リード端子部
の厚さをT2としたとき、 1/2×T2≦T1<T2に加工されて成ることを特徴
とする請求項1に記載のリードフレーム。
2. The die pad portion and the lead terminal portion are formed by stamping the same copper alloy plate, the die pad portion is subjected to an etching process, the thickness of the die pad portion is set to T1, and the lead is formed. 2. The lead frame according to claim 1, wherein when the thickness of the terminal portion is T2, the lead frame is processed to satisfy ×× T2 ≦ T1 <T2.
【請求項3】 前記ダイパッド部の前記半導体素子を支
持する面の裏面側には凹凸部が設けられて成ることを特
徴とする請求項1に記載のリードフレーム。
3. The lead frame according to claim 1, wherein an uneven portion is provided on a back surface side of a surface of the die pad portion supporting the semiconductor element.
【請求項4】 半導体素子と、 前記半導体素子を支持する支持部材と、 前記支持部材と所定の離隔距離を有して配された端子部
材と、 前記端子部材と前記半導体素子とを接続する導電部材と
を備え、 前記支持部材は、 前記半導体素子と当該支持部材との熱膨張係数の差に対
応した厚さ及び/又は形状に加工されて成ることを特徴
とする半導体装置。
4. A semiconductor element, a support member for supporting the semiconductor element, a terminal member disposed at a predetermined distance from the support member, and a conductive member for connecting the terminal member and the semiconductor element. A semiconductor device, comprising: a member, wherein the support member is processed into a thickness and / or shape corresponding to a difference in thermal expansion coefficient between the semiconductor element and the support member.
【請求項5】 前記支持部材と前記端子部材は、同一の
銅合金板を打ち抜いて形成されたリードフレームから成
り、 前記リードフレームの所定部位はエッチング処理を施さ
れ、 前記支持部材の厚さをT1とし、前記端子部材の厚さを
T2としたとき、 1/2×T2≦T1<T2に加工されて成ることを特徴
とする請求項4に記載の半導体装置。
5. The support member and the terminal member are made of a lead frame formed by stamping the same copper alloy plate, a predetermined portion of the lead frame is subjected to an etching process, and the thickness of the support member is reduced. 5. The semiconductor device according to claim 4, wherein when T1 is a thickness of the terminal member and T2 is a thickness of the terminal member, the processing is performed to 1 / × T2 ≦ T1 <T2.
【請求項6】 前記支持部材の前記半導体素子を支持す
る面の裏面側には凹凸部が設けられて成ることを特徴と
する請求項4に記載の半導体装置。
6. The semiconductor device according to claim 4, wherein an uneven portion is provided on a back surface side of a surface of the support member supporting the semiconductor element.
【請求項7】 支持部材上に半導体素子を接合し、この
半導体素子と、端子部材とを導電部材で接続して成る半
導体装置の製造方法において、 前記支持部材を、前記半導体素子と当該支持部材との熱
膨張係数の差に対応した厚さ及び/又は形状に加工する
ことを特徴とする半導体装置の製造方法。
7. A method of manufacturing a semiconductor device, comprising joining a semiconductor element on a support member and connecting the semiconductor element and a terminal member with a conductive member, wherein the support member is connected to the semiconductor element and the support member. And processing the semiconductor device into a thickness and / or shape corresponding to a difference in thermal expansion coefficient between the semiconductor device and the semiconductor device.
【請求項8】 同一の銅合金板を打ち抜いて、前記支持
部材と前記端子部材とを備えるリードフレームを形成
し、 前記リードフレームの所定部位にエッチング処理を施し
て、 前記支持部材の厚さをT1とし、前記端子部材の厚さを
T2としたとき、 1/2×T2≦T1<T2に加工することを特徴とする
請求項7に記載の半導体装置の製造方法。
8. The same copper alloy plate is punched to form a lead frame including the support member and the terminal member, and a predetermined portion of the lead frame is subjected to an etching process to reduce a thickness of the support member. The method of manufacturing a semiconductor device according to claim 7, wherein when T1 is set as T2 and the thickness of the terminal member is set as T2, 1/2 × T2 ≦ T1 <T2.
【請求項9】 前記支持部材の前記半導体素子を支持す
る面の裏面側に凹凸部を形成することを特徴とする請求
項7に記載の半導体装置の製造方法。
9. The method for manufacturing a semiconductor device according to claim 7, wherein an uneven portion is formed on a back surface side of a surface of said support member supporting said semiconductor element.
JP2001156040A 2001-05-24 2001-05-24 Lead frame, semiconductor device and manufacturing method of the semiconductor device Pending JP2002353393A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001156040A JP2002353393A (en) 2001-05-24 2001-05-24 Lead frame, semiconductor device and manufacturing method of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001156040A JP2002353393A (en) 2001-05-24 2001-05-24 Lead frame, semiconductor device and manufacturing method of the semiconductor device

Publications (1)

Publication Number Publication Date
JP2002353393A true JP2002353393A (en) 2002-12-06

Family

ID=19000113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001156040A Pending JP2002353393A (en) 2001-05-24 2001-05-24 Lead frame, semiconductor device and manufacturing method of the semiconductor device

Country Status (1)

Country Link
JP (1) JP2002353393A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366958A (en) * 1986-09-08 1988-03-25 Furukawa Electric Co Ltd:The Lead frame for semiconductor and manufacture thereof
JPH06338583A (en) * 1993-05-31 1994-12-06 Kawasaki Steel Corp Resin-sealed semiconductor device and manufacture thereof
JPH07106497A (en) * 1993-10-01 1995-04-21 Toppan Printing Co Ltd Semiconductor device and lead frame used for same
JPH07288262A (en) * 1994-04-15 1995-10-31 Sony Corp Semiconductor device
JPH0995651A (en) * 1995-09-28 1997-04-08 Sumitomo Bakelite Co Ltd Electroconductive resin paste
JP2001077278A (en) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc Semiconductor package, lead frame thereof, manufacture of semiconductor package and mold thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366958A (en) * 1986-09-08 1988-03-25 Furukawa Electric Co Ltd:The Lead frame for semiconductor and manufacture thereof
JPH06338583A (en) * 1993-05-31 1994-12-06 Kawasaki Steel Corp Resin-sealed semiconductor device and manufacture thereof
JPH07106497A (en) * 1993-10-01 1995-04-21 Toppan Printing Co Ltd Semiconductor device and lead frame used for same
JPH07288262A (en) * 1994-04-15 1995-10-31 Sony Corp Semiconductor device
JPH0995651A (en) * 1995-09-28 1997-04-08 Sumitomo Bakelite Co Ltd Electroconductive resin paste
JP2001077278A (en) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc Semiconductor package, lead frame thereof, manufacture of semiconductor package and mold thereof

Similar Documents

Publication Publication Date Title
JP3007023B2 (en) Semiconductor integrated circuit and method of manufacturing the same
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP2002353393A (en) Lead frame, semiconductor device and manufacturing method of the semiconductor device
JPH04352436A (en) Semiconductor device
JP2003243598A (en) Semiconductor device and manufacturing method for the semiconductor device
JPH0817870A (en) Semiconductor device
JPH03228339A (en) Bonding tool
JP3777131B2 (en) Electronic component mounting method
JPH0758273A (en) Lead frame and semiconductor device using same
JPS62229864A (en) Semiconductor device
JP2564595B2 (en) Method for manufacturing semiconductor device
JP2005166943A (en) Lead frame, wire bonding method in manufacturing of semiconductor device using the same, and resin sealing semiconductor device
JP3768690B2 (en) Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate
JPH05315531A (en) Lead frame and manufacture thereof
JP2000252404A (en) Semiconductor package and its manufacture
JP2002368180A (en) Lead frame, semiconductor device, and method of manufacturing the semiconductor device
JPH04280439A (en) Semiconductor device and manufacture thereof
JP2010153676A (en) Semiconductor device and method of manufacturing semiconductor device
JPH04290254A (en) Lead frame for semiconductor device
JPH1022329A (en) Semiconductor device
JPH0661371A (en) Semiconductor device
JPH11345822A (en) Manufacture of semiconductor device
JPH0595078A (en) Resin-sealed semiconductor device
JPH05144989A (en) Production of lead frame and method for bonding semiconductor element using the frame
JPH09246451A (en) Lead frame and semiconductor device using that

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080131

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090904

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100831