JP2002353162A - 半導体装置、半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置、半導体装置の製造方法および半導体製造装置

Info

Publication number
JP2002353162A
JP2002353162A JP2001157483A JP2001157483A JP2002353162A JP 2002353162 A JP2002353162 A JP 2002353162A JP 2001157483 A JP2001157483 A JP 2001157483A JP 2001157483 A JP2001157483 A JP 2001157483A JP 2002353162 A JP2002353162 A JP 2002353162A
Authority
JP
Japan
Prior art keywords
film
platinum group
group metal
oxygen
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001157483A
Other languages
English (en)
Inventor
Tomonori Aoyama
知憲 青山
Kazuhiro Eguchi
和弘 江口
Mitsuaki Dewa
光明 出羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001157483A priority Critical patent/JP2002353162A/ja
Publication of JP2002353162A publication Critical patent/JP2002353162A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】インキュベーションタイムのないＲｕ膜の成膜
方法を実現すること。 【解決手段】下部キャパシタ電極としてのＲｕ膜１３を
Ｒｕ原料と活性酸素を用いたＣＶＤ法により形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、Ｒｕ等の白金属金
属等からなる電極を含む半導体装置、白金属金属膜等を
形成する工程を含む半導体装置の製造方法、ならびに白
金属金属膜等を成膜する半導体製造装置に関する。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化に伴
い、素子の微細化は進む一方であり、例えばキャパシタ
のセル面積は非常に小さくなっている。セル面積が小さ
くなるとキャパシタ容量も小さくなってしまうが、キャ
パシタ容量は感度やソフトエラー等の点からそれほど小
さくできないという要請がある。
【０００３】容量を確保する方法としては、キャパシタ
を３次元的に形成してセル面積をできるだけ大きくする
方法と、キャパシタ絶縁膜に誘電率の高い絶縁膜を用い
る方法が検討されている。
【０００４】誘電率の高い絶縁膜として代表的なもの
に、Ｔａ2 Ｏ5 膜、ＳｒＴｉＯ3 （ＳＴ）膜、（Ｂａ，
Ｓｒ）ＴｉＯ3 （ＢＳＴ）膜等の酸化物誘電体からなる
ものが知られている。
【０００５】このような酸化物誘電体からなる絶縁膜を
キャパシタ絶縁膜として使用する場合、キャパシタ電極
とキャパシタ絶縁膜との界面に低誘電率層が形成される
ことを防止する必要がある。
【０００６】そのためには、酸化されないか、または酸
化されても金属導電性を示す電極材料からなるキャパシ
タ電極を形成する必要がある。最近、このような性質を
有する電極材料として、Ｐｔ、Ｉｒ、Ｒｕ等の金属につ
いて検討が行われている。
【０００７】上述したようなＢＳＴ膜等の高誘電率絶縁
膜を用いても、実際には、必要なキャパシタ容量を稼ぐ
ために、立体キャパシタを併用する必要がある。図１６
に、キャパシタ電極の材料としてＲｕ、キャパシタ絶縁
膜の材料としてＢＳＴを用いた、ＤＲＡＭメモリセルの
立体キャパシタの工程断面図を示す。
【０００８】まず、図１６（ａ）に示すように、ｐ型Ｓ
ｉ基板７１の表面にＳＴＩ（Shallow Trench Isolatio
n）による素子分離領域７２を形成する。
【０００９】次に同図（ａ）に示すように、ゲート絶縁
膜７３、ゲート電極（ワード線）７４、ｎ+ 型ドレイン
拡散層７５、ｎ+ 型ソース拡散層７６を形成し、続いて
第１層間絶縁膜７７を堆積して表面を平坦化した後、第
１層間絶縁膜７７にコンタクトホールを開孔してビット
線７８を形成する。
【００１０】次に同図（ａ）に示すように、第２層間絶
縁膜７９を堆積して表面を平坦化した後、第１および第
２層間絶縁膜７７，７９にコンタクトホールを開孔し
て、その内部をバリアメタル膜８０（例えばＴｉ膜／Ｔ
ｉＮ膜）を介してＷプラグ８１で埋め込む。
【００１１】次に図１６（ｂ）に示すように、全面に第
３層間絶縁膜８２を堆積して表面を平坦化した後、第３
層間絶縁膜８２にＷプラグ８１に対してのヴィアホール
を開孔する。
【００１２】次に図１６（ｃ）に示すように、ヴィアホ
ールの内壁を被覆するように下部キャパシタ電極となる
Ｒｕ膜８３を、Ｒｕ原料とＯ2 を用いたＣＶＤ法により
全面に堆積した後、ヴィアホールの内部を埋め込むよう
にＳＯＧ膜８４を全面に塗布する。
【００１３】ここで、Ｒｕ膜８３の原料には、Ｒｕ（Ｃ
5 Ｈ5 ）2 （シクロペンタジエニルルテニウム（慣用
名：ルテノセン）、以下、Ｃ5 Ｈ5 をＣｐと、（Ｃ5 Ｈ
5 ）2を（Ｃｐ）2 と略記する）を用いる。
【００１４】次に図１６（ｄ）に示すように、ヴィアホ
ール外部の余剰なＳＯＧ膜８４およびＲｕ膜８３をＣＭ
Ｐ（Chemical Mechanical Polishing）法で除去する。
【００１５】次に図１６（ｅ）に示すように、希釈した
ＨＦ水溶液またはＨＦ蒸気によってＳＯＧ膜８４を全て
除去する。この工程で、下部キャパシタ電極（Ｒｕ膜）
８３が完成する。この後、キャパシタ絶縁膜としてのＢ
ＳＴ膜８５をＣＶＤ法で全面に堆積する。
【００１６】次に同図（ｅ）に示すように、上部キャパ
シタ電極８６となるＲｕ膜を全面に堆積し、上記Ｒｕ膜
を加工し、上部キャパシタ電極８６を形成して、ＤＲＡ
Ｍメモリセルが完成する。Ｒｕ膜８６の成膜方法は、Ｒ
ｕ膜８３のそれと同じである。
【００１７】しかしながら、この種の立体キャパシタの
形成方法には以下のような問題がある。その原因はＲｕ
膜にある。Ｒｕ膜は、図１７に示すように、ある一定の
ガス導入時間（インキュベーションタイム）ｔ１が経過
した後に、Ｒｕ成長が起こることが、Ｒｕ膜の成長メカ
ニズムの検討結果より得られている（特開平１１−３４
０４３５）。
【００１８】インキュベーションタイムは、基板温度が
高いほど短くなる傾向があることが判明した。このた
め、基板温度の均一性が悪いと、場所によってインキュ
ベーションタイムの長さが異なってしまう。さらに、イ
ンキュベーションタイムは、下地の材料によっても変わ
ることも判明した。このため、下地に複数の材料（膜）
が存在すると、基板温度の均一性が悪い場合と同様に、
場所によってインキュベーションタイムの長さが異なっ
てしまう。
【００１９】このようなインキュベーションタイムの不
均一性は、Ｒｕの成長速度の不均一性よりも大きくなる
ことがある。その結果、極端な場合は、Ｒｕ膜が成膜す
るところと、成長しないところが生じてしまう。したが
って、基板温度の均一性が悪かったり、下地に複数の材
料（膜）が存在すると、キャパシタ電極となるＲｕ膜の
膜厚を制御することが、非常に困難なものとなってしま
う。
【００２０】Ｒｕ膜の膜厚を制御できなくなると、Ｒｕ
膜の加工も困難になる。Ｒｕ膜の加工が困難になると、
キャパシタ電極の表面積にばらつきが生じ、キャパシタ
面積にバラツキが生じるので、必要なキャパシタ容量を
安定して確保することができなくなる。その結果、良好
な特性を有する半導体装置を製造することが困難になっ
てしまう。
【００２１】さらに、本発明者等の研究によれば、従来
のＲｕ膜の形成方法で得られた下部キャパシタ電極８３
は、表面モフォロジーが良くないことが明らかになっ
た。すなわち、従来のＲｕ膜の形成方法では、平滑なＲ
ｕ電極の形成が困難であることが明らかになった。その
結果、電界集中によるキャパシタのリーク電流の抑制が
困難であった。
【００２２】
【発明が解決しようとする課題】上述の如く、従来のＲ
ｕ膜の形成方法は、基板温度の均一性が悪かったり、下
地に複数の材料が存在すると、インキュベーションタイ
ムが不均になって、Ｒｕ膜の膜厚の制御が非常に困難に
なるという問題があった。さらに、従来のＲｕ膜の形成
方法では、表面モフォロジーが良好なＲｕ電極を形成す
ることが困難であるという問題があった。
【００２３】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、表面モフォロジーが良
好なＲｕ電極を備えた半導体装置、インキュベーション
タイムの不均一性を防止できる、白金族金属およびその
酸化物の少なくとも一方からなる導電膜の形成工程を有
する半導体装置の製造方法、およびそれを実施するため
の半導体製造装置を提供することにある。
【００２４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００２５】すなわち、上記目的を達成するために、本
発明に係る半導体装置は、半導体基板と、前記半導体基
板上に形成され、ルテニウムおよびその酸化物の少なく
とも一方の電極材料からなり、かつ表面の平均荒さが２
ｎｍ以下の電極とを備えていることを特徴とする。
【００２６】また、本発明に係る他の半導体装置は、半
導体基板と、前記半導体基板上に形成され、ルテニウム
およびその酸化物の少なくとも一方の電極材料が柱状の
粒で構成されており、かつ前記柱状の粒の幅が２０ｎｍ
以下である電極とを備えていることを特徴とする。
【００２７】これらの本発明に係る半導体装置は、表面
モフォロジーが良好なＲｕ電極を備えた半導体装置であ
って、以下の本発明に係る半導体装置の製造方法におい
て、白金族金属をＲｕに限定することにより製造するこ
とが可能なものである。
【００２８】また、本発明に係る半導体装置の製造方法
は、白金族金属およびその酸化物の少なくとも一方から
なる導電膜を、前記白金族金属の原料および活性酸素を
用いたＣＶＤ法により形成する工程を有することを特徴
とする。上記活性酸素の原料は、例えばＯ2 、Ｎ2 Ｏで
ある。
【００２９】本発明に係る半導体装置の製造方法によっ
て、インキュベーションタイムのばらつきを抑制できる
理由は次のように考えられる。
【００３０】従来のＲｕ原料等の白金族金属原料（ＣＶ
Ｄ原料）とＯ2 を用いたＣＶＤ成膜の場合、成膜開始の
初期段階にある程度の長さを有する初期核形成時間が存
在する。インキュベーションタイムは初期核形成時間に
よって決まる。この初期核形成時間は下地材料・温度に
よって異なる。これがインキュベーションタイムのばら
つきの原因であると考えられる。また、初期核形成時間
中に形成された核は、Ｏ2 を分解するための触媒として
働き、Ｏ2 が分解するとＣＶＤ原料の分解は速やかに生
じ、白金族金属膜の成膜が進む。
【００３１】以上の考察から、インキュベーションタイ
ムのばらつきを無くするためには、初期核形成時間を無
くせば良いことが予想される。ただし、初期核形成時間
が無くなることは、Ｏ2 を分解する触媒が無くなること
を意味する。
【００３２】ここで、Ｏ2 の分解やそれに伴って生じる
物質としては、活性酸素（酸素ラジカル、酸素イオン、
オゾン）が発生すると考えられる。
【００３３】そこで、本発明者等は、ＣＶＤ原料と酸素
を用いるのではなく、ＣＶＤ原料と活性酸素を用いたＣ
ＶＤ法によって、白金族金属膜の成膜を行ってみた。そ
の結果、インキュベーションタイムが実質的に無い白金
族金属膜の成膜を行うことが可能になることが明らかに
なった。さらに、このような方法で得られたＲｕ膜は表
面モフォロジーも良好であることが明らかになった。従
来方法で初期核形成時間が短くなるようにしＲｕ膜の成
膜を行ったところ、初期核密度が低くなり、表面モフォ
ロジが劣化することも明らかになった。
【００３４】活性酸素の生成方法としては、マイクロ波
またはＥＣＲプラズマを用いて酸素ガスをプラズマ励起
する方法などがあげられる。
【００３５】これらの生成方法よりも優れた方法として
は、白金族金属膜またはその酸化膜等の成膜反応の前
に、白金属金属に酸素ガスを接触させ、白金属金属の触
媒作用により活性酸素を効率的に発生させる方法や、紫
外線を用いて酸素ガスを励起する方法などがある。紫外
線を用いる場合、特に１６０ｎｍ以上３９０ｎｍ以下の
範囲の波長を有する紫外線が好ましい。本発明に係る半
導体製造装置はこのような方法を実施するためのもので
ある。
【００３６】すなわち、本発明に係る半導体製造装置
は、ＣＶＤ成膜を行う成膜室と、この成膜室内に設けら
れた白金族金属を含む部材と、前記白金族金属を含む部
材に酸素ガスを吹き付ける手段とを備えていることを特
徴とする。
【００３７】また、本発明に係る他の半導体製造装置
は、内壁が白金族金属で被覆され、酸素を含むガスが通
る配管と、この配管を通った前記酸素を含むガスが導入
される、ＣＶＤ成膜を行う成膜室とを備えていることを
特徴とする。
【００３８】また、本発明に係る他の半導体製造装置
は、白金族金属からなり、酸素を含むガスを通すフィル
タと、このフィルタを通った前記酸素を含むガスが導入
される、ＣＶＤ成膜を行う成膜室とを備えていることを
特徴とする。
【００３９】配管の内壁を白金族金属で被覆したり、白
金族金属からなるフィルタを用いることにより、酸素と
白金族金属との接触面積が大きくなり、活性酸素を効果
的に発生することができるようになる。
【００４０】また、本発明に係る他の半導体製造装置
は、ＣＶＤ成膜を行う成膜室、およびこの成膜室にガス
を導入するためのガス配管の少なくとも一箇所以上に紫
外線を照射できる光源とを備えていることを特徴とす
る。また、ガスを混合するガス混合部をさらに備えた半
導体製造装置の場合、前記光源は、前記成膜室、前記ガ
ス配管および前記ガス混合部の少なくとも一箇所以上に
紫外線を照射できるものとなる。前記ガス混合部は、成
膜室内または成膜室外に設けられている。
【００４１】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
【００４２】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。
【００４３】（第１の実施形態）図１および図２は、本
発明の第１の実施形態に係るＤＲＡＭメモリセルのキャ
パシタの製造方法を示す工程断面図である。
【００４４】まず、図１（ａ）に示すように、ｐ型Ｓｉ
基板１の表面にＳＴＩによる素子分離領域２を形成し、
次にゲート絶縁膜３、ゲート電極（ワード線）４、ｎ+
型ドレイン拡散層５およびｎ+ 型ソース拡散層６を形成
してＭＯＳトランジスタを作成し、次に第１層間絶縁膜
７を堆積して表面を平坦化し、第１層間絶縁膜７にコン
タクトホールを開孔してビット線８を形成し、次に第２
層間絶縁膜９を堆積して表面を平坦化した後、第１およ
び第２層間絶縁膜７，９にコンタクトホールを開孔し
て、その内部をバリアメタル膜１０（例えばＴｉ膜／Ｔ
ｉＮ膜）を介してＷプラグ１１で埋め込む。ここまでの
工程は従来と同じである。
【００４５】次に図１（ｂ）に示すように、第３層間絶
縁膜１２を全面に堆積して表面を平坦化し、次に第３層
間絶縁膜１２にＷプラグ１１に対してのヴィアホールを
開孔し、次にヴィアホールの内壁を被覆するように下部
キャパシタ電極となるＲｕ膜その酸化膜またはこれらが
混在した膜（以下、単にＲｕ膜という）１３をＲｕＣｐ
2 とＯ3 （活性酸素）を用いたＣＶＤ法で全面に堆積す
る。
【００４６】このようにＲｕ膜１３の成膜をＣＶＤ法に
より行う際に、原料にＲｕ（Ｃｐ） 2 とＯ3 を用いるこ
とによって、Ｒｕ膜１３を膜厚制御性良く成膜すること
ができる。
【００４７】すなわち、基板温度の不均一性や、下地に
複数種の材料（第２層間絶縁膜９、バリアメタル膜１
０、Ｗプラグ１１）が存在しても、一様な膜厚のＲｕ膜
１３を容易に形成することができる。その理由は、課題
を解決するための手段の項で説明したように、Ｒｕ原料
とＯ3 を用いた本発明のＣＶＤ法によれば、インキュベ
ーションタイムが実質的に無い成膜が可能となるからで
ある。さらに、Ｒｕ膜１３の表面は従来に比べて平滑で
あることが確認された。これらの点について第４の実施
形態の後でさらに詳説する。
【００４８】また、Ｏ3 の発生方法としては、オゾナイ
ザーやキセノンランプを用いる方法が有効である。な
お、Ｏ3 を用いる代わりに、活性酸素のもとになる原料
としてＮ2 Ｏを用いることによっても、活性酸素を生成
できるため、同様にＲｕ膜１３を膜厚制御性良く成膜で
きる。
【００４９】次に図１（ｃ）に示すように、ヴィアホー
ルの内部を埋め込むようにＳＯＧ膜１４を全面に堆積す
る。
【００５０】次に図１（ｄ）に示すように、ヴィアホー
ル外部の余剰なＳＯＧ膜１４およびＲｕ膜１３をＣＭＰ
法で除去するとともに、表面を平坦化する。
【００５１】ここでは、Ｒｕ膜１３のＣＭＰ加工時の保
護膜としてＳＯＧ膜１４を用いたが、ＳＯＧ膜１４の代
わりにレジスト膜でも良い。この場合、レジスト膜の剥
離は現像液あるいはアッシングを用いると良い。
【００５２】次に図２（ｅ）に示すように、希釈したＨ
Ｆ水溶液またはＨＦ蒸気によってＳＯＧ膜１４を全て除
去して下部キャパシタ電極（Ｒｕ膜）１３を形成する。
次にキャパシタ絶縁膜としての（Ｂａ，Ｓｒ）ＴｉＯ3
（ＢＳＴ）膜１５をＣＶＤ法で全面に堆積する。
【００５３】ここでは、キャパシタ絶縁膜としてＢＳＴ
膜１５を用いたが、ＳｒＴｉＯ2 膜、Ｔａ2 Ｏ5 膜、
（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3 膜、ＳｒＢｉ2 （Ｎ
ｂ、Ｔａ）2 Ｏ9 膜等の金属酸化物誘電体膜を用いても
良い。
【００５４】次に図２（ｆ）に示すように、上部キャパ
シタ電極１６となるＲｕ膜を全面に堆積し、上記Ｒｕ膜
を加工し、上部キャパシタ電極１６を形成して、ＤＲＡ
Ｍメモリセルが完成する。Ｒｕ膜１６の堆積方法は、Ｒ
ｕ膜１３のそれと同じである。したがって、上部キャパ
シタ電極１６もＲｕ膜１３の場合と同様に膜厚制御性良
く成膜することができる。
【００５５】ここでは、本発明をコンケイブ型キャパシ
タの電極に適用した場合について説明したが、本発明は
図３に示す柱状型キャパシタの電極、図４に示すシリン
ダ型キャパシタの電極に適用できる。
【００５６】（第２の実施形態）図５は、本発明の第２
の実施形態に係るＣＶＤ装置を示す模式図である。この
ＣＶＤ装置は、第１の実施形態で説明したキャパシタ電
極等に用いられるＲｕ膜等の白金族金属膜を成膜するた
めのものである。
【００５７】図中、２１はＣＶＤ成膜を行うところの成
膜室（反応室）を示しており、この成膜室２１の壁に
は、その内部にＲｕ原料等のＣＶＤ原料を導入するため
の第１の配管２２、Ｏ2 を導入するための第２の配管２
３がそれぞれ設けられている。また、成膜室２１の底部
には真空ポンプ（不図示）に繋がった排気管２４が設け
られ、成膜室２１内を所望の圧力に維持できるようにな
っている。
【００５８】成膜室２１の内部にはＲｕ膜等の白金族金
属膜が形成される基板２５を載置する第１のサセプタ２
６、表面に白金族金属膜が成膜された白金族金属付き基
板２７を載置する第２のサセプタ２８が設けられてい
る。白金族金属付き基板２７の白金族金属膜は、Ｏ2 を
分解して活性酸素（例えば酸素ラジカル、酸素イオ
ン、）を効率的に生成するための触媒金属として用いら
れる。
【００５９】白金族金属付き基板２７の具体的な構成を
図５（ｂ）〜図５（ｄ）に示す。図５（ｂ）はＳｉ基板
あるいはＳｉＯ2 基板等の基板２７1 の表面全面に白金
族金属膜２７2 が形成されている例、図５（ｃ）および
図５（ｄ）はＳｉ基板あるいはＳｉＯ2 基板等の基板２
７1 の表面の一部分に白金族金属膜２７2 が形成されて
いる例をそれぞれ示している。
【００６０】ここでは、活性酸素を生成するための触媒
金属としてはＲｕを用いた場合について説明するが、Ｐ
ｔ、Ａｕ、Ｉｒ、Ｒｈ等の８族あるいは１Ｂ族の元素を
含む単体または化合物を用いても良い。さらに、白金族
金属付き基板２７のように表面に触媒金属膜が成膜され
た基板の代わりに、触媒金属を主成分とする板を用いて
も良い。
【００６１】第２のサセプタ２８は第１のサセプタ２６
よりも第２の配管２３に近い側に設けられている。すな
わち、第２のサセプタ２８は第１のサセプタ２６よりも
Ｏ2ガス流の上流側になるように設けられている。これ
らのサセプタ２６，２８はそれぞれ基板２５、白金族金
属付き基板２７を加熱するためのヒーター２９を備えて
いる。
【００６２】次に上記の如き構成されたＣＶＤ装置を用
いたＲｕ膜の形成方法について説明する。
【００６３】まず、第１および第２のサセプタ２６，２
８上に基板２５および白金族金属付き基板２７をそれぞ
れ載置する。ここでは、白金族金属付き基板２７の白金
族金属膜の材料（触媒金属）として上述したようにＲｕ
を用いる。基板２５は、例えば、成膜するべきＲｕ膜が
第１の実施形態のキャパシタ電極の場合、図１（ｂ）の
ヴィアホールが開孔された第３層間絶縁膜１２までが形
成されたＳｉ基板１である。
【００６４】次にＲｕ原料としてのＲｕ（Ｃ2 Ｈ5 Ｃ5
Ｈ4 ）2 （エチルシクロペンタジエニルルテニウム、以
下Ｒｕ（ＥｔＣｐ）2 と略記する）ガスを第１の配管２
２から成膜室２１内に導入するとともに、Ｏ2 ガスを第
２の配管２３から成膜室２１内に導入し、Ｏ2 ガスを白
金族金属付き基板２７に吹き付けることで、Ｒｕ膜の成
膜を行う。このとき、基板２５、白金族金属付き基板２
７はヒーター２９により加熱される。白金族金属付き基
板２７の加熱温度は１５０−６００℃である。
【００６５】このような成膜方法によれば、加熱された
白金族金属付き基板２７にＯ2 ガスが吹き付けられ、Ｒ
ｕの触媒作用によりＯ2 ガスから活性酸素を効率的に生
成することができるようになる。
【００６６】そして、基板２５は白金族金属付き基板２
７よりも下流側に設けられているので、活性酸素は基板
２５に供給される。その結果、膜厚制御性良くＲｕ膜を
成膜することができるようになる。
【００６７】また、このようなＲｕの触媒作用を利用し
た活性酸素の生成方法は、白金族金属付き基板２７を収
容できるスペースを確保するだけ実施できる。したがっ
て、コンパクトで安価な活性酸素生成装置を実現できる
ようになる。
【００６８】白金族金属付き基板２７の白金族金属とし
てＲｕを用い、成膜室２１の内壁およびサセプター２
６，２８に付着したＲｕ膜をクリーニングする方法とし
ては、Ｏ2 または活性な酸素を用いた方法があげられ
る。
【００６９】具体的には、Ｏ2 をクリーニングに用いる
場合、炉内温度７００℃、圧力０．１Ｔｏｒｒ以上でＯ
2 を炉内に供給する。クリーニング温度は、クリーニン
グ速度の点から８００℃以上、炉のスループットの点
（降温時間の点）から１１００℃以下が望ましい。例え
ば、９００℃、１００Ｔｏｒｒの条件でＯ2 を炉内に供
給すると、１００ｎｍのＲｕ膜を１５以下で完全に除去
できる。
【００７０】一方、活性な酸素をクリーニングに用いる
場合、炉内温度２００℃以上、圧力０．１Ｔｏｒｒ以上
でＯ3 を炉内に供給する。クリーニング温度が５００℃
以下でも十分なクリーニング速度が得られる。例えば、
Ｏ3 （オゾン）を含む酸素ガスを４００℃、１００Ｔｏ
ｒｒの条件で炉内に供給すると、１００ｎｍのＲｕ膜を
１０以下で完全に除去できる。酸素ラジカルを含む酸素
ガスを用いた場合もオゾンを用いた場合と同様の効果が
得られる。
【００７１】酸素でクリーニングする場合でも、活性な
酸素でクリーニングする場合でも、炉内に供給する際
に、各々の供給配管だけではなく、Ｒｕ原料の供給配管
からも酸素や活性な酸素を供給することにより、配管の
内壁に堆積したＲｕ膜も完全に除去することができる。
【００７２】しかし、白金族金属付き基板２７の白金族
金属としてＲｕ以外の８族や１Ｂ族の金属を用いた場
合、これらの金属は酸素ではエッチングされないので、
白金族金属付き基板２７は成膜室２１内に入れたままで
Ｒｕ膜のクリーニングを行うことができる。
【００７３】ここでは、本発明を横型のＣＶＤ装置に適
用した場合について説明したが、本発明は縦型のＣＶＤ
装置にも適用できる。この場合、図６に示すように、Ｒ
ｕ膜を成膜する基板２５の上流側に例えば触媒金属とし
てＰｔを用いた白金族金属付き基板２７を１枚以上設置
し、この白金族金属付き基板２７の白金族金属が成膜さ
れた面上にＯ２ガスを吹き付けることにより、基板２５
に活性な酸素を供給することができ、横型のＣＶＤ装置
の場合と同様に、膜厚制御性良くＲｕ膜を成膜すること
ができる。
【００７４】なお、白金族金属付き基板２７の白金族金
属としてＲｕを用い、成膜室２１の内壁およびサセプタ
ー２６，２８に付着したＲｕ膜のクリーニングを６００
℃以上１０００℃以下、代表的には９００℃の酸素（Ｏ
2 、Ｏ3 ）雰囲気で行う場合、白金族金属付き基板２７
はクリーニング時に成膜室２１から外に出す必要があ
る。また、横型のＣＶＤ装置の場合と同様に、種々の変
形が可能である。
【００７５】（第３の実施形態）図７は、本発明の第３
の実施形態に係るＣＶＤ装置を示す模式図である。図７
において、図５と対応する部分には図５と同一符号を付
し、詳細な説明は省略する。また、第４の実施形態以降
の図において、前出した図と同一符号（添字が異なるも
のを含む）は同一符号または相当部分を示し、詳細な説
明は省略する。
【００７６】本実施形態のＣＶＤ装置が第２の実施形態
のそれと異なる点は、ＥＣＲプラズマを利用して、活性
酸素を生成することにある。図中、３０はプラズマの密
度を高めるための磁気コイル、３１はＲｕ原料および酸
素を導入するための配管をそれぞれ示している。
【００７７】図７のＣＶＤ装置を用いたＲｕ膜の形成方
法は、例えば以下の通りである。すなわち、Ｒｕ原料と
してのＲｕ（ＣＨ3 Ｃ5 Ｈ4 ）2 （メチルシクロペンタ
ジエニルルテニウム、以下Ｒｕ（ＭｅＣｐ）2 と略記す
る）ガス、Ｏ2 ガスを配管３１から成膜室２１内に導入
するとともに、ＥＣＲプラズマにより酸素プラズマを発
生させる。
【００７８】この結果、基板２５の表面に（ＭｅＣｐ）
2 ガスおよび酸素プラズマ中の活性酸素（酸素ラジカ
ル、酸素イオン）が供給され、膜厚制御性良くＲｕ膜を
成膜することができるようになる。
【００７９】なお、マイクロ波やＥＣＲプラズマを用い
ず、例えば２．４５ＧＨｚのマイクロ波を用いること、
あるいはＯ2 に紫外線を照射することによっても、活性
酸素（酸素ラジカル、酸素イオン）を生成することも可
能で、同様に、膜厚制御性良くＲｕ膜を成膜することが
できるようになる。
【００８０】（第４の実施形態）次に本発明の第４の実
施形態に係るＲｕ膜の成膜方法および活性酸素生成機構
について説明する。
【００８１】本実施形態のＲｕ膜の成膜方法が第１の実
施形態のそれと異なる点は、図１（ｂ）のＲｕ膜１３の
成膜工程において、活性酸素としてＯ3 を用いる代わり
に酸素ラジカルを用いることにある。このような成膜方
法でも、第１の実施形態と同様に膜厚制御性良くＲｕ膜
１３を堆積することができるようになる。
【００８２】一般的に、ラジカルを発生させる方法とし
ては第３の実施例で説明したようなマイクロ波を用いた
方法が多く用いられている。特に、マイクロ波により酸
素プラズマを発生さ、その後酸素プラズマを成膜室内に
導入するタイプ（ダウンフロータイプ）の方法の場合、
寿命の長い酸素ラジカルを基板まで供給することができ
る。この方法でも本実施形態を実現することができる。
以下、酸素ラジカルをもっと簡便に生成する方法につい
て以下に説明する。
【００８３】図８は、Ｏ2 ガスを導入する配管２３と、
この配管２３の内面をコーティングする白金族金属膜３
２とから構成された活性酸素生成機構を示している。Ｏ
2 ガスは配管２３を通して、ＣＶＤ装置の成膜室内の基
板表面に供給されるようになっている。
【００８４】配管２３はＣＶＤ装置の外側、内側のいず
に設置しても良い。ＣＶＤ装置の内側に設置した場合、
特にホットウォール型のＣＶＤ炉の場合、成膜室の加熱
時に配管２３の温度も同時に上昇するため、配管２３を
加熱するためのヒーター２９を設置しなくても良いとい
う利点がある。
【００８５】白金族金属膜３２としてＲｕ膜を用いた場
合、ヒーター２９により１５０−６００℃の温度に配管
２３を加熱すると、酸素ラジカルを効率的に生成するこ
とができる。
【００８６】なお、Ｒｕ膜を用いた場合、配管２３を６
００℃以上の温度まで加熱すると、Ｒｕ膜が酸化されて
ＲｕＯ4 膜が形成され、揮発してしまう。このような場
合、白金族金属膜３２として、Ｐｔ膜のように酸化され
て揮発しないものを使用することにより、配管２３を６
００℃以上の高温の温度まで加熱することが可能とな
る。
【００８７】また、配管の材料として石英等を用いれ
ば、配管を１０００℃以上の温度まで加熱することがで
きる。
【００８８】さらに、白金族金属膜３２はＲｕ膜やＰｔ
膜の他に、８族あるいは１Ｂ族の元素を含む単体または
化合物の膜を用いても良い。
【００８９】図９は、Ｏ2 ガスを導入する配管２３と、
この配管２３の途中に挿設され、表面が白金族金属膜
（不図示）でコーティングされた多孔質フィルタ３３と
から構成された活性酸素生成機構を示している。
【００９０】このような構成の活性酸素生成機構によれ
ば、多孔質フィルタ３３中にＯ2 ガスを通すことによっ
て、酸素ラジカルを含んだＯ2 ガスを効率的に生成する
ことができるようになる。
【００９１】例えば、白金族金属膜としてＲｕ膜を用い
た場合、ヒーター２９により１５０−６００℃の温度ま
で配管２３を加熱すると、酸素ラジカルを効率的に生成
することができる。白金族金属膜は、Ｒｕ膜以外にも図
８の説明であげた種々の膜が使用可能である。さらに、
多孔質フィルタ３３の代わりに、表面が白金族金属膜
（不図示）でコーティングされたメッシュ状フィルタを
用いても良い。さらにまた、多孔質状またはメッシュ状
の白金族金属からなるフィルタを用いても良い。
【００９２】図１０は、Ｏ2 ガスを導入する配管２３
と、この配管２３の途中に挿設され、繊維状の白金族金
属からなる繊維状フィルタ３４とから構成された活性酸
素生成機構を示している。
【００９３】このように構成された活性酸素生成機構に
よれば、繊維状フィルタ３４中にＯ 2 ガスを通すことに
よって、酸素ラジカルを含んだＯ2 ガスを効率的に生成
することができるようになる。
【００９４】例えば、白金族金属としてＲｕを用いた場
合、ヒーター２９により１５０−６００℃の温度に配管
２３を加熱すると、酸素ラジカルを効率的に生成するこ
とができる。白金族金属は、Ｒｕ膜以外にも図８の説明
であげた種々の膜が使用可能である。さらに、繊維状フ
ィルタ３４の代わりに、繊維状の材料の表面をＲｕ等の
白金族金属でコーティングしたものを用いても良い。
【００９５】図１１は、白金族金属膜でコーティングさ
れた複数の薄板３５からなるディスクフィルタ３６と、
ディスクフィルタ３６を収容する収容管３７と、ディス
クフィルタ３６に接続され、収容管３７内にＯ2 ガスを
導入するための配管２３1 と、収容管３７内のガスをＣ
ＶＤ装置の成膜室内に導くための配管２３2 とから構成
された活性酸素生成機構を示している。
【００９６】このように構成された活性酸素生成機構に
よれば、配管２３1 から導入されたＯ２ガスが、ヒータ
ー２９で加熱されたディスクフィルタ３６の薄板３５間
を通ることによって、酸素ラジカルを効率的に生成する
ことができるようになる。
【００９７】例えば、白金族金属としてＲｕを用いた場
合、ヒーター２９により１５０−６００℃の温度にディ
スクフィルタ３６を加熱すると、酸素ラジカルを効率的
にに生成することができる。白金族金属膜は、Ｒｕ膜以
外にも図８の説明であげた種々の物質が使用可能であ
る。さらに、白金族金属膜でコーティングされた複数の
薄板３５からなるディスクフィルタ３６の代わりに、Ｒ
ｕ等の白金族金属を主成分とする複数の薄板からなるデ
ィスクフィルタを用いても良い。さらにまた、Ｒｕ膜等
の白金族金属膜でコーティングされた薄板またはＲｕ等
の白金族金属を主成分とする薄板の数は一つでも良い。
【００９８】図１２は、複数の基板２５の上方にそれぞ
れ白金族金属付き基板２７が設けられてなるホットウォ
ール型のバッチ式ＣＶＤ装置を示している。白金族金属
付き基板２７の白金族金属膜が成膜された面と、基板２
５の白金族金属膜が形成される面とは対向している。
【００９９】このように構成されたバッチ式ＣＶＤ装置
によれば、基板２５の白金族金属膜が形成される面と対
向した、白金族金属付き基板２７の白金族金属膜が成膜
された面で酸素ラジカルが発生するため、基板２５の白
金族金属膜が形成される面に酸素ラジカルを効率的に供
給できるようになる。
【０１００】白金族金属付き基板２７の代わりに、白金
族金属（Ｒｕ等の８族や１Ｂ族の金属）を主成分とする
板または膜（白金族金属部材）を用いても良い。この場
合、白金族金属部材の基板２５の白金族金属膜が形成さ
れる面と反対側の面（裏面）を被服部材で覆っておくと
良い。
【０１０１】図１３に被服部材の具体例を示す。図１３
（ａ）は、被服部材としてはＳｉ基板（ダミーウェハ）
３８を用いた例を示しており、白金族金属部材２７’は
例えばＳｉＯ2 膜４０が表面に形成されたＳｉ基板３８
上にスパッタ形成されたものである。図１２（ｂ）は、
被服部材として石英基板３９を用いた例を示しており、
白金族金属部材２７’は例えば石英基板３９上にスパッ
タ形成されたものである。基板２５とＳｉ基板３８（ま
たは石英基板３９）との間の間隔Ｌ１は、代表的には２
ｃｍであるが、間隔Ｌ１は狭ければ狭い程良い。
【０１０２】このように白金族金属部材２７’の裏面を
被服部材で覆うことで、間隔Ｌ１が短くなっても、白金
族金属部材２７’の裏面と対向する基板２５の面に白金
族金属膜が成膜されることを確実に防止することができ
る。
【０１０３】また、基板２５と白金族金属付き基板２７
との位置関係を上下逆にして、白金族金属付き基板２７
上の基板２５の表面に白金族金属膜を成膜する構成にし
ても良い。
【０１０４】第１−第４の実施形態に示した活性酸素を
用いたＣＶＤ法で成膜したＲｕ膜１３を調べた結果、図
１４に示すように、Ｒｕ膜１３は柱状（カラム状）に成
長していることが明らかになった。Ｒｕからなる柱状粒
１３’の幅Ｌ２は２０ｎｍ以下と小さいことが判明し
た。一方、活性酸素を用いない従来のＣＶＤ法で成膜し
たＲｕ膜を調べた結果、最も小さい柱状粒１３’の幅で
も２０ｎｍよりも広いことが判明した。すなわち、本発
明によれば、Ｒｕの核密度を高くできることが確認され
た。
【０１０５】さらに、活性酸素を用いた本発明のＣＶＤ
法で成膜したＲｕ膜の表面荒さをＡＦＭで測定した結
果、平均荒さは２ｎｍ以下であることが判明した。さら
に、このＲｕ膜を窒素雰囲気中、６００℃で３０分熱処
理したところ、柱状粒１５’の幅は５０ｎｍに増加した
が、平均荒さはこの場合でも、２ｎｍ以下と非常に平滑
であることが判明した。従来のＣＶＤ法で成膜した場合
の平均荒さは最も小さい場合でも５ｎｍであったため、
本発明のＣＶＤ法が表面平滑化に非常に有効であること
がわかる。したがって、電極に起因したキャパシタのリ
ーク電流を十分に低減できるようになる。
【０１０６】また、本発明および従来の方法で成膜した
それぞれのＲｕ膜について、膜厚の成膜時間依存性を調
べたところ、２３０℃から４５０℃の範囲内で、図１５
に示すように、本発明の場合、インキュベーションタイ
ムを無視できる程度に短くすることができ、Ｒｕ膜の膜
厚を容易に制御できることが明らかになった。
【０１０７】また、ホットウォールタイプのＣＶＤ装置
で、Ｗ膜、ＴｉＮ膜、Ｓｉ膜、ＳｉＯ2 膜、Ｔａ2 Ｏ5
膜、ＳｒＴｉＯ3 膜、（Ｂａ、Ｓｒ）ＴｉＯ3 膜の各種
膜が成膜されたＳｉ基板上に、本発明の方法によりＲｕ
膜を成膜したところ、どのＳｉ基板上でも、インキュベ
ーションタイムは観測されず、同じ成膜速度でＲｕ膜が
成膜されていることが判明した。すなわち、本発明によ
れば、インキュベーションタイムの下地依存性が実質的
に無いＲｕ膜の成膜方法を実現できることが判明した。
【０１０８】このような結果となった理由は次のように
推測される。ＣＶＤ法によるＲｕ膜の成膜時に活性酸素
を用いない場合（従来方法）、表１に示すように、炭素
の３重結合をもつ基が形成される分解反応が生じ、これ
がＲｕと結合してルテニウムアセチリド誘導体を形成し
て蒸発するため、Ｒｕの成膜速度は非常に遅くなる。
【０１０９】
【表１】
【０１１０】しかし、ある程度初期核が形成されるとこ
れを触媒として酸素が分解され、Ｒｕ原料の分解が速や
かに生じる（表１）。このため、図１７に示したよう
に、初期核形成中と成長中とではＲｕ膜の成膜速度が大
きく異なり、初期核形成中の成膜速度は成長中の成膜速
度に比べて無視できる。この場合、Ｒｕ膜の膜厚制御は
非常に困難である。
【０１１１】これに対して、ＣＶＤ法によるＲｕ膜の成
膜膜時に活性酸素を用いる場合（本発明）、活性酸素が
Ｒｕ錯体の有機配位子（シクロペンタジエニル基やメチ
ルシクロペンタジエニル基やエチルシクロペンタジエニ
ル基）を攻撃して、Ｒｕ錯体の分解反応が促進するた
め、従来方法とは異なり、成膜初期段階の初期核成膜時
間が実質的に無くなり、速やかにＲｕ膜の成膜が起こ
る。その結果、Ｒｕ膜の膜厚制御は非常に容易になる。
また、Ｒｕの核密度も増加させることができるため、平
滑なＲｕ膜を成膜することができる。
【０１１２】（第５の実施形態）次に本発明の第５の実
施形態に係るキャパシタの製造方法について説明する。
【０１１３】なお、本実施形態のキャパシタの製造方法
は、Ｒｕ膜の成膜工程を除いて、第1の実施形態のそれ
と同じなので、ここではＲｕ膜の成膜についてのみ説明
する。
【０１１４】本実施形態のＲｕ膜の成膜方法が第１の実
施形態のそれと異なる点は、Ｒｕ膜の堆積を行う工程
で、Ｏ2 をＣＶＤ原料とともに導入する際に、これらに
紫外光を照射することにある。実際には、Ｓｉ基板（Ｒ
ｕ堆積領域）に紫外光を照射することにより、Ｓｉ基板
上のＯ2 およびＣＶＤ原料に紫外線を照射することにな
る。この場合も、第１の実施形態と同様に膜厚制御性良
くＲｕ膜を堆積することができる。
【０１１５】Ｓｉ基板に紫外光を照射することによっ
て、基板表面でＯラジカルやＯ3 のような活性酸素を効
率よく生成することができ、Ｒｕの成膜を促進すること
ができる。
【０１１６】紫外光の波長としては３９０ｎｍから１６
０ｎｍのものが適当だが、特に、２００ｎｍ以下の波長
の真空紫外光が有効である。例えば、１７２ｎｍの波長
のエキシマランプを用いてＲｕ膜の成膜を行うと、図１
８に示すように、Ｒｕ成膜初期におけるインキュベーシ
ョンタイムがなく、さらに表面荒さが平均で１ｎｍ以下
と非常に平滑なＲｕ膜が得られることを確認した。この
場合、第１−４の実施形態（図１５）とは異なり、成膜
速度度は遅くなったが、インキュベーションタイムは無
くなることが判明した。このＲｕ膜はＸＲＤ測定の結
果、Ｃ軸に配向していることがわかり、成膜速度が遅く
なった原因は（００１）面の成膜速度が他の面よりも遅
いためと考えられる。
【０１１７】紫外光の照射で活性な酸素を効率良く生成
することにより、初期核密度が高まるとともに、ＣＶＤ
原料に含まれる炭素や水素等の不純物を十分に除去する
ことができ、これらの不純物の含有量が極めて少ないＲ
ｕ膜を得ることができる。
【０１１８】また、上記のように紫外光を照射して成膜
したＲｕ膜の比抵抗を調べた結果、１０μΩｃｍ以下の
抵抗が得られ、キャパシタ電極として十分利用可能な高
品質なＲｕ膜が得られることを確認した。
【０１１９】なお，紫外光の照射をＳｉ基板（成膜室
内）に対して行ったが、Ｓｉ基板以外の場所で紫外光の
照射を行っても良い。例えば、酸素ガスを導入する場所
（配管）や、酸素ガスと原料とを混合させる場所（混合
部）で紫外線を照射しても同様の効果を得ることができ
る。あるいは以上述べた紫外線を照射できる複数の箇所
の２つ以上の箇所に紫外線を照射しても良い。
【０１２０】また、紫外光の照射はＲｕを成膜している
間中ずっと行う必要はなく、例えば成膜の初期のみ照射
し、Ｒｕの成長が始まってからは照射を停止しても、Ｒ
ｕ成膜初期におけるインキュベーションタイムは観測さ
れないことを確認した。
【０１２１】また、ＣＶＤ原料ガスの導入前に酸素ガス
を導入し、この時に紫外光を酸素ガスに照射すると、基
板表面に活性な酸素が吸着する。原料ガス供給前から紫
外光の照射を行うことによって、Ｒｕ初期核の密度を向
上させることができ、インキュベーションタイムがな
く、しかも、紫外光照射をＲｕ成膜前に行わない方法よ
りもさらに平滑なＲｕ膜を得ることができる。
【０１２２】以上、本発明の第１−第５の実施形態につ
いて説明したが、本発明はこれらの実施形態に限定され
るものではない。例えば、上記実施形態では、本発明を
キャパシタの電極に適用した場合について説明したが、
本発明はダマシンゲート型ＭＯＳトランジスタのゲート
電極やコンタクトプラグにも適用できる。
【０１２３】さらに上記実施形態には種々の段階の発明
が含まれており、開示される複数の構成要件における適
宜な組み合わせにより種々の発明が抽出され得る。例え
ば、実施形態に示される全構成要件から幾つかの構成要
件が削除されても、発明が解決しようとする課題の欄で
述べた課題を解決できる場合には、この構成要件が削除
された構成が発明として抽出され得る。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１２４】
【発明の効果】以上詳説したように本発明によれば、表
面モフォロジーが良好なＲｕ電極を備えた半導体装置、
インキュベーションタイムの不均一性を防止できる、白
金族金属およびその酸化物の少なくとも一方からなる導
電膜の形成工程を有する半導体装置の製造方法およびそ
れを実施するための半導体製造装置を実現できるように
なる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＤＲＡＭメモリ
セルのキャパシタの製造方法を示す工程断面図
【図２】図１に続く同ＤＲＡＭメモリセルのキャパシタ
の製造方法を示す工程断面図
【図３】第１の実施形態のキャパシタの変形例を示す断
面図
【図４】第１の実施形態のキャパシタの他の変形例を示
す断面図
【図５】本発明の第２の実施形態に係るＣＶＤ装置を示
す模式図
【図６】第２の実施例のＣＶＤ装置の変形例を示す模式
図
【図７】本発明の第３の実施形態に係るＣＶＤ装置を示
す模式図
【図８】第３の実施例のＣＶＤ装置の変形例を示す模式
図
【図９】第３の実施例のＣＶＤ装置の他の変形例を示す
模式図
【図１０】第３の実施例のＣＶＤ装置の他の変形例を示
す模式図
【図１１】第３の実施例のＣＶＤ装置の他の変形例を示
す模式図
【図１２】第３の実施例のＣＶＤ装置の他の変形例を示
す模式図
【図１３】被服部材の具体例を示す図
【図１４】本発明のＲｕ膜の構造を示す模式図
【図１５】本発明および従来の方法で成膜したＲｕ膜の
膜厚の成膜時間依存性を示す図
【図１６】従来のＤＲＡＭメモリセルのキャパシタの製
造方法を示す工程断面図
【図１７】従来の方法でＲｕ膜を成膜した場合の初期核
形成中およびＲｕ成長中におけるＲｕ膜厚の成膜時間依
存性を示す図
【図１８】本発明および従来の方法で成膜したＲｕ膜の
膜厚の成膜時間依存性を示す図
【符号の説明】
１…Ｓｉ基板 ２…素子分離領域 ３…ゲート絶縁膜 ４…ゲート電極 ５…ドレイン拡散層 ６…ソース拡散層 ７…層間絶縁膜 ８…ビット線 ９…層間絶縁膜 １０…バリアメタル膜 １１…Ｗプラグ １２…層間絶縁膜 １３…下部キャパシタ電極（Ｒｕ膜） １３’…Ｒｕからなる柱状粒 １４…ＳＯＧ膜 １５…ＢＳＴ膜 １６…上部キャパシタ電極（Ｒｕ膜） ２１…成膜室 ２２…第１の配管 ２３…第２の配管 ２３1 ，２３2 …配管 ２４…排気管 ２５…基板 ２６…第１のサセプタ ２７…白金族金属付き基板 ２７1 …基板 ２７2 …白金族金属膜 ２７’…白金族金属部材 ２８…第２のサセプタ ２９…ヒーター ３１…配管 ３２…白金族金属膜 ３３…多孔質フィルタ ３４…繊維状フィルタ ３５…薄板 ３６…ディスクフィルタ ３７…収容管 ３８…基板 ３９…石英基板 ４０…ＳｉＯ2 膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 27/10 ６５１ 29/78 29/78 ３０１Ｇ ３０１Ｐ (72)発明者 出羽 光明 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 4K030 AA11 AA14 BA01 CA04 EA01 FA10 LA15 4M104 BB04 CC01 CC05 DD44 DD45 DD48 GG09 GG16 5F083 AD24 AD48 JA06 JA14 JA15 JA17 JA38 JA39 JA40 JA43 MA06 MA17 NA01 NA08 5F140 AA00 BF01 BF05 BG28 BG36 BJ27 CE05

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】半導体基板と、 前記半導体基板上に形成され、ルテニウムおよびその酸
    化物の少なくとも一方の電極材料からなり、かつ表面の
    平均荒さが２ｎｍ以下の電極とを具備してなることを特
    徴とする半導体装置。
  2. 【請求項２】半導体基板と、 前記半導体基板上に形成され、ルテニウムおよびその酸
    化物の少なくとも一方の電極材料が柱状の粒で構成され
    ており、かつ前記柱状の粒の幅が２０ｎｍ以下である電
    極とを具備してなることを特徴とする半導体装置。
  3. 【請求項３】前記電極は、立体キャパシタの上部電極お
    よび下部電極の少なくとも一方の電極、またはダマシン
    ゲート型ＭＯＳトランジスタのゲート電極であることを
    特徴とする請求項１または２に記載の半導体装置。
  4. 【請求項４】白金族金属およびその酸化物の少なくとも
    一方からなる導電膜を、前記白金族金属の原料および活
    性酸素を用いたＣＶＤ法により形成する工程を有するこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】前記活性酸素は、オゾン、酸素ラジカルま
    たは酸素イオンであることを特徴とする請求項４に記載
    の半導体装置の製造方法。
  6. 【請求項６】前記導電膜の成膜反応の前に、白金属金属
    に酸素ガスを接触させることにより、前記活性酸素を発
    生させることを特徴とする請求項４または５に記載の半
    導体装置の製造方法。
  7. 【請求項７】前記白金族金属を加熱し、この加熱された
    前記白金族金属に前記酸素ガスを接触させることを特徴
    とする請求項６に記載の半導体装置の製造方法。
  8. 【請求項８】前記白金族金属は、８族または１Ｂ族の元
    素を含むものであることを特徴とする請求項４ないし７
    のいずれか１項に記載の半導体装置の製造方法。
  9. 【請求項９】ＣＶＤ成膜を行う成膜室と、 この成膜室内に設けられた白金族金属を含む部材と、 前記白金族金属を含む部材に酸素ガスを吹き付ける手段
    とを具備してなることを特徴とする半導体製造装置。
  10. 【請求項１０】内壁が白金族金属で被覆され、酸素を含
    むガスが通る配管と、 この配管を通った前記酸素を含むガスが導入される、Ｃ
    ＶＤ成膜を行う成膜室とを具備してなることを特徴とす
    る半導体製造装置。
  11. 【請求項１１】白金族金属からなり、酸素を含むガスを
    通すフィルタと、 このフィルタを通った前記酸素を含むガスが導入され
    る、ＣＶＤ成膜を行う成膜室とを具備してなることを特
    徴とする半導体製造装置。
  12. 【請求項１２】前記フィルタは、多孔質状、メッシュ
    状、ディスク状もしくは繊維状の白金族金属、または多
    孔質材、メッシュ状、ディスク状もしくは繊維状の部材
    の表面を白金族金属で被覆したものであることを特徴と
    する請求項１１に記載の半導体製造装置。
  13. 【請求項１３】前記白金族金属を加熱する加熱手段をさ
    らに備えていることを特徴とする請求項９ないし１２の
    いずれか１項に記載の半導体製造装置。
  14. 【請求項１４】前記白金族金属は、８族または１Ｂ族の
    元素を含むものであることを特徴とする請求項９ないし
    １３のいずれか１項に記載の半導体製造装置。
JP2001157483A 2001-05-25 2001-05-25 半導体装置、半導体装置の製造方法および半導体製造装置 Pending JP2002353162A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001157483A JP2002353162A (ja) 2001-05-25 2001-05-25 半導体装置、半導体装置の製造方法および半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001157483A JP2002353162A (ja) 2001-05-25 2001-05-25 半導体装置、半導体装置の製造方法および半導体製造装置

Publications (1)

Publication Number Publication Date
JP2002353162A true JP2002353162A (ja) 2002-12-06

Family

ID=19001338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001157483A Pending JP2002353162A (ja) 2001-05-25 2001-05-25 半導体装置、半導体装置の製造方法および半導体製造装置

Country Status (1)

Country Link
JP (1) JP2002353162A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077501A2 (ja) * 2003-02-27 2004-09-10 Nat Inst Of Advanced Ind Scien 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2014027322A (ja) * 2007-03-05 2014-02-06 Semiconductor Energy Lab Co Ltd 配線の作製方法、記憶素子の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077501A2 (ja) * 2003-02-27 2004-09-10 Nat Inst Of Advanced Ind Scien 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2004077501A3 (ja) * 2003-02-27 2004-11-11 Nat Inst Of Advanced Ind Scien 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2014027322A (ja) * 2007-03-05 2014-02-06 Semiconductor Energy Lab Co Ltd 配線の作製方法、記憶素子の作製方法

Similar Documents

Publication Publication Date Title
US6743739B2 (en) Fabrication method for semiconductor integrated devices
US11101174B2 (en) Gap fill deposition process
US6204178B1 (en) Nucleation and deposition of PT films using ultraviolet irradiation
US6861356B2 (en) Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US7829144B2 (en) Method of forming a metal film for electrode
KR100861678B1 (ko) 금속전극을 형성하기 위한 방법
TW419790B (en) Method and apparatus for forming laminated thin films or layers
TWI383449B (zh) 半導體裝置之製造方法、基板處理裝置及基板處理方法
US8435905B2 (en) Manufacturing method of semiconductor device, and substrate processing apparatus
US7259058B2 (en) Fabricating method of semiconductor integrated circuits
JP4675439B2 (ja) 化学気相堆積チャンバ内でプラズマ前処理を用いた窒化タングステンの堆積
KR102018432B1 (ko) 성막 방법
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
US20070287248A1 (en) Method for manufacturing capacity element, method for manufacturing semiconductor device and semiconductor-manufacturing apparatus
JPH03209869A (ja) 容量絶縁膜の形成方法
JP2002353162A (ja) 半導体装置、半導体装置の製造方法および半導体製造装置
KR100666042B1 (ko) 박막 형성 방법 및 박막 형성 장치
JP2007201083A (ja) キャパシタの製造方法
TW200845215A (en) Method for forming SrTiO3 film
JP2022065560A (ja) 基板処理方法及び基板処理装置
TW554382B (en) Method of forming TiSiN film, diffusion preventing film and semiconductor device constituted by TiSiN film and method of producing the same, and TiSiN film forming device
KR100530008B1 (ko) Ｒｕ 박막 증착방법
TW202333302A (zh) 用於形成低電阻率鎢特徵的方法
JP2022052943A (ja) 成膜方法及び処理装置
JP2002033462A (ja) 半導体装置の製造方法