JP2002344355A - 同期捕捉装置、同期捕捉方法、プログラムおよび記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 ３段階高速セルサーチ法に基づく同期捕捉を
行う際、フェージング環境下でも各段階での同定処理を
正確に実行し、かつ小規模回路で実現できる同期捕捉装
置を提供する。 【解決手段】 同期捕捉装置は、スライディング相関器
（ＳＣ）６に入力するデータを一度受信データＲＡＭ５
に記憶し、チップレートの２倍以上のクロックで相関処
理を実行させる構成を有する。また、第１同期チャネル
の電力値レベルを基準にしてフェージングの影響を測定
し、第２同期符号およびスクランブリングコードによる
相関演算結果からフェージングの影響を取り除く構成を
有する。さらに、第２段階および第３段階を処理する回
路部分を共用化することで小型化を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＤＭＡ移動体通
信における同期捕捉装置、同期捕捉方法、プログラムお
よび記憶媒体に関する。

【０００２】

【従来の技術】ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の無線通信シ
ステムでは、基地局間同期システムと基地局間非同期シ
ステムが知られている。基地局間同期システムでは、Ｇ
ＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓ
ｔｅｍ）などの他のシステムを用いる必要があるので、
より簡便な基地局間非同期システムが多く利用されてい
る。

【０００３】このＣＤＭＡ基地局間非同期システムで
は、移動局は電源投入時における初期同期時や、移動に
伴うセル切換（ハンドオーバ）時などにセルサーチを行
う必要がある。

【０００４】ＩＭＴ−２０００（Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔ
ｉｏｎｓ−２０００）のＷ−ＣＤＭＡ方式では、このセ
ルサーチの際の同期捕捉方法として、コンマフリー方式
を用いる３段階高速セルサーチ法が採用されている。コ
ンマフリー方式とは、１フレーム内の各スロットの先頭
１シンボルに、ある規則性をもって配置された短周期符
号を用いてフレーム同期タイミングの捕捉および基地局
固有のスクランブリングコードの同定を行う方式であ
る。

【０００５】以下、このコンマフリー方式を用いた３段
階高速セルサーチ法による同期捕捉方法を図１６乃至図
１８を用いて説明する。図１６は３段階高速セルサーチ
法による同期捕捉処理手順を示すフローチャートであ
る。初期同期時のセルサーチの場合、ＣＤＭＡ基地局間
非同期システムにおける同期捕捉は、第１段階としてス
ロットタイミングの検出を行い（ステップＳ１１１）、
第２段階としてスクランブリングコードグループの同定
およびフレームタイミングの検出を行い（ステップＳ１
１２）、第３段階としてスクランブリングコードの同定
を行い、同定が成功したか否かを判別する（ステップＳ
１１３）。スクランブリングコードの同定が成功した場
合、この処理を終了し、スクランブリングコードの同定
が失敗した場合、ステップＳ１１１の処理に戻る。

【０００６】尚、第１段階では、全基地局が共通に使用
する同一の短周期符号である第１同期符号（ＰＳＣ）が
用いられる。第２段階では、短周期符号である１６種類
の第２同期符号（ＳＳＣ１〜ＳＳＣ１６）が用いられ
る。第２同期符号（ＳＳＣ１〜ＳＳＣ１６）は、スクラ
ンブリングコードグループ毎に割り振られた配列パター
ン（図３参照）にしたがって、制御チャネル１フレーム
内の各スロットの先頭１シンボル（これが、ちょうど第
１同期チャネル及び第２同期チャネルが送信されている
期間に当る）にそれぞれ乗算される。１つのスクランブ
リングコードグループには、長周期符号であるスクラン
ブリングコードが８個属している。

【０００７】つぎに、上記第１段階〜第３段階で行われ
る処理を示す。ここでは、１フレームのスロット数を１
５個、スクランブリングコード数を５１２個、スクラン
ブリングコードグループ数を６４個とする場合を示す。

【０００８】［第１段階におけるスロットタイミングの
検出］第１段階では、第１同期チャネルを用いてスロッ
トタイミングが検出される。第１同期チャネルは各スロ
ットの先頭１シンボル期間に同期して送信されており、
第１同期符号（ＰＳＣ）で拡散されている。

【０００９】このＰＳＣは、全基地局が第１同期チャネ
ルで使用する共通の短周期符号である。このＰＳＣを用
いてスロットタイミングが検出される。具体的に、スロ
ットタイミングの検出は、以下のようにして行われる。

【００１０】（Ａ）受信データのある２５６チップ分と
ＰＳＣとの間の相関値を算出し、Ｉ相およびＱ相の相関
値から電力値を算出する。

【００１１】（Ｂ）ＰＳＣと受信データとの位相を順次
ずらしていき、同様に、１スロット分の位相に対して電
力値を算出する。

【００１２】（Ｃ）１スロット分の位相の電力値のピー
クを検出し、そのピークのタイミングをスロットタイミ
ングとする。

【００１３】［第２段階におけるスクランブリングコー
ドグループの同定およびフレームタイミングの検出］第
２段階では、第２同期チャネルを用いてスクランブリン
グコードグループの同定およびフレームタイミングの検
出が行われる。第２同期チャネルは各スロットの先頭１
シンボル期間に同期して送信されており、第２同期符号
（ＳＳＣ１〜ＳＳＣ１６）のいずれかで拡散されてい
る。

【００１４】これらの第２同期符号としては、１フレー
ム内で異なるものが使用されている（図３参照）。１フ
レーム内における第２同期符号の配列パターンは、スク
ランブリングコードを分類したスクランブリングコード
グループ毎に異なる。この第２同期符号の配列パターン
を用いて、スクランブリングコードグループの同定およ
びフレームタイミングの検出が行われる。具体的に、ス
クランブリングコードグループの同定およびフレームタ
イミングの検出は、以下の手順で行われる。

【００１５】（Ｄ）第１段階で検出されたスロットタイ
ミングにしたがって、１フレーム内の各スロットの先頭
１シンボルと第２同期符号との間で相関処理を行う。各
スロット１〜１５に対し、それぞれ第２同期符号（ＳＳ
Ｃ１〜ＳＳＣ１６）で相関値を算出し、Ｉ相およびＱ相
の相関値から電力値を算出する。図１７は電力値のマト
リクスを示す図である。すなわち、スロット１に対し、
第２同期符号（ＳＳＣ１〜ＳＳＣ１６）の電力値Ｐ
（１，１）〜Ｐ（１６，１）を算出する。算出された電
力値をメモリに記憶する。

【００１６】（Ｅ）図１８は電力値の加算を示す図であ
る。スクランブリングコードグループ配置表（図３参
照）にしたがって、スクランブリングコードグループ毎
（配置表の行毎）に１５スロット分の電力値を加算す
る。このとき、図１８に示すように、０サイクルシフト
から先頭スロットをずらしながら１４サイクルシフトま
での加算を１５回繰り返し、電力加算値Ｓ０（ｇ）〜Ｓ
１４（ｇ）を算出する。ここで、カッコ内の変数ｇはス
クランブリングコードグループ番号を意味する。

【００１７】この加算処理をスクランブリングコードグ
ループ数である６４個分繰り返し、電力加算値Ｓ０
（ｇ）〜Ｓ１４（ｇ）を算出する。尚、図１８では、ス
クランブリングコードグループ番号１（図３参照）につ
いて電力値の加算が行われる場合を示した。

【００１８】（Ｆ）電力加算値の最大値を示すサイクル
数とグループ番号からスクランブリングコードグループ
の同定およびフレームタイミングの検出を同時に行う。
つまり、分かったグループ番号が基地局の使用している
スクランブリングコードの属するグループであり、また
分かったサイクル数だけシフトしたスロットの先頭位相
がフレームタイミングである。

【００１９】［第３段階におけるスクランブリングコー
ドの同定］第３段階では、第２段階で同定されたスクラ
ンブリングコードグループから確定された８個のスクラ
ンブリングコード候補から１つのスクランブリングコー
ドが同定される。具体的に、スクランブリングコードの
同定は、以下の手順で行われる。

【００２０】（Ｇ）検出されたフレームタイミングにし
たがって、受信データとスクランブリングコードとの相
関値を算出し、Ｉ相およびＱ相の相関値から電力値を算
出する。この処理を、同定されたスクランブリングコー
ドグループに属するスクランブリングコード８個につい
て行う。

【００２１】（Ｈ）これらの算出結果のうち、電力値が
最大のものをスクランブリングコードとして同定する。

【００２２】（Ｉ）スクランブリングコードを同定でき
ない場合、第１段階のスロットタイミングの検出から同
様の手順を繰り返す。

【００２３】以上、初期同期時のセルサーチの作業を示
した。

【００２４】一方、ハンドオーバ時のセルサーチの場
合、移動局は、移動先の基地局固有のスクランブリング
コードを移動元の基地局から通知されるので、スクラン
ブリングコードの同定を行う必要がなくなる。したがっ
て、同期捕捉は、第１段階のスロットタイミングの検
出、および第２段階のフレームタイミングの検出の２段
階で行われる。

【００２５】［第１段階におけるスロットタイミングの
検出］上記初期同期時のセルサーチの場合と同一の処理
であるので、この説明を省略する。 ［第２段階におけるフレームタイミングの検出］第２段
階では、移動元の基地局から通知された移動先の基地局
のスクランブリングコードからスクランブリングコード
グループを同定できるので、このスクランブリングコー
ドグループに対応する第２同期符号の配列パターンによ
ってフレームタイミングの検出を行うことができる。具
体的に、フレームタイミングの検出は以下の手順で行わ
れる。

【００２６】（Ｊ）移動先の基地局により通知されたス
クランブリングコード番号から、スクランブリングコー
ドが属するスクランブリングコードグループを同定す
る。

【００２７】（Ｋ）スクランブリングコードグループに
対応する１５個の第２同期符号の配列パターンにしたが
って、各スロットでの相関値を算出し、Ｉ相およびＱ相
の相関値から電力値を算出する。そして、算出された電
力値を１５スロット分加算する。この処理を、先頭スロ
ットをずらしながら０サイクルシフト〜１４サイクルシ
フトまで１５回繰り返し行い、電力加算値Ｓ０（ｇ）〜
Ｓ１４（ｇ）を算出する。ここで、カッコ内の変数は、
（Ｊ）で同定したスクランブリングコードグループ番号
を意味する。

【００２８】（Ｌ）電力加算値の最大値からフレームタ
イミングを検出する。

【００２９】以上示した作業を行うことにより、３段階
高速セルサーチ法によるＣＤＭＡ基地局間非同期システ
ムにおいて、移動局は、セルサーチの際に同期捕捉を行
うことができる。

【００３０】このように、ＩＭＴ−２０００のＷ−ＣＤ
ＭＡ方式における３段階高速セルサーチ法に基づく同期
捕捉装置は、移動局の受信部を構成する必須の回路であ
り、移動局端末の性能を左右する重要な装置である。

【００３１】

【発明が解決しようとする課題】しかしながら、上記従
来の同期捕捉装置では、以下に掲げる問題があり、その
改善が要望されていた。すなわち、同期捕捉装置に対
し、小型化および高速化が要求されるが、３段階高速セ
ルサーチ法のアルゴリズムは、３段階の異なる処理から
構成されており、回路が大規模になってしまうという問
題があった。

【００３２】また、実環境下では、フェージングが存在
し、同期捕捉作業時に受信レベルの変動による同定誤り
を生じさせる。３段階高速セルサーチ法では、スクラン
ブリングコードの同定が失敗すると、第１段階から作業
を繰り返すことになり、フェージングの影響により同定
処理の成功率が低下してしまうと、同期捕捉終了までに
非常に時間を要することになる。

【００３３】そこで、本発明は、上記問題を解決するた
めになされたものであり、３段階高速セルサーチ法に基
づく同期捕捉を行う際、フェージング環境下でも各段階
での同定処理を正確に実行し、かつ小規模な回路で実現
できる同期捕捉装置、同期捕捉方法、プログラムおよび
記憶媒体を提供することを目的とする。

【００３４】

【課題を解決するための手段】上記目的を達成するため
に、本発明の同期捕捉装置は、ＣＤＭＡ方式の無線通信
システムにおける３段階高速セルサーチ法に基づき、第
２段階における第２同期符号の同定処理、および第３段
階におけるスクランブリングコードの同定処理を行う同
期捕捉装置において、受信データの１シンボル分を記憶
する記憶手段と、該記憶した受信データの１シンボル分
と、第１同期符号、前記第２同期符号および前記スクラ
ンブリングコードとの相関演算をシリアルに行う相関演
算手段と、前記第１同期符号、前記第２同期符号および
前記スクランブリングコードを発生する符号発生手段と
を備え、前記相関演算手段および前記符号発生手段をチ
ップレートより高速なクロックで動作させることを特徴
とする。

【００３５】また、前記第２同期符号の同定処理および
前記スクランブリングコードの同定処理を行う際、前記
第１同期符号との相関処理により得られる第１同期チャ
ネルの電力値を基準に、前記第２同期符号の相関値およ
び前記スクランブリングコードの相関値を数値変換し、
該変換後の数値を用いて前記同定処理を行うことを特徴
とする。

【００３６】さらに、前記第２段階および前記第３段階
における同定処理を同じアルゴリズムで実行する共通の
回路を有することを特徴とする。

【００３７】本発明の同期捕捉方法は、ＣＤＭＡ方式の
無線通信システムにおける３段階高速セルサーチ法に基
づき、第２段階における第２同期符号の同定処理、およ
び第３段階におけるスクランブリングコードの同定処理
を行う同期捕捉方法において、受信データの１シンボル
分を記憶する工程と、該記憶した受信データの１シンボ
ル分と、前記第１同期符号、前記第２同期符号および前
記スクランブリングコードとの相関演算をシリアルに行
う工程と、前記第１同期符号、前記第２同期符号および
前記スクランブリングコードを発生する工程とを有し、
前記相関演算を行う工程および前記符号およびコードを
発生する工程をチップレートより高速なクロックで実行
させることを特徴とする。

【００３８】また、前記第２同期符号の同定処理および
前記スクランブリングコードの同定処理を行う際、前記
第１同期符号との相関処理により得られる第１同期チャ
ネルの電力値を基準に、前記第２同期符号の相関値およ
び前記スクランブリングコードの相関値を数値変換し、
該変換後の数値を用いて前記同定処理を行うことを特徴
とする。

【００３９】

【発明の実施の形態】本発明の同期捕捉装置、同期捕捉
方法、プログラムおよび記憶媒体の実施の形態について
図面を参照しながら説明する。図１は実施の形態におけ
る同期捕捉装置の構成を示すブロック図である。この同
期捕捉装置は、本装置の動作を統括し、各ブロックにタ
イミングおよびパラメータの指示を与えるサーチャ制御
部１、アナログベースバンド信号（Ｉ信号およびＱ信
号）をディジタルベースバンド信号に変換する一対のＡ
／Ｄ変換器２、第１同期符号を検出する一対のディジタ
ルマッチトフィルタ（ＤＭＦ）３、第１同期チャネルの
電力レベル系列からピーク位置を検出する遅延プロファ
イル生成器４、スロットタイミングに合わせて受信デー
タの１シンボル分を記憶する一対の受信データＲＡＭ
５、第２段階および第３段階の相関演算を行う一対のス
ライディング相関器（ＳＣ）６、このＳＣ６による相関
演算に用いられる符号（第１同期符号ＰＳＣ、第２同期
符号ＳＳＣ１〜ＳＳＣ１６、スクランブリングコード５
１２種）を発生する符号発生器（ＣＧ）７、Ｉ相および
Ｑ相の相関値から電力値を算出する電力値演算器（Ｐｏ
ｗ）８、および第２段階、第３段階の処理を行うＳｔｅ
ｐ２，３共用ブロック９から構成される。

【００４０】図２はＳｔｅｐ２，３共用ブロック９の内
部構成を示すブロック図である。このＳｔｅｐ２，３共
用ブロック９は、本ブロックの動作を統括するＳｔｅｐ
２，３制御部９１、第２同期符号の相関結果から得られ
た電力値またはスクランブリングコードの相関結果から
得られた電力値を記憶するマトリクス型ＲＡＭ９２、第
１同期符号の相関結果から得られた電力値を記憶するＰ
ＳＣ用ＲＡＭ９３、スクランブリングコードグループ番
号に対応した第２同期符号の配列パターンを記憶したス
クランブリングコードグループ配置表ＲＯＭ９４、第３
段階でスクランブリングコードグループ配置表の代わり
に使用されるＳｔｅｐ３用配置表ＲＯＭ９５、両配置表
ＲＯＭにしたがってマトリクス型ＲＡＭ９２から電力値
を取り出し、数値変換処理および加算処理を行う加算処
理部９６、およびこの加算処理部９６により得られた結
果とこれまでの最大値とを比較し、この比較の結果、大
きい方の値を最大値として記憶する最大値検出処理部９
７から構成される。

【００４１】つぎに、上記構成を有する同期捕捉装置に
おける第１段階、第２段階および第３段階の処理を示
す。ここでは、１フレームのスロット数を１５スロッ
ト、スクランブリングコード数を５１２個、スクランブ
リングコードグループ数を６４個とする場合を示す。

【００４２】（初期同期時） ［第１段階におけるスロットタイミングの検出］第１段
階では、第１同期チャネルを用いてスロットタイミング
を検出する。第１同期チャネルは、各スロットの先頭１
シンボル期間に同期して送信されており、第１同期符号
（ＰＳＣ）で拡散されている。このＰＳＣは、全基地局
が第１同期チャネルにおいて使用する共通の短周期符号
である。このＰＳＣを用いてスロットタイミングを検出
する。具体的に、スロットタイミングの検出は、以下の
手順で行われる。

【００４３】（Ａ）ある任意のタイミングにおいて、デ
ィジタルマッチトフィルタ（ＤＭＦ）３によりＡ／Ｄ変
換器２の出力とＰＳＣとの相関値を算出し、電力値演算
器（Ｐｏｗ）８によりＩ相およびＱ相の相関値から電力
値を算出する。

【００４４】（Ｂ）Ａ／Ｄ変換器２の出力とＰＳＣとの
位相を順次ずらしていき、同様に、１スロット分の位相
に対して電力値を算出する。

【００４５】（Ｃ）遅延プロファイル生成器４により１
スロット分の位相の電力値からピークを検出し、そのピ
ークのタイミングをスロットタイミングとしてサーチャ
制御部１に報告する。

【００４６】［第２段階におけるスクランブリングコー
ドグループの同定およびフレームタイミングの検出］第
２段階では、第２同期チャネルを用いてスクランブリン
グコードグループの同定およびフレームタイミングの検
出を行う。第２同期チャネルは、各スロットの先頭１シ
ンボル期間に同期して送信されており、第２同期符号
（ＳＳＣ１〜ＳＳＣ１６）のいずれかで拡散されてい
る。

【００４７】図３はスクランブリングコードグループ配
置表を示す図である。この第２同期符号では、図３に示
すように、１フレーム内でスロット毎に異なるものが使
用されている。１フレーム内の第２同期符号の配列パタ
ーンは、スクランブリングコードを分類したスクランブ
リングコードグループ毎に異なる。この第２同期符号の
配列パターンを用い、スクランブリングコードグループ
の同定およびフレームタイミングの検出を行う。

【００４８】図４は初期同期時の第２段階におけるスク
ランブリングコードグループの同定およびフレームタイ
ミングの検出処理手順を示すフローチャートである。こ
の処理は、処理シーケンスをＲＯＭ（図示せず）に格納
しておき、それに従って論理回路により実行すること
も、また処理プログラムをＲＯＭ（図示せず）に格納し
ておき、同期捕捉装置を制御するＣＰＵ（図示せず）に
よって実行することもできる。具体的には、スクランブ
リングコードグループの同定およびフレームタイミング
の検出は、以下の手順で行われる。

【００４９】まず、相関値から電力値を演算する処理を
行う（ステップＳ２１）。このステップＳ２１の処理
は、以下の（Ｄ）、（Ｅ）、（Ｆ）の手順で行われる。

【００５０】（Ｄ）サーチャ制御部１に報告されたスロ
ットタイミングにしたがって、受信データＲＡＭ５にＡ
／Ｄ変換器２の出力を１シンボル分記憶する。

【００５１】（Ｅ）スライディング相関器（ＳＣ）６お
よび符号発生器（ＣＧ）７を用い、受信データＲＡＭ５
に記憶された１シンボル分のデータと、第２同期符号
（ＳＳＣ１〜ＳＳＣ１６）および第１同期符号（ＰＳ
Ｃ）との相関値を算出し、電力値演算器（Ｐｏｗ）８に
よりＩ相およびＱ相の相関値から電力値を算出する。第
２同期符号（ＳＳＣ１〜ＳＳＣ１６）を用いて算出され
た電力値をマトリクス型ＲＡＭ９２に記憶し、第１同期
符号（ＰＳＣ）を用いて算出された電力値をＰＳＣ用Ｒ
ＡＭ９３に記憶する。このとき、次のスロットタイミン
グ信号が到着するまでに相関処理を終了させるために、
チップレートの２倍以上の速度で相関処理を実行する。

【００５２】（Ｆ）上記（Ｄ）、（Ｅ）の作業を１５ス
ロット分繰り返す。その結果、図５に示す電力値のマト
リクスが完成する。図５は電力値のマトリクスを示す図
である。

【００５３】つぎに、加算処理部９６で加算処理を行う
（ステップＳ２２）。図６は加算値の計算手順を示す図
である。図３のスクランブリングコードグループ配置表
ＲＯＭ９４に記憶されたデータにしたがって、スクラン
ブリングコードグループ毎（配置表の行毎）に１５スロ
ット分の電力値Ｐ’（ｘ，ｙ）を加算する。尚、電力値
Ｐ’（ｘ，ｙ）は、図７に示すように、マトリクス型Ｒ
ＡＭ９２に記憶された電力値を、ＰＳＣ用ＲＡＭ９３に
記憶された電力値により変換処理した値である。図７は
電力値Ｐ’（ｘ，ｙ）の計算手順を示す図である。

【００５４】そして、この電力値Ｐ’（ｘ，ｙ）の加算
処理を、０サイクルシフトから先頭スロットずらしなが
ら１４サイクルシフトまで１５回繰り返し、各スクラン
ブリングコードグループｇに対して加算値Ｓ０（ｇ）〜
Ｓ１４（ｇ）を算出する。この加算処理をスクランブリ
ングコードグループ数である６４個分繰り返し、加算値
Ｓ０（１）〜Ｓ１４（６４）を算出する。尚、図６は、
図３に示すスクランブリングコードグループ番号１につ
いて加算する場合を示す。

【００５５】この後、同定処理を行い（ステップＳ２
３）、処理を終了する。この同定処理では、加算処理部
９６によって得られた加算値を最大値検出処理部部９７
で順次比較し、加算値の最大値を示すサイクル数、グル
ープ番号およびその加算値を記憶し、最終的に記憶され
ていたサイクル数およびグループ番号をサーチャ制御部
１に報告する。

【００５６】［第３段階におけるスクランブリングコー
ドの同定］第３段階では、第２段階で同定されたスクラ
ンブリングコードグループから確定された８個のスクラ
ンブリングコード候補１〜８から１つのスクランブリン
グコードを同定する。図８は初期同期時の第３段階にお
けるスクランブリングコードの同定処理手順を示すフロ
ーチャートである。この処理は、処理シーケンスをＲＯ
Ｍ（図示せず）に格納しておき、それに従って論理回路
により実行することも、また処理プログラムをＲＯＭ
（図示せず）に格納しておき、同期捕捉装置を制御する
ＣＰＵ（図示せず）によって実行することもできる。具
体的に、スクランブリングコードの同定は以下の手順で
行われる。

【００５７】まず、相関値から電力値を演算する処理を
行う（ステップＳ３１）。このステップＳ３１の処理
は、以下の手順で行われる。

【００５８】（Ｇ）サーチャ制御部１は、第２段階で報
告されたサイクル数を用いてフレームタイミング信号を
生成し、そのフレームタイミングにしたがって、受信デ
ータＲＡＭ５にＡ／Ｄ変換器２の出力を１シンボル分記
憶する。また、第２段階で報告されたグループ番号に属
する８個のスクランブリングコード番号を選出し、これ
らを生成するように、符号発生器（ＣＧ）７に指示す
る。

【００５９】（Ｈ）スライディング相関器（ＳＣ）６お
よび符号発生器（ＣＧ）７を用い、受信データＲＡＭ５
に記憶した１シンボル分のデータと、スクランブリング
コード候補１〜８およびＰＳＣとの相関値を算出し、電
力値演算器（Ｐｏｗ）８によりＩ相およびＱ相の相関値
から電力値を算出する。

【００６０】スクランブリングコード候補１〜８から算
出された電力値をマトリクス型ＲＡＭ９２に記憶し、第
１同期符号（ＰＳＣ）から算出された電力値をＰＳＣ用
ＲＡＭ９３に記憶する。このとき、次のスロット信号が
到着するまでに相関処理を終了させるために、チップレ
ートの２倍以上の速度で相関処理を実行する。また、符
号発生器（ＣＧ）７は、受信データと同位相のスクラン
ブリングコードを発生させる。

【００６１】（Ｉ）上記（Ｇ）、（Ｈ）の作業を１５ス
ロット分繰り返す。その結果、図９に示す電力値のマト
リクスが完成する。図９は電力値のマトリクスを示す図
である。

【００６２】つぎに、加算処理部９６による加算処理を
行う（ステップＳ３２）。図１０は加算値の計算手順を
示す図である。図１１はＳｔｅｐ３用配置表ＲＯＭ９５
のデータを示す図である。（Ｊ）図１０に示すように、
図１１のＳｔｅｐ３用配置表ＲＯＭ９５のデータにした
がって、スクランブリングコード候補毎（配置表の行
毎）に１５スロット分の電力値Ｐ’（ｘ，ｙ）を加算す
る。

【００６３】尚、電力値Ｐ’（ｘ，ｙ）は、図７に示す
ように、マトリクス型ＲＡＭ９２に記憶された電力値
を、ＰＳＣ用ＲＡＭ９３に記憶された電力値により、変
換処理した値である。

【００６４】そして、この電力値Ｐ’（ｘ，ｙ）の加算
処理を各スクランブリングコード候補に対して行い、加
算値Ｓ０（１）〜Ｓ０（８）を算出する。ただし、サイ
クルシフト０のみでよい。尚、図１０は、図１１のスク
ランブリングコード候補１について加算を行う場合を示
した。

【００６５】さらに、最大値判定処理を行う（ステップ
Ｓ３３）。この最大値判定処理では、（Ｋ）加算処理部
９６によって得られた加算値を最大値検出部９７で順次
比較し、加算値の最大値を示すスクランブリングコード
候補番号およびその加算値を記憶し、最終的に記憶され
ていたスクランブリングコード候補番号をサーチャ制御
部１に報告する。ただし、最終的に残った加算値が前も
って設定された閾値に満たない場合、スクランブリング
コード候補の同定が失敗であると判断する。

【００６６】（Ｌ）スクランブリングコード候補の同定
が失敗した場合、前述した第１段階におけるスロットタ
イミングの検出に戻り、同様の手順を繰り返す。

【００６７】一方、スクランブリングコード候補の同定
に成功した場合、サーチャ制御部１は、報告されたスク
ランブリングコード候補番号、および第２段階で報告さ
れたスクランブリングコードグループ番号からスクラン
ブリングコード番号を決定し（ステップＳ３４）、処理
を終了する。

【００６８】以上、初期同期時のセルサーチの作業を示
した。

【００６９】（ハンドオーバ時）一方、ハンドオーバ時
のセルサーチの場合、移動局は、移動先の基地局固有の
スクランブリングコードを移動元の基地局から通知され
るので、スクランブリングコードの同定を行う必要がな
い。したがって、同期捕捉は、第１段階におけるスロッ
トタイミングの検出、および第２段階におけるフレーム
タイミングの検出の２段階で行われる。

【００７０】［第１段階におけるスロットタイミングの
検出］このスロットタイミングの検出処理は、前述した
初期同期時のセルサーチの場合と同一の処理であるの
で、その説明を省略する。

【００７１】［第２段階におけるフレームタイミングの
検出］第２段階では、移動元の基地局から通知された移
動先の基地局のスクランブリングコードからスクランブ
リングコードグループを同定する。そして、同定された
スクランブリングコードグループが有する第２同期符号
の配列パターンによってフレームタイミングの検出を行
う。

【００７２】図１２はハンドオーバ時の第２段階におけ
るスクランブリングコードグループの同定およびフレー
ムタイミングの検出処理手順を示すフローチャートであ
る。この処理プログラムは、ＲＯＭ（図示せず）に格納
されており、同期捕捉装置を制御するＣＰＵ（図示せ
ず）によって実行される。

【００７３】まず、相関値から電力値を演算する処理を
行う（ステップＳ４１）。具体的には、以下の手順で行
われる。

【００７４】（Ｍ）サーチャ制御部１に報告されたスロ
ットタイミングにしたがって、受信データＲＡＭ５にＡ
／Ｄ変換器２の出力を１シンボル分記憶する。

【００７５】（Ｎ）スライディング相関器（ＳＣ）６お
よび符号発生器（ＣＧ）７を用い、受信データＲＡＭ５
に記憶した１シンボル分のデータと、第２同期符号（Ｓ
ＳＣ１〜ＳＳＣ１６）および第１同期符号（ＰＳＣ）と
の相関値を算出し、電力値演算器（Ｐｏｗ）８により、
Ｉ相およびＱ相の相関値から電力値を算出する。第２同
期符号（ＳＳＣ１〜ＳＳＣ１６）で算出された電力値を
マトリクス型ＲＡＭ９２に記憶し、第１同期符号（ＰＳ
Ｃ）で算出された電力値をＰＳＣ用ＲＡＭ９３に記憶す
る。このとき、次のスロット信号が到着するまでに相関
処理を終了させるために、チップレートの２倍以上の速
度で相関処理を実行する。

【００７６】（Ｏ）上記（Ｍ）、（Ｎ）の作業を１５ス
ロット分繰り返す。その結果、図５に示す電力値のマト
リクスが完成する。

【００７７】つぎに、加算処理部９６による加算処理を
行う（ステップＳ４２）。具体的には、以下の手順で行
われる。

【００７８】（Ｐ）サーチャ制御部１は、移動元の基地
局から通知された移動先の基地局のスクランブリングコ
ード番号からそのコードが属するスクランブリングコー
ドグループ番号を選出する。

【００７９】（Ｑ）加算処理部９６では、図６に示すよ
うに、図３のスクランブリングコードグループ配置表に
したがって、スクランブリングコードグループ毎（配置
表の行毎）に、１５スロット分のＰ’（ｘ，ｙ）を加算
する。ただし、サーチャ制御部１で選出されたスクラン
ブリングコードグループ番号だけでよい。尚、電力値
Ｐ’（ｘ，ｙ）は、図７に示すように、マトリクス型Ｒ
ＡＭ９２に記憶された電力値を、ＰＳＣ用ＲＡＭ９３に
記憶された電力値により変換処理した値である。そし
て、この電力値Ｐ’（ｘ，ｙ）の加算処理を、０サイク
ルシフトから先頭スロットずらしながら１４サイクルシ
フトまで１５回繰り返し、加算値Ｓ０（ｇ）〜Ｓ１４
（ｇ）を算出する。ここで、カッコ内のｇは算出された
スクランブリングコードグループ番号である。

【００８０】この後、同定処理を行う（ステップＳ４
３）。この同定処理では、（Ｒ）加算処理部９６によっ
て得られた加算値を最大値検出部９７で順次比較し、加
算値の最大値を示すサイクル数およびその加算値を記憶
し、最終的に記憶されていたサイクル数をサーチャ制御
部１に報告する。サーチャ制御部１は、報告されたサイ
クルシフト数からフレームタイミング信号を生成する。

【００８１】このように、３段階高速セルサーチ法を実
行し、ＣＤＭＡ基地局間非同期システムにおけるセルサ
ーチの際の同期捕捉を行う。

【００８２】ここで、本実施形態の同期捕捉装置におけ
る相関演算部の構成を、従来と比較して説明する。図１
３は本実施形態の相関演算部の構成を示す図である。図
１４は従来のシリアル構成の第２段階における相関演算
部を示す図である。図１５は従来のパラレル構成の第２
段階における相関演算部を示す図である。

【００８３】従来では、３段階高速セルサーチ法の第２
段階（１５個の各スロットで使用されている第２同期符
号を同定する）を実行するために相関演算を行う場合、
通常、図１４に示すように、１個のスライディング相関
器を使用したシリアル構成の場合、１５スロット×１６
種類＝２４０スロット期間を必要とするが、１６個のス
ライディング相関器を使用したパラレル構成の場合、図
１５に示すように、１５スロット期間だけで済む。

【００８４】これに対し、本実施形態の同期捕捉装置
は、図１３に示すように、スライディング相関器に入力
するデータを一度メモリ（受信データＲＡＭ５）に記憶
し、チップレートよりも高速なクロックでスライディン
グ相関器６を動作させる構成とすることで、１個のスラ
イディング相関器６でも１５スロット期間で相関演算を
行うことができる。また、本実施形態の同期捕捉装置
は、第１同期符号に対しても相関演算を行うことができ
る。第１同期符号の相関結果から算出された電力値は、
フェージングの影響を反映する情報として扱うことがで
きる。

【００８５】そして、本実施形態の同期捕捉装置は、こ
の第１同期符号の相関結果により得られた電力値を用い
て、第２同期符号の相関結果より得られる電力値を評価
することで、フェージングの影響を受けることなく第２
同期符号の同定を行うことができる。

【００８６】さらに、本実施形態の同期捕捉装置は、第
３段階を第２段階と同じアルゴリズムで処理する構成と
したことにより、第２段階および第３段階を処理する回
路部分を共用化し（図１、図２参照）、回路規模の小型
化を実現できるとともに、第３段階においてもフェージ
ングの影響を受けることなくスクランブリングコードの
同定を行うことができる。

【００８７】このように、第２段階でスライディング相
関器に入力する１シンボル分のデータを一度メモリに記
憶させ、１個のスライディング相関器を高速に動作さ
せ、次の第２同期チャネルのデータを受信するまでの９
シンボル期間内に、１６個の第２同期符号との相関演算
を終了させる。この方法により、１フレーム期間で第２
段階の相関演算を終了させることができ、この１フレー
ム期間における相関演算処理時間は１６個のパラレル構
成と同等の処理時間である。

【００８８】この他、一度メモリにデータを記憶させる
構成を用いることで、シリアル構成でも全ての第２同期
符号に対してフェージングの影響が等しくなり、電力値
レベルを比較する処理において、フェージングの影響を
無くすことができる。

【００８９】また、第１同期符号による電力値レベルを
用いて第２同期符号による電力値レベルを評価すること
により、フェージング環境下でも正確に同定処理を行え
るとともに、電力値レベルを表すビット数よりも評価値
を表すビット数を少なくすることでメモリを小容量にで
きる。

【００９０】さらに、第３段階を第２段階と同じアルゴ
リズムで処理することで回路を共用化し、サーチャ全体
の回路規模を削減するとともに、第３段階の処理におい
てもフェージングの影響を受けなくなる。

【００９１】これらを総括すると、本実施形態によれ
ば、１対のスライディング相関器６および符号発生器７
で第２段階および第３段階の相関演算部を構成し、小規
模な回路を実現できる。また、フェージングの影響を受
けない構成であるので、第２段階および第３段階の同定
処理を正確に実行できる。この結果、同期捕捉処理の繰
り返し回数が低減し、同期捕捉を高速に実行することが
できる。さらに、第３段階を第２段階と同じアルゴリズ
ムで処理することにより、第２段階と第３段階を処理す
る回路部分を共用化することで小型化を実現できる。こ
れにより、フェージング環境下でもセルサーチを行い、
かつ小規模な回路で同期捕捉装置を実現できる。

【００９２】以上が本発明の実施の形態の説明である
が、本発明は、この実施の形態の構成に限られるもので
はなく、特許請求の範囲で示した機能、または実施の形
態の構成が持つ機能が達成できる構成であればどのよう
なものであっても適用可能である。

【００９３】また、本発明は、前述した実施形態の機能
を実現するソフトウェアのプログラムコードを記憶した
記録媒体を用いて、装置にプログラムを供給することに
よって達成される場合にも適用できることはいうまでも
ない。この場合、記憶媒体から読み出されたプログラム
コード自体が本発明の新規な機能を実現することにな
り、そのプログラム自体およびそのプログラムを記憶し
た記憶媒体は本発明を構成することになる。

【００９４】

【発明の効果】本発明によれば、３段階高速セルサーチ
法に基づく同期捕捉を行う際、フェージング環境下でも
各段階での同定処理を正確に実行し、かつ小規模な回路
で実現できる。

【図面の簡単な説明】

【図１】実施の形態における同期捕捉装置の構成を示す
ブロック図である。

【図２】Ｓｔｅｐ２，３共用ブロック９の内部構成を示
すブロック図である。

【図３】スクランブリングコードグループ配置表を示す
図である。

【図４】初期同期時の第２段階におけるスクランブリン
グコードグループの同定およびフレームタイミングの検
出処理手順を示すフローチャートである。

【図５】電力値のマトリクスを示す図である。

【図６】加算値の計算手順を示す図である。

【図７】電力値Ｐ’（ｘ，ｙ）の計算手順を示す図であ
る。

【図８】初期同期時の第３段階におけるスクランブリン
グコードの同定処理手順を示すフローチャートである。

【図９】電力値のマトリクスを示す図である。

【図１０】加算値の計算手順を示す図である。

【図１１】Ｓｔｅｐ３用配置表ＲＯＭ９５のデータを示
す図である。

【図１２】ハンドオーバ時の第２段階におけるスクラン
ブリングコードグループの同定およびフレームタイミン
グの検出処理手順を示すフローチャートである。

【図１３】本実施形態の相関演算部の構成を示す図であ
る。

【図１４】従来のシリアル構成の第２段階における相関
演算部を示す図である。

【図１５】従来のパラレル構成の第２段階における相関
演算部を示す図である。

【図１６】３段階高速セルサーチ法による同期捕捉処理
手順を示すフローチャートである。

【図１７】電力値のマトリクスを示す図である。

【図１８】電力値の加算を示す図である。

【符号の説明】

１ サーチャ制御部 ５ 受信データＲＡＭ ６ スライディング相関器（ＳＣ） ７ 符号発生器（ＣＧ） ８ 電力値演算器（Ｐｏｗ） ９ Ｓｔｅｐ２，３共用ブロック ９１ Ｓｔｅｐ２，３制御部 ９２ マトリクス型ＲＡＭ ９３ ＰＳＣ用ＲＡＭ ９４ スクランブリングコードグループ配置表ＲＯＭ ９５ Ｓｔｅｐ３用配置表ＲＯＭ ９６ 加算処理部 ９７ 最大値検出処理部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ＣＤＭＡ方式の無線通信システムにおけ
   る３段階高速セルサーチ法に基づき、第２段階における
   第２同期符号の同定処理、および第３段階におけるスク
   ランブリングコードの同定処理を行う同期捕捉装置にお
   いて、 受信データの１シンボル分を記憶する記憶手段と、 該記憶した受信データの１シンボル分と、第１同期符
   号、前記第２同期符号および前記スクランブリングコー
   ドとの相関演算をシリアルに行う相関演算手段と、 前記第１同期符号、前記第２同期符号および前記スクラ
   ンブリングコードを発生する符号発生手段とを備え、 前記相関演算手段および前記符号発生手段をチップレー
   トより高速なクロックで動作させることを特徴とする同
   期捕捉装置。
2. 【請求項２】 前記第２同期符号の同定処理および前記
   スクランブリングコードの同定処理を行う際、前記第１
   同期符号との相関処理により得られる第１同期チャネル
   の電力値を基準に、前記第２同期符号の相関値および前
   記スクランブリングコードの相関値を数値変換し、該変
   換後の数値を用いて前記同定処理を行うことを特徴とす
   る請求項１記載の同期捕捉装置。
3. 【請求項３】 前記第２段階および前記第３段階におけ
   る同定処理を同じアルゴリズムで実行する共通の回路を
   有することを特徴とする請求項１記載の同期捕捉装置。
4. 【請求項４】 ＣＤＭＡ方式の無線通信システムにおけ
   る３段階高速セルサーチ法に基づき、第２段階における
   第２同期符号の同定処理、および第３段階におけるスク
   ランブリングコードの同定処理を行う同期捕捉方法にお
   いて、 受信データの１シンボル分を記憶する工程と、 該記憶した受信データの１シンボル分と、前記第１同期
   符号、前記第２同期符号および前記スクランブリングコ
   ードとの相関演算をシリアルに行う工程と、 前記第１同期符号、前記第２同期符号および前記スクラ
   ンブリングコードを発生する工程とを有し、 前記相関演算を行う工程および前記符号およびコードを
   発生する工程をチップレートより高速なクロックで実行
   させることを特徴とする同期捕捉方法。
5. 【請求項５】 前記第２同期符号の同定処理および前記
   スクランブリングコードの同定処理を行う際、前記第１
   同期符号との相関処理により得られる第１同期チャネル
   の電力値を基準に、前記第２同期符号の相関値および前
   記スクランブリングコードの相関値を数値変換し、該変
   換後の数値を用いて前記同定処理を行うことを特徴とす
   る請求項４記載の同期捕捉方法。
6. 【請求項６】 請求項４または５に記載の同期捕捉方法
   を実現するためのプログラムコードを保持する記憶媒
   体。
7. 【請求項７】 請求項４または５に記載の同期捕捉方法
   を実現するためのプログラムコードを有するプログラ
   ム。