JP2004222152A - セルサーチ回路および3段階セルサーチ方法 - Google Patents
セルサーチ回路および3段階セルサーチ方法 Download PDFInfo
- Publication number
- JP2004222152A JP2004222152A JP2003009686A JP2003009686A JP2004222152A JP 2004222152 A JP2004222152 A JP 2004222152A JP 2003009686 A JP2003009686 A JP 2003009686A JP 2003009686 A JP2003009686 A JP 2003009686A JP 2004222152 A JP2004222152 A JP 2004222152A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- timing
- data
- correlation
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】3段階セルサーチにおいて、ソフトウエアに負担をかけることなく、第2段階のセルサーチ処理の効率を向上させ、許容された時間内に、第1段階で検出されたスロットタイミング候補のすべてについて、漏れなくセルサーチ処理を行えるようにすること。
【解決手段】第2段階の処理において、サーチ窓の概念を無くし、第1段階の処理で検出されたスロットタイミング候補の位相情報を、そのまま直接的に用いて、第2段階の処理を実行する。すなわち、第1段階の処理部100から出力されるスロットタイミング候補(優先順位の高い順)に基づき、タイミング発生部76が、マッチトフィルタ30内のスイッチ(SW)を制御する。
【選択図】 図1
【解決手段】第2段階の処理において、サーチ窓の概念を無くし、第1段階の処理で検出されたスロットタイミング候補の位相情報を、そのまま直接的に用いて、第2段階の処理を実行する。すなわち、第1段階の処理部100から出力されるスロットタイミング候補(優先順位の高い順)に基づき、タイミング発生部76が、マッチトフィルタ30内のスイッチ(SW)を制御する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、セルサーチ回路および3段階セルサーチ方法に関する。
【0002】
【従来の技術】
W−CDMA方式の移動体通信では、基地局と移動体端末との間の無線リンクを確立するためには、まず、移動体端末が、ダウンリンクの拡散符号同期を確立する必要がある。
【0003】
ダウンリンクの拡散符号同期を確立する処理は、すなわち、移動体端末が、どの基地局のセルに属しているかを検出する処理(セルサーチ)である。
【0004】
高速なセルサーチを行うべく、W−CDMA方式では、3段階セルサーチが採用されている。
【0005】
図7に、ダウンリンクチャネルの構成を示す。
【0006】
1フレームは15のスロットからなり、1スロットは10シンボルからなり、1シンボルは、256チップからなる。
【0007】
プライマリ・シンクロナイゼーションコード(PSC)は、全セルに共通のコードである、このPSCは、スロットの先頭に同期して基地局から送信される。
【0008】
また、セカンダリ・シンクロナイゼーションコード(SSC)は、全部で16種類あり、図13に一例が示されるように、64のスクランブリングコードグループ(グループ番号1〜64)に対応して、スロット#1〜#14に、どの種類のSSCを割り当てるか(つまり、1フレームにおけるSSCのパターン)が決められている。なお、図13中の1〜16の数字は、それぞれ、SSCの番号(つまりSSCの種類)を示している。
【0009】
また、図7において、SSC(n,1〜15)という表記は、スクランブリングコードグループ番号n(=1〜64のいずれか)における、スロット#1〜#15の各々に対応するSSCであることを示している。
【0010】
なお、PSCとSSCには、スクランブル符号は乗算されていない。
【0011】
また、共通パイロットチャネル(CPICH)には、全セルに共通のシンボルパターンに、セル毎に異なるスクランブリングコードが乗算された共通パイロット信号が含まれている。
【0012】
ここで、1つのスクランブリングコードグループ番号に対して、8種類のスクランブリングコードが決められている。セルサーチ処理の最終目標は、このスクランブリングコードを特定することである。
【0013】
図8に、3段階セルサーチの概要を示す。
【0014】
図8の一番上に示されるように、第1段階において、PSCを用いた相関検出の結果に基づきスロットタイミングを検出する。ここでは、スロット#2とスロット#3との境界において、スロットタイミングが検出されたとする。なお、図中、PE(1)〜PE(3)は、PSCを用いた相関検出の結果に基づき作成された遅延プロファイルを示している。
【0015】
次に、第2段階の処理について説明する。検出されたスロットタイミング(スロット#2とスロット#3との境界)に対しては、図8の中段に示されるように、(1)〜(15)のフレームタイミングが想定される。
【0016】
SSCを用いた相関検出の結果に基づいて、ここでは、(13)のタイミングがフレームタイミングとして検出されたものとする。
【0017】
また、フレームタイミングが検出されたということは、各スロット#1〜#15に同期して配置されている各SSCの番号(種類)が判明したということである。よって、各SSCの配置パターンに基づき、図13に従い、スクランブリングコードグループ番号も特定することができる。
【0018】
第3段階では、特定されたスクランブリングコードグループ番号に属する8種類のスクランブリングコード#1〜#8(スクランブリングコードm:m=1〜8のいずれか)のすべてについて逆拡散を行い、得られた相関値を比較し、これによって、受信信号に乗算されているスクランブリングコードが特定される。
【0019】
3段階セルサーチの理論については、例えば、下記の非特許文献1に詳しく説明されている。
【0020】
また、マッチトフィルタを用い、かつ、サーチ窓を制御しつつ相関検出を行う構成は、例えば、下記の特許文献1に記載されている。
【0021】
【特許文献1】
特開平11−298401号公報(図1、図4など)
【非特許文献1】
立川敬二監修「W−CDMA移動通信方式」丸善株式会社 平成13年6月25日、p.35−45
【0022】
【発明が解決しようとする課題】
3段階セルサーチでは、理論上は、第1段階で1つのスロットタイミングが検出されることになっている。
【0023】
例えば、図8では、第1段階の処理において、相関ピーク値が3本(PE(1)〜PE(3))出現しており、しきい値判定の結果、ピーク値が一番大きなPE(1)が選択され、スロットタイミングが決定される。
【0024】
しかし、実際は、図11に示すように、第1段階では、所定のしきい値を越える多数のスロットタイミングの候補が出現する。
【0025】
図11では、1スロットに相当する期間〈1スロット長:サーチ範囲〉において、サーチ窓(1)〜サーチ窓(X)を順次、設定して相関検出を行った結果として得られた、上位20個のスロットタイミング候補が示されている。図中、丸で囲まれた1〜20の数字は、ピーク値の大きい順(すなわち、優先順位)を表している。
【0026】
そして、この20個のスロットタイミング候補の中で、どれが正しいスロットタイミングであるかは、結局のところ、各候補の位相情報に基づき、第2段階および第3段階の処理を実行し、第3段階において得られる相関値を比較してみて初めて検出できるものである。
【0027】
また、相関ピーク値が小さいからといって、それが正しいスロットタイミングではない、と一概には言うことはできない。
【0028】
そして、図8に示されるように、第2段階の処理においては、1つのスロットタイミングの候補毎に15のフレームタイミングが想定され、また、図13に示すように、64通りのSSCの配列パターンに従った相関検出が必要である。そして、その相関検出を行うためには、16種類のSSCの各々を乗算した結果を求める必要がある。
【0029】
このように、第2段階の処理内容は複雑であり、その処理をすべて終えるためには、かなりの時間を必要とする。また、セルサーチに使用できる期間は、規格により定められており、この所定期間内に、必ず、セルサーチを完了させなければならない。
【0030】
本出願の発明者は、このような状況下で、20個のスロットタイミングの候補の全部について、第2段階および第3段階の処理を行うことについて、種々、検討し、その結果、以下の事項が明らかとなった。
(1)第1に、相関検出精度と迅速性とを両立することが困難であること。
【0031】
すなわち、図11に示すように、サーチ範囲を1スロット長とした場合、そのサーチ範囲内でサーチ窓を掃引して1つの遅延プロファイルを作成しただけでは不十分である。したがって、図12に示すように、1スロット期間の相関検出を複数回行って、各回の相関検出結果を加算して平均化することにより、相関検出の精度が向上する。
【0032】
しかし、このような丁寧な処理を行っていたのでは、時間が足りなくなり、かといって、相関検出を行う回数を減らすと検出精度が低下する。検出精度が低下した結果、セルサーチ期間が終了した時点で正しいタイミングを検出することができなかったときには、セルサーチをやり直すしかなく、最悪の事態を招く。
(2)サーチ窓を移動させていく方式を採用することに起因する問題点
相関検出処理は、マッチトフィルタを用いて行われる。
【0033】
マッチトフィルタでは、所定長のデータをデータバッファに蓄積し、その蓄積したデータに対して所定のコードを乗算し、各乗算結果を加算するという演算が行われる。
【0034】
データバッファのデータ長は、データの入出力に要する時間的な制約や、回路規模上や消費電力上の制約などにより、サーチ範囲(例えば、1スロット長)よりも十分に小さいデータ長となっている。したがって、マッチトフィルタでは、サーチ範囲を複数の窓区間(サーチ窓区間)に分割し、それらの窓区間毎に、時分割で相関検出処理を行っていく、という方式を採用している。
【0035】
ここで、第2段階の処理において、サーチ窓を移動させて相関を検出する方式を採用すると、図9,図10に示されるような不都合が生じる。
【0036】
まず、図9について説明する。以下の説明では、理解しやすいように、技術内容を簡単化して説明する。
【0037】
図9の上半分は、第1段階の処理により得られた遅延プロファイルを示している。図示されるように、ここでは、サーチ範囲(W:例えば1スロット長)が3つのサーチ窓に分割されている。
【0038】
図9の下半分は、第1段階で得られた遅延プロファイルを利用して、第2段階,第3段階の処理を行う場合の処理手順を示している。
【0039】
すなわち、第2段階でも、サーチ窓1〜3に対応するサーチ区間M1〜M3を設定する。
【0040】
そして、第1段階のサーチ窓1の範囲で得られた相関ピークの位相情報に基づき、各ピーク毎に、かつ、出現タイミングの早いもの順に、サーチ期間M1において、第2段階、第3段階の処理を行う。同様に、サーチ窓2,3の範囲で得られた相関ピークについては、サーチ期間M2,M3において、第2段階、第3段階の処理を行う。
【0041】
なお、図9中、第2段階の処理は、白抜きの丸で示され、第3段階の処理は、斜線が施された丸で示されている。
【0042】
ここで、3段階セルサーチ処理に使用できる期間の上限値(許容サーチ時間)は規格で決まっており、この許容サーチ時間を“S”とし、また、第1段階の処理に要する時間を“K”とする。第2段階および第3段階の処理に使用できる期間は、T(=S−K)である。
【0043】
このとき、サーチ期間M1〜M3の各々に割り当てられる時間は、T/3である。ここで、通常の処理方法では、T/3の時間において処理できるのは、第1段階で検出された2つの相関ピークについての処理だけである、と仮定する。
【0044】
図示されるように、第1段階の処理において、サーチ窓1では3本のピークが出現しており、一方、サーチ窓2,3では、1本のピークしかない。
【0045】
サーチ窓1に対応するサーチ期間M1では、結局、出現の早い順に、2本のピークしか処理できない。しかし、残る1本のピークの処理をしないわけにはいかない。
【0046】
したがって、この場合は、通常の処理をあきらめ、図12に示されるような、平均化処理をするための測定回数を減らし、空いた時間を残る1本のピークの処理にあてる必要がある。
【0047】
しかし、この場合には、フレームタイミングの検出精度が低下するという不都合が生じる。
【0048】
また、残る1本のピークは無視して、次のサーチ期間の処理に移行するという例外的な処理も考えられないわけではないが、この場合でも、平均化処理をするための測定回数を減らして対応するのか、あるいは、残るピークを無視するのかを瞬時に決定する必要がある。よって、その決定を下すためのアルゴリズムが必要となり、DSP(デジタルシグナルプロセッサ)の負担が増大する。
【0049】
サーチ期間M1,M2に関しては、スロットタイミング候補は1つしかなく、したがって、時間が余ってしまう。
【0050】
次に、図10に示される問題点ついて説明する。
【0051】
第1段階おけるスロットタイミングの候補の位相情報は、図11や図9の上側に示したように、相関ピークが大きい順(優先順)に、出力される。
【0052】
しかし、第2段階の処理(第3段階の処理も同様)では、サーチ期間毎に、出現タイミングが早い相関ピークから順に処理していくため、第1段階の処理結果をそのまま利用することができない。
【0053】
したがって、図10に示すように、処理タイミングを決定するためのスケジューリングが必要となる。
【0054】
図10の左側の欄では、スロットタイミング候補が、優先順位に従って並べられている(図9の上側において、丸で囲んで示される優先順位を参照)。
【0055】
また、図10の右側には、スロットタイミングが、出現タイミングの早い順に並べられている(図9の上側において、各相関ピークに、A〜Eの符号が付されている点を参照)。
【0056】
このようなスケジューリングをDSPに行わせると、処理が複雑化し、また、ソフトウエアのコード量が増大する、という不都合が生じる。
【0057】
本発明は、このような検討結果に基づいてなされたものであり、その目的は、ソフトウエアに負担をかけることなく、第2段階(第3段階も同様)のセルサーチ処理の効率を向上させ、許容時間内に、第1段階で検出されたスロットタイミング候補のすべてについて漏れなくサーチを行えるようにすることにある。
【0058】
【課題を解決するための手段】
本発明のセルサーチ回路は、第2段階の相関検出処理を行う相関検出器として、1スロットに相当する期間内において、任意のタイミングから所定長の受信データを蓄積可能な少なくとも一つのデータ蓄積部と、蓄積された受信データに対してセカンダリ・シンクロナイゼーションコード(SSC)を乗算し、各乗算結果を加算する相関演算部と、をもつ構成の相関検出器を使用し、かつ、制御部が、第1段階の処理により検出された所定数のスロットタイミング候補のすべてに関して、受信電力のピーク値が大きい順に、セカンダリ・シンクロナイゼーションコード(SSC)を用いたフレームタイミングおよびスクランブリングコードのグーループ番号の検出のための相関検出を実行させる。
【0059】
第2段階の処理においてサーチ窓を設定する方式を採用した場合に問題が生じるのは、各サーチ期間毎に均等に処理時間を割り当てている一方、第1段階の処理結果として得られるスロットタイミングの候補は、各サーチ期間に均等に分散されて現れるとは限らないというミスマッチに起因して、時間配分が有効になされない、点に起因している。
【0060】
そこで、本発明では、第2段階の相関検出において、サーチ窓を設定するという従来の概念を排除し、第1段階の処理結果をそのまま、直接的に利用して、例えば1スロット長の範囲(サーチ範囲)内において、自由に相関検出を行えるようにする。
【0061】
つまり、サーチ窓を順次設定して時分割で相関検出処理を行うのは、予備情報が何もなく、手探りでサーチを行うしかない状況を想定しているからであるが、3段階セルサーチにおける第2段階では、サーチ範囲(例えば1スロット長)におけるスロットタイミング候補はすでに検出されているのであり、手探りで、サーチを行わなければならない状況にはない。
【0062】
よって、マッチトフィルタにおける相関検出において、サーチ窓の概念と連動した動作を完全に無くし、サーチ範囲内の任意のタイミングから受信データの蓄積を開始できる構成とすることで、第1段階の処理により得られたスロットタイミングの候補の優先順位に従って、相関検出処理を行うことができる。
【0063】
3段階セルサーチに使用することができる期間(許容サーチ時間)は決まっており、この許容サーチ時間を考慮して、第1段階で抽出するスロットタイミングの候補の個数nが決まるため、サーチ窓に処理時間を均等に割り当てることによる時間の無駄がなくなれば(つまり、サーチ窓に起因する制約がなくなれば)、n個のスロットタイミング候補の全部について、必ず、許容サーチ時間内に処理ができることになる。
【0064】
本発明によれば、第1段階の処理結果を直接に用いて、複数のスロットタイミング候補について優先順位の高いものから順に、無理なく、高速に相関検出処理を行うことができ、ソフトウエアにも余分な負担をかけることもない。また、本発明のセルサーチ回路は構成がシンプルであるため、実現も容易である。
【0065】
本発明のセルサーチ回路の一態様では、第2段階の処理を担当する相関検出器(マッチトフィルタ)において、データ蓄積部(データバッファ)を複数設け、各データ蓄積部の蓄積開始タイミングを独立に制御する構成を採用する。
【0066】
例えば、データ蓄積部の数をm個とする。この場合、第1段階の処理により得られたタイミング候補のm個について、自由に、かつ、効率的に処理を行うことができる。つまり、m個のスロットタイミング候補の各々に対応するタイミングで受信データを蓄積しておき、次々に、データを処理していけば、1つのマッチトフィルタの相関演算部を効率的に活用することができる。ゆえに、効率的に相関検出処理を行うことができる。
【0067】
また、本発明のセルサーチ回路の他の態様では、データ蓄積部のデータ長を、1シンボル相当のデータ長とする。
【0068】
1シンボルは、意味のあるデータの単位としては最小の単位である。したがって、データ蓄積部のデータ長を1シンボル相当のデータ長とすることは、データ蓄積部の容量を最小化したことになり、回路規模の削減の点で有効である。
【0069】
また、本発明の3段階セルサーチ方法は、サーチ窓を順次、移動させる方式を用いて、プライマリ・シンクロナイゼーションコード(PSC)を用いた相関検出を行って遅延プロファイルを作成し、受信電力のピーク値が大きい順に、所定の数のスロットタイミングの候補を抽出する第1段階の処理と、1スロットに相当する期間内の任意のタイミングから所定長の受信データについての相関検出を行える方式を用いて、第1段階の処理の結果として検出された前記スロットタイミング候補の優先順位および各候補の位相情報を直接的に用いて、優先順位が高いスロットタイミングの候補から順に、セカンダリ・シンクロナイゼーションコード(SSC)を用いた相関検出を行い、その相関検出結果から、フレームタイミングおよびスクランブリングコードのグループ番号を検出する第2段階の処理と、検出されたグループ番号に属する、すべてのスクランブリングコードの各々を用いて、受信信号に含まれる共通パイロットチャネル(CPICH)を逆拡散し、各相関値を比較することによって、使用されているスクランブリングコードを特定する第3段階の処理と、を含む。
【0070】
第1段階の処理結果を、そのまま直接的に用いて第2段階の処理を実行することにより、3段階セルサーチを、効率的に無理なく実行することができる。
【0071】
また、第2段階の処理において、受信データを蓄積するためのデータバッファとして、複数のメモリバンクをもち、かつ、そのメモリバンク毎に、独立したタイミングで前記所定長のデータを蓄積できる構成のデータバッファを使用することにより、1つのマッチトフィルタの相関演算部を効率的に活用することができる。ゆえに、効率的な相関検出処理を行うことができる。
【0072】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0073】
(実施の形態1)
図1は、本発明のセルサーチ回路の構成を示すブロック図である。
【0074】
図示されるように、このセルサーチ回路は、アンテナ(AN)で受信した信号の増幅や周波数変換等を行うRF/IF回路10と、A/D変換器12と、第1段階の処理部100と、第2段階の処理部200と、第3段階の処理部300と、制御部(DSP)400と、を有する。
【0075】
第1段階の処理部100は、PSCを用いた相関検出を行うマッチトフィルタ14と、遅延プロファイル作成部16と、有効パス判定部18と、パス選択部20と、順位付け部22と、を有する。
【0076】
有効パス判定部18は、遅延プロファイル作成部16で作成された遅延プロファイルの受信電力のピーク値を、所定のしきい値と比較し、しきい値を越えるピーク(パス)のみを抽出する。
【0077】
また、パス選択部20は、許容サーチ時間を考慮して、ピーク値の大きい順(すなわち、優先順)に、あらかじめ設定された数のパス(すなわち、スロットタイミング候補)を選択する。
【0078】
順位付け部22は、優先順位に従って、各スロットタイミング候補の位相情報を、制御部(DSP)400内のタイミング発生部70(第2段階の処理のタイミングを制御するタイミング発生部)に与える。
【0079】
また、第2段階の処理部200は、1スロット長(サーチ範囲)内の任意のタイミングで受信データを蓄積できるマッチトフィルタ30を有する。
【0080】
このマッチトフィルタ30は、1シンボル分の受信データを蓄積するデータ蓄積部32と、複数の乗算器(J1〜Jn)をもつ乗算部34と、SSC(n)発生器38と、SSCを蓄積するためのレジスタ36と、加算器40と、受信データをデータ蓄積部32に入力するための経路に設けられたスイッチ(SW)と、を有する。
【0081】
SSC(n)発生器38は、16種類(n=16)のSSC(セカンダリ・シンクロナイゼーションコード)を発生させる。
【0082】
スイッチ(SW)を開閉タイミングを制御することで、サーチ範囲内の任意のタイミングから、1シンボル分(つまり、256チップ分)の受信データを蓄積することができる。
【0083】
スイッチ(SW)の開閉タイミングおよびSSC(n)発生器38の動作タイミングは、制御部400内のタイミング発生部70により制御される。
【0084】
第2段階の処理部200において、マッチトフィルタ30から出力される相関値は、相関値メモリ42に、一旦、格納される。
【0085】
平均相関値演算部44は、図13に示すような、64のスクランブリングコードグループの各々に対応した、SSCの配列パターンを記憶した表(コードパターン表)46を有している。そして、この平均相関値演算部44は、各配列パターンどおりに相関値の加算演算を行う。
【0086】
検出精度を上げるために、所定回数だけ周期的に受信データが測定されているため、各受信データ毎に、同様の相関値の加算演算を行う。
【0087】
そして、最終的に平均化処理を施し、平均相関値が算出される。この結果、最大で、64×15(64グループの各々に関して、15のフレームタイミングの候補が存在する:図8参照)個の相関値が得られる。
【0088】
有効パス判定部50は、これらの相関値の中から、有効なパス(相関ピーク)を抽出する。
【0089】
続いて、最大値検出部52が最大の相関ピークを検出する。検出された、そのピークの位相情報がフレームタイミングを示している。また、フレームタイミングが検出されたということは、図13に示されるSSCの配列パターンが明らかになったということであり、これにより、スクランブリングコードグループの番号も判明する。
【0090】
フレームタイミング情報およびスクランブリングコードグループ番号の情報は、制御部400内のタイミング発生部76(第3段階の処理の動作を制御する)に与えられる。
【0091】
第3段階の処理部300は、特定されたコードグループに属する8個のスクランブリングコードの各々を用いて逆拡散を行うデ・スクランブラ60と、CPICH(共通パイロットチャネル)を用いた相関検出を行うマッチトフィルタ62と、平均化処理部64と、最大値検出部66と、を有する。
【0092】
最大値検出部66において最大の相関値を検出することにより、受信信号に乗算されているスクランブリングコードが特定される。
【0093】
本実施の形態のセルサーチ回路では、第2段階の処理において、サーチ窓の設定という概念が排除されているため、サーチ窓に連動した処理が不要である。従って、1つのサーチ窓毎に、限られた時間内で処理を行わなければならない、という制約から開放され、許容されるサーチ期間を存分に活用して、セルサーチを行うことができる。
【0094】
つまり、図3に示すように、第2および第3段階の処理に使用できる最大の期間T内で、第1段階の相関検出結果を利用して、自由に処理を行える。図3と図9を比較すれば、図3の場合には、サーチ窓に起因する制約がなく、したがって、無駄な処理時間が発生しないことが明らかである。
【0095】
すなわち、マッチトフィルタ30において、第1段階で得られたスロットタイミング候補の位相情報を用いて、優先順位に基づきスイッチSWの開閉を制御していくことにより、相関ピークの大きい順序(優先順序)に従って、受信データの蓄積および相関検出処理を行える。
【0096】
また、第2段階の処理において、サーチ窓制御部48(図1中、点線で囲んで示される)が、不要となり、構成が簡素化される。
【0097】
また、本実施の形態では、図4に示すように、第1段階の処理結果が、そのまま、第2段階の処理の順序を決めることになる。
【0098】
したがって、制御部400において、順位入替部74(図10に示すようなスケジューリングを行う部分:図1中、点線で囲んで示される)が必要なくなる。
【0099】
また、1つのサーチ窓にスロットタイミング候補が集中的に出現し、これにより、そのサーチ窓に対応するサーチ期間において、すべての候補について相関検出処理ができなくなる、という事態も発生しない。
【0100】
したがって、制御部400において、残りの候補を無視するか、あるいは相関検出処理を簡素化するかといった判断を行う必要がなく、判断部72(図1中で、点線で囲んで示されている)も不要となる。
【0101】
このように、本発明によれば、きわめて合理的に無理なく、高速なセルサーチ処理を行うことができ、この結果として、構成の簡素化が達成され、また、ソフトウエアの処理負担も軽減されることになる。このことは、サーチ回路の消費電力の削減にもつながる。
【0102】
(実施の形態2)
本実施の形態では、図2に示すように、第2段階の処理において使用されるマッチトフィルタにおいて、n個のデータ蓄積部(メモリバンク)を設け、各データ蓄積部の蓄積タイミングを、それぞれ独立に制御することが可能な構成としている。
【0103】
すなわち、図2のマッチトフィルタ30は、複数のメモリバンク(BA1〜BAn)からなるデータバッファ31を有し、各メモリバンク(BA1〜BAn)毎に、蓄積タイミングを制御するためのスイッチ(SW1〜SWn)が設けられている。
【0104】
また、各メモリバンク(BA1〜BAn)に蓄積されたデータを乗算部34に供給するタイミングを制御するためのスイッチ(P1〜Pn)が、設けられている。
【0105】
スイッチ(SW1〜SWn)およびスイッチ(P1〜Pn)の開閉は、制御部400内のタイミング発生部70により制御される。
【0106】
例えば、メモリバンクの数を4個(n=4)とした場合を想定する。このとき、図5に示されるように、第1段階の処理で検出されたスロットタイミング候補のうちの上位4つのタイミング(時刻t1,t2,t3,t4)を基準として、独立に受信データの蓄積(および相関演算)を行うことができる。
【0107】
これにより、第1段階の処理の結果を利用して、無理なく、効率的に、第2段階の処理を行うことができる。
【0108】
本発明のセルサーチ回路を用いた3段階セルサーチ方法の手順をまとめると、図6のようになる。
【0109】
すなわち、サーチ範囲においてサーチ窓を移動させる方式を採用し、プライマリ・シンクロナイゼーションコード(PSC)を用いた相関検出を行って遅延プロファイルを作成し、受信電力値のピーク値が大きい順(優先順位の高い順)に、例えば、20個のスロットタイミング(スロット境界)の候補を抽出する(ステップ500)。
【0110】
次に、1スロット期間内の任意のタイミングから所定の長さ(例えば、1シンボル長)の受信データについての相関検出を行える方式を採用し、第1段階の処理の結果(スロットタイミング候補の優先順位および各候補の位相情報)を直接的に用いて、優先順位が高いスロットタイミングの候補から順に、セカンダリ・シンクロナイゼーションコード(SSC)を用いた相関検出を行い、相関検出結果から、フレームタイミングおよびスクランブリングコードのグループ番号を検出する(ステップ510)。
【0111】
なお、より効率的な処理を望む場合は、受信データを蓄積するためのデータバッファとして、複数のメモリバンクをもち、かつ、そのメモリバンク毎に、独立したタイミングで所定の長さ〈例えば、1シンボル長〉のデータを蓄積できる構成のものを使用する。
【0112】
次に、検出されたグループ番号に属する、すべてのスクランブリングコードの各々を用いて、受信信号に含まれる共通パイロットチャネル(CPICH)を逆拡散し、各相関値を比較することによって、使用されているスクランブリングコードを特定する(ステップ520)。
【0113】
なお、第2段階の処理において、複数のフレームタイミング候補が抽出される場合には、第3段階の処理においても、先に説明したのと同様な不都合が生じる可能性がある。この場合には、第3段階の処理においても、前掲の実施の形態で説明したのと同様の相関検出方式(つまり、サーチ窓の概念を排除して、先の相関検出の結果をそのまま直接的に使用する方式)を使用することができる。
【0114】
【発明の効果】
以上説明したように、本発明によれば、ソフトウエアに負担をかけることなく、第2段階(第3段階も同様)のセルサーチ処理の効率を向上させ、許容時間内に、第1段階で検出されたスロットタイミング候補のすべてについて、漏れなくセルサーチ処理を行える。また、本発明、構成が簡単であるため、実現が容易である。
【図面の簡単な説明】
【図1】本発明の実施の形態1にかかるセルサーチ回路の全体構成を示すブロック図
【図2】本発明の実施の形態2にかかるセルサーチ回路におけるマッチトフィルタの構成を示すブロック図
【図3】図1の本発明のサーチ回路における、第2および第3段階の処理の手順を示す図
【図4】図1の本発明のサーチ回路における、第1段階の処理の結果と、第2および第3段階の処理の順序との関係を示す図
【図5】図2に示されるマッチトフィルタを用いて第2段階の処理を行う場合の、データ蓄積タイミングを示す図
【図6】本発明の3段階セルサーチ方法における処理手順を示すフロー図
【図7】W−CDMA方式のダウンリンクにおける、相関検出に用いられるコードおよびチャネル(PSC,SSCおよびCPICH)を示す図
【図8】3段階セルサーチの主要な処理を説明するための図
【図9】第2段階の処理において、サーチ窓を設定する方式を用いて相関検出を行った場合の問題点を説明するための図
【図10】第2段階の処理において、サーチ窓を設定する方式を用いて相関検出を行った場合における、第1段階の処理の結果と、第2および第3段階の処理の順序との関係を示す図
【図11】サーチ窓を移動させて得られた、上位20個のスロットタイミング候補を示す図
【図12】1スロット長のサーチをn回行って平均をとることにより、相関検出精度が向上する様子を示す図
【図13】スクランブリングコードグループ番号毎の、SSCの配列パターンを示す図
【符号の説明】
10 RF/IF回路
12 A/D変換器
100 第1段階の処理部
200 第2段階の処理部
300 第3段階の処理部
400 制御部
【発明の属する技術分野】
本発明は、セルサーチ回路および3段階セルサーチ方法に関する。
【0002】
【従来の技術】
W−CDMA方式の移動体通信では、基地局と移動体端末との間の無線リンクを確立するためには、まず、移動体端末が、ダウンリンクの拡散符号同期を確立する必要がある。
【0003】
ダウンリンクの拡散符号同期を確立する処理は、すなわち、移動体端末が、どの基地局のセルに属しているかを検出する処理(セルサーチ)である。
【0004】
高速なセルサーチを行うべく、W−CDMA方式では、3段階セルサーチが採用されている。
【0005】
図7に、ダウンリンクチャネルの構成を示す。
【0006】
1フレームは15のスロットからなり、1スロットは10シンボルからなり、1シンボルは、256チップからなる。
【0007】
プライマリ・シンクロナイゼーションコード(PSC)は、全セルに共通のコードである、このPSCは、スロットの先頭に同期して基地局から送信される。
【0008】
また、セカンダリ・シンクロナイゼーションコード(SSC)は、全部で16種類あり、図13に一例が示されるように、64のスクランブリングコードグループ(グループ番号1〜64)に対応して、スロット#1〜#14に、どの種類のSSCを割り当てるか(つまり、1フレームにおけるSSCのパターン)が決められている。なお、図13中の1〜16の数字は、それぞれ、SSCの番号(つまりSSCの種類)を示している。
【0009】
また、図7において、SSC(n,1〜15)という表記は、スクランブリングコードグループ番号n(=1〜64のいずれか)における、スロット#1〜#15の各々に対応するSSCであることを示している。
【0010】
なお、PSCとSSCには、スクランブル符号は乗算されていない。
【0011】
また、共通パイロットチャネル(CPICH)には、全セルに共通のシンボルパターンに、セル毎に異なるスクランブリングコードが乗算された共通パイロット信号が含まれている。
【0012】
ここで、1つのスクランブリングコードグループ番号に対して、8種類のスクランブリングコードが決められている。セルサーチ処理の最終目標は、このスクランブリングコードを特定することである。
【0013】
図8に、3段階セルサーチの概要を示す。
【0014】
図8の一番上に示されるように、第1段階において、PSCを用いた相関検出の結果に基づきスロットタイミングを検出する。ここでは、スロット#2とスロット#3との境界において、スロットタイミングが検出されたとする。なお、図中、PE(1)〜PE(3)は、PSCを用いた相関検出の結果に基づき作成された遅延プロファイルを示している。
【0015】
次に、第2段階の処理について説明する。検出されたスロットタイミング(スロット#2とスロット#3との境界)に対しては、図8の中段に示されるように、(1)〜(15)のフレームタイミングが想定される。
【0016】
SSCを用いた相関検出の結果に基づいて、ここでは、(13)のタイミングがフレームタイミングとして検出されたものとする。
【0017】
また、フレームタイミングが検出されたということは、各スロット#1〜#15に同期して配置されている各SSCの番号(種類)が判明したということである。よって、各SSCの配置パターンに基づき、図13に従い、スクランブリングコードグループ番号も特定することができる。
【0018】
第3段階では、特定されたスクランブリングコードグループ番号に属する8種類のスクランブリングコード#1〜#8(スクランブリングコードm:m=1〜8のいずれか)のすべてについて逆拡散を行い、得られた相関値を比較し、これによって、受信信号に乗算されているスクランブリングコードが特定される。
【0019】
3段階セルサーチの理論については、例えば、下記の非特許文献1に詳しく説明されている。
【0020】
また、マッチトフィルタを用い、かつ、サーチ窓を制御しつつ相関検出を行う構成は、例えば、下記の特許文献1に記載されている。
【0021】
【特許文献1】
特開平11−298401号公報(図1、図4など)
【非特許文献1】
立川敬二監修「W−CDMA移動通信方式」丸善株式会社 平成13年6月25日、p.35−45
【0022】
【発明が解決しようとする課題】
3段階セルサーチでは、理論上は、第1段階で1つのスロットタイミングが検出されることになっている。
【0023】
例えば、図8では、第1段階の処理において、相関ピーク値が3本(PE(1)〜PE(3))出現しており、しきい値判定の結果、ピーク値が一番大きなPE(1)が選択され、スロットタイミングが決定される。
【0024】
しかし、実際は、図11に示すように、第1段階では、所定のしきい値を越える多数のスロットタイミングの候補が出現する。
【0025】
図11では、1スロットに相当する期間〈1スロット長:サーチ範囲〉において、サーチ窓(1)〜サーチ窓(X)を順次、設定して相関検出を行った結果として得られた、上位20個のスロットタイミング候補が示されている。図中、丸で囲まれた1〜20の数字は、ピーク値の大きい順(すなわち、優先順位)を表している。
【0026】
そして、この20個のスロットタイミング候補の中で、どれが正しいスロットタイミングであるかは、結局のところ、各候補の位相情報に基づき、第2段階および第3段階の処理を実行し、第3段階において得られる相関値を比較してみて初めて検出できるものである。
【0027】
また、相関ピーク値が小さいからといって、それが正しいスロットタイミングではない、と一概には言うことはできない。
【0028】
そして、図8に示されるように、第2段階の処理においては、1つのスロットタイミングの候補毎に15のフレームタイミングが想定され、また、図13に示すように、64通りのSSCの配列パターンに従った相関検出が必要である。そして、その相関検出を行うためには、16種類のSSCの各々を乗算した結果を求める必要がある。
【0029】
このように、第2段階の処理内容は複雑であり、その処理をすべて終えるためには、かなりの時間を必要とする。また、セルサーチに使用できる期間は、規格により定められており、この所定期間内に、必ず、セルサーチを完了させなければならない。
【0030】
本出願の発明者は、このような状況下で、20個のスロットタイミングの候補の全部について、第2段階および第3段階の処理を行うことについて、種々、検討し、その結果、以下の事項が明らかとなった。
(1)第1に、相関検出精度と迅速性とを両立することが困難であること。
【0031】
すなわち、図11に示すように、サーチ範囲を1スロット長とした場合、そのサーチ範囲内でサーチ窓を掃引して1つの遅延プロファイルを作成しただけでは不十分である。したがって、図12に示すように、1スロット期間の相関検出を複数回行って、各回の相関検出結果を加算して平均化することにより、相関検出の精度が向上する。
【0032】
しかし、このような丁寧な処理を行っていたのでは、時間が足りなくなり、かといって、相関検出を行う回数を減らすと検出精度が低下する。検出精度が低下した結果、セルサーチ期間が終了した時点で正しいタイミングを検出することができなかったときには、セルサーチをやり直すしかなく、最悪の事態を招く。
(2)サーチ窓を移動させていく方式を採用することに起因する問題点
相関検出処理は、マッチトフィルタを用いて行われる。
【0033】
マッチトフィルタでは、所定長のデータをデータバッファに蓄積し、その蓄積したデータに対して所定のコードを乗算し、各乗算結果を加算するという演算が行われる。
【0034】
データバッファのデータ長は、データの入出力に要する時間的な制約や、回路規模上や消費電力上の制約などにより、サーチ範囲(例えば、1スロット長)よりも十分に小さいデータ長となっている。したがって、マッチトフィルタでは、サーチ範囲を複数の窓区間(サーチ窓区間)に分割し、それらの窓区間毎に、時分割で相関検出処理を行っていく、という方式を採用している。
【0035】
ここで、第2段階の処理において、サーチ窓を移動させて相関を検出する方式を採用すると、図9,図10に示されるような不都合が生じる。
【0036】
まず、図9について説明する。以下の説明では、理解しやすいように、技術内容を簡単化して説明する。
【0037】
図9の上半分は、第1段階の処理により得られた遅延プロファイルを示している。図示されるように、ここでは、サーチ範囲(W:例えば1スロット長)が3つのサーチ窓に分割されている。
【0038】
図9の下半分は、第1段階で得られた遅延プロファイルを利用して、第2段階,第3段階の処理を行う場合の処理手順を示している。
【0039】
すなわち、第2段階でも、サーチ窓1〜3に対応するサーチ区間M1〜M3を設定する。
【0040】
そして、第1段階のサーチ窓1の範囲で得られた相関ピークの位相情報に基づき、各ピーク毎に、かつ、出現タイミングの早いもの順に、サーチ期間M1において、第2段階、第3段階の処理を行う。同様に、サーチ窓2,3の範囲で得られた相関ピークについては、サーチ期間M2,M3において、第2段階、第3段階の処理を行う。
【0041】
なお、図9中、第2段階の処理は、白抜きの丸で示され、第3段階の処理は、斜線が施された丸で示されている。
【0042】
ここで、3段階セルサーチ処理に使用できる期間の上限値(許容サーチ時間)は規格で決まっており、この許容サーチ時間を“S”とし、また、第1段階の処理に要する時間を“K”とする。第2段階および第3段階の処理に使用できる期間は、T(=S−K)である。
【0043】
このとき、サーチ期間M1〜M3の各々に割り当てられる時間は、T/3である。ここで、通常の処理方法では、T/3の時間において処理できるのは、第1段階で検出された2つの相関ピークについての処理だけである、と仮定する。
【0044】
図示されるように、第1段階の処理において、サーチ窓1では3本のピークが出現しており、一方、サーチ窓2,3では、1本のピークしかない。
【0045】
サーチ窓1に対応するサーチ期間M1では、結局、出現の早い順に、2本のピークしか処理できない。しかし、残る1本のピークの処理をしないわけにはいかない。
【0046】
したがって、この場合は、通常の処理をあきらめ、図12に示されるような、平均化処理をするための測定回数を減らし、空いた時間を残る1本のピークの処理にあてる必要がある。
【0047】
しかし、この場合には、フレームタイミングの検出精度が低下するという不都合が生じる。
【0048】
また、残る1本のピークは無視して、次のサーチ期間の処理に移行するという例外的な処理も考えられないわけではないが、この場合でも、平均化処理をするための測定回数を減らして対応するのか、あるいは、残るピークを無視するのかを瞬時に決定する必要がある。よって、その決定を下すためのアルゴリズムが必要となり、DSP(デジタルシグナルプロセッサ)の負担が増大する。
【0049】
サーチ期間M1,M2に関しては、スロットタイミング候補は1つしかなく、したがって、時間が余ってしまう。
【0050】
次に、図10に示される問題点ついて説明する。
【0051】
第1段階おけるスロットタイミングの候補の位相情報は、図11や図9の上側に示したように、相関ピークが大きい順(優先順)に、出力される。
【0052】
しかし、第2段階の処理(第3段階の処理も同様)では、サーチ期間毎に、出現タイミングが早い相関ピークから順に処理していくため、第1段階の処理結果をそのまま利用することができない。
【0053】
したがって、図10に示すように、処理タイミングを決定するためのスケジューリングが必要となる。
【0054】
図10の左側の欄では、スロットタイミング候補が、優先順位に従って並べられている(図9の上側において、丸で囲んで示される優先順位を参照)。
【0055】
また、図10の右側には、スロットタイミングが、出現タイミングの早い順に並べられている(図9の上側において、各相関ピークに、A〜Eの符号が付されている点を参照)。
【0056】
このようなスケジューリングをDSPに行わせると、処理が複雑化し、また、ソフトウエアのコード量が増大する、という不都合が生じる。
【0057】
本発明は、このような検討結果に基づいてなされたものであり、その目的は、ソフトウエアに負担をかけることなく、第2段階(第3段階も同様)のセルサーチ処理の効率を向上させ、許容時間内に、第1段階で検出されたスロットタイミング候補のすべてについて漏れなくサーチを行えるようにすることにある。
【0058】
【課題を解決するための手段】
本発明のセルサーチ回路は、第2段階の相関検出処理を行う相関検出器として、1スロットに相当する期間内において、任意のタイミングから所定長の受信データを蓄積可能な少なくとも一つのデータ蓄積部と、蓄積された受信データに対してセカンダリ・シンクロナイゼーションコード(SSC)を乗算し、各乗算結果を加算する相関演算部と、をもつ構成の相関検出器を使用し、かつ、制御部が、第1段階の処理により検出された所定数のスロットタイミング候補のすべてに関して、受信電力のピーク値が大きい順に、セカンダリ・シンクロナイゼーションコード(SSC)を用いたフレームタイミングおよびスクランブリングコードのグーループ番号の検出のための相関検出を実行させる。
【0059】
第2段階の処理においてサーチ窓を設定する方式を採用した場合に問題が生じるのは、各サーチ期間毎に均等に処理時間を割り当てている一方、第1段階の処理結果として得られるスロットタイミングの候補は、各サーチ期間に均等に分散されて現れるとは限らないというミスマッチに起因して、時間配分が有効になされない、点に起因している。
【0060】
そこで、本発明では、第2段階の相関検出において、サーチ窓を設定するという従来の概念を排除し、第1段階の処理結果をそのまま、直接的に利用して、例えば1スロット長の範囲(サーチ範囲)内において、自由に相関検出を行えるようにする。
【0061】
つまり、サーチ窓を順次設定して時分割で相関検出処理を行うのは、予備情報が何もなく、手探りでサーチを行うしかない状況を想定しているからであるが、3段階セルサーチにおける第2段階では、サーチ範囲(例えば1スロット長)におけるスロットタイミング候補はすでに検出されているのであり、手探りで、サーチを行わなければならない状況にはない。
【0062】
よって、マッチトフィルタにおける相関検出において、サーチ窓の概念と連動した動作を完全に無くし、サーチ範囲内の任意のタイミングから受信データの蓄積を開始できる構成とすることで、第1段階の処理により得られたスロットタイミングの候補の優先順位に従って、相関検出処理を行うことができる。
【0063】
3段階セルサーチに使用することができる期間(許容サーチ時間)は決まっており、この許容サーチ時間を考慮して、第1段階で抽出するスロットタイミングの候補の個数nが決まるため、サーチ窓に処理時間を均等に割り当てることによる時間の無駄がなくなれば(つまり、サーチ窓に起因する制約がなくなれば)、n個のスロットタイミング候補の全部について、必ず、許容サーチ時間内に処理ができることになる。
【0064】
本発明によれば、第1段階の処理結果を直接に用いて、複数のスロットタイミング候補について優先順位の高いものから順に、無理なく、高速に相関検出処理を行うことができ、ソフトウエアにも余分な負担をかけることもない。また、本発明のセルサーチ回路は構成がシンプルであるため、実現も容易である。
【0065】
本発明のセルサーチ回路の一態様では、第2段階の処理を担当する相関検出器(マッチトフィルタ)において、データ蓄積部(データバッファ)を複数設け、各データ蓄積部の蓄積開始タイミングを独立に制御する構成を採用する。
【0066】
例えば、データ蓄積部の数をm個とする。この場合、第1段階の処理により得られたタイミング候補のm個について、自由に、かつ、効率的に処理を行うことができる。つまり、m個のスロットタイミング候補の各々に対応するタイミングで受信データを蓄積しておき、次々に、データを処理していけば、1つのマッチトフィルタの相関演算部を効率的に活用することができる。ゆえに、効率的に相関検出処理を行うことができる。
【0067】
また、本発明のセルサーチ回路の他の態様では、データ蓄積部のデータ長を、1シンボル相当のデータ長とする。
【0068】
1シンボルは、意味のあるデータの単位としては最小の単位である。したがって、データ蓄積部のデータ長を1シンボル相当のデータ長とすることは、データ蓄積部の容量を最小化したことになり、回路規模の削減の点で有効である。
【0069】
また、本発明の3段階セルサーチ方法は、サーチ窓を順次、移動させる方式を用いて、プライマリ・シンクロナイゼーションコード(PSC)を用いた相関検出を行って遅延プロファイルを作成し、受信電力のピーク値が大きい順に、所定の数のスロットタイミングの候補を抽出する第1段階の処理と、1スロットに相当する期間内の任意のタイミングから所定長の受信データについての相関検出を行える方式を用いて、第1段階の処理の結果として検出された前記スロットタイミング候補の優先順位および各候補の位相情報を直接的に用いて、優先順位が高いスロットタイミングの候補から順に、セカンダリ・シンクロナイゼーションコード(SSC)を用いた相関検出を行い、その相関検出結果から、フレームタイミングおよびスクランブリングコードのグループ番号を検出する第2段階の処理と、検出されたグループ番号に属する、すべてのスクランブリングコードの各々を用いて、受信信号に含まれる共通パイロットチャネル(CPICH)を逆拡散し、各相関値を比較することによって、使用されているスクランブリングコードを特定する第3段階の処理と、を含む。
【0070】
第1段階の処理結果を、そのまま直接的に用いて第2段階の処理を実行することにより、3段階セルサーチを、効率的に無理なく実行することができる。
【0071】
また、第2段階の処理において、受信データを蓄積するためのデータバッファとして、複数のメモリバンクをもち、かつ、そのメモリバンク毎に、独立したタイミングで前記所定長のデータを蓄積できる構成のデータバッファを使用することにより、1つのマッチトフィルタの相関演算部を効率的に活用することができる。ゆえに、効率的な相関検出処理を行うことができる。
【0072】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0073】
(実施の形態1)
図1は、本発明のセルサーチ回路の構成を示すブロック図である。
【0074】
図示されるように、このセルサーチ回路は、アンテナ(AN)で受信した信号の増幅や周波数変換等を行うRF/IF回路10と、A/D変換器12と、第1段階の処理部100と、第2段階の処理部200と、第3段階の処理部300と、制御部(DSP)400と、を有する。
【0075】
第1段階の処理部100は、PSCを用いた相関検出を行うマッチトフィルタ14と、遅延プロファイル作成部16と、有効パス判定部18と、パス選択部20と、順位付け部22と、を有する。
【0076】
有効パス判定部18は、遅延プロファイル作成部16で作成された遅延プロファイルの受信電力のピーク値を、所定のしきい値と比較し、しきい値を越えるピーク(パス)のみを抽出する。
【0077】
また、パス選択部20は、許容サーチ時間を考慮して、ピーク値の大きい順(すなわち、優先順)に、あらかじめ設定された数のパス(すなわち、スロットタイミング候補)を選択する。
【0078】
順位付け部22は、優先順位に従って、各スロットタイミング候補の位相情報を、制御部(DSP)400内のタイミング発生部70(第2段階の処理のタイミングを制御するタイミング発生部)に与える。
【0079】
また、第2段階の処理部200は、1スロット長(サーチ範囲)内の任意のタイミングで受信データを蓄積できるマッチトフィルタ30を有する。
【0080】
このマッチトフィルタ30は、1シンボル分の受信データを蓄積するデータ蓄積部32と、複数の乗算器(J1〜Jn)をもつ乗算部34と、SSC(n)発生器38と、SSCを蓄積するためのレジスタ36と、加算器40と、受信データをデータ蓄積部32に入力するための経路に設けられたスイッチ(SW)と、を有する。
【0081】
SSC(n)発生器38は、16種類(n=16)のSSC(セカンダリ・シンクロナイゼーションコード)を発生させる。
【0082】
スイッチ(SW)を開閉タイミングを制御することで、サーチ範囲内の任意のタイミングから、1シンボル分(つまり、256チップ分)の受信データを蓄積することができる。
【0083】
スイッチ(SW)の開閉タイミングおよびSSC(n)発生器38の動作タイミングは、制御部400内のタイミング発生部70により制御される。
【0084】
第2段階の処理部200において、マッチトフィルタ30から出力される相関値は、相関値メモリ42に、一旦、格納される。
【0085】
平均相関値演算部44は、図13に示すような、64のスクランブリングコードグループの各々に対応した、SSCの配列パターンを記憶した表(コードパターン表)46を有している。そして、この平均相関値演算部44は、各配列パターンどおりに相関値の加算演算を行う。
【0086】
検出精度を上げるために、所定回数だけ周期的に受信データが測定されているため、各受信データ毎に、同様の相関値の加算演算を行う。
【0087】
そして、最終的に平均化処理を施し、平均相関値が算出される。この結果、最大で、64×15(64グループの各々に関して、15のフレームタイミングの候補が存在する:図8参照)個の相関値が得られる。
【0088】
有効パス判定部50は、これらの相関値の中から、有効なパス(相関ピーク)を抽出する。
【0089】
続いて、最大値検出部52が最大の相関ピークを検出する。検出された、そのピークの位相情報がフレームタイミングを示している。また、フレームタイミングが検出されたということは、図13に示されるSSCの配列パターンが明らかになったということであり、これにより、スクランブリングコードグループの番号も判明する。
【0090】
フレームタイミング情報およびスクランブリングコードグループ番号の情報は、制御部400内のタイミング発生部76(第3段階の処理の動作を制御する)に与えられる。
【0091】
第3段階の処理部300は、特定されたコードグループに属する8個のスクランブリングコードの各々を用いて逆拡散を行うデ・スクランブラ60と、CPICH(共通パイロットチャネル)を用いた相関検出を行うマッチトフィルタ62と、平均化処理部64と、最大値検出部66と、を有する。
【0092】
最大値検出部66において最大の相関値を検出することにより、受信信号に乗算されているスクランブリングコードが特定される。
【0093】
本実施の形態のセルサーチ回路では、第2段階の処理において、サーチ窓の設定という概念が排除されているため、サーチ窓に連動した処理が不要である。従って、1つのサーチ窓毎に、限られた時間内で処理を行わなければならない、という制約から開放され、許容されるサーチ期間を存分に活用して、セルサーチを行うことができる。
【0094】
つまり、図3に示すように、第2および第3段階の処理に使用できる最大の期間T内で、第1段階の相関検出結果を利用して、自由に処理を行える。図3と図9を比較すれば、図3の場合には、サーチ窓に起因する制約がなく、したがって、無駄な処理時間が発生しないことが明らかである。
【0095】
すなわち、マッチトフィルタ30において、第1段階で得られたスロットタイミング候補の位相情報を用いて、優先順位に基づきスイッチSWの開閉を制御していくことにより、相関ピークの大きい順序(優先順序)に従って、受信データの蓄積および相関検出処理を行える。
【0096】
また、第2段階の処理において、サーチ窓制御部48(図1中、点線で囲んで示される)が、不要となり、構成が簡素化される。
【0097】
また、本実施の形態では、図4に示すように、第1段階の処理結果が、そのまま、第2段階の処理の順序を決めることになる。
【0098】
したがって、制御部400において、順位入替部74(図10に示すようなスケジューリングを行う部分:図1中、点線で囲んで示される)が必要なくなる。
【0099】
また、1つのサーチ窓にスロットタイミング候補が集中的に出現し、これにより、そのサーチ窓に対応するサーチ期間において、すべての候補について相関検出処理ができなくなる、という事態も発生しない。
【0100】
したがって、制御部400において、残りの候補を無視するか、あるいは相関検出処理を簡素化するかといった判断を行う必要がなく、判断部72(図1中で、点線で囲んで示されている)も不要となる。
【0101】
このように、本発明によれば、きわめて合理的に無理なく、高速なセルサーチ処理を行うことができ、この結果として、構成の簡素化が達成され、また、ソフトウエアの処理負担も軽減されることになる。このことは、サーチ回路の消費電力の削減にもつながる。
【0102】
(実施の形態2)
本実施の形態では、図2に示すように、第2段階の処理において使用されるマッチトフィルタにおいて、n個のデータ蓄積部(メモリバンク)を設け、各データ蓄積部の蓄積タイミングを、それぞれ独立に制御することが可能な構成としている。
【0103】
すなわち、図2のマッチトフィルタ30は、複数のメモリバンク(BA1〜BAn)からなるデータバッファ31を有し、各メモリバンク(BA1〜BAn)毎に、蓄積タイミングを制御するためのスイッチ(SW1〜SWn)が設けられている。
【0104】
また、各メモリバンク(BA1〜BAn)に蓄積されたデータを乗算部34に供給するタイミングを制御するためのスイッチ(P1〜Pn)が、設けられている。
【0105】
スイッチ(SW1〜SWn)およびスイッチ(P1〜Pn)の開閉は、制御部400内のタイミング発生部70により制御される。
【0106】
例えば、メモリバンクの数を4個(n=4)とした場合を想定する。このとき、図5に示されるように、第1段階の処理で検出されたスロットタイミング候補のうちの上位4つのタイミング(時刻t1,t2,t3,t4)を基準として、独立に受信データの蓄積(および相関演算)を行うことができる。
【0107】
これにより、第1段階の処理の結果を利用して、無理なく、効率的に、第2段階の処理を行うことができる。
【0108】
本発明のセルサーチ回路を用いた3段階セルサーチ方法の手順をまとめると、図6のようになる。
【0109】
すなわち、サーチ範囲においてサーチ窓を移動させる方式を採用し、プライマリ・シンクロナイゼーションコード(PSC)を用いた相関検出を行って遅延プロファイルを作成し、受信電力値のピーク値が大きい順(優先順位の高い順)に、例えば、20個のスロットタイミング(スロット境界)の候補を抽出する(ステップ500)。
【0110】
次に、1スロット期間内の任意のタイミングから所定の長さ(例えば、1シンボル長)の受信データについての相関検出を行える方式を採用し、第1段階の処理の結果(スロットタイミング候補の優先順位および各候補の位相情報)を直接的に用いて、優先順位が高いスロットタイミングの候補から順に、セカンダリ・シンクロナイゼーションコード(SSC)を用いた相関検出を行い、相関検出結果から、フレームタイミングおよびスクランブリングコードのグループ番号を検出する(ステップ510)。
【0111】
なお、より効率的な処理を望む場合は、受信データを蓄積するためのデータバッファとして、複数のメモリバンクをもち、かつ、そのメモリバンク毎に、独立したタイミングで所定の長さ〈例えば、1シンボル長〉のデータを蓄積できる構成のものを使用する。
【0112】
次に、検出されたグループ番号に属する、すべてのスクランブリングコードの各々を用いて、受信信号に含まれる共通パイロットチャネル(CPICH)を逆拡散し、各相関値を比較することによって、使用されているスクランブリングコードを特定する(ステップ520)。
【0113】
なお、第2段階の処理において、複数のフレームタイミング候補が抽出される場合には、第3段階の処理においても、先に説明したのと同様な不都合が生じる可能性がある。この場合には、第3段階の処理においても、前掲の実施の形態で説明したのと同様の相関検出方式(つまり、サーチ窓の概念を排除して、先の相関検出の結果をそのまま直接的に使用する方式)を使用することができる。
【0114】
【発明の効果】
以上説明したように、本発明によれば、ソフトウエアに負担をかけることなく、第2段階(第3段階も同様)のセルサーチ処理の効率を向上させ、許容時間内に、第1段階で検出されたスロットタイミング候補のすべてについて、漏れなくセルサーチ処理を行える。また、本発明、構成が簡単であるため、実現が容易である。
【図面の簡単な説明】
【図1】本発明の実施の形態1にかかるセルサーチ回路の全体構成を示すブロック図
【図2】本発明の実施の形態2にかかるセルサーチ回路におけるマッチトフィルタの構成を示すブロック図
【図3】図1の本発明のサーチ回路における、第2および第3段階の処理の手順を示す図
【図4】図1の本発明のサーチ回路における、第1段階の処理の結果と、第2および第3段階の処理の順序との関係を示す図
【図5】図2に示されるマッチトフィルタを用いて第2段階の処理を行う場合の、データ蓄積タイミングを示す図
【図6】本発明の3段階セルサーチ方法における処理手順を示すフロー図
【図7】W−CDMA方式のダウンリンクにおける、相関検出に用いられるコードおよびチャネル(PSC,SSCおよびCPICH)を示す図
【図8】3段階セルサーチの主要な処理を説明するための図
【図9】第2段階の処理において、サーチ窓を設定する方式を用いて相関検出を行った場合の問題点を説明するための図
【図10】第2段階の処理において、サーチ窓を設定する方式を用いて相関検出を行った場合における、第1段階の処理の結果と、第2および第3段階の処理の順序との関係を示す図
【図11】サーチ窓を移動させて得られた、上位20個のスロットタイミング候補を示す図
【図12】1スロット長のサーチをn回行って平均をとることにより、相関検出精度が向上する様子を示す図
【図13】スクランブリングコードグループ番号毎の、SSCの配列パターンを示す図
【符号の説明】
10 RF/IF回路
12 A/D変換器
100 第1段階の処理部
200 第2段階の処理部
300 第3段階の処理部
400 制御部
Claims (6)
- CDMA方式の移動体端末に搭載され、プライマリ・シンクロナイゼーションコード(PSC)を利用して所定の数のスロットタイミング候補を受信電力のピーク値の大きい順に検出する第1段階の処理部と、セカンダリ・シンクロナイゼーションコード(SSC)を利用してフレームタイミングおよびスクランブリングコードのグーループ番号を検出する第2段階の処理部と、共通パイロットチャネルを利用してスクランブリングコードを検出する第3段階の処理部と、前記第1段階〜第3段階の各処理部の動作を制御する制御部と、を有するセルサーチ回路であって、
前記第2段階の処理部は、
1スロットに相当する期間内において、任意のタイミングから所定長の受信データを蓄積可能な少なくとも一つのデータ蓄積部と、蓄積された受信データに対してセカンダリ・シンクロナイゼーションコード(SSC)を乗算し、各乗算結果を加算する相関演算部と、をもつ相関検出器を有し、
また、前記制御部は、
前記第1段階の処理部により検出された、受信電力値の大きい順の、前記所定数のスロットタイミング候補の各々の位相情報を用いて、前記相関検出器における前記データ蓄積部の蓄積開始タイミングおよび前記相関演算部の演算開始タイミングを制御し、これにより、前記第1段階の処理部により検出された前記所定数のスロットタイミング候補のすべてに関して、前記受信電力のピーク値が大きい順に、前記セカンダリ・シンクロナイゼーションコード(SSC)を用いたフレームタイミングおよびスクランブリングコードのグーループ番号の検出のための相関検出を実行させることを特徴とするセルサーチ回路。 - 請求項1において、
前記第2段階の処理部において、前記データ蓄積部を複数設けると共に、前記制御部は、各データ蓄積部の蓄積開始タイミングを独立に制御することを特徴とするセルサーチ回路。 - 請求項1または請求項2において、
前記データ蓄積部のデータ長は、1シンボル相当のデータ長であることを特徴とするセルサーチ回路。 - CDMA方式の移動体端末が、自機が属するセルを探索する3段階セルサーチ方法であって、
1スロットに相当する期間においてサーチ窓を順次、移動させる方式を用いて、プライマリ・シンクロナイゼーションコード(PSC)を用いた相関検出を行って遅延プロファイルを作成し、受信電力のピーク値が大きい順に、所定の数のスロットタイミングの候補を抽出する第1段階の処理と、
1スロットに相当する期間内の任意のタイミングから所定長の受信データについての相関検出を行える方式を用いて、第1段階の処理の結果として検出された前記スロットタイミング候補の優先順位および各候補の位相情報を直接的に用いて、優先順位が高いスロットタイミングの候補から順に、セカンダリ・シンクロナイゼーションコード(SSC)を用いた相関検出を行い、その相関検出結果から、フレームタイミングおよびスクランブリングコードのグループ番号を検出する第2段階の処理と、
検出されたグループ番号に属する、すべてのスクランブリングコードの各々を用いて、受信信号に含まれる共通パイロットチャネル(CPICH)を逆拡散し、各相関値を比較することによって、使用されているスクランブリングコードを特定する第3段階の処理と、を含むことを特徴とする3段階セルサーチ方法。 - 請求項4において、
前記第2段階の処理において、受信データを蓄積するためのデータバッファとして、複数のメモリバンクをもち、かつ、そのメモリバンク毎に、独立したタイミングで前記所定長のデータを蓄積できる構成のデータバッファを使用することを特徴とする3段階セルサーチ方法。 - 各々独立したタイミングで受信データの蓄積を行うことが可能な複数のデータ蓄積部と、各データ蓄積部に蓄積された各受信データについて時分割方式で相関演算を行う共通の相関演算部と、を有し、3段階セルサーチにおける第2段階以降の相関検出処理において使用されることを特徴とするマッチトフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003009686A JP2004222152A (ja) | 2003-01-17 | 2003-01-17 | セルサーチ回路および3段階セルサーチ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003009686A JP2004222152A (ja) | 2003-01-17 | 2003-01-17 | セルサーチ回路および3段階セルサーチ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004222152A true JP2004222152A (ja) | 2004-08-05 |
Family
ID=32899112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003009686A Pending JP2004222152A (ja) | 2003-01-17 | 2003-01-17 | セルサーチ回路および3段階セルサーチ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004222152A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006253987A (ja) * | 2005-03-10 | 2006-09-21 | Fujitsu Ltd | 拡散コード配置パターン特定方法、受信ユニット及び移動局 |
JP2009503993A (ja) * | 2005-07-26 | 2009-01-29 | トムソン ライセンシング | メモリ・アーキテクチャを用いたプライマリ・セルサーチのための相関器 |
WO2010064515A1 (ja) | 2008-12-03 | 2010-06-10 | 日本電気株式会社 | 無線基地局、無線通信システム、無線基地局の送信電力制御方法、及び無線基地局の送信電力制御プログラムの記憶媒体 |
JP2011130142A (ja) * | 2009-12-17 | 2011-06-30 | Fujitsu Ltd | フレームタイミング検出装置及び検出方法 |
-
2003
- 2003-01-17 JP JP2003009686A patent/JP2004222152A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006253987A (ja) * | 2005-03-10 | 2006-09-21 | Fujitsu Ltd | 拡散コード配置パターン特定方法、受信ユニット及び移動局 |
JP4555707B2 (ja) * | 2005-03-10 | 2010-10-06 | 富士通株式会社 | 拡散コード配置パターン特定方法、受信ユニット及び移動局 |
JP2009503993A (ja) * | 2005-07-26 | 2009-01-29 | トムソン ライセンシング | メモリ・アーキテクチャを用いたプライマリ・セルサーチのための相関器 |
JP4829968B2 (ja) * | 2005-07-26 | 2011-12-07 | トムソン ライセンシング | メモリ・アーキテクチャを用いたプライマリ・セルサーチのための相関器 |
US8134981B2 (en) | 2005-07-26 | 2012-03-13 | Thomson Licensing | Correlator for primary cell search using memory architecture |
WO2010064515A1 (ja) | 2008-12-03 | 2010-06-10 | 日本電気株式会社 | 無線基地局、無線通信システム、無線基地局の送信電力制御方法、及び無線基地局の送信電力制御プログラムの記憶媒体 |
US8457681B2 (en) | 2008-12-03 | 2013-06-04 | Nec Corporation | Wireless base station, wireless communication system, method for controlling transmission power of wireless base station, and storage medium of program for controlling transmission power of wireless base station |
JP2011130142A (ja) * | 2009-12-17 | 2011-06-30 | Fujitsu Ltd | フレームタイミング検出装置及び検出方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6188682B1 (en) | Method and apparatus for receiving CDMA radio communication | |
KR100871219B1 (ko) | 이동 통신 시스템에서 멀티 탐색을 제공하는 셀 탐색 장치및 방법 | |
KR100479169B1 (ko) | 이동 통신 시스템의 셀 탐색 장치 및 방법 | |
AU767051B2 (en) | Programmable matched filter searcher | |
KR100869465B1 (ko) | 게이트된 파일럿을 탐색하는 방법 및 장치 | |
US20020024942A1 (en) | Cell search method and circuit in W-CDMA system | |
JP2002077989A (ja) | 移動通信システムにおける移動局のセルサーチ方法 | |
US20040120307A1 (en) | Cell search method and communication terminal apparatus | |
US6707844B1 (en) | Synchronous circuit and receiver | |
US20060114942A1 (en) | Apparatus and method for acquiring code group in asynchronous W-CDMA system | |
JP3358170B2 (ja) | Cdma無線通信の受信方法 | |
WO2001097422A1 (fr) | Appareil de capture de synchronisation et procede de capture de synchronisation | |
JP2001069568A (ja) | 携帯電話機 | |
JP2000138657A (ja) | 同期捕捉装置および同期捕捉方法 | |
KR100546318B1 (ko) | 서로 다른 통신모드를 지원하는 듀얼 모드 모뎀의 통합 셀탐색기 | |
US8442094B2 (en) | Cell search using rake searcher to perform scrambling code determination | |
KR100360729B1 (ko) | 무선 수신 장치와, 그를 구비한 통신 단말 장치 및 확산 부호 동정 방법 | |
JP4772635B2 (ja) | 同期捕捉装置及び同期捕捉方法 | |
JP2004222152A (ja) | セルサーチ回路および3段階セルサーチ方法 | |
JP4555707B2 (ja) | 拡散コード配置パターン特定方法、受信ユニット及び移動局 | |
EP1028552A1 (en) | Synchronizing device and synchronizing method | |
JP2006319765A (ja) | Cdma用受信装置およびセルサーチ方法 | |
JP2003218788A (ja) | セルサーチにおける送信電力制御装置及び方法 | |
KR100676918B1 (ko) | Ds-cdma uwb 모뎀에서의 2단계 탐색과정을이용한 동기획득 장치 및 방법 | |
US6965635B2 (en) | Matched filter and method for determining correlation |