JP2002344208A

JP2002344208A - ２端子対アイソレータ

Info

Publication number: JP2002344208A
Application number: JP2001145185A
Authority: JP
Inventors: Shigeru Takeda; 茂武田; Yasushi Kishimoto; 靖岸本
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 2001-05-15
Filing date: 2001-05-15
Publication date: 2002-11-29

Abstract

(57)【要約】（修正有）【課題】占積率が著しく向上した小型２端子対アイソ
レータを提供する。【解決手段】互いに電気的に絶縁状態で交差するよう
に、第１、第２の中心導体Ｌ１、Ｌ２をフェライト薄板
Ｇ１に近接して配し、該フェライト薄板は永久磁石によ
り静磁界が印加されており、第１、第２の中心導体の一
端はそれぞれ第１、第２の入出力端子となり、他端は共
通部に接続され、前記第１の入出力端子と前記共通部の
間には第１の整合用コンデンサーＣ１が接続され、前記
第２の入出力端子と前記共通端子の間には第２の整合用
コンデンサーＣ２が接続され、前記第１、第２の入出力
端子間に抵抗素子Ｒを接続してなる構成において、前記
前記フェライト薄板の基本平面形状が4角形であり、該
４角形の対角線と平行に前記中心導体の長軸が構成され
ていることを特徴とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波用アイソレ
ータ、特に逆方向損失が広帯域特性を有する2端子対ア
イソレータの分野に関するものである。

【０００２】

【従来技術】現在の高周波用アイソレータの技術状況と
しては、３端子対接合型サーキュレータの一つの端子を
整合インピーダンスで終端したものが一般的である。こ
の接合型サーキュレータは、２種類の形式、すなわち分
布定数型サーキュレータと集中定数型サーキュレータに
分類される。サーキュレータは電気的特性が非可逆的で
あり、その構造はフェライト薄板に垂直に磁界を印加し
て、このフェライト薄板の周囲に導体を近接したものを
基本としている。前者の分布定数型はアイソレータ素子
の寸法が取り扱っているフェライト薄板中を伝わる高周
波の波長の１/４以上の場合に、後者の集中定数型は１/
８以下の場合にそれぞれ使い分けられる。集中定数型の
方が小型化に適する。

【０００３】第１４図に、現在携帯電話等で用いられて
いる３端子対集中定数型サーキュレータの一端子対に整
合インピーダンス（抵抗素子R）を接続してアイソレー
タを実現した場合の概略構造図と概略回路図を示す。フ
ェライト薄板はガーネット型フェライトGよりなり、こ
の上面に3本の中心導体L1、L2、L3が120度の角度間隔で
配されている。それぞれの中心導体の一端は端子対
の入出力線路となり、他端は地導体となる共通部GRに
接続される。整合用コンデンサーC1、C2、C3がそれぞれ
中心導体L1、L2、L3の一端と共通部GRの間に並列接続さ
れる。また、アイソレータを実現するためエネルギーを
吸収するための整合抵抗素子Rが端子対と共通部GRの
間に取り付けられている。フェライト薄板Gの主面にほ
ぼ垂直な静磁界が印加されるように永久磁石が装荷され
ているが、図面では省略してある。静磁界の方向と強
さ、および中心導体L1、L2、L3と整合用コンデンサーC
1、C2、C3の大きさを慎重に調整することにより、第１
４図の構造は所望の周波数（以後中心周波数という）ｆ
oでサーキュレータとして動作し、端子対から入力し
た高周波は端子対に、端子対から入った高周波は端
子対に少ない損失で伝わる。端子対に抵抗素子Rが
接続されているとそこでほとんどのエネルギーが吸収さ
れ、端子対から端子対に高周波はほとんど伝播しな
い状態が実現する。すなわち一方向のみの伝播を助け、
逆方向のそれは阻止する素子であるアイソレータを実現
できる。第１４図の構造は挿入損失が小さく、その帯域
幅も広いという利点を持っていたが、逆方向損失の帯域
幅が狭いという欠点を持っていた。すなわち3組の中心
導体は120度の角度で交差するため、所望の周波数ｆoよ
りも少し高い周波数では、お互いの中心導体の結合を無
視できずに、約１.４ｆoの高周波で伝送損失の第２のピ
ークが現れ(S.Takeda;1999 IEEE MTT-S Digest, pp1361
-1364 (WEF3-1))、逆方向損失の減衰量が５ｄB程度まで
劣化することである。この影響を受けて、２ｆoおよび
３ｆoの減衰量をあまり大きく取れないという欠点があ
った。

【０００４】これに対して、第１３図に示すような２端
子対アイソレータ(特開昭52-134349、特開昭53-129561)
は、中心導体L1、L2が２本でかつそれが直交しているこ
とから、中心周波数近傍から離れて、正しいアイソレー
タ動作が成立しなくなっても、高い減衰量が得られると
いう利点があると指摘されていた。本構造では、整合コ
ンデンサーC1、C2が、中心導体L1、L2の一端と共通部GR
の間に並列に接続されている。大きな違いは、エネルギ
ー吸収用抵抗素子Rの二つの端子が、中心導体L1、L2の
一端にそれぞれ接続されていることである。中心導体L
1、L2の他端は地導体である共通部GRに接続されてい
る。この構造は、第１４図の構造と比較して分かるよう
に、中心導体の数が１本、整合用コンデンサーが１個、
少ないことが特徴であり、高周波アイソレータの小型
化、薄型化にとっては極めて好都合である。しかし、第
１３図の構造はこれまで本格的に実用化されることはな
かった。その理由は、確かに逆方向損失の帯域幅が広い
ということはあるが、挿入損失の帯域幅が狭いという欠
点を有していたからである。それに伴い挿入損失そのも
のの値が、第１４図の３端子対の構造に比較して、それ
ほど小さくならないということである。一つの例とし
て、帯域幅を広げようとすれば、静磁界を弱くすること
により、動作磁界を小さくすることが考えられるが、こ
のようにすると、磁気的損失が大きくなり、挿入損失の
増大を招くのである。また、３端子対サーキュレータの
ようにその動作原理がそれほど細かく検討されていなか
ったというのも一つの理由である。本発明の発明者等
は、第１３図の回路を解析できる独自の回路シミュレー
タを開発し、それに基づきいろいろな基本的知見を得る
ことができた。以下、回路解析に基づき、第１３図の動
作原理について簡単に述べる。

【０００５】端子対から入った高周波は中心導体L1に
電流を流し、フェライト薄板Gを励起する。フェライト
薄板Gは永久磁石でその主面方向に磁化されており、直
交している中心導体L2に結合する高周波磁界成分が発生
する。これは、マイクロ波帯におけるフェライトの強磁
性共鳴効果によるものである。この効果がなければ、中
心導体L2にエネルギーが伝播することはない。整合用コ
ンデンサーC1、C2は中心導体L1、L2とそれぞれペアとな
って中心周波数ｆoで共振する並列共振回路を構成して
いる。ここで注目すべきことは、伝播する場合の位相変
化である。すなわち、端子対から端子対にエネルギ
ーが伝わる場合、その位相差は360度であり、入力と出
力で振幅が同じであれば、抵抗素子Rに電流は流れな
い。逆に端子対から端子対にエネルギーが伝わる場
合は、その位相差はちょうど180度となる。このときに
はエネルギー吸収抵抗素子Rに大きな電流が流れ、エネ
ルギーが抵抗素子で消費される。すなわち、端子対か
ら端子対にはエネルギーが伝わりにくくなるのであ
る。

【０００６】本発明の発明者が独自に開発した回路シミ
ュレータを用いた解析とそれに基づいた実験により、２
端子対アイソレータの挿入損失及び帯域幅は、フェライ
ト薄板を介した第１、第２の中心導体の結合度を増加さ
せることにより、大幅に改善されることが分かった。こ
れにより実用化の見通しが得られたが、コストを意識し
た実用化を一層促進するためには、フェライト薄板、中
心導体、コンデンサー、抵抗素子などの実装上の問題を
解決する必要がある。以下従来技術の実施例を基に現状
を説明する。

【０００７】

【発明が解決しようとする課題】この従来技術の中心導
体と円板状フェライト薄板Gの関係を第1図に示す。第1
図(a)は第１のフェライト薄板G1と二つの中心導体L1、L
2の配置関係を示す平面図である。ここで、第２のフェ
ライト薄板G2は省略してある。第１図(b)は、第１のフ
ェライト薄板G1と第２のフェライト薄板G2の間に中心導
体L1、L2が配されたのときのほぼ中央の断面図である。
第１の中心導体L1の一端は地導体である共通部GRに接続
されている。ほぼ同じ形状の第２の中心導体は、その長
軸が直角になるように絶縁膜（図中省略されている）を
介して第１の中心導体の上に配され、一端は共通部GRに
接続される。中心導体L1、L2の他端はそのまま入出力端
子となる。第２のフェライト薄板G2は第２の中心導
体の上に密接して配される。第2図は、第1図のフェライ
ト薄板と中心導体の組立体を、抵抗素子、整合用コンデ
ンサーを矩形のケースSHの中に組み入れた従来技術の実
施例の組立図を示す。円板状フェライト薄板G1は矩形状
ケースSHの丁度中間に配され、入出力端子は左右直
線状位置に取り付けられている。しかし、第2図からわ
かるように、円板状フェライト薄板の周りに二つの中心
導体が配置では、隙間が多すぎ占積率が余りあがらない
という欠点があった。第３図は従来技術のもう一つの実
施例であり、直交した中心導体の幾何学的対称性を考慮
し、矩形状のフェライト薄板を用いて、中心導体、抵抗
素子、整合用コンデンサーを矩形のケースSHの中に組み
入れた組立図を示す。この図から分かるように、円板状
フェライト薄板に比較し、むしろ占積率は劣化する。第
４図は従来技術のもう一つの実施例であり、フェライト
薄板は第3図の角の部分を取り除いた８角形の形状をな
す。このようにすることによりある程度占積率を向上で
きるが、円板状のフェライト薄板と比較しそれほどの利
点はない。また、8角形は形状が複雑であり、コスト的
な問題もある。以上従来技術の実施例において述べたよ
うに、これまでの2端子対アイソレータは、挿入損失が
大きくかつその帯域幅も狭いという欠点は解決されたも
のの、他に占積率が余り上がらない不利な点があった。
本発明は、上記従来技術の状況を鑑みてなされたもの
で、占積率が著しく向上した小型２端子対アイソレータ
を提供することを目的としている。

【０００８】

【課題を解決するための手段】請求項１の発明は、互い
に電気的に絶縁状態で交差するように、第１、第２の中
心導体をフェライト薄板に近接して配し、該フェライト
薄板は永久磁石により静磁界が印加されており、第１、
第２の中心導体の一端はそれぞれ第１、第２の入出力端
子となり、他端は共通部に接続され、前記第１の入出力
端子と前記共通部の間には第１の整合用コンデンサーが
接続され、前記第２の入出力端子と前記共通部の間には
第２の整合用コンデンサーが接続され、前記第１、第２
の入出力端子間に抵抗素子を接続してなる構成におい
て、前記前記フェライト薄板の基本平面形状が4角形で
あり、該４角形の対角線と平行に前記中心導体の長軸が
構成されていることを特徴とする２端子対アイソレータ
である。請求項２の発明では、互いに電気的に絶縁状態
で交差するように、第１、第２の中心導体を同時焼成さ
れた複数枚のフェライト積層体の間に配し、該フェライ
ト積層体は永久磁石により静磁界が印加されており、第
１、第２の中心導体の一端はそれぞれ第１、第２の入出
力端子となり、他端は共通部に接続され、前記第１の入
出力端子と前記共通部の間には第１の整合用コンデンサ
ーが接続され、前記第２の入出力端子と前記共通部の間
には第２の整合用コンデンサーが接続され、前記第１、
第２の入出力端子間に抵抗素子を接続してなる構成にお
いて、前記前記フェライト積層体の基本平面形状が4角
形であり、該４角形の対角線と平行に前記中心導体の長
軸が構成されていることを特徴とする２端子対アイソレ
ータである。請求項３の発明では、前記中心導体が前記
フェライト積層体中で、スルーホールにより接続構成さ
れていることを特徴とする請求項２に記載の２端子対ア
イソレータである。請求項４の発明では、前記第１、第
２の中心導体の中央部分が3本以上の導体に分かれてい
ることを特徴とする請求項２に記載の２端子対アイソレ
ータである。請求項５の発明では、前記共通部が地導体
となっていることを特徴とする請求項１ないし４のいず
れかに記載の２端子対アイソレータ。

【０００９】

【発明の実施の形態】以下本発明の実施の形態について
添付図面に基づいて説明する。第５図は本発明の一つの
実施例である中心導体とフェライト薄板組立図を示す。
４角形のフェライト薄板G1の二つの対角線に平行に第
１、第２の中心導体L1、L2が交差している。このような
構成にすることにより、占積率が飛躍的に向上した。

【００１０】第6図は本発明の実施例であり、第5図の中
心導体とフェライト薄板の組立体を、矩形状の磁気シー
ルドケースSHの中に、抵抗素子R、整合コンデンサーC
1、C2と一緒に装荷した場合を示す。従来技術の第2図、
第3図に比較して、隙間のないコンパクトな実装が可能
となったことが分かる。

【００１１】第8図(a)は本発明のもう一つの実施例であ
り、中心導体をフェライトシートの上に印刷し、それら
を積層し、同時焼成して作成したフェライト積層体Gの
透視図である。第８図(b)は、この場合の斜視図であ
る。入出力端子に接続される外部電極L1、L2がフェライ
ト積層体の上面に印刷されている。地導体電極はフェラ
イト積層体の裏面に印刷されている。内部の電極とこれ
らの外部電極は積層体の側面電極で接続されている。

【００１２】第9図は本発明の実施例である第8図の構造
を実現するためのフェライト積層要素シートの展開図で
ある。一番下のシートG11の下方両角には、裏面に地導
体となる外部電極が印刷されている。このシートの厚み
はかなり厚い。このシートの上にシートG12がのせられ
るが、これには第１の中心導体L1が4角形の対角線上に
印刷されている。このシートの厚みのそれほど厚くはな
い。このシートの上にはシートG21がのせられるが、こ
れには第２の中心導体L2が4角形の対角線上に印刷され
ている。このシートの厚みはかなり薄い。さらに一番上
のシートG22はかなり厚く、その上には入出力端子に接
続される外部電極が印刷される。上記要素シートは、フ
ェライト粉体をバインダーで固めたものであり、これ自
体ではフェライト積層体としては作用しない。フェライ
ト積層体とするためには、電極がそれぞれ印刷された要
素シートを圧着して積層し、これを高温で焼成する必要
がある。この工程によりバインダーは除去され、フェラ
イト粒子が相互に直接結合してフェライト本来の性能を
有するようになる。このように印刷した電極とフェライ
ト要素シートを同時焼成し、フェライト内部に埋設する
のが特徴である。

【００１３】第１０図(a)は本発明のもう一つの実施例
であり、中心導体をフェライトシートの上に印刷し、そ
れらを積層し、同時焼成して作成したフェライト積層体
Gの透視図である。第１０図(b)は、この場合の斜視図で
ある。入出力端子に接続される外部電極L1、L2がフェラ
イト積層体の上面に印刷されている。地導体電極はフェ
ライト積層体の裏面に印刷されている。内部の電極とこ
れらの外部電極は積層体の内部のスルーホールで接続さ
れている。また、第１、第2の中心導体も単なる重ねあ
わせではなく、スルーホールを介して、篭のように編ま
れている。このようにすることにより二つの中心導体の
結合を向上させることができる。

【００１４】第１１図は本発明の実施例である第１０図
の構造を実現するためのフェライト積層要素シートの展
開図である。一番下のシートG11の下方両角には、スル
ーホールが空けられ、その穴の中と裏面に地導体となる
外部電極が印刷されている。このシートの厚みはかなり
厚い。このシートの上にシートG12がのせられるが、こ
れには第１の中心導体L1と第２の中心導体Ｌ2の構成部
分が印刷されている。地導体に接続されるためのスルー
ホールが二つ下方両角に空けられている。このシートの
厚みのそれほど厚くはない。さらに、このシートの上に
はシートG21がのせられるが、これには、第１と第２中
心導体の別の構成部分が印刷されている。スルーホール
が、中央部分に４個と4つの角隅に4個、合計8個のスル
ーホールが空けられている。中央部分のスルーホール
は、シートG12の電極とスルーホールを介して接続さ
れ、第１０図の篭状の平行２線中心導体を構成する。こ
の中心導体の長軸の方向はフェライト積層体の対角線と
平行であり、本発明の特徴が維持されている。角隅にあ
る下方の二つは一番下側に接続され地導体となるが、上
方の二つは上のシートG22の外部電極に接続され、入出
力端子につながる外部電極に接続される。シートG21の
厚みはかなり薄いが、一番上のシートG22はかなり厚
い。

【００１５】第１２図は本発明の他の実施例であり、第
8図から発展した例を示す。第１の中心導体、第２の中
心導体とも、中央部分が５線に分かれている。このよう
なすることにより、第1 及び第２の中心導体の結合を、
フェライト積層体のより広い範囲で実現することがで
き、挿入損失及びその帯域幅がさらに改善される。中央
部５線の中心導体はそれぞれ平行であり、さらに4角形
のフェライト積層体の対角線とも平行である。これによ
り、本発明の占積率向上の効果は維持される。

【００１６】

【発明の効果】以上のように請求項１の発明に係わる２
端子対アイソレータによれば、互いに電気的に絶縁状態
で交差するように、第１、第２の中心導体を、フェライ
ト薄板に近接して配し、該フェライト薄板は永久磁石に
より静磁界が印加されており、第１、第２の中心導体の
一端はそれぞれ第１、第２の入出力端子となり、他端は
共通部に接続され、前記第１の入出力端子と前記共通部
の間には第１の整合用コンデンサーが接続され、前記第
２の入出力端子と前記共通端子の間には第２の整合用コ
ンデンサーが接続され、前記第１、第２の入出力端子間
に抵抗素子を接続してなる構成において、前記前記フェ
ライト薄板の基本平面形状が4角形であり、該４角形の
対角線と平行に前記中心導体の長軸が構成されているの
で、高性能な占積率を大幅に改善し、小型化に効果があ
る。

【図面の簡単な説明】

【図１】（ａ）、（ｂ）は従来技術をおける中心導体と
フェライト薄板の組立図である。

【図２】従来技術におけるシールドケース内の各部品の
組立図である。

【図３】従来技術におけるシールドケース内の各部品の
組立図である。

【図４】従来技術をおける中心導体とフェライト薄板の
組立図である。

【図５】本発明の技術による中心導体とフェライト薄板
の組立図である。

【図６】本発明の技術によるシールドケース内の各部品
の組立図である。

【図７】本発明の技術によるシールドケース内の各部品
の組立図である。

【図８】（ａ）は本発明の技術による中心導体とフェラ
イト積層体の組立図の斜視図であり、（ｂ）はその透
視図である。

【図９】本発明の技術によるフェライト積層体の要素シ
ートの展開図である。

【図１０】（ａ）は本発明の技術による中心導体とフェ
ライト積層体の組立図の斜視図であり、（ｂ）はその透
視図である。

【図１１】本発明の技術によるフェライト積層体の要素
シートの展開図である。

【図１２】本発明の技術によるフェライト積層体の要素
シートの展開図である。

【図１３】本発明の対象とした２端子対アイソレータの
等価回路である。

【図１４】従来技術の３端子対サーキュレータに基づい
たアイソレータの等価回路である。

【符号の説明】

L1、L2 … 中心導体 G、G1、G2 … フェライト薄板 G11、G12、G21、G22 … フェライト積層体の要素シー
ト GR … 地導体 C1、C2 … 整合用コンデンサー R … 抵抗素子、 … 入出力端子 SH … 磁気シールドケース TH … スルーホール

Claims

【特許請求の範囲】

【請求項１】互いに電気的に絶縁状態で交差するよう
に、第１、第２の中心導体をフェライト薄板に近接して
配し、該フェライト薄板は永久磁石により静磁界が印加
されており、第１、第２の中心導体の一端はそれぞれ第
１、第２の入出力端子となり、他端は共通部に接続さ
れ、前記第１の入出力端子と前記共通部の間には第１の
整合用コンデンサーが接続され、前記第２の入出力端子
と前記共通部の間には第２の整合用コンデンサーが接続
され、前記第１、第２の入出力端子間に抵抗素子を接続
してなる構成において、前記前記フェライト薄板の基本
平面形状が4角形であり、該４角形の対角線と平行に前
記中心導体の長軸が構成されていることを特徴とする２
端子対アイソレータ。
【請求項２】互いに電気的に絶縁状態で交差するよう
に、第１、第２の中心導体を同時焼成された複数枚のフ
ェライト積層体の間に配し、該フェライト積層体は永久
磁石により静磁界が印加されており、第１、第２の中心
導体の一端はそれぞれ第１、第２の入出力端子となり、
他端は共通部に接続され、前記第１の入出力端子と前記
共通部の間には第１の整合用コンデンサーが接続され、
前記第２の入出力端子と前記共通部の間には第２の整合
用コンデンサーが接続され、前記第１、第２の入出力端
子間に抵抗素子を接続してなる構成において、前記フェ
ライト積層体の基本平面形状が4角形であり、該４角形
の対角線と平行に前記中心導体の長軸が構成されている
ことを特徴とする２端子対アイソレータ。
【請求項３】前記中心導体が前記フェライト積層体中
で、スルーホールにより接続構成されていることを特徴
とする請求項２に記載の２端子対アイソレータ。
【請求項４】前記第１、第２の中心導体の中央部分が
3本以上の導体に分かれていることを特徴とする請求項
２に記載の２端子対アイソレータ。
【請求項５】前記共通部が地導体となっていることを
特徴とする請求項１ないし４のいずれかに記載の２端子
対アイソレータ。