JP2002329842A

JP2002329842A - 不揮発性記憶素子とその情報読み出し方法及びその情報書き込み方法

Info

Publication number: JP2002329842A
Application number: JP2001129902A
Authority: JP
Inventors: Masahiko Hirai; 匡彦平井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-04-26
Filing date: 2001-04-26
Publication date: 2002-11-15

Abstract

(57)【要約】【課題】小さな印加電圧を用いて、安定に読み書き動
作可能な不揮発性磁気メモリを提供する。【解決手段】半導体基板に形成した電界効果型トラン
ジスタＴ11〜Ｔ33と、強磁性体の磁化方向を選択するこ
とにより電気抵抗値を選択することができる可変抵抗器
ｒ11〜ｒ33と、を備え、電界効果型トランジスタのゲー
ト電極と可変抵抗器の一方の端子を電気的に接続し、電
界効果型トランジスタのソース電極またはドレイン電極
と可変抵抗器のもう一方の端子とを電気的に接続し、電
界効果型トランジスタのゲート電極を固定抵抗器Ｒ1〜
Ｒ3を介して基準電圧源に接続した(接地した)。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は不揮発性記憶素子と
その情報読み出し方法及びその情報書き込み方法に係わ
り、特に、強磁性体をもちいた不揮発性メモリに係わる
ものである。

【０００２】

【従来の技術】一般に、強磁性体とは、外部から印加し
た磁場によって強磁性体内に発生した磁化が、外部磁場
を取り除いた後にも残留する（これを残留磁化という）
特性を持っている。このような強磁性体には、磁化の方
向、磁化の有無などによって電気抵抗が変化する、いわ
ゆる磁気抵抗効果をもつ。大きな磁気抵抗効果を持つ材
料として巨大磁気抵抗（GMR;Giant Magneto-Rsistance)
材料、超巨大磁気抵抗（CMR;Colossal Magneto-Resista
nce)材料があり、金属、合金、複合酸化物からなる。こ
のような磁気抵抗材料の磁化方向の選択、磁化の有無に
よって電気抵抗値を選択し、不揮発性メモリ（電源を切
っても記憶を失わないメモリ）とすることができる。こ
れがいわゆる磁気メモリ（MRAM;Magnetic Random Acces
s Memory）である。

【０００３】最近開発が進められているＭＲＡＭの多く
は、強磁性体の巨大磁気抵抗現象を用い、磁化方向の違
いによって生じる磁気抵抗率の変化を電圧に変換して読
み出す方式を採っている。セルに記憶された情報を書き
換えるには、書込み用配線に電流を流し、その電流によ
り誘起された磁場によって強磁性体セルの磁化方向を変
換させることによってなされる。

【０００４】そのセル構造や駆動方法は、R.E.Scheuerl
ein(1998 Proc.of Int Non Volatile Memory Conf.P47)
に示されており、交差した書込み、読み出し線を１対ず
つ計２対配したものや、交差した書込み・読み出し線を
兼ねた１対の配線と巨大磁気抵抗薄膜を含むメモリセル
とこれに直列に接続したダイオードからなるものが提案
されている。また、特開平６−８４３４７号公報（発明
者田口元久；三菱電機）では、交差した書込み・読み
出し線を兼ねた１対の配線とセル選択用の電界効果型ト
ランジスタと巨大磁気抵抗薄膜を含むメモリセルを組み
合わせたメモリセルを提案している。巨大磁気抵抗薄膜
を含むメモリセルは、磁化の方向によって電流抵抗値が
異なる、いわゆる磁気抵抗効果を示すが、ほとんどの場
合、０．３Ｖ程度の電圧印加時に１０〜２０％以下の抵
抗変化しか起こさず、印加電圧が大きくなると急速に磁
気抵抗変動率が小さくなる。一方、高集積のシリコン半
導体デバイス作製技術によって達成される回路構成は、
１〜５Ｖ程度の電圧を印加し、０．１〜０．２Ｖ程度以
上の電圧変動を検知するのが通常である。したがって、
ＭＲＡＭの場合、メモリセルに小さな電圧しかかけられ
ない上、磁気抵抗の変動幅が小さいため、シリコン半導
体デバイス作製技術を用いて高集積のＭＲＡＭを作製す
ることはきわめて困難である。

【０００５】以上のような実状から、上記のような提案
になる構造では、高度に集積化が進んだ記憶素子を作製
しようとしたとき、信号強度が小さすぎ、設計不能とな
る恐れが大きい。

【０００６】

【発明が解決しようとする課題】上記のように、強磁性
体の磁化方向を選択することにより磁気抵抗値を選択す
ることができる可変抵抗器を用いた、いわゆるＭＲＡＭ
においては、充分な検出電圧を印加した際の磁気抵抗変
動率が小さく、集積化すると記憶情報を検出しにくくな
るなどの課題を有している。

【０００７】本発明は、このような従来の技術が有する
未解決の課題を解決するべく行われたものであり、磁気
抵抗変動率が小さくとも、高速に記憶情報を検出するこ
とができるような素子構造、駆動方法を提供するもので
ある。

【０００８】

【課題を解決するための手段および作用】本発明の不揮
発性記憶素子は、半導体基板に形成した電界効果型トラ
ンジスタと、強磁性体の磁化方向を選択することにより
電気抵抗値を選択することができる可変抵抗器と、を備
えた不揮発性記憶素子において、前記電界効果型トラン
ジスタのゲート電極と前記可変抵抗器の一方の端子を電
気的に接続し、前記電界効果型トランジスタのソース電
極またはドレイン電極と前記可変抵抗器のもう一方の端
子とを電気的に接続し、前記電界効果型トランジスタの
ゲート電極を固定抵抗器を介して基準電圧源に接続した
ことを特徴とする。

【０００９】本発明の不揮発性記憶素子の情報読み出し
方法は、半導体基板に形成した電界効果型トランジスタ
と、強磁性体の磁化方向を選択することにより電気抵抗
値を選択することができる可変抵抗器と、を備え、前記
電界効果型トランジスタのゲート電極と前記可変抵抗器
の一方の端子を電気的に接続し、前記電界効果型トラン
ジスタのソース電極またはドレイン電極と前記可変抵抗
器のもう一方の端子とを電気的に接続し、前記電界効果
型トランジスタのゲート電極を固定抵抗器を介して基準
電圧源に接続した不揮発性記憶素子の情報読み出し方法
であって、前記可変抵抗器の前記一方の端子に電圧を印
加し前記可変抵抗器と前記固定抵抗器とによって分割さ
れた電圧が、前記電界効果型トランジスタのゲート電極
に印加され、前記電界効果型トランジスタのソース電極
またはドレイン電極から出力される電流または電圧を観
測することによって、情報読み出しを行なう不揮発性記
憶素子の情報読み出し方法である。

【００１０】本発明の不揮発性記憶素子の情報書き込み
方法は、半導体基板に形成した電界効果型トランジスタ
と、強磁性体の磁化方向を選択することにより電気抵抗
値を選択することができる可変抵抗器と、を備え、前記
電界効果型トランジスタのゲート電極と前記可変抵抗器
の一方の端子を電気的に接続し、前記電界効果型トラン
ジスタのソース電極またはドレイン電極と前記可変抵抗
器のもう一方の端子とを電気的に接続し、前記電界効果
型トランジスタのゲート電極を固定抵抗器を介して基準
電圧源に接続した不揮発性記憶素子の情報書き込み方法
であって、前記可変抵抗器と接続する領域で交差する一
対の書き込み配線に電流が流され、誘起される磁場によ
って、選択的に前記可変抵抗器の磁性体の磁化方向を選
択することにより、情報書き込みを行なう不揮発性記憶
素子の情報書き込み方法である。

【００１１】本発明の概要を示す図１〜図４をもとにそ
の作用について説明する。

【００１２】半導体基板に形成する電界効果型トランジ
スタは、例えばゲート絶縁膜上に導電体からなるゲート
電極を持ち、このゲート電極に電圧を印加して、ゲート
電極下のキャリア密度を制御することによって、ソース
−ドレイン間に流れる電流を制御し、増幅動作またはオ
ン、オフの動作をさせるものである。

【００１３】強磁性体の磁化方向を選択することにより
電気抵抗値を選択することができる可変抵抗器は、たと
えば、ＧＭＲやＣＭＲ材料のような大きな磁気抵抗効果
をもつ強磁性体材料を用い、その磁化の向きあるいは磁
化の有無に依存して、強磁性体を流れる電流に対する抵
抗値が変化する現象を利用して、可変抵抗器としたもの
である。したがって、この可変抵抗器は、外部磁場によ
り強磁性体の磁化方向を選択することにより、抵抗値を
選択することができる。この可変抵抗器には、ＧＭＲ、
ＣＭＲなどの強磁性体を用いたもの、トンネル絶縁膜を
用いたＴＭＲ（Tunnel Magneto-Resistance）素子など
を用いることができ、端子の一方または両端にたとえば
ダイオードのような整流素子を接続したものを該可変抵
抗器とすることもできる。

【００１４】該強磁性体薄膜は、単層または複数の強磁
性体薄膜から構成されることができる。

【００１５】図１に磁気抵抗素子９を可変抵抗器として
用いる不揮発性記憶素子の１セルの構成例を示し、図３
に整流素子１１を磁気抵抗素子９の片端に接続して、該
可変抵抗器を得る場合の不揮発性記憶素子の１セルの構
成例について示す。整流素子は、流れる電流が正方向の
ときは抵抗が低く、逆方向のときは非常に抵抗が高い素
子のことであるが、本発明の場合、アモルファス半導体
のＰＮ、ＰＩＮ接合などを利用したダイオード、導電体
のショットキ接合を利用したダイオードなどを利用する
ことができる。

【００１６】図１に示す不揮発性記憶素子の一セルの構
成例では、電界効果型トランジスタのゲート電極４と、
可変抵抗器としての磁気抵抗素子９の一方の端子とを、
ビット線６とプラグ５を経由して接続し、また電界効果
型トランジスタのドレイン電極３と、磁気抵抗素子９の
もう一方の端子とを、ワード配線８とプラグ７を経由し
て接続している。そして、図２に示すように、電界効果
型トランジスタのゲート電極４がビット配線６と固定抵
抗器Ｒ（図２のＲ1〜Ｒ3）を経由して基準電圧源に接続
される（ここでは、接地される）。電界効果型トランジ
スタは半導体基板１に設けられたソース２と、ドレイン
３と、ソース・ドレイン間上にゲート絶縁膜を介してゲ
ート電極４が設けられて構成される。

【００１７】図２は図１の不揮発性記憶素子の回路構成
図を示し、図２において、Ｔ11〜Ｔ33は電界効果型トラ
ンジスタ、ｒ11〜ｒ33は磁気抵抗素子（可変抵抗器）、
ＷＬ1〜ＷＬ3はワード線、ＢＬ1〜ＢＬ3はビット線、Ｒ
Ｌ1〜ＲＬ3はリード線、Ｒ1〜Ｒ3は固体抵抗器である。
この結線構造の結果、読み出し動作の際、ドレイン電極
３に印加された電圧Ｖｄは、可変抵抗器９（図２のｒ1
〜ｒ3）と固定抵抗器Ｒ（図２のＲ1〜Ｒ3）との抵抗値
の比に対応して減圧され、電界効果型トランジスタのゲ
ート電極４に印加される。この結果、ドレイン電極３に
は電圧Ｖｄが印加されているので、ゲート電極４にかか
った電圧に応じた出力がソース電極２に現れ、リード線
１０により読み出される。したがって、磁気抵抗素子９
の抵抗値によって、電界効果型トランジスタのソース電
極２に出力される電圧値が変動、すなわち増幅されて出
力される。このような構成により、磁気抵抗素子９の抵
抗値の変動幅が小さくとも、検知するに充分な出力電圧
を得ることができる。また、１つのワード線（例えばWL
2）に電圧を印加し、ビット線BL1、BL2、BL3に電圧を印
加することで、RL1、RL2、RL3に同時に出力が現れ、WL2
に接続された複数のセルから情報を同時に読み出すこと
ができる。また、ビット線６とワード線８を磁気抵抗素
子９に直接接するかなるべく近接するように配置し、書
き込み時の電流量を抑制することができる。

【００１８】書き込み時には、ビット線６とワード線８
に電流を流し、交差点にある磁気抵抗素子９に含まれる
磁性体の磁化方向を変更することによって、磁気抵抗素
子９の電気抵抗値を変更する。また、１つのワード線
（例えばWL2）に書き込み電流を流し、BL1、BL2、BL3に
書き込もうとする情報に応じた向きの電流を流すこと
で、WL2に接続された複数のセルに同時に情報を書き込
むことができる。

【００１９】図３に示す不揮発性記憶素子の一セルの他
の構成例では、可変抵抗器として、磁気抵抗素子９とこ
れに直列接続された整流素子１１を用いる。図４は図３
の不揮発性記憶素子の回路構成図を示し、図４におい
て、ｄ11〜ｄ33は整流素子たるダイオードである。図
３、図４において図１、図２と同一構成部材については
同一符号を付し説明を省略する。このような構成によ
り、読み出し動作の際、選択セル以外のセルから漏れ出
す電流を極めて小さくすることができ、信号／ノイズ比
を上げることができる。

【００２０】以上の説明のように、本発明によれば、従
来の強磁性体メモリ素子では達成困難な課題を容易な構
造、駆動方法によって実現することができる。

【００２１】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００２２】（実施例１）図５に示すような、強磁性体
メモリセルを製造した。図５において、１２は電界効果
型トランジスタが形成された、半導体基板となるｐ型シ
リコン単結晶基板、１３は電界効果型トランジスタのソ
ース電極、１４は電界効果型トランジスタのドレイン電
極、１５は電界効果型トランジスタのゲート電極、１６
はゲート電極１５と接続される多結晶シリコンによるゲ
ートコンタクトプラグ、１７はアルミプラグ、１８はタ
ングステンプラグ、１９はタングステンプラグ１８と接
続されるビット線、２０はドレイン電極１４と接続され
るドレインコンタクトプラグ、２１はワード線、２２は
両端がビット線１９とワード線２１とに接続される、可
変抵抗器としてのＴＭＲ素子である。

【００２３】次に図６〜図１０を用いて上記強磁性体メ
モリセルの製造方法について説明する。

【００２４】まず、図６に示すように、基板としてｐ型
シリコン単結晶基板１２を用意し、フィールド酸化膜を
形成し、ゲート絶縁膜を形成し、多結晶シリコン膜を形
成した後、この多結晶シリコン膜をパターンニングして
ゲート電極１５を形成する。さらにゲート電極１５をマ
スクとしてイオン注入し、ソース１３、ドレイン１４を
形成し、層間絶縁膜を形成するなどの工程を経て、電界
効果型トランジスタを形成した下層基板を作製した。

【００２５】次に、図７に示すように、ドレイン電極部
分とゲート電極部分にコンタクトホールを開口し、多結
晶シリコンによるゲートコンタクトプラグ１６とドレイ
ンコンタクトプラグ２０を形成した。さらに、図８に示
すように、チタン、アルミニウム積層構造からなる配線
層を形成し、ドライエッチング加工した後、層間絶縁膜
で埋め込み、アルミプラグ１７とワード線２１を形成し
た。

【００２６】次に、強磁性体の磁化方向を選択すること
により電気抵抗値を選択することができる可変抵抗器２
２を作製する。本実施例では、可変抵抗器として、１０
μｍ角のＴＭＲ素子を使用した。まず、図９に示すよう
に、第１層としてＣｏＦｅ強磁性層を、トンネル絶縁膜
として酸化アルミニウム層を、第２層としてＮｉＦｅ層
を各々スパッタリング法で形成し、ドライエッチングに
て加工した。酸化アルミニウム層は、膜厚３ｎｍ程度と
した。これを層間絶縁膜で埋め込んだ。さらに、コンタ
クトホールを開口しタングステンプラグ１８を埋め込ん
だ後、図１０に示すように、チタン、アルミニウム積層
構造からなる配線層を形成し、ドライエッチング加工し
た後層間絶縁膜で埋め込み、ビット線１９を形成した。
最後に保護膜を形成後、加工して強磁性体メモリセルが
完成となる。

【００２７】製造したデバイスの回路は、図２に示すよ
うな３×３個のメモリセルアレイから構成されている。
まず、書き換え動作であるが、中央のセルＳ22の情報を
書き換える場合について説明する。ワード線ＷＬ2とビ
ット線ＢＬ2に書き込み電流を流し、他のワード線、ビ
ット線および全てのリード線ＲＬ1〜ＲＬ3には、電流が
流れないよう、フローティングとする。この操作によっ
て、選択された可変抵抗器（ＴＭＲ素子）ｒ22の磁化が
書き換えられる。

【００２８】次に、同様にセルＳ22の情報を読み出す動
作について説明する。まず、ワード線ＷＬ2に３Ｖ印加
し、他のワード線はフローティングとする。ビット線Ｂ
Ｌ2は参照抵抗（固体抵抗器）Ｒ2を介して基準電圧源に
接続される（ここでは、接地される）。すると、電界効
果型トランジスタＴ22のゲート部には、ワード線ＷＬ2
に印加された電圧が可変抵抗器ｒ22と固体抵抗器Ｒ2に
よって分割された電圧が印加されることになる。リード
線ＲＬ2には、電界効果型トランジスタＴ22のゲート電
圧に見合ったドレイン電圧が現れることになる。可変抵
抗器ｒ22と固体抵抗器Ｒ2の抵抗値を同程度に設定した
場合、可変抵抗器ｒ22の抵抗値が１０％変動すると、リ
ード線ＲＬ2に現れる電圧は１２０ｍＶ程度変動する。

【００２９】以上のように、本実施例によれば、ＴＭＲ
素子の抵抗値の変動率が小さくともトランジスタによる
増幅効果により、大きな出力電圧が得られる。

【００３０】（実施例２）図１１に示すような、強磁性
体メモリセルを製造した。図１１において図５と同一構
成部材については同一符号を付し説明を省略する。図１
１の強磁性体メモリにおいては、ＴＭＲ素子２２とワー
ド線２１との間にダイオード２３を形成している。

【００３１】次に図１２〜図１７を用いて上記強磁性体
メモリセルの製造方法について説明する。

【００３２】まず、図１２に示すように、基板としてｐ
型シリコン単結晶基板１２を用意し、フィールド酸化膜
を形成し、ゲート絶縁膜を形成し、多結晶シリコン膜を
形成した後、この多結晶シリコン膜をパターンニングし
てゲート電極１５を形成する。さらにゲート電極１５を
マスクとしてイオン注入し、ソース１３、ドレイン１４
を形成し、層間絶縁膜を形成するなどの工程を経て、電
界効果型トランジスタを形成した下層基板を作製した。

【００３３】次に、図１３に示すように、ドレイン電極
部分とゲート電極部分にコンタクトホールを開口し、多
結晶シリコンによるゲートコンタクトプラグ１６とドレ
インコンタクトプラグ２０を形成した。さらに、図１４
に示すように、チタン、アルミニウム積層構造からなる
配線層を形成し、ドライエッチング加工した後、層間絶
縁膜で埋め込み、アルミプラグ１７とワード線２１を形
成した。

【００３４】次に、図１５に示すように、アモルファス
シリコンからなるＰＮ接合薄膜を形成し、ドライエッチ
ングしてダイオード２３を形成し、層間絶縁膜で埋め込
んだ。

【００３５】次に、強磁性体の磁化方向を選択すること
により電気抵抗値を選択することができる可変抵抗器２
２を作製する。本実施例では、可変抵抗器として、１０
μｍ角のＴＭＲ素子を使用した。まず、図１６に示すよ
うに、第１層としてＣｏＦｅ強磁性層を、トンネル絶縁
膜として酸化アルミニウム層を、第２層としてＮｉＦｅ
層を各々スパッタリング法で形成し、ドライエッチング
にて加工した。酸化アルミニウム層は、膜厚３ｎｍ程度
とした。これを層間絶縁膜で埋め込んだ。さらに、コン
タクトホールを開口しタングステンプラグ１８を埋め込
んだ後、図１７に示すように、チタン、アルミニウム積
層構造からなる配線層を形成し、ドライエッチング加工
した後層間絶縁膜で埋め込み、ビット線１９を形成し
た。最後に保護膜を形成後、加工して強磁性体メモリセ
ルが完成となる。

【００３６】製造したデバイスの回路は、図４に示すよ
うな３×３個のメモリセルアレイから構成されている。
書き換え、読み出し等の動作は、実施例１で製造したデ
バイスと同様に行われるが、回り込み電流の発生を抑え
られるため、より大規模なメモリデバイスを構築して
も、安定した動作が可能である。

【００３７】

【発明の効果】本発明によれば、小さなＭＲ比をもつＴ
ＭＲ素子を用い、小さな印加電圧を用いて、安定に読み
書き動作可能な不揮発性磁気メモリ（ＭＲＡＭ）を提供
することができる。

【図面の簡単な説明】

【図１】本発明における素子構造の一例を示す図であ
る。

【図２】図１および実施例１における記憶素子の回路を
示す図である。

【図３】本発明における他の素子構造の一例を示す図で
ある。

【図４】図２および実施例２における記憶素子の回路を
示す図である。

【図５】実施例１における記憶素子の構造を示す図であ
る。

【図６】実施例１における記憶素子の製造工程を示す図
である。

【図７】実施例１における記憶素子の製造工程を示す図
である。

【図８】実施例１における記憶素子の製造工程を示す図
である。

【図９】実施例１における記憶素子の製造工程を示す図
である。

【図１０】実施例１における記憶素子の製造工程を示す
図である。

【図１１】実施例２における記憶素子の構造を示す図で
ある。

【図１２】実施例２における記憶素子の製造工程を示す
図である。

【図１３】実施例２における記憶素子の製造工程を示す
図である。

【図１４】実施例２における記憶素子の製造工程を示す
図である。

【図１５】実施例２における記憶素子の製造工程を示す
図である。

【図１６】実施例２における記憶素子の製造工程を示す
図である。

【図１７】実施例２における記憶素子の製造工程を示す
図である。

【符号の説明】

１半導体基板２ソース３ドレイン４ゲート電極５プラグ６ビット線７プラグ８ワード線９磁気抵抗素子（可変抵抗器）１０リード線１１整流素子１２ｐ型シリコン単結晶基板１３ソース１４ドレイン１５多結晶シリコンゲート電極１６ゲートコンタクトプラグ１７アルミニウムプラグ１８タングステンプラグ１９ビット線２０ドレインコンタクトプラグ２１ワード線２２ＴＭＲ素子（可変抵抗器）２３アモルファスシリコンダイオード

Claims

【特許請求の範囲】

【請求項１】半導体基板に形成した電界効果型トラン
ジスタと、強磁性体の磁化方向を選択することにより電
気抵抗値を選択することができる可変抵抗器と、を備え
た不揮発性記憶素子において、前記電界効果型トランジスタのゲート電極と前記可変抵
抗器の一方の端子を電気的に接続し、前記電界効果型ト
ランジスタのソース電極またはドレイン電極と前記可変
抵抗器のもう一方の端子とを電気的に接続し、前記電界効果型トランジスタのゲート電極を固定抵抗器
を介して基準電圧源に接続したことを特徴とする不揮発
性記憶素子。
【請求項２】請求項１記載の不揮発性記憶素子におい
て、前記可変抵抗器は、強磁性体の強化方向を選択する
ことにより電気抵抗値を選択することができる素子と整
流素子とを接続したものからなることを特徴とする不揮
発性記憶素子。
【請求項３】請求項１記載の不揮発性記憶素子におい
て、一対の書き込み配線が、前記可変抵抗器に直接接し
てなることを特徴とする不揮発性記憶素子。
【請求項４】請求項１又は請求項３に記載の不揮発性
記憶素子において、一対の書き込み配線のうち、少なく
とも一方が、前記電界効果型トランジスタと前記可変抵
抗器とを接続する配線と共通となることを特徴とする不
揮発性記憶素子。
【請求項５】請求項１、３、４のいずれか１項に記載
の不揮発性記憶素子において、一対の書き込み配線が、
前記可変抵抗器と接続する領域で交差するよう配置され
ることを特徴とする不揮発性記憶素子。
【請求項６】請求項１、３乃至５のいずれか１項に記
載の不揮発性記憶素子において、一対の書き込み配線の
うち、少なくとも一方が、銅を主体とする材料からなる
ことを特徴とする不揮発性記憶素子。
【請求項７】請求項１記載の不揮発性記憶素子におい
て、前記可変抵抗器は、強磁性材料からなる薄膜と絶縁
性材料からなる薄膜とを各々１層以上積層した構造をも
つことを特徴とする不揮発性記憶素子。
【請求項８】半導体基板に形成した電界効果型トラン
ジスタと、強磁性体の磁化方向を選択することにより電
気抵抗値を選択することができる可変抵抗器と、を備
え、前記電界効果型トランジスタのゲート電極と前記可
変抵抗器の一方の端子を電気的に接続し、前記電界効果
型トランジスタのソース電極またはドレイン電極と前記
可変抵抗器のもう一方の端子とを電気的に接続し、前記
電界効果型トランジスタのゲート電極を固定抵抗器を介
して基準電圧源に接続した不揮発性記憶素子の情報読み
出し方法であって、前記可変抵抗器の前記一方の端子に電圧を印加し前記可
変抵抗器と前記固定抵抗器とによって分割された電圧
が、前記電界効果型トランジスタのゲート電極に印加さ
れ、前記電界効果型トランジスタのソース電極またはド
レイン電極から出力される電流または電圧を観測するこ
とによって、情報読み出しを行なう不揮発性記憶素子の
情報読み出し方法。
【請求項９】請求項８記載の不揮発性記憶素子の情報
読み出し方法において、複数のセルを同時に読み出すこ
とを特徴とする不揮発性記憶素子の情報読み出し方法。
【請求項１０】半導体基板に形成した電界効果型トラ
ンジスタと、強磁性体の磁化方向を選択することにより
電気抵抗値を選択することができる可変抵抗器と、を備
え、前記電界効果型トランジスタのゲート電極と前記可
変抵抗器の一方の端子を電気的に接続し、前記電界効果
型トランジスタのソース電極またはドレイン電極と前記
可変抵抗器のもう一方の端子とを電気的に接続し、前記
電界効果型トランジスタのゲート電極を固定抵抗器を介
して基準電圧源に接続した不揮発性記憶素子の情報書き
込み方法であって、前記可変抵抗器と接続する領域で交差する一対の書き込
み配線に電流が流され、誘起される磁場によって、選択
的に前記可変抵抗器の磁性体の磁化方向を選択すること
により、情報書き込みを行なう不揮発性記憶素子の情報
書き込み方法。
【請求項１１】請求項１０記載の不揮発性記憶素子の
情報書き込み方法において、複数のセルを同時に書き込
むことを特徴とする不揮発性記憶素子の情報書き込み方
法。