JP2002329738A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法

Info

Publication number
JP2002329738A
JP2002329738A JP2001135839A JP2001135839A JP2002329738A JP 2002329738 A JP2002329738 A JP 2002329738A JP 2001135839 A JP2001135839 A JP 2001135839A JP 2001135839 A JP2001135839 A JP 2001135839A JP 2002329738 A JP2002329738 A JP 2002329738A
Authority
JP
Japan
Prior art keywords
electronic component
contact portion
electrical contact
alloy layer
bga chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001135839A
Other languages
English (en)
Other versions
JP4293500B2 (ja
Inventor
Tomoya Otsuki
智也 大槻
Yasue Yamazaki
靖恵 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DDK Ltd
Original Assignee
DDK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DDK Ltd filed Critical DDK Ltd
Priority to JP2001135839A priority Critical patent/JP4293500B2/ja
Priority to US10/132,557 priority patent/US6818987B2/en
Publication of JP2002329738A publication Critical patent/JP2002329738A/ja
Application granted granted Critical
Publication of JP4293500B2 publication Critical patent/JP4293500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Connecting Device With Holders (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 環境上の問題となるPbを含有せず、SnとAgを
含有する合金系の表面処理によって電子部品の電気接触
部を形成するとともに、この電気接触部の接触抵抗が小
さい、例えばBGAチップのような電子部品及びその製造
方法を提供することにある。 【解決手段】 この発明の電子部品（例えばBGAチップ
１）は、他の電子部品の接触部８と接触させることによ
って電気的に導通する電気接触部４を有し、該電気接触
部４はSnとAgを含有するPbフリーの合金層10を具え、か
つ、該合金層10の、少なくとも前記他の電子部品の接触
部８と接触する表層部分に、他の部分よりもSn含有率の
高いSnリッチ層11を形成してなることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えばBGA（Bal
l Grid Array）チップのような電子部品及びその製造方
法に関するものであり、より詳細には、環境上の問題と
なるPbを含有せず、SnとAgを含有する合金系の表面処理
によって電子部品の接触端子である電気接触部を形成す
るとともに、従来のSn−Pb系の表面処理によって形成し
た電子部品の電気接触部に比べて接触抵抗を低減する。
【０００２】
【従来の技術】従来の電子部品、例えば下面にはんだを
略半球状に形成した電気接触部を格子状に配置したBGA
チップを、ソケットコネクタに着脱自在に装着して、ソ
ケットコネクタの基板の導体上に設けた接触部とBGAチ
ップの電気接触部とを接触させ、これによって、電気的
に導通するように構成したものがある。
【０００３】従来のBGAチップは、剛性のあるセラミッ
クスと再配線層である軟質樹脂基板等からなり、この軟
質樹脂基板の片面側のランド上に、62mass %Sn−38mass
%Pbの組成比になる共晶はんだや、85mass%Sn−15mass%P
bの組成になるはんだを複数個載置した後、リフロー処
理することによって電気接触部を形成したものであり、
各電気接触部は、電気的に導通できるようにするため、
ソケットコネクタの基板の導体上に設けた複数個の接触
部のそれぞれと接触させるのが一般的である。
【０００４】しかしながら、Pbは人体に有毒な重金属で
あり、このPbを含む製品が不要になって屋外廃棄する必
要が生じた場合、酸性雨等の水溶液中にPbが溶出するこ
とになり、この溶出したPbが、地球環境の汚染や生物へ
の悪影響を及ぼす等の問題が深刻化する傾向にあること
から、Pbを含有するSn−Pb系の表面処理（例えば、Sn−
Pbはんだ）を施した電気接触部を使用することは、環境
上の問題から好ましくない。
【０００５】また、上記電子部品は、その用途から、ソ
ケットコネクタに対しBGAチップを繰返し着脱できるこ
とが必要とされるため、BGAチップをソケットコネクタ
に着脱して、BGAチップの電気接触部をソケットコネク
タの接触部と接触させた場合には、常に安定した接触抵
抗値が得られることが望ましい。しかしながら、Sn−Pb
系の表面処理を施した電気接触部を使用したBGAチップ
をソケットコネクタに繰返し着脱した場合、BGAチップ
をソケットコネクタに着脱するごとに接触抵抗値が大き
く変化して、安定した接触抵抗値を得ることができなか
った。
【０００６】そのため、接触抵抗値が安定して得られ、
かつ、Pbを含有するSn−Pb系のはんだに代替する新たな
成分系の表面処理を施した電気接触部を開発する必要が
あった。
【０００７】
【発明が解決しようとする課題】この発明の目的は、環
境上の問題となるPbを含有せず、SnとAgを含有する合金
系の表面処理によって電子部品の電気接触部を形成する
とともに、この電気接触部の接触抵抗を、従来のSn−Pb
系の表面処理によって形成した電子部品の電気接触部の
接触抵抗に比べて安定した接触抵抗が得られる、例えば
BGAチップのような電子部品及びその製造方法を提供す
ることにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、この発明の電子部品は、他の電子部品の接触部と接
触させることによって電気的に導通する電気接触部を有
し、該電気接触部はSnとAgを含有するPbフリーの合金層
を具え、かつ、該合金層の、少なくとも前記他の電子部
品の接触部と接触する表層部分に、他の部分よりもSn含
有率の高いSnリッチ層を形成することにある。
【０００９】また、前記接触部は、他の電子部品の基板
の導体上に形成され、前記電気接触部は、本電子部品の
基板の導体上に形成されること、本電子部品はBGAチッ
プであり、前記BGAチップの基板の片面の導体上に、Sn
とAgを含有する合金系のはんだを用いて略半球状に前記
電気接触部を形成してなること、前記BGAチップは、そ
の電気接触部の頂部が、前記他の電子部品の接触部と接
触すること、他の電子部品はソケットコネクタであり、
前記BGAチップを前記ソケットコネクタに着脱自在に装
着して、ソケットコネクタの接触部がBGAチップの電気
接触部と接触すること、及び／又は、前記合金層は、90
％以上のSnを含有するSn−Ag−Cu合金層であること、部
と接触することが好ましい。
【００１０】この発明の電子部品の製造方法は、他の電
子部品の基板の導体上に設けられた接触部と接触させる
ことによって電気的に導通する電気接触部を有する電子
部品を製造する方法において、本電子部品の基板の導体
上に、SnとAgを含有する合金層を形成し、リフロー処理
した後に比較的遅い冷却速度で冷却することによって前
記電気接触部を形成することにある。
【００１１】特に、前記電気接触部は、前記合金層の、
少なくとも前記他の電子部品の接触部と接触する表層部
分に、他の部分よりもSn含有率の高いSnリッチ層を有す
ること、及び／又は、リフロー処理後の冷却は、50℃／
min以下の冷却速度で行うことが好ましい。
【００１２】さらに、本電子部品はBGAチップであり、
前記BGAチップの基板の片面の導体上に、SnとAgを含有
する合金系のはんだを用いて略半球状に前記電気接触部
を形成すること、前記合金層は、90％以上のSnを含有す
るSn−Ag−Cu合金層であること、及び／又は、他の電子
部品はソケットコネクタであり、前記BGAチップを前記
ソケットコネクタに着脱自在に装着して、ソケットコネ
クタの接触部がBGAチップの電気接触部の頂部と接触す
ることがより好適である。
【００１３】
【発明の実施の形態】以下、この発明の実施の形態の一
例について説明する。図１は、この発明に従う電子部品
の代表例であるBGAチップ１の主要部断面であって、BGA
チップ１をソケットコネクタ13に装着（嵌合）したとき
の状態で示してある。
【００１４】図１に示すBGAチップ１は、従来同様に剛
性のあるセラミックスと再配線層である軟質樹脂基板２
の導体３上に電気接触部４を形成したものであり、この
電気接触部４は、ソケットコネクタ13の接触部８と接触
する部分であり、電気接触させた場合の接触抵抗は小さ
いことが望ましく、半田ボールやめっきなどの各種の方
法によって、突起状や平面状等の所望形状に形成するこ
とができる。一般的に、電子部品の基板２には、電気接
触部４側と接続されたプリント配線などの必要な配線が
施されている。尚、図１では、電気接触部４を略半球状
の導体の突起であるバンプとして形成した場合が示して
ある。
【００１５】また、図1に示すソケットコネクタ13は、
軟質樹脂材料などからなる基板５と、基板５の片面側に
設けられた円盤状の金属層からなる導体６と、基板５の
導体形成側に施した絶縁材料などからなる保護被覆層７
と、導体６上に施された接触部８とを具えており、導体
６の周囲の基板５には、図1のようにスリット状の切り
込み部９を設けて、導体６部分に可撓性を持たせる構造
にし、この構造によってBGAチップ１の電気接触部４の
高さのバラツキを吸収できるようにしている。
【００１６】そして、この発明の電子部品の構成上の主
な特徴は、該電気接触部４がSnとAgを含有するPbフリー
の合金層10を具え、かつ、該合金層10の、少なくとも前
記接触部８と接触する表層部分に、他の部分よりもSn含
有率の高いSnリッチ層11を形成することにあり、この構
成を採用することによって、他の電子部品の基板、例え
ばソケットコネクタ13の基板５にパターン状に形成した
導体６上に設けた接触部８に電気接触部４を接触させた
際に安定した接触を得ることができ、かつ、接触抵抗を
低くすることができる。また、電子部品であるBGAチッ
プ１をソケットコネクタ13に繰返し装着した場合にも、
低接触抵抗が安定して得られる。
【００１７】尚、接触抵抗が小さくなる理由としては定
かではないが、電気接触部の表層にSn結晶が析出した場
合に接触抵抗が小さくなることが種々の実験の結果から
わかっている。
【００１８】また、Sn含有合金層10は、Sn−Ag−Cu合金
層であることが好ましく、その場合、Sn−Ag−Cu合金層
の組成比は、Agが3.0 〜3.5 質量％の範囲、Cuが0.50
〜0.75質量％の範囲であり、残部がSnであることがより
好適である。
【００１９】次に、この発明に従う電子部品の製造方法
について説明する。まず、電子部品、例えばBGAチップ
１の片面側の導体３上にSnとAgを含有する合金層10、例
えば、Sn−Ag−Cu合金層を形成する。合金層10の形成方
法は、略半球状のバンプとして形成する場合には、Snと
Agを含有する合金系のはんだを用いることが好ましい
が、めっき等の他の形成方法を用いることもできる。
【００２０】前記導体３上に合金層10を形成した後、リ
フロー処理する。
【００２１】そして、リフロー処理した後に冷却するこ
とによって、合金層10の、少なくとも接触部８と接触す
る表層部分に、他の部分よりもSn含有率の高いSnリッチ
層11を形成する。尚、ここでいう「Snリッチ層」とは、
合金層中のSn含有率の平均値よりも高いSn含有率を有す
る層であって、特にAg含有率が他の合金層部分よりも低
い層を意味する。また、リフロー後の冷却条件は、例え
ば、Sn−Ag−Cu合金層の場合、液体から固体になる際に
構成元素の偏析が起こることを利用する点を考慮して、
冷却速度を50℃／min以下とすることが好ましい。
【００２２】尚、略半球状に形成した電気接触部４を冷
却する場合、電気接触部４の表層は、他の基板５からの
距離が、頂部12で最も長くなり冷却速度が最も遅くなる
と考えられるが、上記好適な冷却速度の範囲で冷却すれ
ば、電気接触部４の少なくとも頂部12の表層に粒状のSn
結晶を析出させることができ、これに伴って、接触抵抗
を小さくすることができる。
【００２３】また、上記冷却条件は、主に電気接触部４
の頂部12を接触部８と接触させる場合を想定して好適範
囲を示したが、例えば、電気接触部４の頂部12以外の部
分を接触部８と接触させる場合には、接触部８と接触さ
せる部分にSn結晶が析出する程度の冷却速度に設定すれ
ばよい。
【００２４】図2(a)及び(b)は、一例として、上記製造
条件に従い、BGAチップ１の電気接触部４を、96.5mass%
Sn−3.0mass%Ag−0.5mass%Cuはんだで略半球状に形成
し、リフロー処理した後、大気中で放置して徐冷するこ
とによって形成したときの電気接触部４の外観をそれぞ
れ上面及び側面から示したものであり、図３は、この電
気接触部４の表層部分から（図2(a)の場合では、電気接
触部の頂部から下方に向かう）断面方向にEPMAによる元
素分析（マッピング分析）を行ったときの結果である。
【００２５】また、比較のため、図4(a)及び(b)は、BGA
チップの電気接触部を、62mass%Sn−38mass%Pbはんだで
バンプを形成し、リフロー処理した後、大気中で放置し
て徐冷することによって形成したときの従来の電気接触
部の外観をそれぞれ上面及び側面から示したものであ
り、図５は、この電気接触部の表層部分から（図4(a)の
場合では、電気接触部の頂部から下方に向かう）を断面
方向にEPMAによる元素分析を行ったときの結果である。
【００２６】この発明に従う電子部品は、図2から、電
気接触部の表層部分、より厳密には電気接触部の頂部に
位置する表層部分がざらついた表面を有しており、図3
の分析結果によって、この表面がSnリッチ層であること
がわかる。一方、従来の電子部品は、図４から、電気接
触部の表層全体が光沢のある平滑な表面をしており、図
５の分析結果によって、この表面と他の電気接触部の部
分とでSnとPbの存在割合に差は認められなかった。
【００２７】次に、図2に示す発明品と図4に示す従来品
について、接触抵抗を測定した。図６は、発明品の接触
抵抗を測定したときの結果であり、図７は、従来品の接
触抵抗を測定したときの結果である。
【００２８】図6及び図７に示す結果から、発明品は、
電気接触部を接触部と繰返し接触させても接触抵抗値に
大きなバラツキはなく、しかも、低接触抵抗値（0.45〜
0.60Ω）であるのに対し、従来品は、接触抵抗値のばら
つきが大きく、かつ、発明品に比べて、1オーダー以上
の大きな接触抵抗値であるのがわかる。
【００２９】なお、上述したところは、この発明の実施
形態の一例を示したにすぎず、請求の範囲において種々
の変更を加えることができる。
【００３０】
【発明の効果】この発明によれば、電子部品の電気接触
部を、環境上の問題となるPbを含有せず、SnとAgを含有
する合金系の表面処理によって形成するので、Pb流出に
よる環境上の問題が生じることがない。また、この発明
に従う電子部品の電気接触部は、Sn−Pb系の表面処理に
よって形成した従来の電子部品の電気接触部に比べて接
触抵抗を大幅に低減することができる。加えて、この発
明に従う電子部品は、電気接触部を接触部に繰返し接触
させた場合にも、接触抵抗のバラツキは小さく、常に低
接触抵抗で電気的な導通が可能である。
【図面の簡単な説明】
【図１】 この発明に従う電子部品の代表例であるBGA
チップ１の主要部断面図であり、BGAチップをソケット
コネクタに装着（嵌合）したときの状態で示してある。
【図２】 この発明のBGAチップの電気接触部の外観を
撮影したときの図面代用写真であり、（ａ）が正面図、
（ｂ）が側面図である。
【図３】 図2の電気接触部を断面方向にEPMAによる元
素分析を行ったときの結果である
【図４】 従来のBGAチップの電気接触部の外観を撮影
したときの図面代用写真であり、（ａ）が正面図、
（ｂ）が側面図である。
【図５】 図４の電気接触部を断面方向にEPMAによる元
素分析を行ったときの結果である。
【図６】 図2のBGAチップ（発明品）を用いて接触抵抗
を測定したときの実験結果である。
【図７】 図４のBGAチップ（従来品）を用いて接触抵
抗を測定したときの実験結果である。
【符号の説明】
１ BGAチップ ２ 本電子部品の基板 ３ 導体 ４ 電気接触部 ５ 他の電子部品の基板 ６ 導体 ７ 保護被覆層 ８ 接触部 ９ 切り込み部 10 合金層 11 Snリッチ層 12 電気接触部の頂部 13 ソケットコネクタ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 他の電子部品の接触部と接触させること
    によって電気的に導通する電気接触部を有し、該電気接
    触部はSnとAgを含有するPbフリーの合金層を具え、か
    つ、該合金層の、少なくとも前記他の電子部品の接触部
    と接触する表層部分に、他の部分よりもSn含有率の高い
    Snリッチ層を形成してなることを特徴とする電子部品。
  2. 【請求項２】 前記接触部は、他の電子部品の基板の導
    体上に形成され、前記電気接触部は、本電子部品の基板
    の導体上に形成される請求項１記載の電子部品。
  3. 【請求項３】 本電子部品はBGAチップであり、前記BGA
    チップの基板の片面の導体上に、SnとAgを含有する合金
    系のはんだを用いて略半球状に前記電気接触部を形成し
    てなる請求項２記載の電子部品。
  4. 【請求項４】 前記BGAチップは、その電気接触部の頂
    部が、前記他の電子部品の接触部と接触する請求項３記
    載の電子部品。
  5. 【請求項５】 他の電子部品はソケットコネクタであ
    り、前記BGAチップを前記ソケットコネクタに着脱自在
    に装着して、ソケットコネクタの接触部がBGAチップの
    電気接触部と接触する請求項３又は４記載の電子部品。
  6. 【請求項６】 前記合金層は、90％以上のSnを含有する
    Sn−Ag−Cu合金層である請求項１〜５のいずれか１項記
    載の電子部品。
  7. 【請求項７】 他の電子部品の基板の導体上に設けられ
    た接触部と接触させることによって電気的に導通する電
    気接触部を有する電子部品を製造する方法において、 本電子部品の基板の導体上に、SnとAgを含有する合金層
    を形成し、リフロー処理した後に比較的遅い冷却速度で
    冷却することによって前記電気接触部を形成することを
    特徴とする電子部品の製造方法。
  8. 【請求項８】 前記電気接触部は、前記合金層の、少な
    くとも前記他の電子部品の接触部と接触する表層部分
    に、他の部分よりもSn含有率の高いSnリッチ層を有する
    請求項７記載の電子部品の製造方法。
  9. 【請求項９】 リフロー処理後の冷却は、50℃／min以
    下の冷却速度で行う請求項７または８記載の電子部品の
    製造方法。
  10. 【請求項１０】 本電子部品はBGAチップであり、前記B
    GAチップの基板の片面の導体上に、SnとAgを含有する合
    金系のはんだを用いて略半球状に前記電気接触部を形成
    する請求項７、８又は９記載の電子部品の製造方法。
  11. 【請求項１１】 前記合金層は、90％以上のSnを含有す
    るSn−Ag−Cu合金層である請求項７〜１０のいずれか１
    項記載の電子部品の製造方法。
  12. 【請求項１２】 他の電子部品はソケットコネクタであ
    り、前記BGAチップを前記ソケットコネクタに着脱自在
    に装着して、ソケットコネクタの接触部がBGAチップの
    電気接触部の頂部と接触する請求項１０又は１１記載の
    電子部品の製造方法。
JP2001135839A 2001-05-07 2001-05-07 電子部品の製造方法 Expired - Fee Related JP4293500B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001135839A JP4293500B2 (ja) 2001-05-07 2001-05-07 電子部品の製造方法
US10/132,557 US6818987B2 (en) 2001-05-07 2002-04-25 Electronic component and process for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001135839A JP4293500B2 (ja) 2001-05-07 2001-05-07 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2002329738A true JP2002329738A (ja) 2002-11-15
JP4293500B2 JP4293500B2 (ja) 2009-07-08

Family

ID=18983232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001135839A Expired - Fee Related JP4293500B2 (ja) 2001-05-07 2001-05-07 電子部品の製造方法

Country Status (2)

Country Link
US (1) US6818987B2 (ja)
JP (1) JP4293500B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101469A (ja) * 2003-09-26 2005-04-14 Kyocera Corp 半導体素子及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005288458A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 接合体、半導体装置、接合方法、及び半導体装置の製造方法
JP5530955B2 (ja) * 2011-02-21 2014-06-25 日本特殊陶業株式会社 多層配線基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839047A (ja) * 1981-09-02 1983-03-07 Hitachi Ltd 半導体装置およびその製法
US5368814A (en) * 1993-06-16 1994-11-29 International Business Machines, Inc. Lead free, tin-bismuth solder alloys
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
US6184475B1 (en) * 1994-09-29 2001-02-06 Fujitsu Limited Lead-free solder composition with Bi, In and Sn
GB9701819D0 (en) * 1997-01-29 1997-03-19 Alpha Fry Ltd Lead-free tin alloy
US6286206B1 (en) * 1997-02-25 2001-09-11 Chou H. Li Heat-resistant electronic systems and circuit boards
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
US5938862A (en) * 1998-04-03 1999-08-17 Delco Electronics Corporation Fatigue-resistant lead-free alloy
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
JP2000307228A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール
US20010018800A1 (en) * 1999-09-17 2001-09-06 George Tzanavaras Method for forming interconnects
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US6468413B1 (en) * 2000-10-26 2002-10-22 International Business Machines Corporation Electrochemical etch for high tin solder bumps
US6493238B1 (en) * 2001-04-30 2002-12-10 General Dynamics Information Systems, Inc. Method and apparatus to compliantly interconnect area grid arrays and printed wiring boards

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101469A (ja) * 2003-09-26 2005-04-14 Kyocera Corp 半導体素子及びその製造方法
JP4726409B2 (ja) * 2003-09-26 2011-07-20 京セラ株式会社 半導体素子及びその製造方法

Also Published As

Publication number Publication date
US6818987B2 (en) 2004-11-16
US20020163084A1 (en) 2002-11-07
JP4293500B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
EP1353343A3 (en) Electronic device with external terminals and method of production of the same
KR20070077613A (ko) 저온에서의 접합 방법, 이를 이용한 반도체 패키지 실장방법, 및 이에 의한 기판 접합 구조체
WO2001080303A3 (en) Method and apparatus for manufacturing an interconnect structure
JP2002254195A (ja) はんだ付け用組成物及びはんだ付け方法
TW200803674A (en) Method for fabricating circuit board with electrically connected structure
WO2007001598A2 (en) Lead-free semiconductor package
JP2002261104A (ja) 半導体装置および電子機器
JP3143441B2 (ja) 表面実装回路デバイス用のハンダバンプ入力／出力パッド
JP4293500B2 (ja) 電子部品の製造方法
US6965167B2 (en) Laminated chip electronic device and method of manufacturing the same
EP0126164A4 (en) METHOD FOR CONNECTING DOUBLE - SIDED CIRCUITS.
JPH1041621A (ja) 錫−ビスマスはんだの接合方法
JPS6130439B2 (ja)
US20080160815A1 (en) Electrical connector
JP3339384B2 (ja) 半田材料並びにプリント配線板及びその製造方法
JP2008538660A (ja) チップスケールパッケージ
US20030219623A1 (en) Solder joints with low consumption rate of nickel layer
US7029292B2 (en) Electrical connector and contact
EP1039527A3 (en) Semiconductor device mounting structure
US9793232B1 (en) All intermetallic compound with stand off feature and method to make
JP2003200288A5 (ja)
JP2000101014A (ja) 半導体装置
JP3436102B2 (ja) 半田材料並びにプリント配線板及びその製造方法
JP2005288529A5 (ja)
JP2005305472A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061017

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees