JP2002328665A - 表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法 - Google Patents
表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法Info
- Publication number
- JP2002328665A JP2002328665A JP2002025698A JP2002025698A JP2002328665A JP 2002328665 A JP2002328665 A JP 2002328665A JP 2002025698 A JP2002025698 A JP 2002025698A JP 2002025698 A JP2002025698 A JP 2002025698A JP 2002328665 A JP2002328665 A JP 2002328665A
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- data
- display
- frame
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Processing Of Color Television Signals (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
を行う際に、表示可能な色調の種類を拡大し、表示され
る色の選択の自由度を増すことのできる表示駆動回路、
半導体集積回路、表示パネル及び表示駆動方法を提供す
る。 【解決手段】 画像表示用のデータを順次記憶するRA
M3と、複数の階調パターン選択回路4、5であって、
各々が、RAMに記憶されているデータに基いて複数の
階調パターンの中から1つの階調パターンを選択する、
複数の階調パターン選択回路と、複数のフレーム選択回
路6、7であって、一連の画像フレームについて、複数
の階調パターン選択回路において選択された階調パター
ンを順次出力させる複数のフレーム選択回路とを具備す
る。
Description
導体集積回路、表示パネル及び表示駆動方法に関する。
導体集積回路。広義には、表示駆動回路。)において
は、MPUから出力される赤色(R)3ビット、緑色
(G)3ビット、青色(B)2ビットの計8ビットの画
像データに基いて、カラーLCDを駆動していた。この
様子を図17に示す。
画素分の画像データD7〜D0の内、D7〜D5の3ビ
ットが赤色の8階調を表しており、D4〜D2の3ビッ
トが緑色の8階調を表しており、D1〜D0の2ビット
が青色の4階調を表している。このような画像データ
を、ドライバICに内蔵されているROMに順次入力し
てFRC(フレームレートコントロール)変調を行うこ
とにより、8×8×4=256色のカラー表示を行って
いた。
は、表示可能な色調は、MPUからドライバICに入力
される画像データのビット数で決まってしまう。現在の
一般的なカラーLCD用ドライバICにおいては、入力
される画像データのビット数は8ビットであるから、表
示可能な色調も256色に限定されていた。
色の微妙な変化を表現することができない。一方、近年
においては、カラー表示における色調の多様化が求めら
れている。
報には、カラー画像情報を複数の色分解像に分解して複
数の色信号に変換する手段と、これら複数の色信号から
歪補正されたデジタル色信号を得る手段と、このデジタ
ル色信号をさらに複数ビットで構成された複数の色信号
に分離する色分離手段とを有し、この色分離手段とし
て、出力すべき色信号が相違する複数個の色分離手段が
用意され、これらの色分離手段が交換可能に構成されて
いるカラー画像処理装置が掲載されている。例えば、
黒、赤、緑、青の4色を用いて色表示を行う機種におい
て、3つの色信号に分離してカラー画像を記録できるよ
うにしておけば、3色を用いて色表示を行う機種への展
開が容易となる。しかしながら、このカラー画像処理装
置は、表示可能な色調の数を増加させることを目的とし
たものではない。
は、複数の記録ドット位置に対応する単位階調処理領域
の各々のドット位置に対応付けた互いに異なる複数のし
きい値を有するしきい値テーブルを利用して入力色信号
を記録色信号に変換する階調処理手段を備え、記録色信
号に従って各々のドット位置に記録処理を行うカラー記
録装置が掲載されている。このカラー記録装置は、互い
にしきい値の配列パターンが異なる複数種類のしきい値
テーブルと、その中から実際に使用するしきい値テーブ
ルを選択する手段と、互いに内容の異なる複数種類の信
号補正処理機能と、しきい値テーブルの種類に対応する
信号補正処理の内容を記憶する記憶手段とを有し、選択
されたしきい値テーブルに対応する信号補正処理内容に
基づいて信号補正処理を行う信号補正手段を備えてい
る。これは、各色の重なり具合いやその他の要因によっ
て記録信号のレベルと実際の記録内容との間に差が生じ
るため、処理内容を固定した補正処理では十分な補正を
行うことが困難だからである。このカラー記録装置は、
オペレータがしきい値テーブルを切り換えても、再現さ
れる色が変化しないようにするものであり、表示可能な
色調の数を増加させることを目的としたものではない。
−243735号公報には、色信号を色変換テーブルに
よって印刷用データに変換し、この印刷用データに基づ
いてカラー印刷を行うカラープリンタにおいて、複数の
書換え可能なテーブルを設け、これらのテーブルの記憶
内容を任意に設定すると共に、これらのテーブルの内の
1つを選択して使用するようにしたカラープリンタが掲
載されている。しかしながら、このカラープリンタによ
れば、利用者が複数のテーブルの内の1つを選択して印
刷の色調を設定する必要が有り、利用者がテーブルを変
更しない限り、表示可能な色調の数を増加させることは
できない。
な技術的課題に鑑みてなされたものであり、その目的と
するところは、LCD等を駆動して複数の階調でカラー
表示を行う際に、表示可能な色調の種類を拡大し、表示
される色の選択の自由度を増すことのできる表示駆動回
路、半導体集積回路、これを用いた表示パネル及び表示
駆動方法を提供することにある。
に本発明は、連続的に入力される画像表示用のデータを
順次記憶するRAMと、各々が、前記RAMに記憶され
ているデータに基づいて複数の階調パターンの中から1
つの階調パターンを選択する複数の階調パターン選択回
路と、前記複数の階調パターン選択回路に対応して設け
られ、一連の画像フレームについて、前記複数の階調パ
ターン選択回路において選択された階調パターンを順次
出力させる複数のフレーム選択回路とを含む表示駆動回
路に関係する。
階調をN(Nは2以上の整数)ビットで表すデータを入
力し、設定されたコマンドに基いて、各色の階調をM
(Mは整数で、M>N)ビットで表すデータに変換して
前記RAMに供給する画像データ変換回路をさらに含む
ことができる。
数の階調パターン選択回路の各々が、前記RAMに記憶
されているデータに基いて階調パターン選択信号を出力
する選択ROMと、前記階調パターン選択信号に従って
複数の階調パターンの中から1つの階調パターンを選択
すると共に、対応するフレーム選択回路から出力される
制御信号に従って前記階調パターンを用いてFRC(フ
レームレートコントロール)変調を行うFRCROMと
を含むことができる。
数のフレーム選択回路の各々が、複数の部分に分割され
てそれぞれの階調パターン選択回路の両側に配置(レイ
アウト)されていてもよい。
フレーム選択回路の各々の回路及び配線を含む回路パタ
ーンが、階調パターン選択回路の両側に配置されていて
もよい。
のフレーム選択回路に記憶されている階調パターンを画
像データに応じて切り換えて出力することにより、表示
可能な色調の種類を拡大し、表示される色の選択の自由
度を増すことができる。
示用のデータを順次記憶するRAMと、互いに異なるフ
レーム周期の複数の階調パターンを記憶し、前記RAM
に記憶されたデータを用いて複数の階調パターンの中か
ら1つの階調パターンを選択する複数のFRCROM
と、前記複数のFRCROMにより選択された階調パタ
ーンそれぞれを、フレームごとに順次出力させる複数の
フレーム選択回路とを含み、表示部を駆動するための駆
動信号が、前記複数のFRCROMから出力された階調
パターンに基づいて出力される表示駆動回路に関係す
る。
(kは2以上の整数)のFRCROMからなるものとす
ると、第1のFRCROMは、第1のフレーム周期の複
数の階調パターンを記憶する。また、第2のFRCRO
Mは、第1、第3〜第kのフレーム周期と異なる第2の
フレーム周期の複数の階調パターンを記憶する。同様に
して、第kのFRCROMは、第1〜第(k−1)のフ
レーム周期と異なる第kのフレーム周期の複数の階調パ
ターンを記憶する。
の複数の階調パターンの中から、1つの階調パターンを
選択して表示部を駆動するようにしたので、少ないビッ
ト数の画像データであってもより木目細かい階調表示を
行うことができる。
階調をN(Nは2以上の整数)ビットで表すデータを入
力し、任意に設定可能な各色M(Mは整数で、M>N)
ビットで表すデータに変換して前記RAMに供給する画
像データ変換回路を含み、前記複数のフレーム選択回路
の各々は、前記Mビットの階調に基づいて選択された階
調パターンを、フレームごとに順次出力させることがで
きる。
少ない場合であっても、表示可能な色調の種類を拡大
し、更に階調特性に応じた階調表現を実現することがで
きる。
いずれか記載の表示駆動回路と、選択された階調パター
ンに基いて生成された駆動信号を出力する端子とを含む
ことができる。
ータであってもより木目細かい階調表示を行うことがで
きるICを提供することができる。
差する複数のコモン電極と複数のセグメント電極とによ
り特定される画素と、前記セグメント電極を駆動する上
記いずれか記載の表示駆動回路とを含むことができる。
ータであってもより木目細かい階調表示を行うことがで
きる表示パネルを提供することができる。この場合、コ
モン電極を駆動する走査ドライバを、表示パネルの外部
に設けてもよいし、該表示パネルが形成される基板上に
設けてもよい。
とも2種類のフレーム周期の複数の階調パターンの中か
ら、画像表示用のデータに基いて1つの階調パターンを
選択してフレームごとに出力し、該階調パターンに基い
て、表示部を駆動するための駆動信号を出力する表示駆
動方法に関係する。
の複数の階調パターンの中から、1つの階調パターンを
選択して表示部を駆動するようにしたので、少ないビッ
ト数の画像データであってもより木目細かい階調表示を
行うことができる。
は2以上の整数)ビットの階調に対応して、任意に設定
可能なM(Mは整数で、M>N)ビットの階調に変換
し、少なくとも2種類のフレーム周期の複数の階調パタ
ーンの中から、前記Mビットの階調に基づいて1つの階
調パターンを選択してフレームごとに出力することがで
きる。
少ない場合であっても、表示可能な色調の種類を拡大
し、更に階調特性に応じた階調表現を実現することがで
きる。
について図面を用いて詳細に説明する。なお、以下に説
明する実施の形態は、特許請求の範囲に記載された本発
明の内容を不当に限定するものではない。また以下で説
明される構成の全てが本発明の必須構成要件であるとは
限らない。
集積回路の構成を示す。ここでは、本実施形態に係る表
示駆動回路を、半導体集積回路としてのカラーLCD用
ドライバICに適用した場合について説明する。
集積回路)20には、MPU10から、各画素の画像情
報を表す8ビットの画像データD7〜D0が順次入力さ
れる。また、ドライバIC20には、書込み制御信号や
読出し制御信号を含む各種の制御信号が入力される。ド
ライバIC20は、これらの画像データや制御信号に基
づいて、R駆動信号とG駆動信号とB駆動信号の複数の
組を生成し、LCDパネル(広義には、表示パネル)3
0の複数のセグメント電極にそれぞれ出力する。
LCDパネル30は、セグメント方向において複数の領
域11、12、・・・を有し、コモン方向においても複
数の領域、21、22、・・・を有している。ここで、
セグメント方向の1つの領域とコモン方向の1つの領域
を特定することにより、1つの画素が特定される。一例
としては、LCDパネル30が、セグメント方向におい
て160個の領域を有し、コモン方向において120個
の領域を有する。この場合には、LCDパネル30は、
160×120の画素を有することになる。
Bの各色を表示するための3つの領域(ドット)11
R、11G、11Bに細分されており、これらの領域に
電圧を印加するための3系統の素子には、それぞれ端子
31R、31G、31Bが接続されている。
は、MPU10と接続を行うためのMPUインターフェ
ース1と、LCDパネル30と接続を行うためのLCD
インターフェース8とを含んでいる。LCDインターフ
ェース8から出力された駆動信号は、端子を介してLC
Dパネル30のセグメント電極に出力される。これによ
り、LCDパネル30の各セグメント電極におけるRG
Bの各領域が駆動される。
フレーム周期の複数の階調パターンを記憶する。そし
て、これら複数の階調パターンの中からMPUインター
フェース1を介して入力された画像データに基いて選択
された1つの階調パターンを、フレームごとに順次出力
させる。これにより、ドライバIC20は、FRC(フ
レームレートコントロール)変調による階調表示を行う
ことができる。
ーフェース1から出力される画像データは画像データ変
換回路2に供給され、MPUインターフェース1から出
力される制御信号は表示制御回路9に供給される。画像
データ変換回路2は、MPU10から供給されるコマン
ドに従って、入力された画像データを、それよりもビッ
ト数の多いデータに変換する。例えば、画像データ変換
回路2は、入力される赤色(R)3ビット、緑色(G)
3ビット、青色(B)2ビットの計8ビットの画像デー
タを、各色について4又は5ビットの赤色階調データ、
緑色階調データ、青色階調データに変換する。
データに変換する場合には、(24)3=4096種類の
色調の設定が可能であり、その中から画像データに従っ
て256種類又は4096種類の色調を表示することが
できる。さらに、画像データを各色について5ビットの
データに変換する場合には、(25)3=約3万2千種類
の色調の設定が可能であり、その中から画像データに従
って256種類又は4096種類又は約3万2千種類の
色調を表示することができる。なお、画像データ変換回
路2には、8ビット以外のビット数を有する画像データ
を入力するようにしてもかまわないし、画像データ変換
回路2を用いずに、各色について4ビット又は5ビット
以上を含む画像データを、直接ドライバIC20に入力
するようにしても良い。
画像データを取り込んで、各色5ビットの階調データに
変換する場合について説明する。
説明する。MPUインターフェース1は、MPU10に
より8ビット単位で書き込まれた各色4ビットの画像デ
ータを、24ビット(2画素)単位でRAM3に書き込
むことができる。
の一例を示す。
LAT−A〜LAT−Cと、ラッチ回路LAT−A´〜
LAT−C´とを含む。ラッチ回路LAT−A〜LAT
−Cは、MPU10から入力された8ビットの画像デー
タD7〜D0をラッチする。ラッチ回路LAT−A´〜
LAT−C´は、ラッチ回路LAT−A〜LAT−Cで
ラッチされたデータをさらにラッチする。
WR1に基いて、8ビットの画像データD7〜D0をラ
ッチする。ラッチ回路LAT−Bは、書込み制御信号W
R2に基いて、8ビットの画像データD7〜D0をラッ
チする。ラッチ回路LAT−Cは、書込み制御信号WR
3に基いて、8ビットの画像データD7〜D0をラッチ
する。ラッチ回路LAT−A〜LAT−Cでラッチされ
たデータは、内部バスIBUS1〜3に出力される。
は、書込み制御信号WR3を遅延させた書込み遅延制御
信号に基いて、内部バスIBUS1〜3のデータをラッ
チし、それぞれ出力バスOUTBUS1〜3に出力す
る。
像データについて、8ビット単位で書き込みが行われる
と、2回の書き込み動作で1画素分の階調データが書き
込まれることになる。したがって、後続する2画素目の
階調データの書き込みを行う場合には、さらに2回の書
き込みが必要となってしまう。
ようにラッチ回路LAT−A〜LAT−Cを設け、図4
(A)に示すように3回の書込み動作で2画素分の階調
データをラッチする。そして、3回目の書込み動作に同
期して2画素分の階調データをラッチ回路LAT−A´
〜LAT−C´でラッチし、後段の画像データ変換回路
2に供給する。
U10からの書込み制御信号MPUWRがアクティブに
なるごとに、書込み制御信号WR1〜WR3を順にアク
ティブにして、画像データD7〜D0を各ラッチ回路に
取り込む。ラッチ回路LAT−A´〜LAT−C´は、
セットアップ時間及びホールド時間を確保するために書
込み制御信号WR3遅延させた書込み遅延制御信号によ
り、(書込み制御信号WR3に同期させて)内部バスI
BUS1〜3のデータをラッチする。そして、出力バス
OUTBUS1〜3にデータが出力されている期間に、
画像データ変換回路2でビット数を変換し、RAM3へ
書き込むようにしている。
の書込み動作の回数を低減させることができ、連続して
入力される画像データを効率的に取り込むことができ
る。
り効率的に取り込まれた各色4ビットの画像データは、
画像データ変換回路2に入力される。画像データ変換回
路2は、各色4(N=4)ビットの画像データを、任意
に設定可能な例えば5(M=5)ビットの階調データに
変換する。
成される変換テーブルの一例を示す。
色5ビットの階調データを変換する場合について説明す
るが、変換後の階調データのビット数に限定されるもの
ではない。
回路を含む。これらラッチ回路に対しては、例えばMP
U10からのコマンドPx(x=1〜48)により、4
ビットの画像データに対して変換すべき5ビットの階調
データを設定することができるようになっている。例え
ば、4ビットの画像データR(0,0,0,0)につい
て、変換すべき5ビットの階調データを設定する場合、
MPU10からコマンドP1を発行する。コマンドP1
を受けた画像データ変換回路2は、データD4〜D0上
の変換後の5ビットの階調データP14〜P10を記憶
する。その後、4ビットの画像データとしてR(0,
0,0,0)が入力されたとき、画像データ変換回路2
は、5ビットの階調データP14〜P10を出力するこ
とになる。
例を示す。
する部分についてのみ示す。
チ回路LAT1〜LAT48と、セレクタ回路SEL0
〜SEL4とを含む。
テーブル設定用データD4〜D0が入力される。ラッチ
回路LAT1は、MPU10からコマンドP1が入力さ
れたときにアクティブになるイネーブル信号EN−P1
に基いて、変換テーブル設定用データD4〜D0をラッ
チする。ラッチ回路LAT2は、MPU10からコマン
ドP2が入力されたときにアクティブになるイネーブル
信号EN−P2に基いて、変換テーブル設定用データD
4〜D0をラッチする。ラッチ回路LAT3〜48につ
いても、同様にMPU10からコマンドP3〜P48が
入力されたときにアクティブになるイネーブル信号EN
−P3〜EN−P48に基いて、変換テーブル設定用デ
ータD4〜D0をラッチする。
チした5ビットの変換テーブルデータR41〜R01、R
42〜R02、・・・、R448〜R048を出力する。
T1〜LAT48それぞれから出力された変換テーブル
データR01〜R048の中から、MPUインターフェー
ス1から出力された変換前の4ビットの画像データD3
〜D0に基いて、選択ビットRO0を選択出力する。
T1〜LAT48それぞれから出力された変換テーブル
データR11〜R148の中から、MPUインターフェー
ス1から出力された変換前の4ビットの画像データD3
〜D0に基いて、選択ビットRO1を選択出力する。
T1〜LAT48それぞれから出力された変換テーブル
データR21〜R248の中から、MPUインターフェー
ス1から出力された変換前の4ビットの画像データD3
〜D0に基いて、選択ビットRO2を選択出力する。
T1〜LAT48それぞれから出力された変換テーブル
データR31〜R348の中から、MPUインターフェー
ス1から出力された変換前の4ビットの画像データD3
〜D0に基いて、選択ビットRO3を選択出力する。
T1〜LAT48それぞれから出力された変換テーブル
データR41〜R448の中から、MPUインターフェー
ス1から出力された変換前の4ビットの画像データD3
〜D0に基いて、選択ビットRO4を選択出力する。
は、4ビットの画像データD3〜D0が(0,0,0,
0)のとき、コマンドP1に基いてラッチ回路LAT1
に設定されて出力されたR41〜R01を、それぞれ選択
ビットRO0〜RO4として選択出力する。
回路2は、変換前の4ビットの画像データD4〜D0か
ら、選択ビットRO4〜RO0を5ビットの階調データ
として出力することができる。
的に出力される階調データは、RAM3に順次記憶され
る。RAM3には、階調パターン選択ROM4A〜4D
が接続されている。階調パターン選択ROM4A〜4D
の各々は、RAM3から供給される各色の階調データ
(以下においては5ビットとする)に基いて、FRCR
OM5A〜5Dに記憶されている複数の階調パターンの
中から1つの階調パターンを選択するための階調パター
ン選択信号を出力する。
調表現を行うために、所与のフレーム周期でオン又はオ
フを指定するパターンをいう。FRCROM5A〜5D
は、互いに異なるフレーム周期の各階調に応じた複数の
階調パターンを記憶する。
Dに記憶されている階調パターンの例を示す。FRCR
OM5Aには、階調パターンA−1からA−8までの8
つの階調パターンが記憶されており、この内の1つが階
調データに基いて選択される。同様に、FRCROM5
Bには、階調パターンB−1からB−9までの9つの階
調パターンが記憶され、FRCROM5Cには階調パタ
ーンC−1からC−7までの7つの階調パターンが記憶
され、FRCROM5Dには、階調パターンD−1から
D−8までの8つの階調パターンが記憶されている。こ
れらの階調パターンは、1回の出力ごとにパターンをず
らすことが望ましい。例えば、1セグメント出力ごと
に、図7の横に1段ずつずらしたROMデータを作成す
る。なお、階調パターンの開始アドレスは、1フレーム
期間中は全て同じアドレスとする。
合計32種類の階調パターンを用いることにより、図8
に示すような32階調でRGBの各色を表現することが
できる。図9に、これらの階調の連続性を示す。図9に
示すように、本実施形態によれば、従来の8階調表示よ
りも木目細かい階調表示が可能となる。
おいて、MPU10から入力される各色4ビットの画像
データを、図8及び図9に示すような各階調に対応した
各色5ビットの画像データに変換させるような変換テー
ブルを設定することで、容易に実現することができる。
5A〜5Dには、フレーム選択回路6A〜6D及び7A
〜7Dがそれぞれ接続されている。フレーム選択回路6
A〜6D及び7A〜7Dは、表示制御回路9の制御の
下、一連の画像フレームについて、FRCROM5A〜
5Dにおいて選択された階調パターンを順次出力させる
ことにより、FRC(フレームレートコントロール)変
調を行う。
AM3、階調パターン選択ROM4A〜4D、FRCR
OM5A〜5D、フレーム選択回路6A〜6D、7A〜
7D及び表示制御回路9の接続関係を模式的に示す。
〜AD012を、フレーム選択回路6A、7Aに出力す
る。アドレス信号AD312〜AD012は、図11に示す
ように、フレーム期間を経過するたびに更新されるフレ
ーム番号を示し、12フレーム周期で繰り返すようにな
っている。
311〜AD011を、フレーム選択回路6B、7Bに出力
する。アドレス信号AD311〜AD011は、図11に示
すように、フレーム期間を経過するたびに更新されるフ
レーム番号を示し、11フレーム周期で繰り返すように
なっている。
310〜AD010を、フレーム選択回路6C、7Cに出力
する。アドレス信号AD310〜AD010は、図11に示
すように、フレーム期間を経過するたびに更新されるフ
レーム番号を示し、10フレーム周期で繰り返すように
なっている。
D37〜AD07を、フレーム選択回路6D、7Dに出力
する。アドレス信号AD37〜AD07は、図11に示す
ように、フレーム期間を経過するたびに更新されるフレ
ーム番号を示し、7フレーム周期で繰り返すようになっ
ている。
変換された5ビットの階調データR4〜R0を、階調パ
ターン選択ROM4A〜4Dに出力する。
8に示すように、5ビットの階調データに基く階調に応
じて、FRCROM5A〜5Dに記憶されている複数の
階調パターンの中から1つの階調パターンを選択するた
めの階調パターン選択信号を出力する。
路及び表示制御回路の接続関係を模式的に示す。
OM4Aから出力された階調パターン選択信号により選
択された階調パターンの中から、フレーム選択回路6A
又は7Aにより指定されたフレーム番号に応じて、表示
オン又は表示オフを示す階調パターンをデコード出力す
る。
OM4Bから出力された階調パターン選択信号により選
択された階調パターンの中から、フレーム選択回路6B
又は7Bにより指定されたフレーム番号に応じて、表示
オン又は表示オフを示す階調パターンをデコード出力す
る。
OM4Cから出力された階調パターン選択信号により選
択された階調パターンの中から、フレーム選択回路6C
又は7Cにより指定されたフレーム番号に応じて、表示
オン又は表示オフを示す階調パターンをデコード出力す
る。
OM4Dから出力された階調パターン選択信号により選
択された階調パターンの中から、フレーム選択回路6D
又は7Dにより指定されたフレーム番号に応じて、表示
オン又は表示オフを示す階調パターンをデコード出力す
る。
レームをそれぞれ特定するための制御信号G11〜G0
(制御信号G15〜G12は未使用)のうち、制御信号
G11〜G8、G3〜G0はフレーム選択回路6A〜6
Dにおいて生成される。また制御信号G15〜G12、
G7〜G4はフレーム選択回路7A〜7Dにおいて生成
される。
るフレーム選択回路を2つの部分に分けたのは、フレー
ム選択回路にはトランスファーゲートやNAND回路等
を構成する高速で面積の大きいトランジスタが複数含ま
れているので、これらのトランジスタを一ヵ所に集める
とその部分の面積が増大してしまい、レイアウトが困難
になるからである。
レーム選択回路に比べて該FRCROMの素子数が少な
い場合、フレーム選択回路のレイアウト(配置)形状
が、ドライバIC20の短辺方向に大きくなってレイア
ウト効率が低下してしまう。したがって、フレーム選択
回路を分割することにより、ドライバIC20の長辺方
向に長くなっても、その短辺方向の長さを小さくするこ
とができるので、レイアウト効率を向上させることがで
きる。
択回路及びFRCROMについて説明する。
うに、表示制御回路9からのアドレス信号AD312〜A
D012から、制御信号G11〜G8、G3〜G0を生成
する。制御信号G11〜G8、G3〜G0は、FRCR
OM5Aに対して出力される。フレーム選択回路6A
は、例えばアドレス信号AD312〜AD012がフレーム
1を表しているとき(AD312〜AD012=「000
0」)は、制御信号G0がアクティブ(論理レベル
「L」)で、制御信号G11〜G8、G3〜G1がイン
アクティブ(論理レベル「H」)となるようにデコード
を行う。またフレーム選択回路6Aは、例えばアドレス
信号AD312〜AD012がフレーム12を表していると
き(AD312〜AD012=「1011」)は、制御信号
G11がアクティブ(論理レベル「L」)で、制御信号
G10〜G8、G3〜G0がインアクティブ(論理レベ
ル「H」)となるようにデコードを行う。
説明するが、フレーム選択回路6B〜6D、7A〜7D
についても同様に構成することができるため、説明を省
略する。
と、それに対応するFRCROM5A〜5Dの各々と
を、1つのROMとして構成しても良い。
4Dの各々と、それに対応するFRCROM5A〜5D
の各々とを、1つのROMとして構成した構成例を示
す。
電極を同時選択するマルチライン駆動法(Multi Line S
election:MLS)により複数ライン分の階調パターン
を出力する場合、当該複数のコモン電極に対応する複数
のセグメント電極のうち奇数ライン用及び偶数ライン用
として共用化するため、2つ1組で設けられる。例えば
階調パターン選択ROM4Aと、これに対応するFRC
ROM5Aとが1つのROMとして構成された場合、図
14に示した構成のROMを2つ含むように構成され
る。
定のものは、ソースとドレインとの間がアルミ配線でシ
ョートされており、これによってデータを変換するため
に用いるアルゴリズムを記憶している。
給される5ビットの階調データに基いて階調パターンを
選択するための階調パターン選択ROM(デコーダ)を
構成し、5ビットの階調データに応じて上側のトランジ
スタ群に対して(広義の)階調パターン選択信号を供給
する。上側のトランジスタ群は、図7に示す階調パター
ンD−1、D−2、D−3、・・・を表している。例え
ば、階調データ(M4〜M0=「00011」が入力さ
れた場合には、最も左側のトランジスタ列によって表さ
れる階調パターンD−1が選択される。このとき、最も
左側のトランジスタ列のうち、制御信号G0がゲートに
接続されるトランジスタのソースに印加される(広義
の)階調パターン選択信号が、接地電位(プリチャージ
電位)となる。
信号G0〜G11が印加される。階調パターンD−1を
表す最も左側のトランジスタ列において、1番目の制御
信号G0に対応するトランジスタと7番目の制御信号G
6に対応するトランジスタにおいて、ソースとドレイン
との間がショートされている。制御信号G0〜G11の
内の1つを順次論理レベル「L」にして他を論理ベル
「H」にすることにより、図7に示す階調パターンD−
1の最上列に示されているドットが順次出力される。同
様にして、他の階調パターンA〜Cに対応するトランジ
スタ群を含むROMを設けることにより、図8及び図9
に示す32階調を表現することができる。
Mから出力された奇数ライン及び偶数ラインの出力は、
LCDインターフェース8に入力される。
成の一例を示す。
り駆動される1セグメント出力当たりの構成を示してい
る。
信号出力回路)8は、ラッチ回路100A〜100D、
MLSデコーダ110、ラッチ回路120A〜120
E、ドライバロジック130、レベルシフタ(LS)1
40A〜140E、セグメント電極駆動回路150を含
む。
〜5Dからの奇数ラインのうち、MLSにより同時選択
される4ラインのコモン電極に対応した第1ライン(1
ライン目)の出力がラッチされる。ラッチ回路100C
は、FRCROM5A〜5Dからの奇数ラインのうち、
MLSにより同時選択される4ラインのコモン電極に対
応した第3ライン(3ライン目)の出力がラッチされ
る。ラッチ回路100Bは、FRCROM5A〜5Dか
らの偶数ラインのうち、MLSにより同時選択される4
ラインのコモン電極に対応した第2ライン(2ライン
目)の出力がラッチされる。ラッチ回路100Dは、F
RCROM5A〜5Dからの奇数ラインのうち、MLS
により同時選択される4ラインのコモン電極に対応した
第4ライン(4ライン目)の出力がラッチされる。
コモン電極4ライン分の走査パターンにより規定される
直交関数を用いて、セグメント電極4ライン分(上述の
第1〜第4ライン)の表示パターンに対し、予めMLS
演算を行い、その演算結果を、フィールド単位でデコー
ド出力する。このデコード出力は、セグメント電極に供
給する電圧を選択する選択信号として出力される。この
選択信号は、4ライン同時選択の場合、5値の電圧(V
3、V2、VC、MV2、MV3)のいずれか1つを選
択する。
ード出力は、ラッチ回路120A〜120Eでラッチさ
れた後、ドライバロジック130に入力される。
イミング等にしたがって、選択信号の論理演算が行われ
る。ドライバロジック130の出力は、レベルシフト回
路140A〜140Eにより電圧レベルが変換された
後、セグメント電極駆動回路150に入力される。セグ
メント電極駆動回路150は、レベルシフト回路140
A〜140Eに基づいて、電圧V3、V2、VC、MV
2、MV3のいずれかの電圧を、セグメント出力端子を
介し、LCDパネル30のセグメント電極に出力する。
0は、MPU10からの各色4ビットの画像データを変
換した各色5ビットの階調データに基いて、互いに異な
るフレーム周期の複数の階調パターンの中から1つの階
調パターンを選択し、例えばMLSにより、セグメント
電極にLCDパネル(広義には、表示パネル)30を駆
動するための駆動信号を出力することができる。
差する複数のコモン電極と複数のセグメント電極とによ
り特定される画素を含むLCDパネル30が実装される
基板上に設けることができる。またLCDパネル30の
コモン電極を駆動する走査ドライバICも、当該基板上
に設けるようにしてもよい。
複数のコモン電極と複数のセグメント電極とにより特定
される画素を含む表示パネル200がガラス基板上に形
成されている場合に、該ガラス基板上に、ドライバIC
20と同様の機能を有する本実施形態における表示駆動
回路210をIC化することなく直接形成するようにし
てもよい。この際、表示パネル200のコモン電極を、
表示パネル200の外部から走査ドライバICで駆動す
るように構成してもよいし、表示パネル200のコモン
電極を駆動する走査ドライバ220を、直接該ガラス基
板上に形成するようにしてもよい。
のに限らず、種々の変形実施が可能である。
LCD等を駆動して複数の階調でカラー表示を行う際
に、表示可能な色調の種類を拡大し、表示される色の選
択の自由度を増すことができる。
成を示すブロック図である。
ある。
ロック図である。
を説明するための説明図である。図4(B)は、MPU
インターフェースの動作タイミングの一例を示すタイミ
ングチャートである。
例を示す説明図である。
ク図である。
例を示す図である。
パターンを用いることにより表現できる32階調を示す
図である。
の接続関係を模式的に示すブロック図である。
説明するための説明図である。
御回路の接続関係を模式的に示すブロック図である。
である。
1つのROMとした構成を示す回路図である。
ブロック図である。
る。
示す図である。
の領域 21、22、・・・ コモン方向に分割された領域 20 ドライバIC 30 LCDパネル 31R、31G、31B 端子
Claims (10)
- 【請求項1】 連続的に入力される画像表示用のデータ
を順次記憶するRAMと、 各々が、前記RAMに記憶されているデータに基づいて
複数の階調パターンの中から1つの階調パターンを選択
する複数の階調パターン選択回路と、 前記複数の階調パターン選択回路に対応して設けられ、
一連の画像フレームについて、前記複数の階調パターン
選択回路において選択された階調パターンを順次出力さ
せる複数のフレーム選択回路と、 を含むことを特徴とする表示駆動回路。 - 【請求項2】 請求項1において、 各色の階調をN(Nは2以上の整数)ビットで表すデー
タを入力し、設定されたコマンドに基いて、各色の階調
をM(Mは整数で、M>N)ビットで表すデータに変換
して前記RAMに供給する画像データ変換回路をさらに
含むことを特徴とする表示駆動回路。 - 【請求項3】 請求項1又は2において、 前記複数の階調パターン選択回路の各々が、 前記RAMに記憶されているデータに基いて階調パター
ン選択信号を出力する選択ROMと、 前記階調パターン選択信号に従って複数の階調パターン
の中から1つの階調パターンを選択すると共に、対応す
るフレーム選択回路から出力される制御信号に従って前
記階調パターンを用いてFRC(フレームレートコント
ロール)変調を行うFRCROMと、 を含むことを特徴とする表示駆動回路。 - 【請求項4】 請求項1乃至3のいずれかにおいて、 前記複数のフレーム選択回路の各々が、複数の部分に分
割されてそれぞれの階調パターン選択回路の両側に配置
されていることを特徴とする表示駆動回路。 - 【請求項5】 連続的に入力される画像表示用のデータ
を順次記憶するRAMと、 互いに異なるフレーム周期の複数の階調パターンを記憶
し、前記RAMに記憶されたデータを用いて複数の階調
パターンの中から1つの階調パターンを選択する複数の
FRCROMと、 前記複数のFRCROMにより選択された階調パターン
それぞれを、フレームごとに順次出力させる複数のフレ
ーム選択回路と、 を含み、 表示部を駆動するための駆動信号が、 前記複数のFRCROMから出力された階調パターンに
基づいて出力されることを特徴とする表示駆動回路。 - 【請求項6】 請求項5において、 各色の階調をN(Nは2以上の整数)ビットで表すデー
タを入力し、任意に設定可能な各色M(Mは整数で、M
>N)ビットで表すデータに変換して前記RAMに供給
する画像データ変換回路を含み、 前記複数のフレーム選択回路の各々は、 前記Mビットの階調に基づいて選択された階調パターン
を、フレームごとに順次出力させることを特徴とする表
示駆動回路。 - 【請求項7】 請求項1乃至6のいずれか記載の表示駆
動回路と、 選択された階調パターンに基いて生成された駆動信号を
出力する端子と、 を含むことを特徴とする半導体集積回路。 - 【請求項8】 互いに交差する複数のコモン電極と複数
のセグメント電極とにより特定される画素と、 前記セグメント電極を駆動する請求項1乃至6のいずれ
か記載の表示駆動回路と、 を含むことを特徴とする表示パネル。 - 【請求項9】 少なくとも2種類のフレーム周期の複数
の階調パターンの中から、画像表示用のデータに基いて
1つの階調パターンを選択してフレームごとに出力し、 該階調パターンに基いて、表示部を駆動するための駆動
信号を出力することを特徴とする表示駆動方法。 - 【請求項10】 請求項9において、 N(Nは2以上の整数)ビットの階調に対応して、任意
に設定可能なM(Mは整数で、M>N)ビットの階調に
変換し、 少なくとも2種類のフレーム周期の複数の階調パターン
の中から、前記Mビットの階調に基づいて1つの階調パ
ターンを選択してフレームごとに出力することを特徴と
する表示駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002025698A JP3525926B2 (ja) | 2001-02-07 | 2002-02-01 | 表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法 |
US10/062,422 US20020135604A1 (en) | 2001-02-07 | 2002-02-05 | Display drive circuit, semiconductor integrated circuit, display panel, and display drive method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001030893 | 2001-02-07 | ||
JP2001-30893 | 2001-02-07 | ||
JP2002025698A JP3525926B2 (ja) | 2001-02-07 | 2002-02-01 | 表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002328665A true JP2002328665A (ja) | 2002-11-15 |
JP3525926B2 JP3525926B2 (ja) | 2004-05-10 |
Family
ID=26609053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002025698A Expired - Fee Related JP3525926B2 (ja) | 2001-02-07 | 2002-02-01 | 表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20020135604A1 (ja) |
JP (1) | JP3525926B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7154490B2 (en) | 2003-02-26 | 2006-12-26 | Seiko Epson Corporation | Display driver, electro-optical device, and electronic appliance |
JP2008122635A (ja) * | 2006-11-13 | 2008-05-29 | Mitsubishi Electric Corp | 表示方法及びこの方法を用いた表示装置 |
US8791965B2 (en) | 2009-08-24 | 2014-07-29 | Seiko Epson Corporation | Conversion circuit, display drive circuit, electro-optical device and electronic equipment |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8493298B2 (en) * | 2003-11-01 | 2013-07-23 | Silicon Quest Kabushiki-Kaisha | Video display system |
JP4093196B2 (ja) * | 2004-03-23 | 2008-06-04 | セイコーエプソン株式会社 | 表示ドライバ及び電子機器 |
JP4148170B2 (ja) * | 2004-03-23 | 2008-09-10 | セイコーエプソン株式会社 | 表示ドライバ及び電子機器 |
US20060066549A1 (en) * | 2004-09-24 | 2006-03-30 | Sony Corporation | Flat display apparatus and driving method for flat display apparatus |
KR101179215B1 (ko) | 2006-04-17 | 2012-09-04 | 삼성전자주식회사 | 구동장치 및 이를 갖는 표시장치 |
CN101385067B (zh) * | 2006-12-28 | 2012-11-14 | 罗姆股份有限公司 | 显示控制装置和使用了它的电子设备 |
KR101903748B1 (ko) | 2011-10-07 | 2018-10-04 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185602A (en) * | 1989-04-10 | 1993-02-09 | Cirrus Logic, Inc. | Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays |
US5953002A (en) * | 1994-08-23 | 1999-09-14 | Asahi Glass Company Ltd. | Driving method for a liquid crystal display device |
US6353435B2 (en) * | 1997-04-15 | 2002-03-05 | Hitachi, Ltd | Liquid crystal display control apparatus and liquid crystal display apparatus |
-
2002
- 2002-02-01 JP JP2002025698A patent/JP3525926B2/ja not_active Expired - Fee Related
- 2002-02-05 US US10/062,422 patent/US20020135604A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7154490B2 (en) | 2003-02-26 | 2006-12-26 | Seiko Epson Corporation | Display driver, electro-optical device, and electronic appliance |
JP2008122635A (ja) * | 2006-11-13 | 2008-05-29 | Mitsubishi Electric Corp | 表示方法及びこの方法を用いた表示装置 |
US8791965B2 (en) | 2009-08-24 | 2014-07-29 | Seiko Epson Corporation | Conversion circuit, display drive circuit, electro-optical device and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
US20020135604A1 (en) | 2002-09-26 |
JP3525926B2 (ja) | 2004-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7369124B2 (en) | Display device and method for driving the same | |
JP3718607B2 (ja) | 液晶表示装置及び映像信号線駆動装置 | |
US6323871B1 (en) | Display device and its driving method | |
US8031154B2 (en) | Display device | |
JP5046226B2 (ja) | 画像表示装置 | |
JP5410848B2 (ja) | 表示装置 | |
US6075507A (en) | Active-matrix display system with less signal line drive circuits | |
US20010015714A1 (en) | Active matrix display and image forming system | |
US20040212632A1 (en) | Driving circuit for color image display and display device provided with the same | |
JP2003308048A (ja) | 液晶表示装置 | |
KR100496370B1 (ko) | 액정 구동 장치 | |
JP3525926B2 (ja) | 表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法 | |
US6028588A (en) | Multicolor display control method for liquid crystal display | |
JP2007114514A (ja) | 表示装置 | |
KR100235591B1 (ko) | 다계조 처리장치 | |
JP3503463B2 (ja) | セグメントドライバ | |
US10621937B2 (en) | Liquid crystal display device and method of driving the same | |
JP2001337657A (ja) | 液晶表示装置 | |
JP3943605B2 (ja) | 多階調表示装置 | |
WO2018061917A1 (ja) | 表示装置 | |
US6850251B1 (en) | Control circuit and control method for display device | |
JP2005309304A (ja) | データ線駆動回路、電気光学装置および電子機器 | |
JPH1195251A (ja) | 液晶表示装置 | |
JPH06161391A (ja) | 液晶駆動回路 | |
JP2002258809A (ja) | 半導体集積回路及び画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3525926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |