JP2002321366A - 記録ヘッド及び該記録ヘッドを用いた記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 記録ヘッド素子基板の面積を小さくして記録
ヘッドの価格を下げる。 【解決手段】 記録素子が複数のブロック毎に分割駆動
されるように構成され、記録データ及び符号化されたブ
ロックデータがシリアルに入力される入力端子と、入力
端子からシリアルに入力されたデータを１ビットずつ順
次シフトして格納するシフトレジスタと、シフトレジス
タに格納されたデータを一時的に保持するラッチと、ラ
ッチに保持されたブロックデータを復号するデコーダ
と、ＡＮＤ回路とを備えた記録ヘッドを、素子基体上に
設ける際に、記録素子の列の一端側に、入力端子（２２
１、２２２）、シフトレジスタ（２１９、２２０）、ラ
ッチ（２１７、２１８）、及びＡＮＤ回路（２１５、２
１６）を配置し、記録素子の列の他端側に、デコーダ
（２０３、２０４）と駆動回路用の昇圧回路（２０１）
を配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は記録ヘッド及び該記
録ヘッドを用いた記録装置に関し、特に、所定方向に配
列された複数の記録素子と該記録素子を駆動するための
駆動回路とが同一の素子基体上に設けられており、前記
記録素子が複数のブロック毎に分割駆動されるように構
成された記録ヘッド及び該記録ヘッドを用いた記録装置
に関する。

【０００２】

【従来の技術】例えばワードプロセッサ、パーソナルコ
ンピュータ、ファクシミリ等に於ける情報出力装置とし
て、所望される文字や画像等の情報を用紙やフィルム等
シート状の記録媒体に記録を行うプリンタ等の記録装置
が広く使用されている。

【０００３】プリンタの記録方式としては様々な方式が
知られているが、用紙等の記録媒体に非接触記録が可能
である、カラー化が容易である、静粛性に富む、等の理
由でインクジェット方式が近年特に注目されており、又
その構成としては所望される記録情報に応じてインクを
吐出する記録ヘッドを装着すると共に用紙等の記録媒体
の送り方向と交差する方向に往復走査しながら記録を行
なうシリアル記録方式が安価で小型化が容易などの点か
ら一般的に広く用いられている。

【０００４】インクジェット方式におけるインクの吐出
方法としては、熱エネルギーを利用してインクを吐出す
る方法が知られており、この場合記録ヘッドは、インク
液滴を吐出する吐出口に連通する部位に発熱素子等の電
気熱変換体を設け、この発熱素子に数μ秒程度の間通電
することにより、インク中に気泡を発生させ、その圧力
によりインク液滴を吐出して記録を行う。

【０００５】このような記録ヘッドは、多数の吐出口及
び発熱素子を高密度に配置することが容易であり、これ
により、高精細な画像記録を行うことができる。

【０００６】さて、このような記録ヘッドの全ての発熱
素子を同時に駆動すると瞬時に流れる電流が大きくなっ
てしまい、大きな電源容量が必要となるので、通常は、
数１０から数１００の発熱素子を複数のブロックに分
け、ブロック毎に駆動のタイミングを僅かに異ならせる
時分割駆動を行うことにより、瞬時に流れる電流の値を
低く押えるようにしている。

【０００７】また、多数の発熱素子を駆動するにあた
り、記録ヘッドの素子基板上に発熱素子の駆動回路を内
蔵し、記録ヘッドと記録装置本体との間の配線数が多く
ならないようにしている。この発熱素子や駆動回路を内
蔵した記録ヘッド素子基板の材料（素子基体）として
は、Ｓｉ（シリコン）ウエハが広く用いられている。

【０００８】この素子基板上に作り込まれる回路の構成
としては、様々なものがあるが、その代表的な半導体チ
ップのレイアウト構成を図６に示す。発熱素子の駆動に
より吐出されるインクの供給穴６００を挟み、発熱素子
６１１／６１２と対になるパワートランジスタ６０９／
６１０などが配置され、２列の群６２３／６２４がほぼ
線対称に形成されている。

【０００９】各発熱素子６１１／６１２は、各発熱素子
のブロック番号を示すブロック制御データとブロック制
御信号に対応した画素データにより構成される記録信号
により制御される。ブロック制御データは、ブロック番
号を二値データにエンコードされている。全発熱素子数
を総ブロック数で除算した値が、同時に駆動できる発熱
素子数であり、画素データのビット数である。

【００１０】発熱素子の数と等しいビット数のゲート６
０３／６０４、トランジスタ６０９／６１０を有し、画
素データとブロック制御データのビット数分のシフトレ
ジスタ６１９／６２０とラッチ回路６１７／６１８を設
け、画素データとブロック制御データから構成される１
本のシリアルデータを、記録装置との接続用端子６２１
／６２２を介し、そのシフトレジスタ６１９／６２０に
シリアル転送し、これをラッチ６１７／６１８でラッチ
し、ラッチされたブロック制御データをデコーダ６１５
／６１６でのデコード結果、ラッチされた画素データ、
及びブロック毎に与えられる駆動信号に対応するゲート
を介してトランジスタを駆動する。また、トランジスタ
の駆動能力をアップさせるためにゲート電圧を上昇させ
る昇圧回路６０１／６０２が設けられている。

【００１１】記録装置から送出されるシリアルデータに
対応した各発熱素子を駆動するための信号フローは、端
子６２１／６２２→シフトレジスタ６１９／６２０→ラ
ッチ回路６１７／６１８→ＤＥＣＯＤＥＲ６１５／６１
６→配線６０５／６０６→ゲート６０７／６０８→トラ
ンジスタ６０９／６１０→発熱素子６１１／６１２の順
となるが、シフトレジスタ６１９／６２０からＤＥＣＯ
ＤＥＲ６１５／６１６まで（これ以降、ロジック部と呼
ぶ）は、ロジック部のブロック間を接続する配線の遅延
によって、ロジック部での処理速度が低下しないように
するために、端子６２１／６２２の近辺に配置されてい
る。

【００１２】

【発明が解決しようとする課題】しかしながら、上記の
ような従来例の記録ヘッドでは、以下のような問題があ
る。

【００１３】昇圧回路６０１／６０２とロジック部の半
導体チップに占める配置面積が同一の場合には、ロジッ
ク部を、端子側に配置する方が、効率の良いレイアウト
となる。この場合、昇圧回路からの供給電流が小さくて
済む場合、および昇圧回路を２列の群６２３／６２４で
共通に使用できる場合には、昇圧回路の配置面積が小さ
くなるが、２列の群６２３／６２４の発熱体列の端から
半導体チップの端までは、記録ヘッドに付着したインク
をクリーニングするために、所定距離以上離間すること
が必要となるので、昇圧回路の配置面積が小さくなって
も所定距離を満たさない場合には無駄なエリアが発生
し、チップサイズを小さくするのが困難となる。

【００１４】その結果、記録ヘッド素子基板として用い
る半導体チップの製造に際して、一枚の半導体ウエハよ
り同時に製造することができる半導体チップの個数が、
上記の無駄なエリアのために制限されてしまう。このた
め、記録ヘッド素子基板の製造コストを下げることが困
難となり、この結果、この素子基板を使用した記録ヘッ
ドの価格を低下することが難しいという問題が生じる。

【００１５】本発明は以上のような状況に鑑みてなされ
たものであり、記録ヘッド素子基板の面積を小さくして
記録ヘッドの価格を下げることのできる記録ヘッド及び
該記録ヘッドを用いた記録装置を提供することを目的と
する。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に本発明の記録ヘッドは、所定方向に配列された複数の
記録素子と該記録素子を駆動するための駆動回路とが同
一の素子基体上に設けられており、前記記録素子が複数
のブロック毎に分割駆動されるように構成された記録ヘ
ッドであって、各記録素子に対応した記録データ及び駆
動するブロックを示す符号化されたブロックデータがシ
リアルに入力される入力端子と、前記入力端子からシリ
アルに入力されたデータを１ビットずつ順次シフトして
格納するシフトレジスタと、前記シフトレジスタに格納
されたデータを一時的に保持するラッチと、前記ラッチ
に保持されたデータのうち、前記符号化されたブロック
データを復号するデコーダと、前記ラッチから出力され
た記録データ、前記デコーダから出力された復号された
ブロックデータ、及び前記駆動回路の駆動タイミングを
規定する駆動信号の３つの信号の論理積を求めるＡＮＤ
回路とを備えており、前記素子基体上において、前記記
録素子の列の一端側に、前記入力端子、前記シフトレジ
スタ、及び前記ラッチが配置されており、前記記録素子
の列の他端側に、前記デコーダが配置されている。

【００１７】また、上記目的は上記の記録ヘッドの記録
素子基板及び上記記録ヘッドを用いて記録を行う記録装
置によっても達成される。

【００１８】すなわち、本発明では、所定方向に配列さ
れた複数の記録素子と該記録素子を駆動するための駆動
回路とが同一の素子基体上に設けられており、記録素子
が複数のブロック毎に分割駆動されるように構成され、
各記録素子に対応した記録データ及び駆動するブロック
を示す符号化されたブロックデータがシリアルに入力さ
れる入力端子と、入力端子からシリアルに入力されたデ
ータを１ビットずつ順次シフトして格納するシフトレジ
スタと、シフトレジスタに格納されたデータを一時的に
保持するラッチと、ラッチに保持されたデータのうち、
符号化されたブロックデータを復号するデコーダと、ラ
ッチから出力された記録データ、デコーダから出力され
た復号されたブロックデータ、及び駆動回路の駆動タイ
ミングを規定する駆動信号の３つの信号の論理積を求め
るＡＮＤ回路とを備えた記録ヘッドを、素子基体上に設
ける際に、記録素子の列の一端側に、入力端子、シフト
レジスタ、及びラッチを配置し、記録素子の列の他端側
に、デコーダを配置する。

【００１９】このようにすると、デコーダをシフトレジ
スタやラッチが設けられる領域と分離させて配置するこ
とにより、記録素子の列の両端に設ける回路のバランス
が良くなるので、全体の配置面積を減少させることがで
きる。

【００２０】従って、１枚の半導体ウエハからの収量が
増加し、記録ヘッドのコストを低減する事が出来る。

【００２１】また、配置面積が減少することにより、回
路の配線長が減少し、輻射ノイズを抑えることも出来
る。

【００２２】

【発明の実施の形態】以下添付図面を参照して本発明の
好適な実施形態について詳細に説明する。

【００２３】なお、以下に説明する実施形態では、イン
クジェット記録方式を用いた記録装置としてプリンタを
例に挙げ説明する。

【００２４】本明細書において、「記録」（「プリン
ト」という場合もある）とは、文字、図形等有意の情報
を形成する場合のみならず、有意無意を問わず、また人
間が視覚で知覚し得るように顕在化したものであるか否
かを問わず、広く記録媒体上に画像、模様、パターン等
を形成する、または媒体の加工を行う場合も表すものと
する。

【００２５】また、「記録媒体」とは、一般的な記録装
置で用いられる紙のみならず、広く、布、プラスチック
・フィルム、金属板、ガラス、セラミックス、木材、皮
革等、インクを受容可能なものも表すものとする。

【００２６】更に、「インク」（「液体」と言う場合も
ある）とは、上記「記録（プリント）」の定義と同様広
く解釈されるべきもので、記録媒体上に付与されること
によって、画像、模様、パターン等の形成または記録媒
体の加工、或いはインクの処理（例えば記録媒体に付与
されるインク中の色剤の凝固または不溶化）に供され得
る液体を表すものとする。

【００２７】また、以下に用いる「素子基体（「素子基
板」と言う場合もある）」という語は、シリコン半導体
からなる単なる基体を指し示すものではなく、各素子や
配線などが設けられた基体を示すものである。

【００２８】更に、以下の説明で用いる「素子基体上」
という表現は、単に素子基体の上を指し示すだけでな
く、素子基体の表面、表面近傍の素子基体内部側をも示
すものである。また、本発明でいう「作り込み（ビルト
イン(built-in)）」とは、別体の各素子を単に基体上に
配置することを指し示している言葉ではなく、各素子を
半導体回路の製造工程などによって素子基体上に一体的
に形成、製造することを示すものである。

【００２９】＜装置本体の概略説明＞図１は、本発明の
代表的な実施の形態であるインクジェットプリンタ（以
下、プリンタという）ＩＪＲＡの構成の概要を示す外観
斜視図である。図１において、駆動モータ５０１３の正
逆回転に連動して駆動力伝達ギア５００９〜５０１１を
介して回転するリードスクリュー５００５の螺旋溝５０
０４に対して係合するキャリッジＨＣはピン（不図示）
を有し、ガイドレール５００３に支持されて矢印ａ，ｂ
方向を往復移動する。キャリッジＨＣには、記録ヘッド
ＩＪＨとインクタンクＩＴとを内蔵した一体型インクジ
ェットカートリッジＩＪＣが搭載されている。５００２
は紙押え板であり、キャリッジＨＣの移動方向に亙って
記録用紙Ｐをプラテン５０００に対して押圧する。

【００３０】５００７，５００８はフォトカプラで、キ
ャリッジのレバー５００６のこの域での存在を確認し
て、モータ５０１３の回転方向切り換え等を行うための
ホームポジション検知器である。５０１６は記録ヘッド
ＩＪＨの前面をキャップするキャップ部材５０２２を支
持する部材で、５０１５はこのキャップ内を吸引する吸
引器で、キャップ内開口５０２３を介して記録ヘッドの
吸引回復を行う。５０１７はクリーニングブレードで、
５０１９はこのブレードを前後方向に移動可能にする部
材であり、本体支持板５０１８にこれらが支持されてい
る。

【００３１】ブレードは、この形態でなく周知のクリー
ニングブレードが本例に適用できることは言うまでもな
い。又、５０２１は、吸引回復の吸引を開始するための
レバーで、キャリッジと係合するカム５０２０の移動に
伴って移動し、駆動モータからの駆動力がクラッチ切り
換え等の公知の伝達機構で移動制御される。

【００３２】これらのキャッピング、クリーニング、吸
引回復は、キャリッジがホームポジション側の領域に来
た時にリードスクリュー５００５の作用によってそれら
の対応位置で所望の処理が行えるように構成されている
が、周知のタイミングで所望の動作を行うようにすれ
ば、本例にはいずれも適用できる。

【００３３】なお、上述のように、インクタンクＩＴと
記録ヘッドＩＪＨとは一体的に形成されて交換可能なイ
ンクカートリッジＩＪＣを構成しても良いが、これらイ
ンクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成
して、インクがなくなったときにインクタンクＩＴだけ
を交換できるようにしても良い。

【００３４】＜制御構成の説明＞次に、上述した装置の
記録制御を実行するための制御構成について説明する。

【００３５】図２はプリンタＩＪＲＡの制御回路の構成
を示すブロック図である。制御回路を示す同図におい
て、１７００は記録信号を入力するインタフェース、１
７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する
制御プログラムを格納するプログラムＲＯＭ、１７０３
は各種データ（上記記録信号や記録ヘッドに供給される
記録データ等）を保存しておくダイナミック型のＲＡＭ
である。１７０４は記録ヘッド１７０８に対する記録デ
ータの供給制御を行うゲートアレイであり、インタフェ
ース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデ
ータ転送制御も行う。１７１０は記録ヘッドＩＪＨを搬
送するためのキャリアモータ、１７０９は記録紙搬送の
ための搬送モータである。１７０５は記録ヘッドＩＪＨ
を駆動するヘッドドライバ、１７０６，１７０７はそれ
ぞれ搬送モータ１７０９、キャリアモータ１７１０を駆
動するためのモータドライバである。

【００３６】上記制御構成の動作を説明すると、インタ
フェース１７００に記録信号が入るとゲートアレイ１７
０４とＭＰＵ１７０１との間で記録信号がプリント用の
記録データに変換される。そして、モータドライバ１７
０６、１７０７が駆動されると共に、ヘッドドライバ１
７０５に送られた記録データに従って記録ヘッドＩＪＨ
が駆動され、記録が行われる。

【００３７】ここでは、ＭＰＵ１７０１が実行する制御
プログラムをＲＯＭ１７０２に格納するものとしたが、
ＥＥＰＲＯＭ等の消去／書き込みが可能な記憶媒体を更
に追加して、インクジェットプリンタＩＪＲＡと接続さ
れたホストコンピュータから制御プログラムを変更でき
るように構成することもできる。

【００３８】＜記録ヘッドＩＪＨの実施形態＞以下、上
記構成のプリンタＩＪＲＡで用いられる記録ヘッドＩＪ
Ｈの実施形態について説明する。なお、以下に説明する
実施形態の記録ヘッドＩＪＨは、記録素子として発熱素
子を用い、１組６４個の発熱素子を２組、計１２８個の
発熱素子を有しており、１組６４個の発熱素子は、１６
個ずつ４つのブロック（分割数Ｎ＝１６）に分割され、
各ブロックそれぞれ１つの発熱素子（すなわち、４個の
発熱素子）が同時に駆動される（同時駆動素子数Ｍ＝
４）構成となっている。

【００３９】図３は、本実施形態の記録ヘッドＩＪＨの
１組の発熱素子に対して、記録ヘッド素子基板上に作り
込まれる回路の構成を示す回路図である。図３に示した
回路では、発熱素子の駆動電圧供給用として電源電圧
（ＶＨ）と接地電圧（ＧＮＤＨ）の２本と、信号線とし
て記録データＤＡＴＡ、クロックＣＫ、イネーブル信号
ＥＮＢ、ラッチ信号ＬＡＴＣＨの４本が、プリンタＩＪ
ＲＡの本体から供給される。この回路では、シフトレジ
スタ及びラッチ回路によって、上記４つの信号線から画
素信号Ｄ１〜Ｄ４とブロック制御信号Ｂ１〜Ｂ４とを生
成して、各発熱素子の駆動を制御するように構成されて
いる。

【００４０】図３において、１０８はクロック信号ＣＫ
に従って記録データＤＡＴＡがシリアルに入力される４
ビットシフトレジスタ、１０５はクロック信号ＣＫに従
ってシフトレジスタ１０８からシフト出力される記録デ
ータＤＡＴＡがシリアルに入力される４ビットシフトレ
ジスタ、１０６はラッチ信号ＬＡＴＣＨに従って４ビッ
トシフトレジスタ１０５に格納された４ビット分のブロ
ック制御データをラッチする４ビットラッチ回路、１０
９はラッチ信号ＬＡＴＣＨに従って４ビットシフトレジ
スタ１０８に格納された４ビット分の画素データをラッ
チする４ビットラッチ回路である。

【００４１】また、１０７は、イネーブル信号ＥＮＢと
４ビットラッチ回路１０６にラッチされた４ビットのデ
ータ各ビットとの論理積を演算して画素信号Ｄ１〜Ｄ４
を出力するＡＮＤ回路であり、１１０は４ビットラッチ
回路１０９から供給されるブロック制御信号Ｂ１〜Ｂ４
を入力してデコードしブロック選択信号Ｎ１〜Ｎ１６を
発生する４−１６デコーダである。

【００４２】Ｈ１〜Ｈ６４は発熱素子、Ｔ１〜Ｔ６４は
発熱素子Ｈ１〜Ｈ６４への通電を制御するパワートラン
ジスタ、Ａ１〜Ａ６４はパワートランジスタＴ１〜Ｔ６
４に対応して設けられているＡＮＤゲートである。この
ＡＮＤゲートＡ１〜Ａ６４には、ＡＮＤ回路１０７から
出力された画素信号Ｄ１〜Ｄ４と、４−１６デコーダ１
１０から出力されたブロック選択信号Ｎ１〜Ｎ１６とが
入力され、両者の論理積を実行する。

【００４３】そして、ＡＮＤゲートＡ１〜Ａ６４からの
出力が対応するパワートランジスタＴ１〜Ｔ６４に入力
され、接続された発熱素子Ｈ１〜Ｈ６４の通電が制御さ
れる。すなわち、ＡＮＤ回路１０７から出力された画素
信号Ｄ１〜Ｄ４と４−１６デコーダ１１０からの出力で
あるブロック選択信号Ｎ１〜Ｎ１６により、発熱素子の
駆動のタイミング及びパルス幅が決定される。なお、イ
ネーブル信号ＥＮＢは負論理で動作するようになってい
る。即ち、イネーブル信号ＥＮＢが“Ｌｏｗ”のときに
発熱素子は駆動される。

【００４４】図４は、記録ヘッド素子基板を半導体チッ
プ上に作り込む場合のレイアウト構成を示す図である。
この図に示す構成では、図３に示した回路をインク供給
穴２０２に対してほぼ線対称に２組有している。なお、
記録ヘッド素子基板の材料（素子基体）としては、従来
と同様にＳｉ（シリコン）ウエハ等が用いられる。

【００４５】２２１／２２２は、プリンタＩＪＲＡ本体
から記録ヘッドへ供給される信号線（記録データＤＡＴ
Ａ、ラッチ信号ＬＡＴＣＨ、クロックＣＫ、イネーブル
信号ＥＮＢ、電源電圧ＶＨ、接地電圧ＧＮＤＨ）を接続
するための入力端子のエリアである。２１９／２２０
は、８ビットのシフトレジスタのエリアであり、２つの
４ビットシフトレジスタ１０５及び１０８により構成さ
れる。２１７／２１８は、８ビットのラッチ回路のエリ
アであり、２つの４ビットラッチ回路１０６及び１０９
により構成される。

【００４６】２１５／２１６はＡＮＤ回路１０７、２０
３／２０４はデコーダ１１０、２０９／２１０は、Ａ１
〜６４のＡＮＤゲート、２１１／２１２はＴ１〜６４の
パワートランジスタ、２１３／２１４はＨ１〜６４の発
熱素子の各エリアである。２０７／２０８は、Ｄ１〜
４、Ｎ１〜１６、Ｂ１〜４の信号線の配線エリアであ
る。

【００４７】また、２０１は、パワートランジスタ２１
１／２１２の駆動能力をアップさせるため、パワートラ
ンジスタのゲート電圧を、ロジック回路の駆動電圧より
も上昇させる昇圧回路のエリアである。２０２は、イン
クを裏面から発熱素子Ｈ１〜６４に供給するための供給
穴のエリアである。２０５／２０６は、１つの発熱素子
と発熱素子に対応して設けられるパワートランジスタ及
びＡＮＤゲートを含んだ駆動回路用エリアである。

【００４８】図５は、図３に示す構成の記録ヘッドＩＪ
Ｈを駆動する際の各信号の状態を示すタイミングチャー
トである。クロック信号ＣＬＫの立ち上がり及び立ち下
がりに同期して記録データＤＡＴＡが入力される。そし
て、ラッチ信号ＬＡＴＣＨが“Ｌｏｗ”となっているタ
イミングでシフトレジスタ１０５及び１０８の内容がラ
ッチ１０６及び１０９にそれぞれ保持され、イネーブル
信号ＥＮＢが“Ｌｏｗ”の期間に発熱素子が駆動されて
インク滴が吐出される。

【００４９】なお、ラッチ回路１０９にてラッチされた
データＢ１〜４がデコーダ１１０で復号化が終わる迄の
時間は、ラッチ回路のエリア２１７／２１８とデコーダ
のエリア２０３／２０４間の配線による遅延時間と、デ
コーダ１１０処理時間を加算した時間となるが、本実施
形態ではこの時間がラッチ信号ＬＡＴＣＨの立ち上がり
からイネーブル信号ＥＮＢが立ち下がる迄の時間よりも
短くなるように設定されている。このため、デコーダの
配置エリアを、入力端子２２１／２２２とは反対側の昇
圧回路側に配置する事が可能になっている。

【００５０】図５のタイミングチャートにおいては、わ
かりやすくするため、記録データＤＡＴＡを４ビットシ
フトレジスタ１０８及び１０５にシリアル転送するデー
タ転送タイミングの後に、イネーブル信号ＥＮＢが“Ｌ
ｏｗ”となって発熱素子を駆動する駆動タイミングが来
るように記載されているが、本実施形態では、データ転
送タイミングと、１つ前に転送されたデータの駆動タイ
ミングとが重複しても動作するように構成されている。
このように転送タイミングと駆動タイミングとを時間的
に重複させると、プリンタＩＪＲＡの記録速度を向上さ
せる事が出来る。

【００５１】［変形例］上記実施形態では、図４に示し
たように、デコーダ２０３／２０４のみを昇圧回路側に
配置したが、クロック信号ＣＬＫに同期して記録データ
ＤＡＴＡが入力されてからラッチ信号ＬＡＴＣＨの立ち
上がり迄の時間内に、シフトレジスタ１０５／１０８か
らのデータが、ラッチ１０６／１０９に保持されるよう
に設定されているので有れば、ラッチの配置エリアもデ
コーダと同様に昇圧回路側に配置しても良い。

【００５２】更に、図５に示したタイミングチャートの
うち、記録データＤＡＴＡの転送を発熱素子の駆動が終
了した後にのみ行う場合には、図３に示した回路の４ビ
ットラッチ回路１０４及び１０６を省略することも可能
であり、それにより回路規模を更に小さくすることも可
能となる。

【００５３】図５では、記録データＤＡＴＡを、クロッ
ク信号ＣＫの立ち上がりと立ち下がりの両エッジで、４
ビットシフトレジスタ１０８及び１０５に取り込んでい
るが、立ち上がりエッジ、または、立ち下がりエッジの
みに同期して取り込んでも良い。また、シフトレジスタ
の構成を、クロック信号のエッジに同期して動作するフ
リップフロップ回路による構成から、スルーラッチで構
成されるラッチ回路により構成しても良い。

【００５４】同様に、４ビットラッチ回路１０９及び１
０６も、ラッチ回路による構成からフリップフロップに
よる構成にしても良いし、ラッチ回路のラッチ論理は、
ハイスルーでも良いし、フリップフロップなら、取り込
み条件を立ち上がりエッジ及び立ち下がりエッジのいず
れにしても良い。

【００５５】なお、以上の構成のＡＮＤ回路１０７の代
わりに、４−１６デコーダー１１０の出力であるブロッ
ク選択信号Ｎ１〜Ｎ１６とイネーブル信号ＥＮＢとの論
理積を求め、且つ、ＡＮＤゲートＡ１〜Ａ６４の代わり
に、４−１６デコーダー１１０の出力であるブロック選
択信号Ｎ１〜Ｎ１６とイネーブル信号ＥＮＢとの論理積
出力と４ビットラッチ回路１０６の出力との論理積を求
めるようにしても良い。更に、ＡＮＤゲートＡ１〜Ａ６
４の入力端子を３つにして、４−１６デコーダ１１０の
出力であるブロック選択信号Ｎ１〜Ｎ１６とイネーブル
信号ＥＮＢと４ビットラッチ回路１０６の出力との論理
積を求めるようにしても良い。

【００５６】更に、記録データＤＡＴＡへの記録信号と
ブロック制御信号の割付は、特に限定されるものではな
く、いかなるように構成しても良い。

【００５７】［他の実施形態］以上の実施形態は、イン
クジェットプリンタとその記録ヘッドを例に挙げて説明
したが、本発明は、インクジェット方式以外の記録方式
に従って記録を行う記録ヘッド及びその記録ヘッドを用
いて記録を行うプリンタにも広く適用できる。

【００５８】本発明をインクジェットプリンタに適用す
る場合は、特にインクジェット記録方式の中でも、イン
ク吐出を行わせるために利用されるエネルギーとして熱
エネルギーを発生する手段（例えば電気熱変換体やレー
ザ光等）を備え、前記熱エネルギーによりインクの状態
変化を生起させる方式を用いることにより記録の高密度
化、高精細化が達成できる。

【００５９】その代表的な構成や原理については、例え
ば、米国特許第４７２３１２９号明細書、同第４７４０
７９６号明細書に開示されている基本的な原理を用いて
行うものが好ましい。この方式はいわゆるオンデマンド
型、コンティニュアス型のいずれにも適用可能である
が、特に、オンデマンド型の場合には、液体（インク）
が保持されているシートや液路に対応して配置されてい
る電気熱変換体に、記録情報に対応していて核沸騰を越
える急速な温度上昇を与える少なくとも１つの駆動信号
を印加することによって、電気熱変換体に熱エネルギー
を発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさ
せて、結果的にこの駆動信号に１対１で対応した液体
（インク）内の気泡を形成できるので有効である。

【００６０】この気泡の成長、収縮により吐出用開口を
介して液体（インク）を吐出させて、少なくとも１つの
滴を形成する。この駆動信号をパルス形状とすると、即
時適切に気泡の成長収縮が行われるので、特に応答性に
優れた液体（インク）の吐出が達成でき、より好まし
い。

【００６１】このパルス形状の駆動信号としては、米国
特許第４４６３３５９号明細書、同第４３４５２６２号
明細書に記載されているようなものが適している。な
お、上記熱作用面の温度上昇率に関する発明の米国特許
第４３１３１２４号明細書に記載されている条件を採用
すると、更に優れた記録を行うことができる。

【００６２】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電気熱変換体
の組み合わせ構成（直線状液流路または直角液流路）の
他に熱作用面が屈曲する領域に配置されている構成を開
示する米国特許第４５５８３３３号明細書、米国特許第
４４５９６００号明細書に記載された構成も本発明に含
まれるものである。加えて、複数の電気熱変換体に対し
て、共通するスロットを電気熱変換体の吐出部とする構
成を開示する特開昭５９−１２３６７０号公報や熱エネ
ルギーの圧力波を吸収する開口を吐出部に対応させる構
成を開示する特開昭５９−１３８４６１号公報に基づい
た構成としても良い。

【００６３】更に、記録装置が記録できる最大記録媒体
の幅に対応した長さを有するフルラインタイプの記録ヘ
ッドとしては、上述した明細書に開示されているような
複数記録ヘッドの組み合わせによってその長さを満たす
構成や、一体的に形成された１個の記録ヘッドとしての
構成のいずれでもよい。

【００６４】加えて、上記の実施形態で説明した記録ヘ
ッド自体に一体的にインクタンクが設けられたカートリ
ッジタイプの記録ヘッドのみならず、装置本体に装着さ
れることで、装置本体との電気的な接続や装置本体から
のインクの供給が可能になる交換自在のチップタイプの
記録ヘッドを用いてもよい。

【００６５】また、以上説明した記録装置の構成に、記
録ヘッドに対する回復手段、予備的な手段等を付加する
ことは記録動作を一層安定にできるので好ましいもので
ある。これらを具体的に挙げれば、記録ヘッドに対して
のキャッピング手段、クリーニング手段、加圧あるいは
吸引手段、電気熱変換体あるいはこれとは別の加熱素子
あるいはこれらの組み合わせによる予備加熱手段などが
ある。また、記録とは別の吐出を行う予備吐出モードを
備えることも安定した記録を行うために有効である。

【００６６】更に、記録装置の記録モードとしては黒色
等の主流色のみの記録モードだけではなく、記録ヘッド
を一体的に構成するか複数個の組み合わせによってでも
良いが、異なる色の複色カラー、または混色によるフル
カラーの少なくとも１つを備えた装置とすることもでき
る。

【００６７】以上説明した実施の形態においては、イン
クが液体であることを前提として説明しているが、室温
やそれ以下で固化するインクであっても、室温で軟化も
しくは液化するものを用いても良く、あるいはインクジ
ェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下
の範囲内で温度調整を行ってインクの粘性を安定吐出範
囲にあるように温度制御するものが一般的であるから、
使用記録信号付与時にインクが液状をなすものであれば
よい。

【００６８】加えて、積極的に熱エネルギーによる昇温
をインクの固形状態から液体状態への状態変化のエネル
ギーとして使用せしめることで積極的に防止するため、
またはインクの蒸発を防止するため、放置状態で固化し
加熱によって液化するインクを用いても良い。いずれに
しても熱エネルギーの記録信号に応じた付与によってイ
ンクが液化し、液状インクが吐出されるものや、記録媒
体に到達する時点では既に固化し始めるもの等のよう
な、熱エネルギーの付与によって初めて液化する性質の
インクを使用する場合も本発明は適用可能である。

【００６９】このような場合インクは、特開昭５４−５
６８４７号公報あるいは特開昭６０−７１２６０号公報
に記載されるような、多孔質シート凹部または貫通孔に
液状または固形物として保持された状態で、電気熱変換
体に対して対向するような形態としてもよい。本発明に
おいては、上述した各インクに対して最も有効なもの
は、上述した膜沸騰方式を実行するものである。

【００７０】なお、本発明は、複数の機器（例えばホス
トコンピュータ，インターフェース機器，リーダ，プリ
ンタなど）から構成されるシステムに適用しても、一つ
の機器からなる装置（例えば、複写機，ファクシミリ装
置など）に適用してもよい。

【発明の効果】以上説明したように本発明によれば、デ
コーダをシフトレジスタやラッチが設けられる領域と分
離させて配置することにより、記録素子の列の両端に設
ける回路のバランスが良くなるので、全体の配置面積を
減少させることができる。

【００７１】従って、１枚の半導体ウエハからの収量が
増加し、記録ヘッドのコストを低減する事が出来る。

【００７２】また、配置面積が減少することにより、回
路の配線長が減少し、輻射ノイズを抑えることも出来
る。

【図面の簡単な説明】

【図１】本発明の代表的な実施の形態であるインクジェ
ットプリンタの構成の概要を示す外観斜視図である。

【図２】図１のインクジェットプリンタの制御回路の構
成を示すブロック図である。

【図３】記録ヘッドＩＪＨの実施形態に従う記録ヘッド
素子基板の回路構成を示す回路図である。

【図４】図３の回路の記録ヘッド素子基板上の配置を示
すレイアウト図である。

【図５】図３に示す構成の記録ヘッドＩＪＨの駆動タイ
ミングを示すタイミングチャートである。

【図６】一般的な記録ヘッド素子基板上の配置を示すレ
イアウト図である。

【符号の説明】

１０５、１０８ シフトレジスタ １０６、１０９ ラッチ １０７ ＡＮＤ回路 １１０ ４−１６デコーダ Ａ１〜Ａ６４ ＡＮＤゲート Ｔ１〜Ｔ６４ パワートランジスタ Ｈ１〜Ｈ６４ 発熱素子 ２０１ 昇圧回路用エリア ２０２ インク供給穴 ２０３、２０４ デコーダ用エリア ２０５、２０６ 駆動回路用エリア ２０７、２０８ 信号線の配線エリア ２０９、２１０ ＡＮＤゲート用エリア ２１１、２１２ パワートランジスタ用エリア ２１３、２１４ 発熱素子用エリア ２１５、２１６ ＡＮＤ回路１０７用エリア ２１７、２１８ ラッチ回路用エリア ２１９、２２０ シフトレジスタ用エリア ２２１、２２２ 入力端子用エリア １７００ インタフェース １７０１ ＭＰＵ １７０２ ＲＯＭ １７０３ ＲＡＭ １７０４ ゲートアレイ（Ｇ．Ａ．） １７０５ ヘッドドライバ ＩＪＨ 記録ヘッド

Claims (10)

【特許請求の範囲】
1. 【請求項１】 所定方向に配列された複数の記録素子と
   該記録素子を駆動するための駆動回路とが同一の素子基
   体上に設けられており、前記記録素子が複数のブロック
   毎に分割駆動されるように構成された記録ヘッドであっ
   て、 各記録素子に対応した記録データ及び駆動するブロック
   を示す符号化されたブロックデータがシリアルに入力さ
   れる入力端子と、 前記入力端子からシリアルに入力されたデータを１ビッ
   トずつ順次シフトして格納するシフトレジスタと、 前記シフトレジスタに格納されたデータを一時的に保持
   するラッチと、 前記ラッチに保持されたデータのうち、前記符号化され
   たブロックデータを復号するデコーダと、 前記ラッチから出力された記録データ、前記デコーダか
   ら出力された復号されたブロックデータ、及び前記駆動
   回路の駆動タイミングを規定する駆動信号の３つの信号
   の論理積を求めるＡＮＤ回路とを備えており、 前記素子基体上において、前記記録素子の列の一端側
   に、前記入力端子、前記シフトレジスタ、及び前記ラッ
   チが配置されており、前記記録素子の列の他端側に、前
   記デコーダが配置されていることを特徴とする記録ヘッ
   ド。
2. 【請求項２】 前記ＡＮＤ回路が、前記３つの信号のう
   ち２つの信号の論理積を求める第１のＡＮＤゲートと、
   該第１のＡＮＤゲートの出力と前記３つの信号の残り信
   号との論理積を求める第２のＡＮＤゲートとを有するこ
   とを特徴とする請求項１に記載の記録ヘッド。
3. 【請求項３】 前記ＡＮＤ回路が、３入力のＡＮＤゲー
   トを有することを特徴とする請求項１に記載の記録ヘッ
   ド。
4. 【請求項４】 前記記録素子の列、前記駆動回路、前記
   入力端子、前記シフトレジスタ、前記ラッチ、前記デコ
   ーダ及び前記ＡＮＤ回路の組を２組備えており、２つの
   組が前記素子基体上に線対称に配置されていることを特
   徴とする請求項１から３のいずれか１項に記載の記録ヘ
   ッド。
5. 【請求項５】 前記駆動回路の駆動能力を向上させるべ
   く、前記駆動回路に昇圧した電圧を供給する昇圧回路
   を、前記２つの記録素子列に共通に備えており、該昇圧
   回路が前記他端側に配置されていることを特徴とする請
   求項４に記載の記録ヘッド。
6. 【請求項６】 インクを吐出して記録を行うインクジェ
   ット記録ヘッドであることを特徴とする請求項１から５
   のいずれか１項に記載の記録ヘッド。
7. 【請求項７】 熱エネルギーを利用してインクを吐出す
   る記録ヘッドであって、前記記録素子はインクに与える
   熱エネルギーを発生するための電気熱変換体を有してい
   ることを特徴とする請求項６に記載の記録ヘッド。
8. 【請求項８】 所定方向に配列された複数の記録素子と
   該記録素子を駆動するための駆動回路とが同一の素子基
   体上に設けられており、前記記録素子が複数のブロック
   毎に分割駆動されるように構成された記録ヘッド素子基
   板であって、 各記録素子に対応した記録データと、駆動するブロック
   を示す符号化されたブロックデータとがシリアルに入力
   される入力端子と、 前記入力端子からシリアルに入力されたデータを１ビッ
   トずつ順次シフトして格納するシフトレジスタと、 前記シフトレジスタに格納されたデータを一時的に保持
   するラッチと、 前記ラッチに保持されたデータのうち、前記符号化され
   たブロックデータを復号するデコーダと、 前記ラッチから出力された記録データ、前記デコーダか
   ら出力された復号されたブロックデータ、及び前記駆動
   回路の駆動タイミングを規定する駆動信号の３つの信号
   の論理積を求めるＡＮＤ回路とを備えており、 前記素子基体上において、前記記録素子の列の一端側
   に、前記入力端子、前記シフトレジスタ、及び前記ラッ
   チが配置されており、前記記録素子の列の他端側に、前
   記デコーダが配置されていることを特徴とする記録ヘッ
   ド素子基板。
9. 【請求項９】 請求項１から７のいずれか１項に記載の
   記録ヘッドを用いて記録を行なう記録装置。
10. 【請求項１０】 前記入力端子へ信号を入力している期
    間と、前記駆動回路を駆動する期間との少なくとも一部
    が重複するように、前記記録ヘッドへの入力信号を制御
    することを特徴とする請求項９に記載の記録装置。