JP2002320742A - パチンコ遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 電源投入時の主制御基板から各制御基板への
データ送信を保障する。 【解決手段】 主制御基板のセキュリティチェック時間
Ｔ１がサブ制御基板のセキュリティチェック時間Ｔ２以
上であり、且つ主制御基板のセキュリティチェック動作
がサブ制御基板のセキュリティチェック動作よりも遅く
実効される。これにより、主制御基板のＣＰＵがＲＯＭ
に書き込まれたプログラムに従って遊技の制御を実行開
始するときには、サブ制御基板の各ＣＰＵは既に遊技の
制御を実行している。この結果、電源投入後直ちに、主
制御基板のＣＰＵが各サブ制御基板にデータを送信して
も、各サブ制御基板は本来の制御を実行しているので確
実にデータを受信することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパチンコ遊技機に関
し、詳しくは遊技の進行を司る主制御基板と、主制御基
板以外のサブ制御基板とを備えたパチンコ遊技機に係わ
る。

【０００２】

【従来の技術】遊技機、例えばパチンコ遊技機において
は、発射された遊技球が入賞口に入賞すると予め定めら
れた個数の遊技球を景品球として払い出すよう構成され
ている。遊技盤面上の各入賞口に入賞した遊技球は、セ
ーフ球タンクに一旦停留され、停留された遊技球はセン
サにより１個づつ検出され、所定個数の景品球としての
遊技球をモータ等の駆動装置により遊技者に払い出した
後、検出された遊技球はセーフ球タンクから排出され
る。この従来のパチンコ遊技機は、入賞した遊技球がセ
ーフ球タンクに停留され、景品球を払い出してから機外
に排出することから、停電等の不測の事態が生じても入
賞した遊技球がセーフ球タンクに停留されていることか
ら、遊技者に不利益を与えることがないという効果を有
していた。

【０００３】しかしながら、前記従来のパチンコ遊技機
は、以下の課題を有していた。 （１）セーフ球タンクを備える必要のあることから構成
が嵩張る、複雑になる。 （２）停電等が発生したときには、払い出すべき景品球
数のデータが消滅することから、最大数の景品球を払い
出すことになり正確な景品球を払い出していない。例え
ば、入賞球１個に対して５個又は１０個の景品球を払い
出すべき場合でも１５個の景品球を払い出すことにな
る。

【０００４】これらの課題を解決するために、近年、景
品球を払い出すための景品払い出し制御基板を備え、払
い出すべき景品個数に対応したデータを景品払い出し基
板のメモリに記憶し、このメモリをバッテリバックアッ
プする提案が為されている。該提案に係る発明として、
特開平１１−３０００１８号公報（特願平１０−１２６
６９３号）の「弾球遊技機」に示す発明がある。この提
案は、パチンコ機の機構を単純化することができ、正確
な景品球を払い出すことができるという優れた効果を有
する。

【０００５】

【発明が解決しようとする課題】しかしながら、前述し
た景品払い出し基板を備えるパチンコ遊技機等において
は、猶、次のような課題が考えられる。 （１）前記パチンコ遊技機は、遊技の進行を司る主制御
基板の他に、前記景品払い出し制御基板等のサブ制御基
板を備え、これらの各基板には電源基板から電源を供給
する構成が一般的である。この電源基板から各制御基板
に電源を供給したとき、いずれの制御基板が早く立ち上
がっているのか不明であるという課題、（２）これによ
り、例えば主制御基板から景品払い出し基板にデータを
送信したとき、送信したデータが受信されないことがあ
るという課題、（３）前記（１）及び（２）の課題は、
近年のパチンコ遊技機は不正防止を目的として、主制御
基板から各制御基板へ一方向のみデータを送信する構成
を採用していることから、各制御基板がデータを受信し
なかったときには２度と同じデータを受信することはな
いという課題、が考えられた。本発明のパチンコ遊技機
は、これらの課題を好適に解決し、一層健全なパチンコ
遊技機を提供することを目的として為されたものであ
る。

【０００６】

【課題を解決するための手段及び効果】請求項１に記載
のパチンコ遊技機は、遊技盤面上の遊技球の挙動に基づ
いた遊技の進行を司る主制御基板（３０）と、入賞状態
の発生により所定個数の遊技球を賞球として払い出す賞
球制御基板（３１）とを含むパチンコ遊技機において、
ＣＰＵ（６１）を搭載しており、入賞データを前記賞球
制御基板（３１）に送信する前記主制御基板（３０）
と、ＣＰＵ（６３）及びＲＡＭを搭載しており、受信し
た前記入賞データを前記ＲＡＭの未払データに加算する
機能、球切モータ（２９ｂ）を駆動制御して賞球を払い
出す機能、賞球の払い出しを賞球払い出しスイッチ（２
９ａ）により検出する機能、払い出しの実行により前記
未払データを減算する機能及び停電時に前記未払データ
を記憶保持する機能を有する前記賞球制御基板（３１）
とを備え、前記主制御基板（３０）及び前記賞球制御基
板（３１）への電源投入が遮断されるとき、同一電源
（ＤＣ１２Ｖ）の電圧降下を検出し、降下する電圧が第
１基準電圧（ＬＶ１）に至ると前記主制御基板（３０）
のＣＰＵ（６１）を停止させ、降下する電圧が前記第１
基準電圧（ＬＶ１）より低い第２基準電圧（ＬＶ３）に
至ると前記賞球制御基板（３１）のＲＡＭへの書き込み
を禁止し、降下する電圧が前記第２基準電圧（ＬＶ３）
より低い第３基準電圧（ＬＶ２）に至ると前記賞球制御
基板（３１）のＣＰＵ（６３）を停止させることを特徴
とする。

【０００７】請求項１に記載のパチンコ遊技機は、主制
御基板（３０）及び賞球制御基板（３１）への電源投入
が遮断されるとき、同一電源（ＤＣ１２Ｖ）の電圧降下
を検出し、降下する電圧が第１基準電圧（ＬＶ１）に至
ると主制御基板（３０）のＣＰＵ（６１）を停止させ、
降下する電圧が第１基準電圧（ＬＶ１）より低い第２基
準電圧（ＬＶ３）に至ると賞球制御基板（３１）のＲＡ
Ｍへの書き込みを禁止し、降下する電圧が第２基準電圧
（ＬＶ３）より低い第３基準電圧（ＬＶ２）に至ると賞
球制御基板（３１）のＣＰＵ（６３）を停止させる。

【０００８】つまり、同一電源（ＤＣ１２Ｖ）の電圧が
第１基準電圧（ＬＶ１）、第２基準電圧（ＬＶ３）、第
３基準電圧（ＬＶ２）と低下するのに従って、主制御基
板（３０）のＣＰＵ（６１）を停止し、次に賞球制御基
板（３１）のＲＡＭへの書き込みを禁止し、最後に賞球
制御基板（３１）のＣＰＵ（６３）を停止させるので、
主制御基板（３０）のＣＰＵ６１が停止する前に送信し
たデータは賞球制御基板（３１）に確実に受信される。
これにより、停電発生時に主制御基板（３０）から送信
される入賞データを賞球制御基板（３１）が受信できな
いという不具合は未然に防止されるから、遊技者に不利
益を与えることがない。

【０００９】また、入賞データにより加算されるＲＡＭ
の未払データは記憶保持されるのであるが、賞球制御基
板（３１）のＣＰＵ（６３）が停止される前にＲＡＭへ
の書き込みが禁止されるので、ＣＰＵ（６３）の停止時
の不安定な状態でのＲＡＭの内容を記憶保持するのでは
なく、ＣＰＵ（６３）の停止前の安定したＲＡＭの内容
を記憶保持することができる。

【００１０】請求項２記載のパチンコ遊技機は、前記主
制御基板（３０）から前記賞球制御基板（３１）への送
信回路は、前記主制御基板（３０）からのみ送信するこ
とができる一方向通信の回路として構成されていること
を特徴とする。この一方向通信を採用している場合、賞
球制御基板（３１）が入賞データを受信できなければ２
度と同じデータを受信できないが、停電発生時には、上
述のように同一電源（ＤＣ１２Ｖ）の電圧により、まず
主制御基板（３０）のＣＰＵ（６１）を停止し、その後
に賞球制御基板（３１）のＣＰＵ（６３）を停止させる
ので、必ず主制御基板（３０）のＣＰＵ（６１）が賞球
制御基板（３１）のＣＰＵ（６３）に先んじて停止し、
一方向通信回路を採用したことによる不具合の発生を未
然に防止できる。

【００１１】

【発明の実施の形態】以下に、本発明の好適な実施例を
図面に基づいて説明する。尚、本発明の実施の形態は、
下記の実施例に何ら限定されるものではなく、本発明の
技術的範囲に属する限り種々の形態を採り得ることはい
うまでもない。図１に示すように、本実施例のパチンコ
遊技機１０は、大きくは長方形の外枠１１と前面枠１２
とからなり、外枠１１の左隣に公知のカードリーダ１３
が設けられている。前面枠１２は、左端上下のヒンジ１
４により外枠１１に対し回動可能に取り付けられてい
る。前面枠１２の下方には上皿１５が設けられ、この上
皿１５に貸出釦１６、精算釦１７及び残高表示部１８が
設けられている。カードリーダ１３のカード口１９にプ
リペイドカードを挿入すると、記憶された残高が残高表
示部１８に表示され、貸出釦１６を押下すると遊技球の
貸出しが実行され上皿１５の払い出し口より遊技球が排
出される。

【００１２】前面枠１２には、窓状の金枠２０が前面枠
１２に対して解放可能に取り付けられている。この金枠
２０には板ガラス２１が二重にはめ込まれている。板ガ
ラス２１の奥には遊技盤２２が収納されている。上皿１
５の前面枠１２下部には、下皿２３が設けられ、下皿２
３の右側には発射ハンドル２４が取り付けられている。

【００１３】この発射ハンドル２４の外周には、図示し
ない回動リングが擁され、時計方向に回動すれば遊技球
を遊技盤２２上に発射することができる。上皿１５と下
皿２３とは連結されていて、上皿１５が遊技球で満杯状
態になれば下皿２３に遊技球を誘導するよう構成されて
いる。

【００１４】図２はパチンコ遊技機１０を裏側から見た
裏面図である。図示するように、前述した遊技盤２２を
脱着可能に取り付ける機構盤２６が前述した外枠１３に
収納されている。この機構盤２６には、上方から、球タ
ンク２７，誘導樋２８及び払出し装置２９が設けられて
いる。この構成により、遊技盤２２上の入賞口に遊技球
の入賞があれば球タンク２７から誘導樋２８を介して所
定個数の遊技球を払出し装置２９により前述した上皿１
５に排出することができる。また、機構盤２６には主制
御基板３０及び賞球制御基板３１が脱着可能に、遊技盤
２２には特別図柄表示装置３２が、前面枠左下部には発
射制御基板３３が、特別図柄表示装置３２の左側に外部
接続端子基板５０が、各々取り付けられている。尚、機
構盤２６を中心とした遊技球の払い出し等に関する構造
は従来の構成と同様なのでその詳細な説明は割愛する。

【００１５】次に図３を用いて遊技盤２２について説明
する。図３に示すように遊技盤２２には、中央に特別図
柄表示装置３２を構成するＬＣＤパネルユニット（以
下、「ＬＣＤ」という。）３２ａ、その下部に第１種始
動口としての普通電動役物３６、ＬＣＤ３５上部の普通
図柄表示装置３７、普通図柄表示装置３７に表示される
図柄の変動開始に用いられるＬＣＤ３５の左右の普通図
柄作動ゲート３８及び３９、普通電動役物３６下部の大
入賞口４０、盤面最下部のアウト口４１、その他の各種
入賞口、風車及び図示しない遊技釘等が備えられてい
る。この構成により、前述した発射ハンドル２４を回動
すれば発射制御基板３３により駆動される発射モータ３
３ａが駆動されて上皿１５上の遊技球がガイドレールを
介して遊技盤２２上に発射される。発射された遊技球が
各入賞口に入賞すれば遊技球は盤面裏面にセーフ球とし
て取り込まれ、入賞しなければアウト口４１を介してア
ウト球として同様に盤面裏面に取り込まれる。

【００１６】続いて前述したパチンコ遊技機１０の電気
的構成を図４のブロック図を用いて説明する。パチンコ
遊技機１０の電気回路は、図示するように、前述した主
制御基板３０、賞球制御基板３１、特別図柄表示装置３
２、発射制御基板３３、ランプ制御基板３４及び音制御
基板３５等から構成されている。尚、この回路図には、
信号の受け渡しを行うために所謂中継基板等は記載して
いない。

【００１７】主制御基板３０は、遊技制御プログラムを
記憶したＲＯＭ及び演算等の作業領域として働くＲＡＭ
を内蔵した８ビットワンチップマイコンを中心とした論
理演算回路として構成され、この他各基板又は各種スイ
ッチ類及び各種アクチェータ類との入出力を行うための
外部入出力回路も設けられている。主制御基板３０の入
力側には、第１種始動口スイッチ３６ａ、普通図柄作動
スイッチ３８ａ及び３９ａ、役物連続作動スイッチ（以
下、単に「Ｖスイッチ」と呼ぶ）４０ａ、カウントスイ
ッチ４０ｂ、満タンスイッチ４３、補給スイッチ４４、
複数のその他入賞口スイッチ５２等が接続されている。

【００１８】また、出力側には、大入賞口ソレノイド４
０ｃ、Ｖソレノイド４０ｂ、普通役物ソレノイド３６ｂ
及び外部接続端子基板５０等が接続されている。第１種
始動スイッチ３６ａは前述した遊技盤２２上の普通電動
役物３６内、普通図柄作動スイッチ３８ａ及び３９ａは
各々普通図柄作動ゲート３８及び３９内、Ｖスイッチ４
０ａは大入賞口４０内の特定領域内、同じくカウントス
イッチ４０ｂは大入賞口４０内、、満タンスイッチ４３
は下皿１６内、補給スイッチ４４は球タンク２７内、そ
の他入賞口スイッチ５２は普通電動役物３６及び大入賞
口４０以外の盤面上の各々の入賞口、に各々取り付けら
れている。ここで、Ｖスイッチ４０ａは大入賞口４０内
に入賞した遊技球が特別装置作動領域（以下、「特別領
域」という。）を通過したことを、カウントスイッチ４
０ｂは大入賞口４０内に入賞する全ての遊技球を、満タ
ンスイッチ４３は下皿１６内に遊技球が満タン状態にな
ったことを、補給スイッチ４４は球タンク２７内に遊技
球が存在することを、その他入賞口スイッチ５２は普通
電動役物３６及び大入賞口４０以外の盤面上の各々の入
賞口に遊技球が入賞したことを、各々検出するためのも
のである。また、出力側に接続された大入賞口ソレノイ
ド４０ｃは大入賞口４０、Ｖソレノイドは大入賞口４０
内の特別領域、普通役物ソレノイド３６ｂは普通電動役
物３６の開閉に各々使用されるものである。

【００１９】特別図柄表示装置３２は、前述したＬＣＤ
３２ａと、このＬＣＤ３２ａを駆動制御する図柄表示装
置制御基板（以下、単に「図柄制御基板」（「画像制御
基板」ともいう。）という。）３２ｂ及びバックライト
及びインバータ基板等の付属ユニット３２ｃから構成さ
れている。図柄制御基板３２ｂは、前述した主制御基板
３０と同様８ビットワンチップマイコンを中心とした論
理演算回路として構成されている。

【００２０】賞球制御基板３１は、主制御基板３０から
の指令コマンドに従って球切りモータ２９ｂを駆動制御
して入賞があった場合に遊技者に賞球としての遊技球を
払い出すと共に、前述したプリペイドカードユニット１
３及びＣＲ精算表示基板４２等も制御するものであり、
マイクロコンピュータを用いた論理演算回路として構成
されている。ＣＲ精算表示基板４２は、前述した上皿１
５の貸出釦１６、精算釦１７及び残高表示部１８等から
構成されている。賞球制御基板３１の入力側には、賞球
払い出しスイッチ２９ａが接続されている。賞球払出し
スイッチ２９ａは払出し装置２９内の球切りモータ２９
ｂの下方に備えられ、球切モータ２９ｂにより払い出さ
れる遊技球を検出する。

【００２１】発射制御基板３３は、遊技者が操作する発
射ハンドル２４の回動量に応じて発射モータ３３ａを駆
動制御するものであり、その他遊技者が発射停止スイッ
チ２４ｂを押下したとき発射を停止させたり、発射ハン
ドル２４に内蔵された前記タッチスッチ２４ａがオン状
態のときタッチランプ４５を点灯させるためのものであ
る。タッチスイッチ２４ａは発射ハンドル２４に内蔵さ
れ遊技者が発射ハンドル２４に触れていることを検出す
る。

【００２２】ランプ制御基板３４は主としてトランジス
タ等の駆動素子から構成されており、主制御基板３０か
らの指令を受けて普通図柄表示装置３７、大当たりラン
プやエラーランプ等のランプ類及びＬＥＤ等の各種ラン
プ類を点灯表示させるためのものである。

【００２３】音制御基板３５は音源ＩＣ及びアンプ等か
ら構成されており、主制御基板３０の指令を受けてスピ
ーカ４６を駆動制御するためのものである。前述した特
別図柄表示装置３２、賞球制御基板３１、発射制御基板
３３、ランプ制御基板３４及び音制御基板３５への送信
は、主制御基板３０からのみ送信することができるよう
一方向通信の回路として構成されている。

【００２４】前記主制御基板３０、賞球制御基板３１、
図柄制御基板３２ｂ、発射制御基板３３、ランプ制御基
板３４及び音制御基板３５等へは、図５に示すように、
電源回路５５から各種電源が供給されている。電源回路
５５は、２４Ｖ交流電源からＤＣ３２Ｖ、ＤＣ１２Ｖ、
更にコンデンサによりＤＣ５Ｖのバックアップ電源を生
成するよう構成されている。そして、主制御基板３０、
賞球制御基板３１及び図柄制御基板３２ｂ等の各基板で
は、供給されたＤＣ１２Ｖ電源からＩＣ駆動用のＤＣ５
Ｖを生成する。

【００２５】ここで、図示するように、電源回路５５か
ら供給されるＤＣ１２Ｖの電源は主制御基板３０の電圧
監視回路６０を介してＣＰＵ６１のリセット（ＲＥＳ）
端子に接続されている。同様に、電源回路５５から供給
されるＤＣ１２Ｖの電源は賞球制御基板３１の電圧監視
回路６２を介してＣＰＵ６３のリセット（ＸＲＥＳ）端
子に接続され、バックアップ電圧監視回路６４を介して
ＣＰＵ６３のＸＮＭＩ端子に接続されている。また、電
源回路の５Ｖバックアップ電源はＣＰＵ６３のバックア
ップ端子（ＶＢＢ）に接続されている。同様に、電源回
路５５から供給されるＤＣ１２Ｖの電源は図柄制御基板
３２ｂの電圧監視回路６５を介してＣＰＵ６６のリセッ
ト（ＲＥＳ）端子に接続されている。

【００２６】主制御基板３０の電圧監視回路６０は、図
６に示すように、電圧監視ＩＣ１１、抵抗器Ｒ１７、Ｒ
１８及びＲ１９、バイバスコンデンサＣ１０等から構成
されている。電圧監視ＩＣ１１の入力端子であるＶＳＢ
端子には、抵抗器Ｒ１７とＲ１８とで分圧したＤＣ１２
Ｖの電源が供給され、出力端子であるＲＥＳＥＴ端子
は、抵抗器Ｒ１９でＤＣ５Ｖにプルアップされると共
に、ＣＰＵ６１の入力端子であるＲＥＳ端子に接続され
ている。尚、図示はしないが、電圧監視回路６５も電圧
監視回路６０と同様の構成である。

【００２７】賞球制御基板３１の電圧監視回路６２は、
図７に示すように、電圧監視ＩＣ８、抵抗器Ｒ３８、Ｒ
３９及び４０、バイパスコンデンサＣ２２及びＣ２３等
から構成されている。電圧監視ＩＣ８の入力端子である
ＶＳ端子には、抵抗器Ｒ３９とＲ４０とで分圧したＤＣ
１２Ｖの電源が供給され、出力端子であるＲＥＳＥＴ端
子は、抵抗器Ｒ３８でＤＣ５Ｖにプルアップされると共
に、ＣＰＵ６３の入力端子であるＸＲＥＳ端子に接続さ
れている。

【００２８】バックアップ電圧監視回路６４は、コンパ
レータＩＣ１Ａ、抵抗器Ｒ４１〜４５等から構成されて
いる。コンパレータＩＣ１Ａのマイナス入力端子には、
抵抗器Ｒ４３とＲ４４とで分圧したＤＣ５Ｖの電源が供
給され、プラス入力端子には、抵抗器Ｒ４１とＲ４２と
で分圧したＤＣ１２Ｖの電源が供給され、出力端子は抵
抗器Ｒ４５でＤＣ５Ｖにプルアップされると共に、ＣＰ
Ｕ６３の入力端子であるＸＮＭＩ端子に接続されてい
る。

【００２９】前記構成により、パチンコ遊技機１０に電
源が投入されたときの主制御基板３０と、賞球制御基板
３１及び図柄制御基板３２ｂ等の主制御基板以外のサブ
制御基板との各々のＣＰＵの動作立ち上がり状態を、図
８に示すタイミングチャートに従って説明する。パチン
コ遊技機１０に電源が投入されると、電源基板５５によ
りＤＣ３２Ｖ、ＤＣ１２Ｖ、バッテリバックアップ電源
（ＶＢＢ）であるＤＣ５Ｖが生成される。この生成され
たＤＣ１２Ｖ電源は、図５に示すように各制御基板に供
給される。

【００３０】ここで、図８に示すように、電源が投入さ
れると（ポイントＰ１）、ＤＣ１２Ｖ電源の電圧は放物
線を描いて漸次０Ｖから１２Ｖに立ち上がる。この漸次
立ち上がるＤＣ１２Ｖ電源の電圧が、基準値ＬＶ２にな
ると賞球制御基板３１の電圧監視回路６２及び図柄制御
基板３２ｂの電圧監視回路６５の出力がロウレベルから
ハイレベルとなりＣＰＵ６３のリセットが解除され、Ｃ
ＰＵ６３がセキュリティチェック動作を開始する（ポイ
ントＰ２）。ＤＣ１２Ｖの電源電圧が基準値ＬＶ２のと
きには、主制御基板３０の電圧監視回路６０の出力はロ
ウレベルの状態を維持している。ＤＣ１２Ｖの電源電圧
が基準値ＬＶ２から基準値ＬＶ１に上昇すると、電圧監
視回路６０の出力はロウレベルからハイレベルとなりＣ
ＰＵ６１のリセットが解除され、ＣＰＵ６１がセキュリ
ティチェック動作を開始する（ポイントＰ３）。

【００３１】主制御基板３０のＣＰＵ６１のセキュリテ
ィチェック時間Ｔ１は、賞球制御基板３１のＣＰＵ６３
及び図柄制御基板３２ｂのＣＰＵ６６等のサブ制御基板
の各ＣＰＵのセキュリティチェック時間Ｔ２と同等かそ
れ以上長くなるように設計されている。尚、セキュリテ
ィチェックとは、周知の如く、ワンチップマイコンであ
るＣＰＵ６１、６３及び６６が遊技の進行内容を書き込
んだＲＯＭの内容が正規の内容であるか否かをチェック
する機能のことである。

【００３２】主制御基板３０のセキュリティチェック時
間Ｔ１がサブ制御基板のセキュリティチェック時間Ｔ２
以上であり、且つ主制御基板３０のＣＰＵ６１のセキュ
リティチェック動作がサブ制御基板のセキュリティチェ
ック動作よりも遅く実効される。これにより、主制御基
板３０のＣＰＵ６１がＲＯＭに書き込まれたプログラム
に従って遊技の制御を実行開始するときには、サブ制御
基板の各ＣＰＵは既に遊技の制御を実行している。この
結果、電源投入後直ちに、主制御基板３０のＣＰＵ６１
が各サブ制御基板にデータを送信しても、各サブ制御基
板は本来の制御を実行しているので確実にデータを受信
することができる。尚、本具体例では、セキュリティチ
ェック時間Ｔ１は約４３９msであり、主制御基板３０の
ＣＰＵ６１が電源の投入から遊技の制御を実行するまで
の時間は、約５２９ms〜５４９msである。また、セキュ
リティチェック時間Ｔ２は約２００msであり、サブ制御
基板の１つである賞球制御基板３１のＣＰＵ６３が電源
の投入から遊技の制御を実行するまでの時間は、約２０
２ms〜２０３msである。

【００３３】次にパチンコ遊技機１０への電源投入が遮
断されるときの動作を、図９に示すタイミングチャート
に従って説明することにする。パチンコ遊技機１０への
電源投入が遮断されると（ポイントＰ６）、ＤＣ１２Ｖ
の電源電圧は、遮断直後の低下が著しいもののその後は
ほぼリニアに低下してゆき所定時間後に０Ｖとなる。こ
のリニアに漸減してゆく途中で、前述の基準電圧ＬＶ１
に至ると（ポイントＰ７）、主制御基板３０の電圧監視
回路６０の出力電圧がハイレベルからロウレベルに変化
しＣＰＵ６１をリセット状態とする。この後、時間の経
過に従ってＤＣ１２Ｖの電源電圧は漸減してゆき基準電
圧ＬＶ３に至ると（ポイントＰ８）、賞球制御基板３１
のバックアップ電圧監視回路６４の出力電圧がハイレベ
ルからロウレベルに変化する。これにより賞球制御基板
３１のＣＰＵ６３のＸＮＭＩ端子がロウレベルとなり、
ＣＰＵ６３にノンマスカブルインターラプトがかかるこ
とになる。

【００３４】ＤＣ１２Ｖの電源電圧が基準電圧ＬＶ３か
ら更に低下し基準電圧ＬＶ２に至ると（ポイントＰ
９）、賞球制御基板３１の電圧監視回路６２及び図柄制
御基板３２ｂの電圧監視回路６５等の各サブ制御基板の
電圧監視回路の出力電圧はハイレベルからロウレベルに
変化する。これにより、各サブ制御基板のＣＰＵをリセ
ット状態とする。ここで、賞球制御基板３１のＲＡＭは
バッテリバックアップされており、電源遮断時もＲＡＭ
に記憶されたデータは所定時間（本実施例では、約１時
間２０分〜約３時間３０分）保持される。ところで、前
述したように、賞球制御基板３１のＣＰＵ６３がリセッ
ト状態とされる前に、ＸＮＭＩ端子が有効とされる。こ
れにより、ＣＰＵ６３は、ＲＡＭへのアクセスを禁止し
て書き込みを阻止する。これにより、リセット状態とな
る不安定な状態でのＲＡＭの内容をバッテリバックアッ
プするのではなく、リセット前の安定したＲＡＭの内容
をバッテリバックアップすることができる。

【００３５】前述したように、電源投入が遮断される場
合、先ず主制御基板３０のＣＰＵ６１をリセット状態と
し、その後、サブ制御基板の各ＣＰＵをリセット状態と
する。これにより、主制御基板３０のＣＰＵ６１が電源
投入が遮断される前に送信したデータを各サブ制御基板
が確実に受信されるという効果を有する。尚、本具体例
では、基準電圧ＬＶ１は９．３９Ｖ〜１０．２１Ｖであ
り、基準電圧ＬＶ３は８．００Ｖ〜９．２３Ｖであり、
基準電圧ＬＶ２は７．２０Ｖ〜７．７５Ｖとなるよう設
計されている。

【００３６】主制御基板３０から賞球制御基板３１へ入
賞データを送信する構成については、特願平１０−１２
６６９３号の「弾球遊技機」に示す構成と略同様な構成
であることから、簡単な説明に留める。主制御基板３０
は、普通電動役物３６内に設けられた第１種始動口スイ
ッチ３６ａ、大入賞口４０内に設けられたカウントスイ
ッチ４０ｂ、その他の入賞口に各々設けられた複数のそ
の他入賞口検出スイッチ５２により入賞があることを検
出すると、データＰＤ１、ＰＤ２、ＰＤ３をインクリメ
ント（＋１）する処理を実行する。データＰＤ１は、入
賞球１個に対し５個の賞球を行う入賞口に対応する。デ
ータＰＤ２は、入賞球１に対し１０個の賞球を行う入賞
口に対応する。データＰＤ３は、入賞球１に対し１５個
の賞球を行う入賞口に対応する。このインクリメント処
理は所定時間実行され、所定時間経過後にデータＰＤ
１、ＰＤ２及びＰＤ３は賞球制御基板３１に送信され、
送信されたとき零クリアされる。

【００３７】一方、送信されたデータＰＤ１〜ＰＤ３を
受信した賞球制御基板３１は、受信したデータＰＤ１を
未払データＭＰＤ１、データＰＤ２を未払データＭＰＤ
２、データＰＤ３を未払データＭＰＤ３、に各々加算処
理する。賞球制御基板３１のＣＰＵ６３は、未払データ
ＭＰＤ１〜ＭＰＤ３の各データの値が零でなければ球切
モータ２９ｂを駆動制御して賞球の払い出しを実行し、
賞球を払い出した後に値をデクリメント（−１）し、そ
の値が零になるまで同様の処理を実行する。即ち、未払
データＭＰＤ１の値が零でなければ、球切モータ２９ｂ
を駆動制御して賞球としての遊技球を５個払い出した
後、未払データＭＰＤ１の値をデクリメントする。遊技
球が５個払い出されたことは、賞球払い出しＳＷ２９ａ
により検出される。同様に、未払データＭＰＤ２の値が
零でなければ、球切モータ２９ｂを駆動制御して賞球と
しての遊技球を１０個払い出した後、未払データＭＰＤ
１の値をデクリメントする。未払データＭＰＤ３の値が
零でなければ、球切モータ２９ｂを駆動制御して賞球と
しての遊技球を１５個払い出した後、未払データＭＰＤ
１の値をデクリメントする。

【００３８】前記未払データＭＰＤ１〜ＭＰＤ３のデー
タはワンチップマイコンであるＣＰＵ６３の内蔵ＲＡＭ
に記憶される。前述したように、このＣＰＵ６３のＶＢ
Ｂ端子には電源基板５５からＤＣ５Ｖのバッテイバック
アップ電源が供給されている。従って、一時的な停電に
よりパチンコ遊技機１０への電源供給が停止されても、
停電が解消され再び電源が供給されたときには、記憶保
持された未払データＭＰＤ１〜ＭＰＤ３の値に従ってＣ
ＰＵ６３は賞球払い出し制御を実行することができる。

【００３９】これにより、遊技者に不測の不利益を与え
ることはない。また、前述したように、電源投入が遮断
されリセット状態となる前にＣＰＵ６３には、ＸＮＭＩ
による強制割り込みが実行され、ＲＡＭへのアクセスを
禁止する処理を実行する。これにより、リセット状態に
なるＤＣ５Ｖ電源が不安定な状態によるＲＡＭへの書き
込みを事前に禁止し、バッテリバックアップにより記憶
保持されるデータを正常なデータとして記憶することを
好適に保障することができるという効果も有する。

【００４０】ここで、本具体例では、主制御基板３０か
ら送信されたデータの順番を前記未払データＭＰＤ１〜
ＭＰＤ３以外に記憶し、賞球の払い出しを主制御基板３
０から送信された順番に実行する構成が採用される。こ
れにより、各入賞口に入賞した順番に賞球の払い出を実
行することができる。一方、停電復旧後には、図１０の
フローチャートに示すように、先ず、所定領域のＲＡＭ
の内容が正常か否か判定された後に（ステップＳ１０
０）、未払データＭＰＤ３のデータが零か否か（ステッ
プＳ１１０）、未払データＭＰＤ２のデーが零か否か
（ステップＳ１２０）、未払データＭＰＤ１のデータが
零か否か（ステップＳ１３０）、判定される。判定され
た結果、各データが零でなければ、賞球個数の多いデー
タが零になるまで払い出しを実行し、次の賞球個数の少
ないデータの払い出しへと移行してゆく（ステップＳ１
４０〜Ｓ１６０）。これにより、本具体例によれば、通
常時には各入賞口への入賞の順番に従って賞球の払い出
しが実行され、停電による復旧後には賞球個数の多い入
賞口への入賞から払い出される。この結果、停電復旧後
には、遊技者はいち早く賞球を獲得することができ遊技
者に安心感を与えることができるという効果を有する。

【００４１】前記ステップＳ１００における処理は、Ｘ
ＮＭＩが有効となってＲＡＭのアクセスを禁止すると
き、ＲＡＭの所定領域に５５（Ｈ）又ＡＡ（Ｈ）等のデ
ータを書き込み、停電復旧後にこの書き込まれたデータ
が変化していないか否かを判定することにより、バック
アップされたデータが正常か否かを判定する処理であ
る。データが変化しているときには、ＣＰＵの暴走と見
なすことができる。尚、賞球制御基板３１は、賞球制御
の他、貸出釦１６が押下されたときに球貸し制御も実行
する。この球貸し制御においても、球貸しの最中に停電
が発生しても、残りの球貸し数又は既に払い出した球貸
し数を記憶保持することができ、遊技者に不測の不利益
を与えることはない。

【図面の簡単な説明】

【図１】本発明を採用したパチンコ遊技機１０を示す外
観斜視図である。

【図２】パチンコ遊技機１０を裏面からみた裏面図であ
る。

【図３】パチンコ遊技機１０の遊技盤２２の構成を示す
正面図である。

【図４】パチンコ遊技機１０の電気的構成を示すブロッ
ク図である。

【図５】電源基板５５から電源を供給する構成を示すブ
ロック図である。

【図６】主制御基板３０の電圧監視回路６０の構成を示
す回路図である。

【図７】賞球制御基板３１の電圧監視回路６２及びバッ
クアップ電圧監視回路６４の構成を示す回路図である。

【図８】電源投入時の主制御基板３０のＣＰＵ６１及び
各サブ制御基板のＣＰＵの動作状態を示すタイミングチ
ャートである。

【図９】電源投入遮断時の主制御基板３０のＣＰＵ６１
及び各サブ制御基板のＣＰＵの動作状態を示すタイミン
グチャートである。

【図１０】「停電復旧ルーチン」で行われる処理を示す
フローチャートである。

【符号の説明】

１０…パチンコ遊技機 、２２…遊技盤 、２４…発射ハ
ンドル、２４ａ…タッチスイッチ ３０…主制御基板、
３１…賞球制御基板、３２…特別図柄表示装置、３２ａ
…ＬＣＤパネルユニット（ＬＣＤ）、３２ｂ…図柄表示
装置制御基板（図柄制御基板）、３３…発射制御基板、
３４…ランプ制御基板、３５…音制御基板、３６…普通
電動役物（始動口）、３６ａ…第１種始動スイッチ、３
７…普通図柄表示装置、４０…大入賞口、４０ａ…役物
連続作動スイッチ（ＶＳＷ）、４０ｂ…テンカウントス
イッチ（カウントＳＷ）、５２…その他入賞口スイッ
チ、５５…電源基板、６０、６２、６５…電圧監視回
路、６１、６３、６６…ＣＰＵ（ワンチップマイコ
ン）、６４…バックアップ電圧監視回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 遊技盤面上の遊技球の挙動に基づいた遊
   技の進行を司る主制御基板（３０）と、入賞状態の発生
   により所定個数の遊技球を賞球として払い出す賞球制御
   基板（３１）とを含むパチンコ遊技機において、 ＣＰＵ（６１）を搭載しており、入賞データを前記賞球
   制御基板（３１）に送信する前記主制御基板（３０）
   と、 ＣＰＵ（６３）及びＲＡＭを搭載しており、受信した前
   記入賞データを前記ＲＡＭの未払データに加算する機
   能、球切モータ（２９ｂ）を駆動制御して賞球を払い出
   す機能、賞球の払い出しを賞球払い出しスイッチ（２９
   ａ）により検出する機能、払い出しの実行により前記未
   払データを減算する機能及び停電時に前記未払データを
   記憶保持する機能を有する前記賞球制御基板（３１）と
   を備え、 前記主制御基板（３０）及び前記賞球制御基板（３１）
   への電源投入が遮断されるとき、同一電源（ＤＣ１２
   Ｖ）の電圧降下を検出し、降下する電圧が第１基準電圧
   （ＬＶ１）に至ると前記主制御基板（３０）のＣＰＵ
   （６１）を停止させ、降下する電圧が前記第１基準電圧
   （ＬＶ１）より低い第２基準電圧（ＬＶ３）に至ると前
   記賞球制御基板（３１）のＲＡＭへの書き込みを禁止
   し、降下する電圧が前記第２基準電圧（ＬＶ３）より低
   い第３基準電圧（ＬＶ２）に至ると前記賞球制御基板
   （３１）のＣＰＵ（６３）を停止させることを特徴とす
   るパチンコ遊技機。
2. 【請求項２】前記主制御基板（３０）から前記賞球制御
   基板（３１）への送信回路は、前記主制御基板（３０）
   からのみ送信することができる一方向通信の回路として
   構成されていることを特徴とするパチンコ遊技機。