JP2002319624A - 電圧制御発振器の共振回路 - Google Patents
電圧制御発振器の共振回路Info
- Publication number
- JP2002319624A JP2002319624A JP2001123427A JP2001123427A JP2002319624A JP 2002319624 A JP2002319624 A JP 2002319624A JP 2001123427 A JP2001123427 A JP 2001123427A JP 2001123427 A JP2001123427 A JP 2001123427A JP 2002319624 A JP2002319624 A JP 2002319624A
- Authority
- JP
- Japan
- Prior art keywords
- resonance circuit
- inductor
- voltage
- variable capacitance
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 可変容量ダイオードとインダクタとで形成す
る共振回路を集積化したとき、広いチップ面積を必要と
しない電圧制御発振器を提供すること。 【解決手段】 インダクタ100は半導体基板上に所定タ
ーン数の配線層で形成し、可変容量ダイオード200はイ
ンダクタ100の配線層を可変容量ダイオードの一方の電
極301と共通にして半導体基板上に形成し、可変容量ダ
イオードの他方の電極201を半導体基板上の他の場所に
取り出して形成したこと。
る共振回路を集積化したとき、広いチップ面積を必要と
しない電圧制御発振器を提供すること。 【解決手段】 インダクタ100は半導体基板上に所定タ
ーン数の配線層で形成し、可変容量ダイオード200はイ
ンダクタ100の配線層を可変容量ダイオードの一方の電
極301と共通にして半導体基板上に形成し、可変容量ダ
イオードの他方の電極201を半導体基板上の他の場所に
取り出して形成したこと。
Description
【0001】
【発明の属する技術分野】本発明は、少なくとも可変容
量ダイオードとインダクタとにより形成する共振回路を
集積化した電圧制御発振器の共振回路に関する。
量ダイオードとインダクタとにより形成する共振回路を
集積化した電圧制御発振器の共振回路に関する。
【0002】
【従来の技術】従来、電圧制御発振回路は、発振用能動
素子と印加電圧によって発振周波数を変えるための共振
回路とを備えていて、例えば携帯電話において使用する
ことに代表される周波数シンセサイザなどの局部発振器
に用いられるものである。
素子と印加電圧によって発振周波数を変えるための共振
回路とを備えていて、例えば携帯電話において使用する
ことに代表される周波数シンセサイザなどの局部発振器
に用いられるものである。
【0003】この局部発振器に必要な性能としては、発
振周波数の安定性が高いこと、周波数可変範囲が広いこ
と、位相雑音の低いことなどを挙げることができる。
振周波数の安定性が高いこと、周波数可変範囲が広いこ
と、位相雑音の低いことなどを挙げることができる。
【0004】そのような発振器の例としてISSCC1997のS
ESSION 23においてPAPER SP23.6として発表された論文
「A1.8GHz CMOS Voltage-Oscillator」に示す発振器が
ある。その回路図面を図11に示す。
ESSION 23においてPAPER SP23.6として発表された論文
「A1.8GHz CMOS Voltage-Oscillator」に示す発振器が
ある。その回路図面を図11に示す。
【0005】図11において発振回路は、増幅およびフ
ィードバック用トランジスタM1とトランジスタM2と
をクロスカップリングした差動対で構成し、共振回路は
インダクタL1、L2とそれらに並列に接続されるバラ
クタダイオードD1、D2とで形成している。バラクタ
ダイオードのカソードにかかる電圧Vcを可変してバラク
タダイオードの容量を変化させ、それに伴って発振周波
数を変化させる。
ィードバック用トランジスタM1とトランジスタM2と
をクロスカップリングした差動対で構成し、共振回路は
インダクタL1、L2とそれらに並列に接続されるバラ
クタダイオードD1、D2とで形成している。バラクタ
ダイオードのカソードにかかる電圧Vcを可変してバラク
タダイオードの容量を変化させ、それに伴って発振周波
数を変化させる。
【0006】このような電圧制御発振回路を携帯電話に
利用する場合の設計ポイントとしては、発振器出力の位
相雑音に留意する必要がある。この位相雑音は例えば携
帯電話のI/Qの位相変調信号の場合、復調出力におけ
るビットエラーレートを劣化する原因となるからであ
る。
利用する場合の設計ポイントとしては、発振器出力の位
相雑音に留意する必要がある。この位相雑音は例えば携
帯電話のI/Qの位相変調信号の場合、復調出力におけ
るビットエラーレートを劣化する原因となるからであ
る。
【0007】そして、上記共振回路のQが低下すること
は位相雑音を大とする原因であるから、共振回路のQを
低下させない工夫が必要である。ここで共振回路のQ
は、上記インダクタL1、L2の直列抵抗やバラクター
ダイオードD1、D2の直列抵抗などが影響する。
は位相雑音を大とする原因であるから、共振回路のQを
低下させない工夫が必要である。ここで共振回路のQ
は、上記インダクタL1、L2の直列抵抗やバラクター
ダイオードD1、D2の直列抵抗などが影響する。
【0008】携帯電話等で用いられる電圧制御発振回路
の発振周波数は例えば1GHzから2GHzとなっており、そ
の発振回路における共振回路としては、数nHのスパイ
ラルインダクタを用いることが多い。これを集積化して
シリコン基板上に実現すると上記スパイラルインダクタ
は例えば一辺あたり100μm〜300μmの大きさと
なって、かなりの面積を占有することになる。そこで、
集積化された共振回路におけるインダクタL1、L2
は、図12に示すようにスパイラルインダクタをMetal
2とMetal3とで形成し、それぞれを電磁界結合させ小
面積で高いQをもったインダクタとしている。
の発振周波数は例えば1GHzから2GHzとなっており、そ
の発振回路における共振回路としては、数nHのスパイ
ラルインダクタを用いることが多い。これを集積化して
シリコン基板上に実現すると上記スパイラルインダクタ
は例えば一辺あたり100μm〜300μmの大きさと
なって、かなりの面積を占有することになる。そこで、
集積化された共振回路におけるインダクタL1、L2
は、図12に示すようにスパイラルインダクタをMetal
2とMetal3とで形成し、それぞれを電磁界結合させ小
面積で高いQをもったインダクタとしている。
【0009】また、通常バラクターダイオードは、発振
回路の共振周波数に必要な容量に応じてその形状及びア
ノードとカソードとの接合面積が決定される。上記の携
帯電話で使用する電圧制御発振回路の発振周波数は例え
ば1GHzから2GHzとなっており、バラクターダイオード
は2pF〜10pFの容量を必要とする。しかし、発振周波
数範囲を広く確保するためにアノードとカソードのPN
接合に印加される電圧に対する容量可変比を大きくする
ことが要求される。
回路の共振周波数に必要な容量に応じてその形状及びア
ノードとカソードとの接合面積が決定される。上記の携
帯電話で使用する電圧制御発振回路の発振周波数は例え
ば1GHzから2GHzとなっており、バラクターダイオード
は2pF〜10pFの容量を必要とする。しかし、発振周波
数範囲を広く確保するためにアノードとカソードのPN
接合に印加される電圧に対する容量可変比を大きくする
ことが要求される。
【0010】また、発振器の位相雑音を下げるため、こ
のバラクターダイオードに要求される性能として、直列
抵抗を下げQを高くする必要がある。上記回路において
バラクターダイオードの形状として図13に示す例が前
記論文に示されている。
のバラクターダイオードに要求される性能として、直列
抵抗を下げQを高くする必要がある。上記回路において
バラクターダイオードの形状として図13に示す例が前
記論文に示されている。
【0011】この図13によれば、アノード端子とカソ
ード端子の電極コンタクトの距離を大きく取ることによ
って直列抵抗を下げるようにしている。この形状のバラ
クターダイオードは、アノードとカソードとの電極コン
タクトが1方向だけでなく4方向に接続されているた
め、同一のPN接合面積に対して1/4の直列抵抗とな
るからバラクターダイオードのQを向上することができ
る。従って、このような形状のバラクターダイオードを
持つ電圧制御発振回路では、良い位相雑音特性を実現で
きる。
ード端子の電極コンタクトの距離を大きく取ることによ
って直列抵抗を下げるようにしている。この形状のバラ
クターダイオードは、アノードとカソードとの電極コン
タクトが1方向だけでなく4方向に接続されているた
め、同一のPN接合面積に対して1/4の直列抵抗とな
るからバラクターダイオードのQを向上することができ
る。従って、このような形状のバラクターダイオードを
持つ電圧制御発振回路では、良い位相雑音特性を実現で
きる。
【0012】
【発明が解決しようとする課題】しかしながら、このよ
うにしてアノードとカソードの両端子間の距離を大きく
取ることでバラクターダイオードの所要面積は大きくな
る。例えば、バラクターダイオードのPN接合の単位距
離あたりの抵抗率は、数百〜数KΩ/μmであり、電圧
制御発振回路の位相雑音特性から要求される直列抵抗は
数Ω以下となり、この値を実現するためにはアノードと
カソードとの距離を数百μm以上取らなければならない
ことになる。
うにしてアノードとカソードの両端子間の距離を大きく
取ることでバラクターダイオードの所要面積は大きくな
る。例えば、バラクターダイオードのPN接合の単位距
離あたりの抵抗率は、数百〜数KΩ/μmであり、電圧
制御発振回路の位相雑音特性から要求される直列抵抗は
数Ω以下となり、この値を実現するためにはアノードと
カソードとの距離を数百μm以上取らなければならない
ことになる。
【0013】一般的に、一つのバラクターダイオードで
このような大きな電極間の距離を取るのは困難なため、
例えば幾つかのバラクターダイオードを複数並列接続し
て用いることになる。結果的に数pFの大きさのバラク
ターダイオードは例えば一辺が数百μmの大きさの形状
となるから、シリコン基板上に形成し集積化するために
バラクタダイオードのみが非常に大きな面積を占有する
といった問題点があった。
このような大きな電極間の距離を取るのは困難なため、
例えば幾つかのバラクターダイオードを複数並列接続し
て用いることになる。結果的に数pFの大きさのバラク
ターダイオードは例えば一辺が数百μmの大きさの形状
となるから、シリコン基板上に形成し集積化するために
バラクタダイオードのみが非常に大きな面積を占有する
といった問題点があった。
【0014】本発明は、このような問題点を解決するた
めになされたもので、集積化したときに広いチップ面積
を必要としない電圧制御発振器の共振回路を提供するこ
とを目的とする。
めになされたもので、集積化したときに広いチップ面積
を必要としない電圧制御発振器の共振回路を提供するこ
とを目的とする。
【0015】
【課題を解決するための手段】本発明の電圧制御発振器
は、インダクタと可変容量ダイオードとで形成される共
振回路の可変容量ダイオードに制御電圧が印加され、そ
の電圧に応じて可変周波数を発振する電圧制御発振器に
おいて、前記インダクタは半導体基板上に所定ターン数
の配線層で形成し、前記可変容量ダイオードは前記イン
ダクタの配線層を可変容量ダイオードの一方の電極と共
通にして半導体基板上に形成し、可変容量ダイオードの
他方の電極を前記半導体基板上の他の場所に取り出して
形成したことを特徴とする。
は、インダクタと可変容量ダイオードとで形成される共
振回路の可変容量ダイオードに制御電圧が印加され、そ
の電圧に応じて可変周波数を発振する電圧制御発振器に
おいて、前記インダクタは半導体基板上に所定ターン数
の配線層で形成し、前記可変容量ダイオードは前記イン
ダクタの配線層を可変容量ダイオードの一方の電極と共
通にして半導体基板上に形成し、可変容量ダイオードの
他方の電極を前記半導体基板上の他の場所に取り出して
形成したことを特徴とする。
【0016】この構成により、本発明の電圧制御発振器
の共振回路は、インダクタの配線層を可変容量ダイオー
ドの例えばカソード電極として共用しているから、半導
体基板の上に製造するとき、インダクタとダイオードと
を同時に製造することができる。そして、高いQ値の共
振回路が得られるから、位相雑音特性が良好となる。
の共振回路は、インダクタの配線層を可変容量ダイオー
ドの例えばカソード電極として共用しているから、半導
体基板の上に製造するとき、インダクタとダイオードと
を同時に製造することができる。そして、高いQ値の共
振回路が得られるから、位相雑音特性が良好となる。
【0017】本発明の電圧制御発振器は、共振回路のイ
ンダクタとして所定ターン数の正方形状、八角形状、ま
たは円形状に形成したことを特徴とする。この構成によ
り、インダクタを半導体基板上に製造するとき必要な面
積が少なく、高いQ値のインダクタを得ることができ
る。
ンダクタとして所定ターン数の正方形状、八角形状、ま
たは円形状に形成したことを特徴とする。この構成によ
り、インダクタを半導体基板上に製造するとき必要な面
積が少なく、高いQ値のインダクタを得ることができ
る。
【0018】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。
て、図面を用いて説明する。
【0019】(第1の実施の形態)図1は、本発明の電
圧制御発振器の第1の実施の形態として共振回路の部分
を説明する上面図、図2は図1に示す切断線A−Bによ
り切断した共振回路の断面図を示す。
圧制御発振器の第1の実施の形態として共振回路の部分
を説明する上面図、図2は図1に示す切断線A−Bによ
り切断した共振回路の断面図を示す。
【0020】図1において、インダクタ100は右下りと
左下りの二重のハッチングを施した大略正方形の配線層
を示す。図1において左下りのハッチングを施した部分
はアノード電極201の配線層を示し、大略正方形であ
る。可変容量ダイオード200は図1における正方形状の
外枠線11と、内枠線21とで囲まれる薄墨状の部分n−ウ
エル300の部分に形成される。即ち、アノード電極は図
1において201と示す形状であって、カソード電極301は
前記インダクタ100と同一の配線層を共用している。
左下りの二重のハッチングを施した大略正方形の配線層
を示す。図1において左下りのハッチングを施した部分
はアノード電極201の配線層を示し、大略正方形であ
る。可変容量ダイオード200は図1における正方形状の
外枠線11と、内枠線21とで囲まれる薄墨状の部分n−ウ
エル300の部分に形成される。即ち、アノード電極は図
1において201と示す形状であって、カソード電極301は
前記インダクタ100と同一の配線層を共用している。
【0021】そして図2におけるカソード電極301の下
方は、p型層302である。アノード電極201、カソード電
極301(インダクタ100)、p型層302、n−ウエル300の
4者により可変容量ダイオード200を形成している。こ
こで、図1に示すようにカソード電極301からの引出し
端子をK、Lとすると、端子K、L間において可変容量
ダイオード200とインダクタとは分布定数回路を形成し
ている。
方は、p型層302である。アノード電極201、カソード電
極301(インダクタ100)、p型層302、n−ウエル300の
4者により可変容量ダイオード200を形成している。こ
こで、図1に示すようにカソード電極301からの引出し
端子をK、Lとすると、端子K、L間において可変容量
ダイオード200とインダクタとは分布定数回路を形成し
ている。
【0022】図1に示すインダクタ100はそのインダク
タンス値を下記の式により大略値を計算することができ
る。 L=8.5x(A^(1/2))x(n^(5/3)) ここでAはインダクタの外周エリア、nは配線のターン
数でこの場合は1ターンである。
タンス値を下記の式により大略値を計算することができ
る。 L=8.5x(A^(1/2))x(n^(5/3)) ここでAはインダクタの外周エリア、nは配線のターン
数でこの場合は1ターンである。
【0023】そして現用携帯電話の場合、局部発振器の
発振周波数は1〜2GHzであって、所定のインダクタ
ンス値は数nHとなる。このインダクタンス値が得られ
る1ターンのインダクタの一辺の長さは数百μmであ
る。従って上記のように構成した可変容量ダイオードは
図1のp型層301とn−ウエル300との間の比較的大きな
接合面積を介しての直列抵抗値が大略数Ω以下となる。
それは図1に示す形状のPN接合の抵抗率が数百Ω/μ
mであり、カソードと共用するインダクタの一辺の長さ
が数百μmであることに基づく。
発振周波数は1〜2GHzであって、所定のインダクタ
ンス値は数nHとなる。このインダクタンス値が得られ
る1ターンのインダクタの一辺の長さは数百μmであ
る。従って上記のように構成した可変容量ダイオードは
図1のp型層301とn−ウエル300との間の比較的大きな
接合面積を介しての直列抵抗値が大略数Ω以下となる。
それは図1に示す形状のPN接合の抵抗率が数百Ω/μ
mであり、カソードと共用するインダクタの一辺の長さ
が数百μmであることに基づく。
【0024】従って図1に示す可変容量ダイオードとイ
ンダクタとを組合せた共振回路について、そのQ値は高
くなる。そのため図11に示すような電圧制御発振器に
おける差動対の一方として発振器を動作させたとき、位
相雑音特性は良好である。なお、前記差動対の他方も図
1と同様に半導体基板上に製造し、図1に示す端子Kを
図11に示す端子Xと、図1に示す端子Lを図11に示
す端子Pと対応させ、更に両差動対をクロスカップリン
グして電圧制御発振器を構成する。
ンダクタとを組合せた共振回路について、そのQ値は高
くなる。そのため図11に示すような電圧制御発振器に
おける差動対の一方として発振器を動作させたとき、位
相雑音特性は良好である。なお、前記差動対の他方も図
1と同様に半導体基板上に製造し、図1に示す端子Kを
図11に示す端子Xと、図1に示す端子Lを図11に示
す端子Pと対応させ、更に両差動対をクロスカップリン
グして電圧制御発振器を構成する。
【0025】(第2の実施の形態)図3は本発明の電圧
制御発振器の第2の実施の形態として共振回路の部分を
説明する上面図、図4は図3に示す切断線A−Bにより
切断した共振回路の断面図である。
制御発振器の第2の実施の形態として共振回路の部分を
説明する上面図、図4は図3に示す切断線A−Bにより
切断した共振回路の断面図である。
【0026】図3において、可変容量ダイオード200、
インダクタ100、アノード電極201、カソード電極301、
n−ウエル300、p型層302は、何れも図1と同様であ
る。
インダクタ100、アノード電極201、カソード電極301、
n−ウエル300、p型層302は、何れも図1と同様であ
る。
【0027】図3と図1との相違点は、図3においてイ
ンダクタ100とカソード電極301との共用部分がアノード
電極201の外側に位置していることである。従って電圧
制御発振器の共振回路としての作用効果には殆ど相違が
ない。
ンダクタ100とカソード電極301との共用部分がアノード
電極201の外側に位置していることである。従って電圧
制御発振器の共振回路としての作用効果には殆ど相違が
ない。
【0028】(第3の実施の形態)図5は本発明の電圧
制御発振器の第3の実施の形態として共振回路の部分を
説明する上面図である。図5において、図1と相違する
点は、図1において正方形状の各電極とインダクタの形
が、八角形状となっていることである。各電極とインダ
クタの形状以外の点は同様である。
制御発振器の第3の実施の形態として共振回路の部分を
説明する上面図である。図5において、図1と相違する
点は、図1において正方形状の各電極とインダクタの形
が、八角形状となっていることである。各電極とインダ
クタの形状以外の点は同様である。
【0029】インダクタはグリーンハウスの式に示され
るとおり、上面から見た形式が直角に近く折れ曲がって
いる場合よりも、折れ曲がりの角度がより小さい形式の
方が単位長さ当たりのインダクタンス値が大きいから、
図5に示す形式の方が、図1に示す形式よりも、小面積
で同じインダクタンス値を持つことができる。また、同
じ面積のときはより大きなインダクタンス値を有するこ
ととなる。
るとおり、上面から見た形式が直角に近く折れ曲がって
いる場合よりも、折れ曲がりの角度がより小さい形式の
方が単位長さ当たりのインダクタンス値が大きいから、
図5に示す形式の方が、図1に示す形式よりも、小面積
で同じインダクタンス値を持つことができる。また、同
じ面積のときはより大きなインダクタンス値を有するこ
ととなる。
【0030】そのため、図5の方が図1の場合よりも、
半導体基板の表面を有効に使用していることとなる。
半導体基板の表面を有効に使用していることとなる。
【0031】(第4の実施の形態)図6は本発明の電圧
制御発振器の第4の実施の形態として共振回路の部分を
説明する上面図である。図6において、図5と相違する
点は、図5において八角形状の各電極とインダクタの形
状が円形となっていることである。各電極とインダクタ
の形状以外の点は同様である。
制御発振器の第4の実施の形態として共振回路の部分を
説明する上面図である。図6において、図5と相違する
点は、図5において八角形状の各電極とインダクタの形
状が円形となっていることである。各電極とインダクタ
の形状以外の点は同様である。
【0032】図5について説明したとおり、インダクタ
は上からみて、折れ曲がりのない方がインダクタンス値
が大きいため、円形の方が八角形より更に大きいインダ
クタンスを得ることが容易にできる。半導体基板の使用
は更に有効となる。
は上からみて、折れ曲がりのない方がインダクタンス値
が大きいため、円形の方が八角形より更に大きいインダ
クタンスを得ることが容易にできる。半導体基板の使用
は更に有効となる。
【0033】(第5の実施の形態)図7は本発明の電圧
制御発振器の第5の実施の形態として共振回路の部分を
説明する上面図である。図8は図7に示す切断線A−B
により切断した共振回路の断面図を示す。
制御発振器の第5の実施の形態として共振回路の部分を
説明する上面図である。図8は図7に示す切断線A−B
により切断した共振回路の断面図を示す。
【0034】図7において、インダクタ100は複数回、
図示の場合は2回巻いた形状となっている。そのため、
アノード電極201をインダクタ100と共用するから、アノ
ード電極201、202も2回巻かれた形状となる。図7、図
8においてカソード電極301と303は2箇所に電極取り出
し端子を設けているから、接続するとき有効に使用でき
る。図8において、カソード電極303はp型層304ととも
に新しい可変容量ダイオードを形成している。
図示の場合は2回巻いた形状となっている。そのため、
アノード電極201をインダクタ100と共用するから、アノ
ード電極201、202も2回巻かれた形状となる。図7、図
8においてカソード電極301と303は2箇所に電極取り出
し端子を設けているから、接続するとき有効に使用でき
る。図8において、カソード電極303はp型層304ととも
に新しい可変容量ダイオードを形成している。
【0035】図7ではインダクタンス値の大きい素子が
得られるから、共振回路として使用するとき、より小型
の共振回路とすることができる。
得られるから、共振回路として使用するとき、より小型
の共振回路とすることができる。
【0036】(第6の実施の形態)図9は本発明の電圧
制御発振器の第6の実施の形態として共振回路の部分を
説明する上面図である。図10は図9に示す切断線A−
Bにより切断した共振回路の断面図を示す。
制御発振器の第6の実施の形態として共振回路の部分を
説明する上面図である。図10は図9に示す切断線A−
Bにより切断した共振回路の断面図を示す。
【0037】図10において、インダクタ100はその第
1層AL1がカソード電極202と共用して構成されてい
る。第2層AL2と第3層AL3は第1層AL1と共に
インダクタ100を形成している。この場合、第1層から
第3層までは導電接続となるから、全体の合成インダク
タンス値は単独の場合よりも多大となる。そのため、半
導体基板の面積を更に有効に利用できる。
1層AL1がカソード電極202と共用して構成されてい
る。第2層AL2と第3層AL3は第1層AL1と共に
インダクタ100を形成している。この場合、第1層から
第3層までは導電接続となるから、全体の合成インダク
タンス値は単独の場合よりも多大となる。そのため、半
導体基板の面積を更に有効に利用できる。
【0038】
【発明の効果】このようにして、本発明によると、電圧
制御発振器の共振回路においてインダクタンスと可変容
量ダイオードとを同時に半導体基板上に形成して、小型
で高いQの共振回路を得ることができて、位相雑音の低
い電圧制御発振回路を構成している。
制御発振器の共振回路においてインダクタンスと可変容
量ダイオードとを同時に半導体基板上に形成して、小型
で高いQの共振回路を得ることができて、位相雑音の低
い電圧制御発振回路を構成している。
【図1】本発明の第1の実施の形態として共振回路の部
分を説明する上面図、
分を説明する上面図、
【図2】図1に示す切断線A−Bにより切断した共振回
路の断面図、
路の断面図、
【図3】本発明の第2の実施の形態として共振回路の部
分を説明する上面図、
分を説明する上面図、
【図4】図3に示す切断線A−Bにより切断した共振回
路の断面図、
路の断面図、
【図5】本発明の第3の実施の形態として共振回路の部
分を説明する上面図、
分を説明する上面図、
【図6】本発明の第4の実施の形態として共振回路の部
分を説明する上面図、
分を説明する上面図、
【図7】本発明の第5の実施の形態として共振回路の部
分を説明する上面図、
分を説明する上面図、
【図8】図7に示す切断線A−Bにより切断した共振回
路の断面図、
路の断面図、
【図9】本発明の第5の実施の形態として共振回路の部
分を説明する上面図、
分を説明する上面図、
【図10】図9に示す切断線A−Bにより切断した共振
回路の断面図、
回路の断面図、
【図11】電圧制御発振器の従来技術の例を示す回路
図、
図、
【図12】図11における共振回路のインダクタの構成
例を示す図、
例を示す図、
【図13】図11におけるバラクタダイオードの構成例
を示す図である。
を示す図である。
100 インダクタ 200 可変容量ダイオード 201 アノード電極 202 アノード電極 300 n−ウエル 301 カソード電極 302 p型層 303 カソード電極 304 p型層
Claims (5)
- 【請求項1】 インダクタと可変容量ダイオードとで形
成される共振回路の可変容量ダイオードに制御電圧が印
加され、その電圧に応じて可変周波数を発振する電圧制
御発振器において、 前記インダクタは半導体基板上に所定ターン数の配線層
で形成し、 前記可変容量ダイオードは前記インダクタの配線層を可
変容量ダイオードの一方の電極と共通にして半導体基板
上に形成し、可変容量ダイオードの他方の電極を前記半
導体基板上の他の場所に取り出して形成したことを特徴
とする電圧制御発振器の共振回路。 - 【請求項2】 前記インダクタは所定ターン数の正方形
状に形成したことを特徴とする請求項1記載の電圧制御
発振器の共振回路。 - 【請求項3】 前記インダクタは所定ターン数の八角形
状に形成したことを特徴とする請求項1記載の電圧制御
発振器の共振回路。 - 【請求項4】 前記インダクタは所定ターン数の円形状
に形成したことを特徴とする請求項1記載の電圧制御発
振器の共振回路。 - 【請求項5】 前記インダクタは所定ターン数で、且つ
複数の配線層により形成されたことを特徴とする請求項
1乃至請求項4の何れか1項記載の電圧制御発振器の共
振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001123427A JP2002319624A (ja) | 2001-04-20 | 2001-04-20 | 電圧制御発振器の共振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001123427A JP2002319624A (ja) | 2001-04-20 | 2001-04-20 | 電圧制御発振器の共振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002319624A true JP2002319624A (ja) | 2002-10-31 |
Family
ID=18972982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001123427A Pending JP2002319624A (ja) | 2001-04-20 | 2001-04-20 | 電圧制御発振器の共振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002319624A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8305151B2 (en) | 2009-11-09 | 2012-11-06 | Renesas Electronics Corporation | Resonance type oscillation circuit and semiconductor device |
US20140010337A1 (en) * | 2001-04-25 | 2014-01-09 | Texas Instruments Incorporated | Digital phase locked loop |
-
2001
- 2001-04-20 JP JP2001123427A patent/JP2002319624A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140010337A1 (en) * | 2001-04-25 | 2014-01-09 | Texas Instruments Incorporated | Digital phase locked loop |
US9893735B2 (en) | 2001-04-25 | 2018-02-13 | Texas Instruments Incorporated | Digital phase locked loop |
US8305151B2 (en) | 2009-11-09 | 2012-11-06 | Renesas Electronics Corporation | Resonance type oscillation circuit and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7547970B2 (en) | Semiconductor device | |
US7295096B2 (en) | Inductor, resonant circuit, semiconductor integrated circuit, oscillator, and communication apparatus | |
JP5848297B2 (ja) | 電気デバイス | |
US7847666B2 (en) | Differential inductor for use in integrated circuits | |
CN1224094C (zh) | 集成射频电路 | |
US7248480B2 (en) | Semiconductor element, manufacturing method thereof, and high frequency integrated circuit using the semiconductor element | |
CN110959197B (zh) | 分布式lc滤波器结构 | |
US20060197133A1 (en) | MIM capacitor including ground shield layer | |
JP4509390B2 (ja) | 改善された集積型の発振器及び調整可能な回路 | |
US6531929B2 (en) | Monolithic integrated circuit oscillators, complementary metal oxide semiconductor (cmos) voltage-controlled oscillators, integrated circuit oscillators, oscillator-forming methods, and oscillation methods | |
US7034626B2 (en) | Oscillator with closed series of four inductors and four capacitors with connecting nodes | |
US7211876B2 (en) | Semiconductor device utilizing multiple capacitors each having an insulating layer having a different thickness | |
JP2002319624A (ja) | 電圧制御発振器の共振回路 | |
WO2011037101A1 (ja) | 電子回路デバイス | |
US6864528B2 (en) | Integrated, tunable capacitor | |
JPH0661058A (ja) | 半導体集積回路装置 | |
JP4153233B2 (ja) | pnバラクタ | |
JP2001274330A (ja) | 半導体装置 | |
JP2007324422A (ja) | 半導体装置およびその製造方法 | |
JP2003179146A (ja) | 半導体装置及びその製造方法 | |
CN115621258A (zh) | 一种电容器及芯片 | |
TW565993B (en) | Improved integrated oscillators and tuning circuits | |
JP2006216877A (ja) | 高周波用半導体装置 | |
JP2001127506A (ja) | 高周波回路基板 | |
JP2006253493A (ja) | 受動素子、受動装置、icチップ、発振器、受動素子の製造方法、受動装置の製造方法、icチップの製造方法、および発振器の製造方法 |