JP2002312082A - キー入力判別回路 - Google Patents
キー入力判別回路Info
- Publication number
- JP2002312082A JP2002312082A JP2001116237A JP2001116237A JP2002312082A JP 2002312082 A JP2002312082 A JP 2002312082A JP 2001116237 A JP2001116237 A JP 2001116237A JP 2001116237 A JP2001116237 A JP 2001116237A JP 2002312082 A JP2002312082 A JP 2002312082A
- Authority
- JP
- Japan
- Prior art keywords
- key input
- signal
- counter
- circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 消費電力を適切に削減できるキー入力判別回
路を得る。 【解決手段】 キー入力信号に応じたパルス信号の入力
によりカウント動作を行うカウンタ７を備え、カウンタ
７のカウント値によってキー入力を判別しキー入力割り
込み信号を導出するものにおいて、基準クロック信号に
応じてリセット動作されるパルス信号をカウンタ７に入
力するとともに、前記キー入力信号の電位に応じてカウ
ンタ７に入力されるパルス信号の周波数を変更する電圧
制御発振器（ＶＣＯ）４を内蔵するようにした。
路を得る。 【解決手段】 キー入力信号に応じたパルス信号の入力
によりカウント動作を行うカウンタ７を備え、カウンタ
７のカウント値によってキー入力を判別しキー入力割り
込み信号を導出するものにおいて、基準クロック信号に
応じてリセット動作されるパルス信号をカウンタ７に入
力するとともに、前記キー入力信号の電位に応じてカウ
ンタ７に入力されるパルス信号の周波数を変更する電圧
制御発振器（ＶＣＯ）４を内蔵するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば、ビデオ
カセットレコーダ（以下、ＶＴＲという）のように消費
電力を低減することが要求される電子機器に使用される
ワンチップマイクロコンピュータ（以下、ＭＣＵとい
う）のキー入力判別回路に関するものである。
カセットレコーダ（以下、ＶＴＲという）のように消費
電力を低減することが要求される電子機器に使用される
ワンチップマイクロコンピュータ（以下、ＭＣＵとい
う）のキー入力判別回路に関するものである。
【０００２】
【従来の技術】従来ＶＴＲに内蔵されていたＭＣＵは、
図５に示すように、キー入力信号をＡ／Ｄ入力端子１で
受け、キー入力信号の電位をＡ／Ｄ変換器２でデジタル
値に変換し、ＣＰＵ３で処理することによりキー判別を
行っていた。ＶＴＲは電源ＯＦＦ時に、ＣＰＵ３とＡ／
Ｄ変換器２など周辺回路の一部を機能停止（以下、低消
費電力モードと称す）することで低消費電力を実現する
必要があるが、同時にキー入力を判別し、必要に応じて
電源を立ち上げる必要がある。そのために電源ＯＦＦ時
に低消費電力モードに移行した後、全機能を動作可能
（以下、通常モードと称す）にしてキー判別を実施し、
電源を立ち上げる必要がなければ、再び低消費電力モー
ドに移行させていた。上記のような回路では、電源ＯＦ
Ｆ時にもＣＰＵ３とＡ／Ｄ変換器２を動作させる必要が
あったために、消費電力の削減の妨げになっていた。
図５に示すように、キー入力信号をＡ／Ｄ入力端子１で
受け、キー入力信号の電位をＡ／Ｄ変換器２でデジタル
値に変換し、ＣＰＵ３で処理することによりキー判別を
行っていた。ＶＴＲは電源ＯＦＦ時に、ＣＰＵ３とＡ／
Ｄ変換器２など周辺回路の一部を機能停止（以下、低消
費電力モードと称す）することで低消費電力を実現する
必要があるが、同時にキー入力を判別し、必要に応じて
電源を立ち上げる必要がある。そのために電源ＯＦＦ時
に低消費電力モードに移行した後、全機能を動作可能
（以下、通常モードと称す）にしてキー判別を実施し、
電源を立ち上げる必要がなければ、再び低消費電力モー
ドに移行させていた。上記のような回路では、電源ＯＦ
Ｆ時にもＣＰＵ３とＡ／Ｄ変換器２を動作させる必要が
あったために、消費電力の削減の妨げになっていた。
【０００３】
【発明が解決しようとする課題】この発明は上記のよう
な問題を解決するために、キー入力が行われたときのみ
判別回路を動作させ、判別回路がキー入力割り込みを発
生したときのみ通常モードに移行することで消費電流を
削減しようとするものである。
な問題を解決するために、キー入力が行われたときのみ
判別回路を動作させ、判別回路がキー入力割り込みを発
生したときのみ通常モードに移行することで消費電流を
削減しようとするものである。
【０００４】この発明は、消費電力を適切に削減できる
キー入力判別回路を得ることを目的とする。
キー入力判別回路を得ることを目的とする。
【０００５】
【課題を解決するための手段】第１の発明に係るキー入
力判別回路では、キー入力信号に応じたパルス信号の入
力によりカウント動作を行うカウンタ手段を備え、前記
カウンタ手段のカウント値によってキー入力を判別する
ものにおいて、前記キー入力信号の電位に応じて前記カ
ウンタ手段に入力されるパルス信号の周波数を変更する
変更手段を内蔵するものである。
力判別回路では、キー入力信号に応じたパルス信号の入
力によりカウント動作を行うカウンタ手段を備え、前記
カウンタ手段のカウント値によってキー入力を判別する
ものにおいて、前記キー入力信号の電位に応じて前記カ
ウンタ手段に入力されるパルス信号の周波数を変更する
変更手段を内蔵するものである。
【０００６】第２の発明に係るキー入力判別回路では、
キー入力信号に応じたパルス信号の入力によりカウント
動作を行うカウンタ手段を備え、前記カウンタ手段のカ
ウント値によってキー入力を判別しキー入力割り込み信
号を導出するものにおいて、基準クロック信号に応じて
リセット動作されるパルス信号を前記カウンタ手段に入
力するとともに、前記キー入力信号の電位に応じて前記
カウンタ手段に入力されるパルス信号の周波数を変更す
る変更手段を内蔵するものである。
キー入力信号に応じたパルス信号の入力によりカウント
動作を行うカウンタ手段を備え、前記カウンタ手段のカ
ウント値によってキー入力を判別しキー入力割り込み信
号を導出するものにおいて、基準クロック信号に応じて
リセット動作されるパルス信号を前記カウンタ手段に入
力するとともに、前記キー入力信号の電位に応じて前記
カウンタ手段に入力されるパルス信号の周波数を変更す
る変更手段を内蔵するものである。
【０００７】第３の発明に係るキー入力判別回路では、
第１または第２の発明において、キー入力信号の電位を
複数の段階に判別できるレベル判定手段を内蔵するもの
である。
第１または第２の発明において、キー入力信号の電位を
複数の段階に判別できるレベル判定手段を内蔵するもの
である。
【０００８】第４の発明に係るキー入力判別回路では、
第３の発明において、キー入力信号の電位を複数の段階
に判別できるレベル判定回路を内蔵し、前記レベル判定
回路の複数の判別出力にそれぞれ対応する複数のキー入
力割り込み信号を前記レベル判定回路の判別出力に応じ
て導出できるようにしたものである。
第３の発明において、キー入力信号の電位を複数の段階
に判別できるレベル判定回路を内蔵し、前記レベル判定
回路の複数の判別出力にそれぞれ対応する複数のキー入
力割り込み信号を前記レベル判定回路の判別出力に応じ
て導出できるようにしたものである。
【０００９】第５の発明に係るキー入力判別回路では、
第１または第２の発明において、キー入力判別結果を再
度カウントする機能を付加し、複数回判別された時点で
割り込み信号を出力可能にするものである。
第１または第２の発明において、キー入力判別結果を再
度カウントする機能を付加し、複数回判別された時点で
割り込み信号を出力可能にするものである。
【００１０】第６の発明に係るキー入力判別回路では、
第５の発明において、カウント手段によるキー入力判別
結果をカウントする再カウント手段を付加し、前記再カ
ウント手段により前記カウント手段のキー入力判別結果
が複数回判別された時点で割り込み信号を出力可能にす
るようにしたものである。
第５の発明において、カウント手段によるキー入力判別
結果をカウントする再カウント手段を付加し、前記再カ
ウント手段により前記カウント手段のキー入力判別結果
が複数回判別された時点で割り込み信号を出力可能にす
るようにしたものである。
【００１１】
【発明の実施の形態】実施の形態１．この発明による実
施の形態１を、図１および図２について説明する。図１
は実施の形態１における構成を示す接続図である。図２
は実施の形態１におけるタイミングチャートである。
施の形態１を、図１および図２について説明する。図１
は実施の形態１における構成を示す接続図である。図２
は実施の形態１におけるタイミングチャートである。
【００１２】図において、１はキー入力端子、４は電圧
制御発振器（ＶＣＯ）からなる電圧制御変換器、５はレ
ジスタ、６は判別回路、７はカウンタ、８はレジスタ５
の出力とカウンタ７の出力を比較する比較器である。
制御発振器（ＶＣＯ）からなる電圧制御変換器、５はレ
ジスタ、６は判別回路、７はカウンタ、８はレジスタ５
の出力とカウンタ７の出力を比較する比較器である。
【００１３】図１における構成は、キー入力を受け付け
るキー入力端子１と、キー入力端子１の電位がグランド
電位以外の場合にその電位に応じた周波数の信号をＶＣ
Ｏ出力信号とする電圧制御変換器４と、基準クロックに
同期してＶＣＯ出力信号をカウントソースとしてカウン
トを行うカウンタ７の値と、あらかじめ設定されている
レジスタ５の値とを比較し、一致していれば割り込み信
号を発生する判別回路６とを内蔵することを特徴とする
ワンチップマイクロコンピュータを示すものである。
るキー入力端子１と、キー入力端子１の電位がグランド
電位以外の場合にその電位に応じた周波数の信号をＶＣ
Ｏ出力信号とする電圧制御変換器４と、基準クロックに
同期してＶＣＯ出力信号をカウントソースとしてカウン
トを行うカウンタ７の値と、あらかじめ設定されている
レジスタ５の値とを比較し、一致していれば割り込み信
号を発生する判別回路６とを内蔵することを特徴とする
ワンチップマイクロコンピュータを示すものである。
【００１４】図２はキー入力判別動作のタイミングチャ
ートであり、横軸を時間として、図２に基づく動作の一
例を示す。
ートであり、横軸を時間として、図２に基づく動作の一
例を示す。
【００１５】このように低消費電力モード中にキー入力
判別を可能にし、通常モードへ遷移する条件は電源ボタ
ンが押されたことを検知（割り込み信号発生）した時の
みに限定することで消費電流を低減することができる。
判別を可能にし、通常モードへ遷移する条件は電源ボタ
ンが押されたことを検知（割り込み信号発生）した時の
みに限定することで消費電流を低減することができる。
【００１６】この発明による実施の形態１によれば、キ
ー入力端子１に印加されるキー入力信号に応じたパルス
信号の入力によりカウント動作を行うカウンタ７からな
るカウンタ手段を備え、前記カウンタ７からなるカウン
タ手段のカウント値によってキー入力を判別しキー入力
割り込み信号を導出するものにおいて、基準クロック信
号に応じてリセット動作されるパルス信号を前記カウン
タ７からなるカウンタ手段に入力するとともに、前記キ
ー入力信号の電位に応じて前記カウンタ７からなるカウ
ンタ手段に入力されるパルス信号の周波数を変更する電
圧制御発振器（ＶＣＯ）で構成される電圧制御変換器か
らなる変更手段を内蔵するようにしたので、内部処理に
よってキー入力信号の電位に応じ周波数を変更すること
により、中央演算処理装置（ＣＰＵ）の助けを借りるこ
となく消費電力を適切に削減できるキー入力判別回路を
得ることができる。
ー入力端子１に印加されるキー入力信号に応じたパルス
信号の入力によりカウント動作を行うカウンタ７からな
るカウンタ手段を備え、前記カウンタ７からなるカウン
タ手段のカウント値によってキー入力を判別しキー入力
割り込み信号を導出するものにおいて、基準クロック信
号に応じてリセット動作されるパルス信号を前記カウン
タ７からなるカウンタ手段に入力するとともに、前記キ
ー入力信号の電位に応じて前記カウンタ７からなるカウ
ンタ手段に入力されるパルス信号の周波数を変更する電
圧制御発振器（ＶＣＯ）で構成される電圧制御変換器か
らなる変更手段を内蔵するようにしたので、内部処理に
よってキー入力信号の電位に応じ周波数を変更すること
により、中央演算処理装置（ＣＰＵ）の助けを借りるこ
となく消費電力を適切に削減できるキー入力判別回路を
得ることができる。
【００１７】実施の形態２．この発明による実施の形態
２を図３について説明する。図３は実施の形態２におけ
る判別回路の構成を示す接続図である。この実施の形態
２において、ここで説明する特有の構成以外の構成につ
いては、先に説明した実施の形態１と同様の構成を有
し、同様の作用を奏するものである。図中、同一または
相当部分には同一の符号を付けている。
２を図３について説明する。図３は実施の形態２におけ
る判別回路の構成を示す接続図である。この実施の形態
２において、ここで説明する特有の構成以外の構成につ
いては、先に説明した実施の形態１と同様の構成を有
し、同様の作用を奏するものである。図中、同一または
相当部分には同一の符号を付けている。
【００１８】図３において、５はレジスタ〔１〕、６は
判別回路、７はカウンタ、９は遅延回路、１０はレジス
タ〔２〕、１１はレベル判定回路である。
判別回路、７はカウンタ、９は遅延回路、１０はレジス
タ〔２〕、１１はレベル判定回路である。
【００１９】図３は実施の形態１における判別回路６に
関する他の実施の形態を示す。レジスタをレジスタ５，
１０として複数用意し、カウンタ７の値に応じて複数の
割り込み信号を発生可能にした例である。基準クロック
の立ち上がりを遅延させた遅延回路９の出力リセット信
号でリセットされ、基準クロックが”Ｌ”レベルの区間
だけ電圧制御発振器（ＶＣＯ）４［図１参照］からのＶ
ＣＯ出力信号をカウントするカウンタ７と、カウンタ７
の値がレジスタ〔１〕：５とレジスタ〔２〕：１０の値
の間になった場合には割り込み信号Ａを、カウンタ７の
値がレジスタ〔２〕：１０の値より小さくなった場合に
は割り込み信号Ｂを、基準カウンタの立ち上がりに同期
して発生するレベル判定回路１１を設けている。
関する他の実施の形態を示す。レジスタをレジスタ５，
１０として複数用意し、カウンタ７の値に応じて複数の
割り込み信号を発生可能にした例である。基準クロック
の立ち上がりを遅延させた遅延回路９の出力リセット信
号でリセットされ、基準クロックが”Ｌ”レベルの区間
だけ電圧制御発振器（ＶＣＯ）４［図１参照］からのＶ
ＣＯ出力信号をカウントするカウンタ７と、カウンタ７
の値がレジスタ〔１〕：５とレジスタ〔２〕：１０の値
の間になった場合には割り込み信号Ａを、カウンタ７の
値がレジスタ〔２〕：１０の値より小さくなった場合に
は割り込み信号Ｂを、基準カウンタの立ち上がりに同期
して発生するレベル判定回路１１を設けている。
【００２０】カウンタ７の値はキー入力信号が印加され
るキー入力端子１の電位を反映していることから、この
ようにカウンタ７の値を複数段に選別可能にすることに
より、電位レベルの異なる複数のキー入力を判別可能に
できる。
るキー入力端子１の電位を反映していることから、この
ようにカウンタ７の値を複数段に選別可能にすることに
より、電位レベルの異なる複数のキー入力を判別可能に
できる。
【００２１】この発明による実施の形態２によれば、実
施の形態１の構成において、キー入力信号の電位を複数
の段階に判別できるレベル判定回路１１を内蔵し、前記
レベル判定回路１１の複数の判別出力にそれぞれ対応す
る複数のキー入力割り込み信号Ａ，Ｂを前記レベル判定
回路１１の判別出力に応じて導出できるようにしたの
で、内部処理によってキー入力信号の電位に応じ周波数
を変更することにより、中央演算処理装置（ＣＰＵ）の
助けを借りることなく消費電力を適切に削減できるとと
もに、複数のキー入力を確実に判別できるキー入力判別
回路を得ることができる。
施の形態１の構成において、キー入力信号の電位を複数
の段階に判別できるレベル判定回路１１を内蔵し、前記
レベル判定回路１１の複数の判別出力にそれぞれ対応す
る複数のキー入力割り込み信号Ａ，Ｂを前記レベル判定
回路１１の判別出力に応じて導出できるようにしたの
で、内部処理によってキー入力信号の電位に応じ周波数
を変更することにより、中央演算処理装置（ＣＰＵ）の
助けを借りることなく消費電力を適切に削減できるとと
もに、複数のキー入力を確実に判別できるキー入力判別
回路を得ることができる。
【００２２】実施の形態３．この発明による実施の形態
２を図４について説明する。図４は実施の形態３におけ
る判別回路の構成を示す接続図である。この実施の形態
３において、ここで説明する特有の構成以外の構成につ
いては、先に説明した実施の形態１と同様の構成を有
し、同様の作用を奏するものである。図中、同一または
相当部分には同一の符号を付けている。
２を図４について説明する。図４は実施の形態３におけ
る判別回路の構成を示す接続図である。この実施の形態
３において、ここで説明する特有の構成以外の構成につ
いては、先に説明した実施の形態１と同様の構成を有
し、同様の作用を奏するものである。図中、同一または
相当部分には同一の符号を付けている。
【００２３】図４において、５はレジスタ、７はカウン
タＡ、８は比較器、１２はカウンタＢ、１３は遅延回路
Ｂである。
タＡ、８は比較器、１２はカウンタＢ、１３は遅延回路
Ｂである。
【００２４】図４は実施の形態１における判別回路６に
関する他の実施の形態を示す。比較器８の出力をカウン
トし、オーバーフローした時点で割り込み信号を発生す
るとともに、割り込み信号を遅延回路Ｂ１３で遅延させ
たリセット信号ＢでリセットされるカウンタＢ１２を付
加した、判別回路６を構成するものである。
関する他の実施の形態を示す。比較器８の出力をカウン
トし、オーバーフローした時点で割り込み信号を発生す
るとともに、割り込み信号を遅延回路Ｂ１３で遅延させ
たリセット信号ＢでリセットされるカウンタＢ１２を付
加した、判別回路６を構成するものである。
【００２５】このように比較器８の出力をカウントする
カウンタＢ：１２を用意し、キー入力端子の電位を複数
回チェックした後に割り込み信号を発生する機能を付加
することで、電源ノイズなどにより誤って割り込み信号
が発生されることを防ぐことが可能になる。
カウンタＢ：１２を用意し、キー入力端子の電位を複数
回チェックした後に割り込み信号を発生する機能を付加
することで、電源ノイズなどにより誤って割り込み信号
が発生されることを防ぐことが可能になる。
【００２６】この発明による実施の形態３によれば、実
施の形態１の構成において、カウンタＡ：７からなるカ
ウント手段によるキー入力判別結果をカウントするカウ
ンタＢ：１２からなる再カウント手段を付加し、前記カ
ウンタＢ：１２からなる再カウント手段により前記カウ
ンタＡ：７からなるカウント手段のキー入力判別結果が
複数回判別された時点で割り込み信号を出力可能にする
ようにしたので、内部処理によってキー入力信号の電位
に応じ周波数を変更することにより、中央演算処理装置
（ＣＰＵ）の助けを借りることなく消費電力を適切に削
減できるとともに、誤動作を的確に防止できるキー入力
判別回路を得ることができる。
施の形態１の構成において、カウンタＡ：７からなるカ
ウント手段によるキー入力判別結果をカウントするカウ
ンタＢ：１２からなる再カウント手段を付加し、前記カ
ウンタＢ：１２からなる再カウント手段により前記カウ
ンタＡ：７からなるカウント手段のキー入力判別結果が
複数回判別された時点で割り込み信号を出力可能にする
ようにしたので、内部処理によってキー入力信号の電位
に応じ周波数を変更することにより、中央演算処理装置
（ＣＰＵ）の助けを借りることなく消費電力を適切に削
減できるとともに、誤動作を的確に防止できるキー入力
判別回路を得ることができる。
【００２７】
【発明の効果】第１の発明によれば、キー入力信号に応
じたパルス信号の入力によりカウント動作を行うカウン
タ手段を備え、前記カウンタ手段のカウント値によって
キー入力を判別するものにおいて、前記キー入力信号の
電位に応じて前記カウンタ手段に入力されるパルス信号
の周波数を変更する変更手段を内蔵するようにしたの
で、内部処理によってキー入力信号の電位に応じ周波数
を変更することにより、中央演算処理装置（ＣＰＵ）の
助けを借りることなく消費電力を適切に削減できるキー
入力判別回路を得ることができる。
じたパルス信号の入力によりカウント動作を行うカウン
タ手段を備え、前記カウンタ手段のカウント値によって
キー入力を判別するものにおいて、前記キー入力信号の
電位に応じて前記カウンタ手段に入力されるパルス信号
の周波数を変更する変更手段を内蔵するようにしたの
で、内部処理によってキー入力信号の電位に応じ周波数
を変更することにより、中央演算処理装置（ＣＰＵ）の
助けを借りることなく消費電力を適切に削減できるキー
入力判別回路を得ることができる。
【００２８】第２の発明によれば、キー入力信号に応じ
たパルス信号の入力によりカウント動作を行うカウンタ
手段を備え、前記カウンタ手段のカウント値によってキ
ー入力を判別しキー入力割り込み信号を導出するものに
おいて、基準クロック信号に応じてリセット動作される
パルス信号を前記カウンタ手段に入力するとともに、前
記キー入力信号の電位に応じて前記カウンタ手段に入力
されるパルス信号の周波数を変更する変更手段を内蔵す
るようにしたので、内部処理によってキー入力信号の電
位に応じ周波数を変更することにより、中央演算処理装
置（ＣＰＵ）の助けを借りることなく消費電力を適切に
削減できるキー入力判別回路を得ることができる。
たパルス信号の入力によりカウント動作を行うカウンタ
手段を備え、前記カウンタ手段のカウント値によってキ
ー入力を判別しキー入力割り込み信号を導出するものに
おいて、基準クロック信号に応じてリセット動作される
パルス信号を前記カウンタ手段に入力するとともに、前
記キー入力信号の電位に応じて前記カウンタ手段に入力
されるパルス信号の周波数を変更する変更手段を内蔵す
るようにしたので、内部処理によってキー入力信号の電
位に応じ周波数を変更することにより、中央演算処理装
置（ＣＰＵ）の助けを借りることなく消費電力を適切に
削減できるキー入力判別回路を得ることができる。
【００２９】第３の発明によれば、第１または第２の発
明において、キー入力信号の電位を複数の段階に判別で
きるレベル判定回路を内蔵するようにしたので、内部処
理によってキー入力信号の電位に応じ周波数を変更する
ことにより、中央演算処理装置（ＣＰＵ）の助けを借り
ることなく消費電力を適切に削減できるとともに、複数
のキー入力を確実に判別できるキー入力判別回路を得る
ことができる。
明において、キー入力信号の電位を複数の段階に判別で
きるレベル判定回路を内蔵するようにしたので、内部処
理によってキー入力信号の電位に応じ周波数を変更する
ことにより、中央演算処理装置（ＣＰＵ）の助けを借り
ることなく消費電力を適切に削減できるとともに、複数
のキー入力を確実に判別できるキー入力判別回路を得る
ことができる。
【００３０】第４の発明によれば、第３の発明におい
て、キー入力信号の電位を複数の段階に判別できるレベ
ル判定回路を内蔵し、前記レベル判定回路の複数の判別
出力にそれぞれ対応する複数のキー入力割り込み信号を
前記レベル判定回路の判別出力に応じて導出できるよう
にしたので、内部処理によってキー入力信号の電位に応
じ周波数を変更することにより、中央演算処理装置（Ｃ
ＰＵ）の助けを借りることなく消費電力を適切に削減で
きるとともに、複数のキー入力をより確実に判別できる
キー入力判別回路を得ることができる。
て、キー入力信号の電位を複数の段階に判別できるレベ
ル判定回路を内蔵し、前記レベル判定回路の複数の判別
出力にそれぞれ対応する複数のキー入力割り込み信号を
前記レベル判定回路の判別出力に応じて導出できるよう
にしたので、内部処理によってキー入力信号の電位に応
じ周波数を変更することにより、中央演算処理装置（Ｃ
ＰＵ）の助けを借りることなく消費電力を適切に削減で
きるとともに、複数のキー入力をより確実に判別できる
キー入力判別回路を得ることができる。
【００３１】第５の発明によれば、第１または第２の発
明において、キー入力判別結果を再度カウントする機能
を付加し、複数回判別された時点で割り込み信号を出力
可能にするようにしたので、内部処理によってキー入力
信号の電位に応じ周波数を変更することにより、中央演
算処理装置（ＣＰＵ）の助けを借りることなく消費電力
を適切に削減できるとともに、誤動作を的確に防止でき
るキー入力判別回路を得ることができる。
明において、キー入力判別結果を再度カウントする機能
を付加し、複数回判別された時点で割り込み信号を出力
可能にするようにしたので、内部処理によってキー入力
信号の電位に応じ周波数を変更することにより、中央演
算処理装置（ＣＰＵ）の助けを借りることなく消費電力
を適切に削減できるとともに、誤動作を的確に防止でき
るキー入力判別回路を得ることができる。
【００３２】第６の発明によれば、第５の発明におい
て、カウント手段によるキー入力判別結果をカウントす
る再カウント手段を付加し、前記再カウント手段により
前記カウント手段のキー入力判別結果が複数回判別され
た時点で割り込み信号を出力可能にするようにしたの
で、内部処理によってキー入力信号の電位に応じ周波数
を変更することにより、中央演算処理装置（ＣＰＵ）の
助けを借りることなく消費電力を適切に削減できるとと
もに、誤動作をより的確に防止できるキー入力判別回路
を得ることができる。
て、カウント手段によるキー入力判別結果をカウントす
る再カウント手段を付加し、前記再カウント手段により
前記カウント手段のキー入力判別結果が複数回判別され
た時点で割り込み信号を出力可能にするようにしたの
で、内部処理によってキー入力信号の電位に応じ周波数
を変更することにより、中央演算処理装置（ＣＰＵ）の
助けを借りることなく消費電力を適切に削減できるとと
もに、誤動作をより的確に防止できるキー入力判別回路
を得ることができる。
【図１】 この発明による実施の形態１におけるキー入
力判別回路の概略構成を示す接続図である。
力判別回路の概略構成を示す接続図である。
【図２】 この発明による実施の形態１におけるキー判
別動作を示すタイミングチャートである。
別動作を示すタイミングチャートである。
【図３】 この発明による実施の形態２におけるキー入
力判別回路の概略構成を示す接続図である。
力判別回路の概略構成を示す接続図である。
【図４】 この発明による実施の形態３におけるキー入
力判別回路の概略構成を示す接続図である。
力判別回路の概略構成を示す接続図である。
【図５】 従来技術によるキー入力判別回路の概略構成
を示すブロック図である。
を示すブロック図である。
１ キー入力端子、２ Ａ／Ｄ変換器、３ ＣＰＵ、４
電圧制御発振器（ＶＣＯ）、５ レジスタ、６ 判別回
路、７ カウンタ、８ 比較器、９ 遅延回路、１０
レジスタ〔２〕、１１ レベル判定回路、１２ カウン
タＢ、１３ 遅延回路Ｂ。
電圧制御発振器（ＶＣＯ）、５ レジスタ、６ 判別回
路、７ カウンタ、８ 比較器、９ 遅延回路、１０
レジスタ〔２〕、１１ レベル判定回路、１２ カウン
タＢ、１３ 遅延回路Ｂ。
フロントページの続き (72)発明者 清水 祥弘 兵庫県伊丹市中央三丁目１番17号 三菱電 機システムエル・エス・アイ・デザイン株 式会社内 Ｆターム(参考） 5B011 EA08 EA10 EB06 LL14 5B020 EE01 GG65 KK21
Claims (6)
- 【請求項１】 キー入力信号に応じたパルス信号の入力
によりカウント動作を行うカウンタ手段を備え、前記カ
ウンタ手段のカウント値によってキー入力を判別するも
のにおいて、前記キー入力信号の電位に応じて前記カウ
ンタ手段に入力されるパルス信号の周波数を変更する変
更手段を内蔵することを特徴とするキー入力判別回路。 - 【請求項２】 キー入力信号に応じたパルス信号の入力
によりカウント動作を行うカウンタ手段を備え、前記カ
ウンタ手段のカウント値によってキー入力を判別しキー
入力割り込み信号を導出するものにおいて、基準クロッ
ク信号に応じてリセット動作されるパルス信号を前記カ
ウンタ手段に入力するとともに、前記キー入力信号の電
位に応じて前記カウンタ手段に入力されるパルス信号の
周波数を変更する変更手段を内蔵することを特徴とする
キー入力判別回路。 - 【請求項３】 キー入力信号の電位を複数の段階に判別
できるレベル判定回路を内蔵することを特徴とする請求
項１または請求項２に記載のキー入力判別回路。 - 【請求項４】 キー入力信号の電位を複数の段階に判別
できるレベル判定回路を内蔵し、前記レベル判定回路の
複数の判別出力にそれぞれ対応する複数のキー入力割り
込み信号を前記レベル判定回路の判別出力に応じて導出
できるようにしたことを特徴とする請求項３に記載のキ
ー入力判別回路。 - 【請求項５】 キー入力判別結果を再度カウントする機
能を付加し、複数回判別された時点で割り込み信号を出
力可能にすることを特徴とする請求項１または請求項２
に記載のキー入力判別回路。 - 【請求項６】 カウント手段によるキー入力判別結果を
カウントする再カウント手段を付加し、前記再カウント
手段により前記カウント手段のキー入力判別結果が複数
回判別された時点で割り込み信号を出力可能にするよう
にしたことを特徴とする請求項５に記載のキー入力判別
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116237A JP2002312082A (ja) | 2001-04-16 | 2001-04-16 | キー入力判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116237A JP2002312082A (ja) | 2001-04-16 | 2001-04-16 | キー入力判別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002312082A true JP2002312082A (ja) | 2002-10-25 |
Family
ID=18967002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001116237A Withdrawn JP2002312082A (ja) | 2001-04-16 | 2001-04-16 | キー入力判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002312082A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103257716A (zh) * | 2013-05-14 | 2013-08-21 | 湖南工业大学 | 一种低功耗键盘及其扫描定位方法 |
| JP2017085529A (ja) * | 2015-10-30 | 2017-05-18 | 正仁 櫨田 | キ−ボ−ド用の入力回路 |
-
2001
- 2001-04-16 JP JP2001116237A patent/JP2002312082A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103257716A (zh) * | 2013-05-14 | 2013-08-21 | 湖南工业大学 | 一种低功耗键盘及其扫描定位方法 |
| JP2017085529A (ja) * | 2015-10-30 | 2017-05-18 | 正仁 櫨田 | キ−ボ−ド用の入力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7643598B2 (en) | Frequency lock detector | |
| US6008672A (en) | Input signal reading circuit having a small delay and a high fidelity | |
| US7418614B2 (en) | External signal detection circuit and real-time clock | |
| KR950012379B1 (ko) | 직렬 비트 디지털 신호 처리 장치 | |
| US6754836B2 (en) | Microcomputer capable of switching between low current consumption mode and normal operation mode | |
| JPH1117531A (ja) | デジタル遅延回路及びデジタルｐｌｌ回路 | |
| JP2002312082A (ja) | キー入力判別回路 | |
| EP0632459B1 (en) | Delay circuit using a digital memory | |
| JPH07283727A (ja) | 位相同期検出器 | |
| US5706036A (en) | Method and apparatus for providing a video synchronising signal of a predetermined polarity | |
| US5631709A (en) | Method and apparatus for processing a composite synchronizing signal | |
| JPH1185304A (ja) | クロック入力制御回路 | |
| CN110867199A (zh) | 同步镜延迟电路和同步镜延迟操作方法 | |
| JPH0923143A (ja) | ディジタル信号の遅延方法及び回路 | |
| JP3132657B2 (ja) | クロック切替回路 | |
| JP2001356917A (ja) | パルス判定装置 | |
| JPH06188872A (ja) | 同期保護回路 | |
| US5770952A (en) | Timer that provides both surveying and counting functions | |
| JP4122128B2 (ja) | エッジ検出回路 | |
| JP2002271427A (ja) | ノイズ除去回路 | |
| JP2538762B2 (ja) | クロック断検出回路 | |
| JP2697626B2 (ja) | 位相同期回路のロック検出器 | |
| JP3876794B2 (ja) | 垂直同期信号処理回路 | |
| JP3905022B2 (ja) | クロック切替え装置 | |
| CN116483189A (zh) | 电路系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |