JP2002312073A - 省電力化集積回路および省電力化集積回路の制御方法 - Google Patents
省電力化集積回路および省電力化集積回路の制御方法Info
- Publication number
- JP2002312073A JP2002312073A JP2001113907A JP2001113907A JP2002312073A JP 2002312073 A JP2002312073 A JP 2002312073A JP 2001113907 A JP2001113907 A JP 2001113907A JP 2001113907 A JP2001113907 A JP 2001113907A JP 2002312073 A JP2002312073 A JP 2002312073A
- Authority
- JP
- Japan
- Prior art keywords
- power
- saving
- block
- integrated circuit
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Electronic Switches (AREA)
- Power Sources (AREA)
Abstract
使用可能としたまま、復旧期間を短縮させて、消費電力
も減少させることができる省電力化集積回路を提供す
る。 【解決手段】 被省電力化ブロック5と、被省電力化ブ
ロック5に供給される電源電力のオン/オフを制御する
と共に、電源電力のオフによりリセット信号の送出を開
始し、電源電力が再びオンした後も電圧が安定電圧とな
るリセット遅延時間までリセット信号の送出を維持する
計時手段22を備えた省電力化制御ブロック4と、スイ
ッチング手段3とを備え、省電力化制御ブロック4は、
さらにリセット遅延時間を変更して計時手段22に設定
する第1レジスタ手段24を備え、制御手段51は、被
省電力化ブロック5の動作条件に適応したリセット遅延
時間を第1レジスタ手段24に格納し、計時手段22
は、第1レジスタ手段24に格納されたリセット遅延時
間に基づいてリセット信号を送出する。
Description
電力化ブロックに対する電源電力の供給をオフ/オンす
ることにより省電力化をはかる制御方法に関し、特に、
被省電力化ブロックの回路が復帰する際に、電源電力が
再度オンされて電源電圧が安定するまで供給されるリセ
ット信号の制御方法に関する。
により構成される様々な用途の回路ブロックから構成さ
れているが、一般的に言って、少なくとも安定した電源
電力を供給する電源回路ブロックと、電源電力供給のオ
ン/オフを切り替えるスイッチング回路ブロックと、そ
のスイッチング回路ブロックの切り替えを制御する電源
制御回路ブロックと、上記したスイッチング回路ブロッ
クから電源電力の供給を受ける被電源供給回路ブロック
を有している。
題やバッテリー使用機器の駆動時間増加の要望等によ
り、電源電力を減らす省電力化が要望されているため、
電源制御回路ブロックには、使用していない回路ブロッ
クへの電源電力の供給を遮断させる省電力化モード機能
が付加され、被電源供給回路ブロックには、一般的に低
消費電力モード時には回路が使用されないことから、そ
の回路が使用されないことを検出して電源の供給を遮断
するように電源制御回路ブロックに通知する低消費電力
モード検出/通知機能が付加されるようになった。
回路の概略構成図である。
ロックから電源電圧Vdが集積回路200内の各回路ブ
ロックに供給されている。電源電圧Vdは、省電力化機
能を有する電源制御回路ブロックである省電力化制御ブ
ロック2に供給されると共に、トランジスタ3(スイッ
チング手段)にも供給される。そして、トランジスタ3
からの電源電圧Vdaが、低消費電力モード検出/通知
機能を有する被電源供給回路ブロックである被省電力化
ブロック1に供給される。
ードへの移行を指示する第1の信号を受信し(第1の受
信ステップ)、その被省電力化ブロック1の回路が低消
費電力モード(不使用)になることを検出すると共に、
低消費電力モードを検出した場合に省電力化制御ブロッ
ク2に向けて電源の供給を遮断する(遮断ステップ)よ
うに通知する機能を備えるマイクロプロセッサ(CP
U)等からなる制御部11を有している。
ブロック1からの電源供給を遮断させる通知PSを受信
した場合、被省電力化ブロック1へのクロック信号の供
給を遮断してから、トランジスタ3(スイッチング手
段)に対して電源の供給を遮断させる電源制御信号PC
を出力すると共に、被省電力化ブロック1に対してリセ
ット信号RSの出力を開始する制御部21を有してい
る。また、制御部21は、遮断解除信号WUが入力され
る場合には、被省電力化ブロック1へのクロック信号の
供給を再開し、トランジスタ3に対する電源制御信号P
Cの出力を停止すると共に、被省電力化ブロック1に対
するリセット信号RSの出力を後述するカウンタ22に
より所定の遅延時間だけ継続させる。
号RSを入力させるということは、被省電力化ブロック
1をリセット信号RSにより初期化するということであ
り、リセット信号RSを電源の復帰時に電源が安定化す
るまで継続させることは、電源の立ち上がり途中の過渡
電圧により、被省電力化ブロック1が誤動作することを
避けるためのものである。
供給の遮断を解除する時に、リセット信号を遅延して出
力させる時間(リセット遅延時間)が所定時間に設定さ
れた計時手段であるカウンタ22(計時手段)と、被省
電力化ブロック1に供給するクロックCLのオン/オフ
をスイッチング制御する論理ゲートであるゲート23を
有している。
る信号のタイミングチャートである。
力化ブロック1に供給される電源電圧Vdaの電圧レベ
ルとオン/オフタイミングを示す図であり、(b)は、
ゲート23から出力されるクロックCLのオン/オフタ
イミングを示す図であり、(c)は、カウンタ22から
出力されるリセット信号RSのオン/オフタイミングを
示す図であり、(d)は、制御部21からトランジスタ
3への電源供給制御信号PCのオン/オフタイミングを
示す図であり、(e)は、集積回路200内部の他の回
路ブロックあるいは集積回路200外から制御部21に
入力される被省電力化ブロック1を復帰させるための信
号(遮断解除信号)WUのオン/オフタイミングを示す
図である。
ック1内の制御部11で低消費電力モード(不使用)で
あることが検出されると、制御部11では、t1のタイ
ミングで電源の供給を遮断させる通知PSを省電力化制
御ブロック2内の制御部21に向けて送出する。
ックCLの出力を停止させる制御信号をt1のタイミン
グで出力して、被省電力化ブロック1への電源電力を遮
断する準備を開始する。すなわち、遮断準備期間TM2
が開始される。
ミングで、制御部21は、電源制御信号PCをトランジ
スタ3に出力することにより被省電力化ブロック1への
電源電圧Vdaの供給を遮断させると共に、カウンタ2
2を通してリセット信号RSを被省電力化ブロック1に
送出し始める。これにより、電源遮断期間TM3が開始
される。電源遮断期間TM3が始まると、被省電力化ブ
ロック1への電源電力が遮断されて電源電圧Vdaは徐
々に低下する。
Uがt3のタイミングで省電力化制御ブロック2に入力
されると、制御部21は、トランジスタ3に出力してい
た電源制御信号PCを停止することにより被省電力化ブ
ロック1への電源電圧Vdaの供給の遮断を解除させる
と共に、ゲート23に向けてクロックCLの出力の遮断
を解除させる制御信号を出力させ、さらに、リセット信
号RSを被省電力化ブロック1に継続して送出するため
にリセット遅延期間Tw1が後述する固定値に設定され
たカウンタ22による計時を開始させる。これにより、
復旧期間TM4が開始される。
化ブロック1への電源電圧Vdaは徐々に上昇し、やが
て定格電圧まで上昇した(立ち上がった)t4のタイミ
ングで安定する。この電源電圧Vdaが安定するまでの
立ち上げ期間Tv1は、集積回路200の使用される環
境要因の違いによって発生する被省電力化ブロック1の
電源電圧の違いやクロックCLの周波数の違いにより変
動する。従って、カウンタ22には、立ち上げ期間tv
1が実際の立ち上がり時間である立ち上げ実時間tsに
変動分の安全マージンtmを合わせた固定期間と、電源
電圧の安定化後に必要な固定値のリセット期間Tr1と
の和の固定期間となるようにリセット遅延期間tw1が
設定される。
グで終了すると、カウンタ22は、リセット信号RSの
出力を停止し、被省電力化ブロック1の電源復旧後(か
つ、回路リセット後)の通常の動作が開始される(電源
供給期間TM5)。
圧Vdaが安定するまでの立ち上げ期間Tv1は、被省
電力化ブロック1の電源電圧の違いやクロックCLの周
波数の違いによる変動要因が大きく、従って、安全マー
ジンtmも大きい値に設定する必要があったので、固定
値のリセット遅延期間tw1も大きな固定値に設定され
ていた。
ということは、リセット信号が解除(停止)されるまで
の復旧期間TM4も長くなるという問題があった。復旧
期間TM4が長くなると、電源電位が集積回路200が
動作可能なレベルに達しているにも拘わらずリセット信
号を解除できないため、機器の回路再開(復旧)動作が
遅れ、本来使用することができる電源電位について、前
記した集積回路200が動作可能なレベルに達した時か
らリセット信号が解除されるまでの間は使用できないこ
とになり、省電力化をはかることができないという問題
があった。
に応えるために省電力化制御ブロック2を、被省電力化
ブロック1の電源電力の制御だけでなく、他の被省電力
化ブロックの制御にも使用する場合には、その被省電力
化ブロックの回路規模や構成、あるいは電源電圧が安定
するまでの立ち上げ時間が、被省電力化ブロック1のそ
れとは異なっているため、リセット遅延期間tw1は、
上記した例の場合よりもさらに大きな固定値に設定する
必要がある。すると、復旧期間TM4もさらに長くな
り、省電力化を妨げるという問題があった。
は、例えば、省電力化制御ブロック2を汎用とせず、被
省電力化ブロック1に特化させることにより可能である
が、そのためには、固定値のリセット遅延期間tw1に
設定されるカウンタ22を個別に設定する必要があり、
カウンタ22の回路変更や開発期間の増加によって、設
計や製造工数、あるいは、設計や製造のコストが増加し
たり、開発の遅れを招くという問題があった。
するためになされたものであって、リセット信号を出力
させるカウンタを汎用に使用可能としたまま、復旧期間
を短縮させて、消費電力も減少させることができる集積
回路の省電力化制御方法を提供することを目的とする。
め、請求項1に記載した本発明の省電力化集積回路は、
低消費電力モード時に電源電位の供給が遮断される被省
電力化ブロックと、被省電力化ブロックへの電源電位の
供給を制御するスイッチング手段と、スイッチング手段
を制御し、被省電力化ブロックにリセット信号を出力す
る省電力化制御ブロックとから構成され、被省電力化ブ
ロックは、該被省電力化ブロックの動作条件を示すデー
タが格納された記憶手段を備え、省電力化制御ブロック
は、記憶手段に格納された動作条件を示すデータが格納
される第1レジスタ手段と、該第1レジスタ手段に格納
された動作条件を示すデータに基づいてリセット信号を
出力する計時手段とを備えることを特徴とする。
の省電力化集積回路において、省電力化制御ブロック
は、第1レジスタ手段に格納された動作条件を示すデー
タに基づいて、入力されたクロック信号を分周して被省
電力化ブロックに出力する分周手段を備えたことを特徴
とする。
の省電力化集積回路において、省電力化制御ブロック
は、記憶手段に格納された動作条件を示すデータが格納
される第2レジスタ手段と、第2レジスタ手段に格納さ
れた動作条件を示すデータに基づいて、入力されたクロ
ック信号を分周し、被省電力化ブロックに出力する分周
手段とを備えたことを特徴とする。
化集積回路は、低消費電力モード時に電源電位の供給が
遮断される被省電力化ブロックと、被省電力化ブロック
への電源電位の供給を制御するスイッチング手段と、ス
イッチング手段を制御し、被省電力化ブロックにリセッ
ト信号を出力する省電力化制御ブロックとから構成さ
れ、被省電力化ブロックは、該被省電力化ブロックの動
作条件となる動作電圧範囲に適応させて設定されたリセ
ット遅延時間データと、そのリセット遅延時間データと
相関を有する動作クロック周波数データが格納された記
憶手段を備え、省電力化制御ブロックは、記憶手段に格
納されたリセット遅延時間データが格納される第1レジ
スタ手段と、記憶手段に格納された動作クロック周波数
データが格納される第2レジスタ手段と、第1レジスタ
手段に格納されたリセット遅延時間データに基づいてリ
セット信号を出力する計時手段と、第2レジスタ手段に
格納された動作クロック周波数データに基づいて、入力
されたクロック信号を分周し、被省電力化ブロックに出
力する分周手段とを備えることを特徴とする。
4の何れかに記載の省電力化集積回路において、リセッ
ト信号は、電源電位の供給の遮断が解除された時から、
動作条件を示すデータに基づく時間が経過するまでの
間、出力されることを特徴とする。
4の何れかに記載の省電力化集積回路において、リセッ
ト信号は、電源電位の供給の遮断が解除された時から、
被省電力化ブロックに供給される電源電位が、被省電力
化ブロックが動作可能なレベルに達するまでの間、出力
されることを特徴とする。
化集積回路の制御方法は、動作条件を示すデータが格納
された記憶手段を有し、低消費電力モード時に電源電位
の供給が遮断される被省電力化ブロックと、第1レジス
タ手段を有し、被省電力化ブロックにリセット信号を出
力する省電力化制御ブロックとを備えた省電力化集積回
路の制御方法であって、低消費電力モードへの移行を指
示する第1の信号を受信する第1の受信ステップと、被
省電力化ブロックへの電源電位の供給を遮断する遮断ス
テップと、記憶手段に格納された動作条件を示すデータ
を第1レジスタ手段に格納する第1の格納ステップと、
第1レジスタ手段に格納された動作条件を示すデータに
基づいてリセット信号を出力するリセット信号出力ステ
ップと、低消費電力モードの解除を指示する第2の信号
を受信する第2の受信ステップと、電源電位の供給の遮
断を解除する解除ステップと、第2の信号を受信し、動
作条件を示すデータに基づく時間が経過した後に、リセ
ット信号の出力を解除するリセット信号解除ステップと
を含むことを特徴とする。
の省電力化集積回路の制御方法において、省電力化制御
ブロックは、さらに分周手段を備え、第1レジスタ手段
に格納された動作条件を示すデータに基づいて、入力さ
れたクロック信号を分周し、被省電力化ブロックに出力
する分周ステップを含むことを特徴とする。
の省電力化集積回路の制御方法において、省電力化制御
ブロックは、さらに第2レジスタ手段と、分周手段とを
備え、記憶手段に格納された動作条件を示すデータを第
2レジスタ手段に格納する第2の格納ステップと、第2
レジスタ手段に格納された動作条件を示すデータに基づ
いて、入力されたクロック信号を分周し、被省電力化ブ
ロックに出力する分周ステップとを含むことを特徴とす
る。
力化集積回路の制御方法は、リセット遅延時間データと
動作クロック周波数データとが動作条件として格納され
た記憶手段を有し、低消費電力モード時に電源電位の供
給が遮断される被省電力化ブロックと、第1レジスタ手
段と第2のレジスタ手段を有し、被省電力化ブロックに
リセット信号を出力する省電力化制御ブロックとを備え
た省電力化集積回路の制御方法であって、低消費電力モ
ードへの移行を指示する第1の信号を受信する第1の受
信ステップと、被省電力化ブロックへの電源電位の供給
を遮断する遮断ステップと、記憶手段に格納されたリセ
ット遅延時間データを第1レジスタ手段に格納する第1
の格納ステップと、記憶手段に格納された動作クロック
周波数データを第2レジスタ手段に格納する第2の格納
ステップと、第1レジスタ手段に格納されたリセット遅
延時間データに基づいてリセット信号を出力するリセッ
ト信号出力ステップと、第2レジスタ手段に格納された
動作クロック周波数データに基づいて、入力されたクロ
ック信号を分周し、被省電力化ブロックに出力する分周
ステップと、低消費電力モードの解除を指示する第2の
信号を受信する第2の受信ステップと、電源電位の供給
の遮断を解除する解除ステップと、第2の信号を受信
し、動作条件を示すデータに基づく時間が経過した後
に、前記リセット信号の出力を解除するリセット信号解
除ステップとを含むことを特徴とする。
至10の何れかに記載の省電力化集積回路の制御方法に
おいて、リセット信号は、電源電位の供給の遮断が解除
された時から、動作条件を示すデータに基づく時間を経
過するまでの間、出力されることを特徴とする。
至10の何れかに記載の省電力化集積回路の制御方法に
おいて、リセット信号は、電源電位の供給の遮断が解除
された時から、被省電力化ブロックに供給される電源電
位が、被省電力化ブロックが動作可能なレベルに達する
までの間、出力されることを特徴とする。
に基づいて説明する。
化機能を備えた集積回路を示す図である。
積回路200と同じ機能の部分については同じ符号を付
し、重複する説明を省略する。
主に異なる主な点は以下のようになる。
電力化ブロック5の動作条件を示すデータを格納する記
憶部52(記憶手段)を設けた点。
が検出された場合の通知のみでなく、記憶部52(記憶
手段)から読み出した被省電力化ブロック5の動作条件
を示すデータを省電力化制御ブロック4に向けて送出す
る点。
手段51から受信した動作条件を示すデータを格納し
て、計時手段であるカウンタ22に設定されるリセット
遅延時間を変更する第1レジスタ24(第1レジスタ手
段)を設けた点。
ト遅延時間に基づいてリセット信号を送出する点。
41は、リセット信号RSの出力をカウンタ22(計時
手段)の変更されたリセット遅延時間まで継続させる
点。
ては、図5に示した集積回路200と同様である。な
お、省電力化制御ブロック4と被省電力化ブロック5の
間はバスにより接続され、CPU等からなる制御手段5
1には、第1レジスタ手段である第1レジスタ24がメ
モリー空間にマッピングされたレジスタとして認識され
ることになる。従って、制御手段51は、通常のストア
ー命令(ライト命令)を用いて第1レジスタ24にソフ
トウエアにより指定された任意の値を書き込むことがで
きる。また、本実施形態では、省電力化制御ブロック4
と被省電力化ブロック5の間はバスで接続することを前
提にして説明しているが、本発明の省電力化制御ブロッ
クと被省電力化ブロック間は、CPU等の制御手段51
がカウンタ22の値あるいは後述する分周比等を指定で
きれば他の接続手段で接続してもよく、例えば、通常の
接続線により接続しても良い。次に、集積回路100の
動作について説明する。
る信号のタイミングチャートであり、従来のタイミング
チャートである図6に対応する図である。
タ3(スイッチング手段)から被省電力化ブロック5に
供給される電源電圧Vdaの電圧レベルとオン/オフタ
イミングを示す図であり、(b)は、ゲート23から出
力されるクロックCLのオン/オフタイミングを示す図
であり、(c)は、カウンタ22から出力されるリセッ
ト信号RSのオン/オフタイミングを示す図であり、
(d)は、制御部41からトランジスタ3への電源供給
制御信号PCのオン/オフタイミングを示す図であり、
(e)は、集積回路100内部の他の回路ブロックある
いは集積回路100外から制御部41に入力する被省電
力化ブロック5を復帰させるための信号(遮断解除信
号)WUのオン/オフタイミングを示す図である。
ック5内の制御手段51で低消費電力モードへの移行を
指示する第1の信号が検出される(第1の受信ステッ
プ)と、制御手段51では、t1のタイミングで電源の
供給を遮断させる通知PSを省電力化制御ブロック4内
の制御部41に向けて送出すると共に、記憶部52か
ら、被省電力化ブロック5の動作電圧範囲および動作ク
ロック周波数等の動作条件に適応させて設定された動作
条件を示すデータSTを読み出して省電力化制御ブロッ
ク4内の第1レジスタ24に向けて送出して格納させる
(第1の格納ステップ)。尚、動作条件を示すデータS
Tは、制御手段51で低消費電力モードであることが検
出される前に予め第1レジスタ24に向けて送出してお
いても良い。
ックCLの出力を停止させる制御信号をt1のタイミン
グで出力して、被省電力化ブロック5への電源電力を遮
断する準備が開始され、遮断準備期間TM2が開始され
る。
ミングで、制御部41は、電源制御信号PCをトランジ
スタ3に出力することにより被省電力化ブロック5への
電源電圧Vdaの供給を遮断させる(遮断ステップ)と
共に、動作条件を示すデータSTに基づいて動作される
カウンタ22を通してリセット信号RSを被省電力化ブ
ロック5に送出し始める(リセット信号出力ステッ
プ)。これにより、電源遮断期間TM3が開始される。
電源遮断期間TM3が始まると、被省電力化ブロック5
への電源電力が遮断されて電源電圧Vdaが徐々に低下
する。制御部41がクロックCLの出力を停止させる制
御信号をt1のタイミングで出力してから、被省電力化
ブロック5への電源電力が遮断されて電源電圧Vdaが
徐々に低下するまでの動作は、従来の集積回路200と
同様である。
ドの解除を指示する第2の信号である遮断解除信号WU
がt3のタイミングで省電力化制御ブロック4に入力さ
れると(第2の受信ステップ)、制御部41は、トラン
ジスタ3に出力していた電源制御信号PCを停止するこ
とにより被省電力化ブロック5への電源電圧Vdaの供
給の停止を解除させる(解除ステップ)と共に、ゲート
23に向けてクロックCLの出力を再開させる制御信号
を出力させ、さらに、リセット信号RSを被省電力化ブ
ロック5に継続して送出するために第1レジスタ24か
ら動作条件を示すデータSTを読み出し、リセット遅延
期間Tw2としてカウンタ22に設定する。そして、制
御部41は、リセット遅延期間Tw2が設定されたカウ
ンタ22に計時を開始させる。これにより、復旧期間T
M6が開始される。
間Tw2は、被省電力化ブロック5の動作電圧範囲およ
び動作クロック周波数等の動作条件に適応させて設定さ
れた動作条件を示すデータSTに基づいて設定されるた
め、従来の復旧期間TM4と比べ、安全マージンtmの
期間が非常に小さくなる。従って、リセット遅延期間T
w2は、従来のリセット遅延期間Tw1よりも短くなる
ことから、復旧期間TM6も従来の復旧期間TM4より
も短縮される。
化ブロック5への電源電圧Vdaは徐々に上昇し、やが
て定格電圧まで上昇した(立ち上がった)t7のタイミ
ングで安定する。この電源電圧Vdaが安定するまでの
立ち上げ期間Tv2は、集積回路100の使用される環
境要因の違いによって発生するクロックCLの周波数の
違い等により変動するが、本実施形態では、動作クロッ
ク周波数等の動作条件に適応させて設定されたデータS
Tにより最短の立ち上げ期間Tv2に設定される。従っ
て、カウンタ22には、動作条件に適応する最短の立ち
上げ期間tv2と、電源電圧の安定化後に必要な固定値
のリセット期間Tr1との和の固定期間となるようにリ
セット遅延期間tw1が設定される。
グで終了すると、カウンタ22は、リセット信号RSの
出力が解除され(リセット信号解除ステップ)、被省電
力化ブロック5では、電源復旧後(かつ、回路リセット
後)の通常の動作が開始される(電源供給期間TM
8)。
ブロック5内に、該被省電力化ブロック5の動作電圧範
囲および動作クロック周波数等の動作条件に適応させて
設定された動作条件を示すデータを格納する記憶部52
を設け、制御手段51が、低消費電力モードが検出され
た場合には、記憶部52から読み出された被省電力化ブ
ロック5の動作条件を示すデータを省電力化制御ブロッ
ク4に向けて送出するようにし、さらに、省電力化制御
ブロック4内に、制御手段51から受信した動作条件を
示すデータを格納して、計時手段であるカウンタ22に
設定されるリセット遅延時間を変更する第1レジスタ2
4を設け、変更されたリセット遅延時間までリセット信
号をカウンタ22から継続して送出するようにしたの
で、リセット信号が解除されるまでの復旧期間TM6を
短縮させることができ、すなわち、集積回路100を用
いた機器の回路再開(電源供給の遮断の解除)動作を早
くすることができ、消費電力を低減させることができ
る。
4を、被省電力化ブロック5の他の被省電力化ブロック
の制御にも使用する場合には、その被省電力化ブロック
の回路規模や構成、あるいは電源電圧が安定するまでの
立ち上げ時間に合わせて、リセット遅延期間tw2を設
定できるので、復旧期間TM6の増加を避けることがで
き、消費電力の増加を抑えることができる。
ック4を汎用にして回路の共用化が可能となるので、復
旧期間TM6を短縮させるために、カウンタ22を個別
に設定したり回路変更等を実施する必要が無くなり、開
発期間の増加によって、設計や製造工数、あるいは、設
計や製造のコストが増加したり、開発が遅れることを避
けることができる。
圧(所定値)のオン/オフによって、集積回路中の被省
電力化ブロックに対して省電力化制御を実施する場合を
示したが、近年の省電力化制御の中には、上記した電源
電圧のオン/オフによる省電力化制御に加えて、クロッ
ク周波数を下げることにより省電力化制御するものも知
られている。
加えてクロック周波数を下げることによる省電力化制御
も実施する場合の本発明を、第2の実施形態として説明
する。
化機能を備えた集積回路を示す図である。
主に異なる主な点は以下のようになる。
時手段であるカウンタ22に設定されるリセット遅延時
間を変更する第1レジスタ24だけでなく、第2レジス
タ25(第2レジスタ手段)を設け、第2レジスタ25
にも制御手段71から受信した動作条件を示すデータを
格納する(第2の格納ステップ)点。
2レジスタ25に格納された動作条件を示すデータを用
いて動作クロック周波数を分周して出力する分周カウン
タ26(分周手段)を設けた点。
部61は、分周カウンタ26で、第2レジスタ25に格
納された動作条件を示すデータに基づいてクロック信号
CLdを分周して出力し(分周ステップ)、第1レジス
タ24に格納された動作条件を示すデータを用いてリセ
ット信号RSの出力をカウンタ22の変更されたリセッ
ト遅延時間まで継続させる点。
動作については、図1に示した集積回路100と同様で
ある。
(所定値)のオン/オフに加えて、動作クロック周波数
を分周して下げることにより立ち上げ時間あるいは復旧
時間を短縮させる場合であっても、その低下させた動作
クロック周波数に対応させてリセット遅延時間を設定で
きるので、第1の実施形態よりもいっそう復旧時間を短
縮させることができ、その結果、いっそう消費電力を低
減させることができる。
ジスタ手段を用いる場合には、動作クロック周波数を変
化させても、供給する電源電圧あるいは安定化後の電源
電圧については一定値である。
7内に設けた記憶部72に、該被省電力化ブロック7の
動作条件を示すデータとして、例えば、定格電圧となる
電源電圧の立ち上がりが早すぎず且つ遅すぎないような
最適値となるように設定されたリセット遅延時間データ
と、そのリセット遅延時間データと相関関係を有する動
作クロック周波数データを格納させれば良い。
波数データとの相関関係とは、集積回路のリセット遅延
時間が、最大動作クロック周波数に依存して変動するこ
とを示す。例えば、動作クロックの周波数が低い場合に
は、リセット遅延時間が短くても集積回路は動作可能で
ある。ところが、動作クロックの周波数が高い場合に
は、リセット遅延時間を長くしないと集積回路が動作し
なくなる。このことから、動作クロック周波数が高い場
合には、リセット遅延時間も長くする必要があり、その
結果、電源再開時の立ち上がり時間も増加させる必要が
ある。逆に、動作クロック周波数が低い場合には、リセ
ット遅延時間も短くて良く、その結果、電源再開時の立
ち上がり時間を短縮させることができる。
ック周波数を1/nにするnの値を決める動作クロック
周波数データは、そのクロック周波数を用いた場合のリ
セット遅延時間データと相関関係を有するように対応さ
せて、記憶部72に格納しておく。
2の格納ステップでは、記憶手段に格納されたリセット
遅延時間データと相関を有する動作クロック周波数デー
タを第2レジスタ手段に格納し、分周ステップでは、第
2レジスタ手段に格納された動作クロック周波数データ
に基づいて、入力されたクロック信号を分周し、被省電
力化ブロックに出力する。
せた動作クロック周波数に対応させてリセット遅延時間
を設定できるので、第1の実施形態よりもいっそう復旧
時間を短縮させることができ、その結果、いっそう消費
電力を低減させることができる。
は一定(定格電圧)として記載したが、例えば、動作ク
ロック周波数に対応させて電源電圧を低下させるように
本発明を実施することができる。
下させる場合には、例えば、不図示の電源回路ブロック
により電源電圧の制御を実施し、記憶手段には、動作電
圧範囲に対応するリセット遅延データ、および、リセッ
ト遅延データと相関関係を有する動作クロック周波数デ
ータを格納する。
ック周波数のみを低下させる場合よりもさらに消費電力
を低減させることができる。
も低下させる例を含む)では、リセット遅延時間を設定
するためには専用の第1レジスタ24を設け、動作クロ
ック周波数を設定するためにも専用の第2レジスタ25
を設けていたが、例えば、本発明では、第2レジスタ2
5のみを用いて、リセット遅延時間の設定と動作クロッ
ク周波数の設定を実施することができる。
リセット遅延時間の設定と動作クロック周波数の設定を
実施する場合の本発明を、第3の実施形態として説明す
る。
化機能を備えた集積回路を示す図である。
主に異なる主な点は以下のようになる。動作条件を示す
データ (b1)省電力化制御ブロック8内には、制御手段91
から受信した動作条件を示すデータを格納する第2レジ
スタ25のみを設け、さらなるレジスタは設けない点。
2レジスタ25に格納された動作条件を示すデータを分
周カウンタ26に出力する線とは別に、動作条件を示す
データをカウンタ22に出力するための分岐線を設けた
点。
部81は、第2レジスタ25に格納された動作条件を示
すデータを、分周カウンタ26に出力させると共に、カ
ウンタ22にも出力させ、カウンタ22では、動作条件
を示すデータに対応させてリセット遅延時間を設定する
点。
動作については、図3に示した集積回路101と同様で
ある。
格納する第2レジスタ25のみを設け、さらなるレジス
タは設けないので、レジスタへの書き込み時間を一回の
みに減少させることができることから、第2の実施形態
よりもいっそう復旧時間を短縮させることができ、その
結果、いっそう消費電力を低減させることができる。
周波数に対応させて電源電圧を低下させるように本発明
を実施することができる。
おける電源電圧を低下させる例と同様に、不図示の電源
回路ブロックにより電源電圧の制御を実施し、記憶手段
には、動作電圧範囲に対応するリセット遅延データ、お
よび、リセット遅延データと相関関係を有する動作クロ
ック周波数データを格納する。
させる場合にも、復旧時間の短縮化による消費電力の低
減に加えて、クロック周波数のみを低下させる場合より
もさらに消費電力を低減させることができる。
省電力化ブロックに対して、1個の省電力化制御ブロッ
クを対応させた場合を示したが、本発明はこれに限られ
るものではなく、例えば、複数の被省電力化ブロックに
対して、1個の省電力化制御ブロックを対応させた場合
にも用いることができ、その場合には、個々の被省電力
化ブロックの電源電圧や動作クロック周波数が異なって
いても、各々の被省電力化ブロックに対して最適なリセ
ット遅延時間を設定させることができる。
が解除されるまでの復旧期間を短縮させることができる
ので、集積回路を用いた機器の回路再開(復旧)動作を
早くすることができ、消費電力を低減させることができ
る。
御ブロックを、複数の被省電力化ブロックの制御に使用
する場合にも、復旧期間の増加を避けることができ、消
費電力の増加も避けることができる。
を汎用にして回路の共用化が可能となり、復旧期間を短
縮させるために、カウンタを個別に設定したり回路変更
等を実施する必要が無くなり、開発期間の増加によっ
て、設計や製造工数、あるいは、設計や製造のコストが
増加したり、開発が遅れることを無くすことができる。
に加えて、動作クロック周波数を下げることにより立ち
上げ時間あるいは復旧時間を短縮させる場合、その低下
させた動作クロック周波数に対応させてリセット遅延時
間を設定できるので、復旧時間を短縮させることがで
き、消費電力を低減させることができる。
低下に加えて電源電圧も低下させることができるので、
クロック周波数のみを低下させる場合よりも消費電力を
低減させることができる。
を格納するレジスタのみを設け、さらなるレジスタを設
けないようにできるので、レジスタへの書き込み時間を
一回のみに減少させることができ、復旧時間を短縮させ
ることができ、消費電力を低減させることができる。
る消費電力の低減に加えて、動作クロック周波数の低下
と電源電圧の低下を実施させることができるので、さら
に消費電力を低減させることができる。
えた集積回路を示す図である。
グチャートである。
えた集積回路を示す図である。
えた集積回路を示す図である。
構成図である。
グチャートである。
力化制御ブロック、3 トランジスタ(スイッチング手
段)、 11、51、71 CPU(制御手段)、 2
1、41、61 制御部、 22 カウンタ(計時手
段)、 23ゲート、 24 第1レジスタ(第1レジ
スタ手段)、 25 第2レジスタ(第2レジスタ手
段)、 26 分周カウンタ(分周手段)、 52、7
2 記憶部(記憶手段)、 100、101、200
集積回路。
Claims (12)
- 【請求項1】 低消費電力モード時に電源電位の供給が
遮断される被省電力化ブロックと、 前記被省電力化ブロックへの前記電源電位の供給を制御
するスイッチング手段と、 前記スイッチング手段を制御し、前記被省電力化ブロッ
クにリセット信号を出力する省電力化制御ブロックとか
ら構成され、 前記被省電力化ブロックは、該被省電力化ブロックの動
作条件を示すデータが格納された記憶手段を備え、 前記省電力化制御ブロックは、前記記憶手段に格納され
た前記動作条件を示すデータが格納される第1レジスタ
手段と、該第1レジスタ手段に格納された前記動作条件
を示すデータに基づいて前記リセット信号を出力する計
時手段とを備えることを特徴とする省電力化集積回路。 - 【請求項2】 前記省電力化制御ブロックは、前記第1
レジスタ手段に格納された前記動作条件を示すデータに
基づいて、入力されたクロック信号を分周して前記被省
電力化ブロックに出力する分周手段を備えたことを特徴
とする請求項1に記載の省電力化集積回路。 - 【請求項3】 前記省電力化制御ブロックは、前記記憶
手段に格納された前記動作条件を示すデータが格納され
る第2レジスタ手段と、 前記第2レジスタ手段に格納された前記動作条件を示す
データに基づいて、入力されたクロック信号を分周し、
前記被省電力化ブロックに出力する分周手段とを備えた
ことを特徴とする請求項1記載の省電力化集積回路。 - 【請求項4】 低消費電力モード時に電源電位の供給が
遮断される被省電力化ブロックと、 前記被省電力化ブロックへの前記電源電位の供給を制御
するスイッチング手段と、 前記スイッチング手段を制御し、前記被省電力化ブロッ
クにリセット信号を出力する省電力化制御ブロックとか
ら構成され、 前記被省電力化ブロックは、該被省電力化ブロックの動
作条件となる動作電圧範囲に適応させて設定されたリセ
ット遅延時間データと、そのリセット遅延時間データと
相関を有する動作クロック周波数データが格納された記
憶手段を備え、 前記省電力化制御ブロックは、前記記憶手段に格納され
た前記リセット遅延時間データが格納される第1レジス
タ手段と、前記記憶手段に格納された前記動作クロック
周波数データが格納される第2レジスタ手段と、前記第
1レジスタ手段に格納された前記リセット遅延時間デー
タに基づいて前記リセット信号を出力する計時手段と、
前記第2レジスタ手段に格納された前記動作クロック周
波数データに基づいて、入力されたクロック信号を分周
し、前記被省電力化ブロックに出力する分周手段とを備
えることを特徴とする省電力化集積回路。 - 【請求項5】 前記リセット信号は、前記電源電位の供
給の遮断が解除された時から、前記動作条件を示すデー
タに基づく時間が経過するまでの間、出力されることを
特徴とする請求項1乃至4の何れかに記載の省電力化集
積回路。 - 【請求項6】 前記リセット信号は、前記電源電位の供
給の遮断が解除された時から、前記被省電力化ブロック
に供給される前記電源電位が、前記被省電力化ブロック
が動作可能なレベルに達するまでの間、出力されること
を特徴とする請求項1乃至4の何れかに記載の省電力化
集積回路。 - 【請求項7】 動作条件を示すデータが格納された記憶
手段を有し、低消費電力モード時に電源電位の供給が遮
断される被省電力化ブロックと、 第1レジスタ手段を有し、前記被省電力化ブロックにリ
セット信号を出力する省電力化制御ブロックとを備えた
省電力化集積回路の制御方法であって、 前記低消費電力モードへの移行を指示する第1の信号を
受信する第1の受信ステップと、 前記被省電力化ブロックへの前記電源電位の供給を遮断
する遮断ステップと、 前記記憶手段に格納された前記動作条件を示すデータを
前記第1レジスタ手段に格納する第1の格納ステップ
と、 前記第1レジスタ手段に格納された前記動作条件を示す
データに基づいて前記リセット信号を出力するリセット
信号出力ステップと、 前記低消費電力モードの解除を指示する第2の信号を受
信する第2の受信ステップと、 前記電源電位の供給の遮断を解除する解除ステップと、 前記第2の信号を受信し、前記動作条件を示すデータに
基づく時間が経過した後に、前記リセット信号の出力を
解除するリセット信号解除ステップとを含むことを特徴
とする省電力化集積回路の制御方法。 - 【請求項8】 前記省電力化制御ブロックは、さらに分
周手段を備え、 前記第1レジスタ手段に格納された前記動作条件を示す
データに基づいて、入力されたクロック信号を分周し、
前記被省電力化ブロックに出力する分周ステップを含む
ことを特徴とする請求項7記載の省電力化集積回路の制
御方法。 - 【請求項9】 前記省電力化制御ブロックは、さらに第
2レジスタ手段と、分周手段とを備え、 前記記憶手段に格納された前記動作条件を示すデータを
前記第2レジスタ手段に格納する第2の格納ステップ
と、 前記第2レジスタ手段に格納された前記動作条件を示す
データに基づいて、入力されたクロック信号を分周し、
前記被省電力化ブロックに出力する分周ステップとを含
むことを特徴とする請求項7記載の省電力化集積回路の
制御方法。 - 【請求項10】 リセット遅延時間データと動作クロッ
ク周波数データとが動作条件として格納された記憶手段
を有し、低消費電力モード時に電源電位の供給が遮断さ
れる被省電力化ブロックと、 第1レジスタ手段と第2のレジスタ手段を有し、前記被
省電力化ブロックにリセット信号を出力する省電力化制
御ブロックとを備えた省電力化集積回路の制御方法であ
って、 前記低消費電力モードへの移行を指示する第1の信号を
受信する第1の受信ステップと、 前記被省電力化ブロックへの前記電源電位の供給を遮断
する遮断ステップと、 前記記憶手段に格納された前記リセット遅延時間データ
を前記第1レジスタ手段に格納する第1の格納ステップ
と、 前記記憶手段に格納された前記動作クロック周波数デー
タを前記第2レジスタ手段に格納する第2の格納ステッ
プと、 前記第1レジスタ手段に格納された前記リセット遅延時
間データに基づいて前記リセット信号を出力するリセッ
ト信号出力ステップと、 前記第2レジスタ手段に格納された前記動作クロック周
波数データに基づいて、入力されたクロック信号を分周
し、前記被省電力化ブロックに出力する分周ステップ
と、 前記低消費電力モードの解除を指示する第2の信号を受
信する第2の受信ステップと、 前記電源電位の供給の遮断を解除する解除ステップと、 前記第2の信号を受信し、前記動作条件を示すデータに
基づく時間が経過した後に、前記リセット信号の出力を
解除するリセット信号解除ステップとを含むことを特徴
とする省電力化集積回路の制御方法。 - 【請求項11】 前記リセット信号は、前記電源電位の
供給の遮断が解除された時から、前記動作条件を示すデ
ータに基づく時間を経過するまでの間、出力されること
を特徴とする請求項7乃至10の何れかに記載の省電力
化集積回路の制御方法。 - 【請求項12】 前記リセット信号は、前記電源電位の
供給の遮断が解除された時から、前記被省電力化ブロッ
クに供給される前記電源電位が、前記被省電力化ブロッ
クが動作可能なレベルに達するまでの間、出力されるこ
とを特徴とする請求項7乃至10の何れかに記載の省電
力化集積回路の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001113907A JP3437174B2 (ja) | 2001-04-12 | 2001-04-12 | 省電力化集積回路および省電力化集積回路の制御方法 |
US10/112,759 US6713994B2 (en) | 2001-04-12 | 2002-04-02 | Power saving integrated circuit and method of controlling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001113907A JP3437174B2 (ja) | 2001-04-12 | 2001-04-12 | 省電力化集積回路および省電力化集積回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002312073A true JP2002312073A (ja) | 2002-10-25 |
JP3437174B2 JP3437174B2 (ja) | 2003-08-18 |
Family
ID=18965066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001113907A Expired - Fee Related JP3437174B2 (ja) | 2001-04-12 | 2001-04-12 | 省電力化集積回路および省電力化集積回路の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6713994B2 (ja) |
JP (1) | JP3437174B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006126959A (ja) * | 2004-10-26 | 2006-05-18 | Sony Corp | 電子機器、省電力モード制御方法およびプログラム |
US7095633B2 (en) | 2003-10-01 | 2006-08-22 | Samsung Electronics Co., Ltd. | Power supply system of display apparatus and control method thereof |
US7389437B2 (en) | 2004-09-06 | 2008-06-17 | Oki Electric Industry Co., Ltd. | Semiconductor circuit with mask register |
US7529958B2 (en) * | 2004-11-15 | 2009-05-05 | Charles Roth | Programmable power transition counter |
CN103365263A (zh) * | 2012-03-29 | 2013-10-23 | 佳能株式会社 | 半导体集成电路、信息处理装置和控制方法 |
JP2013254376A (ja) * | 2012-06-07 | 2013-12-19 | Canon Inc | 半導体集積回路、情報処理装置 |
US8912783B2 (en) | 2010-08-27 | 2014-12-16 | Oki Data Corporation | Power-supply controller circuit and image forming apparatus including the same |
US9143130B2 (en) | 2013-03-14 | 2015-09-22 | Canon Kabushiki Kaisha | Integrated circuit and control method thereof |
WO2016197152A1 (en) * | 2015-06-05 | 2016-12-08 | Hassan Ihs | Dynamic frequency scaling based on supply current monitoring |
US9537484B2 (en) | 2013-11-01 | 2017-01-03 | Canon Kabushiki Kaisha | Semiconductor device and method of controlling the same |
US9704077B2 (en) | 2013-01-30 | 2017-07-11 | Brother Kogyo Kabushiki Kaisha | Image processing device having voltage generating unit outputting control voltage |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1379469B1 (en) * | 2001-04-20 | 2006-03-01 | Shell Internationale Researchmaatschappij B.V. | Process for mineral carbonation with carbon dioxide |
US20040126293A1 (en) * | 2002-10-23 | 2004-07-01 | Geerlings Jacobus Johannes Cornelis | Process for removal of carbon dioxide from flue gases |
EP1528457B1 (fr) * | 2003-10-31 | 2009-10-21 | Asulab S.A. | Système à dépassement variable de temps pour un appareil électronique portable alimenté par une pile |
JP2006121457A (ja) * | 2004-10-22 | 2006-05-11 | Sanyo Electric Co Ltd | 電荷転送素子の制御装置 |
US7221130B2 (en) * | 2005-01-05 | 2007-05-22 | Fyrestorm, Inc. | Switching power converter employing pulse frequency modulation control |
JP2006261769A (ja) * | 2005-03-15 | 2006-09-28 | Ricoh Co Ltd | 画像処理装置、画像処理方法および画像処理プログラム |
JP4692318B2 (ja) * | 2005-04-20 | 2011-06-01 | 株式会社デンソー | 電子制御装置 |
EP1951424A1 (en) | 2005-11-23 | 2008-08-06 | Shell Internationale Research Maatschappij B.V. | A process for sequestration of carbon dioxide by mineral carbonation |
KR101531090B1 (ko) * | 2013-06-28 | 2015-06-23 | 삼성전기주식회사 | 오동작 방지 기능을 갖는 ic 장치 및 ic 장치의 오동작 방지 방법 |
JP6377659B2 (ja) * | 2016-03-11 | 2018-08-22 | 株式会社東芝 | 半導体装置及びその制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0814779B2 (ja) | 1988-05-06 | 1996-02-14 | 松下電器産業株式会社 | 演算制御装置の初期化方法 |
US5506878A (en) * | 1994-07-18 | 1996-04-09 | Xilinx, Inc. | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock |
JPH08179857A (ja) | 1994-12-22 | 1996-07-12 | Nec Eng Ltd | リセット回路 |
-
2001
- 2001-04-12 JP JP2001113907A patent/JP3437174B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-02 US US10/112,759 patent/US6713994B2/en not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7095633B2 (en) | 2003-10-01 | 2006-08-22 | Samsung Electronics Co., Ltd. | Power supply system of display apparatus and control method thereof |
US7389437B2 (en) | 2004-09-06 | 2008-06-17 | Oki Electric Industry Co., Ltd. | Semiconductor circuit with mask register |
JP2006126959A (ja) * | 2004-10-26 | 2006-05-18 | Sony Corp | 電子機器、省電力モード制御方法およびプログラム |
US7529958B2 (en) * | 2004-11-15 | 2009-05-05 | Charles Roth | Programmable power transition counter |
US8912783B2 (en) | 2010-08-27 | 2014-12-16 | Oki Data Corporation | Power-supply controller circuit and image forming apparatus including the same |
CN103365263A (zh) * | 2012-03-29 | 2013-10-23 | 佳能株式会社 | 半导体集成电路、信息处理装置和控制方法 |
US9360921B2 (en) | 2012-03-29 | 2016-06-07 | Canon Kabushiki Kaisha | Semiconductor integrated circuit, information processing apparatus, and control method |
JP2013254376A (ja) * | 2012-06-07 | 2013-12-19 | Canon Inc | 半導体集積回路、情報処理装置 |
US9235255B2 (en) | 2012-06-07 | 2016-01-12 | Canon Kabushiki Kaisha | Semiconductor integrated circuit and information processing apparatus |
US9704077B2 (en) | 2013-01-30 | 2017-07-11 | Brother Kogyo Kabushiki Kaisha | Image processing device having voltage generating unit outputting control voltage |
US9143130B2 (en) | 2013-03-14 | 2015-09-22 | Canon Kabushiki Kaisha | Integrated circuit and control method thereof |
US9537484B2 (en) | 2013-11-01 | 2017-01-03 | Canon Kabushiki Kaisha | Semiconductor device and method of controlling the same |
WO2016197152A1 (en) * | 2015-06-05 | 2016-12-08 | Hassan Ihs | Dynamic frequency scaling based on supply current monitoring |
US10139888B2 (en) | 2015-06-05 | 2018-11-27 | Chaoyang Semiconductor Jiangyin Technology Co., Ltd. | Dynamic frequency scaling based on supply current monitoring |
Also Published As
Publication number | Publication date |
---|---|
US20020149353A1 (en) | 2002-10-17 |
US6713994B2 (en) | 2004-03-30 |
JP3437174B2 (ja) | 2003-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002312073A (ja) | 省電力化集積回路および省電力化集積回路の制御方法 | |
EP1451666B1 (en) | Glitch free clock selection switch | |
JP4535170B2 (ja) | マイクロコンピュータシステム | |
US8707064B2 (en) | Dynamic voltage transitions | |
US7536578B2 (en) | Method and apparatus for over clocking in a digital processing system | |
US7032117B2 (en) | Dynamic power control in integrated circuits | |
US20080065920A1 (en) | Microcontroller and arts related thereto | |
MXPA06002961A (es) | Colapso de energia para una terminal inalambrica. | |
JP2004070805A (ja) | 内部電源電圧が制御される半導体集積回路 | |
JP2007200016A (ja) | リセット信号生成回路 | |
JP2009202822A (ja) | 制御装置 | |
KR19990014219A (ko) | 클록 생성 방법 및 장치 | |
JPH11312026A (ja) | クロック信号切替方法およびクロック信号切替システム | |
JP3070527B2 (ja) | 無線携帯端末 | |
US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
KR100367634B1 (ko) | 메모리 제어기 및 메모리 제어방법 | |
JP5513359B2 (ja) | 半導体装置及び自動車用コントロールシステム | |
US6639436B2 (en) | Semiconductor integrated circuit with function to start and stop supply of clock signal | |
JP2013159198A (ja) | 電子制御装置 | |
JP4115727B2 (ja) | 電源電圧検出回路 | |
JP2000200110A (ja) | 電圧降下回路 | |
JP4389308B2 (ja) | メモリの制御装置および制御方法 | |
JP2002063150A (ja) | マイクロコンピュータ | |
US8677164B2 (en) | Microcomputer and control method thereof | |
JP2007018288A (ja) | 演算処理装置及びその省電力モード切り換え方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3437174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |