JP2002312073A - 省電力化集積回路および省電力化集積回路の制御方法 - Google Patents

省電力化集積回路および省電力化集積回路の制御方法

Info

Publication number
JP2002312073A
JP2002312073A JP2001113907A JP2001113907A JP2002312073A JP 2002312073 A JP2002312073 A JP 2002312073A JP 2001113907 A JP2001113907 A JP 2001113907A JP 2001113907 A JP2001113907 A JP 2001113907A JP 2002312073 A JP2002312073 A JP 2002312073A
Authority
JP
Japan
Prior art keywords
power
saving
block
integrated circuit
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001113907A
Other languages
English (en)
Other versions
JP3437174B2 (ja
Inventor
Soichiro Inaba
総一郎 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001113907A priority Critical patent/JP3437174B2/ja
Priority to US10/112,759 priority patent/US6713994B2/en
Publication of JP2002312073A publication Critical patent/JP2002312073A/ja
Application granted granted Critical
Publication of JP3437174B2 publication Critical patent/JP3437174B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 リセット信号を出力させるカウンタを汎用に
使用可能としたまま、復旧期間を短縮させて、消費電力
も減少させることができる省電力化集積回路を提供す
る。 【解決手段】 被省電力化ブロック５と、被省電力化ブ
ロック５に供給される電源電力のオン／オフを制御する
と共に、電源電力のオフによりリセット信号の送出を開
始し、電源電力が再びオンした後も電圧が安定電圧とな
るリセット遅延時間までリセット信号の送出を維持する
計時手段２２を備えた省電力化制御ブロック４と、スイ
ッチング手段３とを備え、省電力化制御ブロック４は、
さらにリセット遅延時間を変更して計時手段２２に設定
する第１レジスタ手段２４を備え、制御手段５１は、被
省電力化ブロック５の動作条件に適応したリセット遅延
時間を第１レジスタ手段２４に格納し、計時手段２２
は、第１レジスタ手段２４に格納されたリセット遅延時
間に基づいてリセット信号を送出する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路内の被省
電力化ブロックに対する電源電力の供給をオフ／オンす
ることにより省電力化をはかる制御方法に関し、特に、
被省電力化ブロックの回路が復帰する際に、電源電力が
再度オンされて電源電圧が安定するまで供給されるリセ
ット信号の制御方法に関する。
【０００２】
【従来の技術】集積回路は、少なくとも１個の回路素子
により構成される様々な用途の回路ブロックから構成さ
れているが、一般的に言って、少なくとも安定した電源
電力を供給する電源回路ブロックと、電源電力供給のオ
ン／オフを切り替えるスイッチング回路ブロックと、そ
のスイッチング回路ブロックの切り替えを制御する電源
制御回路ブロックと、上記したスイッチング回路ブロッ
クから電源電力の供給を受ける被電源供給回路ブロック
を有している。
【０００３】また、近年の集積回路では、地球環境の問
題やバッテリー使用機器の駆動時間増加の要望等によ
り、電源電力を減らす省電力化が要望されているため、
電源制御回路ブロックには、使用していない回路ブロッ
クへの電源電力の供給を遮断させる省電力化モード機能
が付加され、被電源供給回路ブロックには、一般的に低
消費電力モード時には回路が使用されないことから、そ
の回路が使用されないことを検出して電源の供給を遮断
するように電源制御回路ブロックに通知する低消費電力
モード検出／通知機能が付加されるようになった。
【０００４】図５は、従来の省電力化機能を備えた集積
回路の概略構成図である。
【０００５】集積回路２００では、不図示の電源回路ブ
ロックから電源電圧Ｖｄが集積回路２００内の各回路ブ
ロックに供給されている。電源電圧Ｖｄは、省電力化機
能を有する電源制御回路ブロックである省電力化制御ブ
ロック２に供給されると共に、トランジスタ３（スイッ
チング手段）にも供給される。そして、トランジスタ３
からの電源電圧Ｖｄａが、低消費電力モード検出／通知
機能を有する被電源供給回路ブロックである被省電力化
ブロック１に供給される。
【０００６】被省電力化ブロック１には、低消費電力モ
ードへの移行を指示する第１の信号を受信し（第１の受
信ステップ）、その被省電力化ブロック１の回路が低消
費電力モード（不使用）になることを検出すると共に、
低消費電力モードを検出した場合に省電力化制御ブロッ
ク２に向けて電源の供給を遮断する（遮断ステップ）よ
うに通知する機能を備えるマイクロプロセッサ（ＣＰ
Ｕ）等からなる制御部１１を有している。
【０００７】省電力化制御ブロック２には、被省電力化
ブロック１からの電源供給を遮断させる通知ＰＳを受信
した場合、被省電力化ブロック１へのクロック信号の供
給を遮断してから、トランジスタ３（スイッチング手
段）に対して電源の供給を遮断させる電源制御信号ＰＣ
を出力すると共に、被省電力化ブロック１に対してリセ
ット信号ＲＳの出力を開始する制御部２１を有してい
る。また、制御部２１は、遮断解除信号ＷＵが入力され
る場合には、被省電力化ブロック１へのクロック信号の
供給を再開し、トランジスタ３に対する電源制御信号Ｐ
Ｃの出力を停止すると共に、被省電力化ブロック１に対
するリセット信号ＲＳの出力を後述するカウンタ２２に
より所定の遅延時間だけ継続させる。
【０００８】被省電力化ブロック１に対してリセット信
号ＲＳを入力させるということは、被省電力化ブロック
１をリセット信号ＲＳにより初期化するということであ
り、リセット信号ＲＳを電源の復帰時に電源が安定化す
るまで継続させることは、電源の立ち上がり途中の過渡
電圧により、被省電力化ブロック１が誤動作することを
避けるためのものである。
【０００９】また、省電力化制御ブロック２には、電源
供給の遮断を解除する時に、リセット信号を遅延して出
力させる時間（リセット遅延時間）が所定時間に設定さ
れた計時手段であるカウンタ２２（計時手段）と、被省
電力化ブロック１に供給するクロックＣＬのオン／オフ
をスイッチング制御する論理ゲートであるゲート２３を
有している。
【００１０】図６は、図５の集積回路２００で用いられ
る信号のタイミングチャートである。
【００１１】図６（ａ）は、トランジスタ３から被省電
力化ブロック１に供給される電源電圧Ｖｄａの電圧レベ
ルとオン／オフタイミングを示す図であり、（ｂ）は、
ゲート２３から出力されるクロックＣＬのオン／オフタ
イミングを示す図であり、（ｃ）は、カウンタ２２から
出力されるリセット信号ＲＳのオン／オフタイミングを
示す図であり、（ｄ）は、制御部２１からトランジスタ
３への電源供給制御信号ＰＣのオン／オフタイミングを
示す図であり、（ｅ）は、集積回路２００内部の他の回
路ブロックあるいは集積回路２００外から制御部２１に
入力される被省電力化ブロック１を復帰させるための信
号（遮断解除信号）ＷＵのオン／オフタイミングを示す
図である。
【００１２】電源供給期間ＴＭ１中に、被省電力化ブロ
ック１内の制御部１１で低消費電力モード（不使用）で
あることが検出されると、制御部１１では、ｔ１のタイ
ミングで電源の供給を遮断させる通知ＰＳを省電力化制
御ブロック２内の制御部２１に向けて送出する。
【００１３】制御部２１では、ゲート２３に向けてクロ
ックＣＬの出力を停止させる制御信号をｔ１のタイミン
グで出力して、被省電力化ブロック１への電源電力を遮
断する準備を開始する。すなわち、遮断準備期間ＴＭ２
が開始される。
【００１４】遮断準備期間ＴＭ２が終了するｔ２のタイ
ミングで、制御部２１は、電源制御信号ＰＣをトランジ
スタ３に出力することにより被省電力化ブロック１への
電源電圧Ｖｄａの供給を遮断させると共に、カウンタ２
２を通してリセット信号ＲＳを被省電力化ブロック１に
送出し始める。これにより、電源遮断期間ＴＭ３が開始
される。電源遮断期間ＴＭ３が始まると、被省電力化ブ
ロック１への電源電力が遮断されて電源電圧Ｖｄａは徐
々に低下する。
【００１５】電源遮断期間ＴＭ３中に、遮断解除信号Ｗ
Ｕがｔ３のタイミングで省電力化制御ブロック２に入力
されると、制御部２１は、トランジスタ３に出力してい
た電源制御信号ＰＣを停止することにより被省電力化ブ
ロック１への電源電圧Ｖｄａの供給の遮断を解除させる
と共に、ゲート２３に向けてクロックＣＬの出力の遮断
を解除させる制御信号を出力させ、さらに、リセット信
号ＲＳを被省電力化ブロック１に継続して送出するため
にリセット遅延期間Ｔｗ１が後述する固定値に設定され
たカウンタ２２による計時を開始させる。これにより、
復旧期間ＴＭ４が開始される。
【００１６】復旧期間ＴＭ４が開始されると、被省電力
化ブロック１への電源電圧Ｖｄａは徐々に上昇し、やが
て定格電圧まで上昇した（立ち上がった）ｔ４のタイミ
ングで安定する。この電源電圧Ｖｄａが安定するまでの
立ち上げ期間Ｔｖ１は、集積回路２００の使用される環
境要因の違いによって発生する被省電力化ブロック１の
電源電圧の違いやクロックＣＬの周波数の違いにより変
動する。従って、カウンタ２２には、立ち上げ期間ｔｖ
１が実際の立ち上がり時間である立ち上げ実時間ｔｓに
変動分の安全マージンｔｍを合わせた固定期間と、電源
電圧の安定化後に必要な固定値のリセット期間Ｔｒ１と
の和の固定期間となるようにリセット遅延期間ｔｗ１が
設定される。
【００１７】リセット遅延期間ｔｗ１がｔ６のタイミン
グで終了すると、カウンタ２２は、リセット信号ＲＳの
出力を停止し、被省電力化ブロック１の電源復旧後（か
つ、回路リセット後）の通常の動作が開始される（電源
供給期間ＴＭ５）。
【００１８】
【発明が解決しようとする課題】しかしながら、電源電
圧Ｖｄａが安定するまでの立ち上げ期間Ｔｖ１は、被省
電力化ブロック１の電源電圧の違いやクロックＣＬの周
波数の違いによる変動要因が大きく、従って、安全マー
ジンｔｍも大きい値に設定する必要があったので、固定
値のリセット遅延期間ｔｗ１も大きな固定値に設定され
ていた。
【００１９】リセット遅延時間ｔｗ１が大きな値になる
ということは、リセット信号が解除（停止）されるまで
の復旧期間ＴＭ４も長くなるという問題があった。復旧
期間ＴＭ４が長くなると、電源電位が集積回路２００が
動作可能なレベルに達しているにも拘わらずリセット信
号を解除できないため、機器の回路再開（復旧）動作が
遅れ、本来使用することができる電源電位について、前
記した集積回路２００が動作可能なレベルに達した時か
らリセット信号が解除されるまでの間は使用できないこ
とになり、省電力化をはかることができないという問題
があった。
【００２０】また、集積回路の小型化や省電力化の要求
に応えるために省電力化制御ブロック２を、被省電力化
ブロック１の電源電力の制御だけでなく、他の被省電力
化ブロックの制御にも使用する場合には、その被省電力
化ブロックの回路規模や構成、あるいは電源電圧が安定
するまでの立ち上げ時間が、被省電力化ブロック１のそ
れとは異なっているため、リセット遅延期間ｔｗ１は、
上記した例の場合よりもさらに大きな固定値に設定する
必要がある。すると、復旧期間ＴＭ４もさらに長くな
り、省電力化を妨げるという問題があった。
【００２１】また、復旧期間ＴＭ４を短縮させるために
は、例えば、省電力化制御ブロック２を汎用とせず、被
省電力化ブロック１に特化させることにより可能である
が、そのためには、固定値のリセット遅延期間ｔｗ１に
設定されるカウンタ２２を個別に設定する必要があり、
カウンタ２２の回路変更や開発期間の増加によって、設
計や製造工数、あるいは、設計や製造のコストが増加し
たり、開発の遅れを招くという問題があった。
【００２２】本発明は、上述した如き従来の問題を解決
するためになされたものであって、リセット信号を出力
させるカウンタを汎用に使用可能としたまま、復旧期間
を短縮させて、消費電力も減少させることができる集積
回路の省電力化制御方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】上述の目的を達成するた
め、請求項１に記載した本発明の省電力化集積回路は、
低消費電力モード時に電源電位の供給が遮断される被省
電力化ブロックと、被省電力化ブロックへの電源電位の
供給を制御するスイッチング手段と、スイッチング手段
を制御し、被省電力化ブロックにリセット信号を出力す
る省電力化制御ブロックとから構成され、被省電力化ブ
ロックは、該被省電力化ブロックの動作条件を示すデー
タが格納された記憶手段を備え、省電力化制御ブロック
は、記憶手段に格納された動作条件を示すデータが格納
される第１レジスタ手段と、該第１レジスタ手段に格納
された動作条件を示すデータに基づいてリセット信号を
出力する計時手段とを備えることを特徴とする。
【００２４】また、請求項２の本発明は、請求項１記載
の省電力化集積回路において、省電力化制御ブロック
は、第１レジスタ手段に格納された動作条件を示すデー
タに基づいて、入力されたクロック信号を分周して被省
電力化ブロックに出力する分周手段を備えたことを特徴
とする。
【００２５】また、請求項３の本発明は、請求項１記載
の省電力化集積回路において、省電力化制御ブロック
は、記憶手段に格納された動作条件を示すデータが格納
される第２レジスタ手段と、第２レジスタ手段に格納さ
れた動作条件を示すデータに基づいて、入力されたクロ
ック信号を分周し、被省電力化ブロックに出力する分周
手段とを備えたことを特徴とする。
【００２６】また、請求項４に記載した本発明の省電力
化集積回路は、低消費電力モード時に電源電位の供給が
遮断される被省電力化ブロックと、被省電力化ブロック
への電源電位の供給を制御するスイッチング手段と、ス
イッチング手段を制御し、被省電力化ブロックにリセッ
ト信号を出力する省電力化制御ブロックとから構成さ
れ、被省電力化ブロックは、該被省電力化ブロックの動
作条件となる動作電圧範囲に適応させて設定されたリセ
ット遅延時間データと、そのリセット遅延時間データと
相関を有する動作クロック周波数データが格納された記
憶手段を備え、省電力化制御ブロックは、記憶手段に格
納されたリセット遅延時間データが格納される第１レジ
スタ手段と、記憶手段に格納された動作クロック周波数
データが格納される第２レジスタ手段と、第１レジスタ
手段に格納されたリセット遅延時間データに基づいてリ
セット信号を出力する計時手段と、第２レジスタ手段に
格納された動作クロック周波数データに基づいて、入力
されたクロック信号を分周し、被省電力化ブロックに出
力する分周手段とを備えることを特徴とする。
【００２７】また、請求項５の本発明は、請求項１乃至
４の何れかに記載の省電力化集積回路において、リセッ
ト信号は、電源電位の供給の遮断が解除された時から、
動作条件を示すデータに基づく時間が経過するまでの
間、出力されることを特徴とする。
【００２８】また、請求項６の本発明は、請求項１乃至
４の何れかに記載の省電力化集積回路において、リセッ
ト信号は、電源電位の供給の遮断が解除された時から、
被省電力化ブロックに供給される電源電位が、被省電力
化ブロックが動作可能なレベルに達するまでの間、出力
されることを特徴とする。
【００２９】また、請求項７に記載した本発明の省電力
化集積回路の制御方法は、動作条件を示すデータが格納
された記憶手段を有し、低消費電力モード時に電源電位
の供給が遮断される被省電力化ブロックと、第１レジス
タ手段を有し、被省電力化ブロックにリセット信号を出
力する省電力化制御ブロックとを備えた省電力化集積回
路の制御方法であって、低消費電力モードへの移行を指
示する第１の信号を受信する第１の受信ステップと、被
省電力化ブロックへの電源電位の供給を遮断する遮断ス
テップと、記憶手段に格納された動作条件を示すデータ
を第１レジスタ手段に格納する第１の格納ステップと、
第１レジスタ手段に格納された動作条件を示すデータに
基づいてリセット信号を出力するリセット信号出力ステ
ップと、低消費電力モードの解除を指示する第２の信号
を受信する第２の受信ステップと、電源電位の供給の遮
断を解除する解除ステップと、第２の信号を受信し、動
作条件を示すデータに基づく時間が経過した後に、リセ
ット信号の出力を解除するリセット信号解除ステップと
を含むことを特徴とする。
【００３０】また、請求項８の本発明は、請求項７記載
の省電力化集積回路の制御方法において、省電力化制御
ブロックは、さらに分周手段を備え、第１レジスタ手段
に格納された動作条件を示すデータに基づいて、入力さ
れたクロック信号を分周し、被省電力化ブロックに出力
する分周ステップを含むことを特徴とする。
【００３１】また、請求項９の本発明は、請求項７記載
の省電力化集積回路の制御方法において、省電力化制御
ブロックは、さらに第２レジスタ手段と、分周手段とを
備え、記憶手段に格納された動作条件を示すデータを第
２レジスタ手段に格納する第２の格納ステップと、第２
レジスタ手段に格納された動作条件を示すデータに基づ
いて、入力されたクロック信号を分周し、被省電力化ブ
ロックに出力する分周ステップとを含むことを特徴とす
る。
【００３２】また、請求項１０に記載した本発明の省電
力化集積回路の制御方法は、リセット遅延時間データと
動作クロック周波数データとが動作条件として格納され
た記憶手段を有し、低消費電力モード時に電源電位の供
給が遮断される被省電力化ブロックと、第１レジスタ手
段と第２のレジスタ手段を有し、被省電力化ブロックに
リセット信号を出力する省電力化制御ブロックとを備え
た省電力化集積回路の制御方法であって、低消費電力モ
ードへの移行を指示する第１の信号を受信する第１の受
信ステップと、被省電力化ブロックへの電源電位の供給
を遮断する遮断ステップと、記憶手段に格納されたリセ
ット遅延時間データを第１レジスタ手段に格納する第１
の格納ステップと、記憶手段に格納された動作クロック
周波数データを第２レジスタ手段に格納する第２の格納
ステップと、第１レジスタ手段に格納されたリセット遅
延時間データに基づいてリセット信号を出力するリセッ
ト信号出力ステップと、第２レジスタ手段に格納された
動作クロック周波数データに基づいて、入力されたクロ
ック信号を分周し、被省電力化ブロックに出力する分周
ステップと、低消費電力モードの解除を指示する第２の
信号を受信する第２の受信ステップと、電源電位の供給
の遮断を解除する解除ステップと、第２の信号を受信
し、動作条件を示すデータに基づく時間が経過した後
に、前記リセット信号の出力を解除するリセット信号解
除ステップとを含むことを特徴とする。
【００３３】また、請求項１１の本発明は、請求項７乃
至１０の何れかに記載の省電力化集積回路の制御方法に
おいて、リセット信号は、電源電位の供給の遮断が解除
された時から、動作条件を示すデータに基づく時間を経
過するまでの間、出力されることを特徴とする。
【００３４】また、請求項１２の本発明は、請求項７乃
至１０の何れかに記載の省電力化集積回路の制御方法に
おいて、リセット信号は、電源電位の供給の遮断が解除
された時から、被省電力化ブロックに供給される電源電
位が、被省電力化ブロックが動作可能なレベルに達する
までの間、出力されることを特徴とする。
【００３５】
【発明の実施の形態】以下、本発明を図示した実施形態
に基づいて説明する。
【００３６】図１は、本発明の第１の実施形態の省電力
化機能を備えた集積回路を示す図である。
【００３７】尚、図１において、図５に示した従来の集
積回路２００と同じ機能の部分については同じ符号を付
し、重複する説明を省略する。
【００３８】図１の集積回路１００が集積回路２００と
主に異なる主な点は以下のようになる。
【００３９】（１）被省電力化ブロック５内に、該被省
電力化ブロック５の動作条件を示すデータを格納する記
憶部５２（記憶手段）を設けた点。
【００４０】（２）制御手段５１が、低消費電力モード
が検出された場合の通知のみでなく、記憶部５２（記憶
手段）から読み出した被省電力化ブロック５の動作条件
を示すデータを省電力化制御ブロック４に向けて送出す
る点。
【００４１】（３）省電力化制御ブロック４内に、制御
手段５１から受信した動作条件を示すデータを格納し
て、計時手段であるカウンタ２２に設定されるリセット
遅延時間を変更する第１レジスタ２４（第１レジスタ手
段）を設けた点。
【００４２】（４）カウンタ２２は、変更されたリセッ
ト遅延時間に基づいてリセット信号を送出する点。
【００４３】（５）省電力化制御ブロック４内の制御部
４１は、リセット信号ＲＳの出力をカウンタ２２（計時
手段）の変更されたリセット遅延時間まで継続させる
点。
【００４４】集積回路１００の上記した他の構成につい
ては、図５に示した集積回路２００と同様である。な
お、省電力化制御ブロック４と被省電力化ブロック５の
間はバスにより接続され、ＣＰＵ等からなる制御手段５
１には、第１レジスタ手段である第１レジスタ２４がメ
モリー空間にマッピングされたレジスタとして認識され
ることになる。従って、制御手段５１は、通常のストア
ー命令（ライト命令）を用いて第１レジスタ２４にソフ
トウエアにより指定された任意の値を書き込むことがで
きる。また、本実施形態では、省電力化制御ブロック４
と被省電力化ブロック５の間はバスで接続することを前
提にして説明しているが、本発明の省電力化制御ブロッ
クと被省電力化ブロック間は、ＣＰＵ等の制御手段５１
がカウンタ２２の値あるいは後述する分周比等を指定で
きれば他の接続手段で接続してもよく、例えば、通常の
接続線により接続しても良い。次に、集積回路１００の
動作について説明する。
【００４５】図２は、図１の集積回路１００で用いられ
る信号のタイミングチャートであり、従来のタイミング
チャートである図６に対応する図である。
【００４６】図６と同様に、図１（ａ）は、トランジス
タ３（スイッチング手段）から被省電力化ブロック５に
供給される電源電圧Ｖｄａの電圧レベルとオン／オフタ
イミングを示す図であり、（ｂ）は、ゲート２３から出
力されるクロックＣＬのオン／オフタイミングを示す図
であり、（ｃ）は、カウンタ２２から出力されるリセッ
ト信号ＲＳのオン／オフタイミングを示す図であり、
（ｄ）は、制御部４１からトランジスタ３への電源供給
制御信号ＰＣのオン／オフタイミングを示す図であり、
（ｅ）は、集積回路１００内部の他の回路ブロックある
いは集積回路１００外から制御部４１に入力する被省電
力化ブロック５を復帰させるための信号（遮断解除信
号）ＷＵのオン／オフタイミングを示す図である。
【００４７】電源供給期間ＴＭ１中に、被省電力化ブロ
ック５内の制御手段５１で低消費電力モードへの移行を
指示する第１の信号が検出される（第１の受信ステッ
プ）と、制御手段５１では、ｔ１のタイミングで電源の
供給を遮断させる通知ＰＳを省電力化制御ブロック４内
の制御部４１に向けて送出すると共に、記憶部５２か
ら、被省電力化ブロック５の動作電圧範囲および動作ク
ロック周波数等の動作条件に適応させて設定された動作
条件を示すデータＳＴを読み出して省電力化制御ブロッ
ク４内の第１レジスタ２４に向けて送出して格納させる
（第１の格納ステップ）。尚、動作条件を示すデータＳ
Ｔは、制御手段５１で低消費電力モードであることが検
出される前に予め第１レジスタ２４に向けて送出してお
いても良い。
【００４８】制御部４１では、ゲート２３に向けてクロ
ックＣＬの出力を停止させる制御信号をｔ１のタイミン
グで出力して、被省電力化ブロック５への電源電力を遮
断する準備が開始され、遮断準備期間ＴＭ２が開始され
る。
【００４９】遮断準備期間ＴＭ２が終了するｔ２のタイ
ミングで、制御部４１は、電源制御信号ＰＣをトランジ
スタ３に出力することにより被省電力化ブロック５への
電源電圧Ｖｄａの供給を遮断させる（遮断ステップ）と
共に、動作条件を示すデータＳＴに基づいて動作される
カウンタ２２を通してリセット信号ＲＳを被省電力化ブ
ロック５に送出し始める（リセット信号出力ステッ
プ）。これにより、電源遮断期間ＴＭ３が開始される。
電源遮断期間ＴＭ３が始まると、被省電力化ブロック５
への電源電力が遮断されて電源電圧Ｖｄａが徐々に低下
する。制御部４１がクロックＣＬの出力を停止させる制
御信号をｔ１のタイミングで出力してから、被省電力化
ブロック５への電源電力が遮断されて電源電圧Ｖｄａが
徐々に低下するまでの動作は、従来の集積回路２００と
同様である。
【００５０】電源遮断期間ＴＭ３中に、低消費電力モー
ドの解除を指示する第２の信号である遮断解除信号ＷＵ
がｔ３のタイミングで省電力化制御ブロック４に入力さ
れると（第２の受信ステップ）、制御部４１は、トラン
ジスタ３に出力していた電源制御信号ＰＣを停止するこ
とにより被省電力化ブロック５への電源電圧Ｖｄａの供
給の停止を解除させる（解除ステップ）と共に、ゲート
２３に向けてクロックＣＬの出力を再開させる制御信号
を出力させ、さらに、リセット信号ＲＳを被省電力化ブ
ロック５に継続して送出するために第１レジスタ２４か
ら動作条件を示すデータＳＴを読み出し、リセット遅延
期間Ｔｗ２としてカウンタ２２に設定する。そして、制
御部４１は、リセット遅延期間Ｔｗ２が設定されたカウ
ンタ２２に計時を開始させる。これにより、復旧期間Ｔ
Ｍ６が開始される。
【００５１】復旧期間ＴＭ６を設定するリセット遅延期
間Ｔｗ２は、被省電力化ブロック５の動作電圧範囲およ
び動作クロック周波数等の動作条件に適応させて設定さ
れた動作条件を示すデータＳＴに基づいて設定されるた
め、従来の復旧期間ＴＭ４と比べ、安全マージンｔｍの
期間が非常に小さくなる。従って、リセット遅延期間Ｔ
ｗ２は、従来のリセット遅延期間Ｔｗ１よりも短くなる
ことから、復旧期間ＴＭ６も従来の復旧期間ＴＭ４より
も短縮される。
【００５２】復旧期間ＴＭ６が開始されると、被省電力
化ブロック５への電源電圧Ｖｄａは徐々に上昇し、やが
て定格電圧まで上昇した（立ち上がった）ｔ７のタイミ
ングで安定する。この電源電圧Ｖｄａが安定するまでの
立ち上げ期間Ｔｖ２は、集積回路１００の使用される環
境要因の違いによって発生するクロックＣＬの周波数の
違い等により変動するが、本実施形態では、動作クロッ
ク周波数等の動作条件に適応させて設定されたデータＳ
Ｔにより最短の立ち上げ期間Ｔｖ２に設定される。従っ
て、カウンタ２２には、動作条件に適応する最短の立ち
上げ期間ｔｖ２と、電源電圧の安定化後に必要な固定値
のリセット期間Ｔｒ１との和の固定期間となるようにリ
セット遅延期間ｔｗ１が設定される。
【００５３】リセット遅延期間ｔｗ２がｔ８のタイミン
グで終了すると、カウンタ２２は、リセット信号ＲＳの
出力が解除され（リセット信号解除ステップ）、被省電
力化ブロック５では、電源復旧後（かつ、回路リセット
後）の通常の動作が開始される（電源供給期間ＴＭ
８）。
【００５４】このように、本実施形態では、被省電力化
ブロック５内に、該被省電力化ブロック５の動作電圧範
囲および動作クロック周波数等の動作条件に適応させて
設定された動作条件を示すデータを格納する記憶部５２
を設け、制御手段５１が、低消費電力モードが検出され
た場合には、記憶部５２から読み出された被省電力化ブ
ロック５の動作条件を示すデータを省電力化制御ブロッ
ク４に向けて送出するようにし、さらに、省電力化制御
ブロック４内に、制御手段５１から受信した動作条件を
示すデータを格納して、計時手段であるカウンタ２２に
設定されるリセット遅延時間を変更する第１レジスタ２
４を設け、変更されたリセット遅延時間までリセット信
号をカウンタ２２から継続して送出するようにしたの
で、リセット信号が解除されるまでの復旧期間ＴＭ６を
短縮させることができ、すなわち、集積回路１００を用
いた機器の回路再開（電源供給の遮断の解除）動作を早
くすることができ、消費電力を低減させることができ
る。
【００５５】また、本実施形態の省電力化制御ブロック
４を、被省電力化ブロック５の他の被省電力化ブロック
の制御にも使用する場合には、その被省電力化ブロック
の回路規模や構成、あるいは電源電圧が安定するまでの
立ち上げ時間に合わせて、リセット遅延期間ｔｗ２を設
定できるので、復旧期間ＴＭ６の増加を避けることがで
き、消費電力の増加を抑えることができる。
【００５６】また、本実施形態では、省電力化制御ブロ
ック４を汎用にして回路の共用化が可能となるので、復
旧期間ＴＭ６を短縮させるために、カウンタ２２を個別
に設定したり回路変更等を実施する必要が無くなり、開
発期間の増加によって、設計や製造工数、あるいは、設
計や製造のコストが増加したり、開発が遅れることを避
けることができる。
【００５７】ところで、上記した実施形態では、電源電
圧（所定値）のオン／オフによって、集積回路中の被省
電力化ブロックに対して省電力化制御を実施する場合を
示したが、近年の省電力化制御の中には、上記した電源
電圧のオン／オフによる省電力化制御に加えて、クロッ
ク周波数を下げることにより省電力化制御するものも知
られている。
【００５８】そこで、以下に、電源電圧のオン／オフに
加えてクロック周波数を下げることによる省電力化制御
も実施する場合の本発明を、第２の実施形態として説明
する。
【００５９】図３は、本発明の第２の実施形態の省電力
化機能を備えた集積回路を示す図である。
【００６０】図３の集積回路１０１が集積回路１００と
主に異なる主な点は以下のようになる。
【００６１】（ａ１）省電力化制御ブロック６内に、計
時手段であるカウンタ２２に設定されるリセット遅延時
間を変更する第１レジスタ２４だけでなく、第２レジス
タ２５（第２レジスタ手段）を設け、第２レジスタ２５
にも制御手段７１から受信した動作条件を示すデータを
格納する（第２の格納ステップ）点。
【００６２】（ａ２）省電力化制御ブロック６内に、第
２レジスタ２５に格納された動作条件を示すデータを用
いて動作クロック周波数を分周して出力する分周カウン
タ２６（分周手段）を設けた点。
【００６３】（ａ３）省電力化制御ブロック６内の制御
部６１は、分周カウンタ２６で、第２レジスタ２５に格
納された動作条件を示すデータに基づいてクロック信号
ＣＬｄを分周して出力し（分周ステップ）、第１レジス
タ２４に格納された動作条件を示すデータを用いてリセ
ット信号ＲＳの出力をカウンタ２２の変更されたリセッ
ト遅延時間まで継続させる点。
【００６４】集積回路１０１の上記した他の構成および
動作については、図１に示した集積回路１００と同様で
ある。
【００６５】本実施形態では、上記したように電源電圧
（所定値）のオン／オフに加えて、動作クロック周波数
を分周して下げることにより立ち上げ時間あるいは復旧
時間を短縮させる場合であっても、その低下させた動作
クロック周波数に対応させてリセット遅延時間を設定で
きるので、第１の実施形態よりもいっそう復旧時間を短
縮させることができ、その結果、いっそう消費電力を低
減させることができる。
【００６６】なお、上記した第１レジスタ手段と第２レ
ジスタ手段を用いる場合には、動作クロック周波数を変
化させても、供給する電源電圧あるいは安定化後の電源
電圧については一定値である。
【００６７】具体的には、例えば、被省電力化ブロック
７内に設けた記憶部７２に、該被省電力化ブロック７の
動作条件を示すデータとして、例えば、定格電圧となる
電源電圧の立ち上がりが早すぎず且つ遅すぎないような
最適値となるように設定されたリセット遅延時間データ
と、そのリセット遅延時間データと相関関係を有する動
作クロック周波数データを格納させれば良い。
【００６８】リセット遅延時間データと動作クロック周
波数データとの相関関係とは、集積回路のリセット遅延
時間が、最大動作クロック周波数に依存して変動するこ
とを示す。例えば、動作クロックの周波数が低い場合に
は、リセット遅延時間が短くても集積回路は動作可能で
ある。ところが、動作クロックの周波数が高い場合に
は、リセット遅延時間を長くしないと集積回路が動作し
なくなる。このことから、動作クロック周波数が高い場
合には、リセット遅延時間も長くする必要があり、その
結果、電源再開時の立ち上がり時間も増加させる必要が
ある。逆に、動作クロック周波数が低い場合には、リセ
ット遅延時間も短くて良く、その結果、電源再開時の立
ち上がり時間を短縮させることができる。
【００６９】また、分周カウンタ２６において元のクロ
ック周波数を１／ｎにするｎの値を決める動作クロック
周波数データは、そのクロック周波数を用いた場合のリ
セット遅延時間データと相関関係を有するように対応さ
せて、記憶部７２に格納しておく。
【００７０】本実施形態の上記各ステップにおいて、第
２の格納ステップでは、記憶手段に格納されたリセット
遅延時間データと相関を有する動作クロック周波数デー
タを第２レジスタ手段に格納し、分周ステップでは、第
２レジスタ手段に格納された動作クロック周波数データ
に基づいて、入力されたクロック信号を分周し、被省電
力化ブロックに出力する。
【００７１】このように本実施形態の場合には、低下さ
せた動作クロック周波数に対応させてリセット遅延時間
を設定できるので、第１の実施形態よりもいっそう復旧
時間を短縮させることができ、その結果、いっそう消費
電力を低減させることができる。
【００７２】また、上記した本実施形態では、電源電圧
は一定（定格電圧）として記載したが、例えば、動作ク
ロック周波数に対応させて電源電圧を低下させるように
本発明を実施することができる。
【００７３】動作クロック周波数に加えて電源電圧も低
下させる場合には、例えば、不図示の電源回路ブロック
により電源電圧の制御を実施し、記憶手段には、動作電
圧範囲に対応するリセット遅延データ、および、リセッ
ト遅延データと相関関係を有する動作クロック周波数デ
ータを格納する。
【００７４】この電源電圧も低下させる場合には、クロ
ック周波数のみを低下させる場合よりもさらに消費電力
を低減させることができる。
【００７５】また、上記した第２の実施形態（電源電圧
も低下させる例を含む）では、リセット遅延時間を設定
するためには専用の第１レジスタ２４を設け、動作クロ
ック周波数を設定するためにも専用の第２レジスタ２５
を設けていたが、例えば、本発明では、第２レジスタ２
５のみを用いて、リセット遅延時間の設定と動作クロッ
ク周波数の設定を実施することができる。
【００７６】そこで、以下に、第２レジスタ２５のみで
リセット遅延時間の設定と動作クロック周波数の設定を
実施する場合の本発明を、第３の実施形態として説明す
る。
【００７７】図４は、本発明の第３の実施形態の省電力
化機能を備えた集積回路を示す図である。
【００７８】図４の集積回路１０２が集積回路１０１と
主に異なる主な点は以下のようになる。動作条件を示す
データ （ｂ１）省電力化制御ブロック８内には、制御手段９１
から受信した動作条件を示すデータを格納する第２レジ
スタ２５のみを設け、さらなるレジスタは設けない点。
【００７９】（ｂ２）省電力化制御ブロック８内に、第
２レジスタ２５に格納された動作条件を示すデータを分
周カウンタ２６に出力する線とは別に、動作条件を示す
データをカウンタ２２に出力するための分岐線を設けた
点。
【００８０】（ｂ３）省電力化制御ブロック８内の制御
部８１は、第２レジスタ２５に格納された動作条件を示
すデータを、分周カウンタ２６に出力させると共に、カ
ウンタ２２にも出力させ、カウンタ２２では、動作条件
を示すデータに対応させてリセット遅延時間を設定する
点。
【００８１】集積回路１０２の上記した他の構成および
動作については、図３に示した集積回路１０１と同様で
ある。
【００８２】本実施形態では、動作条件を示すデータを
格納する第２レジスタ２５のみを設け、さらなるレジス
タは設けないので、レジスタへの書き込み時間を一回の
みに減少させることができることから、第２の実施形態
よりもいっそう復旧時間を短縮させることができ、その
結果、いっそう消費電力を低減させることができる。
【００８３】また、上記した本実施形態でも、クロック
周波数に対応させて電源電圧を低下させるように本発明
を実施することができる。
【００８４】その場合には、例えば、第２の実施形態に
おける電源電圧を低下させる例と同様に、不図示の電源
回路ブロックにより電源電圧の制御を実施し、記憶手段
には、動作電圧範囲に対応するリセット遅延データ、お
よび、リセット遅延データと相関関係を有する動作クロ
ック周波数データを格納する。
【００８５】このように、本実施形態で電源電圧も低下
させる場合にも、復旧時間の短縮化による消費電力の低
減に加えて、クロック周波数のみを低下させる場合より
もさらに消費電力を低減させることができる。
【００８６】また、上記した各実施形態では、一個の被
省電力化ブロックに対して、１個の省電力化制御ブロッ
クを対応させた場合を示したが、本発明はこれに限られ
るものではなく、例えば、複数の被省電力化ブロックに
対して、１個の省電力化制御ブロックを対応させた場合
にも用いることができ、その場合には、個々の被省電力
化ブロックの電源電圧や動作クロック周波数が異なって
いても、各々の被省電力化ブロックに対して最適なリセ
ット遅延時間を設定させることができる。
【００８７】
【発明の効果】上記のように本発明では、リセット信号
が解除されるまでの復旧期間を短縮させることができる
ので、集積回路を用いた機器の回路再開（復旧）動作を
早くすることができ、消費電力を低減させることができ
る。
【００８８】また、本発明では、実施形態の省電力化制
御ブロックを、複数の被省電力化ブロックの制御に使用
する場合にも、復旧期間の増加を避けることができ、消
費電力の増加も避けることができる。
【００８９】また、本発明では、省電力化制御ブロック
を汎用にして回路の共用化が可能となり、復旧期間を短
縮させるために、カウンタを個別に設定したり回路変更
等を実施する必要が無くなり、開発期間の増加によっ
て、設計や製造工数、あるいは、設計や製造のコストが
増加したり、開発が遅れることを無くすことができる。
【００９０】また、本発明では、電源電圧のオン／オフ
に加えて、動作クロック周波数を下げることにより立ち
上げ時間あるいは復旧時間を短縮させる場合、その低下
させた動作クロック周波数に対応させてリセット遅延時
間を設定できるので、復旧時間を短縮させることがで
き、消費電力を低減させることができる。
【００９１】また、本発明では、動作クロック周波数の
低下に加えて電源電圧も低下させることができるので、
クロック周波数のみを低下させる場合よりも消費電力を
低減させることができる。
【００９２】また、本発明では、動作条件を示すデータ
を格納するレジスタのみを設け、さらなるレジスタを設
けないようにできるので、レジスタへの書き込み時間を
一回のみに減少させることができ、復旧時間を短縮させ
ることができ、消費電力を低減させることができる。
【００９３】また、本発明では、復旧時間の短縮化によ
る消費電力の低減に加えて、動作クロック周波数の低下
と電源電圧の低下を実施させることができるので、さら
に消費電力を低減させることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態の省電力化機能を備
えた集積回路を示す図である。
【図２】 図１の集積回路で用いられる信号のタイミン
グチャートである。
【図３】 本発明の第２の実施形態の省電力化機能を備
えた集積回路を示す図である。
【図４】 本発明の第３の実施形態の省電力化機能を備
えた集積回路を示す図である。
【図５】 従来の省電力化機能を備えた集積回路の概略
構成図である。
【図６】 図５の集積回路で用いられる信号のタイミン
グチャートである。
【符号の説明】
１、５、７ 被省電力化ブロック、 ２、４、６ 省電
力化制御ブロック、３ トランジスタ（スイッチング手
段）、 １１、５１、７１ ＣＰＵ（制御手段）、 ２
１、４１、６１ 制御部、 ２２ カウンタ（計時手
段）、 ２３ゲート、 ２４ 第１レジスタ（第１レジ
スタ手段）、 ２５ 第２レジスタ（第２レジスタ手
段）、 ２６ 分周カウンタ（分周手段）、 ５２、７
２ 記憶部（記憶手段）、 １００、１０１、２００
集積回路。
フロントページの続き Ｆターム(参考） 5B011 EA09 JA06 LL11 5B054 AA13 BB02 CC07 DD25 5J055 AX12 AX51 BX01 CX23 DX14 EX02 EY21 EZ29 EZ33 EZ34 EZ39 FX12 FX18 FX22 FX31 GX02 GX04

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 低消費電力モード時に電源電位の供給が
    遮断される被省電力化ブロックと、 前記被省電力化ブロックへの前記電源電位の供給を制御
    するスイッチング手段と、 前記スイッチング手段を制御し、前記被省電力化ブロッ
    クにリセット信号を出力する省電力化制御ブロックとか
    ら構成され、 前記被省電力化ブロックは、該被省電力化ブロックの動
    作条件を示すデータが格納された記憶手段を備え、 前記省電力化制御ブロックは、前記記憶手段に格納され
    た前記動作条件を示すデータが格納される第１レジスタ
    手段と、該第１レジスタ手段に格納された前記動作条件
    を示すデータに基づいて前記リセット信号を出力する計
    時手段とを備えることを特徴とする省電力化集積回路。
  2. 【請求項２】 前記省電力化制御ブロックは、前記第１
    レジスタ手段に格納された前記動作条件を示すデータに
    基づいて、入力されたクロック信号を分周して前記被省
    電力化ブロックに出力する分周手段を備えたことを特徴
    とする請求項１に記載の省電力化集積回路。
  3. 【請求項３】 前記省電力化制御ブロックは、前記記憶
    手段に格納された前記動作条件を示すデータが格納され
    る第２レジスタ手段と、 前記第２レジスタ手段に格納された前記動作条件を示す
    データに基づいて、入力されたクロック信号を分周し、
    前記被省電力化ブロックに出力する分周手段とを備えた
    ことを特徴とする請求項１記載の省電力化集積回路。
  4. 【請求項４】 低消費電力モード時に電源電位の供給が
    遮断される被省電力化ブロックと、 前記被省電力化ブロックへの前記電源電位の供給を制御
    するスイッチング手段と、 前記スイッチング手段を制御し、前記被省電力化ブロッ
    クにリセット信号を出力する省電力化制御ブロックとか
    ら構成され、 前記被省電力化ブロックは、該被省電力化ブロックの動
    作条件となる動作電圧範囲に適応させて設定されたリセ
    ット遅延時間データと、そのリセット遅延時間データと
    相関を有する動作クロック周波数データが格納された記
    憶手段を備え、 前記省電力化制御ブロックは、前記記憶手段に格納され
    た前記リセット遅延時間データが格納される第１レジス
    タ手段と、前記記憶手段に格納された前記動作クロック
    周波数データが格納される第２レジスタ手段と、前記第
    １レジスタ手段に格納された前記リセット遅延時間デー
    タに基づいて前記リセット信号を出力する計時手段と、
    前記第２レジスタ手段に格納された前記動作クロック周
    波数データに基づいて、入力されたクロック信号を分周
    し、前記被省電力化ブロックに出力する分周手段とを備
    えることを特徴とする省電力化集積回路。
  5. 【請求項５】 前記リセット信号は、前記電源電位の供
    給の遮断が解除された時から、前記動作条件を示すデー
    タに基づく時間が経過するまでの間、出力されることを
    特徴とする請求項１乃至４の何れかに記載の省電力化集
    積回路。
  6. 【請求項６】 前記リセット信号は、前記電源電位の供
    給の遮断が解除された時から、前記被省電力化ブロック
    に供給される前記電源電位が、前記被省電力化ブロック
    が動作可能なレベルに達するまでの間、出力されること
    を特徴とする請求項１乃至４の何れかに記載の省電力化
    集積回路。
  7. 【請求項７】 動作条件を示すデータが格納された記憶
    手段を有し、低消費電力モード時に電源電位の供給が遮
    断される被省電力化ブロックと、 第１レジスタ手段を有し、前記被省電力化ブロックにリ
    セット信号を出力する省電力化制御ブロックとを備えた
    省電力化集積回路の制御方法であって、 前記低消費電力モードへの移行を指示する第１の信号を
    受信する第１の受信ステップと、 前記被省電力化ブロックへの前記電源電位の供給を遮断
    する遮断ステップと、 前記記憶手段に格納された前記動作条件を示すデータを
    前記第１レジスタ手段に格納する第１の格納ステップ
    と、 前記第１レジスタ手段に格納された前記動作条件を示す
    データに基づいて前記リセット信号を出力するリセット
    信号出力ステップと、 前記低消費電力モードの解除を指示する第２の信号を受
    信する第２の受信ステップと、 前記電源電位の供給の遮断を解除する解除ステップと、 前記第２の信号を受信し、前記動作条件を示すデータに
    基づく時間が経過した後に、前記リセット信号の出力を
    解除するリセット信号解除ステップとを含むことを特徴
    とする省電力化集積回路の制御方法。
  8. 【請求項８】 前記省電力化制御ブロックは、さらに分
    周手段を備え、 前記第１レジスタ手段に格納された前記動作条件を示す
    データに基づいて、入力されたクロック信号を分周し、
    前記被省電力化ブロックに出力する分周ステップを含む
    ことを特徴とする請求項７記載の省電力化集積回路の制
    御方法。
  9. 【請求項９】 前記省電力化制御ブロックは、さらに第
    ２レジスタ手段と、分周手段とを備え、 前記記憶手段に格納された前記動作条件を示すデータを
    前記第２レジスタ手段に格納する第２の格納ステップ
    と、 前記第２レジスタ手段に格納された前記動作条件を示す
    データに基づいて、入力されたクロック信号を分周し、
    前記被省電力化ブロックに出力する分周ステップとを含
    むことを特徴とする請求項７記載の省電力化集積回路の
    制御方法。
  10. 【請求項１０】 リセット遅延時間データと動作クロッ
    ク周波数データとが動作条件として格納された記憶手段
    を有し、低消費電力モード時に電源電位の供給が遮断さ
    れる被省電力化ブロックと、 第１レジスタ手段と第２のレジスタ手段を有し、前記被
    省電力化ブロックにリセット信号を出力する省電力化制
    御ブロックとを備えた省電力化集積回路の制御方法であ
    って、 前記低消費電力モードへの移行を指示する第１の信号を
    受信する第１の受信ステップと、 前記被省電力化ブロックへの前記電源電位の供給を遮断
    する遮断ステップと、 前記記憶手段に格納された前記リセット遅延時間データ
    を前記第１レジスタ手段に格納する第１の格納ステップ
    と、 前記記憶手段に格納された前記動作クロック周波数デー
    タを前記第２レジスタ手段に格納する第２の格納ステッ
    プと、 前記第１レジスタ手段に格納された前記リセット遅延時
    間データに基づいて前記リセット信号を出力するリセッ
    ト信号出力ステップと、 前記第２レジスタ手段に格納された前記動作クロック周
    波数データに基づいて、入力されたクロック信号を分周
    し、前記被省電力化ブロックに出力する分周ステップ
    と、 前記低消費電力モードの解除を指示する第２の信号を受
    信する第２の受信ステップと、 前記電源電位の供給の遮断を解除する解除ステップと、 前記第２の信号を受信し、前記動作条件を示すデータに
    基づく時間が経過した後に、前記リセット信号の出力を
    解除するリセット信号解除ステップとを含むことを特徴
    とする省電力化集積回路の制御方法。
  11. 【請求項１１】 前記リセット信号は、前記電源電位の
    供給の遮断が解除された時から、前記動作条件を示すデ
    ータに基づく時間を経過するまでの間、出力されること
    を特徴とする請求項７乃至１０の何れかに記載の省電力
    化集積回路の制御方法。
  12. 【請求項１２】 前記リセット信号は、前記電源電位の
    供給の遮断が解除された時から、前記被省電力化ブロッ
    クに供給される前記電源電位が、前記被省電力化ブロッ
    クが動作可能なレベルに達するまでの間、出力されるこ
    とを特徴とする請求項７乃至１０の何れかに記載の省電
    力化集積回路の制御方法。
JP2001113907A 2001-04-12 2001-04-12 省電力化集積回路および省電力化集積回路の制御方法 Expired - Fee Related JP3437174B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001113907A JP3437174B2 (ja) 2001-04-12 2001-04-12 省電力化集積回路および省電力化集積回路の制御方法
US10/112,759 US6713994B2 (en) 2001-04-12 2002-04-02 Power saving integrated circuit and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001113907A JP3437174B2 (ja) 2001-04-12 2001-04-12 省電力化集積回路および省電力化集積回路の制御方法

Publications (2)

Publication Number Publication Date
JP2002312073A true JP2002312073A (ja) 2002-10-25
JP3437174B2 JP3437174B2 (ja) 2003-08-18

Family

ID=18965066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001113907A Expired - Fee Related JP3437174B2 (ja) 2001-04-12 2001-04-12 省電力化集積回路および省電力化集積回路の制御方法

Country Status (2)

Country Link
US (1) US6713994B2 (ja)
JP (1) JP3437174B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006126959A (ja) * 2004-10-26 2006-05-18 Sony Corp 電子機器、省電力モード制御方法およびプログラム
US7095633B2 (en) 2003-10-01 2006-08-22 Samsung Electronics Co., Ltd. Power supply system of display apparatus and control method thereof
US7389437B2 (en) 2004-09-06 2008-06-17 Oki Electric Industry Co., Ltd. Semiconductor circuit with mask register
US7529958B2 (en) * 2004-11-15 2009-05-05 Charles Roth Programmable power transition counter
CN103365263A (zh) * 2012-03-29 2013-10-23 佳能株式会社 半导体集成电路、信息处理装置和控制方法
JP2013254376A (ja) * 2012-06-07 2013-12-19 Canon Inc 半導体集積回路、情報処理装置
US8912783B2 (en) 2010-08-27 2014-12-16 Oki Data Corporation Power-supply controller circuit and image forming apparatus including the same
US9143130B2 (en) 2013-03-14 2015-09-22 Canon Kabushiki Kaisha Integrated circuit and control method thereof
WO2016197152A1 (en) * 2015-06-05 2016-12-08 Hassan Ihs Dynamic frequency scaling based on supply current monitoring
US9537484B2 (en) 2013-11-01 2017-01-03 Canon Kabushiki Kaisha Semiconductor device and method of controlling the same
US9704077B2 (en) 2013-01-30 2017-07-11 Brother Kogyo Kabushiki Kaisha Image processing device having voltage generating unit outputting control voltage

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040131531A1 (en) * 2001-04-20 2004-07-08 Geerlings Jacobus Johannes Cornelis Process for mineral carbonation with carbon dioxide
US20040126293A1 (en) * 2002-10-23 2004-07-01 Geerlings Jacobus Johannes Cornelis Process for removal of carbon dioxide from flue gases
ATE446538T1 (de) * 2003-10-31 2009-11-15 Asulab Sa Adaptives zeitunterbrechungssystem für ein tragbares elektronisches gerät, der durch eine batterie angetrieben ist
JP2006121457A (ja) * 2004-10-22 2006-05-11 Sanyo Electric Co Ltd 電荷転送素子の制御装置
US7221130B2 (en) * 2005-01-05 2007-05-22 Fyrestorm, Inc. Switching power converter employing pulse frequency modulation control
JP2006261769A (ja) * 2005-03-15 2006-09-28 Ricoh Co Ltd 画像処理装置、画像処理方法および画像処理プログラム
JP4692318B2 (ja) * 2005-04-20 2011-06-01 株式会社デンソー 電子制御装置
US7722850B2 (en) 2005-11-23 2010-05-25 Shell Oil Company Process for sequestration of carbon dioxide by mineral carbonation
KR101531090B1 (ko) * 2013-06-28 2015-06-23 삼성전기주식회사 오동작 방지 기능을 갖는 ic 장치 및 ic 장치의 오동작 방지 방법
JP6377659B2 (ja) * 2016-03-11 2018-08-22 株式会社東芝 半導体装置及びその制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0814779B2 (ja) 1988-05-06 1996-02-14 松下電器産業株式会社 演算制御装置の初期化方法
US5506878A (en) * 1994-07-18 1996-04-09 Xilinx, Inc. Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock
JPH08179857A (ja) 1994-12-22 1996-07-12 Nec Eng Ltd リセット回路

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095633B2 (en) 2003-10-01 2006-08-22 Samsung Electronics Co., Ltd. Power supply system of display apparatus and control method thereof
US7389437B2 (en) 2004-09-06 2008-06-17 Oki Electric Industry Co., Ltd. Semiconductor circuit with mask register
JP2006126959A (ja) * 2004-10-26 2006-05-18 Sony Corp 電子機器、省電力モード制御方法およびプログラム
US7529958B2 (en) * 2004-11-15 2009-05-05 Charles Roth Programmable power transition counter
US8912783B2 (en) 2010-08-27 2014-12-16 Oki Data Corporation Power-supply controller circuit and image forming apparatus including the same
CN103365263A (zh) * 2012-03-29 2013-10-23 佳能株式会社 半导体集成电路、信息处理装置和控制方法
US9360921B2 (en) 2012-03-29 2016-06-07 Canon Kabushiki Kaisha Semiconductor integrated circuit, information processing apparatus, and control method
JP2013254376A (ja) * 2012-06-07 2013-12-19 Canon Inc 半導体集積回路、情報処理装置
US9235255B2 (en) 2012-06-07 2016-01-12 Canon Kabushiki Kaisha Semiconductor integrated circuit and information processing apparatus
US9704077B2 (en) 2013-01-30 2017-07-11 Brother Kogyo Kabushiki Kaisha Image processing device having voltage generating unit outputting control voltage
US9143130B2 (en) 2013-03-14 2015-09-22 Canon Kabushiki Kaisha Integrated circuit and control method thereof
US9537484B2 (en) 2013-11-01 2017-01-03 Canon Kabushiki Kaisha Semiconductor device and method of controlling the same
WO2016197152A1 (en) * 2015-06-05 2016-12-08 Hassan Ihs Dynamic frequency scaling based on supply current monitoring
US10139888B2 (en) 2015-06-05 2018-11-27 Chaoyang Semiconductor Jiangyin Technology Co., Ltd. Dynamic frequency scaling based on supply current monitoring

Also Published As

Publication number Publication date
US6713994B2 (en) 2004-03-30
US20020149353A1 (en) 2002-10-17
JP3437174B2 (ja) 2003-08-18

Similar Documents

Publication Publication Date Title
JP2002312073A (ja) 省電力化集積回路および省電力化集積回路の制御方法
EP1451666B1 (en) Glitch free clock selection switch
JP4535170B2 (ja) マイクロコンピュータシステム
US8707064B2 (en) Dynamic voltage transitions
US7536578B2 (en) Method and apparatus for over clocking in a digital processing system
US20030131268A1 (en) Dynamic power control in integrated circuits
US20080065920A1 (en) Microcontroller and arts related thereto
MXPA06002961A (es) Colapso de energia para una terminal inalambrica.
JP2007200016A (ja) リセット信号生成回路
JP2009202822A (ja) 制御装置
KR19990014219A (ko) 클록 생성 방법 및 장치
JP3070527B2 (ja) 無線携帯端末
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
KR100367634B1 (ko) 메모리 제어기 및 메모리 제어방법
JP5477401B2 (ja) 電子制御装置
JP5513359B2 (ja) 半導体装置及び自動車用コントロールシステム
JP2013151288A (ja) 制御装置
US5734878A (en) Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals
US6639436B2 (en) Semiconductor integrated circuit with function to start and stop supply of clock signal
JP4115727B2 (ja) 電源電圧検出回路
JP2000200110A (ja) 電圧降下回路
JP4389308B2 (ja) メモリの制御装置および制御方法
JP2002063150A (ja) マイクロコンピュータ
US8677164B2 (en) Microcomputer and control method thereof
JP2007018288A (ja) 演算処理装置及びその省電力モード切り換え方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030527

R150 Certificate of patent or registration of utility model

Ref document number: 3437174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees