JP2002300797A - モータ界磁電流異常検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 界磁巻線式モータの界磁電流制御回路におけ
る的確な界磁電流異常検出を行うと共に回路を低廉化す
る。 【解決手段】 界磁コイル５に流れる電流を検出し、そ
の検出値に対応する実電流検出値を出力する第２のオペ
アンプ６を設け、界磁コイルと同一抵抗値となる分圧抵
抗Ｒ２・Ｒ３及びその分圧値に基づいて界磁電流基準値
を発生する第３オペアンプ７を設け、実電流検出値の変
動を界磁電流基準値に対して所定の幅をもって判別して
異常を検出するためのウインドコンパレータ９を設け
る。 【効果】 界磁電流異常検出手段をロジック回路で構成
できるため、回路を低廉化し得るばかりでなく、界磁コ
イルの抵抗値のばらつきを考慮して異常検出を行うこと
ができ、本回路の適用可能な自由度が増大する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、界磁巻線式モータ
に適用されるモータ界磁電流異常検出回路に関するもの
である。

【０００２】

【従来の技術】従来、ＤＣモータには、アーマチュアコ
イルと界磁コイルとを用いて構成された界磁巻線式モー
タがある。また、そのような界磁巻線式モータにおい
て、界磁コイルに流れる電流を検出し、その電流検出値
を用いてフィードバック制御を行うようにしたものがあ
る。

【０００３】上記したような界磁巻線式モータの界磁コ
イル電流制御を行う回路の一例を図２に示す。図におい
て、主制御部ＣＰＵからの電流指令値が第１オペアンプ
１に入力し、その第１オペアンプ１の出力がＰＷＭ制御
回路２を介して制御ロジック回路３に入力している。そ
の制御ロジック回路２により、ブリッジ接続された４つ
のパワー素子ＦＥＴ１〜ＦＥＴ４が各対応するゲート制
御部４ａ〜４ｄを介してオン／オフ制御され、そのオン
／オフ制御に応じて界磁コイル５に電流が流れるように
なっている。そして、界磁コイル５に流れる電流を検出
するべくシャント抵抗Ｒ１及び第２オペアンプ６からな
るコイル電流検出器が設けられ、その第２オペアンプ６
の出力がフィードバック値として第１オペアンプ１に入
力している。

【０００４】

【発明が解決しようとする課題】上記したような界磁コ
イル電流制御回路にあっては、コイル電流検出器により
検出された電流をフィードバック値として制御を行うよ
うにしていることから、例えばコイル電流検出器が故障
している場合にはその異常を検出し、フィードバック制
御を行わないようにする等のために異常検出回路を設け
ることが望ましい。例えば、図２に示されるようにコイ
ル電流検出器の出力を分岐してフィードバック制御用と
異常検出用との各信号をそれぞれ取り出すことにより、
電流指令値と異常検出用電流値とを主制御部ＣＰＵで比
較してコイル電流の異常を検出することが考えられる。

【０００５】しかしながら、電流検出値の異常は、コイ
ル異常の場合と検出器異常の場合とのいずれかの場合が
あり、上記従来の回路ではコイル異常の場合に、検出器
が正常であってその正常な検出器により検出された界磁
電流に異常があるため検出電流値が異常になっていると
いう判別をすることができないという問題がある。

【０００６】

【課題を解決するための手段】このような課題を解決し
て、界磁巻線式モータの界磁電流制御回路における的確
な界磁電流異常検出を行うと共に回路を低廉化すること
を実現するために、本発明に於いては、界磁巻線式モー
タの界磁コイルに流れる界磁電流を検出するための界磁
電流検出器を有し、前記界磁コイルと同一の抵抗値を有
しかつ前記界磁コイルに印加する電源と同一電源に接続
された疑似コイル抵抗と、前記疑似コイル抵抗に流れる
電流に基づく界磁電流基準値を発生するための界磁電流
基準値発生手段と、前記界磁電流基準値発生手段から発
生した界磁電流基準値に対して前記界磁電流検出器によ
り検出された実電流検出値が所定の幅から外れているこ
とを検出するための界磁電流異常検出手段とを有するも
のとした。

【０００７】これによれば、コイル電流検出器で検出し
た実電流検出値と、界磁コイルと同一の抵抗値を有しか
つ同一電源に接続された疑似コイル抵抗に流れる電流に
基づいて界磁電流基準値発生手段から発生される界磁電
流基準値とを比較することにより、実電流検出値の異常
を検出することができると共に、そのような検出回路を
ロジック回路で構成することができるため、回路を低廉
化し得る。

【０００８】また、界磁コイルがデューティ制御される
と共に、前記デューティ制御におけるデューティ値と前
記基準電流値とを乗算し、該乗算された値と前記実電流
検出値とを比べることによれば、界磁電流制御において
デューティ制御を行う場合であっても、そのデューティ
値を考慮した的確な異常検出を行うことができる。

【０００９】

【発明の実施の形態】以下に添付の図面に示された具体
例に基づいて本発明の実施の形態について詳細に説明す
る。

【００１０】図１は、本発明が適用されたモータ界磁電
流異常検出回路を示す図である。なお、従来例で示した
図２の回路と同様の部分については同一の符号を付して
その詳しい説明を省略する。図において、主制御部ＣＰ
Ｕからの電流指令値が第１オペアンプ１に入力し、第１
オペアンプ１の出力がＰＷＭ制御回路２を介して制御ロ
ジック回路３に入力し、制御ロジック回路３により各ゲ
ート制御部４ａ・４ｂ・４ｃ・４ｄを介して対応する各
パワー素子ＦＥＴ１・ＦＥＴ２・ＦＥＴ３・ＦＥＴ４が
駆動制御される。

【００１１】また、各パワー素子ＦＥＴ１〜ＦＥＴ４の
駆動状態の組合せに応じて界磁コイル５に電流が流れ、
その界磁電流を検出するための界磁電流検出器（シャン
ト抵抗Ｒ１及び第２オペアンプ６）が設けられている。
そして、第２オペアンプ６の出力が、第１オペアンプ１
に制御のフィードバック値として入力していると共に分
岐して主制御部に実電流検出値として入力するようにな
っている。

【００１２】また、界磁コイル電源Ｖと同一電源Ｖに疑
似コイル抵抗としての分圧抵抗Ｒ２・Ｒ３が接続され、
その分圧された電圧を入力する第３オペアンプ７が設け
られている。この分圧抵抗Ｒ２・Ｒ３による分圧抵抗値
を界磁コイル５の抵抗値と同一に設定しておくことによ
り、第３オペアンプ７には上記界磁電流検出器の第２オ
ペアンプ６への入力電圧と同一の電圧が入力される。

【００１３】上記第３オペアンプ７の出力が、アナログ
スイッチ８を介してウインドコンパレータ９に入力して
いる。そのアナログスイッチ８は、上記ＰＷＭ制御回路
２の出力ラインから分岐されたＰＷＭ−デューティ信号
により制御される。そして、アナログスイッチ８の出力
がウインドコンパレータ９を介して主制御部に入力する
ようになっている。

【００１４】上記した分圧抵抗Ｒ２・Ｒ３と第３オペア
ンプ７とにより界磁電流基準値発生手段が構成されてお
り、上記したようにＰＷＭ−デューティ信号によりアナ
ログスイッチ８が制御されることから、そのアナログス
イッチ８の出力は、ＰＷＭ−デューティ制御される界磁
コイル５に流れる界磁電流と同様に変化し得る。また、
第３オペアンプ７の出力は、ＰＷＭ−デューティ制御の
デューティ値が１００％の場合の界磁電流値に相当して
いる。したがって、第３オペアンプ７の出力がアナログ
スイッチ８を介すことにより、界磁コイル５に対するＰ
ＷＭ−デューティ制御に応じた界磁電流基準値がアナロ
グスイッチ８の出力として得られる。

【００１５】ここで、界磁コイル５に流れるコイル電流
を考えると、（電源電圧Ｖ）×（ＰＷＭ−デューティ
値）／（コイル抵抗値）で求められ、第１オペアンプ６
からはその電流に応じた電圧値が実電流検出値として出
力される。この実電流検出値は、ＰＷＭ−デューティ制
御に応じて変化し、上記したように第１オペアンプ１に
フィードバック値として入力していると共に、従来例で
示したように分岐されて主制御部ＣＰＵに入力してい
る。

【００１６】上記主制御部ＣＰＵへ入力する実電流検出
値は、主制御部ＣＰＵへの入力手前で分岐されてウイン
ドコンパレータ９に入力し、一方のオペアンプＯＰ１の
しきい値と他方のオペアンプＯＰ２の入力信号として用
いられている。また、ウインドコンパレータ９に入力す
るアナログスイッチ８の出力からなる基準電流検出値
は、ウインドコンパレータ９内の一方のオペアンプＯＰ
１への入力信号と他方のオペアンプＯＰ２におけるしき
い値との両信号として用いられている。そして、ウイン
ドコンパレータ９の出力が主制御部ＣＰＵに入力してお
り、そのウインドコンパレータ９の出力の状態を見るこ
とにより実電流検出値が正常であるか否かを判別するこ
とができ、このようにして界磁電流異常検出手段が構成
されている。

【００１７】なお、両しきい値間に所定の幅をもたせる
ように各しきい値を設定することにより、界磁電流基準
値に対する実電流検出値が上記幅内で変動する限りにお
いてはウインドコンパレータ９の出力が変化しない。上
記幅を界磁コイル５の抵抗値のばらつきを考慮するよう
に設定することにより、界磁コイルの量産や雰囲気の変
化による抵抗値のばらつきに影響されないで判別を行う
ことができる。

【００１８】このようにして構成されたモータ界磁電流
異常検出回路にあっては、正常な場合には、界磁コイル
５の抵抗値変動があっても上記した幅内に収まり、両オ
ペアンプＯＰ１・ＯＰ２は共にＨ（高レベル）となり、
それに応じた電流検出異常判別値が主制御部ＣＰＵに入
力する。

【００１９】界磁コイル５に異常が生じた場合には実電
流検出値が界磁電流基準値に対して異なる値となる。例
えば界磁コイル５が短絡またはレアショート状態の場合
にはオペアンプＯＰ１がＨ（高レベル）になりかつオペ
アンプＯＰ２がＬ（低レベル）となり、それに応じた電
流検出異常判別値が主制御部ＣＰＵに入力する。また、
例えば電流検出器（第２オペアンプ６）が故障して高電
圧が出力される異常の場合にはオペアンプＯＰ１がＬ
（低レベル）になりかつオペアンプＯＰ２がＨ（高レベ
ル）となり、それに応じた電流検出異常判別値が主制御
部ＣＰＵに入力する。

【００２０】また、ウインドコンパレータ９の代わりに
図に示されるノードａから信号を取り出し、その取り出
した信号を主制御部ＣＰＵに入力することにより、主制
御部ＣＰＵでソフト的に異常検出を行うことができる。

【００２１】

【発明の効果】このように本発明によれば、界磁コイル
の異常を含めた界磁電流検出系の異常を検出することが
できると共に、その界磁電流異常検出手段をロジック回
路（図示例のウインドコンパレータ９など）で構成する
ことができるため、回路を低廉化し得るばかりでなく、
界磁コイルの抵抗値のばらつきを考慮して異常検出を行
うことができ、本回路の適用可能な自由度が増大する。
また、界磁コイルに対するデューティ制御におけるデュ
ーティ値と界磁電流基準値とを乗算して実電流検出値と
比べることにより、界磁電流制御においてデューティ制
御を行う場合であっても、そのデューティ値を考慮した
的確な異常検出を行うことができ、本回路の適用可能な
自由度がより一層増大する。

【図面の簡単な説明】

【図１】本発明に基づく界磁巻線式モータの界磁電流制
御回路を示す図。

【図２】従来の界磁電流制御回路を示す図。

【符号の説明】 １ 第１オペアンプ ２ ＰＷＭ制御回路 ３ 制御ロジック回路 ４ａ・４ｂ・４ｃ・４ｄ ゲート制御部 ５ 界磁コイル ６ 第２オペアンプ ７ 第３オペアンプ ８ アナログスイッチ ９ ウインドコンパレータ

フロントページの続き (72)発明者 丸田 一彦 群馬県桐生市広沢町１丁目2681番地 株式 会社ミツバ内 (72)発明者 鶴淵 巌 群馬県桐生市広沢町１丁目2681番地 株式 会社ミツバ内 Ｆターム(参考） 5G044 AA01 AC01 AD01 AE01 5H571 BB10 CC01 DD02 EE06 GG04 HA09 HC01 HD02 JJ02 LL22 LL45 MM08

Claims (2)

【特許請求の範囲】
1. 【請求項１】 界磁巻線式モータの界磁コイルに流れる
   界磁電流を検出するための界磁電流検出器を有し、 前記界磁コイルと同一の抵抗値を有しかつ前記界磁コイ
   ルに印加する電源と同一電源に接続された疑似コイル抵
   抗と、前記疑似コイル抵抗に流れる電流に基づく界磁電
   流基準値を発生するための界磁電流基準値発生手段と、
   前記界磁電流基準値発生手段から発生した界磁電流基準
   値に対して前記界磁電流検出器により検出された実電流
   検出値が所定の幅から外れていることを検出するための
   界磁電流異常検出手段とを有することを特徴とするモー
   タ界磁電流異常検出回路。
2. 【請求項２】 前記界磁コイルがデューティ制御される
   と共に、 前記デューティ制御におけるデューティ値と前記基準電
   流値とを乗算し、該乗算された値と前記実電流検出値と
   を比べるようにしたことを特徴とする請求項１に記載の
   モータ界磁電流異常検出回路。検出回路。