JP2002300418A - 高圧発生回路 - Google Patents

高圧発生回路

Info

Publication number
JP2002300418A
JP2002300418A JP2001095922A JP2001095922A JP2002300418A JP 2002300418 A JP2002300418 A JP 2002300418A JP 2001095922 A JP2001095922 A JP 2001095922A JP 2001095922 A JP2001095922 A JP 2001095922A JP 2002300418 A JP2002300418 A JP 2002300418A
Authority
JP
Japan
Prior art keywords
voltage
circuit
detection
high voltage
winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001095922A
Other languages
English (en)
Inventor
Tadashi Yoshida
匡 吉田
Hisao Sakurai
久夫 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001095922A priority Critical patent/JP2002300418A/ja
Publication of JP2002300418A publication Critical patent/JP2002300418A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)
  • Protection Of Static Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 回路故障が発生してから保護回路が動作する
までの間、異常な高電圧からCRTを保護すること。 【解決手段】 出力される高電圧HVが電圧制限用負荷
回路42に設定した制限電圧V2になった時は、電圧制
限用負荷回路42によりフライバックトランスFBTに
誘起される誘起電力を消費して、高電圧HVの電圧レベ
ルを制限電圧V2に制限することで、保護回路12によ
る保護動作が行われるまでの期間において、高圧発生部
20から出力される高電圧HVがCRTにダメージを与
えるような異常な高電圧になるのを防止するようにし
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばモニタ装置
等の陰極線管に備えられる高圧発生回路に関するもので
ある。
【0002】
【従来の技術】従来から陰極線管(CRT:Cathode-ra
y Tube)を備えた表示装置においては、CRTのアノー
ドに対して高電圧を供給する高圧発生回路が設けられて
いる。通常、このような高圧発生回路には、高電圧が供
給されるCRTに所定以上の電流が流れてX線が発生し
ないように保護する過電流保護回路や、回路故障等によ
り高圧発生回路から所定電圧以上の高電圧がCRTに供
給されるのを防止する過電圧保護回路などが設けられて
いる。
【0003】
【発明が解決しようとする課題】ところで、上記したよ
うな過電流保護回路や過電圧保護回路には、時定数回路
が設けられており、これらの回路が例えばノイズなどに
反応しないように、その応答性を鈍くさせている。しか
しながら、過電圧保護回路に時定数を設けた場合は、例
えば回路故障等により高圧発生回路の高電圧が所定電圧
レベル以上になったとしても、時定数回路による応答遅
れ分だけ過電圧保護回路の動作が遅れることになる。こ
のため、回路故障により高圧発生回路から出力される高
電圧が瞬時に上昇すると、過電圧保護回路が動作する前
に、CRTに対して、その最大定格電圧以上の高電圧が
印加され、CRTにダメージを与えてしまうことがあっ
た。
【0004】そこで、上記したような問題を解決する1
つ手段として、過電圧保護回路に設けられている時定数
回路を削除することが考えられる。しかし、近年、過電
圧保護回路に設けられている時定数回路は、上記したよ
うな目的だけに止まらず、例えばCRTの画面上に表示
する画像の画作りなどにも利用されているため、過電圧
保護回路から時定数回路を取り除くことはできないもの
となっている。
【0005】そこで、本発明はこのような点を鑑みてな
されたものであり、回路故障時、過電圧保護回路が動作
するまでの期間において、CRTにダメージを与えるよ
うな異常な高電圧からCRTを保護することができる高
圧発生回路を提供することを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明の高圧発生回路は、少なくとも、一次側には
一次巻線が巻装され、二次側には二次巻線が巻装されて
おり、一次巻線に断続した一次側電流が入力される二次
巻線から高圧パルスを出力するフライバックトランス
と、高圧パルスを整流することにより得られる高電圧を
出力する高電圧出力手段と、一次側電流を断続すると共
に、高電圧が一定レベルとなるように制御する高電圧制
御手段と、高電圧の電圧レベルに応じた検出電圧に基づ
いて、高電圧が所定電圧レベル以上となったときに保護
動作が行われるように制御する保護手段と、検出電圧に
基づいて、高電圧が所定電圧レベルより高い制限電圧レ
ベルとなったときに、フライバックトランスの誘起電力
を消費して、高電圧を制限電圧レベルに制限する電圧制
限動作を行う電圧制限手段とを備えるようにした。
【0007】本発明によれば、高電圧レベルが保護手段
の所定電圧レベルより高い制限電圧レベルになった時
は、電圧制限手段によりフライバックトランスに誘起さ
れる誘起電力を消費して、高電圧を制限電圧レベルに制
限することで、保護手段による保護動作が行われるまで
の期間に、出力される高電圧が異常な高電圧になるのを
防止するようにしている。
【0008】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図1は、本実施の形態の形態とされる高圧
発生回路の回路構成を示した図である。この図1に示す
ように、本実施の形態の高圧発生回路は、それぞれ一点
鎖線で囲った高圧制御部10、高圧発生部20、過電流
検出部30、過電圧検出部40から構成される。
【0009】高圧制御部10には、例えばスイッチング
素子Q1、フライホイールダイオードD1、チョークコイ
ルHRCからなるPWM(Pulse Width Modulation)制
御方式の昇圧形のチョッパー回路が設けられている。ス
イッチング素子Q1のソースは、図示しない直流電源に
接続され、所定の駆動電圧(直流電圧)+Bが入力され
る。また、スイッチング素子Q1のゲートはコントロー
ル回路11に接続されると共に、そのドレインはチョー
クコイルHRCを介して後述するフライバックトランス
FBTの一次巻線N1の一端(巻終端部側)に接続され
る。フライホイールダイオードD1は、図示するような
向きでスイッチング素子Q1のドレインと一次側アース
との間に接続される。
【0010】一次巻線N1の一端には、図示するように
共振コンデンサC1が接続されると共に、その他端には
コンデンサC2が接続される。スイッチング素子Q2のゲ
ートはコントロール回路11に接続されると共に、その
ドレインが接地される。なお、高圧制御部10に設けら
れているコントロール回路11と保護回路12について
は後述する。
【0011】高圧発生部20のフライバックトランスF
BTは、一次側に一次巻線N1と、電圧検出巻線である
三次巻線N3が巻装され、その二次側に二次巻線N2a,
N2bが分割されて巻装される。なお、一次巻線N1と二
次巻線N2a,N2bとはその巻方向が同極性となるように
巻装されている。
【0012】フライバックトランスFBTの二次巻線N
2a,N2bの巻き始め端部には、それぞれ整流ダイオード
D2、D3のアノードに接続される。そして整流ダイオー
ドD2のカソードが二次巻線N2aの巻き終り端部に接続
され、整流ダイオードD3のカソードが、破線で示した
平滑コンデンサC4の正極端子に接続される。なお、破
線で示した平滑コンデンサC4は、実際には高圧発生回
路に設けられるものではなく、図示していないCRTの
構造を利用して形成される。
【0013】整流ダイオードD3のカソードと二次側ア
ースとの間には、抵抗R1,R2を直列に接続した直列回
路が設けられており、この直列回路により分圧した電圧
が制御電圧として高圧制御部10のコントロール回路1
1にフィードバックされる。
【0014】高圧制御部10のコントロール回路11
は、高圧発生部20からフィードバックされる制御電圧
に応じて、1スイッチング周期におけるデューティ比を
変化させたドライブ電圧をスイッチング素子Q1に対し
て供給することで、スイッチング素子Q1の1スイッチ
ング周期におけるオン/オフ期間を制御し、フライバッ
クトランスFBTの一次側に入力する一次側電流をコン
トロールするようにされる。また、コントロール回路1
1は、例えばテレビジョン信号の水平同期信号に対応し
たスイッチング周期でスイッチング素子Q2の動作を制
御するようにされる。
【0015】このような本実施の形態の高圧発生回路で
は、スイッチング素子Q2がオンからオフになると、フ
ライバックトランスFBTの一次巻線N1に入力される
一次側電流が共振コンデンサC1で共振(振動)し、フ
ライバックトランスFBTの二次巻線N2a,N2bにパル
ス状の電流が誘起される。そして、この二次巻線N2a,
N2bに誘起されたパルス状の電流を整流ダイオードD
2,D3、及び平滑コンデンサC4で整流平滑することで
高電圧HVを得るようにしている。
【0016】また、この高電圧HVは抵抗R1,R2によ
り分圧され、コントロール回路11に制御電圧としてフ
ィードバックされる。コントロール回路11は、この制
御電圧に基づいて、スイッチング素子Q1のオン/オフ
期間を制御し、フライバックトランスFBTの一次巻線
N1に入力する一次側電流をコントロールすることで高
電圧HVの安定化を図るようにしている。
【0017】また、本実施の形態の高圧発生回路におい
ては、高電圧HVが供給されるCRTに過電流が流れた
り、CRTを高電圧HVの過電圧から保護するために過
電流検出部30、過電圧検出部40及び保護回路12が
設けられている。
【0018】過電流検出部30は、フライバックトラン
スFBTの二次巻線N2bの巻終端部に接続された抵抗R
3と時定数回路31によって構成され、抵抗R3によって
フライバックトランスFBTの二次側に誘起される電流
を検出電圧Vbに変換した後、時定数回路31を介して
保護回路12に供給するようにされる。
【0019】過電圧検出部40は、フライバックトラン
スFBTの一次側に巻装された三次巻線N3を利用して
構成される。この場合、過電圧検出部40では、三次巻
線N3に誘起される誘起電流を整流ダイオードD4及び平
滑コンデンサC3により整流平滑することで得られる高
電圧HVの電圧レベルに比例した検出電圧Vaを時定数
回路41を介して保護回路12に供給するようにされ
る。
【0020】保護回路12は、過電流検出部30及び過
電圧検出部40から時定数回路31,41を介して供給
される検出電圧Vb,Vaが、それぞれ所定電圧レベル
以上とされる時に、コントロール回路11により保護動
作が行われるように制御する制御信号を出力する。
【0021】これにより、例えばCRTの画面が非常に
明るい画面に設定され、CRTに供給される電流量が増
加して検出電圧Vbが所定の設定レベルとなった時は、
コントロール回路11は、例えば高電圧HVの電流値が
所定値を越えないように動作する。また、回路故障等に
より、高圧発生回路がCRTに供給される高電圧HVが
上昇し、検出電圧Vaが所定の設定レベルとなった時
は、コントロール回路11は例えばコントロール動作を
停止することになる。
【0022】ところで、上記した過電流検出部30及び
過電圧検出部40にそれぞれ設けられている時定数回路
31,41は、上述したように、本来、過電流検出部3
0及び過電圧検出部40で検出される検出電圧Vb,V
aに対する保護回路12の応答を遅らせることで、保護
回路12が検出電圧Vb,Vaに対して過度に応答する
のを防止するために設けられている。
【0023】しかしながら、このような時定数回路3
1,41を過電流検出部30及び過電圧検出部40に設
けた場合は、逆に検出電圧Vb、Vaに対する保護回路
12の応答遅れが問題になる。例えば高圧制御部10の
不具合によって高電圧HVの電圧レベルが急激に上昇す
ると、検出電圧Vaによって保護回路12が動作する前
に、高電圧HVがCRTの定格電圧以上のレベルに達し
てしまい、CRTにダメージを与えることがある。
【0024】そこで、本実施の形態の高圧発生回路にお
いては、例えば高電圧HVを検出する検出電圧ラインに
電圧制限手段である電圧制限用負荷回路42を設け、高
電圧HVの電圧レベルを制限するようにした。
【0025】図2は、上記した電圧制限用負荷回路42
の回路構成を示した図である。この図2に示すように、
電圧制限用負荷回路42は、トランジスタQ11、コンパ
レータQ12、抵抗R11,R12,R13、R14及びツェナー
ダイオードDzから構成される。フライバックトランス
FBTの三次巻線N3を利用して検出された検出電圧V
aは、抵抗R11,R12によって分圧されてコンパレータ
Q12の非反転入力端子(+)に入力される。また検出電
圧Vaは、コンパレータQ12の反転入力端子(−)に基
準電圧を入力するためにツェナーダイオードDzの逆方
向電圧Vzを利用した回路が設けられている。即ち、検
出電圧ラインを抵抗R13を介してツェナーダイオードD
zのカソードに接続したうえで、このカソードを抵抗R
14を介してコンパレータQ12の反転入力端子(−)に接
続することで、コンパレータQ12の反転入力端子(−)
に、ツェナーダイオードDzの逆方向電圧Vzを基準電
圧として印加するようにしている。なお、ツェナーダイ
オードDzのアノードは接地される。
【0026】このように構成される電圧制限用負荷回路
42では、コンパレータQ12の非反転入力端子(+)に
入力される検出電圧Vaを抵抗R11,R12で分圧した電
圧が、反転入力端子(−)に入力される逆方向電圧Vz
より高いレベルになると、コンパレータQ12の出力がハ
イレベルとなり、負荷回路である電力消費用のトランジ
スタQ11がオンするようになっている。即ち、フライバ
ックトランスFBTの三次巻線N3を用いて、フライバ
ックトランスFBTに誘起される誘起電力が電圧制限用
負荷回路42により消費されることになる。
【0027】ここで、電圧制限用負荷回路42を構成す
る抵抗R11,R12の抵抗値をそれぞれr11,r12、ツ
ェナーダイオードDzの逆方向電圧をVzとすると、電
圧制限用負荷回路42が動作を開始する動作開始電圧V
2は、 (r11+r12)Vz/r12 ・・・(式1) となる。
【0028】そこで、本実施の形態では、電圧制限用負
荷回路42の動作開始電圧V2を、保護回路12が過電
圧保護動作を開始する動作開始電圧V1より高く、且
つ、CRTの最大定格電圧に応じた検出電圧Vaの電圧
レベルより低くなるように設定しておくことで、検出電
圧Vaが電圧制限用負荷回路42の動作開始電圧V2と
なった時に、電圧制限用負荷回路42のトランジスタQ
11を用いてフライバックトランスFBTに誘起される誘
起電力を消費するようにした。
【0029】このような動作開始電圧V2は、フライバ
ックトランスFBTに誘起される誘起電力を消費してい
ることから、フライバックトランスFBTの三次巻線を
利用して高電圧HVの上昇を制限する制限電圧であると
も言える。そこで、以下本明細書では、電圧制限用負荷
回路42の動作開始電圧V2のことを制限電圧V2と表記
することで、保護回路12の動作開始電圧V1と区別す
ることとする。
【0030】以下、図3を用いて本実施の形態の高圧発
生回路の動作について説明していく。図3(a)は、電
圧制限用負荷回路42が設けられていない従来の高圧発
生回路の動作タイミングを示した図であり、同図(b)
は電圧制限用負荷回路42を備えた本実施の形態の高圧
発生回路の動作タイミングを示した図である。
【0031】先ず、本実施の形態の高圧発生回路との比
較として、従来の高圧発生回路の動作を、図3(a)を
用いて説明しておく。従来の高圧発生回路が正常な動作
状態である場合、フライバックトランスFBTの三次巻
線N3から検出される検出電圧Vaは、保護回路12の
動作開始電圧V1以下になっている。ここで、図3
(a)に示す時点t1において、高圧発生回路の一次側
に回路故障が生じ、フライバックトランスFBTの二次
側から出力される高電圧HVの電圧レベルが急激に上昇
したとする。すると、フライバックトランスFBTの三
次巻線N3から検出される検出電圧Vaも高電圧HVの
電圧変化に比例して上昇することになる。
【0032】この場合、検出電圧Vaが保護回路12の
動作開始電圧V1を越えた時点で、保護回路12が動作
すれば問題ないが、実際には過電圧検出部40の時定数
回路41による応答遅れが生じるため、保護回路12が
動作を開始するのは、検出電圧Vaが動作開始電圧V1
を越えてから時間Trだけ遅れた時点t2となる。従っ
て、保護回路12が実際に動作を開始する時点t2で
は、検出電圧Vaが保護回路12の動作開始電圧V1よ
り電圧△Vaだけ高くなっている。これは即ち、時点t
2では、高電圧HVが電圧△HVだけ高くなっているこ
とを意味している。従って、この時点t2における高電
圧HVがCRTの最大定格電圧より高い電圧である時
は、CRTにダメージを与えてしまうことになる。
【0033】これに対して、本実施の形態の高圧発生回
路では、従来同様、図3(b)に示す時点t1におい
て、高圧発生回路の一次側に回路が生じ、フライバック
トランスFBTの二次側から出力される高電圧HVの電
圧レベルが急激に上昇したとする。すると、この場合も
フライバックトランスFBTの三次巻線N3から検出さ
れる検出電圧Vaが高電圧HVの電圧上昇に比例して高
くなるが、検出電圧Vaが電圧制限用負荷回路42の動
作開始電圧である制限電圧V2に達した時点t3で、電圧
制限用負荷回路42が動作することになる。つまり、電
圧制限用負荷回路42のトランジスタQ11がオンにな
り、フライバックトランスFBTに誘起される誘起電力
がトランジスタQ11により消費される。
【0034】これにより、検出電圧Vaが電圧制限用負
荷回路42の制限電圧V2になってから保護回路12が
動作を開始する時点t2までは、検出電圧Vaを制限電
圧V2の電圧レベルに制限することが可能になる。つま
り、高電圧HVの電圧レベルはCRTの最大定格電圧以
下に制限することが可能になる。
【0035】従って、このような本実施の形態の高圧発
生回路によれば、保護回路12による保護動作が開始さ
れるまでの期間は、高電圧HVを制限電圧V2に応じた
電圧レベルに制限することが可能になるので、回路故障
時における異常な高電圧から、CRTを保護することが
できるようになる。
【0036】また、図4(a)は上記した電圧制限用負
荷回路42の他の回路構成例を示した図である。なお、
図2と同一部位には同一番号を付し、詳細な説明は省略
する。この図4(a)に示す電圧制限用負荷回路42に
おいては、上記図2に示した回路構成に加えて抵抗R15
とトランジスタQ13が設けられている。この場合、トラ
ンジスタQ13のコレクタは抵抗R15を介してコンパレー
タQ12の反転入力端子(−)に接続され、そのエミッタ
が一次側アースに接続される。また、トランジスタQ13
のベースはコンパレータQ12の出力端子に接続される。
【0037】ここで、抵抗R15の抵抗値をr15、ツェナ
ーダイオードDzの逆方向電圧をVzとすると、電圧制
限用負荷回路42が動作を開始する制限電圧V2(ON)
は、上記(式1)で示されることになる。これに対し
て、電圧制限用負荷回路42が動作を停止する制限電圧
V2(OFF)は、 (r15/(r14+r15))×((r11+r12)Vz/r12)・・・(式2) で示されることになる。
【0038】つまり、図4(a)のように電圧制限用負
荷回路42を構成した場合は、図4(b)に示されてい
るように、制限電圧V2(OFF)が制限電圧V2(ON)より低
くなり、制限電圧V2(ON)と制限電圧V2(OFF)との間に
ヒステリシス電圧を与えることができるようになる。従
って、このように電圧制限用負荷回路42を構成すれ
ば、電圧制限用負荷回路42を一定の制限電圧でオン/
オフさせるより、安定した電圧制限動作が得られるよう
になるものである。
【0039】なお、本実施の形態では過電圧検出部40
の検出電圧ラインに電圧制限用負荷回路42を設け、保
護回路12による保護動作が開始されるまでの期間にお
いて、高電圧HVの電圧レベルを制限する場合を例に挙
げて説明したが、本発明としては、例えば過電流検出部
30の検出電圧ラインに電圧制限用負荷回路を設け、保
護回路12による保護動作が開始されるまでの期間にお
いて、CRTに流れる高電圧HVの電流量を制限するこ
とも可能である。
【0040】また、本実施の形態では、フライバックト
ランスFBTの三次巻線N3を利用して過電圧検出を行
うようにしているが、本発明の高圧発生回路は、このよ
うな回路構成に限定されるものではない。例えば従来の
高圧発生回路では利用できない高電圧の安定化を図るた
めの制御電圧を用いて過電圧検出を行うことも可能にな
る。これは従来の高圧発生回路では、高電圧HVを分圧
する抵抗R1,R2の抵抗値が大きく、時定数の大きい時
定数回路が設けられた制御電圧を利用して過電圧検出を
行うと時定数回路による応答遅れが生じる。このため、
制御電圧を利用して過電圧検出を行った場合は、高電圧
の変化に検出が追いつかず異常電圧を正確に検出するこ
とができないものとされていた。これに対して、本発明
の高圧発生回路によれば、これまでの説明から分かるよ
うに、保護回路12による保護動作が開始されるまでの
期間は、高電圧が制限電圧に応じた電圧レベルに制限さ
れるので、制御電圧を利用した過電圧検出を行うことが
可能になる。
【0041】
【発明の効果】以上説明したように、本発明の高圧発生
回路では、高電圧レベルが保護手段の所定電圧レベルよ
り高い制限電圧レベルになった時は、電圧制限手段によ
りフライバックトランスに誘起される誘起電力を消費し
て、高電圧が制限電圧レベルとなるように制限してい
る。これにより、保護手段による保護動作が行われるま
での期間において、出力される高電圧が異常な高電圧に
なるのを防止することができ、ダメージを与えるような
異常な高電圧からCRTを保護することが可能になる。
【0042】そして、フライバックトランスに高電圧に
応じた検出電圧を得るための電圧検出巻線を設け、この
電圧検出巻線を利用して電圧制限手段による電圧制限動
作を行うようにすれば、確実に異常な高電圧からCRT
を保護することができる。
【0043】また、電圧制限動作がヒステリシス動作と
なるように電圧制限手段を構成すれば、電圧制限動作を
より安定して行うことができるようになる。
【図面の簡単な説明】
【図1】本発明の実施の形態とされる高圧発生部の回路
構成を示した図である。
【図2】本実施の形態とされる電圧制限用負荷回路の回
路構成を示した図である。
【図3】本実施の形態とされる電圧制限用負荷回路の動
作説明図である。
【図4】他の実施の形態とされる電圧制限用負荷回路の
回路構成と、その動作説明図である。
【符号の説明】
10 高圧制御部、11 コントロール回路、12 保
護回路、20 高圧発生部、30 過電流検出部、31
41 時定数回路、40 過電圧検出部、42 電圧
制限用負荷回路、C1 共振コンデンサ、C2 コンデン
サ、C3 C4平滑コンデンサ、Dz ツェナーダイオー
ド、D1 フライホイールダイオード、D2 D3 D4
整流ダイオード、FBT フライバックトランス、HR
Cチョークコイル、N1 一次巻線、N2a N2b 二次
巻線、N3 三次巻線、Q1Q2 Q13 スイッチング素
子、Q11 トランジスタ、Q12 コンパレータ、R1〜
R3 R11〜R15 抵抗
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C068 AA20 CA03 CC01 CC06 CC11 GB01 GB03 5G053 AA01 AA09 BA01 BA04 CA01 CA04 DA01 EA03 EB02 EC03 FA06 5H730 AA20 AS04 AS15 BB43 BB57 BB67 BB86 BB88 DD04 DD41 EE07 EE72 EE76 FD01 FD24 FD31 FG01 XX12 XX23 XX32 XX47

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも、一次側には一次巻線が巻装
    され、二次側には二次巻線が巻装されており、一次巻線
    に断続した一次側電流が入力される二次巻線から高圧パ
    ルスを出力するフライバックトランスと、 上記高圧パルスを整流することにより得られる高電圧を
    出力する高電圧出力手段と、 上記一次側電流を断続すると共に、上記高電圧が一定レ
    ベルとなるように制御する高電圧制御手段と、 上記高電圧の電圧レベルに応じた検出電圧に基づいて、
    上記高電圧が所定電圧レベル以上となったときに保護動
    作が行われるように制御する保護手段と、 上記検出電圧に基づいて、上記高電圧が上記所定電圧レ
    ベルより高い制限電圧レベルとなったときに、上記フラ
    イバックトランスの誘起電力を消費して、上記高電圧を
    上記制限電圧レベルに制限する電圧制限動作を行う電圧
    制限手段と、 を備えることを特徴とする高圧発生回路。
  2. 【請求項2】 上記フライバックトランスに上記検出電
    圧を得るための電圧検出巻線を設け、 上記電圧制限手段は、上記電圧検出巻線を利用して上記
    高電圧の電圧制限動作を行うことを特徴とする請求項1
    に記載の高圧発生回路。
  3. 【請求項3】 上記電圧制限手段は、電圧制限動作がヒ
    ステリシス動作となるように構成されていることを特徴
    とする請求項1に記載に高圧発生回路。
JP2001095922A 2001-03-29 2001-03-29 高圧発生回路 Pending JP2002300418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001095922A JP2002300418A (ja) 2001-03-29 2001-03-29 高圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001095922A JP2002300418A (ja) 2001-03-29 2001-03-29 高圧発生回路

Publications (1)

Publication Number Publication Date
JP2002300418A true JP2002300418A (ja) 2002-10-11

Family

ID=18949910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001095922A Pending JP2002300418A (ja) 2001-03-29 2001-03-29 高圧発生回路

Country Status (1)

Country Link
JP (1) JP2002300418A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336507B2 (en) 2004-03-31 2008-02-26 Brother Kogyo Kabushiki Kaisha Power supply outputting multiple voltages
JP2014100062A (ja) * 2006-10-04 2014-05-29 Power Integrations Inc 制御回路端子に結合されたインピーダンスに応答する制御回路のための方法および装置
JP2016142598A (ja) * 2015-01-30 2016-08-08 富士通テン株式会社 制御回路およびそれを備える装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336507B2 (en) 2004-03-31 2008-02-26 Brother Kogyo Kabushiki Kaisha Power supply outputting multiple voltages
JP2014100062A (ja) * 2006-10-04 2014-05-29 Power Integrations Inc 制御回路端子に結合されたインピーダンスに応答する制御回路のための方法および装置
JP2016142598A (ja) * 2015-01-30 2016-08-08 富士通テン株式会社 制御回路およびそれを備える装置

Similar Documents

Publication Publication Date Title
JP5494009B2 (ja) スイッチング制御回路及びスイッチング電源装置
KR101772237B1 (ko) 전원 제어 장치, 전원 시스템 및 전자 기기
JP5170117B2 (ja) スイッチング制御回路及びスイッチング電源装置
JP5056055B2 (ja) スイッチング電源制御用集積回路およびスイッチング電源装置
US7787269B2 (en) Switching power supply device
JP5099183B2 (ja) 起動回路
US20060044845A1 (en) Switching mode power supplies
EP2278698A2 (en) Protecting switching power supply from fault condition
JP2009153234A (ja) スイッチング電源装置
KR20060053876A (ko) 전원 보호 장치
JP2784136B2 (ja) スイッチング電源の過負荷・短絡保護回路
EP1563595B1 (en) Power converter
JP2002300418A (ja) 高圧発生回路
JP2018113811A (ja) スイッチング電源装置
JP6559343B2 (ja) スイッチング電源回路
US5650924A (en) Electric power supply device for a monitor
JP2002027740A (ja) 遠隔装置の電源回路
JP4973916B2 (ja) 保護回路およびスイッチング電源装置
JP3244424B2 (ja) 電源回路
JP2023058933A (ja) 電源回路
JP2005124252A (ja) スイッチング電源
JP5277706B2 (ja) スイッチング電源装置
JP2008067580A (ja) スイッチング電源装置
JP2007143230A (ja) スイッチング電源回路の制御方式
KR100202951B1 (ko) 모니터에 있어서 수평편향 전원의 과전류 보호회로