JP2002289823A - Ｘ線平面検出器 - Google Patents
Ｘ線平面検出器Info
- Publication number
- JP2002289823A JP2002289823A JP2001090873A JP2001090873A JP2002289823A JP 2002289823 A JP2002289823 A JP 2002289823A JP 2001090873 A JP2001090873 A JP 2001090873A JP 2001090873 A JP2001090873 A JP 2001090873A JP 2002289823 A JP2002289823 A JP 2002289823A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ray
- photosensitive film
- resistance
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Radiation (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 高効率でダイナミックレンジの広い高性能な
Ｘ線平面検出器を提供する。 【解決手段】 入射したＸ線に感光しＸ線を信号電荷に
変換するＸ線感光膜２１０と、Ｘ線感光膜に接し、Ｘ線
感光膜の信号電荷電流を制限する、Ｘ線感光膜と材料が
異なる半導体材料膜２０９と、画素毎に設けられ、半導
体材料膜のよって制限された信号電荷電流を一端で受信
するスイッチング素子４０２と、スイッチング素子を開
閉する駆動信号を送る走査線４０７と、スイッチング素
子に接続され、スイッチング素子が閉じたときに信号電
荷電流が流れ込む信号線４０８とを備えたことを特徴と
する。
Ｘ線平面検出器を提供する。 【解決手段】 入射したＸ線に感光しＸ線を信号電荷に
変換するＸ線感光膜２１０と、Ｘ線感光膜に接し、Ｘ線
感光膜の信号電荷電流を制限する、Ｘ線感光膜と材料が
異なる半導体材料膜２０９と、画素毎に設けられ、半導
体材料膜のよって制限された信号電荷電流を一端で受信
するスイッチング素子４０２と、スイッチング素子を開
閉する駆動信号を送る走査線４０７と、スイッチング素
子に接続され、スイッチング素子が閉じたときに信号電
荷電流が流れ込む信号線４０８とを備えたことを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、医用Ｘ線診断装置
のＸ線平面検出器に関する。
のＸ線平面検出器に関する。
【０００２】
【従来の技術】近年、医療分野においては、治療を迅速
かつ的確に行う為に、患者の医療データをデータベース
化する方向へと進んでいる。患者は複数の医療機関を利
用することが一般的であり、この様な場合、他の医療機
関のデータが無いと的確な治療行為が行えない可能性が
ある為である。
かつ的確に行う為に、患者の医療データをデータベース
化する方向へと進んでいる。患者は複数の医療機関を利
用することが一般的であり、この様な場合、他の医療機
関のデータが無いと的確な治療行為が行えない可能性が
ある為である。
【０００３】Ｘ線撮影の画像データについてもデータベ
ース化の要求があり、それに伴って、Ｘ線撮影画像のデ
ィジタル化が望まれている。医用Ｘ線診断装置では、従
来銀塩フィルムを使用して撮影してきたが、これをディ
ジタル化する為には、撮影したフィルムを現像した後、
再度スキャナなどで走査する必要があり、手間と時間が
かかっていた。
ース化の要求があり、それに伴って、Ｘ線撮影画像のデ
ィジタル化が望まれている。医用Ｘ線診断装置では、従
来銀塩フィルムを使用して撮影してきたが、これをディ
ジタル化する為には、撮影したフィルムを現像した後、
再度スキャナなどで走査する必要があり、手間と時間が
かかっていた。
【０００４】最近は、１インチ（２．５４ｃｍ）程度の
ＣＣＤカメラを使用し、直接画像をディジタル化する方
式が実現されているが、例えば肺の撮影をする場合、４
０ｃｍ×４０ｃｍ程度の領域を撮影する為、光を集光す
る光学装置が必要であり、装置の大型化が問題になって
いる。
ＣＣＤカメラを使用し、直接画像をディジタル化する方
式が実現されているが、例えば肺の撮影をする場合、４
０ｃｍ×４０ｃｍ程度の領域を撮影する為、光を集光す
る光学装置が必要であり、装置の大型化が問題になって
いる。
【０００５】これら２方式の問題を解決する方式として
アモルファスシリコンからなる薄膜トランジスタ（以
下、ＴＦＴ（Thin Film Transistor)とも云う）を用い
た直接変換方式のＸ線平面検出器が提案されている。図
６にこのＸ線平面検出器の１画素の回路構成を示し、以
下で動作の説明をする。
アモルファスシリコンからなる薄膜トランジスタ（以
下、ＴＦＴ（Thin Film Transistor)とも云う）を用い
た直接変換方式のＸ線平面検出器が提案されている。図
６にこのＸ線平面検出器の１画素の回路構成を示し、以
下で動作の説明をする。
【０００６】このＸ線平面検出器は、入射したＸ線を各
画素のＸ線電荷変換膜で電荷に変えるという、直接変換
方式のＸ線平面検出器である。
画素のＸ線電荷変換膜で電荷に変えるという、直接変換
方式のＸ線平面検出器である。
【０００７】図９に示すように、直接変換方式のＸ線平
面検出器はアレイ状に配列された複数の画素４０１を有
し、各画素４０１は、スイッチング素子として用いられ
るアモルファスシリコンからなるスイッチングＴＦＴ４
０２、Ｘ線電荷変換膜４０３、画素容量（以下、Ｃｓｔ
とも云う）４０４、及び保護用ＴＦＴ４１１から構成さ
れている。Ｃｓｔ４０４は、Ｃｓｔバイアス線４０５に
接続している。Ｘ線電荷変換膜４０３には、高圧電源４
０６によって負のバイアス電圧が印加される。スイッチ
ングＴＦＴ４０２は、ゲートが走査線４０７に接続さ
れ、ソースが信号線４０８に接続されており、走査線駆
動回路４０９によってオン／オフが制御される。信号線
４０８の終端は、信号検出用の増幅器４１０に接続して
いる。保護用ＴＦＴ４１１は、そのソースとゲートがス
イッチングＴＦＴ４０２のドレインに接続され、ドレイ
ンがバイアス線４１２を通り電源４１３に接続されてい
る。なお、保護用ＴＦＴ４１１は、設けられない場合も
ある。
面検出器はアレイ状に配列された複数の画素４０１を有
し、各画素４０１は、スイッチング素子として用いられ
るアモルファスシリコンからなるスイッチングＴＦＴ４
０２、Ｘ線電荷変換膜４０３、画素容量（以下、Ｃｓｔ
とも云う）４０４、及び保護用ＴＦＴ４１１から構成さ
れている。Ｃｓｔ４０４は、Ｃｓｔバイアス線４０５に
接続している。Ｘ線電荷変換膜４０３には、高圧電源４
０６によって負のバイアス電圧が印加される。スイッチ
ングＴＦＴ４０２は、ゲートが走査線４０７に接続さ
れ、ソースが信号線４０８に接続されており、走査線駆
動回路４０９によってオン／オフが制御される。信号線
４０８の終端は、信号検出用の増幅器４１０に接続して
いる。保護用ＴＦＴ４１１は、そのソースとゲートがス
イッチングＴＦＴ４０２のドレインに接続され、ドレイ
ンがバイアス線４１２を通り電源４１３に接続されてい
る。なお、保護用ＴＦＴ４１１は、設けられない場合も
ある。
【０００８】Ｘ線が入射すると、Ｘ線はＸ線電荷変換膜
４０３によって電荷に変換され、Ｃｓｔ４０４に電荷が
蓄積される。走査線駆動回路４０９によって走査線４０
７が駆動され、１つの走査線４０７に接続している１列
のスイッチングＴＦＴ４０２をオンにすると、蓄積され
た電荷は信号線４０８を通って増幅器４１０側に転送さ
れる。図示しない切り替えスイッチで、１画素ごとに電
荷を増幅器４１０に入力し、ＣＲＴ等に表示出来る様な
点順次信号に変換する。画素４０１に入射する光の量に
よって電荷量が異なり、増幅器４１０の出力振幅は変化
する。なお、Ｃｓｔ４０４に過度に電荷が蓄積される事
のないよう、バイアス電圧以上の電荷は、保護用ＴＦＴ
４１１によりバイアス線４１２から逃がしている。Ｘ線
電荷変換膜４０３としては現在、Ｓｅ等からなる膜が主
に用いられている。
４０３によって電荷に変換され、Ｃｓｔ４０４に電荷が
蓄積される。走査線駆動回路４０９によって走査線４０
７が駆動され、１つの走査線４０７に接続している１列
のスイッチングＴＦＴ４０２をオンにすると、蓄積され
た電荷は信号線４０８を通って増幅器４１０側に転送さ
れる。図示しない切り替えスイッチで、１画素ごとに電
荷を増幅器４１０に入力し、ＣＲＴ等に表示出来る様な
点順次信号に変換する。画素４０１に入射する光の量に
よって電荷量が異なり、増幅器４１０の出力振幅は変化
する。なお、Ｃｓｔ４０４に過度に電荷が蓄積される事
のないよう、バイアス電圧以上の電荷は、保護用ＴＦＴ
４１１によりバイアス線４１２から逃がしている。Ｘ線
電荷変換膜４０３としては現在、Ｓｅ等からなる膜が主
に用いられている。
【０００９】
【発明が解決しようとする課題】このようなＸ線平面検
出器は医療用に用いるためになるべく弱いＸ線で撮像す
る必要がある。この弱いＸ線で撮像するためには、感光
膜のＸ線を電子や正孔のキャリアに変換する効率が高い
必要がある。また弱い信号を検出するためにはリーク電
流が信号電流より小さい必要がある。このためには感光
膜の抵抗率が十分に大きい必要がある。現在このように
Ｘ線に感度が有り、十分な抵抗率を持つ感光膜はアモル
ファスＳｅしか存在しない。これは１×１０１０Ωｃｍ
以上の大きな抵抗率が必要であるためであり、Ｘ線感光
膜でこのような高抵抗が実現できるのはアモルファス材
料のみである。しかし、アモルファスＳｅのＸ線電荷変
換効率は余り高く無いため人体に影響の少ない微弱なＸ
線での撮像は困難である。これに対しＸ線変換効率の良
い材料は多結晶や単結晶のＸ線感光膜のみであるが、こ
れらの材料では抵抗率が十分に大きくないと言う問題が
ある。
出器は医療用に用いるためになるべく弱いＸ線で撮像す
る必要がある。この弱いＸ線で撮像するためには、感光
膜のＸ線を電子や正孔のキャリアに変換する効率が高い
必要がある。また弱い信号を検出するためにはリーク電
流が信号電流より小さい必要がある。このためには感光
膜の抵抗率が十分に大きい必要がある。現在このように
Ｘ線に感度が有り、十分な抵抗率を持つ感光膜はアモル
ファスＳｅしか存在しない。これは１×１０１０Ωｃｍ
以上の大きな抵抗率が必要であるためであり、Ｘ線感光
膜でこのような高抵抗が実現できるのはアモルファス材
料のみである。しかし、アモルファスＳｅのＸ線電荷変
換効率は余り高く無いため人体に影響の少ない微弱なＸ
線での撮像は困難である。これに対しＸ線変換効率の良
い材料は多結晶や単結晶のＸ線感光膜のみであるが、こ
れらの材料では抵抗率が十分に大きくないと言う問題が
ある。
【００１０】本発明は上記事情を考慮してなされたもの
であって、Ｘ線を電荷に変換する変換効率が可及的に高
く、ダイナミックレンジが可及的に広いＸ線平面検出器
を提供することを目的とする。
であって、Ｘ線を電荷に変換する変換効率が可及的に高
く、ダイナミックレンジが可及的に広いＸ線平面検出器
を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明によるＸ線平面検
出器は、入射したＸ線に感光し前記Ｘ線を信号電荷に変
換するＸ線感光膜と、前記Ｘ線感光膜に接し前記Ｘ線感
光膜の信号電荷電流を制限する、前記Ｘ線感光膜と材料
が異なる半導体材料膜と、画素毎に設けられ、前記半導
体材料膜によって制限された信号電荷電流を一端で受信
するスイッチング素子と、前記スイッチング素子を開閉
する駆動信号を送る走査線と、前記スイッチング素子に
接続され、前記スイッチング素子が閉じたときに前記信
号電荷電流が流れ込む信号線と、を備えたことを特徴と
する。
出器は、入射したＸ線に感光し前記Ｘ線を信号電荷に変
換するＸ線感光膜と、前記Ｘ線感光膜に接し前記Ｘ線感
光膜の信号電荷電流を制限する、前記Ｘ線感光膜と材料
が異なる半導体材料膜と、画素毎に設けられ、前記半導
体材料膜によって制限された信号電荷電流を一端で受信
するスイッチング素子と、前記スイッチング素子を開閉
する駆動信号を送る走査線と、前記スイッチング素子に
接続され、前記スイッチング素子が閉じたときに前記信
号電荷電流が流れ込む信号線と、を備えたことを特徴と
する。
【００１２】なお、前記制限素子は、前記Ｘ線感光膜よ
りも高抵抗の半導体材料膜であり、Ｘ線感度がＸ線感光
膜の感度の１／５以下であることが好ましい。
りも高抵抗の半導体材料膜であり、Ｘ線感度がＸ線感光
膜の感度の１／５以下であることが好ましい。
【００１３】なお、前記Ｘ線感光膜は、ＰｂＩ２、Ｈｇ
Ｉ２、ＣｄＳ、ＺｎＳ、ＣｄＴｅ、ＰｂＴｅ、ＺｎＴｅ
およびこれらの混晶からなる第１群の少なくとも１種の
材料を含み、前記高抵抗半導体材料膜は、非結晶Ｓｉ、
非結晶Ｓｅ、非結晶Ｃ、多結晶Ｓｉ、非晶質Ｓｅ及びこ
れらの混晶からなる第２群の少なくとも１種類の材料を
含んでいることが好ましい。
Ｉ２、ＣｄＳ、ＺｎＳ、ＣｄＴｅ、ＰｂＴｅ、ＺｎＴｅ
およびこれらの混晶からなる第１群の少なくとも１種の
材料を含み、前記高抵抗半導体材料膜は、非結晶Ｓｉ、
非結晶Ｓｅ、非結晶Ｃ、多結晶Ｓｉ、非晶質Ｓｅ及びこ
れらの混晶からなる第２群の少なくとも１種類の材料を
含んでいることが好ましい。
【００１４】なお、前記スイッチング素子はＴＦＴであ
り、前記半導体材料膜は前記ＴＦＴの活性層と実質的に
同一層であるように構成しても良い。
り、前記半導体材料膜は前記ＴＦＴの活性層と実質的に
同一層であるように構成しても良い。
【００１５】このように構成された本発明によるＸ線平
面検出器においては、暗時のリーク電流の原因となるコ
ンタクト部の多数キャリアの走行を妨げる制限素子をＸ
線感光膜に直列に接続して設け、効率の良い多結晶や単
結晶のＸ線変換材料の使用を可能とする。これにより感
光膜のリーク電流を小さく制限できる。
面検出器においては、暗時のリーク電流の原因となるコ
ンタクト部の多数キャリアの走行を妨げる制限素子をＸ
線感光膜に直列に接続して設け、効率の良い多結晶や単
結晶のＸ線変換材料の使用を可能とする。これにより感
光膜のリーク電流を小さく制限できる。
【００１６】
【発明の実施の形態】以下に、本発明によるＸ線平面検
出器の実施形態を詳細に説明するが、本発明はこの実施
形態に限定されるものではない。
出器の実施形態を詳細に説明するが、本発明はこの実施
形態に限定されるものではない。
【００１７】（第１の実施形態）本発明によるＸ線平面
検出器の第１の実施形態について説明する。この実施形
態のＸ線平面検出器にかかる画素の断面図を図１に示
し、この図を参照して本実施形態のＸ線平面検出器の構
成を説明する。
検出器の第１の実施形態について説明する。この実施形
態のＸ線平面検出器にかかる画素の断面図を図１に示
し、この図を参照して本実施形態のＸ線平面検出器の構
成を説明する。
【００１８】まず、ガラス基板１０１上にＭｏＴａや、
Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等を用い
て１層の金属膜を、またはＴａとＴａＮｘの２層の金属
膜を約３００ｎｍ堆積させ、エッチングを行って、スイ
ッチングＴＦＴ４０２のゲート電極１０２、走査線（図
示せず）、Ｃｓｔ４０４、Ｃｓｔ線１０２ａ、および保
護用ＴＦＴ４１１のゲート電極１０２ｂのパターンを形
成する。
Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等を用い
て１層の金属膜を、またはＴａとＴａＮｘの２層の金属
膜を約３００ｎｍ堆積させ、エッチングを行って、スイ
ッチングＴＦＴ４０２のゲート電極１０２、走査線（図
示せず）、Ｃｓｔ４０４、Ｃｓｔ線１０２ａ、および保
護用ＴＦＴ４１１のゲート電極１０２ｂのパターンを形
成する。
【００１９】次にプラズマＣＶＤ（Chemical Vapor Dep
osition)法により絶縁膜１０３として、ＳｉＯｘを約３
００ｎｍ、ＳｉＮｘを約５０ｎｍを全面に順次積層す
る。続いてアンドープのアモルファスシリコン膜１０４
を約１００ｎｍ堆積し、このアンドープのアモルファス
シリコン膜１０４上にストッパ層１０５としてＳｉＮｘ
を約２００ｎｍ堆積した後、このストッパ層１０５を裏
面露光法によりゲート電極１０２にあわせてパターニン
グする。そして、ｎ＋型アモルファスシリコン層１０６
を約５０ｎｍ堆積した後に、トランジスタの形状にあわ
せてアモルファスシリコン層１０４、ｎ＋型のアモルフ
ァスシリコン層１０６をエッチングし、アモルファスシ
リコンの島を形成する。
osition)法により絶縁膜１０３として、ＳｉＯｘを約３
００ｎｍ、ＳｉＮｘを約５０ｎｍを全面に順次積層す
る。続いてアンドープのアモルファスシリコン膜１０４
を約１００ｎｍ堆積し、このアンドープのアモルファス
シリコン膜１０４上にストッパ層１０５としてＳｉＮｘ
を約２００ｎｍ堆積した後、このストッパ層１０５を裏
面露光法によりゲート電極１０２にあわせてパターニン
グする。そして、ｎ＋型アモルファスシリコン層１０６
を約５０ｎｍ堆積した後に、トランジスタの形状にあわ
せてアモルファスシリコン層１０４、ｎ＋型のアモルフ
ァスシリコン層１０６をエッチングし、アモルファスシ
リコンの島を形成する。
【００２０】次に、画素エリア内外のコンタクト部の絶
縁膜１０３をエッチングしコンタクトホールを形成す
る。このコンタクトホールを埋め込むようにＭｏを約５
０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０
ｎｍ〜５０ｎｍ、スパッタ法を用いて積層し、補助電極
５０２や、信号線４０８、ＴＦＴのソース、ドレインそ
の他の配線を形成する。
縁膜１０３をエッチングしコンタクトホールを形成す
る。このコンタクトホールを埋め込むようにＭｏを約５
０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０
ｎｍ〜５０ｎｍ、スパッタ法を用いて積層し、補助電極
５０２や、信号線４０８、ＴＦＴのソース、ドレインそ
の他の配線を形成する。
【００２１】次にＳｉＮｘを約２００ｎｍ、その上にベ
ンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好まし
くは約３μｍ積層して保護膜１０７を形成する。スイッ
チングＴＦＴ４０２および保護用ＴＦＴ４１１並びに補
助電極５０２へのコンタクトホールを形成した後に、こ
のコンタクトホールを埋め込むようにＩＴＯ(IndiumTin
Oxide)を約１００ｎｍの膜厚で成膜し、画素電極５０
３を形成する。
ンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好まし
くは約３μｍ積層して保護膜１０７を形成する。スイッ
チングＴＦＴ４０２および保護用ＴＦＴ４１１並びに補
助電極５０２へのコンタクトホールを形成した後に、こ
のコンタクトホールを埋め込むようにＩＴＯ(IndiumTin
Oxide)を約１００ｎｍの膜厚で成膜し、画素電極５０
３を形成する。
【００２２】次に、画素電極５０３を覆うように、コン
タクト用のｎ型アモルファスシリコン膜２０８を約５０
ｎｍ〜５μｍ、好ましくは約２００ｎｍ成膜し、このｎ
型のアモルファスシリコン膜２０８上に抵抗率が約１×
１０１０〜約１×１０１６Ωｃｍの高抵抗のアモルファ
スシリコン膜２０９を約１〜５０μｍ、好ましくは約３
μｍ成膜する。成膜方法はＳｉＨ４とドーピングガスの
プラズマＣＶＤ等を用いればよい。この高抵抗のアモル
ファスシリコン膜２０９上に高感度Ｘ線感光膜となる高
抵抗のＰｂＩ２膜２１０を約１００〜１０００μｍ、好
ましくは３００μｍ成膜する。抵抗率は１×１０７〜１
×１０１３Ωｃｍであれば良い。この高抵抗のＰｂＩ２
膜２１０上にｐ型のＰｂＩ２膜２１１を約１〜１００μ
ｍ成膜する。このｐ型のＰｂＩ２膜は設置しなくても基
本的な動作には影響が無い。その後、共通電極２１２と
して、膜厚が約１００ｎｍのＡｌで形成し、最後に駆動
回路に接続する。
タクト用のｎ型アモルファスシリコン膜２０８を約５０
ｎｍ〜５μｍ、好ましくは約２００ｎｍ成膜し、このｎ
型のアモルファスシリコン膜２０８上に抵抗率が約１×
１０１０〜約１×１０１６Ωｃｍの高抵抗のアモルファ
スシリコン膜２０９を約１〜５０μｍ、好ましくは約３
μｍ成膜する。成膜方法はＳｉＨ４とドーピングガスの
プラズマＣＶＤ等を用いればよい。この高抵抗のアモル
ファスシリコン膜２０９上に高感度Ｘ線感光膜となる高
抵抗のＰｂＩ２膜２１０を約１００〜１０００μｍ、好
ましくは３００μｍ成膜する。抵抗率は１×１０７〜１
×１０１３Ωｃｍであれば良い。この高抵抗のＰｂＩ２
膜２１０上にｐ型のＰｂＩ２膜２１１を約１〜１００μ
ｍ成膜する。このｐ型のＰｂＩ２膜は設置しなくても基
本的な動作には影響が無い。その後、共通電極２１２と
して、膜厚が約１００ｎｍのＡｌで形成し、最後に駆動
回路に接続する。
【００２３】アモルファスシリコンの抵抗率の制御は以
下のように行う。低抵抗層の形成には、ｎ型のアモルフ
ァスシリコンも形成する場合、Ｈ２希釈ガスを添加した
ＳｉＨ４に微量のＰＨ３を添加したドーピングガスを用
い、ｐ型のアモルファスシリコンの形成にはＢ２Ｈ６を
添加する。アモルファスシリコンは通常ｎ型なので、こ
の場合は、Ｂ２Ｈ６等のアクセプタの添加により高抵抗
化できる。
下のように行う。低抵抗層の形成には、ｎ型のアモルフ
ァスシリコンも形成する場合、Ｈ２希釈ガスを添加した
ＳｉＨ４に微量のＰＨ３を添加したドーピングガスを用
い、ｐ型のアモルファスシリコンの形成にはＢ２Ｈ６を
添加する。アモルファスシリコンは通常ｎ型なので、こ
の場合は、Ｂ２Ｈ６等のアクセプタの添加により高抵抗
化できる。
【００２４】次に、本実施形態の動作を図２を参照して
説明する。
説明する。
【００２５】図２（ａ）に、本実施形態のＸ線平面検出
器に係る高感度Ｘ線感光膜２１０と高抵抗率半導体膜２
０９のエネルギーバンド図を示し、図２（ｂ）に高感度
Ｘ線感光膜２１０と高抵抗率半導体膜２０９の接合の断
面を示す。この場合には上部電極２１２側がｐ型、下部
画素電極５０３側がｎ型であるｐ−ｉ−ｎ構造であり、
利用する信号キャリアは電子であるが、利用する信号キ
ャリアがホールであれば上部よりｎ−ｉ−ｐ構造とす
る。Ｘ線が照射されると、高感度Ｘ線感光膜２１０にお
いてキャリアが発生する。そして、印加された電界によ
り正孔は上部電極２１２に到達し、電子は高感度Ｘ線感
光膜２１０の端に到達する。ここで電子は高抵抗半導体
膜２０９に注入され、高感度Ｘ線感光膜２１０の中より
も高い電界で加速され画素電極５０３まで移動する。高
感度Ｘ線感光膜２１０の伝導帯端のエネルギーより高抵
抗半導体膜２０９の伝導帯端のエネルギーが低くなる様
に調整した方が電子を効率的に輸送することができる。
器に係る高感度Ｘ線感光膜２１０と高抵抗率半導体膜２
０９のエネルギーバンド図を示し、図２（ｂ）に高感度
Ｘ線感光膜２１０と高抵抗率半導体膜２０９の接合の断
面を示す。この場合には上部電極２１２側がｐ型、下部
画素電極５０３側がｎ型であるｐ−ｉ−ｎ構造であり、
利用する信号キャリアは電子であるが、利用する信号キ
ャリアがホールであれば上部よりｎ−ｉ−ｐ構造とす
る。Ｘ線が照射されると、高感度Ｘ線感光膜２１０にお
いてキャリアが発生する。そして、印加された電界によ
り正孔は上部電極２１２に到達し、電子は高感度Ｘ線感
光膜２１０の端に到達する。ここで電子は高抵抗半導体
膜２０９に注入され、高感度Ｘ線感光膜２１０の中より
も高い電界で加速され画素電極５０３まで移動する。高
感度Ｘ線感光膜２１０の伝導帯端のエネルギーより高抵
抗半導体膜２０９の伝導帯端のエネルギーが低くなる様
に調整した方が電子を効率的に輸送することができる。
【００２６】また、高抵抗率半導体膜２０９の価電子帯
端は高感度Ｘ線感光膜２１０の価電子帯よりも高い方が
画素電極５０３の正孔が高感度Ｘ線感光膜２１０に注入
されることによる暗時のリーク電流を低く保つために好
ましい。このためには高感度Ｘ線感光膜２１０のバンド
ギャップよりも高抵抗半導体膜２０９のバンドギャップ
が狭い方が好ましいが、これは必ずしも満足される必要
はない。上記の伝導帯、価電子帯およびバンドギャップ
の条件はかならずしもすべてが満足されなくても本発明
の効果は発揮される。バンドギャップが狭いほど真性キ
ャリア数が多いために抵抗が下がりやすいため、移動度
の低いアモルファス材料の方が高抵抗に制御することが
できる。
端は高感度Ｘ線感光膜２１０の価電子帯よりも高い方が
画素電極５０３の正孔が高感度Ｘ線感光膜２１０に注入
されることによる暗時のリーク電流を低く保つために好
ましい。このためには高感度Ｘ線感光膜２１０のバンド
ギャップよりも高抵抗半導体膜２０９のバンドギャップ
が狭い方が好ましいが、これは必ずしも満足される必要
はない。上記の伝導帯、価電子帯およびバンドギャップ
の条件はかならずしもすべてが満足されなくても本発明
の効果は発揮される。バンドギャップが狭いほど真性キ
ャリア数が多いために抵抗が下がりやすいため、移動度
の低いアモルファス材料の方が高抵抗に制御することが
できる。
【００２７】また、高抵抗半導体膜２０９のＸ線電荷変
換効率は高くない方が好ましい。これは高抵抗半導体膜
２０９内でＸ線により上部電極２１２に向うキャリアが
発生すると高感度Ｘ線感光膜２１０との界面の障壁部に
キャリアが蓄積し、クーロン力により画素電極５０３で
集められる反対電荷のキャリアの走行が妨げられるため
である。このため高抵抗半導体膜２０９のＸ線電荷変換
効率は１／５以下好ましくは１／１０以下が良い。Ｘ線
電荷変換効率とは１つのＸ線粒子の励起により発生し、
信号として利用できるキャリアの割合を示す。Ｘ線照射
の無い暗時のリーク電流は多結晶の高感度感光膜では上
部電極からのキャリア（この場合には電子）が高感度膜
内に注入されて、低抵抗である多結晶高感度膜内を走行
するために大きな暗電流が流れる。ＰｂＩ２、Ｈｇ
Ｉ２、ＣｄＴｅ等の高感度Ｘ線感光膜は、通常多結晶で
用いられるため、このような大きな暗電流が流れる。
換効率は高くない方が好ましい。これは高抵抗半導体膜
２０９内でＸ線により上部電極２１２に向うキャリアが
発生すると高感度Ｘ線感光膜２１０との界面の障壁部に
キャリアが蓄積し、クーロン力により画素電極５０３で
集められる反対電荷のキャリアの走行が妨げられるため
である。このため高抵抗半導体膜２０９のＸ線電荷変換
効率は１／５以下好ましくは１／１０以下が良い。Ｘ線
電荷変換効率とは１つのＸ線粒子の励起により発生し、
信号として利用できるキャリアの割合を示す。Ｘ線照射
の無い暗時のリーク電流は多結晶の高感度感光膜では上
部電極からのキャリア（この場合には電子）が高感度膜
内に注入されて、低抵抗である多結晶高感度膜内を走行
するために大きな暗電流が流れる。ＰｂＩ２、Ｈｇ
Ｉ２、ＣｄＴｅ等の高感度Ｘ線感光膜は、通常多結晶で
用いられるため、このような大きな暗電流が流れる。
【００２８】また、多結晶高感度膜では価電子帯の電子
が多結晶粒界の連続的なトラップ順位を経由してトンネ
リング等により伝導帯まで到達し、低抵抗である多結晶
の粒界を経由して走行するためかなり大きなリーク電流
となる。しかし、高感度Ｘ線感光膜２１０内の価電子帯
の電子が高抵抗半導体膜２０９に入ると粒界等の低抵抗
パスが無いために暗電流が制限される。特に高抵抗半導
体膜２０９がアモルファスの場合にはトラップを経由し
てホッピングするため移動度が小さいために暗時の多結
晶感光膜のキャリアが多少多くても暗時の抵抗を高く保
つことができる。
が多結晶粒界の連続的なトラップ順位を経由してトンネ
リング等により伝導帯まで到達し、低抵抗である多結晶
の粒界を経由して走行するためかなり大きなリーク電流
となる。しかし、高感度Ｘ線感光膜２１０内の価電子帯
の電子が高抵抗半導体膜２０９に入ると粒界等の低抵抗
パスが無いために暗電流が制限される。特に高抵抗半導
体膜２０９がアモルファスの場合にはトラップを経由し
てホッピングするため移動度が小さいために暗時の多結
晶感光膜のキャリアが多少多くても暗時の抵抗を高く保
つことができる。
【００２９】以上説明したように、多結晶のＸ線感光膜
２１０の暗時のリーク電流は連続的な順位のトラップを
持ち低抵抗である多結晶の粒界を経由してキャリアが走
行する。しかし、高抵抗のアモルファス半導体膜２０９
内ではキャリアがトラップ間をホッピングして移動する
ため移動度が小さいために暗電流を制限できる。このた
め、本実施形態によれば高抵抗半導体膜２０９により高
感度Ｘ線感光膜２１０の暗時のリーク電流を低減でき、
且つ発生した光キャリア（この場合は電子）は殆どロス
無く高抵抗半導体膜２０９を通り画素電極５０３に到達
できるため、高い感度はそのまま保持できる。
２１０の暗時のリーク電流は連続的な順位のトラップを
持ち低抵抗である多結晶の粒界を経由してキャリアが走
行する。しかし、高抵抗のアモルファス半導体膜２０９
内ではキャリアがトラップ間をホッピングして移動する
ため移動度が小さいために暗電流を制限できる。このた
め、本実施形態によれば高抵抗半導体膜２０９により高
感度Ｘ線感光膜２１０の暗時のリーク電流を低減でき、
且つ発生した光キャリア（この場合は電子）は殆どロス
無く高抵抗半導体膜２０９を通り画素電極５０３に到達
できるため、高い感度はそのまま保持できる。
【００３０】また、本実施形態では共通電極２１２に負
の電圧を印加し、画素電極５０３に電子を集め、この電
荷をスイッチングＴＦＴ４０２により信号線より読み出
して画素外に読み出して信号とする。Ｘ線強度が高すぎ
る場合には画素電位が負の大きな電圧になって絶縁耐圧
を超えるとスイッチングＴＦＴ４０２の絶縁破壊が発生
するが、このようにＸ線強度が高すぎる場合には保護用
ＴＦＴ４１１がオンして過電流を信号線に流し出すこと
により過電圧を防止できる。
の電圧を印加し、画素電極５０３に電子を集め、この電
荷をスイッチングＴＦＴ４０２により信号線より読み出
して画素外に読み出して信号とする。Ｘ線強度が高すぎ
る場合には画素電位が負の大きな電圧になって絶縁耐圧
を超えるとスイッチングＴＦＴ４０２の絶縁破壊が発生
するが、このようにＸ線強度が高すぎる場合には保護用
ＴＦＴ４１１がオンして過電流を信号線に流し出すこと
により過電圧を防止できる。
【００３１】以上説明したように、本実施形態のＸ線平
面検出器によれば、暗時のリーク電流が低減できるため
微少Ｘ線も検出可能となり高感度を保ったままでダイナ
ミックレンジを拡大できる。
面検出器によれば、暗時のリーク電流が低減できるため
微少Ｘ線も検出可能となり高感度を保ったままでダイナ
ミックレンジを拡大できる。
【００３２】（第２の実施形態）本発明によるＸ線平面
検出器の第２の実施形態を図３および図４を参照して説
明する。
検出器の第２の実施形態を図３および図４を参照して説
明する。
【００３３】図３は、第２の実施形態のＸ線平面検出器
の断面図、図４は第２の実施形態のＸ線平面検出器の平
面図を示す。この実施形態のＸ線平面検出器は、第１の
実施形態のＸ線平面検出器において、ｎ型半導体膜２０
８および高抵抗半導体膜２０９をアモルファスシリコン
からアモルファスセレンに変えるとともに、保護用ＴＦ
Ｔ４１１を削除した構成となっている。この実施形態の
構成を以下に説明する。
の断面図、図４は第２の実施形態のＸ線平面検出器の平
面図を示す。この実施形態のＸ線平面検出器は、第１の
実施形態のＸ線平面検出器において、ｎ型半導体膜２０
８および高抵抗半導体膜２０９をアモルファスシリコン
からアモルファスセレンに変えるとともに、保護用ＴＦ
Ｔ４１１を削除した構成となっている。この実施形態の
構成を以下に説明する。
【００３４】まず、ガラス基板１０１上にＭｏＴａや、
Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等の膜、
またはＴａとＴａＮｘの２層膜を約３００ｎｍ堆積さ
せ、エッチングを行って、スイッチングＴＦＴ４０２の
ゲート電極１０２、走査線（図示せず）、Ｃｓｔ４０
４、Ｃｓｔ線１０２ａ、バイアス線４１２のパターンを
形成する（図３および図４（ａ）参照）。
Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等の膜、
またはＴａとＴａＮｘの２層膜を約３００ｎｍ堆積さ
せ、エッチングを行って、スイッチングＴＦＴ４０２の
ゲート電極１０２、走査線（図示せず）、Ｃｓｔ４０
４、Ｃｓｔ線１０２ａ、バイアス線４１２のパターンを
形成する（図３および図４（ａ）参照）。
【００３５】次にプラズマＣＶＤ法により絶縁膜１０３
として、ＳｉＯｘを約３００ｎｍ、ＳｉＮｘを約５０ｎ
ｍを積層した後、アンドープのアモルファスシリコン層
１０４を約１００ｎｍ、ストッパ層１０５をＳｉＮｘで
約２００ｎｍ堆積する。続いて、ストッパ層１０５を裏
面露光法によりゲート１０２にあわせてパターニング
し、ｎ＋型のアモルファスシリコン層１０６を約５０ｎ
ｍ堆積した後に、トランジスタの形状にあわせてアモル
ファスシリコン層１０４、ｎ＋型のアモルファスシリコ
ン層１０６をエッチングし、アモルファスシリコンの島
を形成する（図３および図４（ｂ）参照）。
として、ＳｉＯｘを約３００ｎｍ、ＳｉＮｘを約５０ｎ
ｍを積層した後、アンドープのアモルファスシリコン層
１０４を約１００ｎｍ、ストッパ層１０５をＳｉＮｘで
約２００ｎｍ堆積する。続いて、ストッパ層１０５を裏
面露光法によりゲート１０２にあわせてパターニング
し、ｎ＋型のアモルファスシリコン層１０６を約５０ｎ
ｍ堆積した後に、トランジスタの形状にあわせてアモル
ファスシリコン層１０４、ｎ＋型のアモルファスシリコ
ン層１０６をエッチングし、アモルファスシリコンの島
を形成する（図３および図４（ｂ）参照）。
【００３６】次に、画素エリア内外のコンタクト部の絶
縁膜１０３をエッチングしコンタクトホールを形成す
る。この上にＭｏを約５０ｎｍ、Ａｌを約３５０ｎｍ、
そして更にＭｏを約２０ｎｍ〜５０ｎｍスパッタして積
層し、補助電極５０２や、信号線４０８、ＴＦＴのソー
ス、ドレインその他の配線を形成する（図３および図４
（ｃ）、（ｄ）参照）。
縁膜１０３をエッチングしコンタクトホールを形成す
る。この上にＭｏを約５０ｎｍ、Ａｌを約３５０ｎｍ、
そして更にＭｏを約２０ｎｍ〜５０ｎｍスパッタして積
層し、補助電極５０２や、信号線４０８、ＴＦＴのソー
ス、ドレインその他の配線を形成する（図３および図４
（ｃ）、（ｄ）参照）。
【００３７】次にＳｉＮｘを約２００ｎｍ、その上にベ
ンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好まし
くは約３μｍ積層して保護膜１０７を形成する。スイッ
チングＴＦＴ４０２および補助電極５０２へのコンタク
トホール６００を形成した後に、ＩＴＯを約１００ｎｍ
の膜厚で成膜し、画素電極５０３を形成する（図３およ
び図４（ｅ）、（ｆ）参照）。
ンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好まし
くは約３μｍ積層して保護膜１０７を形成する。スイッ
チングＴＦＴ４０２および補助電極５０２へのコンタク
トホール６００を形成した後に、ＩＴＯを約１００ｎｍ
の膜厚で成膜し、画素電極５０３を形成する（図３およ
び図４（ｅ）、（ｆ）参照）。
【００３８】画素電極５０３を覆うように、コンタクト
用のｎ型のアモルファスＳｅ膜２０８を約１〜１００μ
ｍ、好ましくは約１０μｍ成膜し、このアモルファスＳ
ｅ膜２０８上に高抵抗率の約１×１０１０〜約１×１０
１６ΩｃｍのアモルファスＳｅ膜２０９を約１〜約１０
０μｍ、好ましくは約３０μｍ成膜する（図３参照）。
成膜方法は蒸着等を用いればよい。このアモルファスＳ
ｅ膜２０９上に高感度Ｘ線感光膜となる高抵抗のＰｂＩ
２膜２１０を約１００〜１０００μｍ、好ましくは３０
０μｍ成膜する（図３参照）。抵抗率は１×１０７〜１
×１０１３Ωｃｍであれば良い。成膜には蒸着等を用い
れば良い。この高抵抗のＰｂＩ２膜２１０上にｐ型のＰ
ｂＩ２膜２１１を約１〜１００μｍ成膜する（図３参
照）。このｐ型のＰｂＩ２膜は設置しなくても基本的な
動作には影響が無い。その後、共通電極２１２として、
膜厚が約１００ｎｍのＡｌで形成し、駆動回路に接続す
る。
用のｎ型のアモルファスＳｅ膜２０８を約１〜１００μ
ｍ、好ましくは約１０μｍ成膜し、このアモルファスＳ
ｅ膜２０８上に高抵抗率の約１×１０１０〜約１×１０
１６ΩｃｍのアモルファスＳｅ膜２０９を約１〜約１０
０μｍ、好ましくは約３０μｍ成膜する（図３参照）。
成膜方法は蒸着等を用いればよい。このアモルファスＳ
ｅ膜２０９上に高感度Ｘ線感光膜となる高抵抗のＰｂＩ
２膜２１０を約１００〜１０００μｍ、好ましくは３０
０μｍ成膜する（図３参照）。抵抗率は１×１０７〜１
×１０１３Ωｃｍであれば良い。成膜には蒸着等を用い
れば良い。この高抵抗のＰｂＩ２膜２１０上にｐ型のＰ
ｂＩ２膜２１１を約１〜１００μｍ成膜する（図３参
照）。このｐ型のＰｂＩ２膜は設置しなくても基本的な
動作には影響が無い。その後、共通電極２１２として、
膜厚が約１００ｎｍのＡｌで形成し、駆動回路に接続す
る。
【００３９】Ｓｅの抵抗率の制御は以下のように行う。
低抵抗層の形成にはＳｅにＴｅを０−３０原子％添加す
る。またＳｅにＡｓを添加しても良い。Ｓｅは通常ｐ型
なので、Ｃｌ、Ｉ等のハロゲン等のドナーの添加により
アクセプタを補償することにより高抵抗化できる。しか
し、さらにハロゲンを添加することによりｎ型として低
抵抗化することもできる。またＮａ、Ｋ等のアルカリの
添加によりｐ型として低抵抗化しても良い。
低抵抗層の形成にはＳｅにＴｅを０−３０原子％添加す
る。またＳｅにＡｓを添加しても良い。Ｓｅは通常ｐ型
なので、Ｃｌ、Ｉ等のハロゲン等のドナーの添加により
アクセプタを補償することにより高抵抗化できる。しか
し、さらにハロゲンを添加することによりｎ型として低
抵抗化することもできる。またＮａ、Ｋ等のアルカリの
添加によりｐ型として低抵抗化しても良い。
【００４０】この第２の実施形態も第１の実施形態と同
様に、暗時のリーク電流が低減できるため微少Ｘ線も検
出可能となり高感度を保ったままでダイナミックレンジ
を拡大できる。
様に、暗時のリーク電流が低減できるため微少Ｘ線も検
出可能となり高感度を保ったままでダイナミックレンジ
を拡大できる。
【００４１】（第３の実施形態）次に、本発明によるＸ
線平面検出器の第３の実施形態を図５および図６を参照
して説明する。図５は、本実施形態の構成を示す断面図
であり、図６は、本実施形態の平面図である。
線平面検出器の第３の実施形態を図５および図６を参照
して説明する。図５は、本実施形態の構成を示す断面図
であり、図６は、本実施形態の平面図である。
【００４２】まず、ガラス基板１０１上にＭｏＴａや、
Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等を用い
て１層を、またはＴａとＴａＮｘの２層を約３００ｎｍ
堆積させ、エッチングを行って、スイッチングＴＦＴ４
０２のゲート電極１０２、走査線（図示せず）、蓄積容
量（Ｃｓｔ）４０４、Ｃｓｔ線１０２ａのパターンを形
成する。
Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等を用い
て１層を、またはＴａとＴａＮｘの２層を約３００ｎｍ
堆積させ、エッチングを行って、スイッチングＴＦＴ４
０２のゲート電極１０２、走査線（図示せず）、蓄積容
量（Ｃｓｔ）４０４、Ｃｓｔ線１０２ａのパターンを形
成する。
【００４３】次に、プラズマＣＶＤ法により絶縁膜１０
３として、ＳｉＯｘ膜を約３００ｎｍ、ＳｉＮｘ膜を約
５０ｎｍを積層した後、アンドープのアモルファスシリ
コン膜１０４、２０９を約１００ｎｍ、ストッパ層１０
５、１０５ａとしてＳｉＮｘを約２００ｎｍ堆積する。
３として、ＳｉＯｘ膜を約３００ｎｍ、ＳｉＮｘ膜を約
５０ｎｍを積層した後、アンドープのアモルファスシリ
コン膜１０４、２０９を約１００ｎｍ、ストッパ層１０
５、１０５ａとしてＳｉＮｘを約２００ｎｍ堆積する。
【００４４】ストッパ層１０５を裏面露光法によりゲー
ト電極１０２にあわせてパターニングする。またＣｓｔ
４０４のＳｉＮｘ膜１０５ａをパターニングしエッチン
グする。ｎ＋型アモルファスシリコン膜１０６、１０６
ａを約５０ｎｍ堆積した後に、トランジスタの形状にあ
わせて高抵抗のアモルファスシリコン膜１０４、ｎ＋型
のアモルファスシリコン膜１０６，１０６ａの島および
高抵抗半導体膜２０９としてのアモルファスシリコン膜
の島を形成する。高抵抗のアモルファスシリコン膜２０
９は無添加で使用しても良く、また通常プラズマＣＶＤ
で形成したアモルファスシリコン膜は少しｎ型であるた
めに高抵抗にするためにＢ２Ｈ６をプラズマガス中に添
加しても良い。特に、高抵抗膜として膜面方向に電荷が
流れるアモルファスシリコンを使用する場合には抵抗が
大きくなりすぎる場合があり、この場合には抵抗率を下
げるためにＰＨ３を添加しても良い。
ト電極１０２にあわせてパターニングする。またＣｓｔ
４０４のＳｉＮｘ膜１０５ａをパターニングしエッチン
グする。ｎ＋型アモルファスシリコン膜１０６、１０６
ａを約５０ｎｍ堆積した後に、トランジスタの形状にあ
わせて高抵抗のアモルファスシリコン膜１０４、ｎ＋型
のアモルファスシリコン膜１０６，１０６ａの島および
高抵抗半導体膜２０９としてのアモルファスシリコン膜
の島を形成する。高抵抗のアモルファスシリコン膜２０
９は無添加で使用しても良く、また通常プラズマＣＶＤ
で形成したアモルファスシリコン膜は少しｎ型であるた
めに高抵抗にするためにＢ２Ｈ６をプラズマガス中に添
加しても良い。特に、高抵抗膜として膜面方向に電荷が
流れるアモルファスシリコンを使用する場合には抵抗が
大きくなりすぎる場合があり、この場合には抵抗率を下
げるためにＰＨ３を添加しても良い。
【００４５】次に、画素エリア内外のコンタクト部の絶
縁膜１０３をエッチングしコンタクトホールを形成す
る。このコンタクトホールを埋め込むようにＭｏを約５
０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０
ｎｍ〜５０ｎｍ、スパッタ法を用いて積層し、補助電極
５０２や、信号線４０８、ＴＦＴのソース、ドレインそ
の他の配線を形成する。
縁膜１０３をエッチングしコンタクトホールを形成す
る。このコンタクトホールを埋め込むようにＭｏを約５
０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０
ｎｍ〜５０ｎｍ、スパッタ法を用いて積層し、補助電極
５０２や、信号線４０８、ＴＦＴのソース、ドレインそ
の他の配線を形成する。
【００４６】次に、ＳｉＮｘを約２００ｎｍ、その上に
ベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ま
しくは約３μｍ積層して保護膜１０７を形成する。スイ
ッチングＴＦＴ４０２および高抵抗半導体膜２０９への
コンタクトホール６０１を形成する（図６参照）。次に
高感度Ｘ線感光膜となるＰｂＩ２膜２１０の成膜前に、
アモルファスシリコン膜２０９の界面に形成される酸化
層又は汚染層を除去するために、稀フッ酸や硝酸との混
液等によるウエット処理やＨ２プラズマやＣＦ ４プラズ
マ等によるドライ処理を追加しても良いが、界面特性が
良ければこれらの処理は省略しても良い。
ベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ま
しくは約３μｍ積層して保護膜１０７を形成する。スイ
ッチングＴＦＴ４０２および高抵抗半導体膜２０９への
コンタクトホール６０１を形成する（図６参照）。次に
高感度Ｘ線感光膜となるＰｂＩ２膜２１０の成膜前に、
アモルファスシリコン膜２０９の界面に形成される酸化
層又は汚染層を除去するために、稀フッ酸や硝酸との混
液等によるウエット処理やＨ２プラズマやＣＦ ４プラズ
マ等によるドライ処理を追加しても良いが、界面特性が
良ければこれらの処理は省略しても良い。
【００４７】その上層に、高感度Ｘ線感光膜となる高抵
抗のＰｂＩ２膜を約１００〜１０００μｍ、好ましくは
３００μｍ成膜する。抵抗率は１×１０７〜１×１０
１３Ωｃｍであれば良い。成膜には蒸着等を用いれば良
い。この高感度Ｘ線感光膜２１０上にｐ型のＰｂＩ２膜
２１１を約１〜１００μｍ成膜する。このｐ型のＰｂＩ
２は設置しなくても基本的な動作には影響が無い。その
後、共通電極２１２として、約１００ｎｍのＡｌで形成
し、最後に駆動回路に接続する。
抗のＰｂＩ２膜を約１００〜１０００μｍ、好ましくは
３００μｍ成膜する。抵抗率は１×１０７〜１×１０
１３Ωｃｍであれば良い。成膜には蒸着等を用いれば良
い。この高感度Ｘ線感光膜２１０上にｐ型のＰｂＩ２膜
２１１を約１〜１００μｍ成膜する。このｐ型のＰｂＩ
２は設置しなくても基本的な動作には影響が無い。その
後、共通電極２１２として、約１００ｎｍのＡｌで形成
し、最後に駆動回路に接続する。
【００４８】この実施形態においては、高抵抗半導体膜
２０９が画素電極を兼用している構成となっている。こ
のため、高感度Ｘ線感光膜２１０によってＸ線から変換
された電荷は、高抵抗半導体膜２０９、ｎ＋型のアモル
ファスシリコン膜１０６ａ、および補助電極５０２を介
してスイッチングＴＦＴ４０２に流れる。すなわち、第
１及び第２の実施形態と異なり、高抵抗半導体膜２０９
の膜厚方向ではなく、膜面方向に電荷を流すことにより
高抵抗を形成できる。このため、第１及び第２の実施形
態に比べて、薄い高抵抗膜で大きな抵抗を実現できる。
これに対し、第１および第２の実施形態のように、膜厚
方向に電流を流す場合には厚い膜厚が必要であるためコ
ストが増加しやすい。また高抵抗半導体膜２０９に電圧
を印加することにより抵抗を制御することができる。こ
の発明では共通電極に負の電圧を印加して動作させ、第
１の実施形態と同様に過電圧を防止できる。
２０９が画素電極を兼用している構成となっている。こ
のため、高感度Ｘ線感光膜２１０によってＸ線から変換
された電荷は、高抵抗半導体膜２０９、ｎ＋型のアモル
ファスシリコン膜１０６ａ、および補助電極５０２を介
してスイッチングＴＦＴ４０２に流れる。すなわち、第
１及び第２の実施形態と異なり、高抵抗半導体膜２０９
の膜厚方向ではなく、膜面方向に電荷を流すことにより
高抵抗を形成できる。このため、第１及び第２の実施形
態に比べて、薄い高抵抗膜で大きな抵抗を実現できる。
これに対し、第１および第２の実施形態のように、膜厚
方向に電流を流す場合には厚い膜厚が必要であるためコ
ストが増加しやすい。また高抵抗半導体膜２０９に電圧
を印加することにより抵抗を制御することができる。こ
の発明では共通電極に負の電圧を印加して動作させ、第
１の実施形態と同様に過電圧を防止できる。
【００４９】以上説明したように、本発明によれば、第
１の実施形態と同様に、暗時のリーク電流が低減できる
ため微少Ｘ線も検出可能となり高感度を保ったままでダ
イナミックレンジを拡大できる。また、ＴＦＴ形成用の
アモルファスシリコン膜を、高抵抗半導体膜２０９とし
て利用できるために工程を削減でき低コストが実現でき
る。
１の実施形態と同様に、暗時のリーク電流が低減できる
ため微少Ｘ線も検出可能となり高感度を保ったままでダ
イナミックレンジを拡大できる。また、ＴＦＴ形成用の
アモルファスシリコン膜を、高抵抗半導体膜２０９とし
て利用できるために工程を削減でき低コストが実現でき
る。
【００５０】（第４の実施形態）次に、本発明によるＸ
線平面検出器の第４の実施形態を図７を参照して説明す
る。図７は本実施形態の構成を示す断面図である。本実
施形態では高抵抗半導体膜としてポリシリコンを用い
る。またＴＦＴのｎ−ｉ接合部にＬＤＤ構造を設けてオ
フ時の電流を制限した構成となっている。
線平面検出器の第４の実施形態を図７を参照して説明す
る。図７は本実施形態の構成を示す断面図である。本実
施形態では高抵抗半導体膜としてポリシリコンを用い
る。またＴＦＴのｎ−ｉ接合部にＬＤＤ構造を設けてオ
フ時の電流を制限した構成となっている。
【００５１】まず、ガラス基板１０１上にアンダーコー
ト膜となるＳｉＮｘ膜１を５０ｎｍ形成した後、ＳｉＯ
２膜を１００ｎｍ及びアモルファスシリコン膜を５０ｎ
ｍの膜厚で形成する。次にＥＬＡ(Excimer Laser Annea
l)でアモルファスシリコン膜を多結晶化してポリシリコ
ン膜２を形成する。続いてポリシリコン膜２をパターニ
ングしてポリシリコン膜２の島を形成した後にレジスト
パターン（図示せず）をマスクとして閾値Ｖｔｈ制御用
のＢ又はＰを注入またはプラズマドープする。
ト膜となるＳｉＮｘ膜１を５０ｎｍ形成した後、ＳｉＯ
２膜を１００ｎｍ及びアモルファスシリコン膜を５０ｎ
ｍの膜厚で形成する。次にＥＬＡ(Excimer Laser Annea
l)でアモルファスシリコン膜を多結晶化してポリシリコ
ン膜２を形成する。続いてポリシリコン膜２をパターニ
ングしてポリシリコン膜２の島を形成した後にレジスト
パターン（図示せず）をマスクとして閾値Ｖｔｈ制御用
のＢ又はＰを注入またはプラズマドープする。
【００５２】次に、例えばＳｉＯ２からなるゲート絶縁
膜５を成膜する。その後、例えばＭｏＷからなるゲート
電極６を形成する。そして、ゲート電極６またはレジス
トパターン（図示せず）をマスクとしてＬＤＤ（Lightl
y Doped Drain)構造のｎ−領域３と、Ｐを高濃度ドープ
したソース・ドレインとなるｎ＋領域４を形成する。
膜５を成膜する。その後、例えばＭｏＷからなるゲート
電極６を形成する。そして、ゲート電極６またはレジス
トパターン（図示せず）をマスクとしてＬＤＤ（Lightl
y Doped Drain)構造のｎ−領域３と、Ｐを高濃度ドープ
したソース・ドレインとなるｎ＋領域４を形成する。
【００５３】次に、例えばＳｉＯ２からなる層間絶縁膜
７を形成した後、ＴＦＴ部４０２のソース・ドレイン領
域および蓄積容量部４０４とのコンタクトをとるために
層間絶縁膜７にコンタクト孔を開ける。続いて、このコ
ンタクト孔を埋め込むようにＭｏ／Ａｌ／Ｍｏを堆積
し、パターニングすることにより信号線、データ線８、
容量線１０２等を形成する。
７を形成した後、ＴＦＴ部４０２のソース・ドレイン領
域および蓄積容量部４０４とのコンタクトをとるために
層間絶縁膜７にコンタクト孔を開ける。続いて、このコ
ンタクト孔を埋め込むようにＭｏ／Ａｌ／Ｍｏを堆積
し、パターニングすることにより信号線、データ線８、
容量線１０２等を形成する。
【００５４】次に、ＳｉＮｘを約２００ｎｍ、その上に
ベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ま
しくは約３μｍ積層して保護膜１０７を形成する。スイ
ッチングＴＦＴ４０２と高感度Ｘ線感光膜とのコンタク
トをとるためにポリシリコン膜２へのコンタクトホール
６０２を保護膜１０７に形成する。
ベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ま
しくは約３μｍ積層して保護膜１０７を形成する。スイ
ッチングＴＦＴ４０２と高感度Ｘ線感光膜とのコンタク
トをとるためにポリシリコン膜２へのコンタクトホール
６０２を保護膜１０７に形成する。
【００５５】なお、スイッチングＴＦＴ４０２のソース
と感光膜コンタクト部のｎ＋型ポリシリコン膜４との接
続は、図７に示すように金属配線膜８を用いても良い
し、図８に示すように低抵抗ポリシリコン膜４を用いて
も良い。
と感光膜コンタクト部のｎ＋型ポリシリコン膜４との接
続は、図７に示すように金属配線膜８を用いても良い
し、図８に示すように低抵抗ポリシリコン膜４を用いて
も良い。
【００５６】この保護膜１０７上に、高感度Ｘ線感光膜
となる高抵抗のＰｂＩ２膜２１０を約１００〜１０００
μｍ、好ましくは３００μｍ成膜する。抵抗率は１×１
０７〜１×１０１３Ωｃｍであれば良い。成膜には蒸着
等を用いれば良い。この高感度Ｘ線感光膜２１０上にｐ
型のＰｂＩ２膜２１１を約１〜１００μｍ成膜する。こ
のｐ型のＰｂＩ２膜２１１は設置しなくても基本的な動
作には影響が無い。その後、共通電極２１２として、約
１００ｎｍのＡｌで形成し、最後に駆動回路に接続す
る。
となる高抵抗のＰｂＩ２膜２１０を約１００〜１０００
μｍ、好ましくは３００μｍ成膜する。抵抗率は１×１
０７〜１×１０１３Ωｃｍであれば良い。成膜には蒸着
等を用いれば良い。この高感度Ｘ線感光膜２１０上にｐ
型のＰｂＩ２膜２１１を約１〜１００μｍ成膜する。こ
のｐ型のＰｂＩ２膜２１１は設置しなくても基本的な動
作には影響が無い。その後、共通電極２１２として、約
１００ｎｍのＡｌで形成し、最後に駆動回路に接続す
る。
【００５７】この実施形態においては、第３の実施形態
と同様に、高抵抗半導体膜２の膜厚方向ではなく、膜面
方向に電荷を流すことにより高抵抗を形成できる。この
ため薄い高抵抗膜で大きな抵抗抵抗を実現できる。これ
に対し、第１および第２の実施形態のように、膜厚方向
に電流を流す場合には厚い膜厚が必要であるためコスト
が増加しやすい。また高抵抗半導体膜２の電極に電圧を
印加することにより抵抗を制御することができる。この
実施形態では共通電極２１２に負の電圧を印加して動作
させ、第１の実施形態と同様に過電圧を防止できる。
と同様に、高抵抗半導体膜２の膜厚方向ではなく、膜面
方向に電荷を流すことにより高抵抗を形成できる。この
ため薄い高抵抗膜で大きな抵抗抵抗を実現できる。これ
に対し、第１および第２の実施形態のように、膜厚方向
に電流を流す場合には厚い膜厚が必要であるためコスト
が増加しやすい。また高抵抗半導体膜２の電極に電圧を
印加することにより抵抗を制御することができる。この
実施形態では共通電極２１２に負の電圧を印加して動作
させ、第１の実施形態と同様に過電圧を防止できる。
【００５８】以上説明したように、本実施形態によれ
ば、暗時のリーク電流が低減できるため微少Ｘ線も検出
可能となり高感度を保ったままでダイナミックレンジを
拡大できる。また、ＴＦＴ形成用のアモルファスシリコ
ン膜を高抵抗半導体膜２として利用できるために工程を
削減でき低コストが実現できる。
ば、暗時のリーク電流が低減できるため微少Ｘ線も検出
可能となり高感度を保ったままでダイナミックレンジを
拡大できる。また、ＴＦＴ形成用のアモルファスシリコ
ン膜を高抵抗半導体膜２として利用できるために工程を
削減でき低コストが実現できる。
【００５９】また、高感度Ｘ線感光膜２１０としては、
ＰｂＩ２に限らず、ＨｇＩ２、ＰｂＴｅ、ＨｇＴｅ、Ｃ
ｄＳ、ＺｎＳ、ＣｄＴｅ、またはＺｎＴｅ等の多結晶又
は単結晶の高効率のＸ線感光材料及びこれらの混晶であ
れば何でも良い。
ＰｂＩ２に限らず、ＨｇＩ２、ＰｂＴｅ、ＨｇＴｅ、Ｃ
ｄＳ、ＺｎＳ、ＣｄＴｅ、またはＺｎＴｅ等の多結晶又
は単結晶の高効率のＸ線感光材料及びこれらの混晶であ
れば何でも良い。
【００６０】また、高抵抗半導体膜としてはアモルファ
スシリコン（非晶質シリコン）、アモルファスＣ、アモ
ルファスＳｅ、非結晶Ｃ、非結晶ＧａＮ、及びこれらの
混合物に限らず高抵抗の半導体であれば何でも良く、ポ
リシリコン、多結晶及び単結晶のダイアモンド、Ａｌ
Ｎ、ＧａＮ及びこれらの混晶等、高抵抗の半導体であれ
ば良い。
スシリコン（非晶質シリコン）、アモルファスＣ、アモ
ルファスＳｅ、非結晶Ｃ、非結晶ＧａＮ、及びこれらの
混合物に限らず高抵抗の半導体であれば何でも良く、ポ
リシリコン、多結晶及び単結晶のダイアモンド、Ａｌ
Ｎ、ＧａＮ及びこれらの混晶等、高抵抗の半導体であれ
ば良い。
【００６１】なお、ＰｂＩ２膜２１０の成膜前の下部の
アモルファスシリコン、アモルファスＳｅ、ポリシリコ
ン等の膜への処理として、下部膜の表面酸化層又や汚染
層の除去のための前処理は、酸化膜や酸化物を除去する
ために、溶液及びプラズマガスは適宜選択すれば良い。
界面特性が良ければこれらの処理は省略しても良い。
アモルファスシリコン、アモルファスＳｅ、ポリシリコ
ン等の膜への処理として、下部膜の表面酸化層又や汚染
層の除去のための前処理は、酸化膜や酸化物を除去する
ために、溶液及びプラズマガスは適宜選択すれば良い。
界面特性が良ければこれらの処理は省略しても良い。
【００６２】高感度Ｘ線感光膜２１０の膜厚はＸ線を十
分に吸収できる膜厚とすれば良く、高抵抗半導体膜の膜
厚は光キャリア（電子又は正孔）がアドレス時間の１／
１０程度の時間に高抵抗膜を走行できるように選べば良
い。
分に吸収できる膜厚とすれば良く、高抵抗半導体膜の膜
厚は光キャリア（電子又は正孔）がアドレス時間の１／
１０程度の時間に高抵抗膜を走行できるように選べば良
い。
【００６３】また、ＳｅとＰｂＩ２は共に六方稠密構造
であり格子不整合が４％と小さいために、Ｓｅ膜上にＰ
ｂＩ２膜を積層した場合、良好なＰｂＩ２の多結晶又は
単結晶が成膜でき良好な特性が実現できた。
であり格子不整合が４％と小さいために、Ｓｅ膜上にＰ
ｂＩ２膜を積層した場合、良好なＰｂＩ２の多結晶又は
単結晶が成膜でき良好な特性が実現できた。
【００６４】本実施形態において、基板はＴＦＴが形成
されるものなら何でも良く、本実施形態においては、Ｘ
線感光膜は低温で塗布形成可能である為、耐熱性の低い
プラスチック等を用いても良い。従って、Ｘ線平面検出
器全体に可塑性を持たせることも可能となる。
されるものなら何でも良く、本実施形態においては、Ｘ
線感光膜は低温で塗布形成可能である為、耐熱性の低い
プラスチック等を用いても良い。従って、Ｘ線平面検出
器全体に可塑性を持たせることも可能となる。
【００６５】本実施形態では、ＴＦＴを形成するＳｉと
してアモルファスシリコンを用いたが、ポリシリコンに
より形成しても良い。ポリシリコンで形成すると、ポリ
シリコンの移動度が高いことからＴＦＴを小さくするこ
とが出来る為、画素の有効エリアが拡大し、また、周辺
回路も同じガラス基板上に作成できる為、周辺回路を含
めた製造コストが安くなる、という効果もある。
してアモルファスシリコンを用いたが、ポリシリコンに
より形成しても良い。ポリシリコンで形成すると、ポリ
シリコンの移動度が高いことからＴＦＴを小さくするこ
とが出来る為、画素の有効エリアが拡大し、また、周辺
回路も同じガラス基板上に作成できる為、周辺回路を含
めた製造コストが安くなる、という効果もある。
【００６６】ＴＦＴの構造としては、ゲート上置きでも
ゲート下置きでも良い。
ゲート下置きでも良い。
【００６７】保護膜１０７としては、無機のＳｉＮ
ｘや、ＳｉＯ２、また有機のポリイミド類（ε＝約３．
３、耐圧約３００Ｖ／ｍｍ）や、ベンゾシクロブテン
（ε＝約２．７、耐圧約４００Ｖ／ｍｍ）、ＪＳＲ
（株）製アクリル系感光樹脂ＨＲＣ（ε＝約３．２）、
黒レジスト等を用いれば良く、これらを必要に応じて積
層しても良い。保護膜１０７としては、フッ素系樹脂も
比誘電率が小さい（ε＝約２．１）為、有効である。保
護膜１０７は感光性でなくても良いが、感光性の材料の
方がパターニングが容易である為に有効である。
ｘや、ＳｉＯ２、また有機のポリイミド類（ε＝約３．
３、耐圧約３００Ｖ／ｍｍ）や、ベンゾシクロブテン
（ε＝約２．７、耐圧約４００Ｖ／ｍｍ）、ＪＳＲ
（株）製アクリル系感光樹脂ＨＲＣ（ε＝約３．２）、
黒レジスト等を用いれば良く、これらを必要に応じて積
層しても良い。保護膜１０７としては、フッ素系樹脂も
比誘電率が小さい（ε＝約２．１）為、有効である。保
護膜１０７は感光性でなくても良いが、感光性の材料の
方がパターニングが容易である為に有効である。
【００６８】
【発明の効果】以上述べたように、本発明によれば、Ｘ
線を電荷に変換する効率を可及的に高くすることができ
るとともに、可及的に広いダイナミックレンジを得るこ
とができる。
線を電荷に変換する効率を可及的に高くすることができ
るとともに、可及的に広いダイナミックレンジを得るこ
とができる。
【図１】本発明によるＸ線平面検出器の第１の実施形態
の構成を示す断面図。
の構成を示す断面図。
【図２】第１の実施形態のＸ線平面検出器に係る高抵抗
半導体膜と高感度Ｘ線感光膜との接合のエネルギ−バン
ド図。
半導体膜と高感度Ｘ線感光膜との接合のエネルギ−バン
ド図。
【図３】本発明によるＸ線平面検出器の第２の実施形態
の構成を示す断面図。
の構成を示す断面図。
【図４】本発明によるＸ線平面検出器の第２の実施形態
の製造工程を示す平面図。
の製造工程を示す平面図。
【図５】本発明によるＸ線平面検出器の第３の実施形態
の構成を示す断面図。
の構成を示す断面図。
【図６】本発明によるＸ線平面検出器の第３の実施形態
の構成を示す平面図。
の構成を示す平面図。
【図７】本発明によるＸ線平面検出器の第４の実施形態
の構成を示す断面図。
の構成を示す断面図。
【図８】本発明によるＸ線平面検出器の第４の実施形態
の変形例の構成を示す断面図。
の変形例の構成を示す断面図。
【図９】従来のＸ線平面検出器の画素の構成を示す回
路。
路。
１０１ ガラス基板 １０２ ゲート電極 １０３ 絶縁膜 １０４ アモルファスシリコン膜 １０５ ストッパ層 １０６ ｎ＋型アモルファスシリコン膜 １０７ 保護膜 ２０８ コンタクト用高抵抗半導体膜 ２０９ 高抵抗半導体膜 ２１０ 高感度Ｘ線感光膜 ２１１ コンタクト用高感度Ｘ線感光膜 ２１２ 共通電極 ４０１ 画素回路 ４０２ スイッチＴＦＴ ４０３ Ｘ線感光膜 ４０４ 蓄積容量 ４０５ 蓄積量稜線 ４０６ 高圧電源 ４０７ 走査線 ４０８ 信号線 ４０９ 走査線駆動回路 ４１０ 増幅器 ４１１ 保護用ＴＦＴ ４１２ バイアス線 ４１３ 電源 ５０３ 画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/09 Ｈ０１Ｌ 29/78 ６１８Ｂ 31/00 Ａ (72)発明者 熱 田 昌 己 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝研究開発センター内 Ｆターム(参考） 2G088 EE02 FF02 GG21 JJ05 JJ09 4M118 AA01 AA02 AB01 BA05 CA05 CA32 CB05 CB06 CB14 FB09 FB13 FB16 GA10 5F088 AB01 AB05 AB09 BA05 BB03 BB07 CA01 CB14 EA04 EA08 GA02 KA10 LA08 5F110 AA06 AA16 BB02 CC02 CC08 DD01 DD02 DD13 DD14 DD17 EE01 EE02 EE03 EE04 EE06 EE14 EE38 FF02 FF03 FF09 FF30 GG01 GG02 GG13 GG15 GG25 GG32 GG45 GG52 GG55 HJ01 HK03 HK04 HK09 HK16 HK22 HK33 HL03 HL04 HL07 HL12 HM15 HM19 NN03 NN04 NN14 NN16 NN24 NN27 NN72 PP03 QQ12
Claims (4)
- 【請求項１】入射したＸ線に感光し前記Ｘ線を信号電荷
に変換するＸ線感光膜と、前記Ｘ線感光膜に接し前記Ｘ
線感光膜の信号電荷電流を制限する、前記Ｘ線感光膜と
材料が異なる半導体材料膜と、画素毎に設けられ、前記
半導体材料膜によって制限された信号電荷電流を一端で
受信するスイッチング素子と、前記スイッチング素子を
開閉する駆動信号を送る走査線と、前記スイッチング素
子に接続され、前記スイッチング素子が閉じたときに前
記信号電荷電流が流れ込む信号線と、を備えたことを特
徴とするＸ線平面検出器。 - 【請求項２】前記半導体材料膜は、前記Ｘ線感光膜より
も高抵抗の半導体材料膜であり、Ｘ線感度がＸ線感光膜
の感度の１／５以下であることを特徴とする請求項１記
載のＸ線平面検出器。 - 【請求項３】前記Ｘ線感光膜は、ＰｂＩ２、ＨｇＩ２、
ＣｄＳ、ＺｎＳ、ＣｄＴｅ、ＰｂＴｅ、ＺｎＴｅおよび
これらの混晶からなる第１群の少なくとも１種の材料を
含み、前記高抵抗半導体材料膜は、非結晶Ｓｉ、非結晶
Ｓｅ、非結晶Ｃ、多結晶Ｓｉ、非晶質Ｓｅ及びこれらの
混晶からなる第２群の少なくとも１種類の材料を含んで
いることを特徴とする請求項１または２記載のＸ線平面
検出器。 - 【請求項４】前記スイッチング素子はＴＦＴであり、前
記半導体材料膜は前記ＴＦＴの活性層と実質的に同一層
であることを特徴とする請求項１乃至３のいずれかに記
載のＸ線平面検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001090873A JP3665584B2 (ja) | 2001-03-27 | 2001-03-27 | Ｘ線平面検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001090873A JP3665584B2 (ja) | 2001-03-27 | 2001-03-27 | Ｘ線平面検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289823A true JP2002289823A (ja) | 2002-10-04 |
| JP3665584B2 JP3665584B2 (ja) | 2005-06-29 |
Family
ID=18945598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001090873A Expired - Fee Related JP3665584B2 (ja) | 2001-03-27 | 2001-03-27 | Ｘ線平面検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3665584B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077098A1 (ja) * | 2003-02-27 | 2004-09-10 | Kabushiki Kaisha Toshiba | Ｘ線検出器とそれを用いたｘ線検査装置 |
| JP2005123621A (ja) * | 2003-10-14 | 2005-05-12 | General Electric Co <Ge> | 固体イメージャ用蓄電キャパシタ設計 |
| US7126128B2 (en) | 2004-02-13 | 2006-10-24 | Kabushiki Kaisha Toshiba | Flat panel x-ray detector |
| JP2007296337A (ja) * | 2006-04-27 | 2007-11-15 | Hologic Inc | トモシンセシス及びスタチックイメージング用の非晶質セレンフラットパネルｘ線イメージャ |
| WO2011108116A1 (ja) * | 2010-03-05 | 2011-09-09 | Okano Ken | 太陽電池 |
-
2001
- 2001-03-27 JP JP2001090873A patent/JP3665584B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077098A1 (ja) * | 2003-02-27 | 2004-09-10 | Kabushiki Kaisha Toshiba | Ｘ線検出器とそれを用いたｘ線検査装置 |
| JPWO2004077098A1 (ja) * | 2003-02-27 | 2006-06-08 | 株式会社東芝 | Ｘ線検出器とそれを用いたｘ線検査装置 |
| US7282717B2 (en) | 2003-02-27 | 2007-10-16 | Kabushiki Kaisha Toshiba | X-ray detector and X-ray examination apparatus using it |
| JP4836456B2 (ja) * | 2003-02-27 | 2011-12-14 | 株式会社東芝 | Ｘ線検出器とそれを用いたｘ線検査装置 |
| JP2005123621A (ja) * | 2003-10-14 | 2005-05-12 | General Electric Co <Ge> | 固体イメージャ用蓄電キャパシタ設計 |
| US7126128B2 (en) | 2004-02-13 | 2006-10-24 | Kabushiki Kaisha Toshiba | Flat panel x-ray detector |
| JP2007296337A (ja) * | 2006-04-27 | 2007-11-15 | Hologic Inc | トモシンセシス及びスタチックイメージング用の非晶質セレンフラットパネルｘ線イメージャ |
| WO2011108116A1 (ja) * | 2010-03-05 | 2011-09-09 | Okano Ken | 太陽電池 |
| JP5521030B2 (ja) * | 2010-03-05 | 2014-06-11 | 健 岡野 | 太陽電池の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3665584B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7982178B2 (en) | Phototransistor with source layer between barrier layer and photosensitive semiconductor layer | |
| JP3589954B2 (ja) | 電磁波検出器、画像検出器、および電磁波検出器の製造方法 | |
| US9985061B2 (en) | Light detection device with integrated photodiode and thin film transistor | |
| US7498189B2 (en) | Method of producing a radiation detector with a polysilicon converting layer | |
| US7791080B2 (en) | Image TFT array of a direct X-ray image sensor and method of fabricating the same | |
| US6797961B2 (en) | X-ray detector and method of fabricating the same | |
| US20060001120A1 (en) | Integrated MIS photosensitive device using continuous films | |
| US6399962B1 (en) | X-ray image sensor and method for fabricating the same | |
| US6340812B1 (en) | Two-dimensional image detector with electrodes on counter substrate | |
| EP0804807A1 (en) | Flat panel imaging device | |
| US6407393B1 (en) | X-ray image sensor and method for fabricating the same | |
| US6617584B2 (en) | X-ray detecting device and fabricating method thereof | |
| CN110783353B (zh) | 摄像面板 | |
| US6380543B1 (en) | Thin film transistor type X-ray image detecting device and method for fabricating the same | |
| US6462344B1 (en) | X-ray image detector and a method for fabricating the same | |
| JP2004119719A (ja) | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 | |
| KR100972973B1 (ko) | 엑스레이용 이미지 센서 및 그의 제조 방법 | |
| JP2002289823A (ja) | Ｘ線平面検出器 | |
| JPH05322646A (ja) | 可変検出スレッショルドを有する光検出デバイス | |
| JP2003179220A (ja) | Ｘ線平面検出器 | |
| JPH03153046A (ja) | 半導体装置 | |
| EP0851502B1 (en) | Thin film semiconductor apparatus and production method thereof | |
| US7368315B2 (en) | X-ray detecting device and fabricating method thereof | |
| KR100651163B1 (ko) | 박막 트랜지스터형 광 감지 센서 및 그 제조방법 | |
| KR100698238B1 (ko) | 엑스-선 검출소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050401 |
|
| LAPS | Cancellation because of no payment of annual fees |