JP3665584B2 - Ｘ線平面検出器 - Google Patents
Ｘ線平面検出器 Download PDFInfo
- Publication number
- JP3665584B2 JP3665584B2 JP2001090873A JP2001090873A JP3665584B2 JP 3665584 B2 JP3665584 B2 JP 3665584B2 JP 2001090873 A JP2001090873 A JP 2001090873A JP 2001090873 A JP2001090873 A JP 2001090873A JP 3665584 B2 JP3665584 B2 JP 3665584B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ray
- flat panel
- panel detector
- sensitivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
- Measurement Of Radiation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、医用Ｘ線診断装置のＸ線平面検出器に関する。
【０００２】
【従来の技術】
近年、医療分野においては、治療を迅速かつ的確に行う為に、患者の医療データをデータベース化する方向へと進んでいる。患者は複数の医療機関を利用することが一般的であり、この様な場合、他の医療機関のデータが無いと的確な治療行為が行えない可能性がある為である。
【０００３】
Ｘ線撮影の画像データについてもデータベース化の要求があり、それに伴って、Ｘ線撮影画像のディジタル化が望まれている。医用Ｘ線診断装置では、従来銀塩フィルムを使用して撮影してきたが、これをディジタル化する為には、撮影したフィルムを現像した後、再度スキャナなどで走査する必要があり、手間と時間がかかっていた。
【０００４】
最近は、１インチ（２．５４ｃｍ）程度のＣＣＤカメラを使用し、直接画像をディジタル化する方式が実現されているが、例えば肺の撮影をする場合、４０ｃｍ×４０ｃｍ程度の領域を撮影する為、光を集光する光学装置が必要であり、装置の大型化が問題になっている。
【０００５】
これら２方式の問題を解決する方式としてアモルファスシリコンからなる薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transistor)とも云う）を用いた直接変換方式のＸ線平面検出器が提案されている。図６にこのＸ線平面検出器の１画素の回路構成を示し、以下で動作の説明をする。
【０００６】
このＸ線平面検出器は、入射したＸ線を各画素のＸ線電荷変換膜で電荷に変えるという、直接変換方式のＸ線平面検出器である。
【０００７】
図９に示すように、直接変換方式のＸ線平面検出器はアレイ状に配列された複数の画素４０１を有し、各画素４０１は、スイッチング素子として用いられるアモルファスシリコンからなるスイッチングＴＦＴ４０２、Ｘ線電荷変換膜４０３、画素容量（以下、Ｃｓｔとも云う）４０４、及び保護用ＴＦＴ４１１から構成されている。Ｃｓｔ４０４は、Ｃｓｔバイアス線４０５に接続している。Ｘ線電荷変換膜４０３には、高圧電源４０６によって負のバイアス電圧が印加される。スイッチングＴＦＴ４０２は、ゲートが走査線４０７に接続され、ソースが信号線４０８に接続されており、走査線駆動回路４０９によってオン／オフが制御される。信号線４０８の終端は、信号検出用の増幅器４１０に接続している。保護用ＴＦＴ４１１は、そのソースとゲートがスイッチングＴＦＴ４０２のドレインに接続され、ドレインがバイアス線４１２を通り電源４１３に接続されている。なお、保護用ＴＦＴ４１１は、設けられない場合もある。
【０００８】
Ｘ線が入射すると、Ｘ線はＸ線電荷変換膜４０３によって電荷に変換され、Ｃｓｔ４０４に電荷が蓄積される。走査線駆動回路４０９によって走査線４０７が駆動され、１つの走査線４０７に接続している１列のスイッチングＴＦＴ４０２をオンにすると、蓄積された電荷は信号線４０８を通って増幅器４１０側に転送される。図示しない切り替えスイッチで、１画素ごとに電荷を増幅器４１０に入力し、ＣＲＴ等に表示出来る様な点順次信号に変換する。画素４０１に入射する光の量によって電荷量が異なり、増幅器４１０の出力振幅は変化する。なお、Ｃｓｔ４０４に過度に電荷が蓄積される事のないよう、バイアス電圧以上の電荷は、保護用ＴＦＴ４１１によりバイアス線４１２から逃がしている。Ｘ線電荷変換膜４０３としては現在、Ｓｅ等からなる膜が主に用いられている。
【０００９】
【発明が解決しようとする課題】
このようなＸ線平面検出器は医療用に用いるためになるべく弱いＸ線で撮像する必要がある。この弱いＸ線で撮像するためには、感光膜のＸ線を電子や正孔のキャリアに変換する効率が高い必要がある。また弱い信号を検出するためにはリーク電流が信号電流より小さい必要がある。このためには感光膜の抵抗率が十分に大きい必要がある。現在このようにＸ線に感度が有り、十分な抵抗率を持つ感光膜はアモルファスＳｅしか存在しない。これは１×１０１０Ωｃｍ以上の大きな抵抗率が必要であるためであり、Ｘ線感光膜でこのような高抵抗が実現できるのはアモルファス材料のみである。しかし、アモルファスＳｅのＸ線電荷変換効率は余り高く無いため人体に影響の少ない微弱なＸ線での撮像は困難である。これに対しＸ線変換効率の良い材料は多結晶や単結晶のＸ線感光膜のみであるが、これらの材料では抵抗率が十分に大きくないと言う問題がある。
【００１０】
本発明は上記事情を考慮してなされたものであって、Ｘ線を電荷に変換する変換効率が可及的に高く、ダイナミックレンジが可及的に広いＸ線平面検出器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明によるＸ線平面検出器は、入射したＸ線に感光し前記Ｘ線を信号電荷に変換するＸ線感光膜と、前記Ｘ線感光膜に接し前記Ｘ線感光膜の信号電荷電流を制限する、前記Ｘ線感光膜と材料が異なる半導体材料膜と、画素毎に設けられ、前記半導体材料膜によって制限された信号電荷電流を一端で受信するスイッチング素子と、前記スイッチング素子を開閉する駆動信号を送る走査線と、前記スイッチング素子に接続され、前記スイッチング素子が閉じたときに前記信号電荷電流が流れ込む信号線と、を備えたことを特徴とする。
【００１２】
なお、前記制限素子は、前記Ｘ線感光膜よりも高抵抗の半導体材料膜であり、Ｘ線感度がＸ線感光膜の感度の１／５以下であることが好ましい。
【００１３】
なお、前記Ｘ線感光膜は、ＰｂＩ２、ＨｇＩ２、ＣｄＳ、ＺｎＳ、ＣｄＴｅ、ＰｂＴｅ、ＺｎＴｅおよびこれらの混晶からなる第１群の少なくとも１種の材料を含み、前記高抵抗半導体材料膜は、非結晶Ｓｉ、非結晶Ｓｅ、非結晶Ｃ、多結晶Ｓｉ、非晶質Ｓｅ及びこれらの混晶からなる第２群の少なくとも１種類の材料を含んでいることが好ましい。
【００１４】
なお、前記スイッチング素子はＴＦＴであり、前記半導体材料膜は前記ＴＦＴの活性層と実質的に同一層であるように構成しても良い。
【００１５】
このように構成された本発明によるＸ線平面検出器においては、暗時のリーク電流の原因となるコンタクト部の多数キャリアの走行を妨げる制限素子をＸ線感光膜に直列に接続して設け、効率の良い多結晶や単結晶のＸ線変換材料の使用を可能とする。これにより感光膜のリーク電流を小さく制限できる。
【００１６】
【発明の実施の形態】
以下に、本発明によるＸ線平面検出器の実施形態を詳細に説明するが、本発明はこの実施形態に限定されるものではない。
【００１７】
（第１の実施形態）
本発明によるＸ線平面検出器の第１の実施形態について説明する。この実施形態のＸ線平面検出器にかかる画素の断面図を図１に示し、この図を参照して本実施形態のＸ線平面検出器の構成を説明する。
【００１８】
まず、ガラス基板１０１上にＭｏＴａや、Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等を用いて１層の金属膜を、またはＴａとＴａＮｘの２層の金属膜を約３００ｎｍ堆積させ、エッチングを行って、スイッチングＴＦＴ４０２のゲート電極１０２、走査線（図示せず）、Ｃｓｔ４０４、Ｃｓｔ線１０２ａ、および保護用ＴＦＴ４１１のゲート電極１０２ｂのパターンを形成する。
【００１９】
次にプラズマＣＶＤ（Chemical Vapor Deposition)法により絶縁膜１０３として、ＳｉＯｘを約３００ｎｍ、ＳｉＮｘを約５０ｎｍを全面に順次積層する。続いてアンドープのアモルファスシリコン膜１０４を約１００ｎｍ堆積し、このアンドープのアモルファスシリコン膜１０４上にストッパ層１０５としてＳｉＮｘを約２００ｎｍ堆積した後、このストッパ層１０５を裏面露光法によりゲート電極１０２にあわせてパターニングする。そして、ｎ＋型アモルファスシリコン層１０６を約５０ｎｍ堆積した後に、トランジスタの形状にあわせてアモルファスシリコン層１０４、ｎ＋型のアモルファスシリコン層１０６をエッチングし、アモルファスシリコンの島を形成する。
【００２０】
次に、画素エリア内外のコンタクト部の絶縁膜１０３をエッチングしコンタクトホールを形成する。このコンタクトホールを埋め込むようにＭｏを約５０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０ｎｍ〜５０ｎｍ、スパッタ法を用いて積層し、補助電極５０２や、信号線４０８、ＴＦＴのソース、ドレインその他の配線を形成する。
【００２１】
次にＳｉＮｘを約２００ｎｍ、その上にベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ましくは約３μｍ積層して保護膜１０７を形成する。スイッチングＴＦＴ４０２および保護用ＴＦＴ４１１並びに補助電極５０２へのコンタクトホールを形成した後に、このコンタクトホールを埋め込むようにＩＴＯ(Indium Tin Oxide)を約１００ｎｍの膜厚で成膜し、画素電極５０３を形成する。
【００２２】
次に、画素電極５０３を覆うように、コンタクト用のｎ型アモルファスシリコン膜２０８を約５０ｎｍ〜５μｍ、好ましくは約２００ｎｍ成膜し、このｎ型のアモルファスシリコン膜２０８上に抵抗率が約１×１０１０〜約１×１０１６Ωｃｍの高抵抗のアモルファスシリコン膜２０９を約１〜５０μｍ、好ましくは約３μｍ成膜する。成膜方法はＳｉＨ４とドーピングガスのプラズマＣＶＤ等を用いればよい。この高抵抗のアモルファスシリコン膜２０９上に高感度Ｘ線感光膜となる高抵抗のＰｂＩ２膜２１０を約１００〜１０００μｍ、好ましくは３００μｍ成膜する。抵抗率は１×１０７〜１×１０１３Ωｃｍであれば良い。この高抵抗のＰｂＩ２膜２１０上にｐ型のＰｂＩ２膜２１１を約１〜１００μｍ成膜する。このｐ型のＰｂＩ２膜は設置しなくても基本的な動作には影響が無い。その後、共通電極２１２として、膜厚が約１００ｎｍのＡｌで形成し、最後に駆動回路に接続する。
【００２３】
アモルファスシリコンの抵抗率の制御は以下のように行う。低抵抗層の形成には、ｎ型のアモルファスシリコンも形成する場合、Ｈ２希釈ガスを添加したＳｉＨ４に微量のＰＨ３を添加したドーピングガスを用い、ｐ型のアモルファスシリコンの形成にはＢ２Ｈ６を添加する。アモルファスシリコンは通常ｎ型なので、この場合は、Ｂ２Ｈ６等のアクセプタの添加により高抵抗化できる。
【００２４】
次に、本実施形態の動作を図２を参照して説明する。
【００２５】
図２（ａ）に、本実施形態のＸ線平面検出器に係る高感度Ｘ線感光膜２１０と高抵抗率半導体膜２０９のエネルギーバンド図を示し、図２（ｂ）に高感度Ｘ線感光膜２１０と高抵抗率半導体膜２０９の接合の断面を示す。この場合には上部電極２１２側がｐ型、下部画素電極５０３側がｎ型であるｐ−ｉ−ｎ構造であり、利用する信号キャリアは電子であるが、利用する信号キャリアがホールであれば上部よりｎ−ｉ−ｐ構造とする。Ｘ線が照射されると、高感度Ｘ線感光膜２１０においてキャリアが発生する。そして、印加された電界により正孔は上部電極２１２に到達し、電子は高感度Ｘ線感光膜２１０の端に到達する。ここで電子は高抵抗半導体膜２０９に注入され、高感度Ｘ線感光膜２１０の中よりも高い電界で加速され画素電極５０３まで移動する。高感度Ｘ線感光膜２１０の伝導帯端のエネルギーより高抵抗半導体膜２０９の伝導帯端のエネルギーが低くなる様に調整した方が電子を効率的に輸送することができる。
【００２６】
また、高抵抗率半導体膜２０９の価電子帯端は高感度Ｘ線感光膜２１０の価電子帯よりも高い方が画素電極５０３の正孔が高感度Ｘ線感光膜２１０に注入されることによる暗時のリーク電流を低く保つために好ましい。このためには高感度Ｘ線感光膜２１０のバンドギャップよりも高抵抗半導体膜２０９のバンドギャップが狭い方が好ましいが、これは必ずしも満足される必要はない。上記の伝導帯、価電子帯およびバンドギャップの条件はかならずしもすべてが満足されなくても本発明の効果は発揮される。バンドギャップが狭いほど真性キャリア数が多いために抵抗が下がりやすいため、移動度の低いアモルファス材料の方が高抵抗に制御することができる。
【００２７】
また、高抵抗半導体膜２０９のＸ線電荷変換効率は高くない方が好ましい。これは高抵抗半導体膜２０９内でＸ線により上部電極２１２に向うキャリアが発生すると高感度Ｘ線感光膜２１０との界面の障壁部にキャリアが蓄積し、クーロン力により画素電極５０３で集められる反対電荷のキャリアの走行が妨げられるためである。このため高抵抗半導体膜２０９のＸ線電荷変換効率は１／５以下好ましくは１／１０以下が良い。Ｘ線電荷変換効率とは１つのＸ線粒子の励起により発生し、信号として利用できるキャリアの割合を示す。Ｘ線照射の無い暗時のリーク電流は多結晶の高感度感光膜では上部電極からのキャリア（この場合には電子）が高感度膜内に注入されて、低抵抗である多結晶高感度膜内を走行するために大きな暗電流が流れる。ＰｂＩ２、ＨｇＩ２、ＣｄＴｅ等の高感度Ｘ線感光膜は、通常多結晶で用いられるため、このような大きな暗電流が流れる。
【００２８】
また、多結晶高感度膜では価電子帯の電子が多結晶粒界の連続的なトラップ順位を経由してトンネリング等により伝導帯まで到達し、低抵抗である多結晶の粒界を経由して走行するためかなり大きなリーク電流となる。しかし、高感度Ｘ線感光膜２１０内の価電子帯の電子が高抵抗半導体膜２０９に入ると粒界等の低抵抗パスが無いために暗電流が制限される。特に高抵抗半導体膜２０９がアモルファスの場合にはトラップを経由してホッピングするため移動度が小さいために暗時の多結晶感光膜のキャリアが多少多くても暗時の抵抗を高く保つことができる。
【００２９】
以上説明したように、多結晶のＸ線感光膜２１０の暗時のリーク電流は連続的な順位のトラップを持ち低抵抗である多結晶の粒界を経由してキャリアが走行する。しかし、高抵抗のアモルファス半導体膜２０９内ではキャリアがトラップ間をホッピングして移動するため移動度が小さいために暗電流を制限できる。このため、本実施形態によれば高抵抗半導体膜２０９により高感度Ｘ線感光膜２１０の暗時のリーク電流を低減でき、且つ発生した光キャリア（この場合は電子）は殆どロス無く高抵抗半導体膜２０９を通り画素電極５０３に到達できるため、高い感度はそのまま保持できる。
【００３０】
また、本実施形態では共通電極２１２に負の電圧を印加し、画素電極５０３に電子を集め、この電荷をスイッチングＴＦＴ４０２により信号線より読み出して画素外に読み出して信号とする。Ｘ線強度が高すぎる場合には画素電位が負の大きな電圧になって絶縁耐圧を超えるとスイッチングＴＦＴ４０２の絶縁破壊が発生するが、このようにＸ線強度が高すぎる場合には保護用ＴＦＴ４１１がオンして過電流を信号線に流し出すことにより過電圧を防止できる。
【００３１】
以上説明したように、本実施形態のＸ線平面検出器によれば、暗時のリーク電流が低減できるため微少Ｘ線も検出可能となり高感度を保ったままでダイナミックレンジを拡大できる。
【００３２】
（第２の実施形態）
本発明によるＸ線平面検出器の第２の実施形態を図３および図４を参照して説明する。
【００３３】
図３は、第２の実施形態のＸ線平面検出器の断面図、図４は第２の実施形態のＸ線平面検出器の平面図を示す。この実施形態のＸ線平面検出器は、第１の実施形態のＸ線平面検出器において、ｎ型半導体膜２０８および高抵抗半導体膜２０９をアモルファスシリコンからアモルファスセレンに変えるとともに、保護用ＴＦＴ４１１を削除した構成となっている。この実施形態の構成を以下に説明する。
【００３４】
まず、ガラス基板１０１上にＭｏＴａや、Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等の膜、またはＴａとＴａＮｘの２層膜を約３００ｎｍ堆積させ、エッチングを行って、スイッチングＴＦＴ４０２のゲート電極１０２、走査線（図示せず）、Ｃｓｔ４０４、Ｃｓｔ線１０２ａ、バイアス線４１２のパターンを形成する（図３および図４（ａ）参照）。
【００３５】
次にプラズマＣＶＤ法により絶縁膜１０３として、ＳｉＯｘを約３００ｎｍ、ＳｉＮｘを約５０ｎｍを積層した後、アンドープのアモルファスシリコン層１０４を約１００ｎｍ、ストッパ層１０５をＳｉＮｘで約２００ｎｍ堆積する。続いて、ストッパ層１０５を裏面露光法によりゲート１０２にあわせてパターニングし、ｎ＋型のアモルファスシリコン層１０６を約５０ｎｍ堆積した後に、トランジスタの形状にあわせてアモルファスシリコン層１０４、ｎ＋型のアモルファスシリコン層１０６をエッチングし、アモルファスシリコンの島を形成する（図３および図４（ｂ）参照）。
【００３６】
次に、画素エリア内外のコンタクト部の絶縁膜１０３をエッチングしコンタクトホールを形成する。この上にＭｏを約５０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０ｎｍ〜５０ｎｍスパッタして積層し、補助電極５０２や、信号線４０８、ＴＦＴのソース、ドレインその他の配線を形成する（図３および図４（ｃ）、（ｄ）参照）。
【００３７】
次にＳｉＮｘを約２００ｎｍ、その上にベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ましくは約３μｍ積層して保護膜１０７を形成する。スイッチングＴＦＴ４０２および補助電極５０２へのコンタクトホール６００を形成した後に、ＩＴＯを約１００ｎｍの膜厚で成膜し、画素電極５０３を形成する（図３および図４（ｅ）、（ｆ）参照）。
【００３８】
画素電極５０３を覆うように、コンタクト用のｎ型のアモルファスＳｅ膜２０８を約１〜１００μｍ、好ましくは約１０μｍ成膜し、このアモルファスＳｅ膜２０８上に高抵抗率の約１×１０１０〜約１×１０１６ΩｃｍのアモルファスＳｅ膜２０９を約１〜約１００μｍ、好ましくは約３０μｍ成膜する（図３参照）。成膜方法は蒸着等を用いればよい。このアモルファスＳｅ膜２０９上に高感度Ｘ線感光膜となる高抵抗のＰｂＩ２膜２１０を約１００〜１０００μｍ、好ましくは３００μｍ成膜する（図３参照）。抵抗率は１×１０７〜１×１０１３Ωｃｍであれば良い。成膜には蒸着等を用いれば良い。この高抵抗のＰｂＩ２膜２１０上にｐ型のＰｂＩ２膜２１１を約１〜１００μｍ成膜する（図３参照）。このｐ型のＰｂＩ２膜は設置しなくても基本的な動作には影響が無い。その後、共通電極２１２として、膜厚が約１００ｎｍのＡｌで形成し、駆動回路に接続する。
【００３９】
Ｓｅの抵抗率の制御は以下のように行う。低抵抗層の形成にはＳｅにＴｅを０−３０原子％添加する。またＳｅにＡｓを添加しても良い。Ｓｅは通常ｐ型なので、Ｃｌ、Ｉ等のハロゲン等のドナーの添加によりアクセプタを補償することにより高抵抗化できる。しかし、さらにハロゲンを添加することによりｎ型として低抵抗化することもできる。またＮａ、Ｋ等のアルカリの添加によりｐ型として低抵抗化しても良い。
【００４０】
この第２の実施形態も第１の実施形態と同様に、暗時のリーク電流が低減できるため微少Ｘ線も検出可能となり高感度を保ったままでダイナミックレンジを拡大できる。
【００４１】
（第３の実施形態）
次に、本発明によるＸ線平面検出器の第３の実施形態を図５および図６を参照して説明する。図５は、本実施形態の構成を示す断面図であり、図６は、本実施形態の平面図である。
【００４２】
まず、ガラス基板１０１上にＭｏＴａや、Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等を用いて１層を、またはＴａとＴａＮｘの２層を約３００ｎｍ堆積させ、エッチングを行って、スイッチングＴＦＴ４０２のゲート電極１０２、走査線（図示せず）、蓄積容量（Ｃｓｔ）４０４、Ｃｓｔ線１０２ａのパターンを形成する。
【００４３】
次に、プラズマＣＶＤ法により絶縁膜１０３として、ＳｉＯｘ膜を約３００ｎｍ、ＳｉＮｘ膜を約５０ｎｍを積層した後、アンドープのアモルファスシリコン膜１０４、２０９を約１００ｎｍ、ストッパ層１０５、１０５ａとしてＳｉＮｘを約２００ｎｍ堆積する。
【００４４】
ストッパ層１０５を裏面露光法によりゲート電極１０２にあわせてパターニングする。またＣｓｔ４０４のＳｉＮｘ膜１０５ａをパターニングしエッチングする。ｎ＋型アモルファスシリコン膜１０６、１０６ａを約５０ｎｍ堆積した後に、トランジスタの形状にあわせて高抵抗のアモルファスシリコン膜１０４、ｎ＋型のアモルファスシリコン膜１０６，１０６ａの島および高抵抗半導体膜２０９としてのアモルファスシリコン膜の島を形成する。高抵抗のアモルファスシリコン膜２０９は無添加で使用しても良く、また通常プラズマＣＶＤで形成したアモルファスシリコン膜は少しｎ型であるために高抵抗にするためにＢ２Ｈ６をプラズマガス中に添加しても良い。特に、高抵抗膜として膜面方向に電荷が流れるアモルファスシリコンを使用する場合には抵抗が大きくなりすぎる場合があり、この場合には抵抗率を下げるためにＰＨ３を添加しても良い。
【００４５】
次に、画素エリア内外のコンタクト部の絶縁膜１０３をエッチングしコンタクトホールを形成する。このコンタクトホールを埋め込むようにＭｏを約５０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０ｎｍ〜５０ｎｍ、スパッタ法を用いて積層し、補助電極５０２や、信号線４０８、ＴＦＴのソース、ドレインその他の配線を形成する。
【００４６】
次に、ＳｉＮｘを約２００ｎｍ、その上にベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ましくは約３μｍ積層して保護膜１０７を形成する。スイッチングＴＦＴ４０２および高抵抗半導体膜２０９へのコンタクトホール６０１を形成する（図６参照）。次に高感度Ｘ線感光膜となるＰｂＩ２膜２１０の成膜前に、アモルファスシリコン膜２０９の界面に形成される酸化層又は汚染層を除去するために、稀フッ酸や硝酸との混液等によるウエット処理やＨ２プラズマやＣＦ４プラズマ等によるドライ処理を追加しても良いが、界面特性が良ければこれらの処理は省略しても良い。
【００４７】
その上層に、高感度Ｘ線感光膜となる高抵抗のＰｂＩ２膜を約１００〜１０００μｍ、好ましくは３００μｍ成膜する。抵抗率は１×１０７〜１×１０１３Ωｃｍであれば良い。成膜には蒸着等を用いれば良い。この高感度Ｘ線感光膜２１０上にｐ型のＰｂＩ２膜２１１を約１〜１００μｍ成膜する。このｐ型のＰｂＩ２は設置しなくても基本的な動作には影響が無い。その後、共通電極２１２として、約１００ｎｍのＡｌで形成し、最後に駆動回路に接続する。
【００４８】
この実施形態においては、高抵抗半導体膜２０９が画素電極を兼用している構成となっている。このため、高感度Ｘ線感光膜２１０によってＸ線から変換された電荷は、高抵抗半導体膜２０９、ｎ＋型のアモルファスシリコン膜１０６ａ、および補助電極５０２を介してスイッチングＴＦＴ４０２に流れる。すなわち、第１及び第２の実施形態と異なり、高抵抗半導体膜２０９の膜厚方向ではなく、膜面方向に電荷を流すことにより高抵抗を形成できる。このため、第１及び第２の実施形態に比べて、薄い高抵抗膜で大きな抵抗を実現できる。これに対し、第１および第２の実施形態のように、膜厚方向に電流を流す場合には厚い膜厚が必要であるためコストが増加しやすい。また高抵抗半導体膜２０９に電圧を印加することにより抵抗を制御することができる。この発明では共通電極に負の電圧を印加して動作させ、第１の実施形態と同様に過電圧を防止できる。
【００４９】
以上説明したように、本発明によれば、第１の実施形態と同様に、暗時のリーク電流が低減できるため微少Ｘ線も検出可能となり高感度を保ったままでダイナミックレンジを拡大できる。また、ＴＦＴ形成用のアモルファスシリコン膜を、高抵抗半導体膜２０９として利用できるために工程を削減でき低コストが実現できる。
【００５０】
（第４の実施形態）
次に、本発明によるＸ線平面検出器の第４の実施形態を図７を参照して説明する。図７は本実施形態の構成を示す断面図である。本実施形態では高抵抗半導体膜としてポリシリコンを用いる。またＴＦＴのｎ−ｉ接合部にＬＤＤ構造を設けてオフ時の電流を制限した構成となっている。
【００５１】
まず、ガラス基板１０１上にアンダーコート膜となるＳｉＮｘ膜１を５０ｎｍ形成した後、ＳｉＯ２膜を１００ｎｍ及びアモルファスシリコン膜を５０ｎｍの膜厚で形成する。次にＥＬＡ(Excimer Laser Anneal)でアモルファスシリコン膜を多結晶化してポリシリコン膜２を形成する。続いてポリシリコン膜２をパターニングしてポリシリコン膜２の島を形成した後にレジストパターン（図示せず）をマスクとして閾値Ｖｔｈ制御用のＢ又はＰを注入またはプラズマドープする。
【００５２】
次に、例えばＳｉＯ２からなるゲート絶縁膜５を成膜する。その後、例えばＭｏＷからなるゲート電極６を形成する。そして、ゲート電極６またはレジストパターン（図示せず）をマスクとしてＬＤＤ（Lightly Doped Drain)構造のｎ−領域３と、Ｐを高濃度ドープしたソース・ドレインとなるｎ＋領域４を形成する。
【００５３】
次に、例えばＳｉＯ２からなる層間絶縁膜７を形成した後、ＴＦＴ部４０２のソース・ドレイン領域および蓄積容量部４０４とのコンタクトをとるために層間絶縁膜７にコンタクト孔を開ける。続いて、このコンタクト孔を埋め込むようにＭｏ／Ａｌ／Ｍｏを堆積し、パターニングすることにより信号線、データ線８、容量線１０２等を形成する。
【００５４】
次に、ＳｉＮｘを約２００ｎｍ、その上にベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ましくは約３μｍ積層して保護膜１０７を形成する。スイッチングＴＦＴ４０２と高感度Ｘ線感光膜とのコンタクトをとるためにポリシリコン膜２へのコンタクトホール６０２を保護膜１０７に形成する。
【００５５】
なお、スイッチングＴＦＴ４０２のソースと感光膜コンタクト部のｎ＋型ポリシリコン膜４との接続は、図７に示すように金属配線膜８を用いても良いし、図８に示すように低抵抗ポリシリコン膜４を用いても良い。
【００５６】
この保護膜１０７上に、高感度Ｘ線感光膜となる高抵抗のＰｂＩ２膜２１０を約１００〜１０００μｍ、好ましくは３００μｍ成膜する。抵抗率は１×１０７〜１×１０１３Ωｃｍであれば良い。成膜には蒸着等を用いれば良い。この高感度Ｘ線感光膜２１０上にｐ型のＰｂＩ２膜２１１を約１〜１００μｍ成膜する。このｐ型のＰｂＩ２膜２１１は設置しなくても基本的な動作には影響が無い。その後、共通電極２１２として、約１００ｎｍのＡｌで形成し、最後に駆動回路に接続する。
【００５７】
この実施形態においては、第３の実施形態と同様に、高抵抗半導体膜２の膜厚方向ではなく、膜面方向に電荷を流すことにより高抵抗を形成できる。このため薄い高抵抗膜で大きな抵抗抵抗を実現できる。これに対し、第１および第２の実施形態のように、膜厚方向に電流を流す場合には厚い膜厚が必要であるためコストが増加しやすい。また高抵抗半導体膜２の電極に電圧を印加することにより抵抗を制御することができる。この実施形態では共通電極２１２に負の電圧を印加して動作させ、第１の実施形態と同様に過電圧を防止できる。
【００５８】
以上説明したように、本実施形態によれば、暗時のリーク電流が低減できるため微少Ｘ線も検出可能となり高感度を保ったままでダイナミックレンジを拡大できる。また、ＴＦＴ形成用のアモルファスシリコン膜を高抵抗半導体膜２として利用できるために工程を削減でき低コストが実現できる。
【００５９】
また、高感度Ｘ線感光膜２１０としては、ＰｂＩ２に限らず、ＨｇＩ２、ＰｂＴｅ、ＨｇＴｅ、ＣｄＳ、ＺｎＳ、ＣｄＴｅ、またはＺｎＴｅ等の多結晶又は単結晶の高効率のＸ線感光材料及びこれらの混晶であれば何でも良い。
【００６０】
また、高抵抗半導体膜としてはアモルファスシリコン（非晶質シリコン）、アモルファスＣ、アモルファスＳｅ、非結晶Ｃ、非結晶ＧａＮ、及びこれらの混合物に限らず高抵抗の半導体であれば何でも良く、ポリシリコン、多結晶及び単結晶のダイアモンド、ＡｌＮ、ＧａＮ及びこれらの混晶等、高抵抗の半導体であれば良い。
【００６１】
なお、ＰｂＩ２膜２１０の成膜前の下部のアモルファスシリコン、アモルファスＳｅ、ポリシリコン等の膜への処理として、下部膜の表面酸化層又や汚染層の除去のための前処理は、酸化膜や酸化物を除去するために、溶液及びプラズマガスは適宜選択すれば良い。界面特性が良ければこれらの処理は省略しても良い。
【００６２】
高感度Ｘ線感光膜２１０の膜厚はＸ線を十分に吸収できる膜厚とすれば良く、高抵抗半導体膜の膜厚は光キャリア（電子又は正孔）がアドレス時間の１／１０程度の時間に高抵抗膜を走行できるように選べば良い。
【００６３】
また、ＳｅとＰｂＩ２は共に六方稠密構造であり格子不整合が４％と小さいために、Ｓｅ膜上にＰｂＩ２膜を積層した場合、良好なＰｂＩ２の多結晶又は単結晶が成膜でき良好な特性が実現できた。
【００６４】
本実施形態において、基板はＴＦＴが形成されるものなら何でも良く、本実施形態においては、Ｘ線感光膜は低温で塗布形成可能である為、耐熱性の低いプラスチック等を用いても良い。従って、Ｘ線平面検出器全体に可塑性を持たせることも可能となる。
【００６５】
本実施形態では、ＴＦＴを形成するＳｉとしてアモルファスシリコンを用いたが、ポリシリコンにより形成しても良い。ポリシリコンで形成すると、ポリシリコンの移動度が高いことからＴＦＴを小さくすることが出来る為、画素の有効エリアが拡大し、また、周辺回路も同じガラス基板上に作成できる為、周辺回路を含めた製造コストが安くなる、という効果もある。
【００６６】
ＴＦＴの構造としては、ゲート上置きでもゲート下置きでも良い。
【００６７】
保護膜１０７としては、無機のＳｉＮｘや、ＳｉＯ２、また有機のポリイミド類（ε＝約３．３、耐圧約３００Ｖ／ｍｍ）や、ベンゾシクロブテン（ε＝約２．７、耐圧約４００Ｖ／ｍｍ）、ＪＳＲ（株）製アクリル系感光樹脂ＨＲＣ（ε＝約３．２）、黒レジスト等を用いれば良く、これらを必要に応じて積層しても良い。保護膜１０７としては、フッ素系樹脂も比誘電率が小さい（ε＝約２．１）為、有効である。保護膜１０７は感光性でなくても良いが、感光性の材料の方がパターニングが容易である為に有効である。
【００６８】
【発明の効果】
以上述べたように、本発明によれば、Ｘ線を電荷に変換する効率を可及的に高くすることができるとともに、可及的に広いダイナミックレンジを得ることができる。
【図面の簡単な説明】
【図１】本発明によるＸ線平面検出器の第１の実施形態の構成を示す断面図。
【図２】第１の実施形態のＸ線平面検出器に係る高抵抗半導体膜と高感度Ｘ線感光膜との接合のエネルギ−バンド図。
【図３】本発明によるＸ線平面検出器の第２の実施形態の構成を示す断面図。
【図４】本発明によるＸ線平面検出器の第２の実施形態の製造工程を示す平面図。
【図５】本発明によるＸ線平面検出器の第３の実施形態の構成を示す断面図。
【図６】本発明によるＸ線平面検出器の第３の実施形態の構成を示す平面図。
【図７】本発明によるＸ線平面検出器の第４の実施形態の構成を示す断面図。
【図８】本発明によるＸ線平面検出器の第４の実施形態の変形例の構成を示す断面図。
【図９】従来のＸ線平面検出器の画素の構成を示す回路。
【符号の説明】
１０１ ガラス基板
１０２ ゲート電極
１０３ 絶縁膜
１０４ アモルファスシリコン膜
１０５ ストッパ層
１０６ ｎ＋型アモルファスシリコン膜
１０７ 保護膜
２０８ コンタクト用高抵抗半導体膜
２０９ 高抵抗半導体膜
２１０ 高感度Ｘ線感光膜
２１１ コンタクト用高感度Ｘ線感光膜
２１２ 共通電極
４０１ 画素回路
４０２ スイッチＴＦＴ
４０３ Ｘ線感光膜
４０４ 蓄積容量
４０５ 蓄積量稜線
４０６ 高圧電源
４０７ 走査線
４０８ 信号線
４０９ 走査線駆動回路
４１０ 増幅器
４１１ 保護用ＴＦＴ
４１２ バイアス線
４１３ 電源
５０３ 画素電極
【発明の属する技術分野】
本発明は、医用Ｘ線診断装置のＸ線平面検出器に関する。
【０００２】
【従来の技術】
近年、医療分野においては、治療を迅速かつ的確に行う為に、患者の医療データをデータベース化する方向へと進んでいる。患者は複数の医療機関を利用することが一般的であり、この様な場合、他の医療機関のデータが無いと的確な治療行為が行えない可能性がある為である。
【０００３】
Ｘ線撮影の画像データについてもデータベース化の要求があり、それに伴って、Ｘ線撮影画像のディジタル化が望まれている。医用Ｘ線診断装置では、従来銀塩フィルムを使用して撮影してきたが、これをディジタル化する為には、撮影したフィルムを現像した後、再度スキャナなどで走査する必要があり、手間と時間がかかっていた。
【０００４】
最近は、１インチ（２．５４ｃｍ）程度のＣＣＤカメラを使用し、直接画像をディジタル化する方式が実現されているが、例えば肺の撮影をする場合、４０ｃｍ×４０ｃｍ程度の領域を撮影する為、光を集光する光学装置が必要であり、装置の大型化が問題になっている。
【０００５】
これら２方式の問題を解決する方式としてアモルファスシリコンからなる薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transistor)とも云う）を用いた直接変換方式のＸ線平面検出器が提案されている。図６にこのＸ線平面検出器の１画素の回路構成を示し、以下で動作の説明をする。
【０００６】
このＸ線平面検出器は、入射したＸ線を各画素のＸ線電荷変換膜で電荷に変えるという、直接変換方式のＸ線平面検出器である。
【０００７】
図９に示すように、直接変換方式のＸ線平面検出器はアレイ状に配列された複数の画素４０１を有し、各画素４０１は、スイッチング素子として用いられるアモルファスシリコンからなるスイッチングＴＦＴ４０２、Ｘ線電荷変換膜４０３、画素容量（以下、Ｃｓｔとも云う）４０４、及び保護用ＴＦＴ４１１から構成されている。Ｃｓｔ４０４は、Ｃｓｔバイアス線４０５に接続している。Ｘ線電荷変換膜４０３には、高圧電源４０６によって負のバイアス電圧が印加される。スイッチングＴＦＴ４０２は、ゲートが走査線４０７に接続され、ソースが信号線４０８に接続されており、走査線駆動回路４０９によってオン／オフが制御される。信号線４０８の終端は、信号検出用の増幅器４１０に接続している。保護用ＴＦＴ４１１は、そのソースとゲートがスイッチングＴＦＴ４０２のドレインに接続され、ドレインがバイアス線４１２を通り電源４１３に接続されている。なお、保護用ＴＦＴ４１１は、設けられない場合もある。
【０００８】
Ｘ線が入射すると、Ｘ線はＸ線電荷変換膜４０３によって電荷に変換され、Ｃｓｔ４０４に電荷が蓄積される。走査線駆動回路４０９によって走査線４０７が駆動され、１つの走査線４０７に接続している１列のスイッチングＴＦＴ４０２をオンにすると、蓄積された電荷は信号線４０８を通って増幅器４１０側に転送される。図示しない切り替えスイッチで、１画素ごとに電荷を増幅器４１０に入力し、ＣＲＴ等に表示出来る様な点順次信号に変換する。画素４０１に入射する光の量によって電荷量が異なり、増幅器４１０の出力振幅は変化する。なお、Ｃｓｔ４０４に過度に電荷が蓄積される事のないよう、バイアス電圧以上の電荷は、保護用ＴＦＴ４１１によりバイアス線４１２から逃がしている。Ｘ線電荷変換膜４０３としては現在、Ｓｅ等からなる膜が主に用いられている。
【０００９】
【発明が解決しようとする課題】
このようなＸ線平面検出器は医療用に用いるためになるべく弱いＸ線で撮像する必要がある。この弱いＸ線で撮像するためには、感光膜のＸ線を電子や正孔のキャリアに変換する効率が高い必要がある。また弱い信号を検出するためにはリーク電流が信号電流より小さい必要がある。このためには感光膜の抵抗率が十分に大きい必要がある。現在このようにＸ線に感度が有り、十分な抵抗率を持つ感光膜はアモルファスＳｅしか存在しない。これは１×１０１０Ωｃｍ以上の大きな抵抗率が必要であるためであり、Ｘ線感光膜でこのような高抵抗が実現できるのはアモルファス材料のみである。しかし、アモルファスＳｅのＸ線電荷変換効率は余り高く無いため人体に影響の少ない微弱なＸ線での撮像は困難である。これに対しＸ線変換効率の良い材料は多結晶や単結晶のＸ線感光膜のみであるが、これらの材料では抵抗率が十分に大きくないと言う問題がある。
【００１０】
本発明は上記事情を考慮してなされたものであって、Ｘ線を電荷に変換する変換効率が可及的に高く、ダイナミックレンジが可及的に広いＸ線平面検出器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明によるＸ線平面検出器は、入射したＸ線に感光し前記Ｘ線を信号電荷に変換するＸ線感光膜と、前記Ｘ線感光膜に接し前記Ｘ線感光膜の信号電荷電流を制限する、前記Ｘ線感光膜と材料が異なる半導体材料膜と、画素毎に設けられ、前記半導体材料膜によって制限された信号電荷電流を一端で受信するスイッチング素子と、前記スイッチング素子を開閉する駆動信号を送る走査線と、前記スイッチング素子に接続され、前記スイッチング素子が閉じたときに前記信号電荷電流が流れ込む信号線と、を備えたことを特徴とする。
【００１２】
なお、前記制限素子は、前記Ｘ線感光膜よりも高抵抗の半導体材料膜であり、Ｘ線感度がＸ線感光膜の感度の１／５以下であることが好ましい。
【００１３】
なお、前記Ｘ線感光膜は、ＰｂＩ２、ＨｇＩ２、ＣｄＳ、ＺｎＳ、ＣｄＴｅ、ＰｂＴｅ、ＺｎＴｅおよびこれらの混晶からなる第１群の少なくとも１種の材料を含み、前記高抵抗半導体材料膜は、非結晶Ｓｉ、非結晶Ｓｅ、非結晶Ｃ、多結晶Ｓｉ、非晶質Ｓｅ及びこれらの混晶からなる第２群の少なくとも１種類の材料を含んでいることが好ましい。
【００１４】
なお、前記スイッチング素子はＴＦＴであり、前記半導体材料膜は前記ＴＦＴの活性層と実質的に同一層であるように構成しても良い。
【００１５】
このように構成された本発明によるＸ線平面検出器においては、暗時のリーク電流の原因となるコンタクト部の多数キャリアの走行を妨げる制限素子をＸ線感光膜に直列に接続して設け、効率の良い多結晶や単結晶のＸ線変換材料の使用を可能とする。これにより感光膜のリーク電流を小さく制限できる。
【００１６】
【発明の実施の形態】
以下に、本発明によるＸ線平面検出器の実施形態を詳細に説明するが、本発明はこの実施形態に限定されるものではない。
【００１７】
（第１の実施形態）
本発明によるＸ線平面検出器の第１の実施形態について説明する。この実施形態のＸ線平面検出器にかかる画素の断面図を図１に示し、この図を参照して本実施形態のＸ線平面検出器の構成を説明する。
【００１８】
まず、ガラス基板１０１上にＭｏＴａや、Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等を用いて１層の金属膜を、またはＴａとＴａＮｘの２層の金属膜を約３００ｎｍ堆積させ、エッチングを行って、スイッチングＴＦＴ４０２のゲート電極１０２、走査線（図示せず）、Ｃｓｔ４０４、Ｃｓｔ線１０２ａ、および保護用ＴＦＴ４１１のゲート電極１０２ｂのパターンを形成する。
【００１９】
次にプラズマＣＶＤ（Chemical Vapor Deposition)法により絶縁膜１０３として、ＳｉＯｘを約３００ｎｍ、ＳｉＮｘを約５０ｎｍを全面に順次積層する。続いてアンドープのアモルファスシリコン膜１０４を約１００ｎｍ堆積し、このアンドープのアモルファスシリコン膜１０４上にストッパ層１０５としてＳｉＮｘを約２００ｎｍ堆積した後、このストッパ層１０５を裏面露光法によりゲート電極１０２にあわせてパターニングする。そして、ｎ＋型アモルファスシリコン層１０６を約５０ｎｍ堆積した後に、トランジスタの形状にあわせてアモルファスシリコン層１０４、ｎ＋型のアモルファスシリコン層１０６をエッチングし、アモルファスシリコンの島を形成する。
【００２０】
次に、画素エリア内外のコンタクト部の絶縁膜１０３をエッチングしコンタクトホールを形成する。このコンタクトホールを埋め込むようにＭｏを約５０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０ｎｍ〜５０ｎｍ、スパッタ法を用いて積層し、補助電極５０２や、信号線４０８、ＴＦＴのソース、ドレインその他の配線を形成する。
【００２１】
次にＳｉＮｘを約２００ｎｍ、その上にベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ましくは約３μｍ積層して保護膜１０７を形成する。スイッチングＴＦＴ４０２および保護用ＴＦＴ４１１並びに補助電極５０２へのコンタクトホールを形成した後に、このコンタクトホールを埋め込むようにＩＴＯ(Indium Tin Oxide)を約１００ｎｍの膜厚で成膜し、画素電極５０３を形成する。
【００２２】
次に、画素電極５０３を覆うように、コンタクト用のｎ型アモルファスシリコン膜２０８を約５０ｎｍ〜５μｍ、好ましくは約２００ｎｍ成膜し、このｎ型のアモルファスシリコン膜２０８上に抵抗率が約１×１０１０〜約１×１０１６Ωｃｍの高抵抗のアモルファスシリコン膜２０９を約１〜５０μｍ、好ましくは約３μｍ成膜する。成膜方法はＳｉＨ４とドーピングガスのプラズマＣＶＤ等を用いればよい。この高抵抗のアモルファスシリコン膜２０９上に高感度Ｘ線感光膜となる高抵抗のＰｂＩ２膜２１０を約１００〜１０００μｍ、好ましくは３００μｍ成膜する。抵抗率は１×１０７〜１×１０１３Ωｃｍであれば良い。この高抵抗のＰｂＩ２膜２１０上にｐ型のＰｂＩ２膜２１１を約１〜１００μｍ成膜する。このｐ型のＰｂＩ２膜は設置しなくても基本的な動作には影響が無い。その後、共通電極２１２として、膜厚が約１００ｎｍのＡｌで形成し、最後に駆動回路に接続する。
【００２３】
アモルファスシリコンの抵抗率の制御は以下のように行う。低抵抗層の形成には、ｎ型のアモルファスシリコンも形成する場合、Ｈ２希釈ガスを添加したＳｉＨ４に微量のＰＨ３を添加したドーピングガスを用い、ｐ型のアモルファスシリコンの形成にはＢ２Ｈ６を添加する。アモルファスシリコンは通常ｎ型なので、この場合は、Ｂ２Ｈ６等のアクセプタの添加により高抵抗化できる。
【００２４】
次に、本実施形態の動作を図２を参照して説明する。
【００２５】
図２（ａ）に、本実施形態のＸ線平面検出器に係る高感度Ｘ線感光膜２１０と高抵抗率半導体膜２０９のエネルギーバンド図を示し、図２（ｂ）に高感度Ｘ線感光膜２１０と高抵抗率半導体膜２０９の接合の断面を示す。この場合には上部電極２１２側がｐ型、下部画素電極５０３側がｎ型であるｐ−ｉ−ｎ構造であり、利用する信号キャリアは電子であるが、利用する信号キャリアがホールであれば上部よりｎ−ｉ−ｐ構造とする。Ｘ線が照射されると、高感度Ｘ線感光膜２１０においてキャリアが発生する。そして、印加された電界により正孔は上部電極２１２に到達し、電子は高感度Ｘ線感光膜２１０の端に到達する。ここで電子は高抵抗半導体膜２０９に注入され、高感度Ｘ線感光膜２１０の中よりも高い電界で加速され画素電極５０３まで移動する。高感度Ｘ線感光膜２１０の伝導帯端のエネルギーより高抵抗半導体膜２０９の伝導帯端のエネルギーが低くなる様に調整した方が電子を効率的に輸送することができる。
【００２６】
また、高抵抗率半導体膜２０９の価電子帯端は高感度Ｘ線感光膜２１０の価電子帯よりも高い方が画素電極５０３の正孔が高感度Ｘ線感光膜２１０に注入されることによる暗時のリーク電流を低く保つために好ましい。このためには高感度Ｘ線感光膜２１０のバンドギャップよりも高抵抗半導体膜２０９のバンドギャップが狭い方が好ましいが、これは必ずしも満足される必要はない。上記の伝導帯、価電子帯およびバンドギャップの条件はかならずしもすべてが満足されなくても本発明の効果は発揮される。バンドギャップが狭いほど真性キャリア数が多いために抵抗が下がりやすいため、移動度の低いアモルファス材料の方が高抵抗に制御することができる。
【００２７】
また、高抵抗半導体膜２０９のＸ線電荷変換効率は高くない方が好ましい。これは高抵抗半導体膜２０９内でＸ線により上部電極２１２に向うキャリアが発生すると高感度Ｘ線感光膜２１０との界面の障壁部にキャリアが蓄積し、クーロン力により画素電極５０３で集められる反対電荷のキャリアの走行が妨げられるためである。このため高抵抗半導体膜２０９のＸ線電荷変換効率は１／５以下好ましくは１／１０以下が良い。Ｘ線電荷変換効率とは１つのＸ線粒子の励起により発生し、信号として利用できるキャリアの割合を示す。Ｘ線照射の無い暗時のリーク電流は多結晶の高感度感光膜では上部電極からのキャリア（この場合には電子）が高感度膜内に注入されて、低抵抗である多結晶高感度膜内を走行するために大きな暗電流が流れる。ＰｂＩ２、ＨｇＩ２、ＣｄＴｅ等の高感度Ｘ線感光膜は、通常多結晶で用いられるため、このような大きな暗電流が流れる。
【００２８】
また、多結晶高感度膜では価電子帯の電子が多結晶粒界の連続的なトラップ順位を経由してトンネリング等により伝導帯まで到達し、低抵抗である多結晶の粒界を経由して走行するためかなり大きなリーク電流となる。しかし、高感度Ｘ線感光膜２１０内の価電子帯の電子が高抵抗半導体膜２０９に入ると粒界等の低抵抗パスが無いために暗電流が制限される。特に高抵抗半導体膜２０９がアモルファスの場合にはトラップを経由してホッピングするため移動度が小さいために暗時の多結晶感光膜のキャリアが多少多くても暗時の抵抗を高く保つことができる。
【００２９】
以上説明したように、多結晶のＸ線感光膜２１０の暗時のリーク電流は連続的な順位のトラップを持ち低抵抗である多結晶の粒界を経由してキャリアが走行する。しかし、高抵抗のアモルファス半導体膜２０９内ではキャリアがトラップ間をホッピングして移動するため移動度が小さいために暗電流を制限できる。このため、本実施形態によれば高抵抗半導体膜２０９により高感度Ｘ線感光膜２１０の暗時のリーク電流を低減でき、且つ発生した光キャリア（この場合は電子）は殆どロス無く高抵抗半導体膜２０９を通り画素電極５０３に到達できるため、高い感度はそのまま保持できる。
【００３０】
また、本実施形態では共通電極２１２に負の電圧を印加し、画素電極５０３に電子を集め、この電荷をスイッチングＴＦＴ４０２により信号線より読み出して画素外に読み出して信号とする。Ｘ線強度が高すぎる場合には画素電位が負の大きな電圧になって絶縁耐圧を超えるとスイッチングＴＦＴ４０２の絶縁破壊が発生するが、このようにＸ線強度が高すぎる場合には保護用ＴＦＴ４１１がオンして過電流を信号線に流し出すことにより過電圧を防止できる。
【００３１】
以上説明したように、本実施形態のＸ線平面検出器によれば、暗時のリーク電流が低減できるため微少Ｘ線も検出可能となり高感度を保ったままでダイナミックレンジを拡大できる。
【００３２】
（第２の実施形態）
本発明によるＸ線平面検出器の第２の実施形態を図３および図４を参照して説明する。
【００３３】
図３は、第２の実施形態のＸ線平面検出器の断面図、図４は第２の実施形態のＸ線平面検出器の平面図を示す。この実施形態のＸ線平面検出器は、第１の実施形態のＸ線平面検出器において、ｎ型半導体膜２０８および高抵抗半導体膜２０９をアモルファスシリコンからアモルファスセレンに変えるとともに、保護用ＴＦＴ４１１を削除した構成となっている。この実施形態の構成を以下に説明する。
【００３４】
まず、ガラス基板１０１上にＭｏＴａや、Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等の膜、またはＴａとＴａＮｘの２層膜を約３００ｎｍ堆積させ、エッチングを行って、スイッチングＴＦＴ４０２のゲート電極１０２、走査線（図示せず）、Ｃｓｔ４０４、Ｃｓｔ線１０２ａ、バイアス線４１２のパターンを形成する（図３および図４（ａ）参照）。
【００３５】
次にプラズマＣＶＤ法により絶縁膜１０３として、ＳｉＯｘを約３００ｎｍ、ＳｉＮｘを約５０ｎｍを積層した後、アンドープのアモルファスシリコン層１０４を約１００ｎｍ、ストッパ層１０５をＳｉＮｘで約２００ｎｍ堆積する。続いて、ストッパ層１０５を裏面露光法によりゲート１０２にあわせてパターニングし、ｎ＋型のアモルファスシリコン層１０６を約５０ｎｍ堆積した後に、トランジスタの形状にあわせてアモルファスシリコン層１０４、ｎ＋型のアモルファスシリコン層１０６をエッチングし、アモルファスシリコンの島を形成する（図３および図４（ｂ）参照）。
【００３６】
次に、画素エリア内外のコンタクト部の絶縁膜１０３をエッチングしコンタクトホールを形成する。この上にＭｏを約５０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０ｎｍ〜５０ｎｍスパッタして積層し、補助電極５０２や、信号線４０８、ＴＦＴのソース、ドレインその他の配線を形成する（図３および図４（ｃ）、（ｄ）参照）。
【００３７】
次にＳｉＮｘを約２００ｎｍ、その上にベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ましくは約３μｍ積層して保護膜１０７を形成する。スイッチングＴＦＴ４０２および補助電極５０２へのコンタクトホール６００を形成した後に、ＩＴＯを約１００ｎｍの膜厚で成膜し、画素電極５０３を形成する（図３および図４（ｅ）、（ｆ）参照）。
【００３８】
画素電極５０３を覆うように、コンタクト用のｎ型のアモルファスＳｅ膜２０８を約１〜１００μｍ、好ましくは約１０μｍ成膜し、このアモルファスＳｅ膜２０８上に高抵抗率の約１×１０１０〜約１×１０１６ΩｃｍのアモルファスＳｅ膜２０９を約１〜約１００μｍ、好ましくは約３０μｍ成膜する（図３参照）。成膜方法は蒸着等を用いればよい。このアモルファスＳｅ膜２０９上に高感度Ｘ線感光膜となる高抵抗のＰｂＩ２膜２１０を約１００〜１０００μｍ、好ましくは３００μｍ成膜する（図３参照）。抵抗率は１×１０７〜１×１０１３Ωｃｍであれば良い。成膜には蒸着等を用いれば良い。この高抵抗のＰｂＩ２膜２１０上にｐ型のＰｂＩ２膜２１１を約１〜１００μｍ成膜する（図３参照）。このｐ型のＰｂＩ２膜は設置しなくても基本的な動作には影響が無い。その後、共通電極２１２として、膜厚が約１００ｎｍのＡｌで形成し、駆動回路に接続する。
【００３９】
Ｓｅの抵抗率の制御は以下のように行う。低抵抗層の形成にはＳｅにＴｅを０−３０原子％添加する。またＳｅにＡｓを添加しても良い。Ｓｅは通常ｐ型なので、Ｃｌ、Ｉ等のハロゲン等のドナーの添加によりアクセプタを補償することにより高抵抗化できる。しかし、さらにハロゲンを添加することによりｎ型として低抵抗化することもできる。またＮａ、Ｋ等のアルカリの添加によりｐ型として低抵抗化しても良い。
【００４０】
この第２の実施形態も第１の実施形態と同様に、暗時のリーク電流が低減できるため微少Ｘ線も検出可能となり高感度を保ったままでダイナミックレンジを拡大できる。
【００４１】
（第３の実施形態）
次に、本発明によるＸ線平面検出器の第３の実施形態を図５および図６を参照して説明する。図５は、本実施形態の構成を示す断面図であり、図６は、本実施形態の平面図である。
【００４２】
まず、ガラス基板１０１上にＭｏＴａや、Ｔａ、ＴａＮ、Ａｌ、Ａｌ合金、Ｃｕ、ＭｏＷ等を用いて１層を、またはＴａとＴａＮｘの２層を約３００ｎｍ堆積させ、エッチングを行って、スイッチングＴＦＴ４０２のゲート電極１０２、走査線（図示せず）、蓄積容量（Ｃｓｔ）４０４、Ｃｓｔ線１０２ａのパターンを形成する。
【００４３】
次に、プラズマＣＶＤ法により絶縁膜１０３として、ＳｉＯｘ膜を約３００ｎｍ、ＳｉＮｘ膜を約５０ｎｍを積層した後、アンドープのアモルファスシリコン膜１０４、２０９を約１００ｎｍ、ストッパ層１０５、１０５ａとしてＳｉＮｘを約２００ｎｍ堆積する。
【００４４】
ストッパ層１０５を裏面露光法によりゲート電極１０２にあわせてパターニングする。またＣｓｔ４０４のＳｉＮｘ膜１０５ａをパターニングしエッチングする。ｎ＋型アモルファスシリコン膜１０６、１０６ａを約５０ｎｍ堆積した後に、トランジスタの形状にあわせて高抵抗のアモルファスシリコン膜１０４、ｎ＋型のアモルファスシリコン膜１０６，１０６ａの島および高抵抗半導体膜２０９としてのアモルファスシリコン膜の島を形成する。高抵抗のアモルファスシリコン膜２０９は無添加で使用しても良く、また通常プラズマＣＶＤで形成したアモルファスシリコン膜は少しｎ型であるために高抵抗にするためにＢ２Ｈ６をプラズマガス中に添加しても良い。特に、高抵抗膜として膜面方向に電荷が流れるアモルファスシリコンを使用する場合には抵抗が大きくなりすぎる場合があり、この場合には抵抗率を下げるためにＰＨ３を添加しても良い。
【００４５】
次に、画素エリア内外のコンタクト部の絶縁膜１０３をエッチングしコンタクトホールを形成する。このコンタクトホールを埋め込むようにＭｏを約５０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０ｎｍ〜５０ｎｍ、スパッタ法を用いて積層し、補助電極５０２や、信号線４０８、ＴＦＴのソース、ドレインその他の配線を形成する。
【００４６】
次に、ＳｉＮｘを約２００ｎｍ、その上にベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ましくは約３μｍ積層して保護膜１０７を形成する。スイッチングＴＦＴ４０２および高抵抗半導体膜２０９へのコンタクトホール６０１を形成する（図６参照）。次に高感度Ｘ線感光膜となるＰｂＩ２膜２１０の成膜前に、アモルファスシリコン膜２０９の界面に形成される酸化層又は汚染層を除去するために、稀フッ酸や硝酸との混液等によるウエット処理やＨ２プラズマやＣＦ４プラズマ等によるドライ処理を追加しても良いが、界面特性が良ければこれらの処理は省略しても良い。
【００４７】
その上層に、高感度Ｘ線感光膜となる高抵抗のＰｂＩ２膜を約１００〜１０００μｍ、好ましくは３００μｍ成膜する。抵抗率は１×１０７〜１×１０１３Ωｃｍであれば良い。成膜には蒸着等を用いれば良い。この高感度Ｘ線感光膜２１０上にｐ型のＰｂＩ２膜２１１を約１〜１００μｍ成膜する。このｐ型のＰｂＩ２は設置しなくても基本的な動作には影響が無い。その後、共通電極２１２として、約１００ｎｍのＡｌで形成し、最後に駆動回路に接続する。
【００４８】
この実施形態においては、高抵抗半導体膜２０９が画素電極を兼用している構成となっている。このため、高感度Ｘ線感光膜２１０によってＸ線から変換された電荷は、高抵抗半導体膜２０９、ｎ＋型のアモルファスシリコン膜１０６ａ、および補助電極５０２を介してスイッチングＴＦＴ４０２に流れる。すなわち、第１及び第２の実施形態と異なり、高抵抗半導体膜２０９の膜厚方向ではなく、膜面方向に電荷を流すことにより高抵抗を形成できる。このため、第１及び第２の実施形態に比べて、薄い高抵抗膜で大きな抵抗を実現できる。これに対し、第１および第２の実施形態のように、膜厚方向に電流を流す場合には厚い膜厚が必要であるためコストが増加しやすい。また高抵抗半導体膜２０９に電圧を印加することにより抵抗を制御することができる。この発明では共通電極に負の電圧を印加して動作させ、第１の実施形態と同様に過電圧を防止できる。
【００４９】
以上説明したように、本発明によれば、第１の実施形態と同様に、暗時のリーク電流が低減できるため微少Ｘ線も検出可能となり高感度を保ったままでダイナミックレンジを拡大できる。また、ＴＦＴ形成用のアモルファスシリコン膜を、高抵抗半導体膜２０９として利用できるために工程を削減でき低コストが実現できる。
【００５０】
（第４の実施形態）
次に、本発明によるＸ線平面検出器の第４の実施形態を図７を参照して説明する。図７は本実施形態の構成を示す断面図である。本実施形態では高抵抗半導体膜としてポリシリコンを用いる。またＴＦＴのｎ−ｉ接合部にＬＤＤ構造を設けてオフ時の電流を制限した構成となっている。
【００５１】
まず、ガラス基板１０１上にアンダーコート膜となるＳｉＮｘ膜１を５０ｎｍ形成した後、ＳｉＯ２膜を１００ｎｍ及びアモルファスシリコン膜を５０ｎｍの膜厚で形成する。次にＥＬＡ(Excimer Laser Anneal)でアモルファスシリコン膜を多結晶化してポリシリコン膜２を形成する。続いてポリシリコン膜２をパターニングしてポリシリコン膜２の島を形成した後にレジストパターン（図示せず）をマスクとして閾値Ｖｔｈ制御用のＢ又はＰを注入またはプラズマドープする。
【００５２】
次に、例えばＳｉＯ２からなるゲート絶縁膜５を成膜する。その後、例えばＭｏＷからなるゲート電極６を形成する。そして、ゲート電極６またはレジストパターン（図示せず）をマスクとしてＬＤＤ（Lightly Doped Drain)構造のｎ−領域３と、Ｐを高濃度ドープしたソース・ドレインとなるｎ＋領域４を形成する。
【００５３】
次に、例えばＳｉＯ２からなる層間絶縁膜７を形成した後、ＴＦＴ部４０２のソース・ドレイン領域および蓄積容量部４０４とのコンタクトをとるために層間絶縁膜７にコンタクト孔を開ける。続いて、このコンタクト孔を埋め込むようにＭｏ／Ａｌ／Ｍｏを堆積し、パターニングすることにより信号線、データ線８、容量線１０２等を形成する。
【００５４】
次に、ＳｉＮｘを約２００ｎｍ、その上にベンゾシクロブテン（ＢＣＢ）を約１〜約５μｍ、好ましくは約３μｍ積層して保護膜１０７を形成する。スイッチングＴＦＴ４０２と高感度Ｘ線感光膜とのコンタクトをとるためにポリシリコン膜２へのコンタクトホール６０２を保護膜１０７に形成する。
【００５５】
なお、スイッチングＴＦＴ４０２のソースと感光膜コンタクト部のｎ＋型ポリシリコン膜４との接続は、図７に示すように金属配線膜８を用いても良いし、図８に示すように低抵抗ポリシリコン膜４を用いても良い。
【００５６】
この保護膜１０７上に、高感度Ｘ線感光膜となる高抵抗のＰｂＩ２膜２１０を約１００〜１０００μｍ、好ましくは３００μｍ成膜する。抵抗率は１×１０７〜１×１０１３Ωｃｍであれば良い。成膜には蒸着等を用いれば良い。この高感度Ｘ線感光膜２１０上にｐ型のＰｂＩ２膜２１１を約１〜１００μｍ成膜する。このｐ型のＰｂＩ２膜２１１は設置しなくても基本的な動作には影響が無い。その後、共通電極２１２として、約１００ｎｍのＡｌで形成し、最後に駆動回路に接続する。
【００５７】
この実施形態においては、第３の実施形態と同様に、高抵抗半導体膜２の膜厚方向ではなく、膜面方向に電荷を流すことにより高抵抗を形成できる。このため薄い高抵抗膜で大きな抵抗抵抗を実現できる。これに対し、第１および第２の実施形態のように、膜厚方向に電流を流す場合には厚い膜厚が必要であるためコストが増加しやすい。また高抵抗半導体膜２の電極に電圧を印加することにより抵抗を制御することができる。この実施形態では共通電極２１２に負の電圧を印加して動作させ、第１の実施形態と同様に過電圧を防止できる。
【００５８】
以上説明したように、本実施形態によれば、暗時のリーク電流が低減できるため微少Ｘ線も検出可能となり高感度を保ったままでダイナミックレンジを拡大できる。また、ＴＦＴ形成用のアモルファスシリコン膜を高抵抗半導体膜２として利用できるために工程を削減でき低コストが実現できる。
【００５９】
また、高感度Ｘ線感光膜２１０としては、ＰｂＩ２に限らず、ＨｇＩ２、ＰｂＴｅ、ＨｇＴｅ、ＣｄＳ、ＺｎＳ、ＣｄＴｅ、またはＺｎＴｅ等の多結晶又は単結晶の高効率のＸ線感光材料及びこれらの混晶であれば何でも良い。
【００６０】
また、高抵抗半導体膜としてはアモルファスシリコン（非晶質シリコン）、アモルファスＣ、アモルファスＳｅ、非結晶Ｃ、非結晶ＧａＮ、及びこれらの混合物に限らず高抵抗の半導体であれば何でも良く、ポリシリコン、多結晶及び単結晶のダイアモンド、ＡｌＮ、ＧａＮ及びこれらの混晶等、高抵抗の半導体であれば良い。
【００６１】
なお、ＰｂＩ２膜２１０の成膜前の下部のアモルファスシリコン、アモルファスＳｅ、ポリシリコン等の膜への処理として、下部膜の表面酸化層又や汚染層の除去のための前処理は、酸化膜や酸化物を除去するために、溶液及びプラズマガスは適宜選択すれば良い。界面特性が良ければこれらの処理は省略しても良い。
【００６２】
高感度Ｘ線感光膜２１０の膜厚はＸ線を十分に吸収できる膜厚とすれば良く、高抵抗半導体膜の膜厚は光キャリア（電子又は正孔）がアドレス時間の１／１０程度の時間に高抵抗膜を走行できるように選べば良い。
【００６３】
また、ＳｅとＰｂＩ２は共に六方稠密構造であり格子不整合が４％と小さいために、Ｓｅ膜上にＰｂＩ２膜を積層した場合、良好なＰｂＩ２の多結晶又は単結晶が成膜でき良好な特性が実現できた。
【００６４】
本実施形態において、基板はＴＦＴが形成されるものなら何でも良く、本実施形態においては、Ｘ線感光膜は低温で塗布形成可能である為、耐熱性の低いプラスチック等を用いても良い。従って、Ｘ線平面検出器全体に可塑性を持たせることも可能となる。
【００６５】
本実施形態では、ＴＦＴを形成するＳｉとしてアモルファスシリコンを用いたが、ポリシリコンにより形成しても良い。ポリシリコンで形成すると、ポリシリコンの移動度が高いことからＴＦＴを小さくすることが出来る為、画素の有効エリアが拡大し、また、周辺回路も同じガラス基板上に作成できる為、周辺回路を含めた製造コストが安くなる、という効果もある。
【００６６】
ＴＦＴの構造としては、ゲート上置きでもゲート下置きでも良い。
【００６７】
保護膜１０７としては、無機のＳｉＮｘや、ＳｉＯ２、また有機のポリイミド類（ε＝約３．３、耐圧約３００Ｖ／ｍｍ）や、ベンゾシクロブテン（ε＝約２．７、耐圧約４００Ｖ／ｍｍ）、ＪＳＲ（株）製アクリル系感光樹脂ＨＲＣ（ε＝約３．２）、黒レジスト等を用いれば良く、これらを必要に応じて積層しても良い。保護膜１０７としては、フッ素系樹脂も比誘電率が小さい（ε＝約２．１）為、有効である。保護膜１０７は感光性でなくても良いが、感光性の材料の方がパターニングが容易である為に有効である。
【００６８】
【発明の効果】
以上述べたように、本発明によれば、Ｘ線を電荷に変換する効率を可及的に高くすることができるとともに、可及的に広いダイナミックレンジを得ることができる。
【図面の簡単な説明】
【図１】本発明によるＸ線平面検出器の第１の実施形態の構成を示す断面図。
【図２】第１の実施形態のＸ線平面検出器に係る高抵抗半導体膜と高感度Ｘ線感光膜との接合のエネルギ−バンド図。
【図３】本発明によるＸ線平面検出器の第２の実施形態の構成を示す断面図。
【図４】本発明によるＸ線平面検出器の第２の実施形態の製造工程を示す平面図。
【図５】本発明によるＸ線平面検出器の第３の実施形態の構成を示す断面図。
【図６】本発明によるＸ線平面検出器の第３の実施形態の構成を示す平面図。
【図７】本発明によるＸ線平面検出器の第４の実施形態の構成を示す断面図。
【図８】本発明によるＸ線平面検出器の第４の実施形態の変形例の構成を示す断面図。
【図９】従来のＸ線平面検出器の画素の構成を示す回路。
【符号の説明】
１０１ ガラス基板
１０２ ゲート電極
１０３ 絶縁膜
１０４ アモルファスシリコン膜
１０５ ストッパ層
１０６ ｎ＋型アモルファスシリコン膜
１０７ 保護膜
２０８ コンタクト用高抵抗半導体膜
２０９ 高抵抗半導体膜
２１０ 高感度Ｘ線感光膜
２１１ コンタクト用高感度Ｘ線感光膜
２１２ 共通電極
４０１ 画素回路
４０２ スイッチＴＦＴ
４０３ Ｘ線感光膜
４０４ 蓄積容量
４０５ 蓄積量稜線
４０６ 高圧電源
４０７ 走査線
４０８ 信号線
４０９ 走査線駆動回路
４１０ 増幅器
４１１ 保護用ＴＦＴ
４１２ バイアス線
４１３ 電源
５０３ 画素電極
Claims (3)
- 入射したＸ線に感光し前記Ｘ線を信号電荷に変換するＸ線感光膜と、前記Ｘ線感光膜に接し前記Ｘ線感光膜の信号電荷電流を制限する、前記Ｘ線感光膜と材料が異なり、前記Ｘ線感光膜よりも高抵抗の半導体材料膜と、画素毎に設けられ、前記半導体材料膜によって制限された信号電荷電流を一端で受信するスイッチング素子と、前記スイッチング素子を開閉する駆動信号を送る走査線と、前記スイッチング素子に接続され、前記スイッチング素子が閉じたときに前記信号電荷電流が流れ込む信号線と、を備え、
前記Ｘ線感光膜は、ＰｂＩ ２ 、ＨｇＩ ２ 、ＣｄＳ、ＺｎＳ、ＣｄＴｅ、ＰｂＴｅ、ＺｎＴｅおよびこれらの混晶からなる第１群の少なくとも１種の材料を含み、前記半導体材料膜は、非結晶Ｓｉ、非結晶Ｓｅ、非結晶Ｃ、多結晶Ｓｉ、非晶質Ｓｅ及びこれらの混晶からなる第２群の少なくとも１種類の材料を含んでいることを特徴とするＸ線平面検出器。 - 前記半導体材料膜は、Ｘ線感度がＸ線感光膜の感度の１／５以下であることを特徴とする請求項１記載のＸ線平面検出器。
- 前記スイッチング素子はＴＦＴであり、前記半導体材料膜は前記ＴＦＴの活性層と実質的に同一層であることを特徴とする請求項１または２に記載のＸ線平面検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001090873A JP3665584B2 (ja) | 2001-03-27 | 2001-03-27 | Ｘ線平面検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001090873A JP3665584B2 (ja) | 2001-03-27 | 2001-03-27 | Ｘ線平面検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289823A JP2002289823A (ja) | 2002-10-04 |
| JP3665584B2 true JP3665584B2 (ja) | 2005-06-29 |
Family
ID=18945598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001090873A Expired - Fee Related JP3665584B2 (ja) | 2001-03-27 | 2001-03-27 | Ｘ線平面検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3665584B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282717B2 (en) | 2003-02-27 | 2007-10-16 | Kabushiki Kaisha Toshiba | X-ray detector and X-ray examination apparatus using it |
| US7145152B2 (en) * | 2003-10-14 | 2006-12-05 | General Electric Company | Storage capacitor design for a solid state imager |
| US7126128B2 (en) | 2004-02-13 | 2006-10-24 | Kabushiki Kaisha Toshiba | Flat panel x-ray detector |
| US7304308B2 (en) * | 2005-02-16 | 2007-12-04 | Hologic, Inc. | Amorphous selenium flat panel x-ray imager for tomosynthesis and static imaging |
| WO2011108116A1 (ja) * | 2010-03-05 | 2011-09-09 | Okano Ken | 太陽電池 |
-
2001
- 2001-03-27 JP JP2001090873A patent/JP3665584B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002289823A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7982178B2 (en) | Phototransistor with source layer between barrier layer and photosensitive semiconductor layer | |
| EP0543951B1 (en) | Solid state electromagnetic radiation detector | |
| KR100630880B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| JP3589954B2 (ja) | 電磁波検出器、画像検出器、および電磁波検出器の製造方法 | |
| US5273910A (en) | Method of making a solid state electromagnetic radiation detector | |
| US20160013243A1 (en) | Photosensor arrays for detection of radiation and process for the preparation thereof | |
| US9985061B2 (en) | Light detection device with integrated photodiode and thin film transistor | |
| EP1043777B1 (en) | X-ray image detector system | |
| US7208810B2 (en) | Integrated MIS photosensitive device using continuous films | |
| US20140154833A1 (en) | Manufacturing method for detection apparatus | |
| US6399962B1 (en) | X-ray image sensor and method for fabricating the same | |
| US20140151769A1 (en) | Detection apparatus and radiation detection system | |
| WO2016163347A1 (ja) | フォトセンサ基板 | |
| US20190296065A1 (en) | Active matrix substrate and x-ray imaging panel including same | |
| WO2015019609A1 (ja) | Ｘ線イメージセンサー用基板 | |
| KR20000065338A (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| CN108550601B (zh) | 用于具有减少的掩模数目的金属氧化物薄膜晶体管的射线照相成像阵列制备工艺 | |
| CN110783353B (zh) | 摄像面板 | |
| JP2000156522A (ja) | 光電変換装置 | |
| US10879304B2 (en) | Active matrix substrate, x-ray imaging panel including same and producing method thereof | |
| JP3665584B2 (ja) | Ｘ線平面検出器 | |
| CN102790062A (zh) | 一种传感器的制造方法 | |
| CN109950355B (zh) | 平板探测器及其制作方法 | |
| JP4723789B2 (ja) | Ｘ線平面検出器 | |
| JP2001320039A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050401 |
|
| LAPS | Cancellation because of no payment of annual fees |