JP2002280852A - 自動利得制御方法、および、自動利得制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 製造バラツキが発生しても、高い受信感度と
低い波形歪みとを両立可能な自動利得制御回路を実現す
る。 【解決手段】 復調器１３は、復調器１３への入力レベ
ルが一定となるように、ＲＦ−ＡＧＣアンプ５２および
ＩＦ−ＡＧＣアンプ７２のゲインを制御している。その
際、復調器１３は、両ＡＧＣアンプ５２・７２へ指示す
るゲインの合計に基づいて、ＲＦ入力の信号レベルを推
測し、当該信号レベルが予め定める TakeOver Pointを
超えるか否かに応じて、それぞれへのゲインの分配方法
を変更する。さらに、検波平滑回路２１ａは、ＲＦ−Ａ
ＧＣアンプ５２の出力レベルを検出し、検波平滑回路２
１ｂが、混合器５８の出力レベルを検出する。また、比
較回路２４は、両信号レベルの差が予め定められた値と
なるように、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃのゲイ
ンを制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、ケーブル
モデムなど、広い入力ダイナミックレンジの受信機に好
適に使用される自動利得制御方法および自動利得制御回
路に関するものである。

【０００２】

【従来の技術】例えば、図１８に示すように、従来のデ
ジタル受信機１０１では、チューナ部１１１がＲＦ入力
の中から、希望するチャンネルの信号を選択し、中間周
波数の中間周波信号に変換し、中間周波処理部１１２が
中間周波信号を増幅した後、復調器１１３が中間周波信
号を復調して、ベースバンド信号を取り出している。ま
た、チューナ部１１１および中間周波処理部１１２に
は、それぞれ、ゲインを調整可能なＡＧＣアンプ１５５
・１７２が設けられており、復調器１１３は、復調器１
１３への入力レベルが一定になるように、両ＡＧＣアン
プ１５５・１７２のゲインを制御する。

【０００３】ここで、ダイナミックレンジの広いＲＦ入
力が与えられても、ダイナミックレンジ全域に渡って、
感度を良好に保ち、信号歪みなどの復調性能を低下させ
ないように、上記復調器１１３は、両ＡＧＣアンプ１５
５・１７２へ指示するゲインの合計に基づいて、ＲＦ入
力の信号レベルを推測し、ＲＦ入力の信号レベルが、予
め定められたＴＯＰ（ Take Over Point）を超えている
か否かによって、両ＡＧＣアンプ１５５・１７２へゲイ
ンを分配する際の分配方法を変更している。

【０００４】具体的には、ＲＦ入力の信号レベルがＴＯ
Ｐに満たない場合、復調器１１３は、ＲＦ−ＡＧＣアン
プ１５５のゲインを最大に保つと共に、ＩＦ−ＡＧＣア
ンプ１７２のゲインを制御して、復調器１１３への入力
レベルを一定に維持する。これにより、ＲＦ入力が弱い
場合に、Ｓ／Ｎ比の低下を抑制できる。これとは逆に、
ＲＦ入力の信号レベルがＴＯＰを超えると、復調器１１
３は、ＩＦ−ＡＧＣアンプ１７２のゲインを一定に保つ
と共に、ＲＦ−ＡＧＣアンプ１５５のゲインを制御し
て、復調器１１３への入力レベルを一定に維持する。こ
れにより、ＲＦ−ＡＧＣアンプ１５５の後段回路へ、過
大なレベルの信号が入力された結果、波形歪みが発生
し、復調性能を低下させるという不具合を防止できる。
上記両分配方法を切り換えることによって、デジタル受
信機１０１は、広い入力ダイナミックレンジ全域に渡っ
て、高い受信感度と、低い波形歪みとを両立できる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、チューナ部１１１および中間周波処理部
１１２の後段に設けられた復調器１１３が、両ＡＧＣア
ンプ１５５・１７２へ指示するゲインの合計に基づい
て、ＲＦ入力の信号レベルを推測し、ＲＦ入力の信号レ
ベルが、予め定められたＴＯＰを超えているか否かによ
って、両ＡＧＣアンプ１５５・１７２へゲインを分配す
る際の分配方法を変更しているため、チューナ部１１１
や中間周波処理部１１２を構成する部材に製造バラツキ
が発生すると、上記ＴＯＰが最適な値からズレて、高い
受信感度と低い波形歪みとの両立が難しくなるという問
題を生ずる。

【０００６】ここで、高い受信感度を得るために、ＴＯ
Ｐを高く設定すると、波形歪みが発生しやすくなり、波
形歪みを抑制するために、ＴＯＰを低く設定すると、受
信感度が低下してしまう。このように、高い受信感度と
低い波形歪みとは、トレードオフの関係にあるため、双
方を高いレベルで両立させるためには、非常にクリティ
カルにＴＯＰを設定する必要がある。

【０００７】一方、チューナ部１１１では、高周波信号
を処理する関係上、ゲイン偏差幅が比較的大きく、全受
信帯域で、ゲイン偏差を抑制することは極めて難しい。
さらに、チューナ部１１１では、トラッキング調整を完
全に取ることが難しいため、ゲインの周波数偏差も大き
く、チャンネルによっては、１０ｄＢ以上のゲインバラ
ツキが発生することもある。

【０００８】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、製造バラツキが発生しても、
高い受信感度と低い波形歪みとを両立可能な自動利得制
御回路を実現することにある。

【０００９】

【課題を解決するための手段】本発明に係る自動利得制
御方法は、上記課題を解決するために、入力端子を介し
て印加される高周波信号を中間周波信号に変換する周波
数変換工程と、高周波信号の利得を制御する第１の利得
制御工程と、中間周波信号の利得を制御する第２の利得
制御工程と、利得制御後の中間周波信号に基づいて、当
該中間周波信号の信号レベルが予め定める値になるよう
に、上記第１および第２の利得制御工程での利得を決定
する利得決定工程とを含む自動利得制御方法において、
以下の工程を設けたことを特徴としている。

【００１０】すなわち、上記第１の利得制御工程で高周
波信号の利得が制御された後から、上記第２の利得制御
工程で中間周波信号の利得が制御される前までの信号経
路の複数箇所で、それぞれの信号レベルを検出するレベ
ル検出工程と、上記レベル検出工程にて検出された各信
号レベルの差が、予め定める一定値となるように、上記
信号経路中の信号レベルを制御する第３の利得制御工程
とを含んでいる。

【００１１】上記構成では、第１および第２の利得制御
工程や周波数を変換する工程を実施する回路の個体差に
よって、各検出箇所間の信号経路上の部材に利得偏差が
発生したとしても、当該利得偏差は、上記第３の利得制
御工程によって吸収され、各検出箇所での信号レベル差
を一定の値に保つことができる。

【００１２】この結果、利得制御後の中間周波信号に基
づいて、第１および第２の利得制御工程の利得を決定し
ているにも拘らず、上記信号経路上の部材の利得偏差に
起因する、利得決定工程における利得制御の誤りを防止
できる。これにより、例えば、自動利得制御回路など、
上記各工程を実施する回路間の個体差を吸収でき、受信
感度、並びに、波形歪みなどの復調性能を最適な値に保
つことができる。

【００１３】本発明に係る自動利得制御回路は、上記課
題を解決するために、入力端子を介して印加される高周
波信号を中間周波信号に変換する周波数変換手段と、周
波数変換前の高周波信号の利得を制御する第１の利得制
御手段と、周波数変換後の中間周波信号の利得を制御す
る第２の利得制御手段と、上記第２の利得制御手段より
も後に設けられ、上記第１および第２の利得制御手段の
利得を制御する制御手段とを有する自動利得制御回路に
おいて、以下の手段を講じたことを特徴としている。

【００１４】すなわち、上記第１および第２の利得制御
手段間の信号経路の複数箇所で、それぞれの信号レベル
を検出する検出手段と、上記信号経路上に設けられ、上
記各検出箇所での信号レベル差が一定の値となるように
利得が制御される第３の利得制御手段とを備えている。

【００１５】上記構成では、自動利得制御回路間の個体
差によって、各検出箇所間の信号経路上の部材に利得偏
差が発生したとしても、当該利得偏差は、上記第３の利
得制御手段によって吸収され、各検出箇所での信号レベ
ル差が一定の値に保たれる。

【００１６】この結果、制御手段が第２の利得制御手段
よりも後で、第１および第２の利得制御手段の利得を制
御しているにも拘らず、上記信号経路上の部材の利得偏
差に起因する、制御手段の利得制御の誤りを防止でき
る。これにより、自動利得制御回路間の個体差を吸収で
き、受信感度、並びに、波形歪みなどの復調性能を最適
な値に保つことができる。

【００１７】さらに、上記構成に加えて、上記第３の利
得制御手段は、例えば、ＳＡＷフィルタの後など、上記
周波数変換手段の後に設けられていてもよい。当該構成
によれば、第３の利得制御手段が中間周波信号の利得を
制御して、上記各検出点間のレベル差を一定の値に保
つ。したがって、入力される高周波信号の帯域が広い場
合であっても、高周波信号の利得を制御するよりも容易
に、周波数特性の良い第３の利得制御手段を実現でき
る。

【００１８】また、広い周波数帯域に渡って、周波数特
性を向上するために、高周波信号の信号経路が、周波数
帯域に応じて、複数に分割され、各経路の利得が大きく
異なる場合であっても、利得の少ない経路に合わせて、
利得を大きく設定可能な経路の利得を抑制する必要がな
い。

【００１９】さらに、上記各構成に加えて、上記第１の
利得制御手段がピンダイオードで構成され、上記第３の
利得制御手段がデュアルゲート電界効果トランジスタか
ら構成されていてもよい。

【００２０】当該構成では、受動素子であり、周波数特
性を向上しやすいピンダイオードで、第１の利得制御手
段が構成され、デュアルゲート電界効果トランジスタに
よって形成された回路、すなわち、ピンダイオードより
も周波数特性の向上が難しいものの、安価で、高感度な
回路によって、第３の利得制御手段が構成されている。
したがって、周波数特性、感度および費用の全てでバラ
ンスのとれた自動利得制御回路を実現できる。

【００２１】一方、本発明に係る自動利得制御方法は、
入力端子を介して印加される高周波信号を中間周波信号
に変換する周波数変換工程と、高周波信号の利得を制御
する第１の利得制御工程と、中間周波信号の利得を制御
する第２の利得制御工程と、利得制御後の中間周波信号
に基づいて、当該中間周波信号の信号レベルが予め定め
る値になるように、上記第１および第２の利得制御工程
での利得を決定する利得決定工程とを含み、上記利得決
定工程は、上記第１および第２の利得制御工程での利得
の合計が予め定める切り換え点を下回る場合、上記第２
の利得制御工程での利得を固定する利得分配工程を含む
自動利得制御方法において、上記課題を解決するため
に、以下の工程を設けたことを特徴としている。

【００２２】すなわち、上記利得の合計が上記切り換え
点を下回る信号レベルの高周波信号が上記入力端子へ入
力されている状態で、上記第１の利得制御工程で高周波
信号の利得が制御された後から上記第２の利得制御工程
で中間周波信号の利得が制御される前までの信号経路の
特定箇所の信号レベルを検出するレベル検出工程と、上
記レベル検出工程にて検出された信号レベルが、予め定
める値となるように、上記第２の利得制御工程で利得が
制御された後の中間周波信号の利得を制御する第３の利
得制御工程とを含んでいる。

【００２３】上記構成では、上記利得の合計が上記切り
換え点を下回る信号レベルの高周波信号が入力されてい
る状態で、特定箇所の信号レベルが検出され、第３の利
得制御工程の利得は、当該信号レベルの実測値が所定値
になるように設定される。

【００２４】ここで、当該状態では、第２の利得制御工
程での利得が固定されており、中間周波信号の利得が所
定値になるように制御されているため、上記特定箇所よ
り後の信号経路の部材が、設計通りの特性を有していれ
ば、上記特定箇所の信号レベルは、所定値となるハズで
あり、上記特定箇所の信号レベルの所定値と実測値との
差は、上記各部材の利得偏差の合計を示している。

【００２５】したがって、第３の利得制御工程にて、実
測値と所定値との差を打ち消すように利得を制御するこ
とで、上記信号経路上の利得偏差を打ち消すことができ
る。この結果、利得制御後の中間周波信号に基づいて、
第１および第２の利得制御工程の利得を決定しているに
も拘らず、上記信号経路上の部材の利得偏差に起因す
る、利得決定工程における利得制御の誤りを防止でき
る。これにより、例えば、自動利得制御回路など、上記
各工程を実施する回路間の個体差を吸収でき、受信感
度、並びに、波形歪みなどの復調性能を最適な値に保つ
ことができる。

【００２６】また、本発明に係る自動利得制御方法は、
上記課題を解決するために、上記第３の利得制御工程に
代えて、上記レベル検出工程にて検出された信号レベル
が、予め定める値となるように、上記切り換え点を調整
する切り換え点調整工程を含んでいてもよい。

【００２７】当該構成では、上記第２の利得制御工程で
利得が制御された後の中間周波信号の利得を制御する代
わりに、上記切り換え点を調整することで、上記特定箇
所の信号レベルが所定値に維持される。これにより、上
記第２の利得制御工程で利得が制御された後の中間周波
信号の利得を制御する場合と同様に、自動利得制御回路
間の個体差を吸収でき、受信感度、並びに、波形歪みな
どの復調性能を最適な値に保つことができる。

【００２８】一方、本発明に係る自動利得制御回路は、
上記課題を解決するために、入力端子を介して印加され
る高周波信号を中間周波信号に変換する周波数変換手段
と、高周波信号の利得を制御する第１の利得制御手段
と、中間周波信号の利得を制御する第２の利得制御手段
と、上記第２の利得制御手段よりも後に設けられ、上記
第１および第２の利得制御手段の利得を制御する制御手
段とを有し、上記制御手段は、上記第１および第２の利
得制御手段へ指示する利得の合計が、予め定める切り換
え点を下回る場合、上記第２の利得制御手段の利得を固
定する自動利得制御回路において、以下の手段を講じた
ことを特徴としている。

【００２９】すなわち、上記第１および第２の利得制御
手段間の信号経路の特定箇所における信号レベルを検出
する検出手段と、上記第２の利得制御手段と上記制御手
段との間に設けられた第３の利得制御手段と、上記利得
の合計が上記切り換え点を下回る信号レベルの高周波信
号が上記入力端子へ入力されている状態における上記検
出手段の出力が、予め定める値となるように、上記第３
の利得制御手段の利得を設定する利得設定手段とを備え
ている。

【００３０】上記構成において、利得設定手段は、上記
利得の合計が上記切り換え点を下回る信号レベルの高周
波信号が入力されている状態で、特定箇所の信号レベル
に応じて、第２の利得制御手段と制御手段との間に配さ
れた第３の利得制御手段の利得が設定される。これによ
り、利得制御後の中間周波信号に基づいて、第１および
第２の利得制御手段の利得を決定しているにも拘らず、
上記信号経路上の部材の利得偏差に起因する、制御手段
の利得制御の誤りを防止できる。これにより、自動利得
制御回路間の個体差を吸収でき、受信感度、並びに、波
形歪みなどの復調性能を最適な値に保つことができる。

【００３１】また、上記第３の利得制御手段および利得
設定手段に代えて、上記利得の合計が上記切り換え点を
下回る信号レベルの高周波信号が上記入力端子へ入力さ
れている状態における上記検出手段の出力が、予め定め
る値となるように、上記切り換え点を調整する切り換え
点調整手段を備えていてもよい。

【００３２】上記構成では、第３の利得制御手段の利得
を調整する代わりに、上記切り換え点を調整すること
で、上記利得の合計が上記切り換え点を下回る信号レベ
ルの高周波信号が入力されている状態における上記検出
手段の出力が、予め定める値となるように調整される。

【００３３】これにより、第３の利得制御手段および利
得設定手段を有する場合と同様に、自動利得制御回路間
の個体差を吸収でき、受信感度、並びに、波形歪みなど
の復調性能を最適な値に保つことができる。

【００３４】また、本発明に係る自動利得制御方法は、
上記課題を解決するために、入力端子を介して印加され
る高周波信号を中間周波信号に変換する周波数変換工程
と、高周波信号の利得を制御する第１の利得制御工程
と、中間周波信号の利得を制御する第２の利得制御工程
と、利得制御後の中間周波信号に基づいて、当該中間周
波信号の信号レベルが予め定める値になるように、上記
第１および第２の利得制御工程での利得を決定する利得
決定工程とを含み、上記利得決定工程は、上記第１およ
び第２の利得制御工程での利得の合計が予め定める切り
換え点を下回る場合、上記第２の利得制御工程での利得
を固定する利得分配工程を含む自動利得制御方法におい
て、以下の工程を設けたことを特徴としている。

【００３５】すなわち、信号レベルを変更しながら、上
記入力端子へ高周波信号を入力すると共に、上記利得決
定工程で決定される利得を監視することで、上記第２の
利得制御工程における利得の固定が開始される時点の入
力信号レベルを検出する第１の開始入力レベル検出工程
と、上記検出された入力信号レベルが、予め定める基準
値を超過した分だけ、上記固定される利得の値が大きく
なるように、上記切り換え点を調整する第１の切り換え
点調整工程と、上記第１の切り換え点調整工程の後に、
信号レベルを変更しながら、上記第２の利得制御工程に
おける利得の固定が開始される時点の入力信号レベルを
再度検出する第２の開始入力レベル検出工程と、上記検
出された入力信号レベルが、予め定める基準値を超過し
た分だけ、上記固定される利得の値が大きくなるよう
に、上記切り換え点を調整する第２の切り換え点調整工
程とを含んでいる。

【００３６】上記構成によれば、入力端子へ印加する高
周波信号の信号レベルを変更しながら、利得固定を開始
する際の信号レベル（開始入力レベル）が測定され、測
定結果に応じて、切り換え点が調整される。

【００３７】ここで、第１の開始入力レベル検出工程お
よび第１の切り換え点調整工程において、開始入力レベ
ルが、予め定める基準値を超過した分は、第２の利得制
御工程を実施する部材の利得偏差に対応する。また、上
記第１の切り換え点調整工程において、当該利得偏差が
補償されているので、第２の開始入力レベル検出工程お
よび第２の切り換え点調整工程において、開始入力レベ
ルが予め定める基準値を超過した分は、第１の利得制御
工程を実施する部材の利得偏差に対応する。したがっ
て、第１および第２の切り換え点調整工程によって、第
１および第２利得制御工程を実施する部材の利得偏差全
てが補償される。

【００３８】この結果、例えば、自動利得制御回路な
ど、上記各工程を実施する回路間の個体差を吸収でき、
受信感度、並びに、波形歪みなどの復調性能を最適な値
に保つことができる。

【００３９】また、上記構成に加えて、利得制御後の中
間周波信号を復調する復調工程を含み、上記第１および
第２の開始入力レベル検出工程の少なくとも一方にて、
信号レベルを変更しながら上記入力端子へ印加される高
周波信号を用いて、上記復調工程での受信性能を検査す
る方が望ましい。

【００４０】上記構成によれば、信号レベルを変更しな
がら、入力端子へ高周波信号を印加する期間中に、上記
第１および第２の開始入力レベル検出工程の少なくとも
一方と、受信性能の検査との双方を同時に実施できる。
したがって、検査に要する時間を短縮できる。

【００４１】一方、本発明に係る自動利得制御回路は、
上記課題を解決するために、入力端子を介して印加され
る高周波信号を中間周波信号に変換する周波数変換手段
と、高周波信号の利得を制御する第１の利得制御手段
と、中間周波信号の利得を制御する第２の利得制御手段
と、上記第２の利得制御手段よりも後に設けられ、上記
第１および第２の利得制御手段の利得を制御する制御手
段とを有し、上記制御手段は、上記第１および第２の利
得制御手段へ指示する利得の合計が、予め定める切り換
え点を下回る場合、上記第２の利得制御手段の利得を固
定する自動利得制御回路において、以下の手段を講じた
ことを特徴としている。

【００４２】すなわち、上記第１または第２利得制御手
段へ指示される利得を監視して、上記第２の利得制御手
段の利得の固定が開始されているか否かを判定する判定
手段と、利得固定の開始が検出された時点で上記入力端
子に印加されている高周波信号の信号レベルが、予め定
める基準値を超過した分だけ、上記固定される利得の値
が大きくなるように、上記切り換え点を調整する切り換
え点調整手段とを備えている。

【００４３】上記構成において、入力端子へ印加する高
周波信号の信号レベルを変化させながら、判定手段によ
る判定と、切り換え点調整手段による調整とを２回繰り
返すと、初回の判定および調整が、上述の第１の第１の
開始入力レベル検出工程および第１の切り換え点調整工
程に相当し、２回目の判定および調整が、上述の第１の
第２の開始入力レベル検出工程および第２の切り換え点
調整工程に相当する。

【００４４】したがって、周波数変換手段、並びに、第
１および第２の利得制御手段の特性バラツキを補償可能
な値に、切り換え点を調整できる。この結果、自動利得
制御回路の個体差を吸収でき、受信感度、並びに、波形
歪みなどの復調性能を最適な値に保つことができる。

【００４５】また、本発明に係る自動利得制御方法は、
上記課題を解決するために、入力端子を介して印加され
る高周波信号のうち、特定のチャンネルの周波数成分を
中間周波信号に変換する周波数変換工程と、高周波信号
の利得を制御する第１の利得制御工程と、中間周波信号
の利得を制御する第２の利得制御工程と、利得制御後の
中間周波信号に基づいて、当該中間周波信号の信号レベ
ルが予め定める値になるように、上記第１および第２の
利得制御工程での利得を決定する利得決定工程とを含
み、上記利得決定工程は、上記第１および第２の利得制
御工程での利得の合計が予め定める切り換え点を下回る
場合、上記第２の利得制御工程での利得を固定する利得
分配工程を含む自動利得制御方法において、以下の工程
を設けたことを特徴としている。

【００４６】すなわち、上記第１の利得制御工程で指示
される利得の規定値と、上記第１の利得制御工程で高周
波信号の利得が制御された後から上記第２の利得制御工
程で中間周波信号の利得が制御される前までの信号経路
の特定箇所における信号レベルの規定値との組み合わせ
を、予め記憶する記憶工程と、上記特定箇所における信
号レベルと、上記第１の利得制御工程で指示される利得
とを監視する実測工程と、上記実測工程で実測された信
号レベルと利得との組み合わせが、上記記憶工程で記憶
された規定値の組み合わせにない場合、規定値の組み合
わせになるように、上記切り換え点を調整する切り換え
点調整工程とを含んでいる。

【００４７】ここで、入力端子へ印加される高周波信号
が、複数のチャンネルの周波数成分を含んでいる場合、
所望の特定チャンネルに隣接するチャンネルの周波数成
分が大きいと、周波数変換工程にて、特定チャンネルの
周波数成分のみを周波数変換しようとしても、隣接チャ
ンネルの周波数成分が混入してしまう。したがって、こ
の周波数成分を含む中間周波信号に基づいて、上記利得
決定工程の利得決定および利得分配工程での利得分配が
行われると、それぞれへ指示される利得に誤差が発生す
る。

【００４８】これに対して、切り換え点調整工程では、
上記実測工程で実測された信号レベルと利得との組み合
わせと、上記記憶工程で記憶された規定値の組み合わせ
とが比較され、実測値の組み合わせが規定値の組み合わ
せになるように、上記切り換え点が調整される。これに
より、上記隣接チャンネルによる妨害の有無と、妨害の
程度とを評価でき、妨害による利得制御の誤差を補償で
きる。この結果、自動利得制御回路の個体差を吸収で
き、受信感度、並びに、波形歪みなどの復調性能を最適
な値に保つことができる。

【００４９】また、本発明に係る自動利得制御回路は、
上記課題を解決するために、入力端子を介して印加され
る高周波信号のうち、特定のチャンネルの周波数成分を
中間周波信号に変換する周波数変換手段と、高周波信号
の利得を制御する第１の利得制御手段と、中間周波信号
の利得を制御する第２の利得制御手段と、上記第２の利
得制御手段よりも後に設けられ、上記第１および第２の
利得制御手段の利得を制御する制御手段とを有し、上記
制御手段は、上記第１および第２の利得制御手段へ指示
する利得の合計が、予め定める切り換え点を下回る場
合、上記第２の利得制御手段の利得を固定する自動利得
制御回路において、以下の手段を講じたことを特徴とし
ている。

【００５０】すなわち、上記第１および第２の利得制御
手段間の信号経路の特定箇所における信号レベルを検出
する検出手段と、上記第１利得制御手段へ指示される利
得を検出する利得監視手段と、上記検出手段で検出され
る信号レベルの規定値と、上記利得監視手段で検出され
る利得の規定値との組み合わせを記憶する記憶手段と、
上記検出手段および利得監視手段の実測値の組み合わせ
が、上記記憶手段に格納された規定値の組み合わせにな
い場合、上記実測値の組み合わせが、上記規定値の組み
合わせになるように、上記切り換え点を調整する切り換
え点調整手段とを備えている。

【００５１】上記構成において、切り換え点調整手段
は、上記利得監視手段および検出手段で実測された信号
レベルと利得との組み合わせと、上記記憶手段に記憶さ
れた規定値の組み合わせとを比較して、実測値の組み合
わせが規定値の組み合わせになるように、上記切り換え
点を調整する。これにより、上記隣接チャンネルによる
妨害の有無と、妨害の程度とを評価でき、妨害による利
得制御の誤差を補償できる。この結果、自動利得制御回
路の個体差を吸収でき、受信感度、並びに、波形歪みな
どの復調性能を最適な値に保つことができる。

【００５２】

【発明の実施の形態】〔第１の実施形態〕本発明の一実
施形態について図１ないし図８に基づいて説明すると以
下の通りである。すなわち、本実施形態に係る自動利得
制御回路（ＡＧＣ回路）は、入力信号のダイナミックレ
ンジを大きく確保可能な回路であって、例えば、地上波
ＴＶやＣＡＴＶ用のデジタル受信機やケーブルモデムな
どに、特に好適に使用されている。

【００５３】一例として、デジタルＣＡＴＶ用ＱＡＭ
（ Quadrature Amplitude Modulation）受信機について
説明すると、図１に示すように、当該デジタル受信機
（自動利得制御回路）１は、ＲＦ(Radio Frequency) 入
力端子Ｔ１に入力されたＱＡＭ変調信号（ＲＦ入力）の
中から、希望するチャンネルの信号を選択し、中間周波
数の中間周波信号に変換するチューナ部１１と、中間周
波信号を増幅する中間周波処理部１２と、中間周波信号
を復調する復調器（制御手段）１３とを備えており、希
望するチャンネルのＱＡＭ変調信号を復調して出力でき
る。

【００５４】上記チューナ部１１では、ＲＦ入力端子Ｔ
１に入力されたＲＦ入力は、ハイパスフィルタ５１で、
低周波成分が除去された後、ＲＦ−ＡＧＣアンプ（第１
の利得制御手段）５２で増幅される。ＲＦ−ＡＧＣアン
プ５２の後段には、受信チャンネルの周波数帯域に応じ
て切り換えられるスイッチ５３が設けられており、ＵＨ
Ｆ（ Ultra High Frequency ）帯域のチャンネルを選局
する場合、ＲＦ−ＡＧＣアンプ５２の出力は、同調バン
ドパスフィルタ５４ａにて、ＵＨＦ帯域以外の周波数成
分が除去された後、ＲＦ−ＡＧＣアンプ５５ａにて増幅
され、複同調バンドパスフィルタ５６ａにて、ＵＨＦ帯
域以外の周波数成分が除去される。さらに、複同調バン
ドパスフィルタ５６ａの出力は、上記スイッチ５３に連
動して切り換えられるスイッチ５７を介して、混合器
（周波数変換手段）５８に入力される。

【００５５】本実施形態では、ＵＨＦからＶＨＦ（ Ver
y High Frequency）までの広い周波数帯域に渡って、高
い復調性能を保つために、チューナ部１１の受信帯域が
ＵＨＦ帯域、ＶＨＦ−Ｈｉｇｈ帯域およびＶＨＦ−Ｌｏ
ｗ帯域の３つの周波数帯域に分割されており、各帯域毎
に、同調バンドパスフィルタ５４ａ〜５４ｃ、ＲＦ−Ａ
ＧＣアンプ５５ａ〜５５ｃおよび複同調バンドパスフィ
ルタ５６ａ〜５６ｃが設けられている。ここで、各バン
ドパスフィルタ５４ａ〜５４ｃ・５６ａ〜５６ｃの通過
帯域など、各部材の特性は、それぞれが使用する帯域に
併せて設定される。また、上記両スイッチ５３・５７
は、例えば、図示しないＣＰＵや復調器１３などの選局
回路の指示によって、選局チャンネルが属している周波
数帯域の部材を選択するように切り換えられる。これに
より、広い周波数帯域全域に渡って、高いＳ／Ｎ比で、
波形歪みの小さなＱＡＭ信号が、混合器５８に印加され
る。

【００５６】一方、混合器５８は、選局チャンネルに応
じた周波数の局部発振信号と、上記ＱＡＭ信号とを混合
する。これにより、ＱＡＭ信号のうち、選局チャンネル
の周波数成分が選択され、上記ハイパスフィルタ５１の
通過帯域よりも低い周波数の中間周波信号に周波数変換
される。なお、上記局部発振信号は、発振器５９によっ
て生成されており、ＰＬＬ回路６０にも入力される。Ｐ
ＬＬ回路６０は、上記選局回路としての復調器１３から
の指示に基づき、発振器５９を制御して、局部発振信号
の周波数を調整する。これにより、前記局部発振信号の
周波数は、受信すべき放送局の周波数に対応するよう
に、安定的に制御される。

【００５７】上記チューナ部１１から出力された中間周
波信号は、中間周波処理部１２において、狭帯域通過フ
ィルタとしてのＳＡＷフィルタ７１によって、帯域外信
号が抑圧された後、ＩＦ−ＡＧＣアンプ７２およびＩＦ
アンプ７３によってゲインが調整され、ローパスフィル
タ７４を介して復調器１３に印加される。

【００５８】一方、図２に示すように、復調器１３にお
いて、ＡＤＣ（ Analog to DijitalConverter）回路８
１は、中間周波処理部１２のローパスフィルタ７４から
出力されたＱＡＭ信号をデジタル信号に変換し、復調回
路８２は、当該デジタル信号を復調した後、復調信号と
して出力する。また、復調器１３は、自らに入力される
入力信号のレベルに応じて、チューナ部１１のＡＧＣ制
御回路６１、並びに、中間周波処理部１２のＡＧＣ制御
回路７５へ指示し、ＲＦ−ＡＧＣアンプ５２、並びに、
ＩＦ−ＡＧＣアンプ７２のゲインを調整する。これによ
り、ＲＦ入力端子Ｔ１に入力されるＲＦ入力のレベルに
拘らず、復調器１３には、常に同じレベルの信号が入力
される。

【００５９】より詳細には、比較回路８３は、上記ＡＤ
Ｃ回路８１が出力するデジタル信号のレベルと、予め定
められた基準信号レベルとを比較し、差信号発生回路８
４は、比較結果に基づき、両レベルの差に応じた信号を
生成する。さらに、ＰＷＭ信号発生回路８５は、両者の
差に応じたパルス幅のＰＷＭ（Pulse Width Modulatio
n）信号を生成する。なお、上記基準信号レベルは、例
えば、レジスタ８６に格納されている。

【００６０】一方、各ＡＧＣ制御回路６１（７５）にお
いて、図示しない平滑回路は、それぞれへのＰＷＭ信号
を直流化し、レベル変換回路（図示せず）は、直流信号
のレベルを、ＲＦ−ＡＧＣアンプ５２（ＩＦ−ＡＧＣア
ンプ７２）に合ったレベルに変換する。レベル変換され
た信号は、制御信号として、ＲＦ−ＡＧＣアンプ５２
（ＩＦ−ＡＧＣアンプ７２）に入力され、それぞれのゲ
インを調整する。

【００６１】なお、本実施形態では、上記比較回路８
３、差信号発生回路８４およびＰＷＭ信号発生回路８５
は、ＡＤＣ回路８１および復調回路８２と共に、１つの
復調用ＩＣ（Integrated Circuit）内に集積されてい
る。これにより、部品点数を削減できると共に、信頼性
を向上できる。

【００６２】このように、ＲＦ入力のレベルに拘らず、
復調器１３は、復調器１３への入力信号レベルが常時一
定となるように、チューナ部１１および中間周波処理部
１２のゲインを調整する。この結果、復調器１３は、ダ
イナミックレンジが広いＲＦ入力が印加されても、ダイ
ナミックレンジの全域に渡って、高い感度と高い復調性
能とを維持できる。

【００６３】なお、本実施形態では、復調器１３によっ
てゲインが制御される両ＡＧＣアンプ５２・７２に加
え、両ＡＧＣアンプ５２・７２間の途中に、外部からの
指示に応じてゲインを変更可能なＲＦ−ＡＧＣアンプ５
５ａ〜５５ｃが設けられてるが、この動作については、
後で詳細に説明する。

【００６４】ここで、両部１１・１２のゲインの合計が
同一であれば、復調器１３への入力信号レベルが同一に
なるが、本実施形態に係る復調器１３は、ダイナミック
レンジの全域に渡って、高い受信感度と高い復調性能と
を維持するために、以下のように、チューナ部１１およ
び中間周波処理部１２のゲインを分配している。すなわ
ち、ＲＦ入力のレベルが低い間は、チューナ部１１のゲ
イン、より正確には、ＲＦ−ＡＧＣアンプ５２のゲイン
を最大に設定し、中間周波処理部１２のゲインを調整し
て、復調器１３への入力信号レベルを制御する。この状
態では、ＲＦ−ＡＧＣアンプ５２のゲインが最大で、デ
ジタル受信機１のＮＦが一定なので、Ｓ／Ｎ比は、ＲＦ
入力の信号レベルに比例して向上する。このように、早
い段階で、信号レベルが増幅されるので、Ｓ／Ｎ比を向
上できる。

【００６５】ここで、ＲＦ−ＡＧＣアンプ５２のゲイン
を最大にした状態で、ＲＦレベルが大きくなっても、後
段回路が飽和して波形歪みが発生する虞れがある。例え
ば、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃや混合器５８で
は、波形歪みとして、高調波歪みが発生し、中間周波処
理部１２のＩＦ−ＡＧＣアンプ７２やＩＦアンプ７３で
は、ＩＭ歪みが発生するので、復調器１３の復調性能が
劣化してしまう。

【００６６】これに対して、上記復調器１３は、復調器
１３への入力レベルを一定に保つためにチューナ部１１
および中間周波処理部１２へ指示しているゲインと、例
えば、図２に示すレジスタ８６の設定などによって、予
め定められたＴＯＰ（ TakeOver Point）とを比較し
て、ＲＦ入力のレベルがＴＯＰよりも大きいと判断され
る場合、中間周波処理部１２のゲインを固定して、チュ
ーナ部１１、より正確には、ＲＦ−ＡＧＣアンプ５２の
ゲインを調整することで、上記入力信号レベルを制御す
る。これにより、波形歪みに起因する復調性能の劣化を
防止でき、ＲＦの入力レベルが高くても、高い復調性能
を維持できる。

【００６７】例えば、図３に示すように、ＲＦ入力（チ
ューナ入力）の信号レベルの範囲が、最小−１５ｄＢｍ
Ｖ、最大１５ｄＢｍＶとする。また、復調器１３への入
力レベルが５５ｄＢｍＶに規定されており、チューナ部
１１の最大ゲインが３９ｄＢ、中間周波処理部１２のゲ
インを固定する場合のゲインが２３ｄＢとする。なお、
固定する際のゲインは、感度と歪みとのバランスが取れ
た値が、設計時の段階で決定される。

【００６８】ここで、ＴＯＰよりもＲＦ入力のレベルが
大きい場合は、中間周波処理部１２のゲインが固定され
るため、この数値例では、チューナ部１１の出力レベル
が３２ｄＢｍＶとなる。一方、チューナ部１１の最大ゲ
インが３９ｄＢなので、中間周波処理部１２のゲインを
変更することなく、チューナ部１１の出力レベルを上記
値に維持しようとすると、ＲＦ入力の信号レベルは、−
７ｄＢｍＶ以上が必要になる。

【００６９】したがって、この場合、ＲＦ入力の信号レ
ベルが−７ｄＢｍＶの時点（ＡＧＣ開始入力レベル）
が、ＴＯＰとして設定され、ＲＦ入力が−７ｄＢｍＶ以
下の場合、復調器１３は、チューナ部１１のゲインを最
大に設定して、中間周波処理部１２のゲインで、復調器
１３の入力レベルを一定に維持する。一方、ＲＦ入力が
−７ｄＢｍＶより大きい場合は、復調器１３によって、
中間周波処理部１２のゲインが固定され、チューナ部１
１のゲインによって、復調器１３の入力レベルが制御さ
れる。

【００７０】ここで、ＲＦ−ＡＧＣアンプ５２の制御電
圧に対するゲインリダクション特性は、例えば、図４に
示すように設定され、ＩＦ−ＡＧＣアンプ７２の制御電
圧に対するゲインリダクション特性は、例えば、図５に
示すように設定されている。したがって、復調器１３
は、復調器１３への入力と、現在、両ＡＧＣアンプ５２
・７２へ指示しているゲイン量の合計とに基づいて、Ｒ
Ｆ入力の信号レベルを判定し、両ＡＧＣ制御回路６１・
７５へのＰＷＭ信号を制御するなどして、図６および図
７に示す制御電圧が、各ＡＧＣアンプ５２・７２へ印加
されるように制御する。

【００７１】この結果、チューナ部１１、中間周波処理
部１２および復調器１３が設計通りの特性で動作したと
すると、ＲＦ−ＡＧＣアンプ５２への制御電圧は、図６
中、Ｒｃｄで示すように変化する。したがって、ＲＦ入
力の信号レベルがＡＧＣ開始入力レベルＲｔｄに到達し
ない間、上記制御電圧は、一定値（例えば、４Ｖ）に保
たれ、ＲＦ−ＡＧＣアンプ５２のゲインを最大レベルに
保つことができる。一方、ＲＦ入力の信号レベルがＡＧ
Ｃ開始入力レベルＲｔｄを超えると、上記制御電圧がＲ
Ｆ入力の信号レベルに応じて低下する。これにより、Ｒ
Ｆ−ＡＧＣアンプ５２のゲインを、ＲＦ入力の信号レベ
ルに応じて制御できる。

【００７２】同様に、上記各部材１１〜１３が設計通り
の特性で動作したとすると、ＩＦ−ＡＧＣアンプ７２の
制御電圧は、図７中、Ｉｃｄで示すように変化する。し
たがって、ＲＦ入力の信号レベルがＡＧＣ開始入力レベ
ルＩｔｄを超えている間、上記制御電圧は、一定値（例
えば、約１．３Ｖ）に保たれ、ＩＦ−ＡＧＣアンプ７２
のゲインを所定のレベルに保つことができる。一方、上
記ＡＧＣ開始入力レベルＩｔｄを下回ると、上記制御電
圧は、ＲＦ入力の信号レベルに応じて上昇する。これに
より、ＩＦ−ＡＧＣアンプ７２のゲインを、ＲＦ入力の
信号レベルに応じて制御できる。

【００７３】ここで、上記ＲＦ入力が両ＡＧＣ開始入力
レベルＲｔｄ・Ｉｔｄを超える時点は、各部材１１〜１
３が設計通りの特性で動作したとすると、復調器１３に
よって、ＲＦ入力の信号レベルがＴＯＰを超えたと判断
される時点と一致する。したがって、復調器１３は、上
述のように、両ＡＧＣアンプ５２・７２へゲインを分配
でき、ＲＦ入力のダイナミックレンジが大きい場合で
も、良好な感度と、良好な復調性能とを両立できる。

【００７４】さらに、本実施形態に係るデジタル受信機
１では、上記復調器１３によりゲインが調整されるＲＦ
−ＡＧＣアンプ５２からＩＦ−ＡＧＣアンプ７２までの
区間に配された増幅器（この例では、ＲＦ−ＡＧＣアン
プ５５ａ〜５５ｃ）が、第３の利得制御手段として、ゲ
インを調整可能に構成されている。加えて、第１の検出
点として、ＲＦ−ＡＧＣアンプ５２の出力ノードの信号
レベルを検出する検波平滑回路（検出手段）２１ａと、
第２の検出点として、混合器５８の出力ノードの信号レ
ベルを検出する平滑化する検波平滑回路（検出手段）２
１ｂと、両検波平滑回路２１ａ・２１ｂで検出されたレ
ベルの差に応じた電圧を出力するレベル差検出回路２２
と、基準電圧として、予め定められた定電圧を生成する
基準定電圧生成回路２３と、レベル差検出回路２２の出
力電圧と、基準電圧とに基づいて、上記両検出点の信号
レベルの差が、予め定められた値になるように、上記Ｒ
Ｆ−ＡＧＣアンプ５５ａ〜５５ｃのゲインを調整する比
較回路２４とが設けられている。なお、例えば、ＡＤＣ
やＤＡＣ（ Digital to Analog Converter）などを用い
たデジタル回路によって、上記各部材２１ａ〜２４を実
現し、復調器１３と各部材２１ａ〜２４とを同一のＩＣ
内に集積してもよい。この場合は、部品数を削減できる
と共に、品質を安定させることができる。

【００７５】上記両検波平滑回路２１ａ・２１ｂは、例
えば、各検出点の信号を検波し、直流化することで、検
出点の信号レベルを検出できる。この構成の場合、上記
レベル差検出回路２２および比較回路２４は、両検波平
滑回路２１ａ・２１ｂが出力する直流電圧の差が一定に
なるように、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃのゲイ
ンに帰還をかける。

【００７６】ここで、例えば、製造バラツキなどによっ
て、チューナ部１１および中間周波処理部１２にゲイン
偏差が発生すると、チューナ部１１の入力、チューナ部
１１の出力（中間周波処理部１２の入力）および復調器
１３の入力の関係は、図８に示すように、設計した関係
Ａｄからズレてしまう。例えば、中間周波処理部１２の
ゲイン偏差がゲイン大の方向に最もバラツクと、中間周
波処理部１２がゲインを固定している状態におけるチュ
ーナ部１１の出力レベルは、設計値Ｉ０ｄから実際の値
Ｉ１ｒのように変化してしまう。一方、ゲイン小の方向
に最も大きくバラツクと、チューナ部１１の実際の出力
レベルは、Ｉ２ｒのように変化する。

【００７７】さらに、チューナ部１１のゲインにゲイン
偏差が発生すると、中間周波処理部１２のゲインを固定
したままで、チューナ部１１のゲイン調整によって、復
調器１３の入力レベルを維持可能な範囲も変化して、当
該範囲の最小値（ＴＯＰ）も変化してしまう。この結
果、中間周波処理部１２のゲイン偏差によって、チュー
ナ部１１の出力レベルがＩ１ｒの状態では、最適なＴＯ
Ｐは、チューナ部１１のゲイン偏差に応じてＲ１１ｒ〜
Ｒ１２ｒの範囲の値となる。また、チューナ部１１の出
力レベルがＩ２ｒの状態では、最適なＴＯＰは、チュー
ナ部１１のゲイン偏差に応じて、Ｒ２１ｒ〜Ｒ２２ｒの
範囲の値になる。

【００７８】この結果、両部材１１・１２のゲイン偏差
によって、最適なＴＯＰは、Ｒ１１ｒ〜Ｒ２２ｒの範囲
のいずれかの値となる。したがって、例えば、ＴＯＰが
Ｒ１１ｒの場合、復調器１３は、両ＡＧＣアンプ５２・
７２への制御電圧を、図６および図７中、Ｒｃ１１ｒま
たはＩｃ１１ｒで示すように制御すると最適であり、Ｔ
ＯＰがＲ２２ｒの場合は、Ｒｃ２２ｒまたはＩｃ２２ｒ
で示すように制御する方が望ましい。

【００７９】ここで、比較例として、図１に示す各部材
２１ａ〜２４が存在せず、ＲＦ−ＡＧＣアンプ５５ａ〜
５５ｃのゲインが固定されている構成では、チューナ部
１１および中間周波処理部１２を構成する各部材の特性
にバラツキが発生しているにも拘らず、上記復調器１３
は、設計値に基づいて設計されたＴＯＰに基づいて、ゲ
インを分配する。この結果、最適なＴＯＰでゲインを分
配することができず、チューナ部１１のゲイン不足に起
因するＳ／Ｎ比の低下が発生したり、中間周波処理部１
２へ過大なレベルの信号が入力された結果、信号に波形
歪みが発生するなどして、復調性能が低下したりする。

【００８０】これに対して、本実施形態に係るデジタル
受信機１では、上記各部材２１ａ〜２４が設けられてお
り、両検波平滑回路２１ａ・２１ｂの検出点間のレベル
差が一定になるようにＲＦ−ＡＧＣアンプ５５ａ〜５５
ｃのゲインが調整される。この結果、例えば、製造バラ
ツキなどが原因で、例えば、ＲＦ−ＡＧＣアンプ５５ａ
〜５５ｃ自体や図示しない混合器５８内のアンプなど、
上記第１の検出点から第２の検出点までのアンプに、周
波数に依存したゲイン偏差が存在する場合であっても、
上記各部材２１ａ〜２４・５５ａ〜５５ｃによる帰還制
御によって、上記両検出点間のゲイン差を一定に保ち、
両検出点間のゲイン偏差を補償できる。

【００８１】この結果、デジタル受信機１間の個体差、
および、互いに異なる周波数帯域用の部材（例えば、Ｒ
Ｆ−ＡＧＣアンプ５５ａ〜５５ｃなど）間の個体差を吸
収でき、受信可能な周波数帯域全域に渡って、上記両検
出点間のゲイン偏差に起因するＡＧＣ開始入力レベルの
変動を抑制できる。この結果、受信感度、並びに、波形
歪みなどの復調性能を、設計通りの最適な値に保つこと
ができる。

【００８２】なお、上記両検出点は、復調器１３によっ
てゲインが調整される２つのアンプの間（図１の例で
は、ＲＦ−ＡＧＣアンプ５２からＩＦ−ＡＧＣアンプ７
２まで）の間に設けられていればよいが、中間周波信号
に変換される前の信号を処理する部材（ＲＦ−ＡＧＣア
ンプ５５ａ〜５５ｃおよび混合器５８）は、中間周波信
号に比べて高い周波数を処理しているために、処理可能
な周波数帯域全域に渡って、ゲイン偏差を抑制すること
が難しい。したがって、ゲイン偏差を効率良く除去する
ためには、本実施形態のように、上記第１の検出点は、
ＲＦ−ＡＧＣアンプ５２の出力ノードとし、第２の検出
点は、混合器５８の出力ノード、または、それ以降のノ
ードとする方が望ましい。

【００８３】〔第２の実施形態〕ところで、第１の実施
形態では、一般的なチューナの構成、すなわち、外部か
らゲインを調整可能なＲＦ−ＡＧＣアンプ５５ａ〜５５
ｃがチューナ部１１に既に設けられている構成を想定し
て、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃでゲインを調整
する場合について説明した。

【００８４】これに対して、本実施形態に係るデジタル
受信機１ａでは、図９に示すように、ＩＦアンプ７３の
代わりに、ＩＦ−ＡＧＣアンプ７６を設け、復調器１３
は、当該ＩＦ−ＡＧＣアンプ７６のゲインを制御する。
さらに、上記比較回路２４は、ＲＦ−ＡＧＣアンプ５５
ａ〜５５ｃのゲインに代えて、ＩＦ−ＡＧＣアンプ７２
のゲインを制御する。なお、これに伴い、ＲＦ−ＡＧＣ
アンプ５５ａ〜５５ｃは、ゲインが固定されたＲＦアン
プ６２ａ〜６２ｃに変更されている。なお、この構成で
は、ＩＦ−ＡＧＣアンプ７６が特許請求の範囲に記載の
第２の利得制御手段に対応し、ＩＦ−ＡＧＣアンプ７２
が第３の利得制御手段に対応する。

【００８５】当該構成でも、第１の実施形態のデジタル
受信機１（図１参照）と同様に、復調器１３によって、
それぞれゲインが制御されるＲＦ−ＡＧＣアンプ５２お
よびＩＦ−ＡＧＣアンプ７６間に、ＩＦ−ＡＧＣアンプ
７２が配され、比較回路２４は、両検波平滑回路２１ａ
・２１ｂの検出点間のレベル差が一定の値になるよう
に、当該ＩＦ−ＡＧＣアンプ７２のゲインを制御する。

【００８６】これにより、図１と同様に、デジタル受信
機１ａ間の個体差、および、互いに異なる周波数帯域用
の部材（例えば、ＲＦアンプ６２ａ〜６２ｃなど）間の
個体差を吸収でき、受信可能な周波数帯域全域に渡っ
て、上記両検出点間のゲイン偏差に起因するＡＧＣ開始
入力レベルの変動を抑制できる。この結果、受信感度、
並びに、波形歪みなどの復調性能を、設計通りの最適な
値に保つことができる。

【００８７】さらに、本実施形態では、図１と異なり、
中間周波数に変換した後の場所（混合器５８より後段）
に、高利得の利得制御アンプ（ＩＦ−ＡＧＣアンプ７
２）を設け、ＩＦ−ＡＧＣアンプ７２でゲインを調整し
ている。したがって、各周波数帯域用のＲＦアンプ６２
ａ〜６２ｃ間のゲイン差が大きい場合であっても、図１
の構成の構成と異なり、低いゲインでしか増幅できない
ＲＦアンプに合わせて、高いゲインで増幅可能なＲＦア
ンプのゲインを制限する必要がない。この結果、高いゲ
インで増幅可能なＲＦアンプのゲインを制限する場合と
異なり、ＲＦ入力の信号レベルが弱い場合のＳ／Ｎ比を
向上できる。

【００８８】〔第３の実施形態〕本実施形態では、チュ
ーナ部１１のゲイン調整にＰＩＮダイオード・アッテネ
ータを使用する場合について説明する。なお、本構成
は、上述の第１および第２の実施形態のいずれにも適用
できるが、以下では、第１の実施形態に適用した場合を
例にして説明する。

【００８９】すなわち、図１０に示すように、本実施形
態に係るデジタル受信機１ｂでは、図１に示すＲＦ−Ａ
ＧＣアンプ５２の代わりに、ＲＦアンプ６３およびＰＩ
Ｎダイオード・アッテネータ６４が設けられており、復
調器１３は、ＡＧＣ制御回路６１によって、ＰＩＮダイ
オード・アッテネータ（第１の利得制御手段）６４のゲ
インを調整する。また、本実施形態において、利得制御
用のＲＦ−ＡＧＣアンプ５５ａ〜５５ｃには、デュアル
ゲートＦＥＴが使用されている。

【００９０】ここで、ＰＩＮダイオード・アッテネータ
６４は、受動素子であり、能動素子としてデュアルゲー
トＦＥＴを用いた増幅器（ＲＦ−ＡＧＣアンプ５２）で
ゲイン調整する場合と比較して、周波数特性に優れてい
る。したがって、単一のＰＩＮダイオード・アッテネー
タで、周波数帯域全域を高精度にゲイン調整できる。

【００９１】この結果、各周波数帯域に分けられる前の
段階（スイッチ５３よりも前段）に、ゲイン調整用の部
材（ＰＩＮダイオード・アッテネータ６４）を配してい
るにも拘らず、ＵＨＦ帯域、ＶＨＦ−Ｈｉｇｈ帯域、Ｖ
ＨＦ−Ｌｏｗ帯域の全域に渡って、ゲイン・バラツキの
発生を抑制できる。

【００９２】一方、各ＲＦ−ＡＧＣアンプ５５ａ〜５５
ｃは、デュアルゲートＦＥＴで構成されているため、Ｐ
ＩＮダイオードを用いる場合に比べて、高感度であり、
安価に製造できる。また、各ＲＦ−ＡＧＣアンプ５５ａ
〜５５ｃは、上記各周波数帯域に分離された後の信号を
処理するため、全域をカバーする場合に比べて、それぞ
れに割り当てられた帯域内での周波数特性を容易に向上
できる。

【００９３】このように、チューナ部１１において、復
調器１３によりゲイン制御される部材（６４）を、ＰＩ
Ｎダイオード・アッテネータで構成すると共に、バラツ
キ補償のためにゲイン制御される部材（５５ａ〜５５
ｃ）として、デュアルゲートＦＥＴで構成されたアンプ
を用いることで、周波数特性、感度および費用の全てで
バランスのとれた合理的な設計を行うことができる。

【００９４】なお、図９の構成に適用すると、バラツキ
補償のために、ＩＦ−ＡＧＣアンプ７２のゲインが制御
される。ただし、ＩＦ−ＡＧＣアンプ７２は、既に中間
周波数に変換された後の信号を処理するので、高感度か
つ安価なデュアルゲートＦＥＴで構成しても、ＲＦ入力
の周波数帯域全域をカバーする場合に比べて、周波数特
性の向上が容易である。したがって、この場合も、周波
数特性、感度および費用の全てでバランスのとれた合理
的な設計を行うことができる。

【００９５】〔第４の実施形態〕図１１に示すように、
本実施形態に係るデジタル受信機１ｃでは、図１に示す
構成に加えて、ＩＦアンプ７３もゲイン調整可能に形成
されており、利得設定手段として、当該ＩＦアンプ７３
のゲインを予め定められた値に調整するＰＧＡ（Progra
mmable Gain Amplifier ）回路２５が設けられている。

【００９６】上記値は、チューナ部１１の実際の出力レ
ベルのズレを打ち消し可能な値であり、具体的には、製
造工程において、任意の周波数で、ＩＦ−ＡＧＣアンプ
７２のゲインが一定に制御される程度に大きな入力レベ
ルのＲＦ入力をＲＦ入力端子Ｔ１へ印加した状態でのチ
ューナ部１１の出力レベルと、基準値（設計値）とのズ
レをキャンセルする値に設定される。当該値は、例え
ば、復調器１３の図示しないメモリなどに格納され、Ｐ
ＧＡ回路２５は、当該値を参照して、ＩＦアンプ７３の
ゲインを調整する。

【００９７】ここで、上記入力レベルのＲＦ入力が印加
されている場合、復調器１３は、ＩＦ−ＡＧＣアンプ７
２のゲインが一定になるように、ＲＦ−ＡＧＣアンプ５
２およびＩＦ−ＡＧＣアンプ７２のゲインを制御してい
る。したがって、チューナ部１１の出力から復調器１３
の入力までの部材、すなわち、ＳＡＷフィルタ７１、Ｉ
Ｆ−ＡＧＣアンプ７２、ＩＦアンプ７３およびローパス
フィルタ７４が、設計通りの特性を持っていれば、チュ
ーナ部１１の出力レベルは、設計値になるハズである。

【００９８】ところが、例えば、各部材７１〜７４にゲ
インにバラツキが発生したり、ＩＦ−ＡＧＣアンプ７２
の制御電圧に対するゲインリダクションの特性にバラツ
キが発生したりすると、チューナ部１１の出力レベル
は、これらのバラツキの分だけ、設計値からズレてしま
う。このバラツキを放置すると、ＡＧＣ開始入力レベル
が最適値（設計値）から変化するので、受信感度、並び
に、波形歪みなどの復調性能を、設計した値に保つこと
ができなくなってしまう。

【００９９】これに対して、本実施形態に係るデジタル
受信機１ｃでは、ＩＦアンプ７３のゲインを予め定めら
れた値に設定するＰＧＡ回路２５が設けられており、Ｉ
Ｆアンプ７３のゲインを、チューナ部１１の出力レベル
のズレを打ち消し可能な値に調整できる。

【０１００】これにより、各部材７１〜７４のゲインの
バラツキ（ゲイン偏差）や、ＩＦ−ＡＧＣアンプ７２の
ゲインリダクションの特性のバラツキを吸収でき、これ
らのバラツキに起因するＡＧＣ開始入力レベルの変動を
抑制できる。この結果、受信感度、並びに、波形歪みな
どの復調性能を、さらに、設計値に近づけることができ
る。

【０１０１】ここで、ＩＦアンプ７３およびローパスフ
ィルタ７４は、ＩＦ−ＡＧＣアンプ７２の後段に設けら
れているため、チューナ部１１に比べて低い中間周波信
号を処理している。また、ＲＦ−ＡＧＣアンプ５２およ
びＩＦ−ＡＧＣアンプ７２によって、復調器１３の信号
レベルが一定になるように調整されるため、ＩＦアンプ
７３およびローパスフィルタ７４を通過する信号レベル
の範囲は、限定されている。したがって、上記ＰＧＡ回
路２５は、検波平滑回路２１ａ〜比較回路２４およびＲ
Ｆ−ＡＧＣアンプ５５ａ〜５５ｃのように帰還ループを
持たず、ＩＦ−ＡＧＣアンプ７２のゲインを所定の値に
調整しているだけの簡略な構成であるにも拘らず、何ら
支障なく、各部材７１〜７４のゲインのバラツキ（ゲイ
ン偏差）や、ＩＦ−ＡＧＣアンプ７２のゲインリダクシ
ョンの特性のバラツキを吸収できる。

【０１０２】なお、上記では、ＰＧＡ回路２５のよう
に、電子ポテンショメータを用いて自動調整する場合に
ついて説明したが、ＩＦアンプ７３のゲインを予め定め
る値に設定可能であれば、例えば、ＰＧＡ回路２５の代
わりに可変抵抗を設け、当該可変抵抗の抵抗値を手動で
調整するなどして、ＩＦアンプ７３のゲインを手動で調
整してもよい。ただし、本実施形態のように、ゲインの
値を自動設定する方が、調整の精度と効率とを向上でき
る。

【０１０３】〔第５の実施形態〕本実施形態では、図１
２ないし図１４を参照しながら、ＴＯＰを変更すること
で、デジタル受信機を構成する各部材の特性バラツキを
補償する方法、および、その方法に適したデジタル受信
機について説明する。

【０１０４】すなわち、本実施形態に係るデジタル受信
機１ｄでは、図１に示す各上記部材２１ａ〜２４に代え
て、検波平滑回路２１ｂと同様に、チューナ部１１の出
力ノード（混合器５８の出力ノード）における信号レベ
ルを検出する検波平滑回路３１が設けられている。ま
た、ＲＦ入力がＡＧＣ開始入力レベルを超えた時点を実
測するために、予め定められた定電圧を出力する定電圧
源３２と、定電圧源３２の出力とＡＧＣ制御回路６１が
出力する制御電圧とを比較して、ＲＦ入力がＡＧＣ開始
入力レベルを超えたか否かを判定する比較器３３とが設
けられている。さらに、デジタル受信機１ｄは、上記検
波平滑回路３１の出力と比較器３３の出力とを参照し
て、予め定められた手順で、復調器１３のＴＯＰを調整
するＣＰＵ（切り換え点調整手段）１４と、ＣＰＵ１４
により参照されるメモリ１５とを備えている。

【０１０５】なお、上記各部材２１ａ〜２４の削除に伴
って、ＡＧＣ制御回路６１は、ＲＦ−ＡＧＣアンプ５５
ａ〜５５ｃの利得を制御すると共に、ＲＦ−ＡＧＣアン
プ５２に代えてＲＦアンプ６３が設けられている。

【０１０６】上記定電圧源３２が出力する定電圧は、例
えば、制御電圧が図６に示すように変化する場合で、４
Ｖに設定されるなど、ＲＦ−ＡＧＣアンプ５２のゲイン
が変化する時点（ＲＦ入力の信号レベルがＡＧＣ開始入
力レベルを超えた時点）で、比較器（判定手段）３３の
出力が反転するように設定されている。

【０１０７】また、上記メモリ１５には、標準的なデジ
タル受信機１ｄにおいて、ＴＯＰを変化させた場合にお
ける検波平滑回路３１の出力値が、例えば、各出力値に
対応するＴＯＰの値を出力可能なルックアップテーブル
として、予め格納されている。さらに、ＣＰＵ１４は、
例えば、図２に示すレジスタ８６へ値を設定するなどし
て、復調器１３のＴＯＰを変更できる。

【０１０８】上記構成のデジタル受信機１ｄでは、各チ
ャンネルのＴＯＰを調整する際、ＲＦ入力端子Ｔ１に信
号発生器２が接続される。この状態で、図１３に示すス
テップ１（以下では、Ｓ１のように略称する）におい
て、ＣＰＵ１４は、復調器１３を介して、ＰＬＬ回路６
０へ指示して、ＴＯＰを調整するチャンネルを選局させ
る。また、Ｓ２において、信号発生器２は、例えば、１
０ｄＢｍＶなど、復調器１３が中間周波処理部１２のゲ
インを一定にする程度に大きなレベルで、しかも、選局
したチャンネルのＱＡＭ変調信号を出力する。

【０１０９】この状態では、復調器１３は、中間周波処
理部１２のゲインを一定に保ち、チューナ部１１のゲイ
ンを制御して復調器１３の入力レベルを一定に保ってい
るが、ＴＯＰとして、デフォルトの値（規定値）が設定
されているため、チューナ部１１や中間周波処理部１２
のバラツキによって、チューナ部１１の出力レベルＩ３
ｒは、設計値からズレている。

【０１１０】この状態で、ＣＰＵ１４は、検波平滑回路
３１の出力値に基づいて、チューナ部１１の実際の出力
レベルＩ３ｒを読み取り、上記設計値とのズレを取得す
る（Ｓ３）。さらに、ＣＰＵ１４は、Ｓ４において、メ
モリ１５のルックアップテーブルを参照して、上記ズレ
の分だけ、チューナ部１１の出力レベルが低くなるよう
なＴＯＰの値を取得し、復調器１３のＴＯＰを当該値に
設定する（Ｓ４）。これにより、検波平滑回路３１の出
力値が３ｄＢだけ設計値よりも高ければ、現在の設定よ
りも、３ｄＢだけ低い出力値が得られる値が、新たなＴ
ＯＰとして設定される。この結果、検波平滑回路３１の
検出点以降の回路のゲイン偏差、並びに、当該検出点以
降の回路における制御電圧に対するゲインリダクション
の特性バラツキが補償され、補正後の検波平滑回路３１
の出力値（Ｉ４ｒ）は、設計値Ｉ０ｄとなる。

【０１１１】また、Ｓ１１において、信号発生器２は、
最低の出力レベル（例えば、−１５ｄＢｍＶ）から、徐
々に出力レベルを上昇させ、ＣＰＵ１４は、比較器３３
の出力を監視して、反転する時点、すなわち、ＡＧＣ開
始入力レベルＲ５ｒを取得する。さらに、ＣＰＵ１４
は、Ｓ１２において、ＡＧＣ開始入力レベルＲ５ｒと設
計値Ｒ０ｄとのズレが、中間周波処理部１２のゲイン偏
差によって発生していると仮定して、すなわち、チュー
ナ部１１のゲインが設計値通りであると仮定して、中間
周波処理部１２のゲインによって決まるチューナ部１１
の出力レベルが、上記ズレを打ち消す分だけ変化するよ
うに、ＴＯＰを補正する。

【０１１２】例えば、図１４に示すように、上記Ｓ１１
にて検出されたＡＧＣ開始入力レベルがＲ５ｒで、設計
値がＲ０ｄだったとする。この状態で、チューナ部１１
のゲインが設計値通り、Ｉ０ｄ−Ｒ０ｄと仮定すると、
ＡＧＣ開始入力レベルのズレがＲ５ｒ−Ｒ０ｄなので、
ＡＧＣ開始入力レベルを設計値Ｒ０ｄとするためには、
チューナ部１１の出力レベルを、Ｉ６ｒ＝Ｉ０ｄ−（Ｒ
５ｒ−Ｒ０ｄ）に設定する必要がある。したがって、Ｃ
ＰＵ１４は、上記Ｓ１２において、メモリ１５のルック
アップテーブルを参照するなどして、チューナ部１１の
出力レベルがＩ６ｒとなるように、ＴＯＰの値を調整す
る。

【０１１３】上記Ｓ１２において、チューナ部１１のゲ
インが設計値通りであると仮定した場合のＴＯＰの調整
が終了すると、Ｓ１３において、上記Ｓ１１と同様に、
信号発生器２は、最低の出力レベルから、徐々に出力レ
ベルを上昇させ、ＣＰＵ１４は、比較器３３の出力を監
視して、ＡＧＣ開始入力レベルＲ７ｒを取得する。ここ
で、上記Ｓ１２において、ＴＯＰは、チューナ部１１の
ゲインが設計値通りであると仮定して設定されている。
したがって、Ｓ１４において、ＣＰＵ１４は、ＡＧＣ開
始入力レベルＲ７ｒと設計値Ｒ０ｄとのズレが、チュー
ナ部１１の実際のゲインと設計値とのズレであると判断
して、チューナ部１１の出力レベルが、現在の値から、
上記ズレを打ち消す分だけ変化するように、ＴＯＰを補
正する。

【０１１４】例えば、図１４に示すように、上記Ｓ１３
にて検出されたＡＧＣ開始入力レベルがＲ７ｒで、設計
値がＲ０ｄだったとする。このＡＧＣ開始入力レベルＲ
７ｒを測定した際、ＴＯＰは、チューナ部１１のゲイン
が設計値通り、Ｉ０ｄ−Ｒ０ｄと仮定して、チューナ部
１１の出力レベルがＩ６ｒとなるように設定されてい
る。したがって、上記ＡＧＣ開始入力レベルのズレ（Ｒ
７ｒ−Ｒ０ｄ）は、チューナ部１１のゲイン偏差に起因
し、チューナ部１１の実際のゲインは、Ｉ６ｒ−Ｒ７ｒ
であることがわかる。この場合、ＣＰＵ１４は、上記Ｓ
１４において、チューナ部１１の出力レベルが、Ｉ８ｒ
＝Ｉ６ｒ−（Ｒ７ｒ−Ｒ０ｄ）となるように、ＴＯＰを
調整する。

【０１１５】上記Ｓ１１〜Ｓ１４のように、実際のＡＧ
Ｃ開始入力レベルの測定と測定結果に応じたＴＯＰの設
定とを２回繰り返すことで、チューナ部１１および中間
周波処理部１２にバラツキが発生したとしても、バラツ
キに応じたＴＯＰを設定でき、ＡＧＣ開始入力レベルを
最適な値に設定できる。復調器１３は、ダイナミックレ
ンジが広いＲＦ入力が印加されても、ダイナミックレン
ジの全域に渡って、高い感度と高い復調性能とを維持で
きる。

【０１１６】上記Ｓ１〜Ｓ１４は、各チャンネル毎に繰
り返される。これにより、全てのチャンネルにおいて、
ＴＯＰは、ダイナミックレンジの全域に渡って、高い感
度と高い復調性能とを維持可能な値に設定される。各チ
ャンネルと、そのチャンネルで適切なＴＯＰとは、例え
ば、メモリ１５に格納され、ＣＰＵ１４は、選局された
チャンネルに応じたＴＯＰをメモリ１５から読み出し
て、復調器１３のレジスタ８６に設定する。

【０１１７】ここで、上記Ｓ１〜Ｓ１４において、ＴＯ
Ｐを設定する際、ＲＦ入力端子Ｔ１には、信号発生器２
が接続されている。したがって、例えば、デジタル受信
機１ｄの設定を確認する検査、あるいは、デジタル受信
機１ｄの受信感度特性や耐歪み特性を測定する受信性能
検査のように、ＱＡＭ信号を印加しながら実施する検査
と、上記Ｓ１〜Ｓ１４のＴＯＰ設定とを同時に実施でき
る。これにより、ＴＯＰ設定および検査を効率良く実施
できる。また、信号発生器２は、信号の周波数や信号レ
ベルなどを予め定められた手順で自動的に順次変更でき
るので、上記ＴＯＰ設定および検査の信頼性を向上でき
る。

【０１１８】なお、上記では、Ｓ１・Ｓ２のように、Ｔ
ＯＰの値を調整することで、中間周波処理部１２のゲイ
ンのバラツキ、並びに、ＩＦ−ＡＧＣアンプ７２のゲイ
ンリダクション特性のバラツキを補償したが、第４の実
施形態のように、ＰＧＡ回路２５を設け、ＩＦアンプ７
３のゲインを調整するなどして、これらのバラツキを補
償してもよい。

【０１１９】いずれの場合であっても、ＡＧＣ開始入力
レベルを実測しながらＴＯＰを調整することで、第１な
いし第４の実施形態のように、帰還ループを設けること
なく、デジタル受信機１ｄ間の個体差や、互いに異なる
周波数帯域用の部材（例えば、ＲＦ−ＡＧＣアンプ５５
ａ〜５５ｃなど）間の個体差に応じて、ＡＧＣ開始入力
レベルを設定できる。この結果、第１ないし第４の実施
形態よりも簡単な回路で、ダイナミックレンジの全域に
渡って、高い感度と高い復調性能とを維持できる。

【０１２０】〔第６の実施形態〕本実施形態では、チュ
ーナ部１１および中間周波処理部１２を構成する部材に
特性バラツキが発生しても、隣接チャンネル妨害信号に
起因するＡＧＣ開始入力レベルの変動を防止可能なデジ
タル受信機について説明する。

【０１２１】すなわち、本実施形態に係るデジタル受信
機１ｅでは、図１５に示すように、図１２に示す定電圧
源３２および比較器３３に代えて、ＲＦ−ＡＧＣアンプ
５２への制御電圧をデジタル値に変換してＣＰＵ１４へ
伝えるＡＤＣ回路（利得監視手段）３４が設けられてい
る。なお、本実施形態では、メモリ１５が特許請求の範
囲に記載の記憶手段に対応する。

【０１２２】上記構成では、図１６に示すＳ２１におい
て、信号発生器２は、最低の出力レベルから、徐々に出
力レベルを上昇させる。さらに、ＣＰＵ１４は、各出力
レベルにおいて、検波平滑回路３１の出力に基づいて、
ＲＦ−ＡＧＣアンプ５２のゲインリダクションを取得
し、ＡＤＣ回路３４の出力値に基づいて、制御電圧を取
得すると共に、ゲインリダクションと制御電圧との組み
合わせをメモリ１５に格納する。これにより、ＲＦ−Ａ
ＧＣアンプ５２の制御電圧に対するゲインリダクション
の特性が記憶される。

【０１２３】さらに、例えば、受信時など、ＲＦ入力が
印加されている状態で、ＣＰＵ１４は、Ｓ２２におい
て、現在のゲインリダクションおよび制御電圧と上記特
性とを比較して、隣接チャンネル妨害信号の影響を評価
し、当該影響を打ち消すように、ＴＯＰを変更するなど
して、ＡＧＣ開始入力レベルを調整する。

【０１２４】具体的には、隣接チャンネルに大きな信号
があった場合、チューナ部１１のＲＦ−ＡＧＣアンプ５
２では、この信号（隣接チャンネル妨害信号）を完全に
は除去できないため、隣接チャンネル妨害信号によっ
て、ＲＦ−ＡＧＣアンプ５２の制御電圧が、隣接チャン
ネル妨害信号がないときの値から変化する場合がある。
この結果、受信チャンネルのＲＦ入力の信号レベルが低
く、本来であれば、チューナ部１１のゲインを最大に設
定する方が望ましいにも拘らず、復調器１３は、チュー
ナ部１１のゲインを最大に設定せず、より低い値に制御
してしまう。これにより、受信チャンネルのＳ／Ｎ比が
低下する虞れがある。

【０１２５】例えば、図１７に示すように、チューナ部
１１の最大ゲインが（Ｉ３１ｒ−Ｒ３１ｒ＝Ｉ３２ｒ−
Ｒ３２ｒ）であり、復調器１３が、チューナ部１１の出
力レベルがＩ３１ｒ〜Ｉ３２ｒの間は、チューナ部１１
のゲインが最大になるように制御しているとする。ここ
で、隣接チャンネルに大きな信号があった場合、例え
ば、ハイパスフィルタ５１など、ＲＦ段のフィルタで
は、当該信号成分を除去できないため、チューナ部１１
のゲインは、見かけ上、減少し、例えば、（Ｒ３３ｒ−
Ｉ３１ｒ）となる。この場合、ＡＧＣ開始入力レベル
が、本来の値（Ｒ３１ｒ）からＲ３３ｒとなり、本来で
あれば、チューナ部１１のゲインを最大に設定する方が
望ましいにも拘らず、復調器１３は、チューナ部１１の
ゲインを最大より低い値に制御し、受信チャンネルのＳ
／Ｎ比が低下してしまう。

【０１２６】一方、隣接チャンネル妨害信号がなく、受
信チャンネルにおけるＲＦ入力の信号レベルが大きくな
った場合も、チューナ部１１の入力レベルが、上記値Ｒ
１３ｒになる可能性がある。なお、この場合は、チュー
ナ部１１のゲインが最大値（Ｉ３１ｒ−Ｒ３１ｒ＝Ｉ３
２ｒ−Ｒ３２ｒ）に保たれているので、チューナ部１１
の出力レベルは、Ｉ３３ｒとなる。

【０１２７】ここで、メモリ１５には、ＲＦ−ＡＧＣア
ンプ５２の特性として、隣接チャンネル妨害信号がない
場合の検波平滑回路３１の出力値とＡＤＣ回路３４の出
力値との組み合わせが格納されている。したがって、図
１７の例では、ＲＦ入力がＲ３３ｒとなる制御電圧に対
応するチューナ部１１の出力値として、出力値Ｉ３３ｒ
が格納されている。

【０１２８】この場合、隣接チャンネル妨害信号がある
と、上記ゲインリダクションによって、検波平滑回路３
１は、チューナ部１１の出力レベルとして、Ｉ３１ｒを
検出し、ＡＤＣ回路３４は、ＲＦ入力の信号レベルがＲ
３３ｒとなるような制御電圧を検出する。したがって、
ＣＰＵ１４は、実際に検出した組み合わせが、上記メモ
リ１５に格納された組み合わせと相違していることか
ら、隣接チャンネル妨害信号があることを認識する。さ
らに、ＣＰＵ１４は、隣接チャンネル妨害信号によるゲ
インリダクションによって、本来の出力値、すなわち、
メモリ１５に格納された出力値Ｉ３３ｒが、実際に検出
した出力値Ｉ３１ｒへ変化したと判断して、両者のレベ
ル差（Ｉ３３ｒ−Ｉ３１ｒ）だけ、チューナ部１１の出
力値が低くなるように、例えば、ＴＯＰを調整するなど
して、ＡＧＣ開始入力レベルを調整する。

【０１２９】これとは逆に、隣接チャンネル妨害信号が
ない場合、ＣＰＵ１４は、実際に検出した組み合わせ
が、上記メモリ１５に格納された組み合わせと一致して
いることから、隣接チャンネル妨害信号がないと判断
し、ＡＧＣ開始入力レベルを調整しない。

【０１３０】このように、本実施形態に係るデジタル受
信機１ｅでは、予め格納された制御電圧とチューナ部１
１の出力レベルとの組み合わせと、実際に測定された組
み合わせとを比較して、隣接チャンネル妨害信号の有無
と、妨害の程度とを判断し、妨害を打ち消すように、Ａ
ＧＣ開始入力レベルを調整する。これにより、隣接チャ
ンネル妨害信号の大きさに拘らず、ＡＧＣ開始入力レベ
ルを最適な値に維持でき、高い受信感度と高い復調性能
とを両立可能なデジタル受信機１ｅを実現できる。

【０１３１】

【発明の効果】本発明に係る自動利得制御方法は、以上
のように、第１の利得制御工程で高周波信号の利得が制
御された後から、第２の利得制御工程で中間周波信号の
利得が制御される前までの信号経路の複数箇所で、それ
ぞれの信号レベルを検出するレベル検出工程と、上記レ
ベル検出工程にて検出された各信号レベルの差が、予め
定める一定値となるように、上記信号経路中の信号レベ
ルを制御する第３の利得制御工程とを含んでいる構成で
ある。

【０１３２】上記構成では、第１および第２の利得制御
工程や周波数を変換する工程を実施する回路の個体差に
よって、各検出箇所間の信号経路上の部材に利得偏差が
発生したとしても、当該利得偏差は、上記第３の利得制
御工程によって吸収され、各検出箇所での信号レベル差
を一定の値に保つことができる。この結果、利得制御後
の中間周波信号に基づいて、第１および第２の利得制御
工程の利得を決定しているにも拘らず、上記信号経路上
の部材の利得偏差に起因する、利得決定工程における利
得制御の誤りを防止できる。これにより、例えば、自動
利得制御回路など、上記各工程を実施する回路間の個体
差を吸収でき、受信感度、並びに、波形歪みなどの復調
性能を最適な値に維持できるという効果を奏する。

【０１３３】本発明に係る自動利得制御回路は、以上の
ように、第１および第２の利得制御手段間の信号経路の
複数箇所で、それぞれの信号レベルを検出する検出手段
と、上記信号経路上に設けられ、上記各検出箇所での信
号レベル差が一定の値となるように利得が制御される第
３の利得制御手段とを備えている構成である。

【０１３４】上記構成では、自動利得制御回路間の個体
差によって、各検出箇所間の信号経路上の部材に利得偏
差が発生したとしても、当該利得偏差は、上記第３の利
得制御手段によって吸収され、各検出箇所での信号レベ
ル差が一定の値に保たれる。この結果、制御手段が第２
の利得制御手段よりも後で、第１および第２の利得制御
手段の利得を制御しているにも拘らず、上記信号経路上
の部材の利得偏差に起因する、制御手段の利得制御の誤
りを防止できる。これにより、自動利得制御回路間の個
体差を吸収でき、受信感度、並びに、波形歪みなどの復
調性能を最適な値に維持できるという効果を奏する。

【０１３５】本発明に係る自動利得制御回路は、以上の
ように、上記構成に加え、上記第３の利得制御手段は、
例えば、ＳＡＷフィルタの後など、上記周波数変換手段
の後に設けられている構成である。

【０１３６】当該構成によれば、広い周波数帯域に渡っ
て、周波数特性を向上するために、高周波信号の信号経
路が、周波数帯域に応じて、複数に分割され、各経路の
利得が大きく異なる場合であっても、利得の少ない経路
に合わせて、利得を大きく設定可能な経路の利得を抑制
する必要がない。

【０１３７】また、第３の利得制御手段が中間周波信号
の利得を制御して、上記各検出点間のレベル差を一定の
値に保つ。したがって、入力される高周波信号の帯域が
広い場合であっても、高周波信号の利得を制御するより
も容易に、周波数特性の良い第３の利得制御手段を実現
できるという効果を奏する。

【０１３８】本発明に係る自動利得制御回路は、以上の
ように、上記各構成に加え、上記第１の利得制御手段が
ピンダイオードで構成され、上記第３の利得制御手段が
デュアルゲート電界効果トランジスタから構成されてい
る構成である。

【０１３９】当該構成では、受動素子であり、周波数特
性を向上しやすいピンダイオードで、第１の利得制御手
段が構成され、デュアルゲート電界効果トランジスタに
よって形成された回路、すなわち、ピンダイオードより
も周波数特性の向上が難しいものの、安価で、高感度な
回路によって、第３の利得制御手段が構成されている。
したがって、周波数特性、感度および費用の全てでバラ
ンスのとれた自動利得制御回路を実現できるという効果
を奏する。

【０１４０】本発明に係る自動利得制御方法は、以上の
ように、利得の合計が切り換え点を下回る信号レベルの
高周波信号が入力端子へ入力されている状態で、第１の
利得制御工程で高周波信号の利得が制御された後から、
第２の利得制御工程で中間周波信号の利得が制御される
前までの信号経路の特定箇所の信号レベルを検出するレ
ベル検出工程と、上記レベル検出工程にて検出された信
号レベルが、予め定める値となるように、上記第２の利
得制御工程で利得が制御された後の中間周波信号の利得
を制御する第３の利得制御工程とを含んでいる構成であ
る。

【０１４１】上記構成では、上記利得の合計が上記切り
換え点を下回る信号レベルの高周波信号が入力されてい
る状態で、特定箇所の信号レベルが検出され、第３の利
得制御工程の利得は、当該信号レベルの実測値が所定値
になるように設定される。これにより、上記信号経路上
の利得偏差を打ち消すことができる。この結果、上記各
工程を実施する回路間の個体差を吸収でき、受信感度、
並びに、波形歪みなどの復調性能を最適な値に維持でき
るという効果を奏する。

【０１４２】本発明に係る自動利得制御方法は、以上の
ように、上記第３の利得制御工程に代えて、上記レベル
検出工程にて検出された信号レベルが、予め定める値と
なるように、上記切り換え点を調整する切り換え点調整
工程を含んでいる構成である。

【０１４３】当該構成では、上記第２の利得制御工程で
利得が制御された後の中間周波信号の利得を制御する代
わりに、上記切り換え点を調整することで、上記特定箇
所の信号レベルが所定値に維持される。これにより、上
記第２の利得制御工程で利得が制御された後の中間周波
信号の利得を制御する場合と同様に、自動利得制御回路
間の個体差を吸収でき、受信感度、並びに、波形歪みな
どの復調性能を最適な値に維持できるという効果を奏す
る。

【０１４４】本発明に係る自動利得制御回路は、以上の
ように、第１および第２の利得制御手段間の信号経路の
特定箇所における信号レベルを検出する検出手段と、上
記第２の利得制御手段と制御手段との間に設けられた第
３の利得制御手段と、利得の合計が上記切り換え点を下
回る信号レベルの高周波信号が上記入力端子へ入力され
ている状態における上記検出手段の出力が、予め定める
値となるように、上記第３の利得制御手段の利得を設定
する利得設定手段とを備えている構成である。

【０１４５】それゆえ、利得制御後の中間周波信号に基
づいて、第１および第２の利得制御手段の利得を決定し
ているにも拘らず、上記信号経路上の部材の利得偏差に
起因する、制御手段の利得制御の誤りを防止できる。こ
れにより、自動利得制御回路間の個体差を吸収でき、受
信感度、並びに、波形歪みなどの復調性能を最適な値に
維持できるという効果を奏する。

【０１４６】本発明に係る自動利得制御回路は、以上の
ように、上記第３の利得制御手段および利得設定手段に
代えて、上記利得の合計が上記切り換え点を下回る信号
レベルの高周波信号が上記入力端子へ入力されている状
態における上記検出手段の出力が、予め定める値となる
ように、上記切り換え点を調整する切り換え点調整手段
を備えている構成である。

【０１４７】上記構成では、第３の利得制御手段の利得
を調整する代わりに、上記切り換え点を調整すること
で、上記利得の合計が上記切り換え点を下回る信号レベ
ルの高周波信号が入力されている状態における上記検出
手段の出力が、予め定める値となるように調整される。
これにより、第３の利得制御手段および利得設定手段を
有する場合と同様に、自動利得制御手段間の個体差を吸
収でき、受信感度、並びに、波形歪みなどの復調性能を
最適な値に維持できるという効果を奏する。

【０１４８】本発明に係る自動利得制御方法は、以上の
ように、信号レベルを変更しながら、入力端子へ高周波
信号を入力すると共に、利得決定工程で決定される利得
を監視することで、第２の利得制御工程における利得の
固定が開始される時点の入力信号レベルを検出する第１
の開始入力レベル検出工程と、上記検出された入力信号
レベルが、予め定める基準値を超過した分だけ、上記固
定される利得の値が大きくなるように、上記切り換え点
を調整する第１の切り換え点調整工程と、上記第１の切
り換え点調整工程の後に、信号レベルを変更しながら、
上記第２の利得制御工程における利得の固定が開始され
る時点の入力信号レベルを再度検出する第２の開始入力
レベル検出工程と、上記検出された入力信号レベルが、
予め定める基準値を超過した分だけ、上記固定される利
得の値が大きくなるように、上記切り換え点を調整する
第２の切り換え点調整工程とを含んでいる構成である。

【０１４９】上記構成によれば、入力端子へ印加する高
周波信号の信号レベルを変更しながら、利得固定を開始
する際の信号レベル（開始入力レベル）が測定され、測
定結果に応じて、切り換え点が調整される。この結果、
例えば、自動利得制御回路など、上記各工程を実施する
回路間の個体差を吸収でき、受信感度、並びに、波形歪
みなどの復調性能を最適な値に維持できるという効果を
奏する。

【０１５０】本発明に係る自動利得制御方法は、以上の
ように、上記構成に加えて、利得制御後の中間周波信号
を復調する復調工程を含み、上記第１および第２の開始
入力レベル検出工程の少なくとも一方にて、信号レベル
を変更しながら上記入力端子へ印加される高周波信号を
用いて、上記復調工程での受信性能を検査する構成であ
る。

【０１５１】上記構成によれば、信号レベルを変更しな
がら、入力端子へ高周波信号を印加する期間中に、上記
第１および第２の開始入力レベル検出工程の少なくとも
一方と、受信性能の検査との双方を同時に実施できる。
したがって、検査に要する時間を短縮できるという効果
を奏する。

【０１５２】本発明に係る自動利得制御回路は、以上の
ように、第１または第２利得制御手段へ指示される利得
を監視して、上記第２の利得制御手段の利得の固定が開
始されているか否かを判定する判定手段と、利得固定の
開始が検出された時点で入力端子に印加されている高周
波信号の信号レベルが、予め定める基準値を超過した分
だけ、上記固定される利得の値が大きくなるように、上
記切り換え点を調整する切り換え点調整手段とを備えて
いる。

【０１５３】上記構成において、入力端子へ印加する高
周波信号の信号レベルを変化させながら、判定手段によ
る判定と、切り換え点調整手段による調整とを２回繰り
返すと、初回の判定および調整が、上述の第１の第１の
開始入力レベル検出工程および第１の切り換え点調整工
程に相当し、２回目の判定および調整が、上述の第１の
第２の開始入力レベル検出工程および第２の切り換え点
調整工程に相当する。

【０１５４】したがって、周波数変換手段、並びに、第
１および第２の利得制御手段の特性バラツキを補償可能
な値に、切り換え点を調整できる。この結果、自動利得
制御回路の個体差を吸収でき、受信感度、並びに、波形
歪みなどの復調性能を最適な値に維持できるという効果
を奏する。

【０１５５】本発明に係る自動利得制御方法は、以上の
ように、第１の利得制御工程で指示される利得の規定値
と、第１の利得制御工程で高周波信号の利得が制御され
た後から第２の利得制御工程で中間周波信号の利得が制
御される前までの信号経路の特定箇所における信号レベ
ルの規定値との組み合わせを、予め記憶する記憶工程
と、上記特定箇所における信号レベルと、上記第１の利
得制御工程で指示される利得とを監視する実測工程と、
上記実測工程で実測された信号レベルと利得との組み合
わせが、上記記憶工程で記憶された規定値の組み合わせ
にない場合、規定値の組み合わせになるように、上記切
り換え点を調整する切り換え点調整工程とを含んでいる
構成である。

【０１５６】上記構成によれば、切り換え点調整工程に
おいて、上記実測工程で実測された信号レベルと利得と
の組み合わせと、上記記憶工程で記憶された規定値の組
み合わせとが比較され、実測値の組み合わせが規定値の
組み合わせになるように、上記切り換え点が調整され
る。これにより、上記隣接チャンネルによる妨害の有無
と、妨害の程度とを評価でき、妨害による利得制御の誤
差を補償できる。この結果、自動利得制御回路の個体差
を吸収でき、受信感度、並びに、波形歪みなどの復調性
能を最適な値に維持できるという効果を奏する。

【０１５７】本発明に係る自動利得制御回路は、以上の
ように、第１および第２の利得制御手段間の信号経路の
特定箇所における信号レベルを検出する検出手段と、上
記第１利得制御手段へ指示される利得を検出する利得監
視手段と、上記検出手段で検出される信号レベルの規定
値と、上記利得監視手段で検出される利得の規定値との
組み合わせを記憶する記憶手段と、上記検出手段および
利得監視手段の実測値の組み合わせが、上記記憶手段に
格納された規定値の組み合わせにない場合、上記実測値
の組み合わせが、上記規定値の組み合わせになるよう
に、上記切り換え点を調整する切り換え点調整手段とを
備えている構成である。

【０１５８】上記構成において、切り換え点調整手段
は、上記利得監視手段および検出手段で実測された信号
レベルと利得との組み合わせと、上記記憶手段に記憶さ
れた規定値の組み合わせとを比較して、実測値の組み合
わせが規定値の組み合わせになるように、上記切り換え
点を調整する。これにより、上記隣接チャンネルによる
妨害の有無と、妨害の程度とを評価でき、妨害による利
得制御の誤差を補償できる。この結果、自動利得制御回
路の個体差を吸収でき、受信感度、並びに、波形歪みな
どの復調性能を最適な値に維持できるという効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すものであり、デジタ
ル受信機の要部構成を示すブロック図である。

【図２】上記デジタル受信機に設けられた復調器の要部
構成を示すブロック図である。

【図３】上記デジタル受信機において、ＲＦ−ＡＧＣア
ンプのゲインとＩＦ−ＡＧＣアンプのゲインとの分配方
法を示す説明図である。

【図４】上記ＲＦ−ＡＧＣアンプにおいて、制御電圧に
対するゲインリダクション特性を示すグラフである。

【図５】上記ＩＦ−ＡＧＣアンプにおいて、制御電圧に
対するゲインリダクション特性を示すグラフである。

【図６】上記ＲＦ−ＡＧＣアンプにおいて、ＲＦ入力の
信号レベルと、制御電圧との関係を示すグラフである。

【図７】上記ＩＦ−ＡＧＣアンプにおいて、ＲＦ入力の
信号レベルと、制御電圧との関係を示すグラフである。

【図８】上記デジタル受信機において、ＲＦ−ＡＧＣア
ンプのゲインとＩＦ−ＡＧＣアンプのゲインとの分配方
法を示すものであり、個々の部材の特性にバラツキがあ
る場合を示す説明図である。

【図９】本発明の他の実施形態を示すものであり、デジ
タル受信機の要部構成を示すブロック図である。

【図１０】本発明のさらに他の実施形態を示すものであ
り、デジタル受信機の要部構成を示すブロック図であ
る。

【図１１】本発明のまた別の実施形態を示すものであ
り、デジタル受信機の要部構成を示すブロック図であ
る。

【図１２】本発明のさらに他の実施形態を示すものであ
り、デジタル受信機の要部構成を示すブロック図であ
る。

【図１３】上記デジタル受信機の動作を示すフローチャ
ートである。

【図１４】上記デジタル受信機において、個々の部材の
特性バラツキに起因するＡＧＣ開始入力レベルの補償方
法を示す説明図である。

【図１５】本発明のまた別の実施形態を示すものであ
り、デジタル受信機の要部構成を示すブロック図であ
る。

【図１６】上記デジタル受信機の動作を示すフローチャ
ートである。

【図１７】上記デジタル受信機において、隣接チャンネ
ル妨害信号に起因するＡＧＣ開始入力レベルの補償方法
を示す説明図である。

【図１８】従来技術を示すものであり、デジタル受信機
の要部構成を示すブロック図である。

【符号の説明】

１・１ａ〜１ｅ デジタル受信機（自動利得制御回
路） １３ 復調器（制御手段） １４ ＣＰＵ（切り換え点調整手段） １５ メモリ（記憶手段） ２１ａ・２１ｂ・３１ 検波平滑回路（検出手段） ２５ ＰＧＡ回路（利得設定手段） ３３ 比較器（判定手段） ３４ ＡＤＣ回路（利得監視手段） ５２ ＲＦ−ＡＧＣアンプ（第１の利
得制御手段） ５５ａ〜５５ｃ ＲＦ−ＡＧＣアンプ（第１また
は第３の利得制御手段） ５８ 混合器（周波数変換手段） ６４ ＰＩＮダイオード・アッテネータ
（第１の利得制御手段） ７２ ＩＦ−ＡＧＣアンプ（第２また
は第３の利得制御手段） ７３ ＩＦアンプ（第３の利得制御手
段） ７６ ＩＦ−ＡＧＣアンプ（第２の利
得制御手段） Ｔ１ ＲＦ入力端子（入力端子）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 1/26 Ｈ０４Ｂ 1/26 Ｈ Ｆターム(参考） 5J100 JA01 KA05 LA00 LA09 MA01 QA01 QA04 QA06 SA02 5K020 AA03 DD21 DD24 EE01 EE04 HH13 KK01 LL01 5K061 AA11 BB06 BB15 CC08 CC16 CC23 CC25 CC45 CC52 CD04 CD08 JJ06 JJ07

Claims (13)

【特許請求の範囲】
1. 【請求項１】入力端子を介して印加される高周波信号を
   中間周波信号に変換する周波数変換工程と、高周波信号
   の利得を制御する第１の利得制御工程と、中間周波信号
   の利得を制御する第２の利得制御工程と、利得制御後の
   中間周波信号に基づいて、当該中間周波信号の信号レベ
   ルが予め定める値になるように、上記第１および第２の
   利得制御工程での利得を決定する利得決定工程とを含む
   自動利得制御方法において、 上記第１の利得制御工程で高周波信号の利得が制御され
   た後から、上記第２の利得制御工程で中間周波信号の利
   得が制御される前までの信号経路の複数箇所で、それぞ
   れの信号レベルを検出するレベル検出工程と、 上記レベル検出工程にて検出された各信号レベルの差
   が、予め定める一定値となるように、上記信号経路中の
   信号レベルを制御する第３の利得制御工程とを含んでい
   ることを特徴とする自動利得制御方法。
2. 【請求項２】入力端子を介して印加される高周波信号を
   中間周波信号に変換する周波数変換手段と、高周波信号
   の利得を制御する第１の利得制御手段と、中間周波信号
   の利得を制御する第２の利得制御手段と、上記第２の利
   得制御手段よりも後に設けられ、上記第１および第２の
   利得制御手段の利得を制御する制御手段とを有する自動
   利得制御回路において、 上記第１および第２の自動制御手段間の信号経路の複数
   箇所で、それぞれの信号レベルを検出する検出手段と、 上記信号経路上に設けられ、上記各検出箇所での信号レ
   ベル差が一定の値となるように利得が制御される第３の
   利得制御手段とを備えていることを特徴とする自動利得
   制御回路。
3. 【請求項３】上記第３の利得制御手段は、上記周波数変
   換手段の後に設けられていることを特徴とする請求項２
   記載の自動利得制御回路。
4. 【請求項４】上記第１の利得制御手段がピンダイオード
   で構成され、上記第３の利得制御手段がデュアルゲート
   電界効果トランジスタから構成されていることを特徴と
   する請求項２または３記載の自動利得制御回路。
5. 【請求項５】入力端子を介して印加される高周波信号を
   中間周波信号に変換する周波数変換工程と、高周波信号
   の利得を制御する第１の利得制御工程と、中間周波信号
   の利得を制御する第２の利得制御工程と、利得制御後の
   中間周波信号に基づいて、当該中間周波信号の信号レベ
   ルが予め定める値になるように、上記第１および第２の
   利得制御工程での利得を決定する利得決定工程とを含
   み、 上記利得決定工程は、上記第１および第２の利得制御工
   程での利得の合計が予め定める切り換え点を下回る場
   合、上記第２の利得制御工程での利得を固定する利得分
   配工程を含む自動利得制御方法において、 上記利得の合計が上記切り換え点を下回る信号レベルの
   高周波信号が上記入力端子へ入力されている状態で、上
   記第１の利得制御工程で高周波信号の利得が制御された
   後から上記第２の利得制御工程で中間周波信号の利得が
   制御される前までの信号経路の特定箇所の信号レベルを
   検出するレベル検出工程と、 上記レベル検出工程にて検出された信号レベルが、予め
   定める値となるように、上記第２の利得制御工程で利得
   が制御された後の中間周波信号の利得を制御する第３の
   利得制御工程とを含んでいることを特徴とする自動利得
   制御方法。
6. 【請求項６】上記第３の利得制御工程に代えて、上記レ
   ベル検出工程にて検出された信号レベルが、予め定める
   値となるように、上記切り換え点を調整する切り換え点
   調整工程とを含んでいることを特徴とする請求項５記載
   の自動利得制御方法。
7. 【請求項７】入力端子を介して印加される高周波信号を
   中間周波信号に変換する周波数変換手段と、高周波信号
   の利得を制御する第１の利得制御手段と、中間周波信号
   の利得を制御する第２の利得制御手段と、上記第２の利
   得制御手段よりも後に設けられ、上記第１および第２の
   利得制御手段の利得を制御する制御手段とを有し、 上記制御手段は、上記第１および第２の利得制御手段へ
   指示する利得の合計が、予め定める切り換え点を下回る
   場合、上記第２の利得制御手段の利得を固定する自動利
   得制御回路において、 上記第１および第２の利得制御手段間の信号経路の特定
   箇所における信号レベルを検出する検出手段と、 上記第２の利得制御手段と上記制御手段との間に設けら
   れた第３の利得制御手段と、 上記利得の合計が上記切り換え点を下回る信号レベルの
   高周波信号が上記入力端子へ入力されている状態におけ
   る上記検出手段の出力が、予め定める値となるように、
   上記第３の利得制御手段の利得を設定する利得設定手段
   とを備えていることを特徴とする自動利得制御回路。
8. 【請求項８】入力端子を介して印加される高周波信号を
   中間周波信号に変換する周波数変換手段と、高周波信号
   の利得を制御する第１の利得制御手段と、中間周波信号
   の利得を制御する第２の利得制御手段と、上記第２の利
   得制御手段よりも後に設けられ、上記第１および第２の
   利得制御手段の利得を制御する制御手段とを有し、 上記制御手段は、上記第１および第２の利得制御手段へ
   指示する利得の合計が、予め定める切り換え点を下回る
   場合、上記第２の利得制御手段の利得を固定する自動利
   得制御回路において、 上記第１および第２の利得制御手段間の信号経路の特定
   箇所における信号レベルを検出する検出手段と、 上記利得の合計が上記切り換え点を下回る信号レベルの
   高周波信号が上記入力端子へ入力されている状態におけ
   る上記検出手段の出力が、予め定める値となるように、
   上記切り換え点を調整する切り換え点調整手段とを備え
   ていることを特徴とする自動利得制御回路。
9. 【請求項９】入力端子を介して印加される高周波信号を
   中間周波信号に変換する周波数変換工程と、高周波信号
   の利得を制御する第１の利得制御工程と、中間周波信号
   の利得を制御する第２の利得制御工程と、利得制御後の
   中間周波信号に基づいて、当該中間周波信号の信号レベ
   ルが予め定める値になるように、上記第１および第２の
   利得制御工程での利得を決定する利得決定工程とを含
   み、 上記利得決定工程は、上記第１および第２の利得制御工
   程での利得の合計が予め定める切り換え点を下回る場
   合、上記第２の利得制御工程での利得を固定する利得分
   配工程を含む自動利得制御方法において、 信号レベルを変更しながら、上記入力端子へ高周波信号
   を入力すると共に、上記利得決定工程で決定される利得
   を監視することで、上記第２の利得制御工程における利
   得の固定が開始される時点の入力信号レベルを検出する
   第１の開始入力レベル検出工程と、 上記検出された入力信号レベルが、予め定める基準値を
   超過した分だけ、上記固定される利得の値が大きくなる
   ように、上記切り換え点を調整する第１の切り換え点調
   整工程と、 上記第１の切り換え点調整工程の後に、信号レベルを変
   更しながら、上記第２の利得制御工程における利得の固
   定が開始される時点の入力信号レベルを再度検出する第
   ２の開始入力レベル検出工程と、 上記検出された入力信号レベルが、予め定める基準値を
   超過した分だけ、上記固定される利得の値が大きくなる
   ように、上記切り換え点を調整する第２の切り換え点調
   整工程とを含んでいることを特徴とする自動利得制御方
   法。
10. 【請求項１０】利得制御後の中間周波信号を復調する復
    調工程を含み、 上記第１および第２の開始入力レベル検出工程の少なく
    とも一方にて、信号レベルを変更しながら上記入力端子
    へ印加される高周波信号を用いて、上記復調工程での受
    信性能を検査することを特徴とする請求項９記載の自動
    利得制御方法。
11. 【請求項１１】入力端子を介して印加される高周波信号
    を中間周波信号に変換する周波数変換手段と、高周波信
    号の利得を制御する第１の利得制御手段と、中間周波信
    号の利得を制御する第２の利得制御手段と、上記第２の
    利得制御手段よりも後に設けられ、上記第１および第２
    の利得制御手段の利得を制御する制御手段とを有し、上
    記制御手段は、上記第１および第２の利得制御手段へ指
    示する利得の合計が、予め定める切り換え点を下回る場
    合、上記第２の利得制御手段の利得を固定する自動利得
    制御回路において、 上記第１または第２利得制御手段へ指示される利得を監
    視して、上記第２の利得制御手段の利得の固定が開始さ
    れているか否かを判定する判定手段と、 利得固定の開始が検出された時点で上記入力端子に印加
    されている高周波信号の信号レベルが、予め定める基準
    値を超過した分だけ、上記固定される利得の値が大きく
    なるように、上記切り換え点を調整する切り換え点調整
    手段とを備えていることを特徴とする自動利得制御回
    路。
12. 【請求項１２】入力端子を介して印加される高周波信号
    のうち、特定のチャンネルの周波数成分を中間周波信号
    に変換する周波数変換工程と、高周波信号の利得を制御
    する第１の利得制御工程と、中間周波信号の利得を制御
    する第２の利得制御工程と、利得制御後の中間周波信号
    に基づいて、当該中間周波信号の信号レベルが予め定め
    る値になるように、上記第１および第２の利得制御工程
    での利得を決定する利得決定工程とを含み、 上記利得決定工程は、上記第１および第２の利得制御工
    程での利得の合計が予め定める切り換え点を下回る場
    合、上記第２の利得制御工程での利得を固定する利得分
    配工程を含む自動利得制御方法において、 上記第１の利得制御工程で指示される利得の規定値と、
    上記第１の利得制御工程で高周波信号の利得が制御され
    た後から上記第２の利得制御工程で中間周波信号の利得
    が制御される前までの信号経路の特定箇所における信号
    レベルの規定値との組み合わせを、予め記憶する記憶工
    程と、 上記特定箇所における信号レベルと、上記第１の利得制
    御工程で指示される利得とを監視する実測工程と、 上記実測工程で実測された信号レベルと利得との組み合
    わせが、上記記憶工程で記憶された規定値の組み合わせ
    にない場合、規定値の組み合わせになるように、上記切
    り換え点を調整する切り換え点調整工程とを含んでいる
    ことを特徴とする自動利得制御方法。
13. 【請求項１３】入力端子を介して印加される高周波信号
    のうち、特定のチャンネルの周波数成分を中間周波信号
    に変換する周波数変換手段と、高周波信号の利得を制御
    する第１の利得制御手段と、中間周波信号の利得を制御
    する第２の利得制御手段と、上記第２の利得制御手段よ
    りも後に設けられ、上記第１および第２の利得制御手段
    の利得を制御する制御手段とを有し、 上記制御手段は、上記第１および第２の利得制御手段へ
    指示する利得の合計が、予め定める切り換え点を下回る
    場合、上記第２の利得制御手段の利得を固定する自動利
    得制御回路において、 上記第１および第２の利得制御手段間の信号経路の特定
    箇所における信号レベルを検出する検出手段と、 上記第１利得制御手段へ指示される利得を検出する利得
    監視手段と、 上記検出手段で検出される信号レベルの規定値と、上記
    利得監視手段で検出される利得の規定値との組み合わせ
    を記憶する記憶手段と、 上記検出手段および利得監視手段の実測値の組み合わせ
    が、上記記憶手段に格納された規定値の組み合わせにな
    い場合、上記実測値の組み合わせが、上記規定値の組み
    合わせになるように、上記切り換え点を調整する切り換
    え点調整手段とを備えていることを特徴とする自動利得
    制御回路。