JP2002280561A - Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device - Google Patents

Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device

Info

Publication number
JP2002280561A
JP2002280561A JP2001077319A JP2001077319A JP2002280561A JP 2002280561 A JP2002280561 A JP 2002280561A JP 2001077319 A JP2001077319 A JP 2001077319A JP 2001077319 A JP2001077319 A JP 2001077319A JP 2002280561 A JP2002280561 A JP 2002280561A
Authority
JP
Japan
Prior art keywords
semiconductor film
silicon semiconductor
amorphous silicon
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001077319A
Other languages
Japanese (ja)
Inventor
Takeshi Nakanishi
健 中西
Yasuhiro Mitani
康弘 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001077319A priority Critical patent/JP2002280561A/en
Publication of JP2002280561A publication Critical patent/JP2002280561A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable the gettering of catalyzer elements, by performing heat treatment at a low temperature in a short time. SOLUTION: By introducing the catalyzer elements into an amorphous silicon semiconductor film 3, the crystallization of the amorphous silicon semiconductor film 3 is promoted. Thereafter, a glass substrate 1 is heat-treated under a high- pressure condition which is not lower than at least the atmospheric pressure, so as to activate an ion-injected impurity and at the same time enable the gettering of the catalyzer elements by the ion-injected impurity. Therefore, since the efficiency of the gettering of the catalyzer elements can be increased and at the same time the silicon semiconductor layer containing the injected impurity can be activated, the productivity of a semiconductor element can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子の製造
方法、その製造方法によって製造される半導体素子及び
半導体装置に関し、さらに詳細には、アモルファス状の
シリコン半導体膜を結晶化することにより得られる結晶
性のシリコン半導体膜を活性領域とする半導体素子の製
造方法、その製造方法によって製造される半導体素子及
び半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor element, a semiconductor element and a semiconductor device manufactured by the method, and more particularly, to a method for crystallizing an amorphous silicon semiconductor film. The present invention relates to a method of manufacturing a semiconductor element using a crystalline silicon semiconductor film as an active region, a semiconductor element manufactured by the method, and a semiconductor device.

【0002】[0002]

【従来の技術】近年、高解像度の大型液晶表示装置、高
解像度・高速の密着型イメージセンサ、3次元IC等を
実現するために、ガラス等の絶縁性基板上に高性能な半
導体素子を形成する試みがなされている。このような半
導体素子には、薄膜状のシリコン半導体膜が通常使用さ
れており、アモルファス状のシリコン半導体膜(a−S
i)と結晶性を有するシリコン半導体膜との2つに大別
される。
2. Description of the Related Art In recent years, high-performance semiconductor elements have been formed on an insulating substrate such as glass in order to realize a large-sized liquid crystal display device with high resolution, a high-resolution and high-speed contact image sensor, and a three-dimensional IC. Attempts have been made to do so. For such a semiconductor element, a thin silicon semiconductor film is usually used, and an amorphous silicon semiconductor film (a-S
i) and a crystalline silicon semiconductor film.

【0003】アモルファス状のシリコン半導体膜は、製
造温度が低く、気相法により比較的容易に作製すること
ができるために、量産性に優れ、結晶性のシリコン半導
体膜よりも一般的に使用されている。
Since an amorphous silicon semiconductor film has a low manufacturing temperature and can be relatively easily formed by a gas phase method, it is excellent in mass productivity and is generally used more than a crystalline silicon semiconductor film. ing.

【0004】しかしながら、アモルファス状のシリコン
半導体膜は、結晶性のシリコン半導体膜と比較すると、
導電性等の物性が劣るため、半導体素子の高速特性等を
向上させることができないおそれがある。このために、
結晶性のシリコン半導体膜を有する薄膜状半導体素子の
簡便な製造方法の確立が強く求められている。この結晶
性のシリコン半導体膜としては、多結晶シリコン、微結
晶シリコン等が知られている。
However, an amorphous silicon semiconductor film is different from a crystalline silicon semiconductor film in that:
Due to poor physical properties such as conductivity, there is a possibility that high-speed characteristics and the like of the semiconductor element cannot be improved. For this,
There is a strong demand for the establishment of a simple method of manufacturing a thin film semiconductor device having a crystalline silicon semiconductor film. Polycrystalline silicon, microcrystalline silicon, and the like are known as the crystalline silicon semiconductor film.

【0005】このような結晶性を有する薄膜状のシリコ
ン半導体膜を作製する方法としては、次の(1)〜
(3)に示す方法が知られている。 (1)結晶性のシリコン半導体膜を、直接、絶縁性基板
上に成膜する。 (2)アモルファス状のシリコン半導体膜を成膜した
後、レーザ光等の強光を照射して、その光エネルギーに
よって、アモルファス状のシリコン半導体膜を結晶化し
て結晶性のシリコン半導体膜とする。 (3)アモルファス状のシリコン半導体膜を成膜した
後、加熱して、その熱エネルギーによって、アモルファ
ス状のシリコン半導体膜を結晶化して結晶性のシリコン
半導体膜とする。
The following methods (1) to (4) are used to fabricate a thin silicon semiconductor film having such crystallinity.
The method shown in (3) is known. (1) A crystalline silicon semiconductor film is formed directly on an insulating substrate. (2) After the amorphous silicon semiconductor film is formed, the amorphous silicon semiconductor film is irradiated with strong light such as a laser beam, and the amorphous silicon semiconductor film is crystallized into a crystalline silicon semiconductor film by the light energy. (3) After the amorphous silicon semiconductor film is formed, it is heated and the amorphous silicon semiconductor film is crystallized into a crystalline silicon semiconductor film by the heat energy.

【0006】しかしながら、上記の(1)の方法におい
ては、成膜工程と同時に結晶化が進行するので、大粒径
の結晶性のシリコン半導体膜を得るために厚く成膜しな
ければならず、したがって、良好な半導体物性を有する
膜を基板の全面にわたって厚く成膜することが技術的に
困難である。また、成膜速度が600℃以上と高く、6
00℃以上の高温に耐えられない安価な石英等のガラス
基板を使用することができないというコスト上の問題も
ある。
However, in the above method (1), crystallization proceeds simultaneously with the film formation step, so that a thick film must be formed in order to obtain a crystalline silicon semiconductor film having a large grain size. Therefore, it is technically difficult to form a film having good semiconductor properties over the entire surface of the substrate. Further, the film formation rate is as high as 600 ° C. or higher,
There is also a cost problem that an inexpensive glass substrate such as quartz which cannot withstand a high temperature of 00 ° C. or more cannot be used.

【0007】また、上記(2)の方法においては、溶融
個化過程の結晶化現象を利用するため、結晶粒は小粒径
であるが結晶粒同士が衝突して形成される粒界が良好に
なり、高品質の結晶性のシリコン半導体膜が得られる。
しかしながら、例えば、レーザ光として現在最も一般的
に利用されているエキシマレーザを使用する場合には、
レーザ光の安定性が十分でないために、大面積の基板の
全面にわたって均一な処理を施すことが容易でなく、同
一基板上に均一な特性を有する複数の結晶性のシリコン
半導体膜を成膜することができないおそれがある。さら
に、レーザ光の照射面積が小さいために、基板全体にレ
ーザ光を均一に照射することが容易でなく、シリコン半
導体膜を効率良く製造することができないという問題も
ある。
In the above method (2), since the crystallization phenomenon in the melting and singulation process is used, the crystal grains have a small grain size, but the grain boundaries formed by collision of the crystal grains are good. And a high quality crystalline silicon semiconductor film can be obtained.
However, for example, when using an excimer laser currently most commonly used as laser light,
Since the stability of laser light is not sufficient, it is not easy to perform uniform processing over the entire surface of a large-sized substrate, and a plurality of crystalline silicon semiconductor films having uniform characteristics are formed on the same substrate. May not be possible. Furthermore, since the irradiation area of the laser light is small, it is not easy to uniformly irradiate the entire substrate with the laser light, and there is a problem that a silicon semiconductor film cannot be efficiently manufactured.

【0008】また、上記(3)の方法では、上記
(1)、(2)の方法に比べると、大面積の結晶性のシ
リコン半導体膜の成膜に適している。しかしながら、ア
モルファス状のシリコン半導体膜を結晶化させるために
は、600℃以上の高温条件によって長時間にわたる加
熱処理が必要である。このため、600℃以上の高温条
件に耐えることができない安価なガラス基板を使用する
ことができず、しかも、スループットを向上させること
ができないという問題がある。さらに、(3)の方法に
おいては、固相結晶化現象を利用するため、結晶粒が大
きくなり、粒径が数μmにわたる結晶粒が基板表面に沿
って広がることにより、成長した結晶粒同士が互いにぶ
つかり合って粒界が形成されると、その粒界は、キャリ
アに対するトラップ準位として作用する。その結果、製
造されるTFT等の半導体素子において、キャリアの移
動度が低下するおそれがある。
The method (3) is more suitable for forming a large-area crystalline silicon semiconductor film than the methods (1) and (2). However, in order to crystallize an amorphous silicon semiconductor film, heat treatment for a long time under a high temperature condition of 600 ° C. or more is required. For this reason, there is a problem that an inexpensive glass substrate that cannot withstand a high temperature condition of 600 ° C. or more cannot be used, and that the throughput cannot be improved. Further, in the method (3), since the solid-phase crystallization phenomenon is used, the crystal grains become large, and the crystal grains having a diameter of several μm spread along the substrate surface, so that the grown crystal grains are separated from each other. When a grain boundary is formed by colliding with each other, the grain boundary acts as a trap level for carriers. As a result, in a manufactured semiconductor element such as a TFT, carrier mobility may be reduced.

【0009】上記の(3)の方法を利用して、より低温
かつ短時間の加熱処理によって、高品質で均一な結晶性
のシリコン半導体膜を作製する方法が、特開平6−33
3824号公報、特開平6−333825号公報、特開
平8−330602号公報にそれぞれ開示されている。
A method of producing a high-quality and uniform crystalline silicon semiconductor film by lower-temperature and shorter-time heat treatment using the above method (3) is disclosed in Japanese Patent Laid-Open No. 6-33.
No. 3,824, JP-A-6-333825 and JP-A-8-330602, respectively.

【0010】これらの公報に記載された成膜方法では、
アモルファス状のシリコン半導体膜の表面に微量のニッ
ケル等の金属元素を導入した後に、加熱処理することに
よって、600℃以下の低温で、数時間程度の短時間の
処理時間でアモルファス状のシリコン半導体膜の結晶化
を行っている。
In the film forming method described in these publications,
After introducing a trace amount of a metal element such as nickel to the surface of the amorphous silicon semiconductor film, the amorphous silicon semiconductor film is subjected to heat treatment at a low temperature of 600 ° C. or less and a short processing time of about several hours. Is being crystallized.

【0011】シリコン半導体膜の結晶化を促進する金属
元素は、アモルファス状のシリコン半導体膜中におい
て、触媒的に作用しており、導入された金属元素を核と
した結晶核が早期に発生し、その後、この結晶核を中心
として結晶化が急激に進行するものと考えられる。この
ことから、以後においては、アモルファス状のシリコン
半導体膜の結晶化に使用される金属元素を触媒元素と呼
ぶ。
The metal element that promotes crystallization of the silicon semiconductor film acts catalytically in the amorphous silicon semiconductor film, and crystal nuclei having the introduced metal element as nuclei are generated at an early stage. Thereafter, it is considered that crystallization rapidly progresses around this crystal nucleus. For this reason, hereinafter, the metal element used for crystallization of the amorphous silicon semiconductor film is referred to as a catalyst element.

【0012】このような触媒元素の導入によってアモル
ファス状のシリコン半導体膜の結晶化が助長される。結
晶成長した結晶性のシリコン半導体膜は、通常の固相成
長法によって結晶化したシリコン半導体膜が双晶構造を
有するのに対して、複数の柱状結晶からなる構造を有
し、それぞれの柱状結晶の内部が単結晶に近い状態にな
る。
The introduction of such a catalytic element promotes the crystallization of the amorphous silicon semiconductor film. The crystalline silicon semiconductor film obtained by crystal growth has a structure composed of a plurality of columnar crystals, whereas a silicon semiconductor film crystallized by a normal solid-phase growth method has a twin structure. Is in a state close to a single crystal.

【0013】[0013]

【発明が解決しようとする課題】上記公報に記載された
触媒元素の導入によって結晶化を促進する結晶性のシリ
コン半導体膜の製造方法では、触媒元素が結晶性のシリ
コン半導体膜中に残存していると、製造されるTFT等
の半導体素子の特性が劣化するおそれがある。
In the method for producing a crystalline silicon semiconductor film which promotes crystallization by introducing a catalytic element described in the above publication, the catalytic element remains in the crystalline silicon semiconductor film. In such a case, the characteristics of the manufactured semiconductor element such as a TFT may be deteriorated.

【0014】特開平8−236471号公報、特開平6
−333824号公報には、それぞれ、触媒元素を含有
するシリコン膜に接するPSG(リンシリサイドガラ
ス)膜を設け、このPSG膜に含まれるリンによりシリ
コン半導体膜中の触媒元素をゲッタリングする方法、触
媒元素を含有するシリコン膜中にイオンドーピング法に
よりリンイオンを注入し、注入されたリンイオンにより
触媒元素をゲッタリングする方法等が提案されている。
JP-A-8-236471, JP-A-6-236471
JP-A-333824 discloses a method of providing a PSG (phosphorus silicide glass) film in contact with a silicon film containing a catalyst element, and a method of gettering a catalyst element in a silicon semiconductor film with phosphorus contained in the PSG film. A method has been proposed in which phosphorus ions are implanted into a silicon film containing an element by an ion doping method, and a catalytic element is gettered by the implanted phosphorus ions.

【0015】しかしながら、これらの方法では、触媒元
素をゲッタリングするために、いずれも500℃以上の
高温で、4時間以上の長時間にわたる熱処理を要する。
このため、生産性が低下し、製造コストが増大するとい
う問題がある。
However, in these methods, in order to getter the catalytic element, a heat treatment at a high temperature of 500 ° C. or more and a long time of 4 hours or more is required.
For this reason, there is a problem that productivity is reduced and manufacturing cost is increased.

【0016】本発明は、上記問題を解決するためになさ
れたものであり、低温で、短時間の加熱処理により触媒
元素をゲッタリングすることができる半導体装置の製造
方法及びその半導体装置を提供することを目的とする。
The present invention has been made to solve the above problems, and provides a method of manufacturing a semiconductor device capable of gettering a catalytic element by a heat treatment at a low temperature for a short time, and a semiconductor device thereof. The purpose is to:

【0017】[0017]

【課題を解決するための手段】上記問題を解決するた
め、本発明の半導体素子の製造方法は、絶縁表面を有す
る基板上にアモルファス状のシリコン半導体膜を形成す
る工程と、該アモルファス状のシリコン半導体膜に、該
シリコン半導体膜の結晶化を助長する触媒元素を導入す
る工程と、該触媒元素が導入されたアモルファス状のシ
リコン半導体膜を加熱して結晶化する工程と、該結晶性
のシリコン半導体膜を覆うゲート絶縁膜を形成する工程
と、該ゲート絶縁膜上にゲート電極を形成する工程と、
該結晶性のシリコン半導体膜上に、不純物を導入する工
程と、該不純物が注入された基板を1atm以上の不活
性ガス雰囲気中で、600℃以下の温度で加熱処理する
工程と、を包含することを特徴とするものである。
In order to solve the above-mentioned problems, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming an amorphous silicon semiconductor film on a substrate having an insulating surface; Introducing a catalyst element to the semiconductor film to promote crystallization of the silicon semiconductor film, heating the amorphous silicon semiconductor film into which the catalyst element is introduced, and crystallizing the amorphous silicon semiconductor film; Forming a gate insulating film covering the semiconductor film, and forming a gate electrode on the gate insulating film;
A step of introducing an impurity into the crystalline silicon semiconductor film, and a step of subjecting the substrate into which the impurity is implanted to a heat treatment at a temperature of 600 ° C. or lower in an inert gas atmosphere of 1 atm or higher. It is characterized by the following.

【0018】上記本発明の半導体素子の製造方法におい
て、前記不純物は、PイオンまたはBイオンを含むこと
が好ましい。
In the method of manufacturing a semiconductor device according to the present invention, it is preferable that the impurities include P ions or B ions.

【0019】上記本発明の半導体素子の製造方法におい
て、前記基板は、ガラス基板であることが好ましい。
In the method for manufacturing a semiconductor device according to the present invention, the substrate is preferably a glass substrate.

【0020】上記本発明の半導体素子の製造方法におい
て、前記加熱処理工程は、10〜20atmの圧力範囲
で行われることが好ましい。
In the method for manufacturing a semiconductor device according to the present invention, it is preferable that the heat treatment step is performed in a pressure range of 10 to 20 atm.

【0021】上記本発明の半導体素子の製造方法におい
て、前記アモルファス状のシリコン半導体膜を結晶化す
る工程は、加熱処理後のレーザアニール処理を含むこと
が好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the step of crystallizing the amorphous silicon semiconductor film preferably includes a laser annealing treatment after a heat treatment.

【0022】上記本発明の半導体素子の製造方法におい
て、前記アモルファス状のシリコン半導体膜を結晶化す
る工程は、540〜600℃の温度範囲による加熱処理
を含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the step of crystallizing the amorphous silicon semiconductor film preferably includes a heat treatment in a temperature range of 540 to 600 ° C.

【0023】上記本発明の半導体素子の製造方法におい
て、前記アモルファス状のシリコン半導体膜は、25〜
80nmの範囲の膜厚に形成されることが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the amorphous silicon semiconductor film may have a thickness of 25 to 25.
It is preferable that the film is formed to have a thickness in the range of 80 nm.

【0024】上記本発明の半導体素子の製造方法におい
て、前記アモルファス状のシリコン半導体膜に導入され
る触媒元素は、1×1016atm/cm3以下の濃度で
あることが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, it is preferable that the catalytic element introduced into the amorphous silicon semiconductor film has a concentration of 1 × 10 16 atm / cm 3 or less.

【0025】上記本発明の半導体素子の製造方法におい
て、前記触媒元素は、ニッケル、コバルト、パラジウ
ム、白金、銅、銀、インジウム、錫、アルミニウム及び
アンチモンのいずれかの一種または複数種であることが
好ましい。
In the method for manufacturing a semiconductor device according to the present invention, the catalyst element may be one or more of nickel, cobalt, palladium, platinum, copper, silver, indium, tin, aluminum and antimony. preferable.

【0026】上記本発明の半導体素子の製造方法におい
て、前記触媒元素は、少なくともニッケルを含んでいる
ことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the catalyst element preferably contains at least nickel.

【0027】上記本発明の半導体素子の製造方法におい
て、前記不活性ガスは、窒素、アルゴン及びヘリウムの
いずれかの一種または複数種であることが好ましい。
In the method for manufacturing a semiconductor device according to the present invention, the inert gas is preferably one or more of nitrogen, argon and helium.

【0028】上記本発明の半導体素子の製造方法におい
て、前記不活性ガスに含まれる酸素の濃度が、20pp
m以下であることが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the concentration of oxygen contained in the inert gas is 20 pp.
m or less.

【0029】また、本発明の半導体素子は、上記本発明
の製造方法によって製造される。
The semiconductor device of the present invention is manufactured by the above-described manufacturing method of the present invention.

【0030】また、本発明の半導体装置は、上記本発明
の半導体素子が、同一基板上に複数形成されている。
Further, in the semiconductor device of the present invention, a plurality of the semiconductor elements of the present invention are formed on the same substrate.

【0031】[0031]

【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置の製造方法について、図面に基づいて説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.

【0032】本発明の半導体素子の製造方法は、例え
ば、ガラス基板上にN型TFTを製造するために適用さ
れる。このようなTFTは、アクティブマトリックス型
におけるドライバ回路、画素部分に適用される他、薄膜
集積回路の構成素子としても利用することができる。
The method of manufacturing a semiconductor device according to the present invention is applied, for example, for manufacturing an N-type TFT on a glass substrate. Such a TFT is applicable to a driver circuit and a pixel portion of an active matrix type, and can also be used as a constituent element of a thin film integrated circuit.

【0033】本実施の形態においては、液晶表示装置用
のアクティブマトリックス基板において画素用TFTと
される数十万〜数百万個のN型TFTの製造方法につい
て説明する。
In this embodiment, a method of manufacturing hundreds of thousands to several millions of N-type TFTs to be used as pixel TFTs in an active matrix substrate for a liquid crystal display device will be described.

【0034】図1(a)〜(d)は、それぞれ、本発明
に係る半導体素子であるN型TFTの製造工程を示す断
面図である。半導体装置である液晶表示装置用アクティ
ブマトリックス基板には、数十万個以上のTFTが設け
られているが、本発明を理解し易くするため、図面上で
は、1個のTFTの製造方法について説明する。
FIGS. 1A to 1D are cross-sectional views showing steps of manufacturing an N-type TFT as a semiconductor device according to the present invention. Although an active matrix substrate for a liquid crystal display device, which is a semiconductor device, is provided with hundreds of thousands or more TFTs, a method of manufacturing one TFT will be described in the drawings for easy understanding of the present invention. I do.

【0035】まず、図1(a)に示すように、絶縁性基
板であるガラス基板1上にプラズマCVD法によって、
酸化シリコンからなる下地膜2を200nmの膜厚に形
成する。次いで、プラズマCVD法によって、真性のア
モルファス状のシリコン半導体膜3を成膜する。アモル
ファス状のシリコン半導体膜3は、厚さが25nm未満
であれば、後述の触媒元素の導入によっても十分な結晶
成長がなされず、また、80nmを超えると、後の工程
の触媒元素の導入によって得られる柱状結晶が二層構造
になり結晶性が悪化するおそれがあり、また、触媒元素
が残留するおそれがある。このため、アモルファス状の
シリコン半導体膜3の厚さは、25〜80nmが好まし
い。本実施の形態では、アモルファス状のシリコン半導
体膜3を、40nmの膜厚に形成した。
First, as shown in FIG. 1A, a plasma CVD method is performed on a glass substrate 1 which is an insulating substrate.
A base film 2 made of silicon oxide is formed to a thickness of 200 nm. Next, an intrinsic amorphous silicon semiconductor film 3 is formed by a plasma CVD method. If the amorphous silicon semiconductor film 3 has a thickness of less than 25 nm, sufficient crystal growth cannot be achieved even by the introduction of a catalyst element described later, and if it exceeds 80 nm, the introduction of the catalyst element in a later step will cause The resulting columnar crystals may have a two-layer structure and the crystallinity may be deteriorated, and the catalytic element may remain. Therefore, the thickness of the amorphous silicon semiconductor film 3 is preferably 25 to 80 nm. In this embodiment, the amorphous silicon semiconductor film 3 is formed to a thickness of 40 nm.

【0036】アモルファス状のシリコン半導体膜3を形
成した後、不要な部分のアモルファス状のシリコン半導
体膜3を除去することにより素子間分離を行う。
After the amorphous silicon semiconductor film 3 is formed, an unnecessary portion of the amorphous silicon semiconductor film 3 is removed to separate elements.

【0037】このアモルファス状のシリコン半導体膜3
は、後の工程でソース領域及びドレイン領域及びチャネ
ル領域となる素子形成膜であり、素子間分離を行うこと
によって多数の島領域を形成する。本実施の形態では、
アクティブマトリックス型液晶表示装置に適用している
ため、アモルファス状のシリコン半導体膜3は、島領域
がマトリックス状に配置されることになる。
This amorphous silicon semiconductor film 3
Is an element formation film that will be a source region, a drain region, and a channel region in a later step, and forms a number of island regions by performing element isolation. In the present embodiment,
Since the present invention is applied to an active matrix type liquid crystal display device, the amorphous silicon semiconductor film 3 has island regions arranged in a matrix.

【0038】次に、スパッタリング法によって、触媒元
素であるNiをアモルファス状のシリコン半導体膜3に
添加する。添加される触媒元素は、製造されるTFTの
活性領域に残存することによって、リーク電流の増大や
特性劣化が生じるおそれがあるため、その表面濃度は、
1×1015atoms/cm2以下にすることが好まし
い。本実施の形態では、7×1013atoms/cm2
の表面濃度になるように、触媒元素であるNiを添加し
た。
Next, Ni as a catalyst element is added to the amorphous silicon semiconductor film 3 by a sputtering method. Since the added catalytic element may remain in the active region of the TFT to be manufactured and cause an increase in leakage current or deterioration of characteristics, its surface concentration is
It is preferable that the concentration be 1 × 10 15 atoms / cm 2 or less. In this embodiment mode, 7 × 10 13 atoms / cm 2
Ni as a catalyst element was added so that the surface concentration became.

【0039】なお、添加される触媒元素としては、Ni
のほか、コバルト、パラジウム、白金、銅、銀、金、イ
ンジウム、錫、アルミニウム及びアンチモン等のうち一
種、または複数種の金属を用いることができ、いずれの
金属を用いても、微量によりアモルファス状のシリコン
半導体膜3の結晶化を促進することができる。
The catalyst element to be added is Ni
In addition, one or more of metals such as cobalt, palladium, platinum, copper, silver, gold, indium, tin, aluminum, and antimony can be used. The crystallization of the silicon semiconductor film 3 can be promoted.

【0040】ただし、触媒元素は、アモルファス状のシ
リコン半導体膜中においてシリサイド化することにより
シリコンの結晶成長を促進するため、触媒元素のシリサ
イド化合物における格子定数が単結晶シリコンの結晶構
造の格子定数に近似していることが好ましい。Niのシ
リサイド化合物であるNiSi2は、前述した触媒元素
のシリサイド化合物の中では、その結晶構造が最も単結
晶シリコンの結晶構造に類似しており、その格子定数も
シリコンの格子定数に最も近くなっている。したがっ
て、NiSi2は、アモルファス状のシリコン半導体膜
の結晶化に際して、最も優れた鋳型となり、アモルファ
ス状のシリコン半導体膜の結晶化が最も促進されるた
め、Niが触媒元素として好適である。
However, since the catalytic element promotes the crystal growth of silicon by being silicided in the amorphous silicon semiconductor film, the lattice constant of the silicide compound of the catalytic element becomes the lattice constant of the crystal structure of single crystal silicon. Preferably, they are similar. NiSi 2 , a silicide compound of Ni, has the crystal structure most similar to that of single-crystal silicon among the silicide compounds of the catalyst element described above, and its lattice constant is also closest to the lattice constant of silicon. ing. Therefore, NiSi 2 becomes the most excellent template for crystallization of the amorphous silicon semiconductor film, and crystallization of the amorphous silicon semiconductor film is most promoted. Therefore, Ni is suitable as a catalyst element.

【0041】また、触媒元素の添加方法としては、上記
のスパッタリング法に限定されず、Ni化合物からなる
塗布液を用いて、アモルファス状のシリコン半導体膜3
上に塗布膜を形成する方法等を用いてもよい。
The method of adding the catalytic element is not limited to the above-described sputtering method, but may be performed by using a coating liquid composed of a Ni compound to form the amorphous silicon semiconductor film 3.
A method of forming a coating film thereon may be used.

【0042】アモルファス状のシリコン半導体膜3に触
媒元素を添加すると、次に、不活性ガス雰囲気におい
て、540〜620℃の温度条件にて数時間にわたっ
て、ガラス基板1全体を加熱処理して、アモルファス状
のシリコン半導体膜3を結晶化させる。このように、触
媒元素を核とする結晶化を540〜620℃の温度範囲
で行うことによって、アモルファス状のシリコン半導体
膜3中に、触媒元素によらない結晶核の自然発生を防止
することができる。本実施の形態では、窒素雰囲気にお
いて、580℃の温度条件にて4時間にわたってガラス
基板1全体を熱処理した。
When the catalytic element is added to the amorphous silicon semiconductor film 3, the entire glass substrate 1 is heat-treated in an inert gas atmosphere at a temperature of 540 to 620 ° C. for several hours. The silicon semiconductor film 3 is crystallized. As described above, by performing crystallization with the catalyst element as a nucleus in a temperature range of 540 to 620 ° C., it is possible to prevent spontaneous generation of a crystal nucleus independent of the catalyst element in the amorphous silicon semiconductor film 3. it can. In this embodiment, the entire glass substrate 1 is heat-treated at 580 ° C. for 4 hours in a nitrogen atmosphere.

【0043】次いで、シリコン半導体膜3にレーザ光を
照射することにより、シリコン半導体膜3の結晶化をさ
らに促進する。シリコン半導体膜3に照射するレーザ光
として、本実施の形態では、波長248nm、パルス幅
20nsecのKrFエキシマレーザを用いた。ただ
し、このようなKrFエキシマレーザに限らず、他のレ
ーザ光を用いてもよい。
Next, by irradiating the silicon semiconductor film 3 with a laser beam, the crystallization of the silicon semiconductor film 3 is further promoted. In the present embodiment, a KrF excimer laser having a wavelength of 248 nm and a pulse width of 20 nsec is used as laser light to be applied to the silicon semiconductor film 3. However, not limited to such a KrF excimer laser, other laser light may be used.

【0044】シリコン半導体膜3に対するレーザ光の照
射条件としては、1ヶ所当たりのエネルギー密度を、2
00〜400mJ/cm2の範囲、例えば、250mJ
/cm2として、1ヶ所当たりに2〜10ショット、例
えば、2ショットのレーザ光を照射する。このレーザ光
の照射に併せて、ガラス基板1全体を、200〜450
℃程度に加熱すれば、シリコン半導体膜3の結晶化がさ
らに促進される。
The laser light irradiation conditions for the silicon semiconductor film 3 are as follows:
In the range of 00 to 400 mJ / cm 2 , for example, 250 mJ
/ Cm 2 , and 2 to 10 shots, for example, 2 shots of laser light are irradiated per spot. Simultaneously with the irradiation of the laser beam, the entire glass substrate 1
Heating to about ° C further promotes crystallization of the silicon semiconductor film 3.

【0045】次に、図1(b)に示すように、プラズマ
CVD法によって、ゲート絶縁膜としての酸化シリコン
膜4を、結晶性のシリコン半導体膜3を覆うようにガラ
ス基板1の全体にわたって、50〜250nmの範囲、
例えば、150nmの厚さに成膜する。
Next, as shown in FIG. 1B, a silicon oxide film 4 as a gate insulating film is formed over the entire glass substrate 1 so as to cover the crystalline silicon semiconductor film 3 by a plasma CVD method. In the range of 50-250 nm,
For example, a film is formed to a thickness of 150 nm.

【0046】次に、図1(c)に示すように、スパッタ
リング法によって、酸化シリコン膜4上にアルミニウム
膜を400〜800nmの範囲、例えば600nmの膜
厚に成膜し、成膜したアルミニウム膜を所定の形状にパ
ターニングして、結晶性のシリコン半導体膜3の中央部
にゲート電極5を形成する。続けて、ゲート電極5の表
面を陽極酸化することにより、酸化物層6を形成する。
ゲート電極5の陽極酸化は、酒石酸が1〜5%含まれた
エチレングリコール溶液中で行う。この酸化物層6にて
覆われる結晶性のシリコン半導体膜3の部分は、後のイ
オンドーピング工程において、イオンドーピングされな
いオフセットゲート領域を形成するために、オフセット
ゲート領域の長さが、この陽極酸化工程にて形成される
酸化物層6の厚さにて決定される。本実施の形態では、
酸化物層6の厚さを200nmとした。
Next, as shown in FIG. 1C, an aluminum film is formed on the silicon oxide film 4 to a thickness of 400 to 800 nm, for example, 600 nm by a sputtering method. Is patterned into a predetermined shape to form a gate electrode 5 at the center of the crystalline silicon semiconductor film 3. Subsequently, the surface of the gate electrode 5 is anodized to form the oxide layer 6.
The anodic oxidation of the gate electrode 5 is performed in an ethylene glycol solution containing tartaric acid at 1 to 5%. The portion of the crystalline silicon semiconductor film 3 covered with the oxide layer 6 has a length corresponding to this anodic oxidation in order to form an offset gate region that is not ion-doped in a later ion doping step. It is determined by the thickness of the oxide layer 6 formed in the process. In the present embodiment,
The thickness of the oxide layer 6 was 200 nm.

【0047】次に、イオンドーピング法によって、結晶
性のシリコン半導体膜3にリン、ホウ素等の不純物を注
入する。本実施の形態では、不純物として、リンを使用
し、その加速電圧を、60〜90kVの範囲、例えば、
80kVとし、ドーピングガスとして、フォスフィン
(PH3)を用い、さらに、リン元素のドーズ量を1×
1015〜8×1015cm-2の範囲、例えば、2×1015
cm-2とした。
Next, impurities such as phosphorus and boron are implanted into the crystalline silicon semiconductor film 3 by an ion doping method. In the present embodiment, phosphorus is used as an impurity, and its acceleration voltage is in the range of 60 to 90 kV, for example,
80 kV, phosphine (PH 3 ) was used as the doping gas, and the dose of the phosphorus element was 1 ×.
In the range of 10 15 to 8 × 10 15 cm −2 , for example, 2 × 10 15
cm -2 .

【0048】この工程おいて、酸化シリコン膜4上に形
成されたゲート電極5及び酸化物層6がマスクとして働
き、ゲート電極5及び酸化物層6が形成されていない結
晶性のシリコン半導体膜3の領域に、不純物が注入され
て、後述の工程を経てTFTにおけるソース領域7及び
ドレイン領域9となる(いずれも、図1(d)参照)。
一方、ゲート電極5の直下の結晶性のシリコン半導体層
3の領域は、不純物が注入されない領域となり、後述の
工程を経てTFTにおけるチャネル領域8(図1(d)
参照)となる。
In this step, the gate electrode 5 and the oxide layer 6 formed on the silicon oxide film 4 function as a mask, and the crystalline silicon semiconductor film 3 on which the gate electrode 5 and the oxide layer 6 are not formed. The impurity is implanted into the region described above to form the source region 7 and the drain region 9 of the TFT through the steps described later (both refer to FIG. 1D).
On the other hand, the region of the crystalline silicon semiconductor layer 3 immediately below the gate electrode 5 is a region into which impurities are not implanted, and is subjected to a channel region 8 (FIG.
Reference).

【0049】なお、同一基板上に、N型TFTをP型T
FTとを相補的に構成した半導体装置を作製する場合に
は、N型またはP型となるそれぞれの不純物を注入する
際のマスクとなるフォトレジストをそれぞれ形成して、
それぞれのフォトレジストに対して、選択的に不純物を
ドーピングすれば、N型とP型の不純物領域をそれぞれ
形成することができる。
It should be noted that an N-type TFT is replaced with a P-type TFT on the same substrate.
In the case of fabricating a semiconductor device in which the FT and the FT are configured in a complementary manner, a photoresist serving as a mask when each of the N-type or P-type impurities is implanted is formed.
If the respective photoresists are selectively doped with impurities, N-type and P-type impurity regions can be formed respectively.

【0050】次に、少なくとも大気圧以上に加圧した状
態で、50〜600℃程度の温度条件によって、不活性
ガスの雰囲気中で、ガラス基板1全体の加熱処理を行
う。このような加熱処理を行うことにより、イオン注入
した不純物を活性化することができるとともに、注入さ
れた不純物による触媒元素であるニッケルのゲッタリン
グすることができる。
Next, the entire glass substrate 1 is subjected to a heat treatment in an atmosphere of an inert gas under a temperature condition of about 50 to 600 ° C. under a pressure of at least atmospheric pressure. By performing such a heat treatment, it is possible to activate the ion-implanted impurities and to getter nickel, which is a catalytic element, by the injected impurities.

【0051】不活性ガスとしては、窒素、アルゴン、ヘ
リウムのいずれかから一種または複数種から選択すれ
ば、触媒元素のゲッタリングを効率的に行うことができ
る。さらに、加熱処理中におけるゲート電極の酸化を防
止するため、不活性ガスに含まれるの酸素の濃度は、2
0ppm以下とされる。
If the inert gas is selected from one or more of nitrogen, argon and helium, gettering of the catalytic element can be performed efficiently. Further, in order to prevent oxidation of the gate electrode during the heat treatment, the concentration of oxygen contained in the inert gas is 2
It is set to 0 ppm or less.

【0052】圧力条件は、10〜20気圧程度にすれ
ば、所定温度まで短時間で昇温できるとともに、所定温
度まで短時間で降温できるために、好ましい。また、加
熱温度を、600℃以下とすることにより、安価なガラ
ス基板1を使用することができる。本実施の形態におい
ては、550℃の温度条件、10気圧の圧力条件で、1
時間にわたる加熱処理を行った。
The pressure condition is preferably set to about 10 to 20 atm, since the temperature can be raised to a predetermined temperature in a short time and the temperature can be lowered to a predetermined temperature in a short time. Further, by setting the heating temperature to 600 ° C. or lower, an inexpensive glass substrate 1 can be used. In the present embodiment, at a temperature of 550 ° C. and a pressure of 10 atm, 1
The heat treatment was performed over time.

【0053】次に、図1(d)に示すように、基板全面
にわたって、プラズマCVD法によって、600nmの
厚さの酸化シリコン膜10を層間絶縁膜として、ガラス
基板1の全体にわたって形成した後、この酸化シリコン
膜10からシリコン半導体層3のソース領域7及びドレ
イン領域9に達するコンタクトホールを形成する。その
後、形成された各コンタクトホールに、金属材料、例え
ば、窒化チタンとアルミニウムとの多層膜によってTF
Tのソース領域7及びドレイン領域9にそれぞれ導電す
るソース電極11及びドレイン電極12を形成する。
Next, as shown in FIG. 1D, a silicon oxide film 10 having a thickness of 600 nm is formed as an interlayer insulating film over the entire glass substrate 1 by plasma CVD over the entire surface of the substrate. A contact hole reaching the source region 7 and the drain region 9 of the silicon semiconductor layer 3 from the silicon oxide film 10 is formed. Thereafter, a TF is formed in each of the formed contact holes by a metal material, for example, a multilayer film of titanium nitride and aluminum.
A source electrode 11 and a drain electrode 12 that are conductive are formed in the source region 7 and the drain region 9 of T, respectively.

【0054】なお、形成されたTFTを液晶表示装置等
の画素スイッチング素子として用いる場合には、金属電
極からなるソース電極11及びドレイン電極12の代わ
りに、ITO等からなる画素電極を形成する。
When the formed TFT is used as a pixel switching element of a liquid crystal display device or the like, a pixel electrode made of ITO or the like is formed instead of the source electrode 11 and the drain electrode 12 made of a metal electrode.

【0055】最後に、350℃の温度条件として、1気
圧の水蒸気雰囲気下に30分にわたる加熱処理を行うこ
とにより、TFTが完成する。
Finally, the TFT is completed by performing a heat treatment for 30 minutes under a steam atmosphere of 1 atm under a temperature condition of 350 ° C.

【0056】以上説明したように、本発明の半導体素子
の製造方法によれば、アモルファス状のシリコン半導体
膜3に触媒元素を導入することによって、アモルファス
状のシリコン半導体膜3の結晶化を促進した後、少なく
とも大気圧以上の高圧条件下で基板を加熱処理すること
により、イオン注入した不純物を活性化するとともに、
同時に、注入された不純物による触媒元素であるニッケ
ルをゲッタリングすることができる。したがって、触媒
元素のゲッタリングの効率化を図ることができ、同時
に、Pイオン、Bイオン等の不純物が注入されシリコン
半導体層3を活性化することができるので、半導体素子
の生産性を向上させることができる。
As described above, according to the method for manufacturing a semiconductor device of the present invention, the crystallization of the amorphous silicon semiconductor film 3 is promoted by introducing the catalytic element into the amorphous silicon semiconductor film 3. Thereafter, by heat-treating the substrate at least under high pressure conditions of atmospheric pressure or more, while activating the implanted impurities,
At the same time, nickel, which is a catalytic element due to the implanted impurities, can be gettered. Therefore, the efficiency of gettering of the catalytic element can be increased, and at the same time, impurities such as P ions and B ions can be implanted to activate the silicon semiconductor layer 3, thereby improving the productivity of semiconductor elements. be able to.

【0057】[0057]

【発明の効果】本発明は、アモルファス状のシリコン半
導体膜に触媒元素を導入することによってアモルファス
状のシリコン半導体膜の結晶化を促進した後、少なくと
も大気圧以上の高圧条件下で基板を加熱処理することに
より、イオン注入した不純物を活性化するとともに、同
時に、注入された不純物による触媒元素をゲッタリング
することができる。したがって、触媒元素のゲッタリン
グの効率化を図ることができ、同時に、不純物が注入さ
れシリコン半導体層を活性化することができるので、半
導体素子の生産性を向上させることができる。
According to the present invention, a crystallization of an amorphous silicon semiconductor film is promoted by introducing a catalytic element into the amorphous silicon semiconductor film, and then the substrate is subjected to a heat treatment under a high pressure condition of at least atmospheric pressure. By doing so, it is possible to activate the ion-implanted impurities and, at the same time, getter the catalytic element by the implanted impurities. Therefore, the efficiency of gettering of the catalytic element can be improved, and at the same time, the impurity can be implanted to activate the silicon semiconductor layer, so that the productivity of the semiconductor element can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(d)は、それぞれ、本発明の半導体
素子の製造方法を工程毎に説明する断面図である。
FIGS. 1A to 1D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention for each process.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 下地膜 3 シリコン半導体膜 4 酸化シリコン膜 5 ゲート電極 6 酸化物層 7 ソース領域 8 チャネル領域 9 ドレイン領域 10 酸化シリコン膜 11 ソース電極 12 ドレイン電極 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Underlayer 3 Silicon semiconductor film 4 Silicon oxide film 5 Gate electrode 6 Oxide layer 7 Source region 8 Channel region 9 Drain region 10 Silicon oxide film 11 Source electrode 12 Drain electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 AA11 AA17 BB07 CA04 CA10 DA02 DB03 EA16 FA06 FA19 JA01 5F110 BB02 BB04 DD02 DD13 EE03 EE34 EE44 FF02 FF30 GG02 GG13 GG25 GG35 GG45 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL11 HM14 NN02 NN04 NN23 NN35 NN72 PP01 PP03 PP10 PP13 PP34 QQ28  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) NN23 NN35 NN72 PP01 PP03 PP10 PP13 PP34 QQ28

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 絶縁表面を有する基板上にアモルファス
状のシリコン半導体膜を形成する工程と、 該アモルファス状のシリコン半導体膜に、該シリコン半
導体膜の結晶化を助長する触媒元素を導入する工程と、 該触媒元素が導入されたアモルファス状のシリコン半導
体膜を加熱して結晶化する工程と、 該結晶性のシリコン半導体膜を覆うゲート絶縁膜を形成
する工程と、 該ゲート絶縁膜上にゲート電極を形成する工程と、 該結晶性のシリコン半導体膜上に、不純物を導入する工
程と、 該不純物が注入された基板を1atm以上の不活性ガス
雰囲気中で、600℃以下の温度で加熱処理する工程
と、 を包含することを特徴とする半導体素子の製造方法。
A step of forming an amorphous silicon semiconductor film on a substrate having an insulating surface; and a step of introducing a catalytic element that promotes crystallization of the silicon semiconductor film into the amorphous silicon semiconductor film. A step of heating and crystallizing the amorphous silicon semiconductor film into which the catalytic element has been introduced, a step of forming a gate insulating film covering the crystalline silicon semiconductor film, and a gate electrode on the gate insulating film. Forming an impurity on the crystalline silicon semiconductor film; and heating the substrate having the impurity implanted therein at a temperature of 600 ° C. or less in an inert gas atmosphere of 1 atm or more. A method for manufacturing a semiconductor device, comprising:
【請求項2】 前記不純物は、PイオンまたはBイオン
を含む、請求項1に記載の半導体素子の製造方法。
2. The method according to claim 1, wherein the impurities include P ions or B ions.
【請求項3】 前記基板は、ガラス基板である、請求項
1に記載の半導体素子の製造方法。
3. The method according to claim 1, wherein the substrate is a glass substrate.
【請求項4】 前記加熱処理工程は、10〜20atm
の圧力範囲で行われる、請求項1に記載の半導体素子の
製造方法。
4. The heat treatment step is performed at 10 to 20 atm.
The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed in a pressure range of:
【請求項5】 前記アモルファス状のシリコン半導体膜
を結晶化する工程は、加熱処理後のレーザアニール処理
を含む、請求項4に記載の半導体素子の製造方法。
5. The method according to claim 4, wherein the step of crystallizing the amorphous silicon semiconductor film includes a laser annealing process after a heat treatment.
【請求項6】 前記アモルファス状のシリコン半導体膜
を結晶化する工程は、540〜600℃の温度範囲によ
る加熱処理を含む、請求項1に記載の半導体素子の製造
方法。
6. The method according to claim 1, wherein the step of crystallizing the amorphous silicon semiconductor film includes a heat treatment in a temperature range of 540 to 600 ° C.
【請求項7】 前記アモルファス状のシリコン半導体膜
は、25〜80nmの範囲の膜厚に形成される、請求項
1に記載の半導体素子の製造方法。
7. The method according to claim 1, wherein the amorphous silicon semiconductor film is formed to have a thickness in the range of 25 to 80 nm.
【請求項8】 前記アモルファス状のシリコン半導体膜
に導入される触媒元素は、1×1016atm/cm3
下の濃度である、請求項1に記載の半導体素子の製造方
法。
8. The method according to claim 1, wherein the catalyst element introduced into the amorphous silicon semiconductor film has a concentration of 1 × 10 16 atm / cm 3 or less.
【請求項9】 前記触媒元素は、ニッケル、コバルト、
パラジウム、白金、銅、銀、インジウム、錫、アルミニ
ウム及びアンチモンのいずれかの一種または複数種であ
る、請求項1に記載の半導体素子の製造方法。
9. The catalyst element is nickel, cobalt,
The method for manufacturing a semiconductor device according to claim 1, wherein the method is one or more of palladium, platinum, copper, silver, indium, tin, aluminum, and antimony.
【請求項10】 前記触媒元素は、少なくともニッケル
を含んでいる、請求項9に記載の半導体素子の製造方
法。
10. The method according to claim 9, wherein the catalytic element contains at least nickel.
【請求項11】 前記不活性ガスは、窒素、アルゴン及
びヘリウムのいずれかの一種または複数種である、請求
項1に記載の半導体素子の製造方法。
11. The method according to claim 1, wherein the inert gas is one or more of nitrogen, argon, and helium.
【請求項12】 前記不活性ガスに含まれる酸素の濃度
が、20ppm以下である、請求項11に記載の半導体
素子の製造方法。
12. The method according to claim 11, wherein the concentration of oxygen contained in the inert gas is 20 ppm or less.
【請求項13】 請求項1に記載の製造方法によって製
造される半導体素子。
13. A semiconductor device manufactured by the manufacturing method according to claim 1.
【請求項14】 請求項13に記載の半導体素子が、同
一基板上に複数形成されている半導体装置。
14. A semiconductor device in which a plurality of the semiconductor elements according to claim 13 are formed on the same substrate.
JP2001077319A 2001-03-16 2001-03-16 Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device Withdrawn JP2002280561A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001077319A JP2002280561A (en) 2001-03-16 2001-03-16 Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001077319A JP2002280561A (en) 2001-03-16 2001-03-16 Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2002280561A true JP2002280561A (en) 2002-09-27

Family

ID=18934095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001077319A Withdrawn JP2002280561A (en) 2001-03-16 2001-03-16 Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2002280561A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035667A1 (en) * 2011-09-05 2013-03-14 デクセリアルズ株式会社 Solar cell module manufacturing method, solar cell module, and tab wire connection method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035667A1 (en) * 2011-09-05 2013-03-14 デクセリアルズ株式会社 Solar cell module manufacturing method, solar cell module, and tab wire connection method

Similar Documents

Publication Publication Date Title
JP2975973B2 (en) Semiconductor device and manufacturing method thereof
KR100297878B1 (en) Method of manufacturing semiconductor device
JPH07283135A (en) Semiconductor device and manufacture thereof
JP3389022B2 (en) Semiconductor device
JP2002353142A (en) Semiconductor device and its fabricating method
JP3432187B2 (en) Method for manufacturing semiconductor device
JP2003100629A (en) Semiconductor device and manufacturing method thereof
JP3076490B2 (en) Method for manufacturing semiconductor device
JP3981532B2 (en) Manufacturing method of semiconductor device
JP2002280560A (en) Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device
JPH0832074A (en) Semiconductor device and manufacture thereof
JP2003007716A (en) Semiconductor device and its manufacturing method
JP2002280561A (en) Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device
JP3197431B2 (en) Semiconductor device manufacturing method, semiconductor device, method for manufacturing electro-optical device, electro-optical device, and liquid crystal display device
JP3431851B2 (en) Semiconductor device
JP3460962B2 (en) Method for manufacturing semiconductor device
JP3859516B2 (en) Manufacturing method of semiconductor device
JP3973192B2 (en) Semiconductor device and manufacturing method thereof
JP3190518B2 (en) Semiconductor device manufacturing method
JPH0831737A (en) Semiconductor device and manufacture thereof
JP2002175984A (en) Method of manufacturing semiconductor device
JP3207637B2 (en) Semiconductor device and manufacturing method thereof
JP2002124469A (en) Method for fabricating semiconductor device
JP3981517B2 (en) Manufacturing method of semiconductor device
JP2003197529A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603